JP2011015229A - Automatic gain control circuit - Google Patents
Automatic gain control circuit Download PDFInfo
- Publication number
- JP2011015229A JP2011015229A JP2009158040A JP2009158040A JP2011015229A JP 2011015229 A JP2011015229 A JP 2011015229A JP 2009158040 A JP2009158040 A JP 2009158040A JP 2009158040 A JP2009158040 A JP 2009158040A JP 2011015229 A JP2011015229 A JP 2011015229A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplitude
- signal
- comparison voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】回路面積の縮小を図りつつ、大振幅の入力信号が入力された場合にも適切に利得を制御して所定の振幅範囲の出力信号を出力することが可能な自動利得制御回路を提供する。
【解決手段】自動利得制御回路は、入力端子を介して入力された入力信号を設定された利得で増幅し、得られた信号を出力信号として出力端子から出力し、前記利得が調整可能なアンプ回路と、前記出力信号の振幅と第１の比較電圧とを比較し、この比較結果に応じた第１の比較結果信号を出力する第１のコンパレータと、前記出力信号の振幅と前記第１の比較電圧よりも小さい第２の比較電圧とを比較し、この比較結果に応じた第２の比較結果信号を出力する第２のコンパレータと、前記第１の比較結果信号および前記第２の比較結果信号に基づいて、前記アンプ回路の利得を制御する制御回路と、を備える。
【選択図】図１An automatic gain control circuit capable of appropriately controlling a gain and outputting an output signal in a predetermined amplitude range even when a large amplitude input signal is inputted while reducing the circuit area. To do.
An automatic gain control circuit amplifies an input signal input via an input terminal with a set gain, outputs the obtained signal as an output signal from an output terminal, and the gain is adjustable. A circuit, a first comparator for comparing the amplitude of the output signal and a first comparison voltage, and outputting a first comparison result signal according to the comparison result, the amplitude of the output signal, and the first A second comparator that compares a second comparison voltage that is smaller than the comparison voltage and outputs a second comparison result signal according to the comparison result; the first comparison result signal and the second comparison result And a control circuit for controlling the gain of the amplifier circuit based on the signal.
[Selection] Figure 1
Description
本発明は、アンプ回路の利得を自動的に制御する自動利得制御回路に関する。 The present invention relates to an automatic gain control circuit that automatically controls the gain of an amplifier circuit.
自動利得制御（ＡＣＧ：Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路には、例えば、アンプ回路の出力信号の振幅に基づいて、アンプ回路の利得を切り替えるものである。 An automatic gain control (ACG) circuit switches the gain of an amplifier circuit based on the amplitude of an output signal of the amplifier circuit, for example.
上記自動利得制御回路では、音声信号のような低周波の信号を適用する場合、フィルタの時定数が大きくなる。これにより、実装上の面積が増大する。 In the automatic gain control circuit, when a low frequency signal such as an audio signal is applied, the time constant of the filter becomes large. This increases the mounting area.
ここで、従来の自動利得制御回路には、出力信号の振幅と２つのレベルとを比較し、この比較結果に応じた信号のデューティ比に基づいて、出力信号の振幅が所定のレベルに維持されるように、アンプ回路の利得を制御するものがある（例えば、特許文献１参照。）。 Here, the conventional automatic gain control circuit compares the amplitude of the output signal with two levels, and the amplitude of the output signal is maintained at a predetermined level based on the duty ratio of the signal according to the comparison result. As described above, there is one that controls the gain of an amplifier circuit (see, for example, Patent Document 1).
この従来の自動利得制御回路によれば、アナログ的な時定数を生成するための回路が不要となり、回路面積を縮小することができる。 According to this conventional automatic gain control circuit, a circuit for generating an analog time constant becomes unnecessary, and the circuit area can be reduced.
しかし、この従来の自動利得制御回路は、大振幅の入力信号が入力された場合におけるアンプ回路の利得の詳細な制御については、言及していない。 However, this conventional automatic gain control circuit does not mention detailed control of the gain of the amplifier circuit when a large-amplitude input signal is input.
本発明は、回路面積の縮小を図りつつ、大振幅の入力信号が入力された場合にも適切に利得を制御して所定の振幅範囲の出力信号を出力することが可能な自動利得制御回路を提供することを目的とする。 The present invention provides an automatic gain control circuit capable of appropriately controlling a gain and outputting an output signal in a predetermined amplitude range even when a large amplitude input signal is inputted while reducing the circuit area. The purpose is to provide.
本発明の一態様に係る自動利得制御回路は、入力端子を介して入力された入力信号を設定された利得で増幅し、得られた信号を出力信号として出力端子から出力し、前記利得が調整可能なアンプ回路と、前記出力信号の振幅と第１の比較電圧とを比較し、この比較結果に応じた第１の比較結果信号を出力する第１のコンパレータと、前記出力信号の振幅と前記第１の比較電圧よりも小さい第２の比較電圧とを比較し、この比較結果に応じた第２の比較結果信号を出力する第２のコンパレータと、前記第１の比較結果信号および前記第２の比較結果信号に基づいて、前記アンプ回路の利得を制御する制御回路と、を備え、前記制御回路は、前記出力信号の振幅が前記第１の比較電圧よりも大きい場合には、前記アンプ回路の利得が段階的に減少するように制御し、前記出力信号の振幅が前記第２の比較電圧よりも小さい場合には、前記アンプ回路の利得が段階的に増加するように制御し、前記出力信号の振幅が前記第１の比較電圧以下かつ前記第２の比較電圧以上である場合には、前記アンプ回路の利得を維持するように制御することを特徴とする。 An automatic gain control circuit according to an aspect of the present invention amplifies an input signal input via an input terminal with a set gain, outputs the obtained signal as an output signal from an output terminal, and the gain is adjusted A possible amplifier circuit, a first comparator for comparing the amplitude of the output signal with a first comparison voltage, and outputting a first comparison result signal according to the comparison result, the amplitude of the output signal, and the A second comparator that compares a second comparison voltage that is smaller than the first comparison voltage and outputs a second comparison result signal corresponding to the comparison result; the first comparison result signal; and the second comparison voltage A control circuit that controls the gain of the amplifier circuit based on the comparison result signal of the amplifier circuit, and the control circuit, when the amplitude of the output signal is larger than the first comparison voltage, Gain gradually decreases When the amplitude of the output signal is smaller than the second comparison voltage, the gain of the amplifier circuit is controlled to increase stepwise, and the amplitude of the output signal is the first When the comparison voltage is equal to or lower than the second comparison voltage and higher than the second comparison voltage, control is performed so as to maintain the gain of the amplifier circuit.
本発明の他の態様に係る自動利得制御回路は、入力端子を介して入力された入力信号を設定された利得で増幅し、得られた信号を出力信号として出力端子から出力し、前記利得が調整可能なアンプ回路と、前記入力信号の振幅と第１の比較電圧とを比較し、この比較結果に応じた第１の比較結果信号を出力する第１のコンパレータと、前記入力信号の振幅と前記第１の比較電圧よりも小さい第２の比較電圧とを比較し、この比較結果に応じた第２の比較結果信号を出力する第２のコンパレータと、前記入力信号の振幅と前記第２の比較電圧よりも小さい第３の比較電圧とを比較し、この比較結果に応じた第３の比較結果信号を出力する第３のコンパレータと、前記入力信号の振幅と前記第３の比較電圧よりも小さい第４の比較電圧とを比較し、この比較結果に応じた第４の比較結果信号を出力する第４のコンパレータと、前記第１の比較結果信号ないし前記第４の比較結果信号に基づいて、前記アンプ回路の利得を制御する制御回路と、を備え、前記制御回路は、前記入力信号の振幅が前記第１の比較電圧よりも大きい場合には、前記アンプ回路の利得を減少するように制御し、前記入力信号の振幅が前記第２の比較電圧よりも大きい場合には、前記アンプ回路の利得が減少するように制御し、前記入力信号の振幅が前記第３の比較電圧よりも小さい場合には、前記アンプ回路の利得を増加するように制御し、前記入力信号の振幅が前記第４の比較電圧よりも小さい場合には、前記アンプ回路の利得が増加するように制御し、前記入力信号の振幅が前記第２の比較電圧以下かつ前記第３の比較電圧以上である場合には、前記アンプ回路の利得を維持するように制御することを特徴とする。 An automatic gain control circuit according to another aspect of the present invention amplifies an input signal input via an input terminal with a set gain, outputs the obtained signal as an output signal from an output terminal, and the gain is An adjustable amplifier circuit, a first comparator that compares the amplitude of the input signal with a first comparison voltage, and outputs a first comparison result signal according to the comparison result, and the amplitude of the input signal A second comparator that compares a second comparison voltage that is smaller than the first comparison voltage and outputs a second comparison result signal according to the comparison result; an amplitude of the input signal; and the second comparison voltage A third comparator that compares a third comparison voltage that is smaller than the comparison voltage and outputs a third comparison result signal corresponding to the comparison result; an amplitude of the input signal; and the third comparison voltage Compare with a small fourth comparison voltage A fourth comparator for outputting a fourth comparison result signal corresponding to the comparison result, and a control circuit for controlling the gain of the amplifier circuit based on the first comparison result signal or the fourth comparison result signal And when the amplitude of the input signal is larger than the first comparison voltage, the control circuit controls to reduce the gain of the amplifier circuit, and the amplitude of the input signal is When the comparison voltage is larger than 2, the amplifier circuit gain is controlled to decrease. When the amplitude of the input signal is smaller than the third comparison voltage, the amplifier circuit gain is increased. When the amplitude of the input signal is smaller than the fourth comparison voltage, the gain of the amplifier circuit is controlled to increase, and the amplitude of the input signal is the second comparison voltage. And above If 3 is a comparison voltage above is characterized by controlling so as to maintain the gain of the amplifier circuit.
本発明の一態様に係る自動利得制御回路によれば、回路面積の縮小を図りつつ、大振幅の入力信号が入力された場合にも適切に利得を制御して所定の振幅範囲の出力信号を出力することができる。 According to the automatic gain control circuit of one aspect of the present invention, while reducing the circuit area, even when a large amplitude input signal is input, the gain is appropriately controlled to generate an output signal in a predetermined amplitude range. Can be output.
以下、本発明を適用した各実施例について図面を参照しながら説明する。 Embodiments to which the present invention is applied will be described below with reference to the drawings.
図１は、本発明の一態様である実施例１に係る自動利得制御回路の構成の一例を示す図である。 FIG. 1 is a diagram illustrating an example of a configuration of an automatic gain control circuit according to a first embodiment which is an aspect of the present invention.
図１に示すように、自動利得制御回路は、入力端子１と、出力端子２と、アンプ回路３と、第１のコンパレータ４と、第２のコンパレータ５と、制御回路６と、を備える。
As shown in FIG. 1, the automatic gain control circuit includes an input terminal 1, an
アンプ回路３は、入力端子１を介して入力された入力信号を設定された利得で増幅し、得られた信号を出力信号として出力端子３から出力するようになっている。このアンプ回路３は、利得が調整可能になっている。なお、入力信号は、例えば、音声信号等の低周波の信号である。
The
第１のコンパレータ４は、出力信号の振幅と第１の比較電圧ＶｔｈＨとを比較し、この比較結果に応じた第１の比較結果信号を出力するようになっている。 The first comparator 4 compares the amplitude of the output signal with the first comparison voltage VthH, and outputs a first comparison result signal corresponding to the comparison result.
第２のコンパレータ５は、出力信号の振幅と第１の比較電圧ＶｔｈＨよりも小さい第２の比較電圧ＶｔｈＬとを比較し、この比較結果に応じた第２の比較結果信号を出力するようになっている。
The
制御回路６は、第１の比較結果信号および第２の比較結果信号に基づいて、アンプ回路３の利得を制御するようになっている。
The
具体的には、この制御回路６は、出力信号の振幅が第１の比較電圧ＶｔｈＨよりも大きい場合には、アンプ回路３の利得が段階的に減少するような制御になっている。すなわち、この制御回路６は、第１の期間Ｔａ毎に、出力信号の振幅が第１の比較電圧ＶｔｈＨよりも大きい場合には、アンプ回路３の利得が減少するような制御になっている。
Specifically, the
一方、制御回路６は、出力信号の振幅が第２の比較電圧ＶｔｈＬよりも小さい場合には、アンプ回路３の利得が段階的に増加するような制御になっている。すなわち、制御回路６は、第２の期間Ｔｂ毎に、出力信号の振幅が第２の比較電圧ＶｔｈＬよりも小さい場合には、アンプ回路３の利得が増加するような制御になっている。
On the other hand, when the amplitude of the output signal is smaller than the second comparison voltage VthL, the
また、制御回路６は、出力信号の振幅が第１の比較電圧ＶｔｈＨ以下かつ第２の比較電圧ＶｔｈＬ以上である場合には、アンプ回路３の利得を維持するような制御になっている。
The
なお、第１の期間Ｔａは、第２の期間Ｔｂよりも短く設定されている。また、第２の期間Ｔｂは、入力信号の周期よりも長く設定されている。 Note that the first period Ta is set shorter than the second period Tb. The second period Tb is set longer than the period of the input signal.
また、制御回路６は、予め規定された最小の最小利得と予め規定された最大の最大利得との範囲内で、アンプ回路３の利得を制御するようになっている。
The
次に、以上のような構成を有する自動利得制御回路の動作の一例について説明する。 Next, an example of the operation of the automatic gain control circuit having the above configuration will be described.
図２は、図１の自動利得制御回路の入力信号の振幅、出力信号の振幅、およびアンプ回路の利得の関係の一例を示す波形図である。 FIG. 2 is a waveform diagram showing an example of the relationship between the amplitude of the input signal, the amplitude of the output signal, and the gain of the amplifier circuit of the automatic gain control circuit of FIG.
図２に示すように、初期状態では、入力信号の振幅が小さく、これにより、出力信号の振幅が第２の比較電圧ＶｔｈＬより小さく、アンプ回路３の利得が最大利得に調整されている。
As shown in FIG. 2, in the initial state, the amplitude of the input signal is small, whereby the amplitude of the output signal is smaller than the second comparison voltage VthL, and the gain of the
そして、時間ｔ１において、アンプ回路３は、大振幅の入力信号が入力されると、その振幅に応じた出力信号を出力する。このとき、出力信号の振幅が第１の比較電圧ＶｔｈＨよりも大きくなる。
At time t1, when a large amplitude input signal is input, the
そこで、制御回路６は、第１の期間Ｔａ毎に、第１の比較結果信号に基づいて、出力信号の振幅が第１の比較電圧ＶｔｈＨ以下になるまで、アンプ回路３の利得が減少するように制御する（時間ｔ１〜時間ｔ２）。
Therefore, the
そして、時間ｔ２において、出力信号の振幅が第１の比較電圧ＶｔｈＨ以下かつ第２の比較電圧ＶｔｈＬ以上になると、制御回路６は、アンプ回路３の利得を維持するように制御する（時間ｔ２〜時間ｔ３）。
When the amplitude of the output signal becomes equal to or lower than the first comparison voltage VthH and equal to or higher than the second comparison voltage VthL at time t2, the
次に、時間ｔ３において、アンプ回路３は、振幅が小さくなった入力信号が入力されると、その振幅に応じた出力信号を出力する。このとき、出力信号の振幅が第２の比較電圧ＶｔｈＬよりも小さくなる。
Next, at time t3, when an input signal with a reduced amplitude is input, the
そこで、制御回路６は、第２の期間Ｔｂ毎に、第２の比較結果信号に基づいて、出力信号の振幅が第２の比較電圧ＶｔｈＬ以上になるまで、アンプ回路３の利得が増加するように制御する（時間ｔ３〜時間ｔ４）。
Therefore, the
ここで、既述のように、第２の期間Ｔｂは、入力信号の周期よりも長く設定されている。これにより、制御回路６が、その周期が第２の期間Ｔｂより短い低周波の入力信号の振幅の変化により、アンプ回路３の利得を増加させることを回避することができる。
Here, as described above, the second period Tb is set longer than the period of the input signal. Thereby, the
すなわち、定常的に出力信号の振幅が第２の比較電圧ＶｔｈＬより小さい場合に、制御回路６は、アンプ回路３の利得を増加させる。これにより、利得の制御がより安定することになる。
That is, the
そして、時間ｔ４において、出力信号の振幅が第１の比較電圧ＶｔｈＨ以下かつ第２の比較電圧ＶｔｈＬ以上になると、制御回路６は、アンプ回路３の利得を維持するように制御する。
At time t4, when the amplitude of the output signal becomes equal to or lower than the first comparison voltage VthH and equal to or higher than the second comparison voltage VthL, the
次に、時間ｔ５において、アンプ回路３は、振幅がより小さくなった入力信号が入力されると、その振幅に応じた出力信号を出力する。このとき、出力信号の振幅が第２の比較電圧ＶｔｈＬよりも小さくなる。
Next, at time t5, when an input signal having a smaller amplitude is input, the
そこで、制御回路６は、第２の期間Ｔｂ毎に、第２の比較結果信号に基づいて、出力信号の振幅が第２の比較電圧ＶｔｈＬ以上になるまで、アンプ回路３の利得が増加するように制御する（時間ｔ５〜時間ｔ６）。
Therefore, the
ここで、既述のように、制御回路６は、予め規定された最小の最小利得と予め規定された最大の最大利得との範囲内で、アンプ回路３の利得を制御するようになっている。したがって、時間ｔ６において、アンプ回路３の利得が最大利得に達すると、制御回路６は、アンプ回路３の利得を最大利得に維持するように制御する。次に入力信号の振幅の変化があるまで、アンプ回路３は、安定した振幅の出力信号を出力することになる。
Here, as described above, the
また、既述のように、第１の期間Ｔａは、第２の期間よりも短く設定されている。さらに、ここでは、例えば、第１の期間Ｔａ毎にアンプ回路３の利得が減少する利得差は、第２の期間Ｔｂ毎にアンプ回路３の利得が減少する利得差と等しく設定されている。
Further, as described above, the first period Ta is set shorter than the second period. Furthermore, for example, the gain difference at which the gain of the
このため、大振幅の入力信号が入力された場合にも、自動利得制御回路は、急峻にアンプ回路３の利得を下げることができる。したがって、所定の振幅範囲の出力信号を出力することができる。これにより、例えば、出力信号が入力されるシステムで動作が飽和するのを防ぐことができる。
For this reason, even when an input signal having a large amplitude is inputted, the automatic gain control circuit can sharply lower the gain of the
以上のように、本実施例に係る自動利得制御回路によれば、回路面積の縮小を図りつつ、大振幅の入力信号が入力された場合にも適切に利得を制御して所定の振幅範囲の出力信号を出力することができる。 As described above, according to the automatic gain control circuit of the present embodiment, the gain is appropriately controlled even when a large-amplitude input signal is input while reducing the circuit area, and a predetermined amplitude range is maintained. An output signal can be output.
既述の実施例１では、アンプ回路の出力信号の振幅に基づいて、アンプ回路の利得を制御する構成について説明した（フィードバック制御）。 In the above-described first embodiment, the configuration for controlling the gain of the amplifier circuit based on the amplitude of the output signal of the amplifier circuit has been described (feedback control).
しかし、入力信号の振幅に基づいて、アンプ回路の利得を制御するようにしもよい（フィードフォワード制御）。なお、この場合、実施例１と同様に、利得の調整を複数のステップで行う場合には、ステップ数に応じてコンパレータの数を増加させる必要がある。 However, the gain of the amplifier circuit may be controlled based on the amplitude of the input signal (feed forward control). In this case, as in the first embodiment, when gain adjustment is performed in a plurality of steps, it is necessary to increase the number of comparators in accordance with the number of steps.
このように、実施例２では、アンプ回路の入力信号の振幅に基づいて、アンプ回路の利得を制御する構成について説明する（フィードフォワード制御）。なお、実施例２においては、代表的な４個のコンパレータを用いた場合について説明するが、さらにコンパレータの数を増加させても同様の作用効果を奏することができる。 As described above, in the second embodiment, a configuration for controlling the gain of the amplifier circuit based on the amplitude of the input signal of the amplifier circuit will be described (feed forward control). In the second embodiment, a case where four representative comparators are used will be described. However, even if the number of comparators is further increased, the same effect can be obtained.
図３は、本発明の一態様である実施例２に係る自動利得制御回路の構成の一例を示す図である。 FIG. 3 is a diagram illustrating an example of the configuration of an automatic gain control circuit according to a second embodiment which is an aspect of the present invention.
図３に示すように、自動利得制御回路は、入力端子１と、出力端子２と、アンプ回路３と、第１のコンパレータ２０１と、第２のコンパレータ２０２と、第３のコンパレータ２０３と、第４のコンパレータ２０４と、制御回路２０６と、を備える。
As shown in FIG. 3, the automatic gain control circuit includes an input terminal 1, an
実施例１と同様に、アンプ回路３は、入力端子１を介して入力された入力信号を設定された利得で増幅し、得られた信号を出力信号として出力端子３から出力するようになっている。このアンプ回路３は、利得が調整可能になっている。なお、入力信号は、例えば、音声信号等の低周波の信号である。
As in the first embodiment, the
第１のコンパレータ２０１は、入力信号の振幅と第１の比較電圧ＶｔｈＨ１とを比較し、この比較結果に応じた第１の比較結果信号を出力するようになっている。
The
第２のコンパレータ２０２は、入力信号の振幅と第１の比較電圧ＶｔｈＨ１よりも小さい第２の比較電圧ＶｔｈＨ２とを比較し、この比較結果に応じた第２の比較結果信号を出力するようになっている。
The
第３のコンパレータ２０３は、入力信号の振幅と第２の比較電圧ＶｔｈＨ２よりも小さい第３の比較電圧ＶｔｈＬ１とを比較し、この比較結果に応じた第３の比較結果信号を出力するようになっている。
The
第４のコンパレータ２０４は、入力信号の振幅と第３の比較電圧ＶｔｈＬ１よりも小さい第４の比較電圧ＶｔｈＬ２とを比較し、この比較結果に応じた第４の比較結果信号を出力するようになっている。
The
制御回路２０６は、第１の比較結果信号ないし第４の比較結果信号に基づいて、アンプ回路３の利得を制御するようになっている。
The
具体的には、この制御回路２０６は、入力信号の振幅が第１の比較電圧ＶｔｈＨ１よりも大きい場合には、アンプ回路３の利得を減少するように制御するようになっている。さらに、制御回路２０６は、入力信号の振幅が第２の比較電圧ＶｔｈＨ２よりも大きい場合には、アンプ回路３の利得が減少するように制御するようになっている。
Specifically, the
好ましくは、制御回路２０６は、第１の期間Ｔａ毎に、入力信号の振幅が第１の比較電圧ＶｔｈＨ１または第２の比較電圧ＶｔｈＨ２よりも大きい場合には、アンプ回路３の利得を減少するように制御する。
Preferably, the
一方、制御回路２０６は、入力信号の振幅が第３の比較電圧ＶｔｈＬ１よりも小さい場合には、アンプ回路３の利得を増加するように制御するようになっている。さらに、制御回路２０６は、入力信号の振幅が第４の比較電圧ＶｔｈＬ２よりも小さい場合には、アンプ回路３の利得が増加するように制御するようになっている。
On the other hand, the
好ましくは、制御回路２０６は、第２の期間Ｔｂ毎に、入力信号の振幅が第３の比較電圧ＶｔｈＬ１または第４の比較電圧ＶｔｈＬ２よりも小さい場合には、アンプ回路３の利得を増加するように制御するようになっている。
Preferably, the
また、制御回路２０６は、入力信号の振幅が第２の比較電圧ＶｔｈＨ２以下かつ第３の比較電圧ＶｔｈＬ１以上である場合には、アンプ回路３の利得を維持するように制御するようになっている。
Further, the
なお、実施例１と同様に、第１の期間Ｔａは、第２の期間Ｔｂよりも短く設定されている。また、第２の期間Ｔｂは、入力信号の周期よりも長く設定されている。 As in the first embodiment, the first period Ta is set shorter than the second period Tb. The second period Tb is set longer than the period of the input signal.
また、制御回路２０６は、予め規定された最小の最小利得と予め規定された最大の最大利得との範囲内で、アンプ回路３の利得を制御するようになっている。
The
以上のような構成を有する自動利得制御回路の動作は、実施例１の自動利得制御回路動作と類似する。 The operation of the automatic gain control circuit having the above configuration is similar to the operation of the automatic gain control circuit of the first embodiment.
すなわち、実施例１と同様に、第２の期間Ｔｂは、入力信号の周期よりも長く設定されている。これにより、制御回路２０６が、その周期が第２の期間Ｔｂより短い低周波の入力信号の振幅の変化により、アンプ回路３の利得を増加させることを回避することができる。
That is, like the first embodiment, the second period Tb is set longer than the period of the input signal. As a result, the
したがって、定常的に出力信号の振幅が第３、第４の比較電圧ＶｔｈＬ１、ＶｔｈＬ２より小さい場合に、制御回路２０６は、アンプ回路３の利得を増加させる。これにより、利得の制御がより安定することになる。
Therefore, the
また、既述のように、実施例１と同様に、制御回路２０６は、予め規定された最小の最小利得と予め規定された最大の最大利得との範囲内で、アンプ回路３の利得を制御するようになっている。したがって、アンプ回路３の利得が最大利得に達すると、制御回路２０６は、アンプ回路３の利得を最大利得に維持するように制御する。次に入力信号の振幅の変化があるまで、アンプ回路３は、安定した振幅の出力信号を出力することになる。
As described above, as in the first embodiment, the
また、既述のように、第１の期間Ｔａは、第２の期間よりも短く設定されている。さらに、ここでは、例えば、第１の期間Ｔａ毎にアンプ回路３の利得が減少する利得差は、第２の期間Ｔｂ毎に前記アンプ回路の利得が減少する利得差と等しく設定されている。
Further, as described above, the first period Ta is set shorter than the second period. Further, here, for example, the gain difference at which the gain of the
このため、大振幅の入力信号が入力された場合にも、自動利得制御回路は、急峻にアンプ回路３の利得を下げることができる。したがって、所定の振幅範囲の出力信号を出力することができる。これにより、例えば、出力信号が入力されるシステムで動作が飽和するのを防ぐことができる。
For this reason, even when an input signal having a large amplitude is inputted, the automatic gain control circuit can sharply lower the gain of the
以上のように、本実施例に係る自動利得制御回路によれば、実施例１と同様に、回路面積の縮小を図りつつ、大振幅の入力信号が入力された場合にも適切に利得を制御して所定の振幅範囲の出力信号を出力することができる。 As described above, according to the automatic gain control circuit according to the present embodiment, as in the first embodiment, the gain is appropriately controlled even when a large-amplitude input signal is input while reducing the circuit area. Thus, an output signal having a predetermined amplitude range can be output.
１ 入力端子
２ 出力端子
３ アンプ回路
４ 第１のコンパレータ
５ 第２のコンパレータ
６、２０６ 制御回路
２０１ 第１のコンパレータ
２０２ 第２のコンパレータ
２０３ 第３のコンパレータ
２０４ 第４のコンパレータ
DESCRIPTION OF SYMBOLS 1
Claims (7)
前記出力信号の振幅と第１の比較電圧とを比較し、この比較結果に応じた第１の比較結果信号を出力する第１のコンパレータと、
前記出力信号の振幅と前記第１の比較電圧よりも小さい第２の比較電圧とを比較し、この比較結果に応じた第２の比較結果信号を出力する第２のコンパレータと、
前記第１の比較結果信号および前記第２の比較結果信号に基づいて、前記アンプ回路の利得を制御する制御回路と、を備え、
前記制御回路は、
前記出力信号の振幅が前記第１の比較電圧よりも大きい場合には、前記アンプ回路の利得が段階的に減少するように制御し、
前記出力信号の振幅が前記第２の比較電圧よりも小さい場合には、前記アンプ回路の利得が段階的に増加するように制御し、
前記出力信号の振幅が前記第１の比較電圧以下かつ前記第２の比較電圧以上である場合には、前記アンプ回路の利得を維持するように制御する
ことを特徴とする自動利得制御回路。 An amplifier circuit that amplifies the input signal input through the input terminal with a set gain, outputs the obtained signal as an output signal from the output terminal, and the gain can be adjusted;
A first comparator that compares the amplitude of the output signal with a first comparison voltage and outputs a first comparison result signal according to the comparison result;
A second comparator that compares the amplitude of the output signal with a second comparison voltage smaller than the first comparison voltage and outputs a second comparison result signal according to the comparison result;
A control circuit for controlling the gain of the amplifier circuit based on the first comparison result signal and the second comparison result signal;
The control circuit includes:
When the amplitude of the output signal is larger than the first comparison voltage, the gain of the amplifier circuit is controlled to decrease stepwise,
When the amplitude of the output signal is smaller than the second comparison voltage, the gain of the amplifier circuit is controlled to increase stepwise,
An automatic gain control circuit, wherein when the amplitude of the output signal is not more than the first comparison voltage and not less than the second comparison voltage, control is performed so as to maintain the gain of the amplifier circuit.
第１の期間毎に、前記出力信号の振幅が前記第１の比較電圧よりも大きい場合には、前記アンプ回路の利得が減少するように制御し、
第２の期間毎に、前記出力信号の振幅が前記第２の比較電圧よりも小さい場合には、前記アンプ回路の利得が増加するように制御する
ことを特徴とする請求項１に記載の自動利得制御回路。 The control circuit includes:
When the amplitude of the output signal is larger than the first comparison voltage for each first period, control is performed so that the gain of the amplifier circuit is decreased.
2. The automatic control according to claim 1, wherein the gain of the amplifier circuit is controlled to increase when the amplitude of the output signal is smaller than the second comparison voltage every second period. Gain control circuit.
ことを特徴とする請求項２または３に記載の自動利得制御回路。 4. The gain difference at which the gain of the amplifier circuit decreases every first period is equal to the gain difference at which the gain of the amplifier circuit decreases every second period. Automatic gain control circuit.
前記入力信号の振幅と第１の比較電圧とを比較し、この比較結果に応じた第１の比較結果信号を出力する第１のコンパレータと、
前記入力信号の振幅と前記第１の比較電圧よりも小さい第２の比較電圧とを比較し、この比較結果に応じた第２の比較結果信号を出力する第２のコンパレータと、
前記入力信号の振幅と前記第２の比較電圧よりも小さい第３の比較電圧とを比較し、この比較結果に応じた第３の比較結果信号を出力する第３のコンパレータと、
前記入力信号の振幅と前記第３の比較電圧よりも小さい第４の比較電圧とを比較し、この比較結果に応じた第４の比較結果信号を出力する第４のコンパレータと、
前記第１の比較結果信号ないし前記第４の比較結果信号に基づいて、前記アンプ回路の利得を制御する制御回路と、を備え、
前記制御回路は、
前記入力信号の振幅が前記第１の比較電圧よりも大きい場合には、前記アンプ回路の利得を減少するように制御し、
前記入力信号の振幅が前記第２の比較電圧よりも大きい場合には、前記アンプ回路の利得が減少するように制御し、
前記入力信号の振幅が前記第３の比較電圧よりも小さい場合には、前記アンプ回路の利得を増加するように制御し、
前記入力信号の振幅が前記第４の比較電圧よりも小さい場合には、前記アンプ回路の利得が増加するように制御し、
前記入力信号の振幅が前記第２の比較電圧以下かつ前記第３の比較電圧以上である場合には、前記アンプ回路の利得を維持するように制御する
ことを特徴とする自動利得制御回路。 An amplifier circuit that amplifies the input signal input through the input terminal with a set gain, outputs the obtained signal as an output signal from the output terminal, and the gain can be adjusted;
A first comparator that compares the amplitude of the input signal with a first comparison voltage and outputs a first comparison result signal according to the comparison result;
A second comparator that compares the amplitude of the input signal with a second comparison voltage smaller than the first comparison voltage and outputs a second comparison result signal according to the comparison result;
A third comparator for comparing the amplitude of the input signal with a third comparison voltage smaller than the second comparison voltage and outputting a third comparison result signal according to the comparison result;
A fourth comparator for comparing the amplitude of the input signal with a fourth comparison voltage smaller than the third comparison voltage and outputting a fourth comparison result signal according to the comparison result;
A control circuit for controlling the gain of the amplifier circuit based on the first comparison result signal to the fourth comparison result signal;
The control circuit includes:
If the amplitude of the input signal is greater than the first comparison voltage, control to reduce the gain of the amplifier circuit;
When the amplitude of the input signal is larger than the second comparison voltage, the gain of the amplifier circuit is controlled to decrease,
When the amplitude of the input signal is smaller than the third comparison voltage, control to increase the gain of the amplifier circuit;
If the amplitude of the input signal is smaller than the fourth comparison voltage, the gain of the amplifier circuit is controlled to increase,
An automatic gain control circuit, wherein when the amplitude of the input signal is less than or equal to the second comparison voltage and greater than or equal to the third comparison voltage, control is performed to maintain the gain of the amplifier circuit.
第１の期間毎に、前記入力信号の振幅が前記第１の比較電圧または前記第２の比較電圧よりも大きい場合には、前記アンプ回路の利得を減少するように制御し、
第２の期間毎に、前記入力信号の振幅が前記第３の比較電圧または前記第４の比較電圧よりも小さい場合には、前記アンプ回路の利得を増加するように制御する
ことを特徴とする請求項５に記載の自動利得制御回路。 The control circuit includes:
When the amplitude of the input signal is larger than the first comparison voltage or the second comparison voltage for each first period, control is performed to reduce the gain of the amplifier circuit;
When the amplitude of the input signal is smaller than the third comparison voltage or the fourth comparison voltage every second period, the gain of the amplifier circuit is controlled to increase. The automatic gain control circuit according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009158040A JP2011015229A (en) | 2009-07-02 | 2009-07-02 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009158040A JP2011015229A (en) | 2009-07-02 | 2009-07-02 | Automatic gain control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011015229A true JP2011015229A (en) | 2011-01-20 |
Family
ID=43593656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009158040A Pending JP2011015229A (en) | 2009-07-02 | 2009-07-02 | Automatic gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011015229A (en) |
-
2009
- 2009-07-02 JP JP2009158040A patent/JP2011015229A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4285506B2 (en) | Auto gain control circuit | |
| US20080218268A1 (en) | Automatic gain control circuit | |
| US7372324B2 (en) | Digital amplifier | |
| US9136799B2 (en) | Amplifier using voltage variable power supply | |
| US20070223738A1 (en) | Volume-Based Adaptive Biasing | |
| JP2010251885A (en) | AGC circuit | |
| CN111466082B (en) | Class D amplifier with duty cycle control | |
| JP5194663B2 (en) | Semiconductor device | |
| KR101156910B1 (en) | Oscillation frequency control circuit, dc-dc converter including the oscillation frequency control circuit, and semiconductor device | |
| JP7273484B2 (en) | signal generation circuit | |
| US11205999B2 (en) | Amplifier with signal dependent mode operation | |
| JP2011015229A (en) | Automatic gain control circuit | |
| JP5343782B2 (en) | Class D amplifier | |
| JP2011066726A (en) | Amplifying device | |
| JP2010063231A (en) | Switching regulator | |
| JP2009207083A (en) | Amplifier circuit | |
| JP6116176B2 (en) | High frequency power supply device and control method thereof | |
| JP2006333167A (en) | High frequency amplifier circuit | |
| CN109842838B (en) | Circuit for adjusting bias voltage of microphone | |
| JP2017143599A (en) | Switching power source device | |
| US9628100B2 (en) | Analog-to-digital conversion device for multiple input signals and conversion method therefor | |
| JP2009055351A (en) | Amplifier circuit | |
| JP2014099095A (en) | Power supply circuit | |
| JP2005192067A (en) | Audio amplifier | |
| US8410844B2 (en) | Filter device and control method of the same |