JP2011018739A - エピタキシャルウェーハおよびその製造方法 - Google Patents

Abstract

【課題】エピタキシャル成長速度の方位依存性が低減され、またさらに、ウェーハのエッジロールオフで表される平坦度が良好に維持されたエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】原料ガスとしてジクロロシランを使用し、９００〜１１５０℃、望ましくは１０００〜１１５０℃の温度範囲内でシリコンウェーハの表面にシリコン層をエピタキシャル成長させ、得られるエピタキシャルウェーハの成長速度方位依存性を低減させ、または、さらにエピタキシャルウェーハのエッジロールオフで評価される平坦度を優れたものとする。半導体デバイスの高集積化に対応することができ、また、平坦度に優れているので、デバイス製造における高歩留りを維持できる。
【選択図】図１

Description

本発明は、エピタキシャルウェーハとその製造方法に関し、詳しくは、エピタキシャル成長速度がウェーハの結晶方位によって異なる成長速度方位依存性が低減され、また、さらに、ウェーハのエッジロールオフで表される平坦度が良好に維持されたエピタキシャルウェーハおよびその製造方法に関する。

近年、半導体デバイスの高集積化に伴い、エピタキシャルウェーハの平坦度規格がいっそう厳しいものとなってきている。さらに、ウェーハ面上における平坦度の保証領域も拡大する傾向にあり、ウェーハのほぼ全面、すなわちウェーハの中心部から外周の２ｍｍ内側の位置までの保証をユーザーサイドから求められる場合が多くなってきた。

エピタキシャルウェーハの平坦度に関し注目されるのは、ウェーハの結晶方位に依存したエピタキシャル層の成長速度の方位依存性である。これは、後に説明する図１に示すように、ウェーハの中心から外周へ向かう＜０１１＞結晶方位を基準にとってこれを０°とした場合、９０°、１８０°、２７０°および３６０°（つまり、０°）の方位において成長速度が大きく、エピタキシャル層の膜厚（以下、単に「エピタキシャル膜厚」ともいう）が増大する現象である（図１の破線参照）。これら４方位で（つまり、軸対称に）エピタキシャル膜厚が増大し、これら４方位のそれぞれの間ではくぼみ（谷）が形成される。したがって、この現象は「４−Ｆｏｌｄ Ｓｙｍｍｅｔｒｙ」ということもできる。以下、このエピタキシャル成長速度の方位依存性を、単に「成長速度方位依存性」ともいい、また、４−Ｆｏｌｄ Ｓｙｍｍｅｔｒｙを略して「４ＦＳ」ともいう。

この場合の成長速度方位依存性（４ＦＳ）は、例えば直径３００ｍｍ以上のエピタキシャルウェーハにおいては、特に半径１４８ｍｍ位置から顕著に現れ、外周側（面取り近傍）に近づくほど強調される。

エピタキシャルウェーハの平坦度については、例えば特許文献１で、エピタキシャルウェーハの平坦度を悪化させる原因として、エピタキシャル層の膜厚の不均一化によるものが圧倒的に多いという観点から、ウェーハ表面に定めた複数の膜厚測定点においてＦＴ−ＩＲ法（フーリエ変換赤外分光光度計を用いる方法）により膜厚を測定し、この膜厚測定値を用いて、サイト（ウェーハ表面を一定形状の単位領域に分割した各分割片）毎に平坦度を算出し、これを基準の平坦度情報と比較して、エピタキシャル層のサイト別の良否判定を行うエピタキシャルウェーハの測定方法が開示されている。その場合、サイト平坦度の評価の指標として、ＳＦＱＲ（基準面から見た最大高さと最低高さの差）の採用が可能であるとしている。

この特許文献１には、前記の成長速度方位依存性（４ＦＳ）についての記載はないが、４ＦＳはＳＦＱＲで表した平坦度において、その外周側のサイト（外周領域）に影響を及ぼすことは十分に予測される。

また、エピタキシャルウェーハは、エッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ−ｏｆｆ）により評価される平坦度に優れていることが望ましいとされている。エッジロールオフとは、ウェーハのエッジ部が垂れ下がり、中心部よりも低くなる現象であり、この垂れ下がり現象が生じると、その部分はデバイスの素材として使用することができないので、デバイスの製造可能な領域が狭められ、デバイス製造歩留りが悪化する。なお、エッジロールオフはウェーハのエッジ部が垂れ下がる場合だけではなく、条件によってはエッジ部が中心部よりも高くなる場合もある。

ところで、シリコン基板上にシリコンをエピタキシャル成長させるエピタキシャルウェーハの製造においては、エピタキシャル成長層の結晶性、量産性、装置の簡便さ等の観点から化学的気相成長（ＣＶＤ）法が主として用いられている。ＣＶＤ法では、シリコン（Ｓｉ）を含んだ原料ガスをキャリアガス（通常はＨ₂）とともに反応炉内に導入し、原料ガスの熱分解または還元により生成されたＳｉを高温に加熱されたシリコン基板上にエピタキシャル層として析出させる。

Ｓｉを含んだ原料ガス（シリコンソース）としては、四塩化シリコン（ＳｉＣｌ₄）、トリクロロシラン（ＳｉＨＣｌ₃）、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）、モノシラン（ＳｉＨ₄）の４種があげられる。工業的に使用されている原料ガスは主として四塩化シリコンやトリクロロシランであり、一部ジクロロシランや低温成長が可能なモノシランも使用されている。

エピタキシャル成長速度は、原料ガスの種類、温度、圧力等に依存する。エピタキシャル成長が可能な温度領域（成長温度領域）は定性的に、反応律速と供給（拡散）律速の２領域に分けられる。反応律速領域は成長温度領域内の低温側にあって、温度が高いほど成長速度が速くなる領域である。一方、供給（拡散）律速領域（以下、「供給律速領域」と記す）は同領域内の高温側にあって、温度依存性が小さい領域であり、エピタキシャル成長は通常この供給律速領域で行われる。エピタキシャル成長温度は、原料ガスがトリクロロシランの場合であれば１１００℃以上、ジクロロシランの場合であればそれよりも低い１０００℃以上である。

現状の直径３００ｍｍのエピタキシャルウェーハの製造においては、成長速度が速いという観点から、トリクロロシランが原料ガスとして使用されており、成長温度領域として供給律則領域である１１００℃〜１１３０℃の温度領域を使用している。この場合、＜０１１＞方位を基準にとり、この基準方位におけるエピタキシャル膜厚を求めてこれを１とし、一方、基準方位から４５°の方向におけるエピタキシャル膜厚を求めて基準方位に対する相対的な膜厚に換算すると、０．９８０程度となる。すなわち、両者の差（この差を、ここでは「ギャップ強度」という）は０．０２０であり、百分率表示で２％程度である。なお、このギャップ強度は、エピタキシャル成長速度や成長温度により大きく変わることはない。

特開２００３−２５４７４１号公報

本発明は、エピタキシャル成長速度がウェーハの結晶方位によって異なる成長速度方位依存性（４ＦＳ）が低減されたエピタキシャルウェーハ、さらに望ましくは、エッジロールオフにより評価される平坦度が良好に維持されたシリコンエピタキシャルウェーハおよびその製造方法を提供することを目的としている。

ＣＶＤ法によるエピタキシャルウェーハの製造においては、従来、原料ガスとしてトリクロロシランが使用される場合が多い。特に、直径３００ｍｍのエピタキシャルウェーハの製造においては、トリクロロシランを原料ガスとしている。

本発明者は、ＣＶＤ法によりシリコン基板上にシリコンをエピタキシャル成長させるエピタキシャルウェーハの製造において、ジクロロシランを原料ガスとして使用することを試みた。

その結果、ジクロロシランを原料ガスとすることによって、成長速度方位依存性が大きく低減することが判明した。トリクロロシランとジクロロシランに含まれるＣｌ基の濃度（含有率）に差があり、ジクロロシランを使用することによって、エピタキシャル成長反応と還元反応（または分解反応）のバランスが変化し、それに伴って成長速度方位依存性が低減したものと推測される。ギャップ強度としては、０．５％程度であった。これは、現状（２％程度）の１／４に相当する。

また、エッジロールオフにより評価される平坦度についても、現状（すなわち、トリクロロシランを使用する場合）と同等の低い範囲内もしくはそれよりも低い値に維持できることを確認した。ジクロロシランを原料ガスとして使用する場合、その供給流量の影響が大きく、流量が増すほどエッジロールオフが増大するが、この流量を適正に制御することにより、エッジロールオフを低い値に維持することができる。ここでいうエッジロールオフとは、エピタキシャル膜の厚みをフーリエ変換赤外分光法（ＦＴＩＲ法：Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定した値であって、直径３００ｍｍのエピタキシャルウェーハの場合であれば、ウェーハ中心から１４４ｍｍ位置における値と１４８ｍｍ位置における値の差である。

本発明はこのような知見に基づきなされたもので、下記（１）のエピタキシャルウェーハの製造方法、およびこの方法により製造することができる下記（２）のエピタキシャルウェーハを要旨とする。

（１）シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、原料ガスとしてジクロロシランを使用し、９００〜１１５０℃の温度範囲内でエピタキシャル成長させ、得られるウェーハのエピタキシャル成長速度の方位依存性を低減させることを特徴とするエピタキシャルウェーハの製造方法。

ここで言う「エピタキシャル成長速度の方位依存性」、または単に「成長速度方位依存性」とは、ウェーハ表面におけるエピタキシャル成長速度がウェーハの結晶方位によって異なり、＜０１１＞結晶方位を基準（０°）にとった場合、９０°、１８０°、２７０°および３６０°（つまり、０°）の４方位において成長速度が大きく、エピタキシャル膜厚が増大することをいう。以下、「４ＦＳ（４−Ｆｏｌｄ Ｓｙｍｍｅｔｒｙの略号）」とも言う。なお、エピタキシャル膜厚は、ＦＴＩＲ法により測定することができる。

また、成長速度方位依存性を「低減させる」とは、原料ガスとしてトリクロロシランを使用した場合の成長速度方位依存性よりも低下させることをいう。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長速度の方位依存性を基準結晶方位から４５°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を１としたとき、前記４５°の方位におけるエピタキシャル層の膜厚を０．９８５以上とすれば、成長速度方位依存性を低減させ、しかも、低減の度合いを定量的に評価することができる。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長温度範囲を１０００〜１１５０℃とすることにより、エピタキシャル成長を、温度依存性が小さく、エピタキシャル層の膜厚制御が容易な供給律速領域で行わせることができるとともに、エッジロールオフをきわめて低く維持することができ、得られるエピタキシャルウェーハのエッジロールオフで評価される平坦度を−１４ｎｍから＋１４ｎｍの範囲に維持することが可能となる。これにより、デバイスの製造可能な領域を拡げてデバイス製造歩留りを向上させ得るので、望ましい。

前記の「エッジロールオフ」とは、ウェーハの平坦度を表す指標の一つで、エピタキシャルウェーハのエッジ部の下方または上方への“反り”をいう。例えば、シリコンウェーハのエッジ部は、研磨工程において中心部より多く研磨されること等により中心部よりも低くなりやすいが、このウェーハ上にエピタキシャル成長させたシリコン層を有するエピタキシャルウェーハにおいても同様にエッジ部が低くなりやすい。これは下方への“反り”であるが、ウェーハの研磨あるいはエピタキシャル成長の条件によっては、上方への“反り”が生じる場合もある。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の前に、シリコンウェーハにプレアニール処理を施すこととすれば、エピタキシャル成長温度の低温化に伴うエピタキシャル成長層の結晶性の低下（欠陥等の生成、多結晶化等）を回避することが可能である。このプレアニール処理は、エピタキシャル成長温度よりも高い温度で行うことが望ましい。

（２）原料ガスとしてジクロロシランを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、当該ウェーハの成長速度方位依存性が現状よりも低減されていることを特徴とするエピタキシャルウェーハ。

本発明のエピタキシャルウェーハにおいて、ウェーハのエピタキシャル成長速度の方位依存性を基準結晶方位から４５°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を１としたとき、前記４５°の方位におけるエピタキシャル層の膜厚が０．９８５以上であれば、当該ウェーハの成長速度方位依存性は低減されているとみることができる。

本発明のエピタキシャルウェーハにおいて、さらに、前記エピタキシャルウェーハの平坦度が、エッジロールオフで−１４ｎｍから＋１４ｎｍの範囲内であれば、このエピタキシャルウェーハは、成長速度方位依存性に優れるとともに、エッジロールオフで表される平坦度にも優れており、望ましい。

本発明のエピタキシャルウェーハの製造方法（実施形態を含む）は、原料ガスとしてジクロロシランを使用し、エピタキシャル成長温度と、得られるエピタキシャルウェーハの品質特性（成長速度方位依存性、さらに望ましくは、エッジロールオフにより評価される平坦度）を規定した製造方法である。この方法によれば、成長速度方位依存性（４ＦＳ）を大幅に低減させ、さらには、ジクロロシランの供給流量等を適正に制御することによりエッジロールオフが低く維持された平坦度に優れるエピタキシャルウェーハを製造することができる。低温でのエピタキシャル成長に伴う昇温および降温時間の短縮により、生産性の向上、およびＣＶＤ反応炉等、関連装置での消費電力低減の効果も得られる。

本発明のエピタキシャルウェーハ（実施形態を含む）は、特にエピタキシャルウェーハの外周領域で生じやすい成長速度方位依存性（４ＦＳ）が大きく低減されており、また、さらには、エッジロールオフを低く維持することも可能なので、ウェーハ面上における平坦度の保証領域を拡大してウェーハのほぼ全面の平坦性を保証するとともに、良好なデバイス製造歩留りを確保することができる。本発明のエピタキシャルウェーハは上記本発明の方法により製造することができる。

原料ガスとしてトリクロロシランまたはジクロロシランを使用した場合のエピタキシャルウェーハの成長速度方位依存性を示す図である。 基準結晶方位からの角度とエピタキシャル膜厚の関係を例示する図である。 ＣＶＤ法によるエピタキシャル成長の原料ガスとしてジクロロシランを使用した場合の原料ガス流量とエッジロールオフの関係を例示する図である。

本発明のエピタキシャルウェーハの製造方法は、前記のとおり、シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、原料ガスとしてジクロロシランを使用し、９００〜１１５０℃の温度範囲内でエピタキシャル成長させ、得られるエピタキシャルウェーハの成長速度方位依存性を低減させることを特徴とするエピタキシャルウェーハの製造方法。

本発明のエピタキシャルウェーハの製造方法において、原料ガスとしてジクロロシランを使用するのは、トリクロロシランを使用する場合に比べて成長速度方位依存性を大きく低減させることができるからである。

図１は、原料ガスとしてトリクロロシランまたはジクロロシランを使用した場合の直径３００ｍｍのエピタキシャルウェーハの成長速度方位依存性を示す図である。表１に、エピタキシャル成長において用いた主な条件を原料ガス別に示す。

表１において、原料ガス流量（原料ガスのＣＶＤ炉内への供給量）およびキャリアガス流量の単位である「ｓｌｍ」は、ｓｔａｎｄａｒｄ ｌｉｔｅｒ／ｍｉｎ、すなわち、１気圧、０℃における１分間あたりの流量（リットル）を表す。また、「プレアニール温度」とは、エピタキシャル成長の前にシリコンウェーハに施すプレアニール処理（ベーク処理ともいう）の際の処理温度である。なお、アニール処理については後に説明する。

図１において、縦軸はエピタキシャル膜厚であり、横軸は、＜０１１＞結晶方位を基準（０°）にとり、図１の左下に示すように、エピタキシャルウェーハ１表面の基準方位から、角度を反時計回りに変えていったときの１周（３６０°）分を示している。なお、エピタキシャル膜厚の測定は、エピタキシャルウェーハ１の外周から２ｍｍ内側の部位で行った。

図１に示すように、原料ガスとしてトリクロロシランを使用した場合は、９０°、１８０°、２７０°および３６０°（つまり、０°）の４方位においてエピタキシャル成長速度が大きく、エピタキシャル膜厚が増大し、これら４方位のそれぞれの間ではくぼみ（谷）が形成される。すなわち、エピタキシャル成長速度の方位依存性が大きい。これに対して、原料ガスとしてジクロロシランを使用した場合は、このような成長速度方位依存性（４ＦＳ）はほとんど認められない。

シリコンウェーハの表面へのシリコン層のエピタキシャル成長は、従来から使用されているＣＶＤ法を適用して行えばよい。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長温度を９００〜１１５０℃の温度範囲内に規定するのは、この温度範囲でシリコンをエピタキシャル成長させ、成長速度方位依存性を大きく低減させたエピタキシャルウェーハを得ることができるからである。エピタキシャル成長温度が９００℃より低い場合は、原料ガスであるジクロロシランの熱分解または還元反応の進行に支障が生じ、円滑なエピタキシャル成長が妨げられる。一方、当該成長温度が１１５０℃を超えると、ヘイズレベルが悪化するため、高集積化された半導体デバイスの基板用素材として使用できない。

本発明のエピタキシャルウェーハの製造方法においては、さらに、得られるエピタキシャルウェーハの成長速度方位依存性を低減させることとする規定をおく。すなわち、得られるエピタキシャルウェーハの品質特性についての規定である。

成長速度方位依存性を「低減させる」とは、原料ガスとしてトリクロロシランを使用し、エピタキシャル成長温度がエピタキシャル成長に好適な供給律則領域内にはいるように制御した場合の成長速度方位依存性よりも低減させることをいう。これは、前述のように、原料ガスとしてジクロロシランを使用し、９００〜１１５０℃の温度範囲内でエピタキシャル成長させることにより確保できる。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長速度の方位依存性を基準結晶方位から４５°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を１としたとき、前記４５°の方位におけるエピタキシャル層の膜厚を０．９８５以上とする実施形態を採ることが望ましい。現状における成長速度方位依存性は、この相対的なエピタキシャル膜厚が０．９８５未満であり、成長速度方位依存性の低減の度合いを客観的、かつ定量的に評価することができる。

図２は、基準結晶方位からの角度とエピタキシャル膜厚の関係を例示する図である。この図は、前記図１に示したようなエピタキシャルウェーハの成長速度方位依存性を示す図において、基準結晶方位（０°）から４５°まで、すなわち、エピタキシャル膜厚が増大する方位（０°および９０°）の間の中間点までを横軸として示した図である。縦軸は基準結晶方位（０°）におけるエピタキシャル膜厚を１として表した相対的なエピタキシャル膜厚である。

図２に示すように、原料ガスとしてトリクロロシランを使用した場合、基準結晶方位からの角度が大きくなるとともにエピタキシャル膜厚が減少し、４５°では０．９８０となる。基準結晶方位におけるエピタキシャル膜厚（１．０００）とこの４５°におけるエピタキシャル膜厚（０．９８０）との差０．０２０（百分率表示で、２．０％）を、ここでは「ギャップ強度」という。一方、原料ガスとしてジクロロシランを使用した場合は、エピタキシャル膜厚の減少は僅かであり、４５°では０．９９５程度となる。ギャップ強度は凡そ０．００５（０．５％）である（図中に白抜き矢印で表示）。すなわち、この例では、原料ガスとしてジクロロシランを使用することにより、ギャップ強度を従来の２％程度から０．５％程度まで低減させることができ、エピタキシャル成長速度の方位依存性を大幅に低減することができる。

このように、本発明のエピタキシャルウェーハの製造方法において、成長速度方位依存性を基準結晶方位から４５°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を１としたときの相対的な膜厚を０．９８５以上とすれば、成長速度方位依存性を現状よりも低減させ、その低減の度合いを定量的に評価することが可能となる。

本発明のエピタキシャルウェーハの製造方法においては、エピタキシャル成長温度範囲を１０００〜１１５０℃とすることにより、エピタキシャル成長を原料ガスとしてジクロロシランを使用した場合の供給律速領域で行わせることができるので、エピタキシャル成長速度の温度依存性が小さく、エピタキシャル膜厚の制御を精度よく行うことができる。具体的には、得られるエピタキシャルウェーハのエッジロールオフで評価される平坦度を−１４ｎｍから＋１４ｎｍの範囲に維持することが可能となる。

図３は、ＣＶＤ法によるエピタキシャル成長の原料ガスとしてジクロロシランを使用した場合の原料ガス流量とエッジロールオフの関係を例示する図である。この図は、直径３００ｍｍのウェーハについて、エピタキシャル成長温度を１０００℃とし、ジクロロシランの流量を０．４〜２．８ｓｌｍの範囲内で変化させたときのエッジロールオフに及ぼす影響を調査した結果である。図３において、横軸のエッジロールオフの数値に付した「−」の符号は、エピタキシャルウェーハのエッジ部の下方への反り（エッジ部の垂れ下がり）を表し、「＋」の符号は上方への反りを意味する。

図３から、エピタキシャル成長温度を１０００℃とした場合、ジクロロシランの流量の増大に伴いエッジロールオフは大きくなるが、例えば、流量を１．０以下とすることにより、エッジロールオフを−１５ｎｍから＋３ｎｍの極めて低い範囲内に維持できることがわかる。後述する実施例に示すように、エピタキシャル成長温度を１０００〜１１５０℃の範囲内の適正な温度に設定することにより、得られるエピタキシャルウェーハのエッジロールオフを低減することが可能となる。

具体的には、この実施形態において、エッジロールオフを−１４ｎｍから＋１４ｎｍ、さらに、エピタキシャル成長温度としてより適正な温度（例えば、１０５０°）を選定することにより、エッジロールオフを＋２ｎｍとすることも可能である（後述する実施例の本発明例５参照）。

本発明のエピタキシャルウェーハの製造方法（実施形態を含む）において、エピタキシャル成長の前に、シリコンウェーハにプレアニール（水素ガスベーク）処理を施すことが望ましい。例えばＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）としてカウントされる欠陥等はエピタキシャル成長温度が低温になるほど多くなる。また、成長温度の低温化により多結晶化も起こり易くなるが、プレアニール処理を施すことにより、このようなエピタキシャル成長層の結晶性の低下（欠陥等の生成、多結晶化）を回避することが可能である。本発明においては、原料ガスとしてジクロロシランを使用してエピタキシャル成長温度領域を低温化するので、プレアニール処理は特に有効である。

このプレアニール処理は、エピタキシャル成長温度よりも高い温度で行うことが望ましい。具体的には、エピタキシャル成長温度が１０５０℃の場合であれば、キャリアガス（Ｈ₂）雰囲気中、１０８０℃でプレアニール処理を行うことにより良好な結果が得られる。前記図１に示した結果を得るために行った試験においても、１０８０℃でプレアニール処理を行った後、１０５０℃でエピタキシャル成長させている。

以上説明したように、本発明のエピタキシャルウェーハの製造方法（実施形態を含む）は、原料ガスとしてジクロロシランを使用し、所定の温度（９００〜１１５０℃、望ましくは１０００〜１１５０℃）でシリコンウェーハの表面にシリコン層をエピタキシャル成長させ、かつ、得られるエピタキシャルウェーハが所定の品質特性を具備するように（すなわち、得られるエピタキシャルウェーハの成長速度方位依存性を低減させ、また、さらに、エッジロールオフで現されるウェーハの平坦度が良好に維持されたエピタキシャルウェーハを製造する方法である。ジクロロシランを使用することによりエピタキシャル成長温度を低下させることができ、エピタキシャル成長の際の昇温および降温時間の短縮により、生産性の向上、およびＣＶＤ反応炉等、関連装置での消費電力低減の効果も得られる。

本発明のエピタキシャルウェーハは、前記のとおり、原料ガスとしてジクロロシランを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、当該ウェーハの成長速度方位依存性が低減されていることを特徴とするエピタキシャルウェーハである。

本発明のエピタキシャルウェーハの望ましい形態は、本発明のエピタキシャルウェーハにおいて、ウェーハのエピタキシャル成長速度の方位依存性を基準結晶方位から４５°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を１としたとき、前記４５°の方位におけるエピタキシャル層の膜厚が０．９８５以上であるエピタキシャルウェーハである。

より望ましい形態は、本発明のエピタキシャルウェーハにおいて、ウェーハのエピタキシャル成長速度の方位依存性が前記のように０．９８５以上であることに加え、さらに、エピタキシャルウェーハの平坦度が、エッジロールオフで−１４ｎｍから＋１４ｎｍの範囲内のエピタキシャルウェーハである。

すなわち、本発明のエピタキシャルウェーハ（実施形態を含む）は、原料ガスとしてジクロロシランを使用して得られたエピタキシャル層を有するウェーハであって、本発明のエピタキシャルウェーハの製造方法で規定する、エピタキシャルウェーハが備えるべき品質特性を構成要件として有するエピタキシャルウェーハである。したがって、本発明のエピタキシャルウェーハは、例えば前述の本発明のエピタキシャルウェーハの製造方法を適用することにより得ることができる。

本発明のエピタキシャルウェーハは、前述のように、ウェーハの外周領域で生じるエピタキシャル成長速度の方位依存性が大きく低減されており、また、さらには、エッジロールオフが低く維持されたものとすることも可能である。これにより、半導体デバイスの高集積化に伴う平坦度に関する規格の強化や、ユーザーサイドからの平坦度の保証領域の拡大要求等に対応するとともに、良好なデバイス製造歩留りを確保することができる。

原料ガスとしてジクロロシランを使用し、ＣＶＤ法により、直径３００ｍｍのシリコンウェーハの表面にシリコン層をエピタキシャル成長させた。その際、エピタキシャル成長温度を９００℃から１１４０℃の範囲内の種々の温度に設定し、それぞれの成長温度でエピタキシャル成長させて得られたエピタキシャルウェーハについて、エピタキシャル成長速度の方位依存性（４ＦＳ）を測定し、さらに、エッジロールオフを測定した。なお、ジクロロシランのＣＶＤ炉内への供給流量（原料ガス流量）は、１ｓｌｍとした。この流量は、あらかじめ行った試験により、エッジロールオフを低く維持することが可能な流量として求めた流量範囲内に含まれる流量である（図３参照）。

調査結果を表２に示す。表２において、「４ＦＳ」は、エピタキシャル成長速度の方位依存性を基準結晶方位（０°）から４５°の方位におけるエピタキシャル膜厚により評価したもので、基準結晶方位から４５°の方位におけるエピタキシャル膜厚を、基準結晶方位におけるエピタキシャル膜厚を１としたときの相対的な膜厚として示している。なお、表２の「エッジロールオフ」の欄の数値に付した「−」符号はエピタキシャルウェーハのエッジ部の下方への反りを表す。また、「−」符号が付されていない場合は上方への反りを意味する。

表２に示すように、原料ガスとしてジクロロシランを使用した本発明例１〜８では、前記の相対的な膜厚はいずれも０．９８５以上であり、成長速度方位依存性（４ＦＳ）は現状（０．９８５未満）よりも大幅に低減している。

本発明のエピタキシャルウェーハの製造方法の望ましい一形態では、エピタキシャル成長の望ましい温度領域を１０００〜１０５０℃（本発明例４〜８）としているが、この場合は、成長速度方位依存性（４ＦＳ）の大幅な低減に加えて、エッジロールオフを−１４ｎｍから＋１４ｎｍの低い値に維持することが可能となる。さらに、エピタキシャル成長温度として例えば１０５０℃を選定することにより、エッジロールオフを＋２ｎｍとすることも可能である。

本発明例１〜８と比較例１〜８とを比べると、成長速度方位依存性（４ＦＳ）については、すべてのエピタキシャル成長温度域において本発明例が優れていることが明らかである。一方、エッジロールオフについては、本発明例５と比較例５〜７が同レベルの低い値を示すが、その時のエピタキシャル成長温度は、本発明例５においてかなり低くなっている。すなわち、エッジロールオフが低い値に維持されたエピタキシャルウェーハを製造するにあたり、エピタキシャル成長の際の昇温および降温時間を短縮することができるので、生産性を向上させることができ、また、ＣＶＤ反応炉等、関連装置での消費電力を低減することができる。

表２の結果から、原料ガスとしてジクロロシランを使用し、９００〜１１５０℃、望ましくは１０００〜１１５０℃の温度範囲内でシリコンウェーハの表面にシリコン層をエピタキシャル成長させることにより、エピタキシャル成長速度の方位依存性を現状よりも低減させたエピタキシャルウェーハを製造することができ、また、原料ガス流量等を適正に調整することにより、さらにエッジロールオフが低く維持されたエピタキシャルウェーハの製造が可能であることが確認できた。

本発明のエピタキシャルウェーハの製造方法によれば、成長速度方位依存性（４ＦＳ）を大幅に低減させ、さらには、ジクロロシランの供給流量等を適正に制御することによりエッジロールオフが低く維持された平坦度に優れるエピタキシャルウェーハを製造することができる。生産性の向上、およびＣＶＤ反応炉等、関連装置での消費電力低減の効果も得られる。

本発明のエピタキシャルウェーハは上記本発明の方法により製造することができ、エピタキシャル成長速度の方位依存性が大きく低減されており、また、さらには、エッジロールオフが低く維持されたものとすることも可能である。これにより、半導体デバイスの高集積化に伴う平坦度に関する規格の強化や、平坦度の保証領域の拡大要求等に対応するとともに、良好なデバイス製造歩留りを確保することができる。

したがって、本発明は、シリコンウェーハならびに半導体デバイスの製造において広く利用することができる。

１：エピタキシャルウェーハ

Claims (8)

1. シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、
   原料ガスとしてジクロロシランを使用し、９００〜１１５０℃の温度範囲内でエピタキシャル成長させ、
   得られるウェーハのエピタキシャル成長速度の方位依存性を低減させることを特徴とするエピタキシャルウェーハの製造方法。
2. 前記エピタキシャル成長速度の方位依存性を基準結晶方位から４５°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を１としたとき、前記４５°の方位におけるエピタキシャル層の膜厚を０．９８５以上とすることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
3. 前記エピタキシャル成長温度範囲を１０００〜１１５０℃とし、
   かつ、得られるエピタキシャルウェーハの平坦度を、エッジロールオフで−１４ｎｍから＋１４ｎｍの範囲内とすることを特徴とする請求項１または２に記載のエピタキシャルウェーハの製造方法。
4. 前記エピタキシャル成長の前に、シリコンウェーハにプレアニール処理を施すことを特徴とする請求項１〜３のいずれかに記載のエピタキシャルウェーハの製造方法。
5. 前記プレアニール処理を、エピタキシャル成長温度よりも高い温度で行うことを特徴とする請求項４に記載のエピタキシャルウェーハの製造方法。
6. 原料ガスとしてジクロロシランを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、
   当該ウェーハの成長速度方位依存性が低減されていることを特徴とするエピタキシャルウェーハ。
7. 当該ウェーハのエピタキシャル成長速度の方位依存性を基準結晶方位から４５°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を１としたとき、前記４５°の方位におけるエピタキシャル層の膜厚が０．９８５以上であることを特徴とする請求項６に記載のエピタキシャルウェーハ。
8. さらに、当該ウェーハの平坦度が、エッジロールオフで−１４ｎｍから＋１４ｎｍの範囲内であることを特徴とする請求項６または７に記載のエピタキシャルウェーハ。

Images