[go: up one dir, main page]

JP2011019004A - Filter circuit - Google Patents

Filter circuit Download PDF

Info

Publication number
JP2011019004A
JP2011019004A JP2009161012A JP2009161012A JP2011019004A JP 2011019004 A JP2011019004 A JP 2011019004A JP 2009161012 A JP2009161012 A JP 2009161012A JP 2009161012 A JP2009161012 A JP 2009161012A JP 2011019004 A JP2011019004 A JP 2011019004A
Authority
JP
Japan
Prior art keywords
chip inductor
filter circuit
chip
wiring board
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009161012A
Other languages
Japanese (ja)
Inventor
Shinichiro Okano
晋一郎 岡野
Masaki Tagai
雅樹 田貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2009161012A priority Critical patent/JP2011019004A/en
Publication of JP2011019004A publication Critical patent/JP2011019004A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a filter circuit for improving EMC at an inexpensive manufacturing cost.SOLUTION: In the filter circuit 1, a first chip inductor 3 and a second chip inductor 4, which are formed to have the same structure, are arranged on the mounting surface 2a of a wiring board 2. The first chip inductor 3 and the winding axis 4a of the second chip inductor 4 are parallel to each other and also are parallel to the mounting surface 2a of the wiring board 2. Terminals 3r, 4r, on the same direction sides of the first and second chip inductors 3, 4 are connected to each other.

Description

本発明は、フィルタ回路に係り、特に、コイルを有するローパスフィルタに好適に利用できるフィルタ回路に関する。   The present invention relates to a filter circuit, and more particularly to a filter circuit that can be suitably used for a low-pass filter having a coil.

従来のフィルタ回路101においては、図6に示すように、チップインダクタに用いられるコイル103cが配設されている。そして、このフィルタ回路101の近傍にはノイズを発生させる電子部品が多く搭載されているため、そのノイズによってフィルタ回路101に生じた磁束変化により、フィルタ回路101のコイル103cから不要な誘導電流Iが発生してしまうことが多い。   In the conventional filter circuit 101, as shown in FIG. 6, a coil 103c used for a chip inductor is disposed. Since many electronic components that generate noise are mounted in the vicinity of the filter circuit 101, an unnecessary induced current I is generated from the coil 103c of the filter circuit 101 due to a change in magnetic flux generated in the filter circuit 101 due to the noise. It often happens.

そのため、従来のフィルタ回路においては、ノイズの影響を抑えてEMC(Electro-Magnetic Compatibility:電磁環境適合性)を向上させる方法として、例えば以下の2つの方法が採用されていた。   Therefore, in the conventional filter circuit, for example, the following two methods have been adopted as a method for improving the EMC (Electro-Magnetic Compatibility) by suppressing the influence of noise.

第1の方法としては、図7に示すように、従来のフィルタ回路101Aにおいて巻き方向を互いに逆方向にした2個のコイル104A、104Bを直列に接続し、各々のコイル104A、104Bに発生する誘導電流Iを逆方向となるように配設することにより(磁束変化の様子を矢印10で示す。)、その誘導電流Iを相殺する方法である(特許文献1を参照)。   As a first method, as shown in FIG. 7, two coils 104A and 104B whose winding directions are opposite to each other in the conventional filter circuit 101A are connected in series, and are generated in the respective coils 104A and 104B. This is a method of canceling the induced current I by arranging the induced current I in the opposite direction (the state of magnetic flux change is indicated by an arrow 10) (see Patent Document 1).

また、第2の方法としては、図8に示すように、従来のフィルタ回路101Bにおいて巻き始めの向き(点Pは巻き始めの向きを示している。)を互いに逆方向にした2個のコイル105A、105Bを対にして直列接続する方法である(特許文献2を参照)。   As a second method, as shown in FIG. 8, in the conventional filter circuit 101B, two coils whose winding start directions (point P indicates the winding start direction) are opposite to each other. In this method, 105A and 105B are paired and connected in series (see Patent Document 2).

特開平4−159807号公報JP-A-4-159807 特開2002−330035号公報JP 2002-330035 A

しかしながら、前述したノイズの影響を抑える方法を採用した従来のフィルタ回路101A、101Bにおいては、以下に示す製造コストおよび性能に関する問題があった。   However, the conventional filter circuits 101A and 101B that employ the above-described method for suppressing the influence of noise have the following problems related to manufacturing cost and performance.

すなわち、第1の方法を採用した従来のフィルタ回路101Aの場合、図7に示すように、巻き方向を逆方向にした2種類のコイル104A、104Bが必要になるため、通常用いられていない逆巻きのコイル104B(または104A)を用意する必要がある。そのため、従来のフィルタ回路101Aに用いる部品の在庫点数が増加するので、フィルタ回路101Aの製造コストが増大してしまうという問題があった。   That is, in the case of the conventional filter circuit 101A that employs the first method, as shown in FIG. 7, two types of coils 104A and 104B having opposite winding directions are required. Coil 104B (or 104A) must be prepared. For this reason, the number of parts in stock for the conventional filter circuit 101A increases, which increases the manufacturing cost of the filter circuit 101A.

また、第2の方法を採用した従来のフィルタ回路101Bの場合、図8に示すように、コイルの巻き始めを判別するために極性のあるコイル105A、105Bを用意しなければならない。また、フィルタ回路101Bに搭載されたチップインダクタ・ケース105Ac、105Bcに内蔵された極性のある2個のコイル105A、105Bの取付方向を制御するために高価なチップマウンタを用いなければならない。その結果、従来のフィルタ回路101Bの製造コストが増大してしまうという問題があった。また、配線板102の実装面102aに対して巻き軸を直交させて2個のコイル105A、105Bを配置すると、2個のコイル105A、105Bの間の配線107の長さがチップインダクタ・ケース105Ac、105Bcの内部にあるコイル以外の配線107a、107bの長さ分だけ長くなるため、その配線107から不要なノイズが侵入してしまうという性能的な問題があった。   Further, in the case of the conventional filter circuit 101B employing the second method, as shown in FIG. 8, polar coils 105A and 105B must be prepared in order to determine the start of coil winding. Further, an expensive chip mounter must be used to control the mounting direction of the two coils 105A and 105B having polarity built in the chip inductor cases 105Ac and 105Bc mounted on the filter circuit 101B. As a result, there is a problem that the manufacturing cost of the conventional filter circuit 101B increases. Further, when the two coils 105A and 105B are arranged with the winding axis orthogonal to the mounting surface 102a of the wiring board 102, the length of the wiring 107 between the two coils 105A and 105B is the chip inductor case 105Ac. , 105Bc is longer by the length of the wiring 107a, 107b other than the coil, and there is a performance problem that unnecessary noise enters from the wiring 107.

そこで、本発明はこれらの点に鑑みてなされたものであり、安価な製造コストでEMCを向上させることができるフィルタ回路を提供することを本発明の目的としている。   Therefore, the present invention has been made in view of these points, and an object of the present invention is to provide a filter circuit capable of improving EMC at a low manufacturing cost.

前述した目的を達成するため、本発明のフィルタ回路は、その第1の態様として、回路要素が搭載される実装面を有する配線板と、配線板の実装面に対してその巻き軸が平行になるように配線板の実装面に配設されている第1のチップインダクタと、第1のチップインダクタの構造と同一の構造であるとともに、その巻き軸が第1のチップインダクタの巻き軸と平行であってその巻き方向が第1のチップインダクタの巻き方向と同一方向になるように配線板の実装面に配設されている第2のチップインダクタとを備えており、第1のチップインダクタおよび第2のチップインダクタにおける同一方向側の端子は互いに接続されていることを特徴としている。   In order to achieve the above-described object, the filter circuit of the present invention has, as a first aspect thereof, a wiring board having a mounting surface on which circuit elements are mounted and a winding axis parallel to the mounting surface of the wiring board. The first chip inductor disposed on the mounting surface of the wiring board is the same structure as the first chip inductor and the winding axis thereof is parallel to the winding axis of the first chip inductor. And a second chip inductor disposed on the mounting surface of the wiring board so that the winding direction is the same as the winding direction of the first chip inductor, and the first chip inductor and The terminals on the same direction side of the second chip inductor are connected to each other.

本発明の第1の態様のフィルタ回路によれば、同一構造の2個のチップインダクタを配線板の実装面に対してその巻き軸が平行になるように配設したので、チップインダクタの取付方向や巻き始め方向を気にすることなく、2個のチップインダクタにより生じた誘導電流を打ち消しあうことができる。また、配線板の実装面に対して巻き軸を平行にして2個のチップインダクタを配置したので、配線板の実装面に対して巻き軸を直交させて2個のコイルを配置した場合と比較して、2個のチップインダクタの間の配線が短くなり、その配線から不要なノイズが侵入することを防止することができる。   According to the filter circuit of the first aspect of the present invention, the two chip inductors having the same structure are arranged so that their winding axes are parallel to the mounting surface of the wiring board. The induced current generated by the two chip inductors can be canceled without worrying about the winding start direction. Also, since two chip inductors are arranged with the winding axis parallel to the mounting surface of the wiring board, compared with the case where two coils are arranged with the winding axis orthogonal to the mounting surface of the wiring board. Thus, the wiring between the two chip inductors is shortened, and unnecessary noise can be prevented from entering from the wiring.

本発明の第2の態様のフィルタ回路は、第1の態様のフィルタ回路において、第1のチップインダクタおよび第2のチップインダクタからなる直列回路の後段においてその一端が直列回路に並列接続されているとともにその他端が接地されているキャパシタを備えていることを特徴としている。   The filter circuit according to the second aspect of the present invention is the filter circuit according to the first aspect, wherein one end of the filter circuit is connected in parallel to the series circuit in the subsequent stage of the series circuit including the first chip inductor and the second chip inductor. And a capacitor having the other end grounded.

本発明の第2の態様のフィルタ回路によれば、2個のチップインダクタおよびその後段のキャパシタによってローパスフィルタを形成することができる。低周波信号が流れるローパスフィルタにおいては、チップインダクタに内蔵されたコイルのインダクタンスが大きいため、外来磁場の変化による不要な誘導起電力が発生しやすい。つまり、本発明のフィルタ回路をローパスフィルタとして用いた場合に外来磁場の変化によるノイズの悪影響をより効果的に抑えることができる。   According to the filter circuit of the second aspect of the present invention, a low-pass filter can be formed by two chip inductors and a subsequent capacitor. In a low-pass filter through which a low-frequency signal flows, since an inductance of a coil built in the chip inductor is large, an unnecessary induced electromotive force is likely to be generated due to a change in an external magnetic field. That is, when the filter circuit of the present invention is used as a low-pass filter, it is possible to more effectively suppress the adverse effects of noise due to changes in the external magnetic field.

本発明の第3の態様のフィルタ回路は、第1または第2の態様のフィルタ回路において、第1のチップインダクタおよび第2のチップインダクタは、磁束変化の観点において隣接配置されていることを特徴としている。   A filter circuit according to a third aspect of the present invention is the filter circuit according to the first or second aspect, wherein the first chip inductor and the second chip inductor are arranged adjacent to each other in terms of magnetic flux change. It is said.

本発明の第3の態様のフィルタ回路によれば、2個のチップインダクタの配置間隔が近づくほどチップインダクタにおける磁束変化が同一に近づくので、誘導電流の相殺をより効果的に行なうことができる。   According to the filter circuit of the third aspect of the present invention, the change in magnetic flux in the chip inductor becomes closer to the same as the arrangement interval between the two chip inductors is closer, so that the induction current can be canceled more effectively.

本発明のフィルタ回路によれば、2個のチップインダクタの取付方向や巻き始め方向を気にせずにチップインダクタを配設することができるとともに、2個のチップインダクタの間の配線から不要なノイズが侵入することを防止したので、安価な製造コストでEMCを向上させることができるという効果を奏する。   According to the filter circuit of the present invention, it is possible to dispose a chip inductor without worrying about the mounting direction and the winding start direction of the two chip inductors, and unnecessary noise from the wiring between the two chip inductors. As a result, the EMC can be improved at a low manufacturing cost.

本発明のフィルタ回路の一実施形態を示す斜視図The perspective view which shows one Embodiment of the filter circuit of this invention 本実施形態のフィルタ回路を示す等価回路図Equivalent circuit diagram showing the filter circuit of this embodiment 本実施形態のフィルタ回路のEMCを示すグラフThe graph which shows EMC of the filter circuit of this embodiment 本発明のフィルタ回路の他の実施形態を示す斜視図The perspective view which shows other embodiment of the filter circuit of this invention 他の実施形態のフィルタ回路を示す等価回路図Equivalent circuit diagram showing filter circuit of other embodiment 従来から存在する通常のフィルタ回路を示す等価回路図Equivalent circuit diagram showing a conventional filter circuit that exists in the past 従来のフィルタ回路に第1の方法を採用した場合の一例を示す等価回路図Equivalent circuit diagram showing an example when the first method is adopted in a conventional filter circuit 従来のフィルタ回路に第2の方法を採用した場合の一例を示す等価回路図Equivalent circuit diagram showing an example when the second method is adopted in a conventional filter circuit

以下、本発明のフィルタ回路をその一実施形態により説明する。   Hereinafter, the filter circuit of the present invention will be described with reference to an embodiment thereof.

本実施形態のフィルタ回路1は、図1および図2に示すように、配線板2および2個のチップインダクタ3、4を備えている。また、本実施形態のフィルタ回路1は、キャパシタ5を備えていることが好ましい。   As shown in FIGS. 1 and 2, the filter circuit 1 of this embodiment includes a wiring board 2 and two chip inductors 3 and 4. Further, the filter circuit 1 of the present embodiment preferably includes a capacitor 5.

配線板2は、図1に示すように、実装面2aを有している。この実装面2aには、2個のチップインダクタ3、4やキャパシタ5などの回路要素が搭載されている。   As shown in FIG. 1, the wiring board 2 has a mounting surface 2a. Circuit elements such as two chip inductors 3 and 4 and a capacitor 5 are mounted on the mounting surface 2a.

第1のチップインダクタ3は、図1に示すように、その内部にコイル3cを有している。また、第1のチップインダクタ3は、そのコイル3cの巻き軸3aが配線板2の実装面2aに対して平行になるように配線板2の実装面2aに配設されている。   As shown in FIG. 1, the first chip inductor 3 has a coil 3c therein. The first chip inductor 3 is disposed on the mounting surface 2 a of the wiring board 2 so that the winding shaft 3 a of the coil 3 c is parallel to the mounting surface 2 a of the wiring board 2.

第2のチップインダクタ4としては、図1に示すように、第1のチップインダクタ3の構造と同一の構造であり、その内部に第1のチップインダクタ3に用いたコイル3cと同一のコイル4cを有している。この第2のチップインダクタ4は、そのコイル4cの巻き軸4aが第1のチップインダクタ3の巻き軸3aと平行になるように配線板2の実装面2aに配設されている。このため、この第2のチップインダクタ4は、図1および図2に示すように、そのコイル4cの巻き方向が第1のチップインダクタ3の巻き方向と同一方向になるように配線板2の実装面2aに配設されることになる。   As shown in FIG. 1, the second chip inductor 4 has the same structure as that of the first chip inductor 3, and the same coil 4c as that of the coil 3c used for the first chip inductor 3 therein. have. The second chip inductor 4 is disposed on the mounting surface 2 a of the wiring board 2 so that the winding axis 4 a of the coil 4 c is parallel to the winding axis 3 a of the first chip inductor 3. Therefore, the second chip inductor 4 is mounted on the wiring board 2 so that the winding direction of the coil 4c is the same as the winding direction of the first chip inductor 3, as shown in FIGS. It will be arranged on the surface 2a.

さらに、第1のチップインダクタ3および第2のチップインダクタ4における同一方向側(図1においては右側)の端子3r、4rは、図1に示すように、互いに接続されている。これにより、図2に示すように、外来ノイズによる電磁誘導によりそれら2個のチップインダクタ3、4から生じた各々の誘導電流iの進行方向が互いに反対方向になるように直列接続されることになる。   Furthermore, the terminals 3r and 4r on the same direction side (the right side in FIG. 1) in the first chip inductor 3 and the second chip inductor 4 are connected to each other as shown in FIG. As a result, as shown in FIG. 2, the induction current i generated from the two chip inductors 3 and 4 due to electromagnetic induction due to external noise is connected in series so that the traveling directions of the induced currents i are opposite to each other. Become.

ここで、第1のチップインダクタ3および第2のチップインダクタ4の接続方法としては、ノイズの侵入を防止するため、図1および図2に示すように、第1のチップインダクタ3および第2のチップインダクタ4における同一方向側の端子3r、4rを例えばU字状もしくは直線状の配線7により最短距離で接続されていることが好ましい。   Here, as a method of connecting the first chip inductor 3 and the second chip inductor 4, in order to prevent intrusion of noise, as shown in FIGS. 1 and 2, the first chip inductor 3 and the second chip inductor 3 It is preferable that the terminals 3r and 4r on the same direction side of the chip inductor 4 are connected with a shortest distance by, for example, a U-shaped or linear wiring 7.

また、第1のチップインダクタ3および第2のチップインダクタ4は、外来ノイズ由来の磁束変化(磁束変化の状態を矢印10により示す。)の観点において、同等のまたは近似して磁束変化を起こす程度に隣接させながら配置されていることが好ましい。   In addition, the first chip inductor 3 and the second chip inductor 4 are equivalent or approximate to cause a magnetic flux change in terms of a magnetic flux change caused by external noise (the state of the magnetic flux change is indicated by an arrow 10). It is preferable that they are arranged adjacent to each other.

さらに、従来の回路において置換対象の1個のチップインダクタのインダクタンスがLの場合、2個のチップインダクタ3、4の合成インダクタンスをその置換対象の1個のチップインダクタのインダクタンスと一致させるため、第1のチップインダクタ3および第2のチップインダクタ4の各インダクタンスはL/2に設定されていることが好ましい。   Further, in the conventional circuit, when the inductance of one chip inductor to be replaced is L, the combined inductance of the two chip inductors 3 and 4 is matched with the inductance of the one chip inductor to be replaced. Each inductance of the first chip inductor 3 and the second chip inductor 4 is preferably set to L / 2.

キャパシタ5は、図1および図2に示すように、第1のチップインダクタ3および第2のチップインダクタ4からなる直列回路の後段においてその一端が直列回路に並列接続されているとともに、その他端がグランド6に接続されることによって接地されている。   As shown in FIGS. 1 and 2, one end of the capacitor 5 is connected in parallel to the series circuit in the subsequent stage of the series circuit composed of the first chip inductor 3 and the second chip inductor 4, and the other end is connected to the other end. It is grounded by being connected to the ground 6.

次に、本実施形態のフィルタ回路1の作用を説明する。   Next, the operation of the filter circuit 1 of the present embodiment will be described.

本実施形態のフィルタ回路1においては、図1に示すように、同一構造に形成された第1のチップインダクタ3および第2のチップインダクタ4が配線板2の実装面2aに配設されている。これら第1のチップインダクタ3および第2のチップインダクタ4の巻き軸4aは互いに平行であり、かつ、配線板2の実装面2aとも平行である。また、配線板2の実装面2aに載置された状態において第1のチップインダクタ3および第2のチップインダクタ4における同一方向側の端子3r、4rが互いに接続されているので、第1のチップインダクタ3および第2のチップインダクタ4は、図2に示すように、電磁誘導によりそれら2個のチップインダクタ3、4から生じた各々の誘導電流iの進行方向が互いに反対方向になるように直列接続されることになる。   In the filter circuit 1 of the present embodiment, as shown in FIG. 1, the first chip inductor 3 and the second chip inductor 4 formed in the same structure are disposed on the mounting surface 2 a of the wiring board 2. . The winding axes 4a of the first chip inductor 3 and the second chip inductor 4 are parallel to each other and are also parallel to the mounting surface 2a of the wiring board 2. Further, since the terminals 3r and 4r on the same direction side of the first chip inductor 3 and the second chip inductor 4 are connected to each other in a state of being placed on the mounting surface 2a of the wiring board 2, the first chip As shown in FIG. 2, the inductor 3 and the second chip inductor 4 are connected in series so that the traveling directions of the induced currents i generated from the two chip inductors 3 and 4 by electromagnetic induction are opposite to each other. Will be connected.

ここで、外来ノイズによって2個のチップインダクタ3、4によって各々生じた誘導起電力(誘導電流i)を相殺する条件は、(1)コイル状の電流路(コイル)3c、4cを有するインダクタ3、4を用いること、(2)直列接続された2個のインダクタ3、4の巻き軸3a、4aを平行に配置すること、(3)直列接続された2個のインダクタ3、4を配線板2に搭載した状態における同一方向側の端子3r、4rを互いに接続すること、の3つである。本実施形態のフィルタ回路1においては、図1および図2に示すように、同一構造の2個のインダクタのコイルの軸が同一方向に向いて平行に配置されており、かつ、それらの間を接続する配線が2個のインダクタの同一方向側の端子3r、4rに接続されているので、前述の(1)〜(3)の条件を満たしている。そのため、外来ノイズ由来の磁束変化10によって第1のチップインダクタ3および第2のチップインダクタ4に生じた誘導電流iを打ち消しあうことができる。   Here, the conditions for canceling the induced electromotive force (inductive current i) generated by the two chip inductors 3 and 4 due to external noise are as follows: (1) Inductor 3 having coiled current paths (coils) 3c and 4c 4), (2) the winding shafts 3a and 4a of the two inductors 3 and 4 connected in series are arranged in parallel, and (3) the two inductors 3 and 4 connected in series are connected to the wiring board. In other words, the terminals 3r and 4r on the same direction in the state of being mounted on 2 are connected to each other. In the filter circuit 1 of the present embodiment, as shown in FIGS. 1 and 2, the axes of the coils of two inductors having the same structure are arranged in parallel in the same direction, and between them Since the wiring to be connected is connected to the terminals 3r and 4r on the same direction side of the two inductors, the above conditions (1) to (3) are satisfied. Therefore, the induced current i generated in the first chip inductor 3 and the second chip inductor 4 by the magnetic flux change 10 derived from the external noise can be canceled out.

また、第1のチップインダクタ3および第2のチップインダクタ4の巻き軸3a、4aは配線板2の実装面2aに平行に配設されているので、配線板2の実装面2aに対してチップインダクタの巻き軸を直交配置した従来の回路の場合と比較し、2個のチップインダクタ3、4の取付方向や巻き始め方向を気にすることなく(図7および図8を参照)、第1のチップインダクタ3および第2のチップインダクタ4により生じた誘導電流iを打ち消しあうことができる。   Further, since the winding axes 3 a and 4 a of the first chip inductor 3 and the second chip inductor 4 are arranged in parallel to the mounting surface 2 a of the wiring board 2, the chip is mounted on the mounting surface 2 a of the wiring board 2. Compared to the case of the conventional circuit in which the winding axes of the inductors are arranged orthogonally, the first chip inductors 3 and 4 are not concerned about the mounting direction and the winding start direction (see FIGS. 7 and 8). The induced current i generated by the chip inductor 3 and the second chip inductor 4 can be canceled out.

さらに、配線板2の実装面2aに対して第1のチップインダクタ3および第2のチップインダクタ4の巻き軸3a、4aを平行にしてそれらを配置したので、配線板2の実装面2aに対して巻き軸を直交させて2個のコイルを配置した場合と比較して(図8を参照)、2個のチップインダクタ3、4の間の配線7が短くなる。具体的には、図1および図8を比較すると明らかな通り、巻き軸を配線板2の実装面2aに直交させたチップインダクタにおけるコイル以外の内部配線の長さだけ短くすることができる。その結果、2個のチップインダクタ3、4の間の配線7から不要なノイズが侵入することを防止することができる。   Furthermore, since the winding axes 3a and 4a of the first chip inductor 3 and the second chip inductor 4 are arranged in parallel to the mounting surface 2a of the wiring board 2, they are arranged with respect to the mounting surface 2a of the wiring board 2. As compared with the case where two coils are arranged with the winding axes orthogonal to each other (see FIG. 8), the wiring 7 between the two chip inductors 3 and 4 is shortened. Specifically, as is apparent from a comparison between FIGS. 1 and 8, the length of the internal wiring other than the coil in the chip inductor in which the winding axis is orthogonal to the mounting surface 2a of the wiring board 2 can be shortened. As a result, it is possible to prevent unnecessary noise from entering from the wiring 7 between the two chip inductors 3 and 4.

また、図2に示すように、第1のチップインダクタ3および第2のチップインダクタ4からなる直列回路の後段にはキャパシタ5が並列接続されていることが好ましい。これにより、2個のチップインダクタ3、4およびその後段のキャパシタ5によってローパスフィルタを形成することができる。低周波信号が流れるローパスフィルタにおいては、チップインダクタに内蔵されたコイルのインダクタンスが大きいため、外来磁場の変化(磁束変化)による不要な誘導起電力が発生しやすい。つまり、本実施形態のフィルタ回路1をローパスフィルタとして用いた場合には、外来磁場の変化によるノイズの悪影響をより効果的に抑えることができる。   Further, as shown in FIG. 2, it is preferable that a capacitor 5 is connected in parallel at the subsequent stage of the series circuit including the first chip inductor 3 and the second chip inductor 4. Thus, a low-pass filter can be formed by the two chip inductors 3 and 4 and the capacitor 5 at the subsequent stage. In a low-pass filter through which a low-frequency signal flows, since an inductance of a coil built in the chip inductor is large, unnecessary induced electromotive force is likely to be generated due to a change in external magnetic field (change in magnetic flux). That is, when the filter circuit 1 of the present embodiment is used as a low-pass filter, it is possible to more effectively suppress the adverse effects of noise due to changes in the external magnetic field.

さらに、図1および図2に示すように、第1のチップインダクタ3および第2のチップインダクタ4は、磁束変化の観点において隣接配置されていることが好ましい。第1のチップインダクタ3および第2のチップインダクタ4の配置間隔が近づくほどチップインダクタにおける磁束変化が同等に近づくので、誘導電流iの相殺をより効果的に行なうことができる。   Furthermore, as shown in FIGS. 1 and 2, the first chip inductor 3 and the second chip inductor 4 are preferably arranged adjacent to each other in terms of magnetic flux change. As the arrangement interval between the first chip inductor 3 and the second chip inductor 4 becomes closer, the change in magnetic flux in the chip inductor becomes closer to the same, so that the induced current i can be canceled more effectively.

以上の作用効果をふまえ、図3において本実施形態のフィルタ回路1のEMCを示す。図3のグラフは、150kHzにおいて共振ピークを有する第1のチップインダクタ3および第2のチップインダクタ4を実装した本実施形態のフィルタ回路1をその外部に配設されたシンセサイザの近くに配置し、0〜1000kHzまで周波数を連続変化させた際にそのシンセサイザへの影響度を示している。図3においては、本実施形態のフィルタ回路1を用いた場合の影響度を実線で示している。また、比較対象は第1のチップインダクタ3および第2のチップインダクタ4の合成インダクタンスと同一のインダクタンスをもつ1個のチップインダクタが第1のチップインダクタ3および第2のチップインダクタ4のかわりに実装された通常のフィルタ回路であり(図6を参照)、それによる影響度を点線で示している。   Based on the above operation and effect, FIG. 3 shows an EMC of the filter circuit 1 of the present embodiment. In the graph of FIG. 3, the filter circuit 1 of this embodiment in which the first chip inductor 3 and the second chip inductor 4 having a resonance peak at 150 kHz are mounted is disposed near the synthesizer disposed outside the filter circuit 1. It shows the degree of influence on the synthesizer when the frequency is continuously changed from 0 to 1000 kHz. In FIG. 3, the degree of influence when the filter circuit 1 of the present embodiment is used is indicated by a solid line. Further, a comparison target is a single chip inductor having the same inductance as the combined inductance of the first chip inductor 3 and the second chip inductor 4, instead of the first chip inductor 3 and the second chip inductor 4. A normal filter circuit (see FIG. 6), and the degree of influence is indicated by a dotted line.

本実施形態のフィルタ回路1については、図3に示すように、150kHz付近において、比較対象の通常のフィルタ回路よりもスプリアス(不要波)が約20dBcも低下していることが明らかとなった。また、本実施形態のフィルタ回路1については、測定周波数の全域において、比較対象の通常のフィルタ回路よりも影響度が低下していることが明らかとなった。これにより、電源系低周波数帯を減衰させるローパスフィルタとして本実施形態のフィルタ回路1は有効であることを確認することができた。   In the filter circuit 1 of the present embodiment, as shown in FIG. 3, it has been clarified that the spurious (unnecessary wave) is reduced by about 20 dBc in the vicinity of 150 kHz than the normal filter circuit to be compared. Further, it has been clarified that the filter circuit 1 of the present embodiment has a lower influence than the normal filter circuit to be compared over the entire measurement frequency. As a result, it was confirmed that the filter circuit 1 of the present embodiment was effective as a low-pass filter that attenuates the power system low frequency band.

すなわち、本実施形態のフィルタ回路1によれば、2個のチップインダクタ3、4の取付方向や巻き始め方向を気にせずにチップインダクタを配設することができるとともに、2個のチップインダクタ3、4の間の配線7から不要なノイズが侵入することを防止したので、安価な製造コストでEMCを向上させることができるという作用効果を奏する。   That is, according to the filter circuit 1 of the present embodiment, the chip inductor can be disposed without worrying about the mounting direction and the winding start direction of the two chip inductors 3, 4, and the two chip inductors 3. Since unnecessary noise is prevented from entering from the wiring 7 between the four, there is an effect that the EMC can be improved at a low manufacturing cost.

なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。   In addition, this invention is not limited to embodiment mentioned above etc., A various change is possible as needed.

例えば、図4および図5に示すように、他の実施形態のフィルタ回路1Aにおいては、細長い実装面2aを有する配線板2に好適に実装するため、第1のチップインダクタ3の巻き軸3aおよび第2のチップインダクタ4の巻き軸4aが一直線上に配置されていても良い。この場合についても、図1および図2に示した本実施形態のフィルタ回路1と同様、各巻き軸3a、4aは互いに平行になるように配設されているという要件を満たしているため、本実施形態における作用効果と同様の作用効果を奏することは明らかである。   For example, as shown in FIGS. 4 and 5, in the filter circuit 1A of another embodiment, the winding axis 3a of the first chip inductor 3 and the winding axis 3a of the first chip inductor 3 are preferably mounted on the wiring board 2 having the elongated mounting surface 2a. The winding axis 4a of the second chip inductor 4 may be arranged on a straight line. Also in this case, like the filter circuit 1 of the present embodiment shown in FIGS. 1 and 2, the winding shafts 3a and 4a satisfy the requirement that they are arranged in parallel to each other. It is obvious that the same operational effects as the operational effects in the embodiment can be obtained.

1、1A フィルタ回路
2 配線板
2a 実装面
3 第1のチップインダクタ
3a コイルの巻き軸
3c コイル
4 第2のチップインダクタ
4a コイルの巻き軸
4c コイル
5 キャパシタ
6 グランド
7 配線
i 誘導電流
DESCRIPTION OF SYMBOLS 1, 1A filter circuit 2 Wiring board 2a Mounting surface 3 First chip inductor 3a Coil winding axis 3c Coil 4 Second chip inductor 4a Coil winding axis 4c Coil 5 Capacitor 6 Ground 7 Wiring i Inductive current

Claims (3)

回路要素が搭載される実装面を有する配線板と、
前記配線板の実装面に対してその巻き軸が平行になるように前記配線板の実装面に配設されている第1のチップインダクタと、
前記第1のチップインダクタの構造と同一の構造であるとともに、その巻き軸が前記第1のチップインダクタの巻き軸と平行であってその巻き方向が前記第1のチップインダクタの巻き方向と同一方向になるように前記配線板の実装面に配設されている第2のチップインダクタと
を備えており、
前記第1のチップインダクタおよび前記第2のチップインダクタにおける同一方向側の端子は互いに接続されている
ことを特徴とするフィルタ回路。
A wiring board having a mounting surface on which circuit elements are mounted;
A first chip inductor disposed on the mounting surface of the wiring board such that a winding axis thereof is parallel to the mounting surface of the wiring board;
The winding structure is the same as that of the first chip inductor, the winding axis thereof is parallel to the winding axis of the first chip inductor, and the winding direction thereof is the same direction as the winding direction of the first chip inductor. And a second chip inductor disposed on the mounting surface of the wiring board so that
A filter circuit, wherein terminals on the same direction side of the first chip inductor and the second chip inductor are connected to each other.
前記第1のチップインダクタおよび前記第2のチップインダクタからなる直列回路の後段においてその一端が前記直列回路に並列接続されているとともにその他端が接地されているキャパシタを備えている
ことを特徴とする請求項1に記載のフィルタ回路。
In the subsequent stage of the series circuit composed of the first chip inductor and the second chip inductor, a capacitor having one end connected in parallel to the series circuit and the other end grounded is provided. The filter circuit according to claim 1.
前記第1のチップインダクタおよび前記第2のチップインダクタは、磁束変化の観点において隣接配置されている
ことを特徴とする請求項1または請求項2に記載のフィルタ回路。
3. The filter circuit according to claim 1, wherein the first chip inductor and the second chip inductor are arranged adjacent to each other in terms of magnetic flux change.
JP2009161012A 2009-07-07 2009-07-07 Filter circuit Withdrawn JP2011019004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009161012A JP2011019004A (en) 2009-07-07 2009-07-07 Filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009161012A JP2011019004A (en) 2009-07-07 2009-07-07 Filter circuit

Publications (1)

Publication Number Publication Date
JP2011019004A true JP2011019004A (en) 2011-01-27

Family

ID=43596478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009161012A Withdrawn JP2011019004A (en) 2009-07-07 2009-07-07 Filter circuit

Country Status (1)

Country Link
JP (1) JP2011019004A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461611B2 (en) 2013-09-27 2016-10-04 Murata Manufacturing Co., Ltd. Low pass filter having attenuation pole and wave splitter
US10847306B2 (en) 2017-06-08 2020-11-24 Murata Manufacturing Co., Ltd. High-frequency module
JP2021118587A (en) * 2020-01-23 2021-08-10 パナソニックIpマネジメント株式会社 Power supply, lighting and lighting equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461611B2 (en) 2013-09-27 2016-10-04 Murata Manufacturing Co., Ltd. Low pass filter having attenuation pole and wave splitter
US10847306B2 (en) 2017-06-08 2020-11-24 Murata Manufacturing Co., Ltd. High-frequency module
JP2021118587A (en) * 2020-01-23 2021-08-10 パナソニックIpマネジメント株式会社 Power supply, lighting and lighting equipment
JP7584075B2 (en) 2020-01-23 2024-11-15 パナソニックIpマネジメント株式会社 Power supply devices, lighting devices and lighting fixtures

Similar Documents

Publication Publication Date Title
JP6738381B2 (en) EMC filter
CN107431470B (en) Substrate type noise filter and electronic equipment
US20080100400A1 (en) Filter package
JP5181802B2 (en) Noise filter
JP2009290377A (en) On-vehicle noise filter
JP2011019004A (en) Filter circuit
WO2023210499A1 (en) Circuit device and filter circuit
US8964400B2 (en) Circuitry arrangement for reducing a tendency towards oscillations
JP2019198033A (en) Noise filter
JP2008271204A (en) Multilayer electronic components
JP6669312B2 (en) Module parts and power supply circuit
JP2024030719A (en) Electrical noise suppression circuit and brushed DC motor equipped with the same
JP2022050013A (en) Noise suppression member
JP3875167B2 (en) Noise prevention structure for electronic equipment
JP6594360B2 (en) Filter device
JP2001024293A (en) Connection structure of signal line
CN113345700B (en) Coil component and circuit board having the same
JPWO2020235046A1 (en) Noise filter
JP7302340B2 (en) electronic device
KR102301051B1 (en) Inductor
JP6012539B2 (en) Noise filter
WO2025047045A1 (en) Coil component and circuit device including same
JP2021009954A (en) Electronic device
JP2010219193A (en) Inductance element, and noise filter
JP3763312B2 (en) Semiconductor circuit board and semiconductor circuit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121002