JP2011165762A - Method of manufacturing wiring board - Google Patents
Method of manufacturing wiring board Download PDFInfo
- Publication number
- JP2011165762A JP2011165762A JP2010024476A JP2010024476A JP2011165762A JP 2011165762 A JP2011165762 A JP 2011165762A JP 2010024476 A JP2010024476 A JP 2010024476A JP 2010024476 A JP2010024476 A JP 2010024476A JP 2011165762 A JP2011165762 A JP 2011165762A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- dispersion solvent
- electrode
- recess
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】スループットが向上し、且つ少ない液滴量でも第1の電極と第2の電極とを導通性を確保する。
【解決手段】基体10の表面10aに形成された微細穴2の底部2aとなる下面電極3と、基体10の表面10aであって微細穴2の内壁部2bの上端近傍に配置された上面電極5とを導通させる導電層12を形成する。この導電層12の形成において、まず、金属ナノ粒子11を分散させるためのクリアインク8を微細穴2に充填する。次に、微細穴2に金属ナノ粒子11を含有する液滴を供給し、金属ナノ粒子11を微細穴2内のクリアインク8で分散させる。次に、微細穴2内のクリアインク8を揮発させることで、微細穴2の底部2a及び内壁部2bに析出した金属ナノ粒子膜11Aを有する導電層12を形成する。
【選択図】図2Throughput is improved and electrical conductivity is ensured between a first electrode and a second electrode even with a small droplet amount.
A bottom electrode 3 serving as a bottom 2a of a fine hole 2 formed on a surface 10a of a base 10, and a top electrode disposed on the surface 10a of the base 10 near the upper end of an inner wall 2b of the fine hole 2. 5 is formed. In the formation of the conductive layer 12, first, the clear ink 8 for dispersing the metal nanoparticles 11 is filled in the fine holes 2. Next, droplets containing the metal nanoparticles 11 are supplied to the fine holes 2, and the metal nanoparticles 11 are dispersed with the clear ink 8 in the fine holes 2. Next, the conductive layer 12 having the metal nanoparticle film 11A deposited on the bottom 2a and the inner wall 2b of the fine hole 2 is formed by volatilizing the clear ink 8 in the fine hole 2.
[Selection] Figure 2
Description
本発明は、配線基板の裏面又は内部に配置された第1の電極と、配線基板の表面に配置された第2の電極とを導通させる導電層を形成する配線基板の製造方法に関するものである。 The present invention relates to a method of manufacturing a wiring board that forms a conductive layer that electrically connects a first electrode arranged on the back surface or inside of the wiring board and a second electrode arranged on the surface of the wiring board. .
通常、配線基板は、導電層をパターニングすることにより、配線あるいは電極等が形成されることによって作製される。近年、多くのデバイスにおいて高精細化への開発が盛んになってきている。それに伴い配線基板の小型化、高密度化が求められている。そのため、高精細なパターニング法としては高精度の開口部を有するフォトマスクを利用したフォトリソグラフィが一般に適用されている。しかし、この方法は、パターン毎に個別のマスクが必要である。さらに、成膜工程、レジストパターニング工程、エッチング工程、剥離工程など様々な工程が必要であり生産性に問題がある。また、それに伴い材料等の使用効率も低い等の製造コストの面でも課題がある。 Usually, a wiring board is produced by forming a wiring or an electrode by patterning a conductive layer. In recent years, development of high definition has been actively performed in many devices. Accordingly, there is a demand for miniaturization and higher density of the wiring board. Therefore, photolithography using a photomask having a highly accurate opening is generally applied as a high-definition patterning method. However, this method requires a separate mask for each pattern. Furthermore, various processes such as a film forming process, a resist patterning process, an etching process, and a peeling process are necessary, which causes a problem in productivity. Along with this, there are also problems in terms of manufacturing costs such as low use efficiency of materials and the like.
これに対して、配線基板における配線形成の方法として、インクジェット法が注目されている。インクジェット法による配線形成は、インクジェット装置を用いて金属材料を含むインクを基板上の目的箇所に塗布し、その後焼成することにより、金属配線を形成することにより行なわれる。このとき、金属ナノ粒子を溶媒中に分散・溶解させることにより作製されたインクを利用することが多い。このようにインクジェット装置を用いた配線形成は、フォトマスク等を利用せず直接パターニングできるため、生産効率の面で非常に優位である。 On the other hand, an ink jet method has attracted attention as a method for forming a wiring on a wiring board. Wiring formation by the ink jet method is performed by forming metal wiring by applying an ink containing a metal material to a target location on a substrate using an ink jet apparatus and then baking the ink. At this time, an ink prepared by dispersing and dissolving metal nanoparticles in a solvent is often used. In this way, wiring formation using an ink jet apparatus is very advantageous in terms of production efficiency because direct patterning can be performed without using a photomask or the like.
また、配線基板においては配線を高密度に配置する方法として多層化技術が一般に用いられている。多層化配線技術の一つに基板表裏面の層間を電気的に接続する手法がある。配線基板の表裏面を電気的に接続する方法として、配線基板に形成した微細穴(凹部)の底部を第1の電極としての下面電極とし、微細穴に導電性部材を充填して導電層を形成する方法がある。微細穴の導電層の形成方法としては、微細穴のアスペクト比が1未満で比較的小さい場合には、スパッタ法や蒸着法等のドライプロセスによって微細穴内に導電層を形成することが可能であり、基板上下面の電気的な導通をとることが可能である。しかし、微細穴のアスペクト比が1以上の場合には、上記のドライプロセスでは微細穴の内壁部の下部に導電性を確保する為の十分な導電層を形成することが極めて困難である。そこで、ドライプロセスにより微細穴内面にシード層を形成した後、メッキにより導電部を成長させるという方法が取られている(特許文献1参照)。特に、スパッタ法など指向性のある成膜法により微細穴の内壁にシード層を形成する方法としては、微細穴の形状に応じた入射角度によって成膜粒子を入射させることになる。しかし、メッキにより高アスペクト比の微細穴に対して導電層を形成するには、微細穴開口部付近の電解集中及びそれに起因する不均一な層析出を抑制させる必要がある。その為には、析出を抑制する添加剤を加える、又はメッキ処理時の投入電流を低くするなどの対策がとられるが、それらは逆に処理時間の長時間化を引き起こしてしまい、生産性に問題があった。 Further, in a wiring board, a multilayer technology is generally used as a method for arranging wirings at high density. One of the multilayer wiring techniques is to electrically connect the layers on the front and back surfaces of the substrate. As a method of electrically connecting the front and back surfaces of the wiring board, the bottom of the fine hole (recess) formed in the wiring board is used as a lower surface electrode as the first electrode, and the conductive layer is formed by filling the fine hole with a conductive member. There is a method of forming. As a method for forming the conductive layer of the fine hole, when the aspect ratio of the fine hole is less than 1 and relatively small, it is possible to form the conductive layer in the fine hole by a dry process such as sputtering or vapor deposition. It is possible to establish electrical continuity between the upper and lower surfaces of the substrate. However, when the aspect ratio of the fine hole is 1 or more, it is extremely difficult to form a sufficient conductive layer for ensuring conductivity at the lower part of the inner wall of the fine hole by the dry process. Therefore, a method of growing a conductive portion by plating after a seed layer is formed on the inner surface of a fine hole by a dry process (see Patent Document 1). In particular, as a method for forming a seed layer on the inner wall of a fine hole by a directional film formation method such as sputtering, the film formation particles are incident at an incident angle corresponding to the shape of the fine hole. However, in order to form a conductive layer for a fine hole with a high aspect ratio by plating, it is necessary to suppress electrolytic concentration near the opening of the fine hole and non-uniform layer deposition resulting therefrom. To that end, measures such as adding an additive to suppress precipitation or lowering the input current during the plating process are taken. There was a problem.
そこで、高アスペクト比の微細穴を有する配線基板に対しては、インクジェット法により導電性材料を直接微細穴に塗布する手法がとられている(特許文献2参照)。この方法では、微細穴に導電性材料を充填することで、基板表裏面の導電性を確保している。 Therefore, for a wiring board having a fine hole with a high aspect ratio, a method of directly applying a conductive material to the fine hole by an ink jet method is employed (see Patent Document 2). In this method, the conductivity of the front and back surfaces of the substrate is ensured by filling the fine holes with a conductive material.
しかしながら、インクジェット法で微細穴内に導電性材料を充填する際に導通性を確保するには、微細穴に十分な液滴の量を付与する必要がある。例えば、微細穴の形状をΦ46μm、深さを200μm(アスペクト比が4.35)とし、さらに、インクジェット液滴の大きさをΦ30μm、インク内の導電性材料の濃度を50%とする。この場合、一つの微細穴を導電性材料で充填する為には30滴以上の液滴を付与しなければならず、液滴を多量に付与する必要がある。 However, in order to ensure conductivity when a conductive material is filled in the fine holes by the ink jet method, it is necessary to give a sufficient amount of droplets to the fine holes. For example, the shape of the microhole is Φ46 μm, the depth is 200 μm (aspect ratio is 4.35), the size of the inkjet droplet is Φ30 μm, and the concentration of the conductive material in the ink is 50%. In this case, in order to fill one minute hole with the conductive material, it is necessary to apply 30 or more droplets, and it is necessary to apply a large amount of droplets.
また、一つの配線基板には、基板上下の導通を取るための微細穴が多数存在する。そのため、インクジェット法で各微細穴内に導電性材料を充填する方法では、スループットの上で障害となっている。また、インクジェット法で利用される導電性材料には、金属ナノ粒子インクが広く利用されている。この金属ナノ粒子インクは一般に材料費が高いため、配線基板の低コスト化に対してインク使用量を低減することも望まれている。 In addition, a single wiring board has a large number of fine holes for establishing conduction between the upper and lower sides of the board. Therefore, the method of filling each minute hole with a conductive material by the ink jet method is an obstacle to throughput. Metal nanoparticle inks are widely used as conductive materials used in the ink jet method. Since the metal nanoparticle ink generally has a high material cost, it is also desired to reduce the amount of ink used to reduce the cost of the wiring board.
そこで、本発明は、スループットが向上し、且つ少ない液滴量でも第1の電極と第2の電極とを導通性を確保できる配線基板の製造方法を提供することを目的とするものである。 Accordingly, an object of the present invention is to provide a method of manufacturing a wiring board that can improve the throughput and ensure the electrical connection between the first electrode and the second electrode even with a small amount of droplets.
本発明は、基体の表面に形成された凹部の底部となる第1の電極と、前記基体の表面であって前記凹部の内壁部の上端近傍に配置された第2の電極と、前記第1の電極と前記第2の電極とを導通させる導電層と、を有する配線基板の製造方法において、金属微粒子を分散させるための分散溶剤を前記凹部に充填する分散溶剤充填工程と、前記凹部に金属微粒子を含有する液滴を供給し、前記凹部内の前記分散溶剤で前記金属微粒子を分散させる金属微粒子供給工程と、前記凹部内の前記分散溶剤を揮発させて前記凹部の底部及び内壁部に析出した前記金属微粒子の金属膜で前記導電層を形成する金属膜形成工程と、を備えたことを特徴とするものである。 The present invention provides a first electrode serving as a bottom portion of a recess formed on a surface of a base, a second electrode disposed on the surface of the base and in the vicinity of an upper end of an inner wall of the recess, and the first And a conductive layer for electrically connecting the second electrode to the second electrode, a dispersion solvent filling step of filling the recess with a dispersion solvent for dispersing metal fine particles, and a metal in the recess Supplying droplets containing fine particles and dispersing the fine metal particles with the dispersion solvent in the recesses, and volatilizing the dispersion solvent in the recesses and depositing on the bottom and inner wall portions of the recesses And a metal film forming step of forming the conductive layer with the metal film of the metal fine particles.
本発明によれば、凹部に供給された金属微粒子は凹部に充填された分散溶剤で均一に分散されるので、金属微粒子を過剰に供給しなくても、凹部の底部及び内壁部に形成される導電層の厚さの偏りを抑制することができる。これにより、第1の電極と第2の電極との導通性を安定させることができる。また、凹部に供給する金属微粒子の量を削減できるのでコストダウンとなり、液滴の滴下回数を削減できるので導電層の形成におけるスループットが向上し、ひいては配線基板の生産性が向上する。 According to the present invention, since the fine metal particles supplied to the concave portion are uniformly dispersed by the dispersion solvent filled in the concave portion, the metal fine particles are formed on the bottom and inner wall portions of the concave portion without supplying excessive metal fine particles. Unevenness of the thickness of the conductive layer can be suppressed. Thereby, the electrical continuity between the first electrode and the second electrode can be stabilized. Further, since the amount of metal fine particles supplied to the recesses can be reduced, the cost is reduced, and the number of droplets dropped can be reduced, so that the throughput in forming the conductive layer is improved, and thus the productivity of the wiring board is improved.
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
[第1実施形態]
図1は、本発明の第1実施形態に係る配線基板の概略を示す説明図である。図1(a)及び図1(b)に示すように、配線基板50は、シリコン基板1に電気絶縁体の絶縁層4が形成された基体10を有している。つまり、基体10は、シリコン基板1及びシリコン基板1に形成された絶縁層4で構成されている。本第1実施形態では、シリコン基板1の場合について説明するが、シリコン基板1の代わりに、ガラス基板、ガラスエポキシ基板、樹脂基板などの基板であってもよい。なお、基板が電気絶縁体で形成されていれば、絶縁層の形成は省略可能であり、その電気絶縁体で形成された基板が基体となる。
[First Embodiment]
FIG. 1 is an explanatory diagram showing an outline of a wiring board according to the first embodiment of the present invention. As shown in FIGS. 1A and 1B, the wiring substrate 50 includes a
配線基板50は、図1(b)に示すように、基体10の裏面10bに配置された第1の電極である下面電極3と、基体10の表面10aに配置された第2の電極である上面電極5と、を有している。本第1実施形態では、図1(a)に示すように、シリコン基板1に複数の貫通孔が形成され、図1(b)に示すように、シリコン基板1の裏面における貫通孔に対応する位置に下面電極3が配置されている。これにより基体10の表面10aには、下面電極3を底部2aとする凹部であるコンタクトホールとしての微細穴2が形成されている。本第1実施形態では、微細穴2はピッチLで直線状に並んで形成されている。なお、図示は省略するが、シリコン基板に形成された凹部の底部を下面電極で形成してもよく、或いはシリコン基板の表面であって、シリコン基板の表面に形成された絶縁膜の貫通孔に対応する位置に配置された下面電極で凹部の底部を形成してもよい。
As shown in FIG. 1B, the wiring substrate 50 is a
微細穴2の形状はほぼ円柱形状である。この微細穴2の内径と深さとのアスペクト比は1以上である。また、微細穴2の加工プロセスによっては底部方向に向かってテーパ状に成ることもある。微細穴2の内径は、シリコン基板1の厚さ及び配線基板50上に設置されているデバイスによって制約され、数十μm程度である。微細穴2の内壁部2bと基体10の表面10aの一部は、絶縁層4で形成されている。これは特に、基板が導電性を有している場合などに他の端子との絶縁性を保つ為に必要なものである。下面電極3は、Au、Pt、Ag、Al、Cu等を用いれば良い。ここでAl、Cu等の比較的イオン化傾向の大きな物質を使用する場合には、接合面のコンタクト抵抗低減の観点から、工程内で生成されてしまう表面酸化層の除去を行う必要があり、例えば不活性ガスイオンを照射し、表面変質層を除去すればよい。
The shape of the
本第1実施形態では、下面電極3と上面電極5とを導通させる導電層12が微細穴2に形成されている。以下、導電層12を形成するための配線基板50の製造方法について詳細に説明する。図2は、配線基板50の製造工程を説明するための模式図であり、図2(a)〜図2(f)は、各工程を示している。なお、図2(a)〜図2(f)には、代表的な1つの微細穴2の断面を示している。
In the first embodiment, a
まず、図2(a)を参照して説明すると、シリコン基板1に絶縁層4を成膜する。この絶縁層4の成膜には、CVD法等を利用すると比較的容易に微細穴2の内部まで、均一に絶縁層4を成膜することが可能である。絶縁層4の成膜後に、下面電極3上に形成された絶縁層4のみドライエッチング等により選択除去する。これにより、底部2aを下面電極3、内壁部2bを絶縁層4とする微細穴2が形成される(絶縁層成膜工程)。
First, referring to FIG. 2A, the insulating
次に、上面電極5を形成すると共に、上面電極5に連続的に繋がり、微細穴2の内壁部2bの上部に延びる導電膜5Aを形成する(導電膜形成工程)。つまり、上面電極5と導電膜5Aとは同一工程で同時に形成される。具体的に説明すると、基体10を不図示の蒸発源に対向する配置から傾きを持つように配置してスパッタ法あるいは蒸着法にて高真空条件で成膜する。蒸着法では蒸発粒子の直進性や密着性を向上させる為に蒸発粒子をイオン化するイオンプレーティング法を採用する場合もある。このように成膜時の条件を設定することで、基体10の表面10aには、微細穴2の上端近傍に上面電極5が形成され、微細穴2の内壁部2bの上部にも上面電極5と連続した導電膜5Aが形成される。
Next, the
上面電極5及び導電膜5Aは、Ti層5aとAu層5bから構成される。絶縁層4の上には、Ti層5aが形成され、Ti層5aの上にはAu層5bが形成される。Ti層5aは、Au層5bと絶縁層4との密着性を確保するために配置される。なお、下面電極3がAlの場合は、Ti層5aはAu層5bと下面電極3を構成する材料とが拡散混合するのを防止するための役割を果たす。成膜方法や成膜時の条件により、導電膜5Aの形状は異なる。形成されたTi層5a及びAu層5bはドライフィルムレジストによりテンティングされた後、ウェットエッチングによりパターニングされ、上面電極5が形成される。なお、この導電膜形成工程において、微細穴2の底部2aの下面電極3上には、Ti及びAuからなる電極層6が堆積して形成される。
The
ここで、本第1実施形態における導電層12の形成には、金属含有液と分散溶剤との2種類の液体を用いる。金属含有液は、金属微粒子としての金属ナノ粒子を含有する液体であり、以下、金属ナノ粒子インクと記述する。金属材料としては主にAg、Au、Cu又はその合金を用いる。また、分散溶剤は、溶質成分を含まず、かつ金属ナノ粒子を分散させ得る溶剤成分で構成された液体であり、以下、クリアインクと記述する。本第1実施形態では、金属ナノ粒子インクの金属溶媒成分と、クリアインクとは同一成分としている。
Here, for the formation of the
導電層12を形成するにあたり、図2(b)に示すように、まず分散溶剤としてのクリアインク8を微細穴2に充填する(分散溶剤充填工程)。この際、クリアインク8は、上面電極5と同時に形成した導電膜5Aと接する位置まで充填されるのが好ましい。クリアインク8の充填は、図3に示す塗布装置100を用いて行う。本第1実施形態では、スプレー塗布法によりクリアインク8を基体上全面に噴射した後、スピン乾燥することにより実施する。塗布装置100は、クリアインク8を噴出する複数のノズル101と、ノズル101に対向して配置され、基体10を保持して回転する回転ステージ102と、を備えている。各ノズル101によるクリアインク8の噴出パターンは円錐形であり、各ノズル101が、回転ステージ102の回転中心から外周に向かう径方向に沿って並設されており、基体10の表面10aにクリアインク8を均一に塗布することが可能である。また、クリアインク8の塗布後、更に回転ステージ102を回転させることで、基体10の表面10aのクリアインク8を乾燥させることが可能である。ただし乾燥について、微細穴2内のクリアインク8が全て揮発してしまわないように、短時間且つ低速回転で実施するのがよい。これにより、微細穴2にクリアインク8が充填される。このとき、基体10上に微量なクリアインク8の残渣があっても構わない。クリアインク8の残渣は溶質成分を含まないため、後の金属膜形成工程における乾燥焼成処理で揮発除去させることが可能である。本第1実施形態においては、スプレー塗布法によりクリアインク8が微細穴2に充填されているので、微細穴2内へのクリアインク8の浸透性がよく、導電層12を形成する工程のスループットが向上する。
In forming the
次に図2(c)に示すように、微細穴2に充填されたクリアインク8に、金属微粒子である金属ナノ粒子を含有する金属ナノ粒子インク9の液滴を供給する(金属微粒子供給工程)。この金属ナノ粒子インク9の液滴に含まれる金属溶媒成分と、クリアインク8とは、同一成分で構成されている。したがって、金属ナノ粒子インク9内に含まれる金属ナノ粒子11は、クリアインク8内で分散しやすく、図2(d)に示すように、金属ナノ粒子11がクリアインク8内で均一に分散する。本第1実施形態では、金属ナノ粒子インク9を供給する方法としてインクジェット法を用いている。このインクジェット法は、金属ナノ粒子11を含む液滴をノズルから吐出する方法であり、例えばバブルジェット(登録商標)方式やピエゾ方式等の種々の方式を用いることが可能である。
Next, as shown in FIG. 2C, droplets of the
インクジェット描画装置(不図示)には、インクジェットヘッド200が取り付けられており、基体10(シリコン基板1)のアライメントマーク(不図示)にて、基体10に対してインクジェットヘッド200を相対的にアライメントする。アライメントした後、微細穴2に対して、微細穴2のほぼ中心部に液滴が位置するようにインクジェットヘッド200に液滴形成用の吐出駆動信号を印加し、金属ナノ粒子インク9の液滴を吐出する。吐出された金属ナノ粒子インク9の液滴は、微細穴2内に充填されたクリアインク8内に着弾する。このインクジェットヘッド200を用いたインクジェット法により、微細穴2内のみに金属ナノ粒子インク9の液滴を供給することが可能である。微細穴2内のクリアインク8への金属ナノ粒子インク9の供給量は、液滴の滴下回数で設定され、微細穴2内の金属ナノ粒子インク9の量が必要量となるまで液滴が吐出される。なお、基体10に対するインクジェットヘッド200の相対的な移動は、基体10を不図示の移動ステージに搭載させてインクジェットヘッド200に対して移動させてもよいし、インクジェットヘッド200を移動させてもよい。
An
次に、図2(e)に示すように、クリアインク8へ金属ナノ粒子11を分散させた状態で、微細穴2内(凹部内)のクリアインク8を揮発させる。このクリアインク8の揮発により、図2(f)に示すように、微細穴2の底部2a及び内壁部2bには、析出した金属ナノ粒子11からなる金属膜としての金属ナノ粒子膜11Aが形成される(金属膜形成工程)。この金属ナノ粒子膜11Aの一部は、導電膜5A上に重なっており、導電膜5A及び金属ナノ粒子膜11Aで導電層12が構成されている。このように導電膜5Aを形成しておくことにより、導電層12による下面電極3と上面電極5との導通の確実性を向上させることができる。
Next, as shown in FIG. 2 (e), the
以上、微細穴2に供給された金属ナノ粒子11は微細穴2に充填されたクリアインク8で均一に分散されるので、金属ナノ粒子11が微細穴2の底部2aに集中的に析出されるのを抑制できる。これにより、金属ナノ粒子11を過剰に供給しなくても、微細穴2の底部2a及び内壁部2bに形成される導電層12の厚さの偏りを抑制できる。したがって、このように形成された導電層12により下面電極3と上面電極5との導通性を安定させることができる。
As described above, the
また、微細穴2に供給する金属ナノ粒子11の量を、導通に必要な最小限の量に削減できるのでコストダウンとなり、液滴の滴下回数を削減できるので導電層12の形成における工程のスループットが向上し、ひいては配線基板50の生産性が向上する。
In addition, the amount of the
ここで、微細穴2内の雰囲気はクリアインク8の成分が飽和状態であるため、常温ではクリアインク8の乾燥速度は非常に遅い。乾燥速度が遅いと、導電膜5A上及び微細穴2の内壁部2bに金属ナノ粒子11が十分析出しないままクリアインク8の液面の低下が進んでしまう。結果、金属ナノ粒子11の析出が微細穴2の底部2a及びその周辺のみに偏ってしまうという懸念がある。また、金属ナノ粒子11には、クリアインク8内(分散溶剤内)で安定に分散するように高分子層でコーティング処理が施されている。そのため、この高分子層を除去するための加熱処理などの工程を介して金属ナノ粒子膜11Aの導電性を向上させる必要がある。
Here, since the components of the
そこで、本第1実施形態では、金属膜形成工程において、クリアインク8の揮発を基体10の加熱処理により促進させている。これにより、微細穴2の底部2a及び内壁部2bに形成される金属ナノ粒子膜11Aの膜厚の偏りを効果的に抑制することができる。更に、本第1実施形態では、金属膜形成工程において、クリアインク8の揮発後も引き続き、金属ナノ粒子11の高分子層が除去されるまでの時間、加熱処理を施している。具体的には、金属ナノ粒子11を分散させたクリアインク8を乾燥させた後、又は乾燥と同時に、120〜350℃の加熱処理を施している。これにより微細穴2内に析出した金属ナノ粒子膜11Aは、高分子層が除去されて導電性のよい導電膜となる。したがって、金属ナノ粒子膜11A及び導電膜5Aにより、導電性のよい導電層12が形成される。
Therefore, in the first embodiment, volatilization of the
[第2実施形態]
次に、本発明の第2実施形態に係る配線基板の製造方法について詳細に説明する。図4及び図5は、配線基板の製造工程を説明するための図であり、上記第1実施形態と同様の構成については、上記第1実施形態と同様の符号を付してその説明を省略する。なお、本第2実施形態においても、第1の電極を下面電極3、第2の電極を上面電極5、凹部を微細穴2、分散溶剤をクリアインク8、金属微粒子を金属ナノ粒子11、金属含有液を金属ナノ粒子インク9として説明する。この微細穴2の内径と深さとのアスペクト比は1以上である。
[Second Embodiment]
Next, the manufacturing method of the wiring board according to the second embodiment of the present invention will be described in detail. 4 and 5 are diagrams for explaining the manufacturing process of the wiring board. The same components as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted. To do. Also in the second embodiment, the first electrode is the
まず、上記第1実施形態と同様に、シリコン基板1に絶縁層4を成膜して基体1を形成する。次に、上記第1実施形態と同様に、上面電極5及び導電膜5Aを形成する(導電膜形成工程)。次に、図4(a)に示すように、金属微粒子である金属ナノ粒子11を含有する金属ナノ粒子インク9の液滴を微細穴2に供給する(金属微粒子供給工程)。本第2実施形態では、金属ナノ粒子インク9を供給する方法として、上記第1実施形態と同様にインクジェット法を用いている。そして、微細穴2内への金属ナノ粒子インク9の供給量は、液滴の滴下回数で設定され、微細穴2内の金属ナノ粒子インク9の量が必要量となるまで液滴が吐出される。なお、基体10に対するインクジェットヘッド200の相対的な移動は、基体10を不図示の移動ステージに搭載させてインクジェットヘッド200に対して移動させてもよいし、インクジェットヘッド200を移動させてもよい。
First, as in the first embodiment, an insulating
次に、図4(b)に示すように、金属ナノ粒子インク9を供給後、溶剤成分を自然乾燥させて金属ナノ粒子11の堆積層11Bを微細穴2の底部2aに形成する(溶剤成分乾燥工程)。このように自然乾燥させて堆積層11Bを形成させるのは、後の分散溶剤充填工程において、クリアインク8の基体10上への供給によって基体10の表面10a側のクリアインク8が揮発する前に、金属ナノ粒子11が分散されるのを回避するためである。ここで、この金属ナノ粒子11同士は、熱を加えなければ、結合及び成長しない場合が多い。したがって、金属ナノ粒子11を、微細穴2に充填したクリアインク8によって再び分散させることは可能である。
Next, as shown in FIG. 4B, after supplying the
次に、図4(c)に示すように、金属ナノ粒子11を分散させる分散溶剤であるクリアインク8を微細穴2に充填する(分散溶剤充填工程)。具体的には、微細穴2へのクリアインク8の充填は、ディスペンス法により基体上にクリアインク8を塗布することにより行う。詳述すると、図4(c)に示すように、ディスペンス装置(不図示)に取り付けてあるディスペンサー300より、基体10上に直線状に並んだ微細穴2に対して、図5に示すように、直線状にクリアインク8を噴射する。
Next, as shown in FIG. 4C, the
ディスペンサー300による塗布を行った後、基体10を常温下で1分間放置することで、基体10の表面上のクリアインク8が揮発し、微細穴2にクリアインク8が残留することで、クリアインク8の充填がなされる。この微細穴2に充填されたクリアインク8により、堆積層11Bの金属ナノ粒子11が均一に分散する。
After the application by the
次に、図4(d)に示すように、上記第1実施形態と同様、クリアインク8へ金属ナノ粒子11を分散させた状態で、クリアインク8を揮発させる。このクリアインク8の揮発により、微細穴2の底部2a及び内壁部2bには、析出した金属ナノ粒子11からなる金属膜としての金属ナノ粒子膜11Aが形成される(金属膜形成工程)。この金属ナノ粒子膜11Aの一部は、上記第1実施形態と同様に、導電膜5A上に重なっており、導電膜5A及び金属ナノ粒子膜11Aで導電層12が構成されている。このように導電膜5Aを形成しておくことにより、導電層12による下面電極3と上面電極5との導通の確実性を向上させることができる。
Next, as shown in FIG. 4D, the
以上、微細穴2に供給された金属ナノ粒子11は微細穴2に充填されたクリアインク8で均一に分散されるので、金属ナノ粒子11が微細穴2の底部2aに集中的に析出されるのを抑制できる。これにより、金属ナノ粒子11を過剰に供給しなくても、微細穴2の底部2a及び内壁部2bに形成される導電層12の厚さの偏りを抑制できる。したがって、このように形成された導電層12により下面電極3と上面電極5との導通性を安定させることができる。
As described above, the
また、微細穴2に供給する金属ナノ粒子11の量を、導通に必要な最小限の量に削減できるのでコストダウンとなり、液滴の滴下回数を削減できるので導電層12の形成における工程のスループットが向上し、ひいては配線基板50の生産性が向上する。
In addition, the amount of the
また、金属膜形成工程において、クリアインク8の揮発を基体10の加熱処理により促進させている。これにより、微細穴2の底部2a及び内壁部2bに形成される金属ナノ粒子膜11Aの膜厚の偏りを効果的に抑制することができる。更に、本第2実施形態では、金属膜形成工程において、クリアインク8の揮発後も引き続き、金属ナノ粒子11の高分子層が除去されるまでの時間、加熱処理を施している。具体的には、金属ナノ粒子11を分散させたクリアインク8を乾燥させた後、又は乾燥と同時に、120〜350℃の加熱処理を施している。なお、熱処理条件については金属ナノ粒子11の粒成長及び熱処理時の膜収縮ストレスを考慮する必要があるが、特に制限されるものではない。これにより微細穴2内に析出した金属ナノ粒子膜11Aは、高分子層が除去されて導電性のよい導電膜となる。したがって、金属ナノ粒子膜11A及び導電膜5Aにより、導電性のよい導電層12が形成される。
In the metal film forming step, the volatilization of the
以下、上記第1実施形態に対応する実施例1であって、実施サンプルとしての配線基板について詳細に説明する。基体10として、シリコン基板1に絶縁層4を成膜したものをもちいた。そして、基体10として、微細穴2の内径(直径)が50μm、深さが200μmであり、アスペクト比が4としたものを用いた。微細穴2の形成には、Deep−Reactive Ion Etching法を用いた。下面電極3は、アルミニウムを主成分にとする合金からなっており、その膜厚は約0.4μmであった。また、微細穴2の内部は有機絶縁膜である絶縁層4で形成されており、下面電極3の部分の絶縁層4がドライエッチングにより除去されたものを用いた。微細穴2の内壁部2bの絶縁層4は、ほぼコンフォーマルに形成されており、その膜厚は約2μmであった。従って、下面電極3と上面電極5との導電性を確保する工程では、実質的な微細穴2の開口径は約46μmとなる。
Hereinafter, it is Example 1 corresponding to the said 1st Embodiment, Comprising: The wiring board as an implementation sample is demonstrated in detail. As the
Ti層5a及びAu層5bはスパッタ法で形成した。このとき、Ti層5aは、基体10の表面10a上では膜厚0.2μmであり、Au層5bは、基体10の表面10a上では0.15μmであった。また、微細穴2の底部2aの下面電極3上に形成された電極層6について、Ti層は膜厚50nm、Au層は30nmであった。また、導電膜5Aは、Ti層5a及びAu層5bで成膜形成され、微細穴2の上端から深さ50μmであった。上面電極5は、Ti層5a及びAu層5bがドライフィルムレジストによりテンティングされた後、ウェットエッチングによりパターニングして形成した。
The
次に、金属微粒子供給工程にて使用される金属微粒子である金属ナノ粒子11は、粒径約10nmの銀ナノ粒子であり、金属ナノ粒子インク9として、銀ナノ粒子を50wt%含有したものを用いた。ここで、銀ナノ粒子の溶媒中の分散性を確保する目的で、銀ナノ粒子に有機保護膜がコーティングされているものを用いた。なお、溶媒にはn―ウンデカンとテルピネオールを4対1で混合させたものを用いた。
Next, the
また、分散溶剤充填工程で使用される分散溶剤であるクリアインク8として、金属ナノ粒子インク9の溶媒成分と同様に、n−ウンデカンとテルピネオールを4対1で混合させたものを用いた。ただし、クリアインク8の乾燥速度やレベリング性を考慮し、前記比率を変えてもよいし、別の液体を用いてもよい。
Further, as the
分散溶剤充填工程では、クリアインク8をスプレー塗布法により基体10の表面10a全体に塗布した。そして、基体10を3秒間、30rpmで回転させ、その後、10秒かけて500rpmまで上げ、その状態で20秒間保持し、シリコン基板1の乾燥を行った。これにより、乾燥処理直後では基体10の表面10aにクリアインク8の微量な残渣が見られたが、微細穴2には、クリアインク8が充填されていた。その状態でインクジェット法による金属ナノ粒子インク9の液滴の吐出を実施した。この液滴の液量は、15plであった。本実施例1では、基体10をインクジェットヘッド200に対し1,2,4,8,16,23回スキャンさせることにより、金属ナノ粒子インク9の液滴を計1,2,4,8,16,23滴、微細穴2内に吐出した。なお、スキャン速度は250mm/secとした。その後、基体10を直ちにホットプレート(不図示)上へと移動させ、15分間、100℃で乾燥処理した後、クリーンオーブン(不図示)に入れ熱処理を実施した。熱処理は30分かけて140℃から200℃まで昇温させた後、その状態で更に1時間実施した。
In the dispersion solvent filling step, the
ここで、比較のため、図6に示すように、金属ナノ粒子インクの付与のみで導電層112を形成した比較サンプルとしての配線基板を作製した。この条件で、基体10をインクジェットヘッド200に対し1,2,4,8,16,23回スキャンさせることにより、金属ナノ粒子インク9の液滴を計1,2,4,8,16,23滴、微細穴2内に吐出した。なお、スキャン速度は250mm/secとした。
Here, for comparison, as shown in FIG. 6, a wiring substrate as a comparative sample in which the
以上により製造された配線基板の上面電極5と下面電極3との電気的接触抵抗値を測定したところ、図7に示す結果が得られた。この図7に示すように、金属ナノ粒子のみを用いた比較サンプルの結果では、目標値の3Ω以下を達成するのに32滴程度の液滴を必要とした。16滴以下では、微細穴2内の導電膜5Aと金属ナノ粒子11により形成した導電層112の接触面が十分でない為、電気抵抗値が低くならなかったと判断される。
When the electrical contact resistance value between the
これに対し、本実施例1の実施サンプルの結果では、8滴よりも低い1,2,4滴の液滴を供給した場合には、目標とする3Ωよりも大きい電気抵抗値であったが、8滴以上の場合には、目標とした3Ω以下の電気抵抗値を得ることができた。これは、微細穴2内の導電膜5Aと金属ナノ粒子により形成した導電膜5Aとが十分な接触面積を持つため、電気的接触抵抗を低く抑えることができたと判断される。以上本実施例1により、導電膜5Aを少ない金属ナノ粒子インク量で容易に形成できることを確認できた。
On the other hand, in the result of the working sample of Example 1, when 1, 2, 4 droplets lower than 8 droplets were supplied, the electrical resistance value was larger than the target 3Ω. In the case of 8 drops or more, a target electric resistance value of 3Ω or less could be obtained. This is determined that the electrical contact resistance could be kept low because the
以下、上記第2実施形態に対応する実施例2について詳細に説明する。本実施例2において、金属微粒子供給工程では、液滴数を8滴とした。分散溶剤充填工程では、ディスペンサー300において、内径φ0.1mmのニードルを用い、圧力設定は50kPaとした。このとき、基体10に対し1000mm/secでスキャンさせた。ディスペンサー300による塗布を行った後、シリコン基板1を常温下で1分間放置し、その後100℃に熱したホットプレート(不図示)上で15分間の乾燥処理を行った。その後、更に200℃の熱処理を行った。
Hereinafter, Example 2 corresponding to the second embodiment will be described in detail. In Example 2, the number of droplets was 8 in the metal fine particle supply step. In the dispersion solvent filling step, in the
前述のように処理したシリコン基板1の上面電極5と下面電極3との電気的接触抵抗値を測定したところ、本実施例2において目標とした3Ω以下を得ることができた。これは金属ナノ粒子11が、クリアインク8の充填により液中に再分散し、その後乾燥焼成処理されることで、導電膜5Aと十分な接触面積を持つ導電膜5Aを形成したためと判断された。以上本実施例2によっても、導電膜5Aを少ない金属ナノ粒子インク量で容易に形成できることを確認することができた。更に本実施例2において、本発明は金属微粒子供給工程と分散溶剤充填工程との間に時間的間隔を設けた場合においても適用可能であることを確認することができた。
When the electrical contact resistance value between the
2 微細穴(凹部)
2a 底部
2b 内壁部
3 下面電極(第1の電極)
5 上面電極(第2の電極)
5A 導電膜
8 クリアインク(分散溶剤)
10 基体
11 金属ナノ粒子(金属微粒子)
11A 金属ナノ粒子膜(金属膜)
12 導電層
50 配線基板
2 Fine holes (recesses)
5 Top electrode (second electrode)
5A
10
11A Metal nanoparticle film (metal film)
12 Conductive layer 50 Wiring board
Claims (9)
金属微粒子を分散させるための分散溶剤を前記凹部に充填する分散溶剤充填工程と、
前記凹部に金属微粒子を含有する液滴を供給し、前記凹部内の前記分散溶剤で前記金属微粒子を分散させる金属微粒子供給工程と、
前記凹部内の前記分散溶剤を揮発させて前記凹部の底部及び内壁部に析出した前記金属微粒子の金属膜で前記導電層を形成する金属膜形成工程と、を備えたことを特徴とする配線基板の製造方法。 A first electrode serving as a bottom of a recess formed on the surface of the substrate; a second electrode disposed on the surface of the substrate near the upper end of the inner wall of the recess; the first electrode; In a method of manufacturing a wiring board having a conductive layer that conducts with a second electrode,
A dispersion solvent filling step of filling the recess with a dispersion solvent for dispersing the metal fine particles;
Supplying fine particles containing fine metal particles to the recess, and dispersing the fine metal particles with the dispersion solvent in the recess; and
And a metal film forming step of forming the conductive layer with a metal film of the metal fine particles deposited on the bottom and inner wall of the recess by volatilizing the dispersion solvent in the recess. Manufacturing method.
金属微粒子を含有する液滴を前記凹部に供給する金属微粒子供給工程と、
前記金属微粒子を分散させる分散溶剤を前記凹部に充填する分散溶剤充填工程と、
前記凹部内の前記分散溶剤を揮発させて前記凹部の底部及び内壁部に析出した前記金属微粒子の金属膜で前記導電層を形成する金属膜形成工程と、を備えたことを特徴とする配線基板の製造方法。 A first electrode serving as a bottom of a recess formed on the surface of the substrate; a second electrode disposed on the surface of the substrate near the upper end of the inner wall of the recess; the first electrode; In a method of manufacturing a wiring board having a conductive layer that conducts with the second electrode,
A metal fine particle supplying step of supplying a droplet containing metal fine particles to the recess;
A dispersion solvent filling step of filling the recess with a dispersion solvent for dispersing the metal fine particles;
And a metal film forming step of forming the conductive layer with a metal film of the metal fine particles deposited on the bottom and inner wall of the recess by volatilizing the dispersion solvent in the recess. Manufacturing method.
前記金属膜形成工程では、前記分散溶剤の揮発後、前記高分子層を除去する加熱処理を行うことを特徴とする請求項1乃至3のいずれか1項に記載の配線基板の製造方法。 The metal fine particles are coated with a polymer layer for dispersing the metal fine particles in the dispersion solvent,
4. The method of manufacturing a wiring board according to claim 1, wherein in the metal film forming step, after the dispersion solvent is volatilized, a heat treatment is performed to remove the polymer layer. 5.
前記分散溶剤充填工程では、前記分散溶剤を前記導電膜に接する位置まで充填し、
前記金属膜形成工程では、前記金属膜の一部を前記導電膜に重ねて前記導電層を形成することを特徴とする請求項1乃至4のいずれか1項に記載の配線基板の製造方法。 A conductive film forming step of forming a conductive film continuously connected to the second electrode and extending to the inner wall portion of the recess,
In the dispersion solvent filling step, the dispersion solvent is filled to a position in contact with the conductive film,
5. The method of manufacturing a wiring substrate according to claim 1, wherein, in the metal film forming step, the conductive layer is formed by overlapping a part of the metal film on the conductive film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010024476A JP2011165762A (en) | 2010-02-05 | 2010-02-05 | Method of manufacturing wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010024476A JP2011165762A (en) | 2010-02-05 | 2010-02-05 | Method of manufacturing wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011165762A true JP2011165762A (en) | 2011-08-25 |
Family
ID=44596123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010024476A Pending JP2011165762A (en) | 2010-02-05 | 2010-02-05 | Method of manufacturing wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011165762A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140065990A (en) * | 2012-11-22 | 2014-05-30 | 삼성전자주식회사 | Method of forming electric wiring using inkjet printing and inkjet printing apparatus |
| CN105226036A (en) * | 2015-10-10 | 2016-01-06 | 苏州晶方半导体科技股份有限公司 | The method for packing of image sensing chip and encapsulating structure |
| CN105244339A (en) * | 2015-10-10 | 2016-01-13 | 苏州晶方半导体科技股份有限公司 | Packaging method for image sensor chip and packaging structure |
| JP2022058670A (en) * | 2020-02-25 | 2022-04-12 | 大日本印刷株式会社 | Penetration electrode substrate |
-
2010
- 2010-02-05 JP JP2010024476A patent/JP2011165762A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140065990A (en) * | 2012-11-22 | 2014-05-30 | 삼성전자주식회사 | Method of forming electric wiring using inkjet printing and inkjet printing apparatus |
| KR101946014B1 (en) | 2012-11-22 | 2019-02-08 | 삼성전자주식회사 | Method of forming electric wiring using inkjet printing and inkjet printing apparatus |
| CN105226036A (en) * | 2015-10-10 | 2016-01-06 | 苏州晶方半导体科技股份有限公司 | The method for packing of image sensing chip and encapsulating structure |
| CN105244339A (en) * | 2015-10-10 | 2016-01-13 | 苏州晶方半导体科技股份有限公司 | Packaging method for image sensor chip and packaging structure |
| CN105226036B (en) * | 2015-10-10 | 2018-09-28 | 苏州晶方半导体科技股份有限公司 | The packaging method and encapsulating structure of image sensing chip |
| JP2022058670A (en) * | 2020-02-25 | 2022-04-12 | 大日本印刷株式会社 | Penetration electrode substrate |
| JP7327535B2 (en) | 2020-02-25 | 2023-08-16 | 大日本印刷株式会社 | Penetration electrode substrate |
| JP2023145616A (en) * | 2020-02-25 | 2023-10-11 | 大日本印刷株式会社 | Through electrode substrate |
| JP7613514B2 (en) | 2020-02-25 | 2025-01-15 | 大日本印刷株式会社 | Through-hole electrode substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101160701B1 (en) | Substrate and method for manufacturing same | |
| US20140370203A1 (en) | Micro cold spray direct write systems and methods for printed micro electronics | |
| KR101220628B1 (en) | Method and apparatus for drawing pattern | |
| JP2011165762A (en) | Method of manufacturing wiring board | |
| JP2005095787A (en) | Film forming method, device manufacturing method, and electro-optical device | |
| JP5676941B2 (en) | Wiring board manufacturing method and wiring board | |
| CN101142487B (en) | Probe card and method of manufacturing the same | |
| KR100810674B1 (en) | Electronic device and method for manufacturing the electronic device | |
| DE102014102140B4 (en) | Process for manufacturing semiconductor devices | |
| KR101058845B1 (en) | Pattern Forming Method Using Inkjet Printing | |
| KR101946014B1 (en) | Method of forming electric wiring using inkjet printing and inkjet printing apparatus | |
| JP4362629B2 (en) | Manufacturing method of batch transfer type inkjet nozzle plate | |
| JP2007251084A (en) | Electrode wiring structure and manufacturing method thereof | |
| JP4280025B2 (en) | Method for forming fine pattern | |
| JP5773633B2 (en) | Wiring board manufacturing method | |
| JP2006054063A (en) | Mixed solution for display device and method of manufacturing display device using the same | |
| JP2011222754A (en) | Method of manufacturing wiring board | |
| JP5733967B2 (en) | Liquid discharge head and manufacturing method thereof | |
| WO2013150747A1 (en) | Pattern forming method, device, and device manufacturing method | |
| US20070019036A1 (en) | Inkjet head and manufacturing method thereof | |
| JP4331167B2 (en) | Pattern forming method and apparatus | |
| JP2013211344A (en) | Multilayer wiring board manufacturing method | |
| JP2005244005A (en) | Method for manufacturing circuit board and circuit board | |
| JP2017117581A (en) | Manufacturing method of conductor | |
| JP2012009849A (en) | Method of manufacturing wiring board, and wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120203 |