[go: up one dir, main page]

JP2011187439A - Esd保護装置 - Google Patents

Esd保護装置 Download PDF

Info

Publication number
JP2011187439A
JP2011187439A JP2011025834A JP2011025834A JP2011187439A JP 2011187439 A JP2011187439 A JP 2011187439A JP 2011025834 A JP2011025834 A JP 2011025834A JP 2011025834 A JP2011025834 A JP 2011025834A JP 2011187439 A JP2011187439 A JP 2011187439A
Authority
JP
Japan
Prior art keywords
insulating layer
esd protection
connection conductor
ceramic
mixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011025834A
Other languages
English (en)
Other versions
JP5614315B2 (ja
Inventor
Takayuki Chikusawa
孝之 築澤
Tetsuya Ikeda
哲也 池田
Yoshihito Otsubo
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011025834A priority Critical patent/JP5614315B2/ja
Publication of JP2011187439A publication Critical patent/JP2011187439A/ja
Application granted granted Critical
Publication of JP5614315B2 publication Critical patent/JP5614315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ESD保護機能の信頼性を向上することができるESD保護装置を提供する。
【解決手段】ESD保護装置10xは、セラミック材料からなる複数の絶縁層31〜34が積層されたセラミック多層基板12と、絶縁層32の主面間を貫通するように形成された第1の接続導体17aと、第1の接続導体17aが形成された絶縁層32の主面に沿って第1の接続導体17aと接続するように形成され、金属と半導体、金属とセラミック、半導体とセラミック、半導体、無機材料によりコートされた金属、のうち少なくとも一つを含む材料が分散している混合部20xと、混合部20xに接続され、混合部20xが形成された絶縁層32の主面に沿って形成された、又は混合部20xが形成された絶縁層32またはそれに隣接する絶縁層31の主面間を貫通するように形成された、導電性を有する第2の接続導体14xとを備えている。
【選択図】図1

Description

本発明は、ESD保護装置に関し、詳しくは、ESD保護機能のみを有する単体の部品(ESD保護デバイス)や、ESD保護機能とそれ以外の機能とを有する複合部品(モジュール)などのESD保護装置に関する。
ESD(Electro-Static Discharge;静電気放電)とは、帯電した導電性の物体(人体等)が、他の導電性の物体(電子機器等)に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ESDにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがESD保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
ESD保護デバイスは、例えば回路の信号線路とグランド(接地)との間に配置する。ESD保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ESD保護デバイスの放電電極間で放電が発生し、静電気をグランド側に導くことができる。これにより、ESDデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
例えば、図10の分解斜視図と図11の断面図とに示すESD保護デバイスは、絶縁性セラミックシート2が積層されるセラミック多層基板7内に空洞部5が形成され、外部電極1と導通した放電電極6が空洞部5内に対向配置され、その空洞部5に放電ガスが閉じ込められている。放電電極6間で絶縁破壊を起こす電圧が印加されると、空洞部5内において放電電極6間で放電が発生し、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる(例えば、特許文献1参照)。
特開2001−43954号公報
このESD保護デバイスには、高電圧の静電気が連続して繰り返し印加された場合、放電電極が溶け出し、放電電極間でショートしたり、あるいは放電電極間の間隔が大きくなり、放電開始電圧が大きくなるという問題を有する。
本発明は、かかる実情に鑑み、ESD保護機能の信頼性を向上することができるESD保護装置を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したESD保護装置を提供する。
ESD保護装置は、(a)セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、(b)少なくとも1つの前記絶縁層の主面間を貫通するように形成された第1の接続導体と、(c)前記第1の接続導体が形成された前記絶縁層の前記主面に沿って前記第1の接続導体と接続するように形成され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、(d)前記混合部に接続され、前記混合部が形成された前記絶縁層の前記主面に沿って形成された、又は前記混合部が形成された前記絶縁層若しくは前記混合部が形成された前記絶縁層に隣接する前記絶縁層の主面間を貫通するように形成された、導電性を有する第2の接続導体とを備えている。
上記構成において、第1の接続導体と第2の接続導体との間に混合部が形成される。第1の接続導体と第2の接続導体との間に所定以上の大きさの電圧が印加されたときに、混合部において放電を発生させることができる。
上記構成によれば、混合部を介して配置された放電電極の少なくとも一方を層間接続導体とすることで、静電気印加時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体を介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けられるため、設計の自由度を上げることができる。
好ましくは、前記第1の接続導体と、前記混合部と、前記第2の接続導体とに接するように、空洞が形成されている。
この場合、空洞を形成することで気中放電を生じさせることができ、ESD特性をさらに向上させることができる。
好ましくは、前記混合部は、分散された金属材料と半導体材料とを含む。
この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。
また、放電電極間の間隔のばらつきによるESD応答性の変動を小さくでき、ESD特性の調整や安定性が容易になる。
好ましい一態様において、前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛である。
好ましくは、前記混合部において、絶縁性を有する無機材料により被覆された金属材料が、分散している。
この場合、混合部内の金属材料同士は、無機材料の被覆によって、直接接することがないため、金属材料同士がつながってショートが発生する可能性が低下する。
好ましくは、前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞との間との少なくとも一方に延在するシール層をさらに備えている
この場合、セラミック多層基板中のガラス成分が混合部に浸透することを防止することができる。
好ましくは、前記第2の接続導体は、前記第1の接続導体が貫通する少なくとも1つの前記絶縁層を貫通するように形成される。前記空洞は、第1及び第2の接続導体が貫通する当該絶縁層に、前記第1及び第2の接続導体の間をつなぐように形成される。前記混合部は、前記第1及び第2の接続導体が貫通する当該絶縁層の両側に隣接する他の前記絶縁層の当該絶縁層側の主面に沿って形成され、前記空洞部に接する。
この場合、層間接続導体である第1及び第2の接続導体は、混合部で接続されるだけでなく、空洞を介して互いに対向するので、より確実に放電を発生させることができる。
好ましくは、前記第1及び第2の接続導体の少なくとも一方が、複数の引き出し電極により外部端子と接続されている。
この場合、ESD保護装置は、複数の引き出し電極の一部が断線した場合であっても、他の引き出し電極を利用して安定して放電を行うことができる。
本発明によれば、ESD保護機能の信頼性を向上することができる。
ESD保護装置の断面図である。(実施例1) ESD保護装置の断面図である。(実施例2) ESD保護装置の断面図である。(実施例2の変形例) 混合部の組織を模式的に示す概略図である。(実施例2) ESD保護装置の断面図である。(実施例3) ESD保護装置の製造工程を示す断面図である。(実施例3) ESD保護装置の断面図である。(実施例4) ESD保護装置の断面図である。(実施例5) ESD保護装置の断面図である。(実施例6) ESD保護装置の分解斜視図である。(従来例) ESD保護装置の断面図である。(従来例)
以下、本発明の実施の形態について、図1〜図6を参照しながら説明する。
<実施例1> 実施例1のESD保護装置10xについて、図1を参照しながら説明する。
図1は、ESD保護装置10xの断面図である。図1に示すように、ESD保護装置10xは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20xと、第1及び第2の面内接続導体14x,16xと、第1及び第2の層間接続導体17a,17bとが形成されている。
第2及び第3の絶縁層32,33には、それぞれの上下の主面間を貫通するビアホール(貫通孔)32p,33pが形成されている。ビアホール32p,33p内には、それぞれ、第1及び第2の層間接続導体17a,17bが形成されている。第1及び第2の層間接続導体17a,17bは、互いに対向する端面同士が接続されている。
混合部20xは、第1の層間接続導体17aが形成された第2の絶縁層32の上の主面に沿って形成され、第1の層間接続導体17aに接続されている。第1の層間接続導体17aは、第1の接続導体である。
第1の面内接続導体14xは、第1の層間接続導体17aが形成された第2の絶縁層32の上の主面に沿って形成されている。第1の面内接続導体14xは、混合部20xに接続されている。第1の面内接続導体14xは、第2の接続導体である。第1の面内接続導体14xは、セラミック多層基板12の一方の側面12qまで形成されている。
図示していないが、混合部20xに接続される第2の接続導体は、第1の面内接続導体14xではなく、第1又は第2の絶縁層31,32の主面間を貫通するように形成された層間接続導体に接続されてもよい。また、後述する図3と同様に、混合部20xの端部が、第1の層間接続導体17aの端面や第1の面内接続導体14xの端部に重なるように接続されてもよい。
第2の面内接続導体16xは、第3及び第4の絶縁層33,34の間に、第3及び第4の絶縁層33,34の互いに対向する主面に沿って形成されている。第2の面内接続導体16xは、第2の層間接続導体17bに接続されている。第2の面内接続導体16xは、セラミック多層基板12の他方の側面12pまで形成されている。
セラミック多層基板12の側面12p,12qには、それぞれ、外部端子16s,14sが形成されている。一方の外部端子16sは、第2の面内接続導体16xに接続されている。他方の外部端子14sは、第1の面内接続導体14xに接続されている。
第1及び第2の面内接続導体14x,16xと、第1及び第2の層間接続導体17a,17bと、第1及び第2の外部端子14s,16sとは、導電性を有する。
混合部20xは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
ESD保護装置10xは、混合部20xを介して配置された放電電極14x,17aの少なくとも一方17aを層間接続導体とすることで、静電気印加時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体を介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。この場合、層間接続導体17a側の外部端子16sをグランドに接続することにより、放熱性を上げることができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けられるため、設計の自由度を上げることができる。
<実施例2> 実施例2のESD保護装置10について、図2〜図4を参照しながら説明する。
図2は、ESD保護装置10の断面図である。図2に示すように、ESD保護装置10は、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20a,20bと、第1乃至第3の面内接続導体14a,14b,16と、第1及び第2の層間接続導体17a,17bとが形成されている。
第2及び第3の絶縁層32,33には、それぞれの上下の主面間を貫通するビアホール(貫通孔)32p,33pが形成されている。ビアホール32p,33p内には、それぞれ、第1及び第2の層間接続導体17a,17bが形成されている。第1及び第2の層間接続導体17a,17bは、互いに対向する端面同士が接続されている。
第1及び第2の混合部20a,20bは、それぞれ、第1の層間接続導体17aが形成された第2の絶縁層32の上下の主面に沿って形成され、第1の層間接続導体17aに接続されている。第1の層間接続導体17aは、第1の接続導体である。
第1及び第2の面内接続導体14a,14bは、それぞれ、第1の層間接続導体17aが形成された第2の絶縁層32の上下の主面に沿って形成されている。第1及び第2の面内接続導体14a,14bは、それぞれ、第1及び第2の混合部20a,20bに接続されている。第1及び第2の面内接続導体14a,14bは、第2の接続導体である。第1及び第2の面内接続導体14a,4bは、それぞれ、セラミック多層基板12の一方の側面12qまで形成されている。
図示していないが、第1の混合部20aに接続される第2の接続導体は、第1の面内接続導体14aではなく、第1又は第2の絶縁層31,32の主面間を貫通するように形成された層間接続導体に接続されてもよい。第2の混合部20bに接続される第2の接続導体は、第2の面内接続導体14bではなく、第2又は第3の絶縁層32,33の主面間を貫通するように形成された層間接続導体に接続されてもよい。
第3の面内接続導体16は、第3及び第4の絶縁層33,34の間に、第3及び第4の絶縁層33,34の互いに対向する主面に沿って形成されている。第3の面内接続導体16は、第2の層間接続導体17bに接続されている。第3の面内接続導体16は、セラミック多層基板12の他方の側面12pまで形成されている。
セラミック多層基板12の側面12p,12qには、それぞれ、外部端子14s,16sが形成されている。一方の外部端子16sは、第3の面内接続導体16に接続されている。他方の外部端子14sは、第1及び第2の面内接続導体14a,14bに接続されている。
図2では、第1及び第2の混合部20a,20bの両端が、第1の層間接続導体17aの外周と第1及び第2の面内接続導体14a,14bの端縁とに接するように接続されている場合を例示しているが、図3の透視図に示すように、第1及び第2の混合部20a,20bの端部が、第1の層間接続導体17aの端面や第1及び第2の面内接続導体14a,14bの端部に重なるように接続されてもよい。
第1乃至第3の面内接続導体14a,14b,16と、第1及び第2の層間接続導体17a,17bと、第1及び第2の外部端子14s,16sとは、導電性を有する。
混合部20a,20bは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
例えば図4の模式図に組織を模式的に示すように、混合部20a,20bは、絶縁性を有する無機材料82により被覆(コート)された金属材料80と、半導体材料84と、空隙88とが分散している。例えば、金属材料80は直径2〜3μmのCu粒子であり、無機材料82は直径1μm以下のAl粒子であり、半導体材料84は、炭化ケイ素、酸化亜鉛などのいずれかである。
無機材料と半導体材料は、焼成時に反応し、焼成後には変質する可能性がある。また、半導体材料とセラミック多層基板を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。
金属材料が無機材料によりコートされていない場合には、焼成前の状態ですでに金属材料同士が接している可能性があり、金属材料同士がつながってショートが発生する可能性がある。これに対し、金属材料が無機材料によりコートされていると、焼成前に金属材料同士が接する可能性がない。また、焼成後にたとえ無機材料が変質したとしても、金属材料同士が離間している状態が保持される。そのため、金属材料が無機材料にコートされていることによって、金属材料同士がつながってショートが発生する可能性が低下する。
なお、無機材料によりコートされた金属材料に代えて、金属材料と、半導体やセラミック又はその組み合わせにより、混合部となる材料を構成してもよい。また、金属材料を用いず、半導体だけ、又は半導体とセラミックだけ、さらに無機材料によりコートされた金属材料だけで、混合部となる材料を構成してもよい。
図2に示したESD保護装置10は、外部端子14s,16sから所定値以上の電圧が印加されると、層間接続導体17aと、第1及び第2の面内接続導体14a,14bとの間において、混合部20a,20bを介して放電が発生する。
放電開始電圧は、第1及び第2の混合部20a,20bを介して第1の層間接続導体17aと第1及び第2の面内接続導体14a,14bとがそれぞれ対向する部分の長さ(すなわち、放電幅)や、混合部20a,20bを介して対向する層間接続導体17aと、第1及び第2の面内接続導体14a,14bとの間隔(すなわち、放電ギャップ)や、混合部20a,20bの厚みや、混合部20a,20bに含まれる材料の量や種類などを調整することにより、所望の値に設定することができる。
第1及び第2の混合部20a,20bは、第1及び第2の面内接続導体14a,14bと第1の層間接続導体17aとの間に並列に接続されているため、一方が故障しても、他方は機能する。そのため、ESD保護機能の信頼性を向上することができる。
また、混合部20a,20bと第1及び第2の面内接続導体14a,14bの一方主面、及び第1の層間接続導体17aの外周又は端面に接するように空洞を設けてもよい。空洞を形成することで気中放電を発生させることができ、ESD特性をさらに向上させることができる。
第1及び第2の混合部20a,20bは、面内接続導体14a,14a,16と同様に、厚膜の印刷工法にて形成することができるため、容易に形成でき、厚みの調整も容易である。第1及び第2の混合部20a,20bは、セラミック多層基板の任意の絶縁層の主面に沿って形成できるため、混合部20a,20bの配置設計の自由度が上がる。
第1及び第2の混合部20a,20bは、金属材料のみならず、半導体材料が含有されているので、金属材料の含有量が少なくても、所望とするESD応答性を得ることができる。そして、金属材料同士が接触することによるショート発生を抑制することができる。
第1及び第2の混合部20a,20bに含まれる材料の成分中に、セラミック多層基板12を構成する材料の一部又は全部と同じものが含まれてもよい。同じものが含まれると、焼成時の第1及び第2の混合部20a,20bの収縮挙動等をセラミック多層基板12に合わせることが容易になり、第1及び第2の混合部20a,20bのセラミック多層基板12への密着性が向上し、焼成時における第1及び第2の混合部20a,20bの剥離が発生しにくくなる。また、ESD繰り返し耐性も向上する。また、使用する材料の種類を少なくすることができる。
第1及び第2の混合部20a,20bに含まれる金属材料は、第1乃至第3の面内接続導体14a,14b,16と同じものであっても、異なるものであってもよい。同じものにすれば、第1及び第2の混合部20a,20bの収縮挙動等を第1乃至第3の面内接続導体14a,14b,16に合わせることが容易になり、使用する材料の種類を少なくすることができる。
次に、ESD保護装置10の製造方法を説明する。
(1)材料の準備
セラミック多層基板12の第1乃至第4の絶縁層31〜34になるセラミックグリーンシートを準備する。セラミック多層基板12の材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、800−1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、第1乃至第4の絶縁層31〜34になる厚さ50μmのセラミックグリーンシートを得る。
また、第1乃至第3の面内接続導体14a,14b,16や第1及び第2の層間接続導体17a,17bを形成するための電極ペーストを準備する。平均粒径約1.5μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
また、第1及び第2の混合部20a,20bを形成するための混合ペーストを準備する。混合ペーストは、平均粒径約2μmのAlコートCu粉と、半導体材料として平均粒径1μmの炭化ケイ素(SiC)を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。混合ペーストは、バインダー樹脂と溶剤を20wt%とし、残りの80wt%をAlコートCu粉と炭化ケイ素とする。
(2)スクリーン印刷による混合ペースト、電極ペーストの塗布
第2及び第3の絶縁層32,33になるセラミックグリーンシートに、レーザや金型を用いて、主面間を貫通するビアホールを形成した後、ビアホール内に、スクリーン印刷により混合ペーストを充填して、第1及び第2の層間接続導体17a,17bになる部分を形成する。
次いで、第2及び第3の絶縁層32,33になるセラミックグリーンシートの上に、それぞれ、混合ペーストをスクリーン印刷にて塗布して、第1及び第2の混合部20a,20bになる部分を形成する。第1の混合部20aになる部分を、第1の絶縁層31になるセラミックグリーンシートの上に形成してもよい。第2の混合部20bになる部分を、第2の絶縁層32になるセラミックグリーンシートの上に形成してもよい。
次いで、第2乃至第4の絶縁層32,33,34になるセラミックグリーンシートの上に、電極ペーストをスクリーン印刷にて塗布して、第1乃至第3の面内接続導体14a,14b,16になる部分を形成する。第1の面内接続導体14aになる部分を、第1の絶縁層31になるセラミックグリーンシート上に形成してもよい。第2の面内接続導体14bになる部分を、第2の絶縁層32になるセラミックグリーンシート上に形成してもよい。第3の面内接続導体16になる部分を、第3の絶縁層33になるセラミックグリーンシート上に形成してもよい。
第1乃至第3の面内接続導体14a,14a,16になる部分を形成した後に、第1及び第2の混合部20a,20bになる部分を形成してもよい。
混合部20a,20bと第1及び第2の面内接続導体14a,14bの一方主面、及び第1の層間接続導体17aの外周又は端面に接するように空洞を設ける場合は、先に形成した混合部20a,20bになる部分、面内接続導体14a,14bになる部分の上に消失性の樹脂ペースト(例えばアクリルペースト、カーボンペーストなど)をスクリーン印刷にて形成する。
(3)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
(4)カット、端面電極塗布
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、端面に電極ペーストを塗布し、外部端子を形成する。
(5)焼成
次いで、通常のセラミック多層基板と同様に、N雰囲気中で焼成する。酸化しない電極材料(Agなど)の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤が消失する。これにより、AlコートCuと、SiCと、空隙とが分散した第1及び第2の混合部20a,20bが形成される。
(6)めっき
LCフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ni−Snメッキを行う。
以上により、断面が図2のように構成されたESD保護デバイス10が完成する。
なお、半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は2種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやBAS材等の抵抗材料と混合して使用してもよい。
金属材料は、特に上記の材料に限定されるものではない。Cu、Ag、Pd、Pt、Al、Ni、W、Moや、これらの合金、これらの組合せでもよい。
<実施例3> 実施例3のESD保護装置10aについて、図5及び図6を参照しながら説明する。
図5は、実施例3のESD保護装置10aの断面図である。図5に示すように、実施例3のESD保護装置10aは、実施例2のESD保護装置10と略同様に構成されている。以下では、実施例2と同じ構成部分には同じ符号を用い、実施例2との相違点を中心に説明する。
図5に示すように、実施例3のESD保護装置10aは、実施例2の構成に加え、第1の混合部20aと第1及び第2の絶縁層31,32との間とにシール層22,24が形成され、第2の混合部20bと第2及び第3の絶縁層32,33との間とにシール層26,28が形成されている。シール層22,24,26,28は、セラミック多層基板12中のガラス成分が第1及び第2の混合部20a,20bに浸透することを防止する。シール層22,24,26,28は、絶縁性を有する。
このような構成は、図6(a)〜(d)の断面図に示すように、第1乃至第4の絶縁層31〜34になるセラミックグリーンシートを形成し、積層、圧着、焼成することによって作製することができる。
すなわち、図6(b)及び(c)に示すように、第2及び第3の絶縁層32,33になるセラミックグリーンシートにビアホール32p,33pを形成し、ビアホール32p,33pに電極ペーストを充填して、第1及び第2の層間接続導体17a,17bになる部分を形成する。
次いで、図6(a)〜(c)に示すように、シール層形成用ペーストをスクリーン印刷した後、乾燥させることにより、第1乃至第3の絶縁層31〜33になるセラミックグリーンシートの互いに対向する面31t,32s,32t,33sに、シール層22,24,26,28を形成する。
次いで、図6(b)及び(c)に示すように、第2及び第3の絶縁層32,33になるセラミックグリーンシートのシール層24,28の上に、混合ペーストを用いてスクリーン印刷することにより、第1及び第2の混合部20a,20bになる部分を形成する。
次いで、図6(b)〜(d)に示すように、第2乃至第4の絶縁層32〜34になるセラミックグリーンシートに、電極ペーストを用いて第1乃至第3の面内接続導体14a,14b,16を形成する。
なお、第1及び第2の混合部20a,20bになる部分や、第1乃至第3の面内接続導体14a,14b,16になる部分は、反対側の第1乃至第3の絶縁層31〜33になるセラミックグリーンシートに形成してもよい。
第1乃至第3の面内接続導体14a,14b,16になる部分を形成した後に、第1及び第2の混合部20a,20bになる部分を形成してもよい。
シール層22,24,26,28を形成するためのシール層形成用ペーストは、電極ペーストと同様の手法で作製する。例えば、平均粒径約1μmのAl粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール層形成用ペースト(アルミナペースト)を得る。シール層形成用ペーストの固形成分には、セラミック多層基板の材料よりも焼結温度が高い材料、例えばアルミナ、ジルコニア、マグネシア、ムライト、石英などを選定する。
<実施例4> 実施例4のESD保護装置10pについて、図7を参照しながら説明する。
図7は、ESD保護装置10pの断面図である。図7に示すように、ESD保護装置10pは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20p,20qと、第1及び第2の面内接続導体14p,16pと、第1及び第2の層間接続導体15p,17pと、空洞21pとが形成されている。
第1及び第2の面内接続導体14p,16pは、第2の絶縁層32と第3の絶縁層33との間に形成され、外部端子14s,16sに接続されている。
第1及び第2の層間接続導体15p,17pは、第2の絶縁層32に形成され、一端が第1及び第2の面内接続導体14p,16pに接続されている。第2の絶縁層32には、第1及び第2の層間接続導体15p,17pの間をつなぐように、空洞21pが形成され、空洞21pは第1及び第2の層間接続導体15p,17pに接している。
空洞21pは、焼成の際に消失する消失材料を用いて形成する。例えば、第2の絶縁層32になるセラミックグリーンシートの所定位置に金型やレーザを用いて貫通穴を形成し、この貫通穴に消失材料としてカーボンペーストをスクリーン印刷により充填しておき、セラミックグリーンシートを焼成する際にカーボンペーストを消失させることにより、空洞21pを形成する。
第1及び第2の層間接続導体15p,17pの一端は、第1及び第2の面内接続導体14p,16pに接続されている。
混合部20p,20qは、空洞21pが形成された第2の絶縁層32の両側に隣接する第1及び第3の絶縁層31,33の第2の絶縁層32側の主面に沿って形成されている。混合部20p,20qは、空洞21pとに接するように形成されている。
第1及び第2の面内接続導体14p,16pと、第1及び第2の層間接続導体15p,17pと、第1及び第2の外部端子14s,16sとは、導電性を有する。
混合部20p,20qは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
第1及び第2の層間接続導体15p,17pは、混合部20p,20qを介して接続されるだけでなく、空洞21pを介して互いに対向するので、空洞21pに露出している部分で放電が発生する。そのため、ESD保護装置10pは、より確実に放電を発生させることができる。
また、ESD保護装置10pは、混合部20p、20qを介して配置された放電電極の両方を層間接続導体15p,17pとすることで、静電気印加による放電時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体15p,17pを介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けることができるため、設計の自由度を上げることができる。
<実施例5> 実施例5のESD保護装置10qについて、図8を参照しながら説明する。
図8は、ESD保護装置10qの断面図である。図8に示すように、ESD保護装置10qは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20s,20tと、第1及び第2の面内接続導体14q,16qと、第1及び第2の層間接続導体15s,15t;17s,17tとが形成されている。
第1及び第2の層間接続導体15s,15t;17s,17tは、それぞれ、第2の絶縁層32と第3の絶縁層33とに形成されている。
第1及び第2の面内接続導体14q,16qは、第2の絶縁層32と第3の絶縁層33との間に形成され、外部端子14s,16sに接続されている。面内接続導体14q,16qは、第1及び第2の層間接続導体15s,15t;17s,17tの中間、すなわち、層間接続導体15sと15t、17sと17tの間に接続されている。
第2及び第3の絶縁層32,33には、第1及び第2の層間接続導体15s,15t;17s,17tの間をつなぐように、空洞21qが形成され、空洞21qは第1及び第2の層間接続導体15s,15t;17s,17tに接している。
混合部20s,20tは、空洞21qが形成された第2及び第3の絶縁層32,33の両側に隣接する第1及び第4の絶縁層31,34の第2及び第3の絶縁層32,33側の主面に沿って形成されている。混合部20s,20tは、空洞21qとに接するように形成されている。
第1及び第2の面内接続導体14q,16qと、第1及び第2の層間接続導体15s,15t;17s,17tと、第1及び第2の外部端子14s,16sとは、導電性を有する。
混合部20s,20tは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
第1及び第2の層間接続導体15s,15t;17s,17tは、混合部20s,20tを介して接続されるだけでなく、空洞21qを介して互いに対向するので、空洞21qに露出している部分で放電が発生する。そのため、ESD保護装置10qは、より確実に放電を発生させることができる。
ESD保護装置10qは、複数の絶縁層32,33に、放電電極となる第1及び第2の層間接続導体15s,15t;17s,17tを形成することによって、放電面積を大きくして、放電電極の劣化をさらに抑制することができる。
また、ESD保護装置10qは、混合部21qを介して配置された放電電極の両方を層間接続導体15s,15t;17s,17tとすることで、静電気印加による放電時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体15s,15tと17s,17tを介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けることができるため、設計の自由度を上げることができる。
<実施例6> 実施例6のESD保護装置10rについて、図9を参照しながら説明する。
図9は、ESD保護装置10rの断面図である。図9に示すように、ESD保護装置10rは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20u,20vと、面内接続導体14m,14n;16m,16nと、第1及び第2の層間接続導体15r,17rと、空洞21rとが形成されている。
第1及び第2の層間接続導体15r,17rは、第2の絶縁層32に形成されている。第2の絶縁層32には、第1及び第2の層間接続導体15r,17rの間をつなぐように、空洞21rが形成され、空洞21rは第1及び第2の層間接続導体15r,17rに接している。
第2の絶縁層32の両主面に沿って、空洞21rの両側に、それぞれ2つの面内接続導体14m,14n;16m,16nが形成されている。空洞21rに関して一方側の面内接続導体14m,14nは一方の外部端子14sに接続され、空洞21rに関して他方側の面内接続導体16m,16nは他方の外部端子16tに接続されている。
第1及び第2の層間接続導体15r,17rは、それぞれ、複数の引き出し電極である面内接続導体14m,14n;16m,16nにより外部端子14s,16sと接続されているため、複数の引き出し電極の一部が断線した場合であっても、他の引き出し電極を利用して安定して放電を行うことができる。
混合部20u,20vは、空洞21rが形成された第2の絶縁層32の両側に隣接する第1及び第3の絶縁層31,33の第2の絶縁層32側の主面に沿って形成されている。混合部20u,20vは、空洞21rとに接するように形成されている。
面内接続導体14m,14n;16m,16nと、第1及び第2の層間接続導体15r,17rと、第1及び第2の外部端子14s,16sとは、導電性を有する。
混合部20u,20vは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
第1及び第2の層間接続導体15r,17rは、混合部20u,20vを介して接続されるだけでなく、空洞21rを介して互いに対向するので、空洞21rに露出している部分で放電が発生する。そのため、ESD保護装置10rは、より確実に放電を発生させることができる。
また、ESD保護装置10rは、混合部21rを介して配置された放電電極の両方を層間接続導体15r,17rとすることで、静電気印加による放電時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体15r,17rを介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けることができるため、設計の自由度を上げることができる。
<まとめ> 以上のように、放電電極の少なくとも一方を層間接続導体とすることで、ESD保護機能の信頼性を向上することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、ESD保護装置が、ESD保護機能のみを有する単体の部品(ESD保護デバイス)である場合を例示したが、ESD保護装置は、ESD保護機能とそれ以外の機能と有する複合部品(モジュール)等であってもよい。ESD保護装置が複合部品(モジュール)等である場合には、少なくとも、層間接続導体と、層間接続導体にそれぞれ接続された第1及び第2の混合部と、第1及び第2の混合部に接続された他の接続導体(面内接続導体又は他の層間接続導体)とを備えていればよい。
また、セラミック多層基板の表面に、混合部や接続導体が形成されても構わない。この場合、セラミック多層基板の表面に露出する混合部や接続導体は、絶縁性を有するカバー層で被覆したり、蓋状の部材で間隔を設けて覆ったりすることが好ましい。
10,10a,10x ESD保護装置
12 セラミック多層基板
14x 第1の面内接続導体(第2の接続導体)
14a 第1の面内接続導体(第2の接続導体)
14b 第2の面内接続導体(第2の接続導体)
14p,14q 第1の面内接続導体
14m,14n 面内接続導体(引き出し電極)
15p,15s,15t,15r 第1の層間接続導体(第1の接続導体)
16 第3の面内接続導体
16p,16q 第2の面内接続導体
16m,16n 面内接続導体(引き出し電極)
16x 第2の面内接続導体
17a 第1の層間接続導体(第1の接続導体)
17b 第2の層間接続導体
17p,17s,17t,17r 第2の層間接続導体(第7の接続導体)
20a 第1の混合部
20b 第2の混合部
20p,20q,20s,20t,20u,20v 混合部
20x 混合部
21p,21q,21r 空洞
22,24,26,28 シール層
31〜34 絶縁層
80 金属材料
82 無機材料
84 半導体材料
88 空隙

Claims (8)

  1. セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、
    少なくとも1つの前記絶縁層の主面間を貫通するように形成された第1の接続導体と、
    前記第1の接続導体が形成された前記絶縁層の前記主面に沿って前記第1の接続導体と接続するように形成され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、
    前記混合部に接続され、前記混合部が形成された前記絶縁層の前記主面に沿って形成された、又は前記混合部が形成された前記絶縁層若しくは前記混合部が形成された前記絶縁層に隣接する前記絶縁層の主面間を貫通するように形成された、導電性を有する第2の接続導体と、
    を備えていることを特徴とする、ESD保護装置。
  2. 前記第1の接続導体と、前記混合部と、前記第2の接続導体とに接するように、空洞が形成されていることを特徴とする、請求項1に記載のESD保護装置。
  3. 前記混合部は、分散された金属材料と半導体材料とを含むことを特徴とする請求項1又は2に記載のESD保護装置。
  4. 前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛であることを特徴とする、請求項3に記載のESD保護装置。
  5. 前記混合部において、絶縁性を有する無機材料により被覆された金属材料の粒子が、分散していることを特徴とする、請求項1乃至4のいずれか一つに記載のESD保護装置。
  6. 前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞との間との少なくとも一方に延在するシール層をさらに備えていることを特徴とする、請求項1乃至5のいずれか一つに記載のESD保護装置。
  7. 前記第2の接続導体は、前記第1の接続導体が貫通する少なくとも1つの前記絶縁層を貫通するように形成され、
    前記空洞は、第1及び第2の接続導体が貫通する当該絶縁層に、前記第1及び第2の接続導体の間をつなぐように形成され、
    前記混合部は、前記第1及び第2の接続導体が貫通する当該絶縁層の両側に隣接する他の前記絶縁層の当該絶縁層側の主面に沿って形成され、前記空洞部に接することを特徴とする、請求項2乃至6のいずれか一つに記載のESD保護装置。
  8. 前記第1及び第2の接続導体の少なくとも一方が、複数の引き出し電極により外部端子と接続されていることを特徴とする、請求項1乃至7のいずれか一つに記載のESD保護装置。
JP2011025834A 2010-02-15 2011-02-09 Esd保護装置 Active JP5614315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011025834A JP5614315B2 (ja) 2010-02-15 2011-02-09 Esd保護装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010030743 2010-02-15
JP2010030743 2010-02-15
JP2011025834A JP5614315B2 (ja) 2010-02-15 2011-02-09 Esd保護装置

Publications (2)

Publication Number Publication Date
JP2011187439A true JP2011187439A (ja) 2011-09-22
JP5614315B2 JP5614315B2 (ja) 2014-10-29

Family

ID=44793459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025834A Active JP5614315B2 (ja) 2010-02-15 2011-02-09 Esd保護装置

Country Status (1)

Country Link
JP (1) JP5614315B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077790A (zh) * 2012-09-20 2013-05-01 立昌先进科技股份有限公司 一种低电容层积型芯片变阻器及其所使用的过电压保护层
WO2013146189A1 (ja) * 2012-03-28 2013-10-03 株式会社村田製作所 Esd保護装置
DE102015116332A1 (de) 2015-09-28 2017-03-30 Epcos Ag Ableiter und Verfahren zur Herstellung eines Ableiters
JP2023003099A (ja) * 2021-06-23 2023-01-11 Tdk株式会社 過渡電圧保護デバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236260A (ja) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2001043954A (ja) * 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2004241944A (ja) * 2003-02-04 2004-08-26 Murata Mfg Co Ltd 非可逆回路素子、非可逆回路素子の実装構造および通信装置
JP2008227137A (ja) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
WO2008146514A1 (ja) * 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Esd保護デバイス
WO2009001649A1 (ja) * 2007-06-22 2008-12-31 Murata Manufacturing Co., Ltd. Esd保護素子の製造方法
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd保護デバイス
WO2009136535A1 (ja) * 2008-05-08 2009-11-12 株式会社 村田製作所 Esd保護機能内蔵基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236260A (ja) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2001043954A (ja) * 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2004241944A (ja) * 2003-02-04 2004-08-26 Murata Mfg Co Ltd 非可逆回路素子、非可逆回路素子の実装構造および通信装置
JP2008227137A (ja) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
WO2008146514A1 (ja) * 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Esd保護デバイス
WO2009001649A1 (ja) * 2007-06-22 2008-12-31 Murata Manufacturing Co., Ltd. Esd保護素子の製造方法
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd保護デバイス
WO2009136535A1 (ja) * 2008-05-08 2009-11-12 株式会社 村田製作所 Esd保護機能内蔵基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146189A1 (ja) * 2012-03-28 2013-10-03 株式会社村田製作所 Esd保護装置
JPWO2013146189A1 (ja) * 2012-03-28 2015-12-10 株式会社村田製作所 Esd保護装置
US9516728B2 (en) 2012-03-28 2016-12-06 Murata Manufacturing Co., Ltd. ESD protection device
CN103077790A (zh) * 2012-09-20 2013-05-01 立昌先进科技股份有限公司 一种低电容层积型芯片变阻器及其所使用的过电压保护层
DE102015116332A1 (de) 2015-09-28 2017-03-30 Epcos Ag Ableiter und Verfahren zur Herstellung eines Ableiters
US11011890B2 (en) 2015-09-28 2021-05-18 Epcos Ag Arrester and method for manufacturing an arrester
DE102015116332B4 (de) 2015-09-28 2023-12-28 Tdk Electronics Ag Ableiter, Verfahren zur Herstellung des Ableiters und Verfahren zum Betrieb des Ableiters
JP2023003099A (ja) * 2021-06-23 2023-01-11 Tdk株式会社 過渡電圧保護デバイス
JP7322925B2 (ja) 2021-06-23 2023-08-08 Tdk株式会社 過渡電圧保護デバイス

Also Published As

Publication number Publication date
JP5614315B2 (ja) 2014-10-29

Similar Documents

Publication Publication Date Title
JP5557060B2 (ja) Esd保護装置の製造方法
JP5403370B2 (ja) Esd保護装置
JP5590122B2 (ja) Esd保護デバイス
JP4434314B2 (ja) Esd保護デバイス
WO2010067503A1 (ja) Esd保護デバイス
JP5741708B2 (ja) Esd保護デバイス
JP5459295B2 (ja) Esd保護デバイスおよびその製造方法
JPWO2011040437A1 (ja) Esd保護デバイスおよびその製造方法
JP5660412B2 (ja) Esd保護デバイス
JP5614315B2 (ja) Esd保護装置
JP5403075B2 (ja) Esd保護装置
JP5605413B2 (ja) Esd保護デバイスとその製造方法
JP6406450B2 (ja) Esd保護装置およびesd保護装置の製造方法
JP6086151B2 (ja) Esd保護装置
JP6048055B2 (ja) Esd保護デバイスとその製造方法
JP2014235987A (ja) Esd保護装置の製造方法及びesd保護装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5614315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150