[go: up one dir, main page]

JP2011243620A - 成膜方法および成膜装置 - Google Patents

成膜方法および成膜装置 Download PDF

Info

Publication number
JP2011243620A
JP2011243620A JP2010111986A JP2010111986A JP2011243620A JP 2011243620 A JP2011243620 A JP 2011243620A JP 2010111986 A JP2010111986 A JP 2010111986A JP 2010111986 A JP2010111986 A JP 2010111986A JP 2011243620 A JP2011243620 A JP 2011243620A
Authority
JP
Japan
Prior art keywords
gas
oxidizing gas
film
temperature
oxidizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010111986A
Other languages
English (en)
Inventor
Pao-Hwa Chou
保華 周
Kota Umezawa
好太 梅澤
Yosuke Watanabe
要介 渡邉
Masayuki Hasegawa
雅之 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010111986A priority Critical patent/JP2011243620A/ja
Priority to TW100116535A priority patent/TW201209919A/zh
Priority to KR1020110044340A priority patent/KR20110126048A/ko
Priority to US13/106,140 priority patent/US20110281443A1/en
Priority to CN201110126549.1A priority patent/CN102242350B/zh
Publication of JP2011243620A publication Critical patent/JP2011243620A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】３５０℃以下の低温成膜において、従来よりも耐ウエットエッチング性が高い酸化シリコン膜を成膜することができる成膜方法および成膜装置を提供すること。
【解決手段】処理容器内に被処理体（半導体ウエハ）を搬入し、被処理体の温度を３５０℃以下として、Ｓｉソースガスとしてのアミノシランガスと酸化ガスとを前記処理容器内に供給し、被処理体の表面に酸化シリコン膜を形成するにあたり、酸化ガスとして、Ｏ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとで構成されるものを用いる。
【選択図】図１

Description

本発明は、半導体ウエハ等の被処理体に酸化シリコン膜（ＳｉＯ２膜）を成膜する成膜方法および成膜装置に関する。
半導体デバイスにおいては、例えば、ゲート電極側壁部のサイドウォールスペーサーや、ＬＤＤイオン注入のオフセットスペーサー等に酸化シリコン膜（ＳｉＯ２膜）が多用されている。ＳｉＯ２膜を成膜する際には、縦型のバッチ式熱処理装置にて複数の半導体ウエハに対して一括して化学蒸着法（ＣＶＤ）により成膜する技術が用いられている。
近年、半導体デバイスの微細化・集積化の進展にともない、ゲート長の短縮も求められており、不純物拡散をより厳格に防ぐ必要性等から、低温での成膜が指向されている。
低温でＳｉＯ２膜を成膜する技術として、ＳｉソースとしてＢＴＢＡＳ（ビスターシャリブチルアミノシラン）を用い、酸化剤としてＯ２、Ｏ３、酸素ラジカル等を用いてＣＶＤ成膜を行うものが知られている（例えば特許文献１、２、３、４）。これらの技術では、従来６５０〜７００℃であった成膜温度を６００℃以下にすることができるとしている。
特開２００１−１５６０６３号公報 特開２００４−１５３０６６号公報 特開２０００−７７４０３号公報 特開２００８−１０９９０３号公報
最近では一層のゲート長短縮の要請から、さらなる低温成膜が要求されており、３５０℃以下という極めて低い温度での成膜が検討されているが、上述したようなＢＴＢＡＳ（ビスターシャリブチルアミノシラン）とＯ２等とを用いてこのような低温でＣＶＤ成膜して得られたＳｉＯ２膜は、ウエットエッチングレートが極めて大きなものとなってしまう。
本発明は、３５０℃以下の低温成膜において、従来よりも耐ウエットエッチング性が高い酸化シリコン膜を成膜することができる成膜方法および成膜装置を提供することを課題とする。
本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、従来の手法で形成した酸化シリコン膜が３５０℃以下の低温成膜において耐ウエットエッチング性が低下するのは、膜中にアミノ基が取り込まれるためであり、酸化ガスとして従来用いているＯ２ガスの他にＨ２Ｏガスを用いることにより、膜中に取り込まれるアミノ基を減少させて耐ウエットエッチング性を向上させ得ることを見出した。
本発明は、このような知見に基づいてなされたものであり、処理容器内に被処理体を搬入し、被処理体の温度を３５０℃以下として、Ｓｉソースガスとしてのアミノシランガスと酸化ガスとを前記処理容器内に供給し、被処理体の表面に酸化シリコン膜を形成する成膜方法であって、前記酸化ガスは、Ｏ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとで構成されることを特徴とする成膜方法を提供する。
また、本発明は、真空保持可能な縦型で筒体状をなす処理容器と、前記被処理体を複数段に保持した状態で前記処理容器内に収容される保持部材と、前記処理容器に対して前記保持部材を搬入出する搬入出機構と、Ｓｉソースガスとしてアミノシランガスを前記処理容器内に供給するＳｉソース供給機構と、Ｏ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとで構成される酸化ガスを前記処理容器内へ供給する酸化ガス供給機構と、被処理体の温度を３５０℃以下に制御する温度制御機構とを具備し、前記処理容器内に、前記Ｓｉソース供給機構から前記アミノシランガスが供給され、前記酸化ガス供給機構からＯ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとが供給されて被処理体の表面にＣＶＤにより酸化シリコン膜が形成されることを特徴とする成膜装置を提供する。
本発明によれば、Ｓｉソースガスとしてアミノシランガスを用い、酸化ガスとして、Ｏ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとで構成されるものを用いるので、第２酸化ガスによりアミノ基を酸化させてアミノ基の膜中への取り込み量を減少させることができ、酸化ガスとして第１酸化ガスのみを用いる場合よりも耐ウエットエッチング性を高くすることができる。
本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す縦断面図。 本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す横断面図。 酸化ガスとして、Ｏ２ガスのみを用いた場合と、Ｏ２ガスとＨ２Ｏガスを用いた場合とについて、温度を変えて成膜したＳｉＯ２膜の耐ウエットエッチング性を確認した結果を示す図である。 酸化ガスとして、Ｏ２ガスのみを用いた場合と、Ｏ２ガスとＨ２Ｏガスを用いた場合とについて、温度を変えて成膜したＳｉＯ２膜の密度を示す図である。 酸化ガスとして、Ｏ２ガスのみを用いた場合と、Ｏ２ガスとＨ２Ｏガスを用いた場合とについて、温度を変えて成膜したＳｉＯ２膜のＨ、Ｎ、Ｃの濃度を示す図である。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。
図１は本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す縦断面図、図２は図１の成膜装置を示す横断面図である。なお、図２においては、加熱装置を省略している。
成膜装置１００は、下端が開口され、上部が閉塞された円筒体状の処理容器１を有している。この処理容器１の全体は、例えば石英により形成されており、この処理容器１内の上端部には、石英製の天井板２が設けられて封止されている。また、この処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。
上記マニホールド３は処理容器１の下端を支持しており、このマニホールド３の下方から被処理体として多数枚、例えば５０〜１００枚の半導体ウエハＷを多段に載置可能な石英製のウエハボート５が処理容器１内に挿入可能となっている。このウエハボート５は３本の支柱６を有し（図２参照）、支柱６に形成された溝により多数枚のウエハＷが支持されるようになっている。
このウエハボート５は、石英製の保温筒７を介してテーブル８上に載置されており、このテーブル８は、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９を貫通する回転軸１０上に支持される。
そして、この回転軸１０の貫通部には、例えば磁性流体シール１１が設けられており、回転軸１０を気密にシールしつつ回転可能に支持している。また、蓋部９の周辺部とマニホールド３の下端部との間には、例えばＯリングよりなるシール部材１２が介設されており、これにより処理容器１内のシール性を保持している。
上記の回転軸１０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム１３の先端に取り付けられており、ウエハボート５および蓋部９等を一体的に昇降して処理容器１内に対して挿脱されるようになっている。なお、上記テーブル８を上記蓋部９側へ固定して設け、ウエハボート５を回転させることなくウエハＷの処理を行うようにしてもよい。
また、成膜装置１００は、処理容器１内へ酸化ガスを供給する酸化ガス供給機構１４と、処理容器１内へＳｉソースガスとしてアミノシランガス、例えばＢＴＢＡＳ（ビスターシャリブチルアミノシラン）を供給するＳｉソースガス供給機構１５と、処理容器１内へパージガスとして不活性ガス、例えばＮ２ガスを供給するパージガス供給機構１６とを有している。
酸化ガス供給機構１４は、第１酸化ガス（例えばＯ２ガス）を供給する第１酸化ガス供給源１７と、第２酸化ガス（例えばＨ２Ｏガス）を供給する第２酸化ガス供給源１８とを有している。第１酸化ガス供給源１７には第１酸化ガスを導く第１酸化ガス配管１９が接続され、この第１酸化ガス配管１９にはマニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる第１酸素ガス分散ノズル２０が接続されている。また、第２酸化ガス供給源１８には第２酸化ガスを導く第２酸化ガス配管２１が接続され、この第２酸化ガス配管２１にはマニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる第２酸化ガス分散ノズル２２が接続されている。第１酸化ガス分散ノズル２０の垂直部分および第２酸化ガス分散ノズル２２の垂直部分は、処理容器１の内部に垂直に設けられた凹部３１内に収容されている。そして、これら第１酸化ガス分散ノズル２０および第２酸化ガス分散ノズル２２の垂直部分には、それぞれ複数のガス吐出孔２０ａ、２２ａが所定の間隔をおいて形成されており、各ガス吐出孔２０ａから水平方向にウエハＷに向けて略均一に第１酸化ガス、例えばＯ２ガスが吐出され、各ガス吐出孔２２ａから水平方向にウエハＷに向けて略均一に第２酸化ガス、例えばＨ２Ｏガスが吐出されるようになっている。なお、第１酸化ガスと第２酸化ガスは、処理容器１内で１本の分散インジェクター内に合流させてもよい。
また、Ｓｉソースガス供給機構１５は、Ｓｉソースガス供給源２３と、このＳｉソースガス供給源２３からＳｉソースガスを導くＳｉソースガス配管２４と、このＳｉソースガス配管２４に接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＳｉソースガス分散ノズル２５とを有している。ここではＳｉソースガス分散ノズル２５は上記凹部３１を挟むように２本設けられており（図２参照）、各Ｓｉソースガス分散ノズル２５には、その長さ方向に沿って複数のガス吐出孔２５ａが所定の間隔を隔てて形成されており、各ガス吐出孔２５ａから水平方向にウエハＷに向けて略均一にＳｉソースガスとしてのアミノシランガス、例えばＢＴＢＡＳガスを吐出することができるようになっている。なお、このＳｉソースガス分散ノズル２５は１本のみであってもよい。
さらに、パージガス供給機構１６は、パージガス供給源２６と、パージガス供給源２６からパージガスを導くパージガス配管２７と、このパージガス配管２７に接続され、マニホールド３の側壁を貫通して設けられたパージガスノズル２８とを有している。パージガスとしては不活性ガス例えばＮ２ガスを好適に用いることができる。
第１酸化ガス配管１９、第２酸化ガス配管２１、Ｓｉソースガス配管２４、パージガス配管２７には、それぞれ開閉弁１９ａ、２１ａ、２４ａ、２７ａおよびマスフローコントローラのような流量制御器１９ｂ、２１ｂ、２４ｂ、２７ｂが設けられており、第１酸化ガス、第２酸化ガス、Ｓｉソースガスおよびパージガスをそれぞれ流量制御しつつ供給することができるようになっている。
一方、処理容器１の凹部３１の反対側の部分には、処理容器１内を真空排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１のこの排気口３７に対応する部分には、排気口３７を覆うように断面コ字状に成形された排気口カバー部材３８が接合により取り付けられている。この排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を規定している。そして、このガス出口３９から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器１の外周を囲むようにしてこの処理容器１およびその内部のウエハＷを加熱する筒体状の加熱装置４０が設けられている。また、ウエハボート５近傍の所定位置には熱電対等の温度センサー（図示せず）が設けられており、半導体ウエハＷの温度が制御されるようになっている。
成膜装置１００の各構成部の制御、例えばバルブ１９ａ、２１ａ、２４ａ、２７ａの開閉による各ガスの供給・停止、マスフローコントローラ１９ｂ、２１ｂ、２４ｂ、２７ｂによるガス流量の制御、真空排気機構による排気制御、および加熱装置４０の制御によるウエハＷの温度制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。すなわち、コントローラ５０は、ガス供給制御機構、温度制御機構等として機能する。コントローラ５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、コントローラ５０には、成膜装置１００で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部５２が接続されている。レシピは記憶部５２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置１００での所望の処理が行われる。
次に、以上のように構成された成膜装置を用いて行なわれる本実施形態に係るＳｉＯ２膜の成膜方法について説明する。
まず、常温において、例えば５０〜１００枚の被処理体である半導体ウエハＷが搭載された状態のウエハボート５を予め所定の温度に制御された処理容器１内にその下方から上昇させることによりロードし、蓋部９でマニホールド３の下端開口部を閉じることにより処理容器１内を密閉空間とする。半導体ウエハＷとしては、直径３００ｍｍのものが例示されるが、これに限るものではない。
そして処理容器１内を真空引きして所定の減圧雰囲気に維持するととともに、加熱装置４０への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート５を回転させた状態で成膜処理を開始する。
成膜処理に際しては、処理容器１内に、Ｓｉソースガス供給機構１５のＳｉソースガス供給源２３からＳｉソースガス配管２４およびＳｉソースガス分散ノズル２５を介してＳｉソースガスであるアミノシランガス、例えばＢＴＢＡＳを供給するとともに、酸化ガス供給機構１４の第１酸化ガス供給源１７から第１酸化ガス配管１９および第１酸化ガス分散ノズル２０を介して第１酸化ガス、例えばＯ２ガスを供給し、第２酸化ガス供給源１８から第２酸化ガス配管２１および第１酸化ガス分散ノズル２２を介して第２酸化ガス、例えばＨ２Ｏガスを供給し、ＣＶＤにより酸化シリコン膜（ＳｉＯ２膜）を成膜する。成膜温度としては３５０℃以下の低温を用いる。
従来は、ＳｉソースガスとしてアミノシランガスであるＢＴＢＡＳを用い、酸化ガスとしてＯ２ガスのみを用いたＣＶＤにより酸化シリコン膜（ＳｉＯ２膜）の成膜が行われていたが、これらを用いて３５０℃以下の低温で成膜を行うと、耐ウエットエッチング性が低下することが判明した。これは、アミノシランガスを用いて成膜することにより、アミノ基が膜中に取り込まれるためであると考えられる。
酸化ガスとしては酸化力が大きいことが求められ、そのような酸化力の大きいガスとして従来Ｏ２ガスが用いられていたが、Ｏ２ガスはアミノシランガス中のＳｉを酸化する能力は高いものの、アミノ基を酸化して分解させる能力が低いことが判明した。そのため、酸化ガスとしてＯ２ガスのみを用いた場合には、アミノ基が膜中に取り込まれるのである。
アミノ基を酸化させて分解させるためには、Ｈ２ＯのようなＨを含む酸化ガスを用いることが有効である。しかし、Ｈ２ＯのみではＳｉを酸化させる機能が小さい。
そこで、本実施形態では、酸化ガスとして、典型的には、第１酸化ガスであるＯ２ガスと、第２酸化ガスであるＨ２Ｏガスとを用いる。第１酸化ガスとしてはＯ３ガスを用いることもできる。また、第２酸化ガスとしては、他のＨを含む酸化ガスであるＨ２Ｏ２ガスを用いることもできる。したがって、第１酸化ガスとしてはＯ２ガスおよびＯ３ガスのうち少なくとも一方からなるものを挙げることができ、第２酸化ガスとしてはＨ２ＯガスおよびＨ２Ｏ２ガスのうち少なくとも一方からなるものを挙げることができる。
Ｓｉソースガスとしてのアミノシランガスとしては、ＢＴＢＡＳに限らず、他のアミノシランガス、例えばトリ−ジメチルアミノシラン（３ＤＭＡＳ）、テトラ−ジメチルアミノシラン（４ＤＭＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）等を用いることができる。
成膜の際の流量は、Ｓｉソースガスの流量：０．０５〜１ｌ／ｍｉｎ（ｓｌｍ）、第１酸化ガスの流量：０．０５〜１０ｌ／ｍｉｎ（ｓｌｍ）、第２酸化ガスの流量：０．０５〜１０ｌ／ｍｉｎ（ｓｌｍ）が例示される。また、処理容器内の圧力は２７〜１３３３Ｐａ（０．２〜１０Ｔｏｒｒ）が好ましい。Ｓｉソースガスと酸化ガス（第１酸化ガス＋第２酸化ガス）の流量比は０．０１〜１０であることが好ましい。また、第１酸化ガスと第２酸化ガスの流量比（第１酸化ガス／第２酸化ガス）は
０．０１〜１０であることが好ましい。
成膜温度は、上述のように３５０℃以下であり、室温でも成膜が可能である。より好ましい成膜温度は、２５０〜３５０℃である。
成膜が終了した後、処理容器１内を真空引きし、パージガス供給源２６からパージガス配管２７およびパージガスノズル２８を介してパージガス、例えばＮ２ガスを処理容器１内に供給し、処理容器１内をパージし、その後、処理容器１内を常圧に戻してウエハボート５の入れ替えを行う。
このようにして成膜された酸化シリコン膜（ＳｉＯ２膜）は、従来のアミノシランガスとＯ２ガスを用いた成膜に比べ、膜中へのアミノ基の取り込み量が減少し、膜の密度が上昇するため、耐ウエットエッチング性を上昇させることができる。
このことを確認した実験結果について図３〜５を参照して説明する。
まず、ＳｉソースをＢＴＢＡＳに固定し、酸化ガスとして、Ｏ２ガスのみを用いた場合Ａと、Ｏ２ガスとＨ２Ｏガスを用いた場合Ｂとについて、温度を変えて成膜を行い、成膜されたＳｉＯ２膜の耐ウエットエッチング性を確認した。
その結果を図３に示す。図３は、横軸に成膜温度をとり、縦軸にウエットエッチングに用いる薬液である希フッ酸（１００：１ＤＨＦ）による規格化したエッチングレートをとって、上記Ａの場合とＢの場合とについて温度に対する耐ウエットエッチング性の変化を示す図である。なお、規格化したエッチングレートは、熱酸化膜のフッ酸（１００：１ＤＨＦ）によるエッチングレートを１として示した値である。また、Ｂの場合のＯ２ガスとＨ２Ｏガスの流量比は０．６とした。
図３に示すように、Ａの酸化ガスとしてＯ２ガスのみを用いた場合には、成膜温度が３５０℃以下になるとエッチングレートが急激に上昇するが、Ｂの酸化ガスとしてＯ２ガスとＨ２Ｏガスを用いた場合には、成膜温度が低下してもエッチングレートがあまり低下せず、希フッ酸によるエッチングレートは、成膜温度３００℃では、酸化ガスとしてＯ２ガスのみを用いた場合が熱酸化膜の３８．６倍であったものが２６．２倍まで改善され、成膜温度２５０℃では、酸化ガスとしてＯ２ガスのみを用いた場合が熱酸化膜の１０７．８倍であったものが２８．１倍と大きく改善された。このことから、酸化ガスとしてＯ２ガスとＨ２Ｏガスの両方を用いた場合の耐ウエットエッチング性向上効果が確認された。
次に、上述したＡおよびＢの酸化ガスを用いて温度を変えて成膜したＳｉＯ２膜について、膜の密度を把握した。その結果を図４に示す。図４は、横軸に成膜温度をとり、縦軸に膜の密度をとって、上記Ａの場合とＢの場合とについて温度に対する密度の変化を示す図である。
図４に示すように、Ａの酸化ガスとしてＯ２ガスのみを用いた場合には、成膜温度が低下するに従って膜の密度が低下しているが、Ｂの酸化ガスとしてＯ２ガスとＨ２Ｏガスを用いた場合には、成膜温度が低下しても膜の密度は低下せず、むしろ上昇しており、４００℃ではＡの場合、Ｂの場合とも同じ膜密度であったものが、３５０℃以下において、膜の密度はＡのＯ２ガスのみの場合よりもＢのＯ２ガスとＨ２Ｏガスを用いた場合のほうが高くなり、その差は成膜温度が低下するに従って大きくなることが確認された。このことから、酸化ガスとしてＯ２ガスとＨ２Ｏガスを用いることにより、３５０℃以下において耐ウエットエッチング性が向上するのは、膜の密度が上昇することによるものであることが理解される。
次に、上記ＡおよびＢの酸化ガスを用いて温度を変えて成膜したＳｉＯ２膜について、膜中のアミノ基の取り込み量を把握するため、二次イオン質量分析計（ＳＩＭＳ）により、アミノ基を構成するＨ、Ｎ、Ｃの膜中濃度を分析した。その結果を図５に示す。図５の（ａ）は成膜温度に対する膜中のＨ濃度の変化を示し、（ｂ）は成膜温度に対する膜中のＮ濃度の変化を示し、（ｃ）は成膜温度に対する膜中のＣ濃度の変化を示す。
図５に示すように、Ａの酸化ガスとしてＯ２ガスのみを用いた場合、Ｂの酸化ガスとしてＯ２ガスとＨ２Ｏガスを用いた場合ともに、成膜温度が低下するに従って、アミノ基を構成するＨ、Ｎ、Ｃの量が増加しているが、成膜温度が低下するに従って、Ａの酸化ガスとしてＯ２ガスのみを用いた場合よりも、Ｂの酸化ガスとしてＯ２ガスとＨ２Ｏガスを用いた場合のほうがアミノ基を構成するＨ、Ｎ、Ｃの増加割合が低くなっていることが確認された。このことより、酸化ガスとしてＯ２ガスとＨ２Ｏガスを用いることにより、３５０℃以下の低温成膜において、膜中に取り込まれるアミノ基の量が低下することが確認された。
以上の実験結果から、酸化ガスとしてＯ２ガスとＨ２Ｏガスを用いることにより、低温成膜において膜中へのアミノ基の取り込み量が減少する結果、膜密度の低下が抑制され、耐ウエットエッチング性が向上することが強く支持される。
なお、本発明は上記実施形態に限定されることなく、種々変形可能である。例えば、上記実施形態では本発明を複数の半導体ウエハを搭載して一括して成膜を行うバッチ式の成膜装置に適用した例を示したが、これに限らず、一枚のウエハ毎に成膜を行う枚葉式の成膜装置に適用することもできる。
また、上記実施形態においては、熱ＣＶＤによりＳｉＯ２膜を成膜した場合について示したが、成膜の際に適宜の方法でプラズマを生成するプラズマＣＶＤであってもよい。
さらに、上記実施形態においては、Ｓｉソースガスと酸化ガスとを同時に供給する通常のＣＶＤの例を示したが、Ｓｉソースと酸化ガスとを間欠的に供給しながら原子層レベルまたは分子層レベルで交互に繰り返し成膜するＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いてＳｉＯ２膜を成膜してもよい。この場合に、第１酸化ガスと第２酸化ガスとは同時に供給しても、別個に供給してもよい。また、酸化ガスを供給する際にプラズマ化してもよい。
さらにまた、上記実施形態では、被処理体として半導体ウエハを用いた場合について説明したが、半導体ウエハに限定されず、ＬＣＤガラス基板等の他の基板を用いることができることはいうまでもない。
１；処理容器
５；ウエハボート
１４；酸化ガス供給機構
１５；Ｓｉソースガス供給機構
１６；パージガス供給機構
１７；第１酸化ガス供給源
１８；第２酸化ガス供給源
２３；Ｓｉソースガス供給源
４０；加熱機構
１００；成膜装置
Ｗ；半導体ウエハ（被処理体）

Claims (9)

  1. 処理容器内に被処理体を搬入し、被処理体の温度を３５０℃以下として、Ｓｉソースガスとしてのアミノシランガスと酸化ガスとを前記処理容器内に供給し、被処理体の表面に酸化シリコン膜を形成する成膜方法であって、
    前記酸化ガスは、Ｏ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとで構成されることを特徴とする成膜方法。
  2. 前記第１酸化ガスと第２酸化ガスの流量比は０．０１〜１０であることを特徴とする請求項１に記載の成膜方法。
  3. 前記被処理体の温度は室温以上３５０℃以下であることを特徴とする請求項１または請求項２に記載の成膜方法。
  4. 前記被処理体の温度は２５０〜３５０℃であることを特徴とする請求項３に記載の成膜方法。
  5. 複数の被処理体を一括して前記処理容器内に挿入し、これら複数の被処理体に対して一括して酸化シリコン膜を形成することを特徴とする請求項１から請求項４のいずれか１項に記載の成膜方法。
  6. 真空保持可能な縦型で筒体状をなす処理容器と、
    前記被処理体を複数段に保持した状態で前記処理容器内に収容される保持部材と、
    前記処理容器に対して前記保持部材を搬入出する搬入出機構と、
    Ｓｉソースガスとしてアミノシランガスを前記処理容器内に供給するＳｉソース供給機構と、
    Ｏ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとで構成される酸化ガスを前記処理容器内へ供給する酸化ガス供給機構と、
    被処理体の温度を３５０℃以下に制御する温度制御機構と
    を具備し、
    前記処理容器内に、前記Ｓｉソース供給機構から前記アミノシランガスが供給され、前記酸化ガス供給機構からＯ２ガスおよびＯ３ガスの少なくとも一方からなる第１酸化ガスと、Ｈ２ＯガスおよびＨ２Ｏ２ガスの少なくとも一方からなる第２酸化ガスとが供給されて被処理体の表面にＣＶＤにより酸化シリコン膜が形成されることを特徴とする成膜装置。
  7. 前記酸化ガス供給機構は、前記第１酸化ガスと第２酸化ガスの流量比が０．０１〜１０となるようにこれらを供給することを特徴とする請求項６に記載の成膜装置。
  8. 前記温度制御機構は、被処理体の温度が室温以上３５０℃以下となるように制御することを特徴とする請求項６または請求項７に記載の成膜装置。
  9. 前記温度制御機構は、前記被処理体の温度が２５０〜３５０℃となるように制御する特徴とする請求項８に記載の成膜装置。
JP2010111986A 2010-05-14 2010-05-14 成膜方法および成膜装置 Pending JP2011243620A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010111986A JP2011243620A (ja) 2010-05-14 2010-05-14 成膜方法および成膜装置
TW100116535A TW201209919A (en) 2010-05-14 2011-05-11 Film formation method and film formation apparatus
KR1020110044340A KR20110126048A (ko) 2010-05-14 2011-05-12 성막 방법 및 성막 장치
US13/106,140 US20110281443A1 (en) 2010-05-14 2011-05-12 Film formation method and film formation apparatus
CN201110126549.1A CN102242350B (zh) 2010-05-14 2011-05-13 成膜方法和成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010111986A JP2011243620A (ja) 2010-05-14 2010-05-14 成膜方法および成膜装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013266593A Division JP2014064039A (ja) 2013-12-25 2013-12-25 成膜方法および成膜装置

Publications (1)

Publication Number Publication Date
JP2011243620A true JP2011243620A (ja) 2011-12-01

Family

ID=44912152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010111986A Pending JP2011243620A (ja) 2010-05-14 2010-05-14 成膜方法および成膜装置

Country Status (5)

Country Link
US (1) US20110281443A1 (ja)
JP (1) JP2011243620A (ja)
KR (1) KR20110126048A (ja)
CN (1) CN102242350B (ja)
TW (1) TW201209919A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014536A (ja) * 2012-04-12 2018-01-25 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 酸化ケイ素薄膜の高温原子層堆積
JP2018078326A (ja) * 2012-03-09 2018-05-17 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ディスプレイ・デバイスのためのバリア材料
WO2018179924A1 (ja) * 2017-03-29 2018-10-04 株式会社Adeka 原子層堆積法による酸化イットリウム含有薄膜の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
CN106467980B (zh) * 2015-08-21 2019-01-29 东莞市中镓半导体科技有限公司 一种大型垂直式hvpe反应室的装配辅助装置
KR102018318B1 (ko) * 2018-09-11 2019-09-04 주식회사 유진테크 박막 형성 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
WO2004027849A1 (ja) * 2002-09-20 2004-04-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP2006269621A (ja) * 2005-03-23 2006-10-05 Mitsui Eng & Shipbuild Co Ltd Ａｌｄによる薄膜形成方法および装置
JP2007526399A (ja) * 2004-03-05 2007-09-13 レール・リキード−ソシエテ・アノニム・ア・ディレクトワール・エ・コンセイユ・ドゥ・スールベイランス・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 絶縁膜または金属膜を形成する方法
WO2009006272A1 (en) * 2007-06-28 2009-01-08 Advanced Technology Materials, Inc. Precursors for silicon dioxide gap fill
JP2009147299A (ja) * 2007-10-03 2009-07-02 Applied Materials Inc Ｓｉ及び金属ナノ結晶核形成のためのプラズマ表面処理
JP2009206500A (ja) * 2008-02-01 2009-09-10 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164019B2 (ja) * 1997-05-21 2001-05-08 日本電気株式会社 酸化シリコン膜およびその形成方法と成膜装置
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
JP4589984B2 (ja) * 2007-06-08 2010-12-01 東京エレクトロン株式会社 微細パターンの形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168930A (ja) * 1992-11-30 1994-06-14 Nec Corp 化学気相成長法と化学気相成長装置および多層配線の製造方法
WO2004027849A1 (ja) * 2002-09-20 2004-04-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
JP2007526399A (ja) * 2004-03-05 2007-09-13 レール・リキード−ソシエテ・アノニム・ア・ディレクトワール・エ・コンセイユ・ドゥ・スールベイランス・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 絶縁膜または金属膜を形成する方法
JP2006269621A (ja) * 2005-03-23 2006-10-05 Mitsui Eng & Shipbuild Co Ltd Ａｌｄによる薄膜形成方法および装置
WO2009006272A1 (en) * 2007-06-28 2009-01-08 Advanced Technology Materials, Inc. Precursors for silicon dioxide gap fill
JP2011511881A (ja) * 2007-06-28 2011-04-14 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 二酸化ケイ素ギャップ充填材のための前駆体
JP2009147299A (ja) * 2007-10-03 2009-07-02 Applied Materials Inc Ｓｉ及び金属ナノ結晶核形成のためのプラズマ表面処理
JP2009206500A (ja) * 2008-02-01 2009-09-10 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078326A (ja) * 2012-03-09 2018-05-17 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ディスプレイ・デバイスのためのバリア材料
JP2018014536A (ja) * 2012-04-12 2018-01-25 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 酸化ケイ素薄膜の高温原子層堆積
WO2018179924A1 (ja) * 2017-03-29 2018-10-04 株式会社Adeka 原子層堆積法による酸化イットリウム含有薄膜の製造方法
US11335896B2 (en) 2017-03-29 2022-05-17 Adeka Corporation Method for producing yttrium oxide-containing thin film by atomic layer deposition

Also Published As

Publication number Publication date
KR20110126048A (ko) 2011-11-22
CN102242350A (zh) 2011-11-16
US20110281443A1 (en) 2011-11-17
CN102242350B (zh) 2014-12-31
TW201209919A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5661262B2 (ja) 成膜方法および成膜装置
KR101174953B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
JP5258229B2 (ja) 成膜方法および成膜装置
JP5250600B2 (ja) 成膜方法および成膜装置
JP5514129B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
TWI529835B (zh) 膜形成方法及膜形成設備
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20120288625A1 (en) Gas supply apparatus, thermal treatment apparatus, gas supply method, and thermal treatment method
JP5693348B2 (ja) 成膜方法および成膜装置
KR102182995B1 (ko) 성막 장치 및 성막 방법
JP2011243620A (ja) 成膜方法および成膜装置
JP5221089B2 (ja) 成膜方法、成膜装置および記憶媒体
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5575299B2 (ja) 成膜方法および成膜装置
JP5839514B2 (ja) 成膜方法、成膜装置、および成膜装置の使用方法
JP5201934B2 (ja) 基板処理装置のメタル汚染低減方法
US9552981B2 (en) Method and apparatus for forming metal oxide film
JP2014064039A (ja) 成膜方法および成膜装置
JP2009088236A (ja) 成膜方法、成膜装置及び記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008