JP2012054685A - Wideband amplifier - Google Patents
Wideband amplifier Download PDFInfo
- Publication number
- JP2012054685A JP2012054685A JP2010194201A JP2010194201A JP2012054685A JP 2012054685 A JP2012054685 A JP 2012054685A JP 2010194201 A JP2010194201 A JP 2010194201A JP 2010194201 A JP2010194201 A JP 2010194201A JP 2012054685 A JP2012054685 A JP 2012054685A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- bias
- current
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、広帯域増幅器に関する。 The present invention relates to a broadband amplifier.
種々の周波数帯域に適用可能な広帯域増幅器が従来より種々提案されている。
図5は抵抗フィードバックを用いた従来の広帯域増幅器の例である(非特許文献1参照)。
この広帯域増幅器は、入力信号を電圧−電流変換して出力するMOSトランジスタQ1と、MOSトランジスタQ1から流れる電流を出力電圧に変換する第1の抵抗素子R1と、出力信号をMOSトランジスタQ1の入力にフィードバックする第2の抵抗素子R2と、フィードバックノード前後のバイアスをDCカットするための容量C1と、抵抗素子R3及び電圧源VG1を有しMOSトランジスタのゲートへのバイアスを可変設定するバイアス回路と、を備えている。
Various broadband amplifiers that can be applied to various frequency bands have been proposed.
FIG. 5 shows an example of a conventional broadband amplifier using resistance feedback (see Non-Patent Document 1).
This wideband amplifier includes a MOS transistor Q1 that converts an input signal into voltage-current and outputs it, a first resistance element R1 that converts a current flowing from the MOS transistor Q1 into an output voltage, and an output signal as an input to the MOS transistor Q1. A second resistance element R2 that feeds back, a capacitor C1 for DC-cutting the bias before and after the feedback node, a bias circuit that includes the resistance element R3 and the voltage source VG1, and variably sets the bias to the gate of the MOS transistor; It has.
図5において、入力された信号はMOSトランジスタQ1によって電圧−電流変換される。MOSトランジスタQ1から出力された電流信号は負荷抵抗R1によって電圧信号に変換されて出力される。また出力信号の一部はフィードバック抵抗R2とDCカットのための容量C1を介してトランジスタQ1の入力へフィードバックされる。 In FIG. 5, the input signal is voltage-current converted by the MOS transistor Q1. The current signal output from the MOS transistor Q1 is converted into a voltage signal by the load resistor R1 and output. A part of the output signal is fed back to the input of the transistor Q1 through the feedback resistor R2 and the capacitor C1 for DC cut.
図5におけるフィードバック型の広帯域増幅器はシングルエンド出力である。
差動出力の回路の場合には二次歪で発生する不要な出力は同相成分として表れ、差動出力で見た場合に打ち消されるので二次歪み耐性は比較的良好である。
しかし、シングルエンド出力の場合は差動化による打ち消し作用がないので二次歪みに弱い。また、一般的に、MOSトランジスタQ1は、相互コンダクタンスgmの電流効率を重視してバイアスされる。即ち、できるだけ少ないドレイン電流で高いgmを得るようにしている。このため、図5のような回路の二次歪み耐性はよくない。
The feedback type broadband amplifier in FIG. 5 has a single-ended output.
In the case of a differential output circuit, an unnecessary output generated by the secondary distortion appears as an in-phase component and is canceled when viewed from the differential output, so that the secondary distortion resistance is relatively good.
However, in the case of a single-ended output, since there is no canceling action due to the differential, it is vulnerable to secondary distortion. In general, the MOS transistor Q1 is biased with emphasis on the current efficiency of the mutual conductance gm. That is, a high gm is obtained with as little drain current as possible. For this reason, the secondary distortion resistance of the circuit as shown in FIG. 5 is not good.
本発明は、上述のような状況に鑑みてなされたものであり、RF(Radio Frequency)で動作する、シングルエンド出力であるフィードバック型の広帯域増幅器において、特に二次歪み耐性に優れたフィードバック型の広帯域増幅器を実現することを目的としている。 The present invention has been made in view of the above situation, and is a feedback type broadband amplifier that operates at RF (Radio Frequency) and is a single-ended output, and is particularly excellent in resistance to secondary distortion. The purpose is to realize a broadband amplifier.
上記目的を達成するべく、ここに、以下に列記するような技術を提案する。
(1)入力信号を電圧−電流変換して出力するMOSトランジスタと、
前記MOSトランジスタの出力電流を出力電圧に変換する第1の抵抗素子と
前記出力電圧を前記MOSトランジスタの入力にフィードバックする第2の抵抗素子と、
前記MOSトランジスタの入力へのバイアスを設定する第1のバイアス回路と、
を備え、
前記MOSトランジスタのドレイン電流が流れるように、且つ、前記MOSトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるように、前記第1のバイアス回路によるバイアス値が設定されていることを特徴とする広帯域増幅器。
In order to achieve the above object, the following techniques are proposed here.
(1) a MOS transistor for converting an input signal into voltage-current and outputting it;
A first resistance element that converts an output current of the MOS transistor into an output voltage; a second resistance element that feeds back the output voltage to an input of the MOS transistor;
A first bias circuit for setting a bias to the input of the MOS transistor;
With
The bias value by the first bias circuit is set so that the drain current of the MOS transistor flows and the absolute value of the component obtained by differentiating the drain current of the MOS transistor twice with respect to the gate voltage is minimized. A wideband amplifier characterized by comprising:
上記(1)の広帯域増幅器では、ドレイン電流をバイアス電圧で二回微分した成分の絶対値が極小となるように、すなわち、絶対値が極めて小さく略ゼロとなるようにバイアスが設定されることによって、フィードバックによってゲインは変化しないまま、二次歪が大幅に低減される。 In the broadband amplifier of (1) above, the bias is set so that the absolute value of the component obtained by differentiating the drain current twice with the bias voltage is minimized, that is, the absolute value is extremely small and substantially zero. The second order distortion is greatly reduced while the gain is not changed by the feedback.
(2)前記MOSトランジスタと前記第1の抵抗素子との間に接続され、前記MOSトランジスタの出力電流をテール電流とするカスコードトランジスタと、
前記カスコードトランジスタの入力へのバイアスを設定する第2のバイアス回路と、
を更に備え、
前記第1の抵抗素子は、前記カスコードトランジスタに流れる電流を出力電圧に変換することを特徴とする(1)の広帯域増幅器。
(2) a cascode transistor connected between the MOS transistor and the first resistance element and having an output current of the MOS transistor as a tail current;
A second bias circuit for setting a bias to the input of the cascode transistor;
Further comprising
The wideband amplifier according to (1), wherein the first resistance element converts a current flowing through the cascode transistor into an output voltage.
上記(2)の広帯域増幅器では、(1)の広帯域増幅器において特に、カスコードトランジスタによってMOSトランジスタに対する容量負荷への影響が抑制されるためゲインが補完され、更に、MOSトランジスタのVDSの変動が抑制されて動作点の確保が容易になる。 In the broadband amplifier of (2) above, the gain is complemented because the influence of the cascode transistor on the capacitive load is suppressed by the cascode transistor, and the fluctuation of VDS of the MOS transistor is further suppressed. This makes it easy to secure the operating point.
(3)前記第1のバイアス回路は当該バイアスを可変設定することを特徴とする(1)又は(2)の広帯域増幅器。
上記(3)の広帯域増幅器では、(1)又は(2)の広帯域増幅器において特に、バイアスを可変設定しつつ二次歪み耐性(iip2)の変化をモニタしながら該バイアスの最適値を選択することができる。
(3) The broadband amplifier according to (1) or (2), wherein the first bias circuit variably sets the bias.
In the wideband amplifier of (3), particularly, in the wideband amplifier of (1) or (2), the optimum value of the bias is selected while monitoring the change of the second-order distortion resistance (ipp2) while variably setting the bias. Can do.
ドレイン電流をバイアス電圧で二回微分した成分がゼロとなるようにバイアスが設定されることによって、フィードバックによってゲインは変化しないまま、二次歪み耐性が大幅に改善された広帯域増幅器を実現することができる。 By setting the bias so that the component obtained by differentiating the drain current twice with the bias voltage becomes zero, it is possible to realize a wideband amplifier with greatly improved second-order distortion resistance without changing the gain by feedback. it can.
以下に図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
(第1の実施の形態)
本発明に係る広帯域増幅器は、MOSトランジスタの基本バイアス回路を用いて構成されている。そこで、以下に本発明の前提となるMOSトランジスタの基本バイアス回路について説明する。
Hereinafter, the present invention will be clarified by describing embodiments of the present invention in detail with reference to the drawings.
(First embodiment)
The broadband amplifier according to the present invention is configured using a basic bias circuit of a MOS transistor. Therefore, a basic bias circuit of a MOS transistor which is a premise of the present invention will be described below.
図1はMOSトランジスタの基本バイアス回路である。
MOSトランジスタへ任意のゲート電圧VGとドレイン電圧VDを与えている。
この回路では任意のVGに対してドレイン電流IDが流れる。
ID=aW/L(VG−Vp)2
ここで、aW/LはMOSトランジスタのチャネル幅及びチャネル長さ等により決まる定数、Vpはピンチオフ電圧である。
FIG. 1 shows a basic bias circuit of a MOS transistor.
Arbitrary gate voltage VG and drain voltage VD are applied to the MOS transistor.
In this circuit, a drain current ID flows for an arbitrary VG.
ID = aW / L (VG−Vp) 2
Here, aW / L is a constant determined by the channel width and channel length of the MOS transistor, and Vp is a pinch-off voltage.
図2は、図1においてゲートに供給するバイアス電圧VGを変化させたときのドレイン電流IDと、ドレイン電流IDの一回微分成分gmおよび二回微分成分gm2の変化を示した図である。
gm≡dID/dVG
gm2≡d2ID/dVG2
gmはドレイン電流IDの一回微分成分、gm2はドレイン電流IDの二回微分成分である。これらの係数を使うと、ドレイン電流IDは以下のようにあらわされる。
ID≡gm(VG)+gm2(VG)2+gm3(VG)3+・・・
FIG. 2 is a diagram showing changes in the drain current ID and the first derivative component gm and the second derivative component gm2 when the bias voltage VG supplied to the gate in FIG. 1 is changed.
gm≡dID / dVG
gm2≡d 2 ID / dVG 2
gm is a single differential component of the drain current ID, and gm2 is a double differential component of the drain current ID. When these coefficients are used, the drain current ID is expressed as follows.
ID≡gm (VG) + gm2 (VG) 2 + gm3 (VG) 3 +...
ここで図2を見ると、ゲート電圧VGを徐々に増加させたとき、ドレイン電流が流れ始め徐々に増加していくが、gm2はあるピークを過ぎると速やかに低下していき、遂にはゼロとなるポイントがあらわれる。このゲート電圧VGでMOSトランジスタをバイアスすればIDに二次の項がなくなり、結果として二次歪みが出ない、または極小となることが期待できる。gm2が0であると最も効果的であるが、gm2の絶対値が極めて小さく、略ゼロであれば、十分に二次歪みを抑制することができる。 Referring to FIG. 2, when the gate voltage VG is gradually increased, the drain current starts to flow and gradually increases. However, gm2 decreases rapidly after a certain peak, and finally reaches zero. The point that becomes. If the MOS transistor is biased with this gate voltage VG, it is expected that there is no secondary term in the ID, and as a result, there is no secondary distortion or it is minimized. Although it is most effective when gm2 is 0, if the absolute value of gm2 is extremely small and substantially zero, the secondary distortion can be sufficiently suppressed.
ただし一般的には、gmの電流効率の方がより重視される、即ち、できるだけ少ないドレイン電流で高いgmを得るようにしているため、ゲート電圧VGは、gm2が大きくなってしまう、より低い値でバイアスされる。 However, in general, the current efficiency of gm is more important, that is, since a high gm is obtained with as little drain current as possible, the gate voltage VG is a lower value that would increase gm2. Biased at.
図3は本発明のフィードバック型の広帯域増幅器である。入力信号を電圧−電流変換して出力するMOSトランジスタQ1と、MOSトランジスタQ1の出力電流をテール電流とするカスコードトランジスタQ2と、カスコードトランジスタQ2に流れる電流を出力電圧に変換する第1の抵抗素子R1と、出力信号をMOSトランジスタQ1の入力にフィードバックする第2の抵抗素子R2と、フィードバックノード前後のバイアスをDCカットするための容量C1と、抵抗素子R3及び可変電圧源VG1を有しMOSトランジスタQ1へのバイアスを可変設定する第1のバイアス回路と、可変電圧源VG2を有しカスコードトランジスタQ2へのバイアスを可変設定する第2のバイアス回路と、を備えている。 FIG. 3 shows a feedback type broadband amplifier according to the present invention. A MOS transistor Q1 that converts the input signal from voltage to current and outputs it, a cascode transistor Q2 that uses the output current of the MOS transistor Q1 as a tail current, and a first resistance element R1 that converts the current flowing through the cascode transistor Q2 into an output voltage A second resistance element R2 that feeds back an output signal to the input of the MOS transistor Q1, a capacitor C1 for DC-cutting the bias before and after the feedback node, a resistance element R3, and a variable voltage source VG1, and a MOS transistor Q1 And a second bias circuit having a variable voltage source VG2 and variably setting the bias to the cascode transistor Q2.
図3において、入力された信号はMOSトランジスタQ1によって電圧−電流変換される。MOSトランジスタQ1から出力された電流信号はこのMOSトランジスタQ1にカスコードに接続されるMOSトランジスタQ2のテール電流となって負荷抵抗R1を流れる。出力された電流信号は負荷抵抗R1によって電圧信号に変換されて出力される。また出力信号の一部はフィードバック抵抗R2とDCカットのための容量C1を介してMOSトランジスタQ1の入力へフィードバックされる。 In FIG. 3, the input signal is voltage-current converted by the MOS transistor Q1. The current signal output from the MOS transistor Q1 flows through the load resistor R1 as a tail current of the MOS transistor Q2 connected to the MOS transistor Q1 in a cascode. The output current signal is converted into a voltage signal by the load resistor R1 and output. A part of the output signal is fed back to the input of the MOS transistor Q1 through the feedback resistor R2 and the capacitor C1 for DC cut.
ここでMOSトランジスタQ1のゲート電圧VGをあらかじめgm2≒0付近、すなわちgm2の絶対値が極小となるようにし、かつ微調整が効くようにしておき、出力の二次歪み耐性(iip2)の変化をモニタしながらゲート電圧VGを調整することで、従来よりはるかに良い二次歪み耐性(iip2)を得ることができる。 Here, the gate voltage VG of the MOS transistor Q1 is set to gm2≈0 in advance, that is, the absolute value of gm2 is minimized and fine adjustment is effected, and the change in the secondary distortion resistance (ip2) of the output is changed. By adjusting the gate voltage VG while monitoring, it is possible to obtain much better second-order distortion resistance (ip2) than before.
ただし、gm2≒0付近のVGでバイアスすることは、VGが比較的高くなるため回路の動作点の設定には注意を要する。また、
ID=aW/L(VG−Vp)2
GM≡dID/dVG=2aW/L(VG−Vp)
∴GM≡2ID/(VG−Vp)
となることから、ドレイン電流ID一定の下で高いVGを実現するためにはトランジスタサイズのW/Lを小さくしなければならす、得られるgmも減少してしまう。
However, biasing with VG in the vicinity of gm2≈0 requires caution when setting the operating point of the circuit because VG becomes relatively high. Also,
ID = aW / L (VG−Vp) 2
GM≡dID / dVG = 2aW / L (VG−Vp)
∴GM≡2ID / (VG-Vp)
Therefore, in order to realize a high VG under a constant drain current ID, W / L of the transistor size must be reduced, and the gm obtained is also reduced.
そこで、本実施の形態では、カスコードトランジスタQ2を設置してMOSトランジスタQ1に対する容量負荷への影響を抑制してゲインを補完し、更に、MOSトランジスタQ1のVDSが大きく変動しないようにして動作点の確保を容易にしている。
図4は、図3および図5において、バイアス電圧VGを変化させたときの二次歪み耐性(iip2)の変化を示した図である。
Therefore, in the present embodiment, the cascode transistor Q2 is installed to suppress the influence on the capacitive load on the MOS transistor Q1 and the gain is supplemented. It is easy to secure.
FIG. 4 is a diagram showing a change in second-order distortion resistance (ipp2) when the bias voltage VG is changed in FIGS.
図3のフィードバック型の広帯域増幅器について、予めgm2の絶対値が極小となるように、すなわち、gm2≒0付近で最適化を図っておき、二次歪み耐性(iip2)の変化をモニタしながら、さらに、ゲート電圧VGを微調整すれば、図4のように良好な二次歪み耐性(iip2)を得ることができる。
なお、このときのゲインはフィードバックによってほぼ一定に保たれている。
The feedback type broadband amplifier of FIG. 3 is optimized in advance so that the absolute value of gm2 is minimized, that is, in the vicinity of gm2≈0, while monitoring the change in second-order distortion resistance (ip2), Furthermore, if the gate voltage VG is finely adjusted, good secondary distortion resistance (ip2) can be obtained as shown in FIG.
The gain at this time is kept almost constant by feedback.
Q1…MOSトランジスタ
Q2…カスコードトランジスタ
Q1 ... MOS transistor Q2 ... cascode transistor
Claims (3)
前記MOSトランジスタの出力電流を出力電圧に変換する第1の抵抗素子と
前記出力電圧を前記MOSトランジスタの入力にフィードバックする第2の抵抗素子と、
前記MOSトランジスタの入力へのバイアスを設定する第1のバイアス回路と、
を備え、
前記MOSトランジスタのドレイン電流が流れるように、且つ、前記MOSトランジスタのドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるように、前記第1のバイアス回路によるバイアス値が設定されていることを特徴とする広帯域増幅器。 A MOS transistor that converts an input signal into a voltage-current converter and outputs it;
A first resistance element that converts an output current of the MOS transistor into an output voltage; a second resistance element that feeds back the output voltage to an input of the MOS transistor;
A first bias circuit for setting a bias to the input of the MOS transistor;
With
The bias value by the first bias circuit is set so that the drain current of the MOS transistor flows and the absolute value of the component obtained by differentiating the drain current of the MOS transistor twice with respect to the gate voltage is minimized. A wideband amplifier characterized by comprising:
前記カスコードトランジスタの入力へのバイアスを設定する第2のバイアス回路と、
を更に備え、
前記第1の抵抗素子は、前記カスコードトランジスタに流れる電流を出力電圧に変換することを特徴とする請求項1に記載の広帯域増幅器。 A cascode transistor connected between the MOS transistor and the first resistance element and having an output current of the MOS transistor as a tail current;
A second bias circuit for setting a bias to the input of the cascode transistor;
Further comprising
2. The broadband amplifier according to claim 1, wherein the first resistance element converts a current flowing through the cascode transistor into an output voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010194201A JP2012054685A (en) | 2010-08-31 | 2010-08-31 | Wideband amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010194201A JP2012054685A (en) | 2010-08-31 | 2010-08-31 | Wideband amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012054685A true JP2012054685A (en) | 2012-03-15 |
Family
ID=45907582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010194201A Pending JP2012054685A (en) | 2010-08-31 | 2010-08-31 | Wideband amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012054685A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016540449A (en) * | 2013-12-19 | 2016-12-22 | クアルコム,インコーポレイテッド | Distortion cancellation for nonlinear secondary products of low noise amplifiers (LNA) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260705A (en) * | 1989-03-30 | 1990-10-23 | Matsushita Electric Ind Co Ltd | wideband amplifier |
| JPH03120904A (en) * | 1989-10-03 | 1991-05-23 | Matsushita Electric Ind Co Ltd | Semiconductor amplifier circuit device |
| JP2005175819A (en) * | 2003-12-10 | 2005-06-30 | Sony Corp | Amplifier and communication device |
| JP2008103889A (en) * | 2006-10-18 | 2008-05-01 | Niigata Seimitsu Kk | Low noise amplifier |
-
2010
- 2010-08-31 JP JP2010194201A patent/JP2012054685A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260705A (en) * | 1989-03-30 | 1990-10-23 | Matsushita Electric Ind Co Ltd | wideband amplifier |
| JPH03120904A (en) * | 1989-10-03 | 1991-05-23 | Matsushita Electric Ind Co Ltd | Semiconductor amplifier circuit device |
| JP2005175819A (en) * | 2003-12-10 | 2005-06-30 | Sony Corp | Amplifier and communication device |
| JP2008103889A (en) * | 2006-10-18 | 2008-05-01 | Niigata Seimitsu Kk | Low noise amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016540449A (en) * | 2013-12-19 | 2016-12-22 | クアルコム,インコーポレイテッド | Distortion cancellation for nonlinear secondary products of low noise amplifiers (LNA) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420423B2 (en) | Active balun device | |
| CN106712729B (en) | High-linearity CMOS power amplifier | |
| US7994858B2 (en) | Operational trans-conductance amplifier with output clamp circuit | |
| US20110241779A1 (en) | Front-end equalizer and amplifier circuit | |
| KR101101628B1 (en) | Power amplification system with cascode transistor and feedback and feedback method applied thereto | |
| US20080303591A1 (en) | Amplifying circuit and associated linearity improving method | |
| US8344804B2 (en) | Common-mode feedback circuit | |
| US11705867B2 (en) | Dynamically biased power amplification | |
| JP2010233084A (en) | Differential amplifier | |
| US20140111278A1 (en) | Dynamically biased output structure | |
| CN103888083B (en) | Wideband low noise amplifier | |
| JP6099465B2 (en) | Active balun | |
| JP2012099915A (en) | Wideband amplifier | |
| JP2012054685A (en) | Wideband amplifier | |
| US8665019B2 (en) | Power amplifier | |
| JP2012099914A (en) | Wideband amplifier | |
| JP6470213B2 (en) | Variable gain amplifier | |
| US9136797B2 (en) | Adaptive harmonic distortion suppression in an amplifier utilizing negative gain | |
| WO2019215968A1 (en) | Amplifier circuit | |
| CN102055421A (en) | Differential-to-single-ended amplifier with gain control | |
| JP5205403B2 (en) | Semiconductor integrated circuit device | |
| TWI641216B (en) | Dual-mode signal amplifying circuit of signal receiver | |
| US9571051B2 (en) | Reducing common mode transconductance in instrumentation amplifiers | |
| JP6336775B2 (en) | Variable gain amplifier | |
| JP2008258789A (en) | Low noise amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |