JP2012028879A

JP2012028879A - Amplifier circuit

Info

Publication number: JP2012028879A
Application number: JP2010163400A
Authority: JP
Inventors: Seiji Kumagai; 誠司熊谷
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2010-07-20
Filing date: 2010-07-20
Publication date: 2012-02-09

Abstract

PROBLEM TO BE SOLVED: To provide an amplifier circuit which is capable of suppressing ripple.SOLUTION: An amplifier circuit comprises: a smoothing circuit 20 configured by one end of a resistance R1 and one end of a capacitance C1 connected to each other; a first amplifier 10 which includes an input terminal, and an output terminal connected to the other end of the resistance R1 included in the smoothing circuit 20, and to which a supply voltage is applied; a second amplifier 30 which includes an output terminal connected to the other end of the capacitance C1 included in the smoothing circuit 20, and to which the same supply voltage as the first amplifier 10 is applied; and a differential amplifier circuit 40 of which one input terminal is connected to an output terminal of the first amplifier 10, and the other input terminal is connected to a node Nref between the one end of the resistance R1 and the one end of the capacitance C1.

Description

本発明は増幅回路に関し、特に差動増幅回路を用いた増幅回路に関する。 The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit using a differential amplifier circuit.

光通信において用いられる受光回路（増幅回路）には、フォトダイオードから入力される電流を電圧に変換するトランスインピーダンスアンプ（ＴＩＡ：Trans Impedance Amp）が用いられることがある。例えば特許文献１には、平滑回路を備える発明が開示されている。 A light receiving circuit (amplifying circuit) used in optical communication may use a transimpedance amplifier (TIA) that converts a current input from a photodiode into a voltage. For example, Patent Document 1 discloses an invention including a smoothing circuit.

特開２００３−２５８５８０号公報JP 2003-258580 A

しかしながら、従来の技術では、増幅回路の出力信号にリップルが発生することがあった。本願発明は上記課題に鑑み、リップルを抑制することが可能な増幅回路を提供することを目的とする。 However, in the conventional technique, a ripple may occur in the output signal of the amplifier circuit. In view of the above problems, an object of the present invention is to provide an amplifier circuit capable of suppressing ripples.

本発明は、抵抗の一端と容量の一端とが接続されてなる平滑回路と、入力端子と、前記平滑回路が備える前記抵抗の他端に接続されてなる出力端子と、を有し、かつ電源電圧が印加される第１増幅器と、前記平滑回路が備える前記容量の他端に接続されてなる出力端子を有し、かつ前記第１増幅器と同じ電源電圧が印加される第２増幅器と、一方の入力端子が前記第１増幅器の出力端子に接続され、他方の入力端子が前記抵抗の一端と前記容量の一端との間のノードに接続されてなる差動増幅回路と、を具備する増幅回路である。本発明によれば、第１増幅器と第２増幅器とにおけるリップルの影響を相殺することで、リップルを抑制することができる。 The present invention includes a smoothing circuit in which one end of a resistor and one end of a capacitor are connected, an input terminal, and an output terminal connected to the other end of the resistor included in the smoothing circuit, and a power source A first amplifier to which a voltage is applied; and a second amplifier having an output terminal connected to the other end of the capacitor included in the smoothing circuit and to which the same power supply voltage as that of the first amplifier is applied. And a differential amplifier circuit in which the other input terminal is connected to a node between one end of the resistor and one end of the capacitor. It is. According to the present invention, the ripple can be suppressed by canceling the influence of the ripple in the first amplifier and the second amplifier.

上記構成において、前記第１増幅器の出力端子に接続されてなる入力端子と、前記差動増幅回路の一方の入力端子に接続されてなる出力端子とを有する第１ソースフォロワ回路と、前記ノードに接続されてなる出力端子と、前記差動増幅回路の他方の入力端子に接続されてなる出力端子とを有する第２ソースフォロワ回路と、を具備し、前記第２ソースフォロア回路のゲート幅は、前記第１ソースフォロア回路のゲート幅より小さい構成とすることができる。この構成によれば、リーク電流を抑制し、オフセット電圧を小さくすることができる。また第１増幅器側と第２増幅器側の両方にソースフォロア回路を設けているため、ＤＣレベルの変動を抑制することができる。 In the above configuration, a first source follower circuit having an input terminal connected to the output terminal of the first amplifier and an output terminal connected to one input terminal of the differential amplifier circuit; and A second source follower circuit having an output terminal connected and an output terminal connected to the other input terminal of the differential amplifier circuit, and the gate width of the second source follower circuit is: The gate width of the first source follower circuit may be smaller. According to this configuration, the leakage current can be suppressed and the offset voltage can be reduced. Further, since the source follower circuit is provided on both the first amplifier side and the second amplifier side, fluctuations in the DC level can be suppressed.

上記構成において、前記第２ソースフォロア回路のゲート幅と前記第１ソースフォロア回路のゲート幅の比は、１：５以上である構成とすることができる。この構成によれば、リーク電流を抑制し、オフセット電圧を小さくすることができる。 In the above configuration, the ratio of the gate width of the second source follower circuit to the gate width of the first source follower circuit may be 1: 5 or more. According to this configuration, the leakage current can be suppressed and the offset voltage can be reduced.

上記構成において、前記第１増幅器は、第１帰還抵抗を有し、前記第２増幅器は、第２帰還抵抗を有する構成とすることができる。 In the above configuration, the first amplifier may have a first feedback resistor, and the second amplifier may have a second feedback resistor.

上記構成において、前記第２帰還抵抗は、前記第１帰還抵抗よりも小さい抵抗である構成とすることができる。この構成によれば、第２帰還抵抗の熱雑音を抑制し、第２増幅器が出力する信号を安定にすることができる。 In the above configuration, the second feedback resistor may be configured to be smaller than the first feedback resistor. According to this configuration, it is possible to suppress the thermal noise of the second feedback resistor and stabilize the signal output from the second amplifier.

上記構成において、前記容量は、前記電源電圧に発生する交流成分を通過させる大きさの容量である構成とすることができる。この構成によれば、第２増幅器の出力信号が交流成分を有したまま容量を通過するため、第１増幅器と第２増幅器とにおけるリップルの影響を相殺することで、リップルを抑制することができる。 The said structure WHEREIN: The said capacity | capacitance can be set as the structure of a magnitude | size which allows the alternating current component which generate | occur | produces in the said power supply voltage to pass through. According to this configuration, since the output signal of the second amplifier passes through the capacitor while having an AC component, the ripple can be suppressed by offsetting the influence of the ripple in the first amplifier and the second amplifier. .

上記構成において、前記交流成分は、１０ＫＨｚ〜１０ＭＨｚの周波数を有する構成とすることができる。 In the above configuration, the AC component may have a frequency of 10 KHz to 10 MHz.

本発明によれば、リップルを抑制することが可能な増幅回路を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the amplifier circuit which can suppress a ripple can be provided.

図１は比較例に係る増幅回路を例示する回路図である。FIG. 1 is a circuit diagram illustrating an amplifier circuit according to a comparative example. 図２は比較例に係る増幅回路のタイミングチャートを例示する図である。FIG. 2 is a diagram illustrating a timing chart of the amplifier circuit according to the comparative example. 図３は実施例１に係る増幅回路を例示する回路図である。FIG. 3 is a circuit diagram illustrating the amplifier circuit according to the first embodiment. 図４は実施例１に係る増幅回路のタイミングチャートを例示するである。FIG. 4 is a timing chart of the amplifier circuit according to the first embodiment. 図５は実施例２に係る増幅回路を例示する回路図である。FIG. 5 is a circuit diagram illustrating an amplifier circuit according to the second embodiment. 図６は実施例２に係る増幅回路を例示する回路図である。FIG. 6 is a circuit diagram illustrating an amplifier circuit according to the second embodiment. 図７（ａ）はアンプが備えるトランジスタのゲート−ソース間にリーク電流が発生した場合の増幅回路のタイミングチャートであり、図７（ｂ）は実施例２に係る増幅回路のタイミングチャートを例示する図である。FIG. 7A is a timing chart of the amplifier circuit when a leak current is generated between the gate and the source of the transistor included in the amplifier, and FIG. 7B illustrates a timing chart of the amplifier circuit according to the second embodiment. FIG.

まず、比較例について説明する。図１は比較例に係る増幅回路１００を例示する回路図である。図１に示すように、増幅回路１００は、第１増幅器１０、平滑回路２０、差動増幅回路４０を備える。入力端子Ｔｉｎには、フォトダイオード１４のアノードが接続されている。フォトダイオード１４のカソードは電源Ｖａｐｄに接続されている。入力端子Ｔｉｎに入力した通信信号である入力信号（入力電流）Ｉｉｎは、第１増幅器１０の入力信号（入力電流）Ｉｔｉａとなる。 First, a comparative example will be described. FIG. 1 is a circuit diagram illustrating an amplifier circuit 100 according to a comparative example. As shown in FIG. 1, the amplifier circuit 100 includes a first amplifier 10, a smoothing circuit 20, and a differential amplifier circuit 40. The anode of the photodiode 14 is connected to the input terminal Tin. The cathode of the photodiode 14 is connected to the power supply Vapd. An input signal (input current) Iin, which is a communication signal input to the input terminal Tin, becomes an input signal (input current) Itia of the first amplifier 10.

第１増幅器１０は、アンプ１２及び帰還抵抗Ｒ０を備え、電流を電圧に変換するトランスインピーダンスアンプとして機能する。入力信号Ｉｔｉａが第１増幅器１０に入力される。第１増幅器１０はノードＮｔｉａに出力信号（出力電圧）Ｖｔｉａを出力する。またアンプ１２には、電源電圧Ｖｄｄ及びＶｓｓが印加される。アンプ１２は電源電圧Ｖｄｄ及びＶｓｓを用いて、入力信号Ｉｔｉａを増幅して出力信号Ｖｔｉａを出力する。 The first amplifier 10 includes an amplifier 12 and a feedback resistor R0, and functions as a transimpedance amplifier that converts current into voltage. An input signal Itia is input to the first amplifier 10. The first amplifier 10 outputs an output signal (output voltage) Vtia to the node Ntia. Further, power supply voltages Vdd and Vss are applied to the amplifier 12. The amplifier 12 amplifies the input signal Itia using the power supply voltages Vdd and Vss and outputs an output signal Vtia.

第１増幅器１０と差動増幅回路４０との間のノードＮｔｉａには、平滑回路２０が接続されている。平滑回路２０は抵抗Ｒ１の一端と容量Ｃ１の一端とが接続されてなる。第１増幅器１０の出力端子は、ノードＮｔｉａを介して、平滑回路２０が備える抵抗Ｒ１の他端に接続されてなる。抵抗Ｒ１の一端と容量Ｃ１の一端との間のノードＮｒｅｆには、差動増幅回路４０の入力端子が接続されている。容量Ｃ１の他端は接地されている。平滑回路２０は、出力信号Ｖｔｉａを平滑化し、ノードＮｒｅｆに参照信号Ｖｒｅｆを出力する。 A smoothing circuit 20 is connected to a node Ntia between the first amplifier 10 and the differential amplifier circuit 40. The smoothing circuit 20 is formed by connecting one end of a resistor R1 and one end of a capacitor C1. The output terminal of the first amplifier 10 is connected to the other end of the resistor R1 included in the smoothing circuit 20 via a node Ntia. An input terminal of the differential amplifier circuit 40 is connected to a node Nref between one end of the resistor R1 and one end of the capacitor C1. The other end of the capacitor C1 is grounded. The smoothing circuit 20 smoothes the output signal Vtia and outputs the reference signal Vref to the node Nref.

差動増幅回路４０は、アンプ４２及びアンプ４４を備える。アンプ４２及び４４には、電源電圧Ｖｄｄ及びＶｓｓが印加される。差動増幅回路４０が備えるアンプ４２の一方の入力端子は、第１増幅器１０の出力端子に接続されている。アンプ４２の他方の入力端子は、平滑回路２０の抵抗Ｒ１と容量Ｃ１との間のノードＮｒｅｆＦに接続されている。差動増幅回路４０は、第１増幅器１０から出力された出力信号Ｖｔｉａと、第１増幅器１０から出力され平滑回路２０を介して入力される参照信号Ｖｒｅｆとを差動増幅する。言い換えれば、差動増幅回路４０は、出力信号Ｖｔｉａを、参照信号Ｖｒｅｆと比較することで、矩形信号に変換する変換回路である。より詳しくは、アンプ４２が出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを差動増幅する。さらにアンプ４４は、アンプ４２の出力信号を差動増幅し、矩形波を出力する。アンプ４４は、矩形信号を生成するリミットアンプとして機能する。差動増幅回路４０は、出力信号Ｖｔｉａが参照信号Ｖｒｅｆ１より大きければ、出力端子Ｔｏｕｔに正の出力信号（出力電圧）Ｖｏｕｔを、出力端子Ｔｏｕｔｂに負の出力信号Ｖｏｕｔｂを、それぞれ出力する。また差動増幅回路４０は、出力信号Ｖｔｉａが参照信号Ｖｒｅｆ１より小さければ、出力端子Ｔｏｕｔに負の出力信号Ｖｏｕｔを、出力端子Ｔｏｕｔｂに正の出力信号Ｖｏｕｔｂを出力する。 The differential amplifier circuit 40 includes an amplifier 42 and an amplifier 44. The power supply voltages Vdd and Vss are applied to the amplifiers 42 and 44. One input terminal of the amplifier 42 included in the differential amplifier circuit 40 is connected to the output terminal of the first amplifier 10. The other input terminal of the amplifier 42 is connected to a node NrefF between the resistor R1 and the capacitor C1 of the smoothing circuit 20. The differential amplifier circuit 40 differentially amplifies the output signal Vtia output from the first amplifier 10 and the reference signal Vref output from the first amplifier 10 and input via the smoothing circuit 20. In other words, the differential amplifier circuit 40 is a conversion circuit that converts the output signal Vtia into a rectangular signal by comparing it with the reference signal Vref. More specifically, the amplifier 42 differentially amplifies the output signal Vtia and the reference signal Vref. Further, the amplifier 44 differentially amplifies the output signal of the amplifier 42 and outputs a rectangular wave. The amplifier 44 functions as a limit amplifier that generates a rectangular signal. If the output signal Vtia is greater than the reference signal Vref1, the differential amplifier circuit 40 outputs a positive output signal (output voltage) Vout to the output terminal Tout and a negative output signal Voutb to the output terminal Toutb. Further, when the output signal Vtia is smaller than the reference signal Vref1, the differential amplifier circuit 40 outputs a negative output signal Vout to the output terminal Tout and a positive output signal Voutb to the output terminal Toutb.

フォトダイオード１４の電源電圧は例えば３０Ｖである。電源電圧Ｖｄｄは電源電圧Ｖｓｓよりも大きい電圧であり、例えば電源電圧Ｖｄｄは３．３Ｖ、電源電圧Ｖｓｓはグランドである。帰還抵抗Ｒ０は例えば２．２ｋΩ、抵抗Ｒ１は例えば２ｋΩ、容量Ｃ１は例えば２．２ｎＦである。 The power supply voltage of the photodiode 14 is, for example, 30V. The power supply voltage Vdd is higher than the power supply voltage Vss. For example, the power supply voltage Vdd is 3.3 V and the power supply voltage Vss is ground. The feedback resistor R0 is, for example, 2.2 kΩ, the resistor R1 is, for example, 2 kΩ, and the capacitor C1 is, for example, 2.2 nF.

次に比較例に係る増幅回路１００の動作について説明する。図２は比較例に係る増幅回路のタイミングチャートを例示する図である。横軸は時間を表す。縦軸は、上から電源電圧の差Ｖｄｄ−Ｖｓｓ、出力信号Ｖｔｉａ、参照信号Ｖｒｅｆ、差動増幅回路４０の出力信号の差Ｖｏｕｔ−Ｖｏｕｔｂ、それぞれの電圧を表す。 Next, the operation of the amplifier circuit 100 according to the comparative example will be described. FIG. 2 is a diagram illustrating a timing chart of the amplifier circuit according to the comparative example. The horizontal axis represents time. The vertical axis represents the power supply voltage difference Vdd−Vss, the output signal Vtia, the reference signal Vref, and the output signal difference Vout−Voutb from the top, respectively, from the top.

図２に示すように、アンプ１２に印加される電源電圧Ｖｄｄ及びＶｓｓの間には、リップルが発生することがある。このリップルは、例えば受信回路が実装されるボードにおける他の機器の急激な付加変動などにより、一時的又は周期的に電圧が変動することを示している。リップルの周波数成分は、例えば１０ＫＨｚ〜１０ＭＨｚ程度の周波数を有する。アンプ１２は電源電圧を用いて、入力信号Ｉｉｎを増幅して出力信号Ｖｔｉａを出力する。このため、電源電圧Ｖｄｄ及びＶｓｓの間にリップルが発生すると、出力信号Ｖｔｉａにもリップルが発生することとなる。これに対し、参照信号Ｖｒｅｆは、出力信号Ｖｔｉａが平滑回路２０により平滑化された信号である。このため、参照信号Ｖｒｅｆに発生するリップルは、出力信号Ｖｔｉａに発生するリップルよりも小さくなる。言い換えれば、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとでは、リップルの生じ方に差異が生じる。上述のように、差動増幅回路４０は出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを差動増幅する。このため、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとのリップルの生じ方によって、信号の比較結果に変動が生じる。この結果、差動増幅回路４０の出力信号Ｖｏｕｔ及びＶｏｕｔｂにもリップル成分が出力される。 As illustrated in FIG. 2, a ripple may occur between the power supply voltages Vdd and Vss applied to the amplifier 12. This ripple indicates that the voltage fluctuates temporarily or periodically due to, for example, a sudden additional fluctuation of other devices on the board on which the receiving circuit is mounted. The frequency component of the ripple has a frequency of about 10 KHz to 10 MHz, for example. The amplifier 12 amplifies the input signal Iin using the power supply voltage and outputs the output signal Vtia. For this reason, if a ripple occurs between the power supply voltages Vdd and Vss, a ripple also occurs in the output signal Vtia. On the other hand, the reference signal Vref is a signal obtained by smoothing the output signal Vtia by the smoothing circuit 20. For this reason, the ripple generated in the reference signal Vref is smaller than the ripple generated in the output signal Vtia. In other words, the output signal Vtia and the reference signal Vref have a difference in how ripples are generated. As described above, the differential amplifier circuit 40 differentially amplifies the output signal Vtia and the reference signal Vref. For this reason, the comparison result of the signal varies depending on how the ripple between the output signal Vtia and the reference signal Vref occurs. As a result, ripple components are also output to the output signals Vout and Voutb of the differential amplifier circuit 40.

次に図面を用いて、本発明の実施例について説明する。図３は実施例１に係る増幅回路を例示する回路図である。図１において説明した構成については、説明を省略する。 Next, embodiments of the present invention will be described with reference to the drawings. FIG. 3 is a circuit diagram illustrating the amplifier circuit according to the first embodiment. Description of the configuration described in FIG. 1 is omitted.

図３に示すように、実施例１に係る増幅回路１００ａは、第１増幅器１０、平滑回路２０、差動増幅回路４０、及び第２増幅器３０を備える。つまり、実施例１に係る増幅回路１００ａは、比較例に係る増幅回路１００に第２増幅器３０を追加したものである。 As illustrated in FIG. 3, the amplifier circuit 100 a according to the first embodiment includes a first amplifier 10, a smoothing circuit 20, a differential amplifier circuit 40, and a second amplifier 30. That is, the amplifier circuit 100a according to the first embodiment is obtained by adding the second amplifier 30 to the amplifier circuit 100 according to the comparative example.

第２増幅器３０は、アンプ３２及び帰還抵抗Ｒ２を備える。第２増幅器３０の出力端子は、平滑回路２０が備える容量Ｃ１の他端に接続されてなる。すなわち、第２増幅器３０から出力される出力信号Ｖｔｉａ２は、容量Ｃ１及びノードＮｒｅｆを介して、アンプ４２に入力される。言い換えれば、実施例１における参照信号Ｖｒｅｆは、第１増幅器１０から出力され平滑回路２０に入力した信号と、第２増幅器３０から出力され容量Ｃ１を通過した出力信号Ｖｔｉａ２とを重ね合わせた信号となる。アンプ３２には、アンプ１２と同じ電源電圧Ｖｄｄ及びＶｓｓが印加される。なお、実施例１においては、抵抗Ｒ１は例えば３００ｋΩ、容量Ｃ１は例えば１４ｐＦ、第２増幅器３０の帰還抵抗Ｒ２は例えば５Ωである。 The second amplifier 30 includes an amplifier 32 and a feedback resistor R2. The output terminal of the second amplifier 30 is connected to the other end of the capacitor C1 provided in the smoothing circuit 20. That is, the output signal Vtia2 output from the second amplifier 30 is input to the amplifier 42 via the capacitor C1 and the node Nref. In other words, the reference signal Vref in the first embodiment is a signal obtained by superimposing the signal output from the first amplifier 10 and input to the smoothing circuit 20 and the output signal Vtia2 output from the second amplifier 30 and passed through the capacitor C1. Become. The same power supply voltages Vdd and Vss as the amplifier 12 are applied to the amplifier 32. In the first embodiment, the resistor R1 is, for example, 300 kΩ, the capacitor C1 is, for example, 14 pF, and the feedback resistor R2 of the second amplifier 30 is, for example, 5Ω.

次に実施例１に係る増幅回路の動作について説明する。図４は実施例１に係る増幅回路のタイミングチャートを例示する図である。 Next, the operation of the amplifier circuit according to the first embodiment will be described. FIG. 4 is a diagram illustrating a timing chart of the amplifier circuit according to the first embodiment.

図４に示すように、電源電圧Ｖｄｄ及びＶｓｓの間には、リップルが発生することがある。この場合、出力信号Ｖｔｉａにもリップルが発生する。このことは、実施例１においても比較例と同様である。その一方で、実施例１においては、参照信号Ｖｒｅｆにも、出力信号Ｖｔｉａと近似したリップルが発生する。この原因について説明する。 As shown in FIG. 4, a ripple may occur between the power supply voltages Vdd and Vss. In this case, a ripple also occurs in the output signal Vtia. This is the same as in the comparative example in Example 1. On the other hand, in the first embodiment, the reference signal Vref also has a ripple that approximates the output signal Vtia. This cause will be described.

第２増幅器３０のアンプ３２には、アンプ１２と同じ電源電圧Ｖｄｄ及びＶｓｓが印加されている。第２増幅器３０は、電源電圧Ｖｄｄ及びＶｓｓを用いて、帰還抵抗Ｒ２を介して入力される信号を増幅し、出力信号Ｖｔｉａ２を出力する。このため、電源電圧Ｖｄｄ及びＶｓｓの間にリップルが発生すると、第２増幅器３０の出力信号Ｖｔｉａ２には、第１増幅器１０の出力信号Ｖｔｉａと同じく、電源電圧に起因するリップルが発生する。容量Ｃ１は、出力信号Ｖｔｉａ２のリップル成分が通過するような容量である。このため、出力信号Ｖｔｉａ２のリップル成分は、容量Ｃ１により変動を受けにくい。上述のように、参照信号Ｖｒｅｆは出力信号Ｖｔｉａ２の成分を含んだ信号である。従って、参照信号Ｖｒｅｆにも、電源電圧に起因するリップルが発生することとなる。すなわち、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとでは、リップルの生じ方が近似する。 The same power supply voltages Vdd and Vss as the amplifier 12 are applied to the amplifier 32 of the second amplifier 30. The second amplifier 30 amplifies a signal input via the feedback resistor R2 using the power supply voltages Vdd and Vss, and outputs an output signal Vtia2. For this reason, when a ripple is generated between the power supply voltages Vdd and Vss, a ripple due to the power supply voltage is generated in the output signal Vtia2 of the second amplifier 30 as in the output signal Vtia2 of the first amplifier 10. The capacitor C1 is a capacitor through which the ripple component of the output signal Vtia2 passes. For this reason, the ripple component of the output signal Vtia2 is not easily affected by the capacitance C1. As described above, the reference signal Vref is a signal including the component of the output signal Vtia2. Therefore, ripples due to the power supply voltage are also generated in the reference signal Vref. That is, how the ripples are approximated between the output signal Vtia and the reference signal Vref.

差動増幅回路４０は、それぞれリップルが発生している出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを差動増幅する。つまり、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとでリップルの影響を相殺することができる。この結果、図４に示すように、差動増幅回路４０の出力信号Ｖｏｕｔ及びＶｏｕｔｂにおいてリップルを抑制することが可能となる。 The differential amplifier circuit 40 differentially amplifies the output signal Vtia and the reference signal Vref, each of which has ripples. That is, the influence of the ripple can be offset by the output signal Vtia and the reference signal Vref. As a result, as shown in FIG. 4, ripples can be suppressed in the output signals Vout and Voutb of the differential amplifier circuit 40.

平滑回路２０が備える容量Ｃ１の大きさは１４ｐＦとしたが、容量Ｃ１は１４ｐＦに限定されない。ただし容量Ｃ１は、出力信号Ｖｔｉａ２の交流成分を通過させるような大きさであることが好ましい。つまり、容量Ｃ１は交流成分、特に電源電圧Ｖｄｄに発生するリップルのような高周波信号に対して短絡していることが好ましい。このことにより、出力信号Ｖｔｉａがリップル成分を有したまま容量Ｃ１を通過する。この結果、参照信号Ｖｒｅｆもリップル成分を有することになり、差動増幅回路４０の出力信号Ｖｏｕｔ及びＶｏｕｔｂにおいてリップルを抑制することが可能となる。なおリップルは、１０ＫＨｚ〜１０ＭＨｚの周波数を有する。 Although the size of the capacitor C1 included in the smoothing circuit 20 is 14 pF, the capacitor C1 is not limited to 14 pF. However, it is preferable that the capacity C1 has such a size as to pass the AC component of the output signal Vtia2. In other words, the capacitor C1 is preferably short-circuited with respect to an AC component, particularly a high-frequency signal such as a ripple generated in the power supply voltage Vdd. As a result, the output signal Vtia passes through the capacitor C1 with a ripple component. As a result, the reference signal Vref also has a ripple component, and the ripple can be suppressed in the output signals Vout and Voutb of the differential amplifier circuit 40. The ripple has a frequency of 10 KHz to 10 MHz.

また、第１増幅器１０が備える帰還抵抗Ｒ０は２．２ｋΩ、第２増幅器３０が備える帰還抵抗Ｒ２は５Ωとしたが、抵抗の大きさはこれらに限定されない。例えば帰還抵抗Ｒ０と帰還抵抗Ｒ２とは、同じ大きさでもよい。ただし、抵抗が大きい場合、抵抗の熱雑音も大きくなる。第２増幅器３０の出力信号Ｖｔｉａ２に熱雑音成分が加わると、参照信号Ｖｒｅｆにも熱雑音成分が加わり不安定となる。参照信号Ｖｒｅｆを安定させるためには、第２増幅器３０の帰還抵抗Ｒ２が、例えば５Ωのように、第１増幅器１０の帰還抵抗Ｒ０より小さいことが好ましい。 The feedback resistor R0 included in the first amplifier 10 is 2.2 kΩ, and the feedback resistor R2 included in the second amplifier 30 is 5Ω. However, the magnitude of the resistor is not limited to these. For example, the feedback resistor R0 and the feedback resistor R2 may have the same size. However, when the resistance is large, the thermal noise of the resistance also increases. When a thermal noise component is added to the output signal Vtia2 of the second amplifier 30, a thermal noise component is also added to the reference signal Vref, resulting in instability. In order to stabilize the reference signal Vref, the feedback resistor R2 of the second amplifier 30 is preferably smaller than the feedback resistor R0 of the first amplifier 10 such as 5Ω.

実施例２はソースフォロア回路を用いる例である。信号の受信及び増幅を良好に行うためには、平滑回路２０による平滑化の時定数を調整することが要求される。例えば図１に示した比較例に係る増幅回路１００では、抵抗Ｒ１を例えば２ｋΩ、容量Ｃ１を例えば２．２ｎＦとしている。増幅回路１００では、平滑回路２０が備える容量Ｃ１として、増幅回路１００の外部に接続される外付けの部品を用いることがある。容量Ｃ１は抵抗Ｒ１とグランドとの間に接続されるため、容量Ｃ１を外付けの部品とすることが容易である。外付けの部品を用いると、容量Ｃ１を例えば２．２ｎＦのような大きさとすることが容易である。 The second embodiment is an example using a source follower circuit. In order to satisfactorily receive and amplify the signal, it is required to adjust the time constant of smoothing by the smoothing circuit 20. For example, in the amplifier circuit 100 according to the comparative example shown in FIG. 1, the resistor R1 is 2 kΩ, for example, and the capacitor C1 is 2.2 nF, for example. In the amplifier circuit 100, an external component connected to the outside of the amplifier circuit 100 may be used as the capacitor C1 included in the smoothing circuit 20. Since the capacitor C1 is connected between the resistor R1 and the ground, it is easy to use the capacitor C1 as an external component. When an external part is used, it is easy to make the capacitance C1 as large as 2.2 nF, for example.

これに対し、図３に示したような増幅回路１００ａでは、容量Ｃ１が抵抗Ｒ１と第２増幅器３０との間に接続されるため、容量Ｃ１を外付けの部品とすることが困難となる。また、低コスト化や回路の小型化を図るために、第１増幅器１０、平滑回路２０、第２増幅器３０、及び差動増幅回路４０を同一の基板に集積して設けることがある。つまり、構成、コスト、小型化等の観点から、平滑回路２０が備える容量Ｃ１として外付けの部品を用いることが難しい場合がある。この場合、容量Ｃ１には、抵抗Ｒ１や増幅器が設けられている基板と同一の基板に集積化した、例えばＭＩＭ（Metal Insulator Metal）キャパシタを用いる。容量Ｃ１として例えばＭＩＭキャパシタを用いる場合、外付けの場合よりも容量が小さくなることがある。例えば、集積化した場合の容量Ｃ１は１４ｐＦで、外付けの部品を用いる場合の２．２ｎＦよりも容量が小さくなる。容量Ｃ１の大きさを小さくした場合、平滑回路２０の時定数を調節するためには、抵抗Ｒ１を高くすることが要求される。このため、例えば抵抗Ｒ１は３００ｋΩであり、図１における２ｋΩより高い。 On the other hand, in the amplifier circuit 100a as shown in FIG. 3, since the capacitor C1 is connected between the resistor R1 and the second amplifier 30, it is difficult to use the capacitor C1 as an external component. In order to reduce the cost and the circuit size, the first amplifier 10, the smoothing circuit 20, the second amplifier 30, and the differential amplifier circuit 40 may be integrated on the same substrate. That is, it may be difficult to use an external component as the capacitor C1 included in the smoothing circuit 20 from the viewpoints of configuration, cost, miniaturization, and the like. In this case, for example, an MIM (Metal Insulator Metal) capacitor integrated on the same substrate as the substrate on which the resistor R1 and the amplifier are provided is used as the capacitor C1. When, for example, an MIM capacitor is used as the capacitor C1, the capacitance may be smaller than that of an external device. For example, the capacitance C1 when integrated is 14 pF, which is smaller than 2.2 nF when using external components. When the size of the capacitor C1 is reduced, in order to adjust the time constant of the smoothing circuit 20, it is required to increase the resistance R1. For this reason, for example, the resistance R1 is 300 kΩ, which is higher than 2 kΩ in FIG.

アンプ４２が備えるトランジスタ（後述する図６のトランジスタ４７）のゲート−ソース間にはリーク電流が発生することがある。図６のように、抵抗Ｒ１として、例えば３００ｋΩのような高い抵抗を用いた場合、リーク電流と高い抵抗Ｒ１とに起因して、アンプ４２のオフセット電圧が大きくなる。実施例２では、リーク電流を抑制するために、ソースフォロア回路を設けている。ソースフォロア回路は入力インピーダンスが高い回路である。つまりソースフォロア回路を設けることで、電流を流れにくくし、リーク電流を抑制する。 A leak current may occur between the gate and the source of a transistor (transistor 47 in FIG. 6 described later) included in the amplifier 42. As shown in FIG. 6, when a high resistance such as 300 kΩ is used as the resistor R1, the offset voltage of the amplifier 42 increases due to the leakage current and the high resistance R1. In the second embodiment, a source follower circuit is provided to suppress leakage current. The source follower circuit is a circuit having a high input impedance. That is, by providing a source follower circuit, it is difficult for current to flow, and leakage current is suppressed.

図５に示すように、第１増幅器１０と差動増幅回路４０との間に第１ソースフォロア回路５０が、ノードＮｒｅｆと差動増幅回路４０との間に第２ソースフォロア回路５２が、それぞれ直列接続されている。第１ソースフォロア回路５０の入力端子は第１増幅器１０の出力端子に接続され、出力端子は差動増幅回路４０が備えるアンプ４２の一方の入力端子に接続されている。第２ソースフォロア回路５２の入力端子はノードＮｒｅｆに接続され、出力端子はアンプ４２の他方の入力端子に接続されている。つまり実施例２に係る増幅回路１００ｂは、実施例１に係る増幅回路１００ａに、第１ソースフォロア回路５０及び第２ソースフォロア回路５２を追加した回路である。第１ソースフォロア回路５０には出力信号Ｖｔｉａが入力され、第２ソースフォロア回路５２には参照信号Ｖｒｅｆが入力される。 As shown in FIG. 5, a first source follower circuit 50 is provided between the first amplifier 10 and the differential amplifier circuit 40, and a second source follower circuit 52 is provided between the node Nref and the differential amplifier circuit 40, respectively. They are connected in series. The input terminal of the first source follower circuit 50 is connected to the output terminal of the first amplifier 10, and the output terminal is connected to one input terminal of the amplifier 42 included in the differential amplifier circuit 40. The input terminal of the second source follower circuit 52 is connected to the node Nref, and the output terminal is connected to the other input terminal of the amplifier 42. That is, the amplifier circuit 100b according to the second embodiment is a circuit obtained by adding the first source follower circuit 50 and the second source follower circuit 52 to the amplifier circuit 100a according to the first embodiment. The output signal Vtia is input to the first source follower circuit 50, and the reference signal Vref is input to the second source follower circuit 52.

さらに詳しく回路について説明する。図６は実施例２に係る増幅回路を例示する回路図である。図６においては、図５の平滑回路２０、第１ソースフォロア回路５０、第２ソースフォロア回路５２、及びアンプ４２を詳細に示す。 The circuit will be described in more detail. FIG. 6 is a circuit diagram illustrating an amplifier circuit according to the second embodiment. In FIG. 6, the smoothing circuit 20, the first source follower circuit 50, the second source follower circuit 52, and the amplifier 42 of FIG. 5 are shown in detail.

図６に示すように、増幅回路１００ｂは、平滑回路２０、アンプ４２、トランジスタ５４，５５，５６及び５７、を備える。既述したように平滑回路２０は抵抗Ｒ１と容量Ｃ１とを備える。トランジスタ５４及び５５は第１ソースフォロア回路５０として機能する。第１増幅器１０の出力信号Ｖｔｉａは、ノードＮｔｉａを介して、トランジスタ５４のゲートに入力される。トランジスタ５４のドレインは電源Ｖｄｄに接続されている。トランジスタ５４のソースは、トランジスタ５５のドレイン、及びアンプ４２が備えるトランジスタ４６のゲートに接続されている。トランジスタ５５のソースは、トランジスタ５５のゲート及び電源Ｖｓｓに接続されている。トランジスタ５５は負荷として機能する。 As shown in FIG. 6, the amplifier circuit 100b includes a smoothing circuit 20, an amplifier 42, and transistors 54, 55, 56, and 57. As described above, the smoothing circuit 20 includes the resistor R1 and the capacitor C1. The transistors 54 and 55 function as the first source follower circuit 50. The output signal Vtia of the first amplifier 10 is input to the gate of the transistor 54 via the node Ntia. The drain of the transistor 54 is connected to the power supply Vdd. The source of the transistor 54 is connected to the drain of the transistor 55 and the gate of the transistor 46 included in the amplifier 42. The source of the transistor 55 is connected to the gate of the transistor 55 and the power supply Vss. The transistor 55 functions as a load.

トランジスタ５６及び５７は第２ソースフォロア回路５２として機能する。参照信号Ｖｒｅｆは、ノードＮｒｅｆを介して、トランジスタ５６のゲートに入力される。トランジスタ５６のドレインは電源Ｖｄｄに接続されている。トランジスタ５６のソースは、トランジスタ５７のドレイン、及びアンプ４２が備えるトランジスタ４７のゲートに接続されている。トランジスタ５７のソースは、トランジスタ５７のゲート及び電源Ｖｓｓに接続されている。トランジスタ５７は負荷として機能する。ソースフォロア回路は、入力インピーダンスが高い。このため、ソースフォロア回路が設けられることで、電流が流れにくくなる。 The transistors 56 and 57 function as the second source follower circuit 52. The reference signal Vref is input to the gate of the transistor 56 through the node Nref. The drain of the transistor 56 is connected to the power supply Vdd. The source of the transistor 56 is connected to the drain of the transistor 57 and the gate of the transistor 47 included in the amplifier 42. The source of the transistor 57 is connected to the gate of the transistor 57 and the power source Vss. The transistor 57 functions as a load. The source follower circuit has a high input impedance. For this reason, it becomes difficult to flow an electric current by providing a source follower circuit.

ここで、増幅回路１００ｂにおけるトランジスタのゲート幅について説明する。トランジスタ５４とトランジスタ５６、及びトランジスタ５５とトランジスタ５７、各々におけるゲート幅の比率は例えば１２：１である。つまり、出力信号Ｖｔｉａが流れる回路（Ｖｔｉａ側の回路）と、参照信号Ｖｒｅｆが流れる回路（Ｖｒｅｆ側の回路）とでは、ソースフォロア回路が備えるトランジスタにおいて、ゲート幅が１２：１で一定である。トランジスタに流れる電流は、ゲート幅に依存する。すなわち、ゲート幅が小さい方が、トランジスタに流れる電流は小さくなり、またソースフォロア回路に流れる電流も小さくなる。つまり、第２ソースフォロア回路５２の方が、第１ソースフォロア回路５０よりも、電流が流れにくい。このため、ゲート幅が小さいＶｒｅｆ側の回路は、ゲート幅が大きいＶｔｉａ側の回路よりも電流が流れにくくなる。なおゲート幅の比は１２：１に限定されず、例えば５：１としても電流の流れやすさには変化が生じる。 Here, the gate width of the transistor in the amplifier circuit 100b will be described. The ratio of the gate width in each of the transistors 54 and 56 and the transistors 55 and 57 is, for example, 12: 1. That is, in the circuit in which the output signal Vtia flows (the circuit on the Vtia side) and the circuit in which the reference signal Vref flows (the circuit on the Vref side), the gate width of the transistor included in the source follower circuit is constant at 12: 1. The current flowing through the transistor depends on the gate width. That is, the smaller the gate width, the smaller the current flowing through the transistor, and the smaller the current flowing through the source follower circuit. That is, the second source follower circuit 52 is less likely to flow current than the first source follower circuit 50. For this reason, the current on the Vref side circuit with a small gate width is less likely to flow than the circuit on the Vtia side with a large gate width. Note that the ratio of the gate width is not limited to 12: 1. For example, even if it is 5: 1, the ease of current flow changes.

アンプ４２は抵抗Ｒ３、Ｒ４及びＲ５、トランジスタ４６，４７及び４８を備える。トランジスタ４６のドレインは抵抗Ｒ３及びＲ４を介して電源Ｖｄｄに接続され、トランジスタ４７のドレインは抵抗Ｒ３及びＲ５を介して電源Ｖｄｄに接続されている。トランジスタ４６のソース及びトランジスタ４７のソースは、トランジスタ４８のドレインに接続され、トランジスタ４８を介して電源Ｖｓｓに接続されている。トランジスタ４８は電流源として機能する。トランジスタ４６のゲートに出力信号Ｖｔｉａが入力され、トランジスタ４７のゲートに参照信号Ｖｒｅｆが入力される。アンプ４２は出力信号を図５のアンプ４４に出力する。 The amplifier 42 includes resistors R3, R4 and R5, and transistors 46, 47 and 48. The drain of the transistor 46 is connected to the power supply Vdd via resistors R3 and R4, and the drain of the transistor 47 is connected to the power supply Vdd via resistors R3 and R5. The source of the transistor 46 and the source of the transistor 47 are connected to the drain of the transistor 48 and are connected to the power supply Vss through the transistor 48. The transistor 48 functions as a current source. The output signal Vtia is input to the gate of the transistor 46, and the reference signal Vref is input to the gate of the transistor 47. The amplifier 42 outputs an output signal to the amplifier 44 shown in FIG.

次に実施例２に係る増幅回路の動作について説明する。図７（ａ）はアンプ４２が備えるトランジスタ４７のゲート−ソース間にリーク電流が発生した場合の増幅回路のタイミングチャートであり、図７（ｂ）は実施例２に係る増幅回路のタイミングチャートを例示する図である。横軸は時間を表す。縦軸は上から、第１増幅器１０の出力信号Ｖｔｉａと参照信号Ｖｒｅｆとを重畳したチャート、及び差動増幅回路４０の出力信号Ｖｏｕｔを表す。上側のチャートにおいて、破線は参照信号Ｖｒｅｆを表し、実線は出力信号Ｖｔｉａを表す。図７（ａ）の点線は、リーク電流が小さい場合の参照信号Ｖｒｅｆ，及び出力信号Ｖｏｕｔを例示するものである。まずリーク電流が大きい場合の問題について説明する。 Next, the operation of the amplifier circuit according to the second embodiment will be described. FIG. 7A is a timing chart of the amplifier circuit when a leak current occurs between the gate and the source of the transistor 47 included in the amplifier 42, and FIG. 7B is a timing chart of the amplifier circuit according to the second embodiment. It is a figure illustrated. The horizontal axis represents time. The vertical axis represents from the top a chart in which the output signal Vtia of the first amplifier 10 and the reference signal Vref are superimposed, and the output signal Vout of the differential amplifier circuit 40. In the upper chart, the broken line represents the reference signal Vref, and the solid line represents the output signal Vtia. The dotted lines in FIG. 7A illustrate the reference signal Vref and the output signal Vout when the leakage current is small. First, the problem when the leakage current is large will be described.

図７（ａ）に破線で示すように、リーク電流が大きい場合、参照信号Ｖｒｅｆの電圧は、リーク電流が小さい場合の電圧（図中の点線）よりも低下する。このため、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとの大小関係が変化する。この結果、リーク電流が小さい場合のパルス幅（図中の破線）と比較して、実線で示す出力信号Ｖｏｕｔのパルス幅には歪みが発生する。これにより、増幅回路の伝送特性が悪化することがある。次に実施例２に係る増幅回路１００ｂのタイミングチャートについて説明する。 As indicated by a broken line in FIG. 7A, when the leakage current is large, the voltage of the reference signal Vref is lower than the voltage when the leakage current is small (dotted line in the drawing). For this reason, the magnitude relationship between the output signal Vtia and the reference signal Vref changes. As a result, the pulse width of the output signal Vout indicated by the solid line is distorted as compared with the pulse width when the leakage current is small (broken line in the figure). This may deteriorate the transmission characteristics of the amplifier circuit. Next, a timing chart of the amplifier circuit 100b according to the second embodiment will be described.

図７（ｂ）に示すように、実施例２においてはリーク電流が抑制されるため、参照信号Ｖｒｅｆの電圧の低下も抑制される。つまり、図中の破線のように参照信号Ｖｒｅｆの電圧は、例えば出力信号Ｖｔｉａの振幅のほぼ中心の電圧となる。言い換えれば、アンプ４２のオフセット電圧が小さくなる。このため、出力信号Ｖｏｕｔのパルス幅の歪みが抑制される。結果的に、増幅回路１００ｂの伝送特性の悪化が抑制される。 As shown in FIG. 7B, since the leakage current is suppressed in the second embodiment, the decrease in the voltage of the reference signal Vref is also suppressed. That is, as indicated by the broken line in the figure, the voltage of the reference signal Vref is, for example, a voltage approximately at the center of the amplitude of the output signal Vtia. In other words, the offset voltage of the amplifier 42 is reduced. For this reason, distortion of the pulse width of the output signal Vout is suppressed. As a result, the deterioration of the transmission characteristics of the amplifier circuit 100b is suppressed.

実施例２によれば、第２増幅器３０を設けたことにより、実施例１と同様にリップルを抑制することができる。また第１ソースフォロア回路５０、及び第１ソースフォロア回路５０よりゲート幅が小さい第２ソースフォロア回路５２を設けているため、リーク電流を抑制して、オフセット電圧を小さくすることができる。従って、抵抗Ｒ１を高くすることができる。抵抗Ｒ１を調整することで、平滑回路２０の時定数を調整することができる。従って、容量Ｃ１を外付けの部品としなくてもよく、第１増幅器１０、平滑回路２０、第２増幅器３０、及び差動増幅回路４０を同一の基板に集積することで、低コスト化・小型化を図ることができる。 According to the second embodiment, since the second amplifier 30 is provided, the ripple can be suppressed as in the first embodiment. In addition, since the first source follower circuit 50 and the second source follower circuit 52 having a smaller gate width than the first source follower circuit 50 are provided, the leakage current can be suppressed and the offset voltage can be reduced. Therefore, the resistance R1 can be increased. The time constant of the smoothing circuit 20 can be adjusted by adjusting the resistor R1. Therefore, the capacitor C1 does not need to be an external component, and the first amplifier 10, the smoothing circuit 20, the second amplifier 30, and the differential amplifier circuit 40 are integrated on the same substrate, thereby reducing the cost and size. Can be achieved.

リーク電流を抑制するためには、参照信号Ｖｒｅｆ側にソースフォロア回路を設ければよい。しかしながら、出力信号Ｖｔｉａ側と参照信号Ｖｒｅｆ側とのうち、一方のみにソースフォロア回路を設けると、出力信号Ｖｔｉａと参照信号Ｖｒｅｆとの間でＤＣレベルが変動する。ＤＣレベルの変動を抑制し、出力信号Ｖｔｉａ側と参照信号Ｖｒｅｆ側とをバランスさせるためには、それぞれにソースフォロア回路を設けることが好ましい。また、ソースフォロア回路による出力信号Ｖｔｉａの減衰を抑制するためには、第１ソースフォロア回路５０のゲート幅を大きくして、出力信号Ｖｔｉａ側では電流を流れやすくすることが好ましい。これに対して、リーク電流を抑制するためには、第２ソースフォロア回路５２のゲート幅を小さくして、電流を流れにくくすることが好ましい。すなわち、第２ソースフォロア回路５２のゲート幅を第１ソースフォロア回路５０のゲート幅より小さくすることで、リーク電流を抑制し、かつ大きな出力信号Ｖｔｉａを確保することができる。結果的に、増幅回路１００ｂを集積化した場合でも、抵抗Ｒ１を高くすることで平滑回路２０の時定数を調節でき、かつソースフォロア回路を設けることでリーク電流を抑制することができる。 In order to suppress the leakage current, a source follower circuit may be provided on the reference signal Vref side. However, if a source follower circuit is provided on only one of the output signal Vtia side and the reference signal Vref side, the DC level varies between the output signal Vtia and the reference signal Vref. In order to suppress the fluctuation of the DC level and balance the output signal Vtia side and the reference signal Vref side, it is preferable to provide a source follower circuit for each. In order to suppress the attenuation of the output signal Vtia by the source follower circuit, it is preferable to increase the gate width of the first source follower circuit 50 so that the current flows easily on the output signal Vtia side. On the other hand, in order to suppress the leakage current, it is preferable to reduce the gate width of the second source follower circuit 52 so that the current does not flow easily. That is, by making the gate width of the second source follower circuit 52 smaller than the gate width of the first source follower circuit 50, it is possible to suppress the leakage current and secure a large output signal Vtia. As a result, even when the amplifier circuit 100b is integrated, the time constant of the smoothing circuit 20 can be adjusted by increasing the resistance R1, and the leakage current can be suppressed by providing the source follower circuit.

図６の増幅回路１００ｂでは、出力信号Ｖｔｉａ側の第１ソースフォロア回路５０と、参照信号Ｖｒｅｆ側の第２ソースフォロア回路５２とのゲート幅の比率を１２：１としているが、例えば５：１等のように比率を変更してもよい。つまり、トランジスタ５４とトランジスタ５６、及びトランジスタ５５とトランジスタ５７、各々におけるゲート幅の比率を５：１以上とすることで、リーク電流を効果的に抑制することができる。またゲート幅の比率を１２：１とすることで、リーク電流をより効果的に抑制することができる。 In the amplifier circuit 100b of FIG. 6, the ratio of the gate widths of the first source follower circuit 50 on the output signal Vtia side and the second source follower circuit 52 on the reference signal Vref side is 12: 1. The ratio may be changed as described above. That is, the leakage current can be effectively suppressed by setting the ratio of the gate widths of the transistors 54 and 56 and the transistors 55 and 57 to 5: 1 or more. Further, by setting the ratio of the gate width to 12: 1, the leakage current can be more effectively suppressed.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

第１増幅器１０
アンプ１２，３２
フォトダイオード１４
平滑回路２０
第２増幅器３０
差動増幅回路４０
第１ソースフォロア回路５０
第２ソースフォロア回路５２
増幅回路１００，１００ａ，１００ｂ First amplifier 10
Amplifier 12, 32
Photodiode 14
Smoothing circuit 20
Second amplifier 30
Differential amplifier circuit 40
First source follower circuit 50
Second source follower circuit 52
Amplifier circuit 100, 100a, 100b

Claims

A smoothing circuit in which one end of a resistor and one end of a capacitor are connected;
A first amplifier having an input terminal and an output terminal connected to the other end of the resistor included in the smoothing circuit, to which a power supply voltage is applied;
A second amplifier having an output terminal connected to the other end of the capacitor provided in the smoothing circuit and to which the same power supply voltage as that of the first amplifier is applied;
A differential amplifier circuit in which one input terminal is connected to the output terminal of the first amplifier, and the other input terminal is connected to a node between one end of the resistor and one end of the capacitor. An amplifier circuit characterized by the above.

A first source follower circuit having an input terminal connected to the output terminal of the first amplifier and an output terminal connected to one input terminal of the differential amplifier circuit;
A second source follower circuit having an output terminal connected to the node and an output terminal connected to the other input terminal of the differential amplifier circuit;
2. The amplifier circuit according to claim 1, wherein a gate width of the second source follower circuit is smaller than a gate width of the first source follower circuit.

3. The amplifier circuit according to claim 2, wherein a ratio of a gate width of the second source follower circuit to a gate width of the first source follower circuit is 1: 5 or more.

The first amplifier has a first feedback resistor;
4. The amplifier circuit according to claim 1, wherein the second amplifier has a second feedback resistor.

The amplifier circuit according to claim 4, wherein the second feedback resistor is a resistor smaller than the first feedback resistor.

The amplifier circuit according to any one of claims 1 to 5, wherein the capacitor is a capacitor having a size that allows an AC component generated in the power supply voltage to pass therethrough.

The amplifier circuit according to claim 6, wherein the AC component has a frequency of 10 KHz to 10 MHz.