[go: up one dir, main page]

JP2013065783A - Stacked semiconductor device and method of manufacturing the same - Google Patents

Stacked semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2013065783A
JP2013065783A JP2011204591A JP2011204591A JP2013065783A JP 2013065783 A JP2013065783 A JP 2013065783A JP 2011204591 A JP2011204591 A JP 2011204591A JP 2011204591 A JP2011204591 A JP 2011204591A JP 2013065783 A JP2013065783 A JP 2013065783A
Authority
JP
Japan
Prior art keywords
terminal
relay
organic insulating
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011204591A
Other languages
Japanese (ja)
Inventor
Hiroshi Nomura
宏 野邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011204591A priority Critical patent/JP2013065783A/en
Publication of JP2013065783A publication Critical patent/JP2013065783A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】積層型半導体装置の組み立て歩留を向上する。
【解決手段】一つの実施形態によれば、積層型半導体装置は、配線基板、中継端子、半導体チップ、第１のボンディングワイヤ、及び第２のボンディングワイヤが設けられる。配線基板は、第１主面上に接続端子が設けられる。中継端子は、接続端子と離間し、配線基板の第１主面上に設けられる。半導体チップは、接続端子及び中継端子と離間し、配線基板の第１主面上に積層される。第１のボンディングワイヤは、半導体チップに設けられるチップ端子と中継端子を接続する。第２のボンディングワイヤは、中継端子と接続端子を接続する。
【選択図】 図１An assembly yield of a stacked semiconductor device is improved.
According to one embodiment, a stacked semiconductor device includes a wiring board, a relay terminal, a semiconductor chip, a first bonding wire, and a second bonding wire. The wiring board is provided with connection terminals on the first main surface. The relay terminal is separated from the connection terminal and is provided on the first main surface of the wiring board. The semiconductor chip is separated from the connection terminal and the relay terminal, and is stacked on the first main surface of the wiring board. The first bonding wire connects a chip terminal provided on the semiconductor chip and a relay terminal. The second bonding wire connects the relay terminal and the connection terminal.
[Selection] Figure 1

Description

本発明の実施形態は、積層型半導体装置及びその製造方法に関する。   Embodiments described herein relate generally to a stacked semiconductor device and a method for manufacturing the same.

半導体装置の小型化、高密度実装化などを実現する手法として、１つのパッケージ内に複数の半導体チップを積層し、樹脂等の封止材で封止された積層型半導体装置が各種電子機器に多用されている。積層型半導体装置は、チップ端子間、チップ端子と配線基板に設けられる接続端子の間、接続端子間等をそれぞれボンディングワイヤで接続している。   As a technique for realizing miniaturization and high-density mounting of a semiconductor device, a stacked semiconductor device in which a plurality of semiconductor chips are stacked in one package and sealed with a sealing material such as a resin is used in various electronic devices. It is used a lot. In the stacked semiconductor device, chip terminals, chip terminals and connection terminals provided on a wiring board, connection terminals, and the like are connected by bonding wires.

積層型半導体装置では、積層される半導体チップの数の増加、或いはチップ端子と接続端子間の距離が増大するとボンディングワイヤのワイヤ流れやアンダーループが発生するという問題点がある。ワイヤ流れやアンダーループが発生すると積層型半導体装置の組み立て歩留が低下する。   In the laminated semiconductor device, there is a problem that the wire flow of the bonding wire or the under loop occurs when the number of semiconductor chips to be laminated increases or the distance between the chip terminals and the connection terminals increases. When the wire flow or the under loop occurs, the assembly yield of the stacked semiconductor device decreases.

特開２００９−８８０８３号公報JP 2009-88083 A

本発明は、組み立て歩留を向上することができる積層型半導体装置及びその製造方法を提供することにある。   It is an object of the present invention to provide a stacked semiconductor device that can improve assembly yield and a method for manufacturing the same.

一つの実施形態によれば、積層型半導体装置は、配線基板、中継端子、半導体チップ、第１のボンディングワイヤ、及び第２のボンディングワイヤが設けられる。配線基板は、第１主面上に接続端子が設けられる。中継端子は、接続端子と離間し、配線基板の第１主面上に設けられる。半導体チップは、接続端子及び中継端子と離間し、配線基板の第１主面上に積層される。第１のボンディングワイヤは、半導体チップに設けられるチップ端子と中継端子を接続する。第２のボンディングワイヤは、中継端子と接続端子を接続する。   According to one embodiment, the stacked semiconductor device is provided with a wiring board, a relay terminal, a semiconductor chip, a first bonding wire, and a second bonding wire. The wiring board is provided with connection terminals on the first main surface. The relay terminal is separated from the connection terminal and is provided on the first main surface of the wiring board. The semiconductor chip is separated from the connection terminal and the relay terminal, and is stacked on the first main surface of the wiring board. The first bonding wire connects a chip terminal provided on the semiconductor chip and a relay terminal. The second bonding wire connects the relay terminal and the connection terminal.

他の実施形態によれば、積層型半導体装置の製造方法は、第１乃至５の工程が含まれる。第１の工程は、配線基板上に半導体チップを積層形成する。第２の工程は、半導体チップ上に第１の有機絶縁膜を形成する。第３の工程は、第１の有機絶縁膜上に導電膜を形成する。第４の工程は、第１の有機絶縁膜及び導電膜上に第２の有機絶縁膜を形成し、導電膜上の第２の有機絶縁膜をエッチングして開口部を形成する。第５の工程は、開口部により露呈された導電膜と半導体チップに設けられたチップ端子、及び開口部により露呈された導電膜と配線基板に設けられた接続端子をそれぞれボンディングワイヤで接続する。   According to another embodiment, the method for manufacturing a stacked semiconductor device includes first to fifth steps. In the first step, semiconductor chips are stacked on the wiring substrate. In the second step, a first organic insulating film is formed on the semiconductor chip. In the third step, a conductive film is formed on the first organic insulating film. In the fourth step, a second organic insulating film is formed on the first organic insulating film and the conductive film, and the second organic insulating film on the conductive film is etched to form an opening. In the fifth step, the conductive film exposed through the opening and the chip terminal provided in the semiconductor chip, and the conductive film exposed through the opening and the connection terminal provided in the wiring board are connected by bonding wires, respectively.

第１の実施形態に係る積層型半導体装置を示す断面図である。1 is a cross-sectional view illustrating a stacked semiconductor device according to a first embodiment. 図１の領域Ａの拡大断面図である。It is an expanded sectional view of the area | region A of FIG. 第１の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 1st Embodiment. 第１の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 1st Embodiment. 第２の実施形態に係る積層型半導体装置を示す断面図である。It is sectional drawing which shows the laminated semiconductor device which concerns on 2nd Embodiment. 図７の領域Ｂの拡大断面図である。It is an expanded sectional view of the area | region B of FIG. 第２の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 2nd Embodiment. 第２の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 2nd Embodiment. 第３の実施形態に係る積層型半導体装置を示す断面図である。It is sectional drawing which shows the laminated semiconductor device which concerns on 3rd Embodiment. 図１１の領域Ｃの拡大断面図である。It is an expanded sectional view of the area | region C of FIG. 第３の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 3rd Embodiment. 第３の実施形態に係る積層型半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the laminated semiconductor device which concerns on 3rd Embodiment.

以下本発明の実施形態について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体製造装置について、図面を参照して説明する。図１は積層型半導体装置を示す断面図である。図２は図１の領域Ａの拡大断面図である。本実施形態では、半導体チップ上に中継部材を配置してワイヤ流れやアンダーループを抑制している。 (First embodiment)
First, a semiconductor manufacturing apparatus according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing a stacked semiconductor device. FIG. 2 is an enlarged cross-sectional view of region A in FIG. In this embodiment, a relay member is disposed on the semiconductor chip to suppress wire flow and under-loop.

図１に示すように、積層型半導体装置９０は、配線基板１上に半導体チップ２乃至５が４層積層され、封止材６で封止されたＢＧＡ（ball grid array）型半導体装置である。積層型半導体装置９０には、配線基板１、半導体チップ２乃至５、封止材６、シート７ａ乃至７ｄ、及びボンディングワイヤ１０ａ乃至１０ｆが設けられる。積層型半導体装置９０は、例えば携帯電話用機器などに使用される。   As shown in FIG. 1, the stacked semiconductor device 90 is a BGA (ball grid array) type semiconductor device in which four layers of semiconductor chips 2 to 5 are stacked on a wiring substrate 1 and sealed with a sealing material 6. . The stacked semiconductor device 90 is provided with a wiring substrate 1, semiconductor chips 2 to 5, a sealing material 6, sheets 7a to 7d, and bonding wires 10a to 10f. The stacked semiconductor device 90 is used, for example, for a mobile phone device.

配線基板１は、第１主面（半導体チップ側）上に接続端子８ａ乃至８ｅが設けられる。配線基板１は、第１主面と相対向する第２主面上に外部端子１２ａ及び外部端子１２ｂを含む球状の複数の外部端子が設けられる。接続端子８ａはビア１１ａを介して外部端子１２ａに接続される。接続端子８ｅはビア１１ｂを介して外部端子１２ｂに接続される。配線基板１は、例えばガラスエポキシ基板が積層形成される多層基板である。   The wiring board 1 is provided with connection terminals 8a to 8e on the first main surface (semiconductor chip side). The wiring board 1 is provided with a plurality of spherical external terminals including an external terminal 12a and an external terminal 12b on a second main surface opposite to the first main surface. The connection terminal 8a is connected to the external terminal 12a through the via 11a. The connection terminal 8e is connected to the external terminal 12b through the via 11b. The wiring substrate 1 is a multilayer substrate on which, for example, glass epoxy substrates are laminated.

半導体チップ２は、シート７ａを介して配線基板１の第１主面上に載置される。シート７ａは、半導体チップ２を配線基板１に固着する。半導体チップ３は、シート７ｂを介して半導体チップ２の第１主面上に載置される。シート７ｂは、半導体チップ３を半導体チップ２に固着する。半導体チップ４は、シート７ｃを介して半導体チップ３の第１主面上に載置される。シート７ｃは、半導体チップ４を半導体チップ３に固着する。半導体チップ５は、シート７ｄを介して半導体チップ４の第１主面上に載置される。シート７ｄは、半導体チップ５を半導体チップ４に固着する。   The semiconductor chip 2 is placed on the first main surface of the wiring board 1 via the sheet 7a. The sheet 7 a fixes the semiconductor chip 2 to the wiring board 1. The semiconductor chip 3 is placed on the first main surface of the semiconductor chip 2 via the sheet 7b. The sheet 7 b fixes the semiconductor chip 3 to the semiconductor chip 2. The semiconductor chip 4 is placed on the first main surface of the semiconductor chip 3 via the sheet 7c. The sheet 7 c fixes the semiconductor chip 4 to the semiconductor chip 3. The semiconductor chip 5 is placed on the first main surface of the semiconductor chip 4 via the sheet 7d. The sheet 7 d fixes the semiconductor chip 5 to the semiconductor chip 4.

半導体チップ２にはチップ端子９ａ及び９ｅが設けられる。半導体チップ２の第１主面上には、中継部材１３が設けられる。中継部材１３は、半導体チップ２乃至５が積層形成された後に半導体チップ２の第１主面上に形成されたものである。半導体チップ３にはチップ端子９ｂが設けられる。半導体チップ５にはチップ端子９ｃ及びチップ端子９ｄが設けられる。   The semiconductor chip 2 is provided with chip terminals 9a and 9e. A relay member 13 is provided on the first main surface of the semiconductor chip 2. The relay member 13 is formed on the first main surface of the semiconductor chip 2 after the semiconductor chips 2 to 5 are stacked and formed. The semiconductor chip 3 is provided with a chip terminal 9b. The semiconductor chip 5 is provided with a chip terminal 9c and a chip terminal 9d.

接続端子８ａとチップ端子９ｃは、ボンディングワイヤ１０ｄで接続される。接続端子８ｃとチップ端子９ａは、ボンディングワイヤ１０ｃで接続される。接続端子８ｄとチップ端子９ｅは、ボンディングワイヤ１０ｅで接続される。接続端子８ｅとチップ端子９ｄは、ボンディングワイヤ１０ｆで接続される。   The connection terminal 8a and the chip terminal 9c are connected by a bonding wire 10d. The connection terminal 8c and the chip terminal 9a are connected by a bonding wire 10c. The connection terminal 8d and the chip terminal 9e are connected by a bonding wire 10e. The connection terminal 8e and the chip terminal 9d are connected by a bonding wire 10f.

中継部材１３は接続端子８ｂとチップ端子９ｂの接続において、ボンディングワイヤのワイヤ流れやアンダーループを抑制するために設けられたものである。具体的には、図２に示すように、中継部材１３は、有機絶縁膜２１、中継端子２２、有機絶縁膜２３から構成される。有機絶縁膜２１は、半導体チップ２の第１主面上に設けられる。中継端子２２は、有機絶縁膜２１上に設けられる。有機絶縁膜２３は、中継端子２２及び有機絶縁膜２１上に設けられる。中継端子２２上の有機絶縁膜２３は、エッチングされ開口部２４が形成される。有機絶縁膜２１及び有機絶縁膜２３は、ポリイミドから構成される。中継端子２２は、Ｃｕ（銅）からなる金属膜（導電膜）から構成される。   The relay member 13 is provided in order to suppress the wire flow of the bonding wire and the under loop in the connection between the connection terminal 8b and the chip terminal 9b. Specifically, as shown in FIG. 2, the relay member 13 includes an organic insulating film 21, a relay terminal 22, and an organic insulating film 23. The organic insulating film 21 is provided on the first main surface of the semiconductor chip 2. The relay terminal 22 is provided on the organic insulating film 21. The organic insulating film 23 is provided on the relay terminal 22 and the organic insulating film 21. The organic insulating film 23 on the relay terminal 22 is etched to form an opening 24. The organic insulating film 21 and the organic insulating film 23 are made of polyimide. The relay terminal 22 is composed of a metal film (conductive film) made of Cu (copper).

チップ端子９ｂと中継端子２２は、ボンディングワイヤ１０ｂで接続される。中継端子２２と接続端子８ｂは、ボンディングワイヤ１０ａで接続される。中継端子２２を介して接続端子８ｂとチップ端子９ｂの間をボンディングワイヤで接続すると、ボンディングワイヤのワイヤ流れやアンダーループが抑制される。また、隣接するボンディングワイヤ１０ｄ及びボンディングワイヤ１０ｃとの間隔を安定して保つことができ、ワイヤタッチなどを防止することができる。このため、積層型半導体装置９０の組み立て歩留を向上することができる。   The chip terminal 9b and the relay terminal 22 are connected by a bonding wire 10b. The relay terminal 22 and the connection terminal 8b are connected by the bonding wire 10a. When the connection terminal 8b and the chip terminal 9b are connected by the bonding wire via the relay terminal 22, the wire flow and the under loop of the bonding wire are suppressed. In addition, the distance between the adjacent bonding wire 10d and bonding wire 10c can be kept stable, and wire touch and the like can be prevented. For this reason, the assembly yield of the stacked semiconductor device 90 can be improved.

接続端子８ａ乃至８ｅ、半導体チップ２乃至５、チップ端子９ａ乃至９ｅ、ボンディングワイヤ１０ａ乃至１０ｆ、及び配線基板１の第１主面側は、封止材６で封止される。封止材６には、例えばエポキシ樹脂が用いられる。   The connection terminals 8a to 8e, the semiconductor chips 2 to 5, the chip terminals 9a to 9e, the bonding wires 10a to 10f, and the first main surface side of the wiring board 1 are sealed with a sealing material 6. For the sealing material 6, for example, an epoxy resin is used.

次に、積層型半導体装置の製造方法について図３乃至６を参照して説明する。図３乃至６は積層型半導体装置の製造工程を示す断面図である。   Next, a method for manufacturing a stacked semiconductor device will be described with reference to FIGS. 3 to 6 are cross-sectional views showing the manufacturing process of the stacked semiconductor device.

まず、配線基板１の第１主面上に半導体チップ２乃至５を積層形成する。この時点では、中継部材１３は形成されていない。   First, the semiconductor chips 2 to 5 are stacked on the first main surface of the wiring substrate 1. At this time, the relay member 13 is not formed.

図３に示すように、有機絶縁膜２１はスクリーン印刷法を用いて形成している。具体的には、溶剤などで所定の粘度に調整されたポリイミドをスクレッパー３２から滴下してスクリーンマスク３１上にペースト３４として載置する。次に、スキージ３３をスクリーンマスク３１に押し当て、スキージ３３を横方向に移動させてスクリーン印刷を行う。スクリーン印刷により有機絶縁膜２１が半導体チップ２の第１主面上に形成される。   As shown in FIG. 3, the organic insulating film 21 is formed using a screen printing method. Specifically, polyimide adjusted to a predetermined viscosity with a solvent or the like is dropped from the scraper 32 and placed on the screen mask 31 as a paste 34. Next, screen printing is performed by pressing the squeegee 33 against the screen mask 31 and moving the squeegee 33 in the horizontal direction. An organic insulating film 21 is formed on the first main surface of the semiconductor chip 2 by screen printing.

スクリーン印刷された有機絶縁膜２１は、レベリング（泡出し）及び加熱（例えば、１８０℃、６０分加熱）を実施して固化する。有機絶縁膜２１を厚膜化する場合は、スクリーン印刷及び焼結を複数回繰り返すのが好ましい。ここでは、スクリーン印刷法を用いて有機絶縁膜２１を形成しているが、代わりに塗布法などを用いて有機絶縁膜２１を形成してもよい。   The screen-printed organic insulating film 21 is solidified by performing leveling (foaming) and heating (for example, heating at 180 ° C. for 60 minutes). When thickening the organic insulating film 21, it is preferable to repeat screen printing and sintering a plurality of times. Here, the organic insulating film 21 is formed using a screen printing method, but the organic insulating film 21 may be formed using a coating method or the like instead.

次に、図４に示すように、中継端子２２（Ｃｕ（銅）からなる金属膜）は、インクジェット法を用いて形成する。具体的には、有機皮膜で覆われたＣｕ（銅）ナノ粒子を溶媒で所定の粘度に調整されたものをノズル３６から放出し、Ｃｕ（銅）からなる金属膜を有機絶縁膜２１上に形成する。   Next, as shown in FIG. 4, the relay terminal 22 (metal film made of Cu (copper)) is formed using an ink jet method. Specifically, Cu (copper) nanoparticles covered with an organic film are adjusted to a predetermined viscosity with a solvent and discharged from the nozzle 36, and a metal film made of Cu (copper) is placed on the organic insulating film 21. Form.

ＣＯ２レーザ或いは赤外線ランプなどにより局所加熱して、有機皮膜や溶媒を分解及び放出させてＣｕ（銅）からなる金属膜を焼結して中継端子２２を形成する。有機皮膜で覆われたＣｕ（銅）ナノ粒子の粒径は小さい方が好ましい。その理由は、粒径が小さいほどＣＯ２レーザ或いは赤外線ランプなどによる温度上昇が促進され、他の部分の温度上昇を抑制することができるからである。ここでは、インクジェット法を用いて中継端子２２（Ｃｕ（銅）からなる金属膜）を形成しているが、スクリーン印刷法、グラビア印刷法、オフセット印刷法などを用いて中継端子２２（Ｃｕ（銅）からなる金属膜）を形成してもよい。 The relay terminal 22 is formed by locally heating with a CO 2 laser or an infrared lamp to decompose and release the organic film and solvent to sinter a metal film made of Cu (copper). It is preferable that the Cu (copper) nanoparticles covered with the organic film have a smaller particle size. The reason is that the smaller the particle size, the more the temperature rise by the CO 2 laser or the infrared lamp is promoted, and the temperature rise in other parts can be suppressed. Here, the relay terminal 22 (metal film made of Cu (copper)) is formed by using an inkjet method, but the relay terminal 22 (Cu (copper) by using a screen printing method, a gravure printing method, an offset printing method, or the like. ) May be formed.

続いて、図５に示すように、有機絶縁膜２３はスクリーン印刷法を用いて、中継端子２２及び有機絶縁膜２１上に形成している。具体的には、溶剤などで所定の粘度に調整された感光性ポリイミドを図３で示した方法と同様に、図示していないがスクレッパー３２から滴下してスクリーンマスク３１上にペースト３４として載置する。次に、スキージ３３をスクリーンマスク３１に押し当て、スキージ３３を横方向に移動させてスクリーン印刷を行う。スクリーン印刷により有機絶縁膜２３が中継端子２２及び有機絶縁膜２１上に形成される。   Subsequently, as shown in FIG. 5, the organic insulating film 23 is formed on the relay terminals 22 and the organic insulating film 21 using a screen printing method. Specifically, similar to the method shown in FIG. 3, photosensitive polyimide adjusted to a predetermined viscosity with a solvent or the like is dropped from the scraper 32 and placed on the screen mask 31 as a paste 34, as shown in FIG. To do. Next, screen printing is performed by pressing the squeegee 33 against the screen mask 31 and moving the squeegee 33 in the horizontal direction. An organic insulating film 23 is formed on the relay terminals 22 and the organic insulating film 21 by screen printing.

そして、図６に示すように、中継端子２２上に設けられる開口部２４形成領域の有機絶縁膜２３（感光性ポリイミド）に光を照射する。光照射により有機絶縁膜２３（感光性ポリイミド）は光分解される。現像液を用いて光分解された有機絶縁膜２３（感光性ポリイミド）を現像処理した後、ポストベークを実施して有機絶縁膜２３を固化する。その結果、開口部２４を有する有機絶縁膜２３が形成される。   Then, as shown in FIG. 6, the organic insulating film 23 (photosensitive polyimide) in the opening 24 forming region provided on the relay terminal 22 is irradiated with light. The organic insulating film 23 (photosensitive polyimide) is photolyzed by light irradiation. The organic insulating film 23 (photosensitive polyimide) photodecomposed using a developing solution is developed and then post-baked to solidify the organic insulating film 23. As a result, the organic insulating film 23 having the opening 24 is formed.

ここでは、スクリーン印刷法を用いて有機絶縁膜２３を形成しているが、代わりに塗布法などを用いて有機絶縁膜２３を形成してもよい。これ以降の工程は、周知の技術を用いて行われるので説明を省略する。   Here, the organic insulating film 23 is formed using a screen printing method, but the organic insulating film 23 may be formed using a coating method or the like instead. Since the subsequent steps are performed using a known technique, the description thereof is omitted.

上述したように、本実施形態の積層型半導体装置では、配線基板１、半導体チップ２乃至５、封止材６、シート７ａ乃至７ｄ、及びボンディングワイヤ１０ａ乃至１０ｆが設けられる。半導体チップ２の第１主面上には、有機絶縁膜２１、中継端子２２、有機絶縁膜２３から構成される中継部材１３が設けられる。チップ端子９ｂと中継端子２２は、ボンディングワイヤ１０ｂで接続される。中継端子２２と接続端子８ｂは、ボンディングワイヤ１０ａで接続される。   As described above, in the stacked semiconductor device of this embodiment, the wiring substrate 1, the semiconductor chips 2 to 5, the sealing material 6, the sheets 7a to 7d, and the bonding wires 10a to 10f are provided. On the first main surface of the semiconductor chip 2, a relay member 13 including an organic insulating film 21, a relay terminal 22, and an organic insulating film 23 is provided. The chip terminal 9b and the relay terminal 22 are connected by a bonding wire 10b. The relay terminal 22 and the connection terminal 8b are connected by the bonding wire 10a.

このため、ボンディングワイヤのワイヤ流れやアンダーループを抑制することができる。また、隣接するボンディングワイヤとの間隔を安定して保つことができ、ワイヤタッチなどを防止することができる。したがって、積層型半導体装置の組み立て歩留を向上することができる。   For this reason, the wire flow and under loop of a bonding wire can be suppressed. In addition, the distance between adjacent bonding wires can be kept stable, and wire touch and the like can be prevented. Therefore, the assembly yield of the stacked semiconductor device can be improved.

なお、本実施形態では、積層基板１上に載置される半導体チップ２（積層型半導体装置での１番目の半導体チップ）上に中継部材１３を配置しているが必ずしもこれに限定されるものではない。ｎ番目（ただし、ｎは２以上）の半導体チップ上に中継部材を配置してもよい。有機絶縁膜２１及び有機絶縁膜２３にポリイミド膜を用いているが、代わりにポリベンゾシクロブテン、ポリフロロカーボン、或いはポリアリルエーテル等の有機絶縁膜を用いてもよい。中継端子２２をＣｕ（銅）からなる金属膜を用いているが、代わりにＡｌ（アルミニウム）、Ａｕ（金）、Ａｇ（銀）、Ｎｉ（ニッケル）等の金属膜、導電性ＣＮＴ（カーボンナノチューブ）膜、ＩＴＯやＺｎＯ等の透明導電膜などを用いてもよい。   In the present embodiment, the relay member 13 is disposed on the semiconductor chip 2 (the first semiconductor chip in the multilayer semiconductor device) placed on the multilayer substrate 1, but the present invention is not necessarily limited thereto. is not. A relay member may be arranged on the nth semiconductor chip (where n is 2 or more). A polyimide film is used for the organic insulating film 21 and the organic insulating film 23, but an organic insulating film such as polybenzocyclobutene, polyfluorocarbon, or polyallyl ether may be used instead. The relay terminal 22 is made of a metal film made of Cu (copper). Instead, a metal film made of Al (aluminum), Au (gold), Ag (silver), Ni (nickel), etc., conductive CNT (carbon nanotube) ) A film or a transparent conductive film such as ITO or ZnO may be used.

（第２の実施形態）
次に、本発明の第２の実施形態に係る積層型半導体装置について、図面を参照して説明する。図７は積層型半導体装置を示す断面図である。図８は図７の領域Ｂの拡大断面図である。本実施形態では、配線基板上に中継部材を配置してワイヤ流れやアンダーループを抑制している。 (Second Embodiment)
Next, a stacked semiconductor device according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 7 is a cross-sectional view showing a stacked semiconductor device. FIG. 8 is an enlarged cross-sectional view of region B in FIG. In this embodiment, a relay member is disposed on the wiring board to suppress wire flow and under-loop.

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。   In the following, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.

図７に示すように、積層型半導体装置９１は、配線基板１上に半導体チップ２乃至５が４層積層され、封止材６で封止されたＢＧＡ（ball grid array）型半導体装置である。積層型半導体装置９１には、配線基板１、半導体チップ２乃至５、封止材６、シート７ａ乃至７ｄ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、ボンディングワイヤ１０ｇ、ボンディングワイヤ１０ｈ、及びボンディングワイヤ１０ｊが設けられる。積層型半導体装置９１は、例えば携帯電話用機器などに使用される。   As shown in FIG. 7, the stacked semiconductor device 91 is a BGA (ball grid array) semiconductor device in which four layers of semiconductor chips 2 to 5 are stacked on a wiring substrate 1 and sealed with a sealing material 6. . The stacked semiconductor device 91 is provided with a wiring substrate 1, semiconductor chips 2 to 5, sealing material 6, sheets 7a to 7d, bonding wires 10e, bonding wires 10f, bonding wires 10g, bonding wires 10h, and bonding wires 10j. It is done. The stacked semiconductor device 91 is used, for example, for a mobile phone device.

配線基板１は、第１主面（半導体チップ側）上に接続端子８ａ、接続端子８ｄ、接続端子８ｅ、接続端子８ｆ、及び中継部材４１が設けられる。接続端子８ｆとチップ端子９ｂは、ボンディングワイヤ１０ｊで接続される。中継部材４１は、半導体チップ２乃至５が積層形成された後に配線基板１の第１主面上に形成されたものである。   The wiring board 1 is provided with a connection terminal 8a, a connection terminal 8d, a connection terminal 8e, a connection terminal 8f, and a relay member 41 on a first main surface (semiconductor chip side). The connection terminal 8f and the chip terminal 9b are connected by a bonding wire 10j. The relay member 41 is formed on the first main surface of the wiring board 1 after the semiconductor chips 2 to 5 are stacked and formed.

中継部材４１は接続端子８ａとチップ端子９ｃの接続において、ボンディングワイヤのワイヤ流れやアンダーループを抑制するために設けられたものである。具体的には、図８に示すように、中継部材４１は、中継端子５１、有機絶縁膜５２から構成される。中継端子５１は、配線基板１の第１主面上に設けられる。有機絶縁膜２３は、中継端子５１及び配線基板１上に設けられる。中継端子５１上の有機絶縁膜５２は、エッチングされ開口部５３が形成される。有機絶縁膜５２は、ポリイミドから構成される。中継端子５１は、Ｃｕ（銅）からなる金属膜から構成される。   The relay member 41 is provided in order to suppress the wire flow of the bonding wire and the under loop in the connection between the connection terminal 8a and the chip terminal 9c. Specifically, as shown in FIG. 8, the relay member 41 includes a relay terminal 51 and an organic insulating film 52. The relay terminal 51 is provided on the first main surface of the wiring board 1. The organic insulating film 23 is provided on the relay terminal 51 and the wiring substrate 1. The organic insulating film 52 on the relay terminal 51 is etched to form an opening 53. The organic insulating film 52 is made of polyimide. The relay terminal 51 is made of a metal film made of Cu (copper).

チップ端子９ｃと中継端子５１は、ボンディングワイヤ１０ｈで接続される。中継端子５１と接続端子８ａは、ボンディングワイヤ１０ｇで接続される。中継端子５１を介して接続端子８ａとチップ端子９ｃの間をボンディングワイヤで接続すると、ボンディングワイヤのワイヤ流れやアンダーループが抑制される。また、隣接するボンディングワイヤ１０ｊとの間隔を安定して保つことができ、ワイヤタッチなどを防止することができる。このため、積層型半導体装置９１の組み立て歩留を向上することができる。   The chip terminal 9c and the relay terminal 51 are connected by a bonding wire 10h. The relay terminal 51 and the connection terminal 8a are connected by a bonding wire 10g. When the connection terminal 8a and the chip terminal 9c are connected by the bonding wire via the relay terminal 51, the wire flow and the under loop of the bonding wire are suppressed. In addition, it is possible to stably maintain a distance between adjacent bonding wires 10j, and to prevent wire touch and the like. For this reason, the assembly yield of the stacked semiconductor device 91 can be improved.

次に、積層型半導体装置の製造方法について図９及び図１０を参照して説明する。図９及び図１０は積層型半導体装置の製造工程を示す断面図である。   Next, a method for manufacturing a stacked semiconductor device will be described with reference to FIGS. 9 and 10 are cross-sectional views showing the manufacturing process of the stacked semiconductor device.

図９に示すように、中継端子５１（Ｃｕ（銅）からなる金属膜）は、インクジェット法を用いて形成する。具体的には、第１の実施形態の図４で示す方法と同様に、有機皮膜で覆われたＣｕ（銅）ナノ粒子を溶媒で所定の粘度に調整されたものをノズル３６から放出し、Ｃｕ（銅）からなる金属膜を有機絶縁膜５１上に形成する。ＣＯ２レーザ或いは赤外線ランプなどにより局所加熱して、有機皮膜や溶媒を分解及び放出させてＣｕ（銅）からなる金属膜を焼結して中継端子５１を形成する。 As shown in FIG. 9, the relay terminal 51 (a metal film made of Cu (copper)) is formed using an ink jet method. Specifically, similarly to the method shown in FIG. 4 of the first embodiment, Cu (copper) nanoparticles covered with an organic film are adjusted to a predetermined viscosity with a solvent and discharged from the nozzle 36, A metal film made of Cu (copper) is formed on the organic insulating film 51. The relay terminal 51 is formed by locally heating with a CO 2 laser or an infrared lamp to decompose and release the organic film and solvent to sinter a metal film made of Cu (copper).

次に、図１０に示すように、有機絶縁膜５２はスクリーン印刷法を用いて、中継端子５１及び配線基板１上に形成している。具体的には、溶剤などで所定の粘度に調整された感光性ポリイミドを第１の実施形態の図５で示した方法と同様に、図示していないがスクレッパー３２から滴下してスクリーンマスク３１上にペースト３４として載置する。次に、スキージ３３をスクリーンマスク３１に押し当て、スキージ３３を横方向に移動させてスクリーン印刷を行う。スクリーン印刷により有機絶縁膜５２が中継端子５１及び配線基板１上に形成される。   Next, as shown in FIG. 10, the organic insulating film 52 is formed on the relay terminal 51 and the wiring substrate 1 by using a screen printing method. Specifically, similar to the method shown in FIG. 5 of the first embodiment, photosensitive polyimide adjusted to a predetermined viscosity with a solvent or the like is dropped from the scraper 32 but not on the screen mask 31. Is placed as paste 34. Next, screen printing is performed by pressing the squeegee 33 against the screen mask 31 and moving the squeegee 33 in the horizontal direction. An organic insulating film 52 is formed on the relay terminal 51 and the wiring substrate 1 by screen printing.

中継端子５１上に設けられる開口部５３形成領域の有機絶縁膜５２（感光性ポリイミド）に光を照射する。光照射により有機絶縁膜５２（感光性ポリイミド）は光分解される。現像液を用いて光分解された有機絶縁膜５２（感光性ポリイミド）を現像処理した後、ポストベークを実施して有機絶縁膜５２を固化する。   Light is irradiated to the organic insulating film 52 (photosensitive polyimide) in the opening 53 forming region provided on the relay terminal 51. The organic insulating film 52 (photosensitive polyimide) is photolyzed by light irradiation. After developing the photo-decomposed organic insulating film 52 (photosensitive polyimide) using a developer, post-baking is performed to solidify the organic insulating film 52.

その結果、図８に示すように、開口部５３を有する有機絶縁膜５２が形成される。これ以降の工程は、周知の技術を用いて行われるので説明を省略する。   As a result, an organic insulating film 52 having an opening 53 is formed as shown in FIG. Since the subsequent steps are performed using a known technique, the description thereof is omitted.

上述したように、本実施形態の積層型半導体装置では、配線基板１、半導体チップ２乃至５、封止材６、シート７ａ乃至７ｄ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、ボンディングワイヤ１０ｇ、ボンディングワイヤ１０ｈ、及びボンディングワイヤ１０ｊが設けられる。配線基板１は、第１主面（半導体チップ側）上に接続端子８ａ、接続端子８ｄ、接続端子８ｅ、接続端子８ｆ、及び中継部材４１が設けられる。中継部材４１は、中継端子５１、有機絶縁膜５２から構成される。チップ端子９ｃと中継端子５１は、ボンディングワイヤ１０ｈで接続される。中継端子５１と接続端子８ａは、ボンディングワイヤ１０ｇで接続される。   As described above, in the stacked semiconductor device of this embodiment, the wiring substrate 1, the semiconductor chips 2 to 5, the sealing material 6, the sheets 7a to 7d, the bonding wire 10e, the bonding wire 10f, the bonding wire 10g, and the bonding wire 10h. , And a bonding wire 10j. The wiring board 1 is provided with a connection terminal 8a, a connection terminal 8d, a connection terminal 8e, a connection terminal 8f, and a relay member 41 on a first main surface (semiconductor chip side). The relay member 41 includes a relay terminal 51 and an organic insulating film 52. The chip terminal 9c and the relay terminal 51 are connected by a bonding wire 10h. The relay terminal 51 and the connection terminal 8a are connected by a bonding wire 10g.

このため、ボンディングワイヤのワイヤ流れやアンダーループを抑制することができる。また、隣接するボンディングワイヤとの間隔を安定して保つことができ、ワイヤタッチなどを防止することができる。したがって、積層型半導体装置の組み立て歩留を向上することができる。   For this reason, the wire flow and under loop of a bonding wire can be suppressed. In addition, the distance between adjacent bonding wires can be kept stable, and wire touch and the like can be prevented. Therefore, the assembly yield of the stacked semiconductor device can be improved.

（第３の実施形態）
次に、本発明の第３の実施形態に係る積層型半導体装置について、図面を参照して説明する。図１１は積層型半導体装置を示す断面図である。図１２は図１１の領域Ｃの拡大断面図である。本実施形態では、配線基板上に中継配線を配置してボンディングワイヤを削減している。 (Third embodiment)
Next, a stacked semiconductor device according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 11 is a cross-sectional view showing a stacked semiconductor device. FIG. 12 is an enlarged cross-sectional view of a region C in FIG. In the present embodiment, relay wires are arranged on the wiring board to reduce bonding wires.

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。   In the following, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.

図１１に示すように、積層型半導体装置９２は、配線基板１上に半導体チップ２乃至５が４層積層され、封止材６で封止されたＢＧＡ（ball grid array）型半導体装置である。積層型半導体装置９２には、配線基板１、半導体チップ２乃至５、封止材６、シート７ａ乃至７ｄ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、ボンディングワイヤ１０ｇ、及びボンディングワイヤ１０ｈが設けられる。積層型半導体装置９２は、例えば携帯電話用機器などに使用される。   As shown in FIG. 11, the stacked semiconductor device 92 is a BGA (ball grid array) type semiconductor device in which four layers of semiconductor chips 2 to 5 are stacked on a wiring substrate 1 and sealed with a sealing material 6. . The stacked semiconductor device 92 is provided with a wiring board 1, semiconductor chips 2 to 5, sealing material 6, sheets 7a to 7d, bonding wires 10e, bonding wires 10f, bonding wires 10g, and bonding wires 10h. The stacked semiconductor device 92 is used in, for example, a mobile phone device.

配線基板１は、第１主面（半導体チップ側）上に接続端子８ａ、接続端子８ｄ、接続端子８ｅ、接続端子８ｆ、及び中継部材４２が設けられる。接続端子８ｆとチップ端子９ｃは、ボンディングワイヤ１０ｊで接続される。中継部材４２は、半導体チップ２乃至５が積層形成された後に配線基板１の第１主面上に形成されたものである。   The wiring board 1 is provided with a connection terminal 8a, a connection terminal 8d, a connection terminal 8e, a connection terminal 8f, and a relay member 42 on the first main surface (semiconductor chip side). The connection terminal 8f and the chip terminal 9c are connected by a bonding wire 10j. The relay member 42 is formed on the first main surface of the wiring board 1 after the semiconductor chips 2 to 5 are stacked and formed.

中継部材４２は接続端子８ａとチップ端子９ｃの接続において、ボンディングワイヤのワイヤ流れやアンダーループを抑制し、ボンディングワイヤの本数を削減するために設けられたものである。   The relay member 42 is provided in order to suppress the wire flow and under-loop of the bonding wire and reduce the number of bonding wires in the connection between the connection terminal 8a and the chip terminal 9c.

具体的には、図１２に示すように、中継部材４２は、中継配線５４、有機絶縁膜５５から構成される。中継配線５４は、一端が接続端子８ａ上に中継配線５４と接するように配置され、中央部及び他端が配線基板１の第１主面上に配置される。有機絶縁膜５５は、中継配線５４、中継配線５４、及び配線基板１上に設けられる。他端の中継配線５４上の有機絶縁膜５５は、エッチングされ開口部５６が形成される。有機絶縁膜５５は、ポリイミドから構成される。中継配線５４は、Ｃｕ（銅）からなる金属膜から構成される。   Specifically, as illustrated in FIG. 12, the relay member 42 includes a relay wiring 54 and an organic insulating film 55. One end of the relay wiring 54 is disposed on the connection terminal 8 a so as to contact the relay wiring 54, and the central portion and the other end are disposed on the first main surface of the wiring board 1. The organic insulating film 55 is provided on the relay wiring 54, the relay wiring 54, and the wiring substrate 1. The organic insulating film 55 on the relay wiring 54 at the other end is etched to form an opening 56. The organic insulating film 55 is made of polyimide. The relay wiring 54 is composed of a metal film made of Cu (copper).

チップ端子９ｃと開口部５６で露呈された中継配線５４は、ボンディングワイヤ１０ｈで接続される。中継配線５４を介して接続端子８ａとチップ端子９ｃの間をボンディングワイヤで接続すると、ボンディングワイヤのワイヤ流れやアンダーループが抑制される。ボンディングワイヤの本数を削減することができる。また、隣接するボンディングワイヤ１０ｊとの間隔を安定して保つことができ、ワイヤタッチなどを防止することができる。このため、積層型半導体装置９２の組み立て歩留を向上することができる。   The relay wiring 54 exposed at the chip terminal 9c and the opening 56 is connected by a bonding wire 10h. When the connection terminal 8a and the chip terminal 9c are connected by the bonding wire via the relay wiring 54, the wire flow and the under loop of the bonding wire are suppressed. The number of bonding wires can be reduced. In addition, it is possible to stably maintain a distance between adjacent bonding wires 10j, and to prevent wire touch and the like. For this reason, the assembly yield of the stacked semiconductor device 92 can be improved.

次に、積層型半導体装置の製造方法について図１３及び図１４を参照して説明する。図１３及び図１４は積層型半導体装置の製造工程を示す断面図である。   Next, a method for manufacturing a stacked semiconductor device will be described with reference to FIGS. 13 and 14 are cross-sectional views showing the manufacturing process of the stacked semiconductor device.

図１３に示すように、中継配線５４（Ｃｕ（銅）からなる金属膜）は、インクジェット法を用いて形成する。具体的には、第１の実施形態の図４で示す方法と同様に、有機皮膜で覆われたＣｕ（銅）ナノ粒子を溶媒で所定の粘度に調整されたものをノズル３６から放出し、Ｃｕ（銅）からなる金属膜を接続端子８ａ及び配線基板１上に形成する。プレベークを実施して溶媒を放出した後、接続端子８ａ上の中継配線５４に、例えば押圧子を押し当てて加熱及び加圧を加え、中継配線５４を焼結して中継配線５４と接続端子８ａの間を接続する。なお、焼結と同時に中継配線５に超音波を付加すると、更に中継配線５４と接続端子８ａの間の接続を強固することができる（接触抵抗の低減化）。   As shown in FIG. 13, the relay wiring 54 (metal film made of Cu (copper)) is formed by using an ink jet method. Specifically, similarly to the method shown in FIG. 4 of the first embodiment, Cu (copper) nanoparticles covered with an organic film are adjusted to a predetermined viscosity with a solvent and discharged from the nozzle 36, A metal film made of Cu (copper) is formed on the connection terminal 8 a and the wiring substrate 1. After pre-baking to release the solvent, the relay wiring 54 on the connection terminal 8a is heated and pressurized by, for example, pressing a pressing member, and the relay wiring 54 is sintered to sinter the relay wiring 54 and the connection terminal 8a. Connect between. In addition, if an ultrasonic wave is added to the relay wiring 5 simultaneously with sintering, the connection between the relay wiring 54 and the connection terminal 8a can be further strengthened (reduction of contact resistance).

ここでは、中継配線５４は比較的線幅が狭い（数μｍ〜数十μｍ）ものとしているが、中継配線５４が比較的線幅が広い場合はメタルマスクをマスクとしてスパッタ法や蒸着法を用いて中継配線５４を形成してもよい。   Here, the relay wiring 54 has a relatively narrow line width (several μm to several tens μm). However, when the relay wiring 54 has a relatively wide line width, a sputtering method or a vapor deposition method is used with a metal mask as a mask. Thus, the relay wiring 54 may be formed.

次に、図１４に示すように、有機絶縁膜５５はスクリーン印刷法を用いて、中継配線５４、接続端子８ａ、及び配線基板１上に形成する。具体的には、溶剤などで所定の粘度に調整された感光性ポリイミドを第１の実施形態の図５で示した方法と同様に、図示していないがスクレッパー３２から滴下してスクリーンマスク３１上にペースト３４として載置する。次に、スキージ３３をスクリーンマスク３１に押し当て、スキージ３３を横方向に移動させてスクリーン印刷を行う。スクリーン印刷により有機絶縁膜５５が中継配線５４、接続端子８ａ、及び配線基板１上に形成される。   Next, as shown in FIG. 14, the organic insulating film 55 is formed on the relay wiring 54, the connection terminal 8 a, and the wiring substrate 1 using a screen printing method. Specifically, similar to the method shown in FIG. 5 of the first embodiment, photosensitive polyimide adjusted to a predetermined viscosity with a solvent or the like is dropped from the scraper 32 but not on the screen mask 31. Is placed as paste 34. Next, screen printing is performed by pressing the squeegee 33 against the screen mask 31 and moving the squeegee 33 in the horizontal direction. An organic insulating film 55 is formed on the relay wiring 54, the connection terminal 8a, and the wiring board 1 by screen printing.

中継配線５４上に設けられる開口部５６形成領域の有機絶縁膜５５（感光性ポリイミド）に光を照射する。光照射により有機絶縁膜５５（感光性ポリイミド）は光分解される。現像液を用いて光分解された有機絶縁膜５５（感光性ポリイミド）を現像処理した後、ポストベークを実施して有機絶縁膜５５を固化する。   Light is irradiated to the organic insulating film 55 (photosensitive polyimide) in the opening 56 formation region provided on the relay wiring 54. The organic insulating film 55 (photosensitive polyimide) is photolyzed by light irradiation. After developing the photo-decomposed organic insulating film 55 (photosensitive polyimide) using a developer, post-baking is performed to solidify the organic insulating film 55.

その結果、図１２に示すように、開口部５６を有する有機絶縁膜５５が形成される。これ以降の工程は、周知の技術を用いて行われるので説明を省略する。   As a result, an organic insulating film 55 having an opening 56 is formed as shown in FIG. Since the subsequent steps are performed using a known technique, the description thereof is omitted.

上述したように、本実施形態の積層型半導体装置では、配線基板１、半導体チップ２乃至５、封止材６、シート７ａ乃至７ｄ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、ボンディングワイヤ１０ｇ、及びボンディングワイヤ１０ｈが設けられる。配線基板１は、第１主面（半導体チップ側）上に接続端子８ａ、接続端子８ｄ、接続端子８ｅ、接続端子８ｆ、及び中継部材４２が設けられる。中継部材４２は、中継配線５４、有機絶縁膜５５から構成される。中継配線５４は、一端が接続端子８ａ上に中継配線５４と接するように配置され、中央部及び他端が配線基板１の第１主面上に配置される。 チップ端子９ｃと開口部５６で露呈された中継配線５４は、ボンディングワイヤ１０ｈで接続される。   As described above, in the stacked semiconductor device of this embodiment, the wiring substrate 1, the semiconductor chips 2 to 5, the sealing material 6, the sheets 7a to 7d, the bonding wire 10e, the bonding wire 10f, the bonding wire 10g, and the bonding wire. 10h is provided. The wiring board 1 is provided with a connection terminal 8a, a connection terminal 8d, a connection terminal 8e, a connection terminal 8f, and a relay member 42 on the first main surface (semiconductor chip side). The relay member 42 includes a relay wiring 54 and an organic insulating film 55. One end of the relay wiring 54 is disposed on the connection terminal 8 a so as to contact the relay wiring 54, and the central portion and the other end are disposed on the first main surface of the wiring board 1. The relay wiring 54 exposed at the chip terminal 9c and the opening 56 is connected by a bonding wire 10h.

このため、ボンディングワイヤのワイヤ流れやアンダーループを抑制することができる。ボンディングワイヤの本数を削減することができる。また、隣接するボンディングワイヤとの間隔を安定して保つことができ、ワイヤタッチなどを防止することができる。したがって、積層型半導体装置の組み立て歩留を向上することができる。   For this reason, the wire flow and under loop of a bonding wire can be suppressed. The number of bonding wires can be reduced. In addition, the distance between adjacent bonding wires can be kept stable, and wire touch and the like can be prevented. Therefore, the assembly yield of the stacked semiconductor device can be improved.

なお、第３の実施形態では、接続端子に接続される中継配線５４を有する中継部材４２を配線基板１上に配置しているが必ずしもこれに限定されるものではない。チップ端子に接続される中継配線を有する中継部材を半導体チップ上に配置してもよい。   In the third embodiment, the relay member 42 having the relay wiring 54 connected to the connection terminal is disposed on the wiring board 1, but the present invention is not necessarily limited thereto. A relay member having a relay wiring connected to the chip terminal may be disposed on the semiconductor chip.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１ 配線基板
２〜５ 半導体チップ
６ 封止材
７ａ〜７ｄ シート
８ａ〜８ｆ 接続端子
９ａ〜９ｅ チップ端子
１０ａ〜１０ｈ、１０ｊ ボンディングワイヤ
１１ａ、１１ｂ ビア
１２ａ、１２ｂ 外部端子
１３、４１、４２ 中継部材
２１、２３、５２、５５ 有機絶縁膜
２２、５１ 中継端子
２４、５３、５６ 開口部
３１ スクリーンマスク
３２ スクレッパー
３３ スキージ
３４ ペースト
３６ ノズル
５４ 中継配線
９０、９１、９２ 積層型半導体装置 DESCRIPTION OF SYMBOLS 1 Wiring board 2-5 Semiconductor chip 6 Sealing material 7a-7d Sheet 8a-8f Connection terminal 9a-9e Chip terminal 10a-10h, 10j Bonding wire 11a, 11b Via 12a, 12b External terminal 13, 41, 42 Relay member 21 , 23, 52, 55 Organic insulating films 22, 51 Relay terminals 24, 53, 56 Opening 31 Screen mask 32 Scraper 33 Squeegee 34 Paste 36 Nozzle 54 Relay wiring 90, 91, 92 Multilayer semiconductor device

Claims (6)

第１主面上に接続端子が設けられた配線基板と、
前記接続端子と離間し、前記配線基板の第１主面上に設けられた中継端子と、
前記接続端子及び前記中継端子と離間し、前記配線基板の第１主面上に積層された半導体チップと、
前記半導体チップに設けられるチップ端子と前記中継端子を接続する第１のボンディングワイヤと、
前記中継端子と前記接続端子を接続する第２のボンディングワイヤと、
を具備することを特徴とする積層型半導体装置。 A wiring board provided with connection terminals on the first main surface;
A relay terminal spaced apart from the connection terminal and provided on the first main surface of the wiring board;
A semiconductor chip separated from the connection terminal and the relay terminal and stacked on the first main surface of the wiring board;
A first bonding wire connecting the chip terminal provided on the semiconductor chip and the relay terminal;
A second bonding wire connecting the relay terminal and the connection terminal;
A stacked semiconductor device comprising: 第１主面上に接続端子が設けられた配線基板と、
前記配線基板の第１主面上に設けられ、一端が前記接続端子上に前記接続端子と接するように設けられた中継配線と、前記接続端子及び前記中継配線上に設けられ、前記中継配線の他端に開口部が設けられた有機絶縁膜とを有する中継部材と、
前記接続端子及び前記中継配線と離間し、前記配線基板の第１主面上に積層された半導体チップと、
前記半導体チップに設けられるチップ端子と前記開口部により露呈された中継配線を接続するボンディングワイヤと、
を具備することを特徴とする積層型半導体装置。 A wiring board provided with connection terminals on the first main surface;
A relay wiring provided on the first main surface of the wiring board and having one end on the connection terminal so as to be in contact with the connection terminal; provided on the connection terminal and the relay wiring; A relay member having an organic insulating film provided with an opening at the other end;
A semiconductor chip separated from the connection terminal and the relay wiring and stacked on the first main surface of the wiring board;
A bonding wire that connects a chip terminal provided on the semiconductor chip and a relay wiring exposed by the opening;
A stacked semiconductor device comprising: 前記有機絶縁膜は、ポリイミド、ポリベンゾシクロブテン、ポリフロロカーボン、或いはポリアリルエーテルから構成されることを特徴とする請求項２に記載の積層型半導体装置。   3. The stacked semiconductor device according to claim 2, wherein the organic insulating film is made of polyimide, polybenzocyclobutene, polyfluorocarbon, or polyallyl ether. 配線基板上に半導体チップを積層形成する工程と、
前記半導体チップ上に第１の有機絶縁膜を形成する工程と、
前記第１の有機絶縁膜上に導電膜を形成する工程と、
前記第１の有機絶縁膜及び前記導電膜上に第２の有機絶縁膜を形成し、前記導電膜上の前記第２の有機絶縁膜に開口部を形成する工程と、
前記開口部により露呈された前記導電膜と前記半導体チップに設けられたチップ端子、及び前記開口部により露呈された前記導電膜と前記配線基板に設けられた接続端子をそれぞれボンディングワイヤで接続する工程と、
を具備することを特徴とする積層型半導体装置の製造方法。 A step of stacking semiconductor chips on a wiring board;
Forming a first organic insulating film on the semiconductor chip;
Forming a conductive film on the first organic insulating film;
Forming a second organic insulating film on the first organic insulating film and the conductive film, and forming an opening in the second organic insulating film on the conductive film;
The step of connecting the conductive film exposed by the opening and the chip terminal provided on the semiconductor chip, and the conductive film exposed by the opening and the connection terminal provided on the wiring board by bonding wires, respectively. When,
A method for manufacturing a stacked semiconductor device, comprising: 配線基板上に半導体チップを積層形成する工程と、
前記配線基板上に導電膜を形成する工程と、
前記導電膜上に有機絶縁膜を形成し、前記導電膜上の前記有機絶縁膜に開口部を形成する工程と、
前記開口部により露呈された前記導電膜と前記半導体チップに設けられたチップ端子、及び前記開口部により露呈された前記導電膜と前記配線基板に設けられた接続端子をそれぞれボンディングワイヤで接続する工程と、
を具備することを特徴とする積層型半導体装置の製造方法。 A step of stacking semiconductor chips on a wiring board;
Forming a conductive film on the wiring substrate;
Forming an organic insulating film on the conductive film and forming an opening in the organic insulating film on the conductive film;
The step of connecting the conductive film exposed by the opening and the chip terminal provided on the semiconductor chip, and the conductive film exposed by the opening and the connection terminal provided on the wiring board by bonding wires, respectively. When,
A method for manufacturing a stacked semiconductor device, comprising: 前記導電膜は、インクジェット法、スクリーン印刷法、グラビア印刷法、或いはオフセット印刷法を用いて形成されることを特徴とする請求項４又は５に記載の積層型半導体装置の製造方法。   6. The method for manufacturing a stacked semiconductor device according to claim 4, wherein the conductive film is formed using an inkjet method, a screen printing method, a gravure printing method, or an offset printing method.
JP2011204591A 2011-09-20 2011-09-20 Stacked semiconductor device and method of manufacturing the same Withdrawn JP2013065783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011204591A JP2013065783A (en) 2011-09-20 2011-09-20 Stacked semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011204591A JP2013065783A (en) 2011-09-20 2011-09-20 Stacked semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013065783A true JP2013065783A (en) 2013-04-11

Family

ID=48189003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011204591A Withdrawn JP2013065783A (en) 2011-09-20 2011-09-20 Stacked semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013065783A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014203739A1 (en) * 2013-06-18 2014-12-24 ピーエスフォー ルクスコ エスエイアールエル Semiconductor device and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014203739A1 (en) * 2013-06-18 2014-12-24 ピーエスフォー ルクスコ エスエイアールエル Semiconductor device and method for manufacturing same
US20160141272A1 (en) * 2013-06-18 2016-05-19 Ps4 Luxco S.A.R.L. Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
US9679864B2 (en) Printed interconnects for semiconductor packages
US8309864B2 (en) Device mounting board and manufacturing method therefor, and semiconductor module
US8314499B2 (en) Flexible and stackable semiconductor die packages having thin patterned conductive layers
US20110241203A1 (en) Semiconductor module, method for manufacturing semiconductor module, and portable apparatus
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
JPWO2012137548A1 (en) Chip component built-in resin multilayer substrate and manufacturing method thereof
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
WO2011007507A1 (en) Substrate for semiconductor package and method for manufacturing substrate for semiconductor package
US9674952B1 (en) Method of making copper pillar with solder cap
JP4608297B2 (en) Manufacturing method of multilayer wiring board
US11239143B2 (en) Semiconductor structure and manufacturing method thereof
JP5868274B2 (en) WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME
US10420212B2 (en) Wiring board, electronic apparatus, and method for manufacturing electronic apparatus
TWI646639B (en) Semiconductor package
US20090108444A1 (en) Chip package structure and its fabrication method
JP5028291B2 (en) Device mounting substrate, device mounting substrate manufacturing method, semiconductor module, and semiconductor module manufacturing method
JP2013065783A (en) Stacked semiconductor device and method of manufacturing the same
JP5295211B2 (en) Manufacturing method of semiconductor module
CN101958292B (en) Printed circuit board, encapsulation piece and manufacture methods thereof
JP5726553B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2009212114A (en) Structure of protruding electrode, substrate for mounting element and its manufacturing method, semiconductor module, and portable device
JP2013062424A (en) Manufacturing method of semiconductor device and semiconductor device manufactured by the same
JP2018195754A (en) Semiconductor device and manufacturing method of the same
JP2016131171A (en) Semiconductor device, method of manufacturing the semiconductor device, and manufacturing apparatus
CN102340927A (en) A printed circuit board

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202