[go: up one dir, main page]

JP2013197263A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2013197263A
JP2013197263A JP2012061931A JP2012061931A JP2013197263A JP 2013197263 A JP2013197263 A JP 2013197263A JP 2012061931 A JP2012061931 A JP 2012061931A JP 2012061931 A JP2012061931 A JP 2012061931A JP 2013197263 A JP2013197263 A JP 2013197263A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
manufacturing
solvent
wiring body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012061931A
Other languages
Japanese (ja)
Inventor
Fumiyoshi Kawashiro
史義 川城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012061931A priority Critical patent/JP2013197263A/en
Publication of JP2013197263A publication Critical patent/JP2013197263A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a decrease in connection reliability of an external connection terminal to an electrode.SOLUTION: A method for manufacturing a semiconductor device comprises a preparation step (steps S20 and S30), a solvent holding step (step S50), and an external terminal formation step (step S80). The preparation step prepares a wiring body 200. The wiring body 200 has an electrode 210 to which a bump 420 (external connection terminal) is connected and a protective insulation layer 220 on one surface thereof, and is mounted with a semiconductor chip 100 on the other surface thereof. The solvent holding step holds a state in which a solvent 400 dissolving an organic material is located on the electrode 210 for 10 minutes or longer. The external terminal formation step bonds the bump 420 to the electrode 210.

Description

本発明は、半導体チップが配線体に搭載された半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor chip is mounted on a wiring body.

半導体装置の一つに、インターポーザなどの配線体の一面に半導体チップを搭載し、かつ、配線体の他面にハンダボール等を用いて外部接続端子を形成した構成を有するものがある（例えば特許文献１〜８参照）。また半導体装置には、リードフレームに半導体チップを搭載したものもある（例えば特許文献９参照）。   One semiconductor device has a configuration in which a semiconductor chip is mounted on one surface of a wiring body such as an interposer and an external connection terminal is formed on the other surface of the wiring body using a solder ball or the like (for example, a patent) Reference 1-8). Some semiconductor devices have a semiconductor chip mounted on a lead frame (see, for example, Patent Document 9).

特開２００２−１４１６５０号公報JP 2002-141650 A 特開平０９−１０２４７８号公報JP 09-102478 A 特開平１０−２１４９１４号公報JP-A-10-214914 特開平１１−２９７８７４号公報JP 11-297874 A 特許第３５７３１０４号公報Japanese Patent No. 3573104 特許第３６６６５９１号公報Japanese Patent No. 3666591 特許第３６７１２４８号公報Japanese Patent No. 3671248 特許第３９２１６０８号公報Japanese Patent No. 3911608 特開平２−６６９６４号公報JP-A-2-66964

本発明者が検討した結果、以下のことが判明した。配線体の表面に保護絶縁層を形成した場合、この保護絶縁膜から出てきた有機材料が電極の表面に付着することがある。電極の表面に有機材料が付着していると、電極に対する外部接続端子の接続信頼性が低下してしまう。   As a result of studies by the present inventors, the following has been found. When a protective insulating layer is formed on the surface of the wiring body, an organic material that has come out of the protective insulating film may adhere to the surface of the electrode. When the organic material adheres to the surface of the electrode, the connection reliability of the external connection terminal with respect to the electrode is lowered.

本発明によれば、一面に外部接続端子が接続される電極及び保護絶縁層を有し、他面に半導体チップが搭載された配線体を準備する準備工程と、
前記電極上に有機物質を溶解する溶媒を位置させた状態を、１０分以上保持する溶媒保持工程と、
前記電極に前記外部接続端子を形成する外部端子形成工程と、
を備える半導体装置の製造方法が提供される。 According to the present invention, a preparatory step of preparing a wiring body having an electrode to which an external connection terminal is connected on one side and a protective insulating layer and having a semiconductor chip mounted on the other side;
A solvent holding step for holding a state in which a solvent for dissolving an organic substance is positioned on the electrode for 10 minutes or more;
An external terminal forming step of forming the external connection terminal on the electrode;
A method for manufacturing a semiconductor device is provided.

本発明によれば、外部端子形成工程の前に溶媒保持工程が行われる。溶媒保持工程では、電極上に有機物質を溶解する溶媒を位置させた状態を、１０分以上保持する。このため、電極上に保護絶縁膜から出てきた有機材料が電極の表面に付着していても、この有機材料を外部端子形成工程の前に除去することができる。従って、電極に対する外部接続端子の接続信頼性が低下することを抑制できる。   According to the present invention, the solvent holding step is performed before the external terminal forming step. In the solvent holding step, the state where the solvent for dissolving the organic substance is positioned on the electrode is held for 10 minutes or more. For this reason, even if the organic material which came out of the protective insulating film on the electrode adheres to the surface of the electrode, this organic material can be removed before the external terminal forming step. Therefore, it can suppress that the connection reliability of the external connection terminal with respect to an electrode falls.

本発明によれば、一面に外部接続端子が接続される電極及び保護絶縁層を有し、他面に半導体チップが搭載された配線体を準備する準備工程と、
前記電極上に有機物質を溶解する溶媒を位置させることにより、前記電極上に位置している有機材料を前記溶媒に溶解する溶媒保持工程と、
前記電極に前記外部接続端子を形成する外部端子形成工程と、
を備える半導体装置の製造方法が提供される。 According to the present invention, a preparatory step of preparing a wiring body having an electrode to which an external connection terminal is connected on one side and a protective insulating layer and having a semiconductor chip mounted on the other side;
A solvent holding step of dissolving an organic material located on the electrode in the solvent by positioning a solvent that dissolves the organic substance on the electrode;
An external terminal forming step of forming the external connection terminal on the electrode;
A method for manufacturing a semiconductor device is provided.

本発明によれば、電極に対する外部接続端子の接続信頼性が低下することを抑制できる。   ADVANTAGE OF THE INVENTION According to this invention, it can suppress that the connection reliability of the external connection terminal with respect to an electrode falls.

第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。3 is a flowchart showing a method for manufacturing the semiconductor device according to the first embodiment. 図１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。6 is a flowchart illustrating a method for manufacturing a semiconductor device according to a second embodiment. 図７を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図７を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図７を説明するための断面図である。It is sectional drawing for demonstrating FIG. 第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。10 is a flowchart illustrating a method for manufacturing a semiconductor device according to a third embodiment. 図１１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１１を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１１のステップＳ５０，Ｓ５２で用いられる保持部材の構成を示す断面図である。It is sectional drawing which shows the structure of the holding member used by step S50, S52 of FIG. 第４の実施形態に係る半導体装置の製造方法を示すフローチャートである。10 is a flowchart illustrating a method for manufacturing a semiconductor device according to a fourth embodiment. 図１６を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図１６を説明するための断面図である。It is sectional drawing for demonstrating FIG. 第５の実施形態に係る半導体装置の製造方法を示すフローチャートである。10 is a flowchart illustrating a method for manufacturing a semiconductor device according to a fifth embodiment. 第６の実施形態に係る半導体装置の製造方法を示すフローチャートである。12 is a flowchart illustrating a method for manufacturing a semiconductor device according to a sixth embodiment. 図２０を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図２０を説明するための断面図である。It is sectional drawing for demonstrating FIG. 図２０を説明するための断面図である。It is sectional drawing for demonstrating FIG.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。この半導体装置の製造方法は、準備工程（ステップＳ２０，３０）、溶媒保持工程（ステップＳ５０）、及び外部端子形成工程（ステップＳ８０）を有している。準備工程では、配線体２００を準備する。配線体２００は、一面にバンプ４２０（外部接続端子）が接続される電極２１０及び保護絶縁層２２０を有しており、他面に半導体チップ１００が搭載されている。溶媒保持工程では、電極２１０上に有機物質を溶解する溶媒４００を位置させた状態を、１０分以上保持する。外部端子形成工程では、電極２１０にバンプ４２０を接合する。 (First embodiment)
FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment. This method for manufacturing a semiconductor device includes a preparation process (steps S20 and S30), a solvent holding process (step S50), and an external terminal formation process (step S80). In the preparation step, the wiring body 200 is prepared. The wiring body 200 has an electrode 210 and a protective insulating layer 220 to which bumps 420 (external connection terminals) are connected on one surface, and the semiconductor chip 100 is mounted on the other surface. In the solvent holding step, the state where the solvent 400 for dissolving the organic substance is positioned on the electrode 210 is held for 10 minutes or more. In the external terminal forming step, the bump 420 is bonded to the electrode 210.

以下、図１と、図２〜図６に示す断面図とを併用しながら、詳細に説明を行う。なお、図２〜図６の各図において、（ａ）は断面図を示しており、（ｂ）は（ａ）の要部を拡大した断面図を示している。   In the following, a detailed description will be given using FIG. 1 and the cross-sectional views shown in FIGS. 2 to 6, (a) shows a cross-sectional view, and (b) shows an enlarged cross-sectional view of the main part of (a).

まず図２に示すように、配線体２００を準備する。配線体２００は、一面上に電極２１０及び保護絶縁層２２０を有している。電極２１０は、例えばＣｕ（銅）層の上にＮｉ（ニッケル）及びＡｕ（金）をこの順に積層した構成を有している。ただし電極２１０の構成はこれに限定されない。保護絶縁層２２０は、例えばソルダーレジストであり、電極２１０を露出するための開口を有している。本実施形態において、電極２１０はパターンを有するＣｕ層の側面と上面周辺部がソルダーレジストで覆われ、上面周辺部に囲まれた内部領域はソルダーレジストが開口しておりＮｉ層、Ａｕ層が順に形成されているＳＭＤ構造（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ構造）となっている。配線体２００はインターポーザである。尚、後述する他の図を含めて図示を省略するが配線体２００の他の面（半導体チップが搭載される面）にも同様に半導体チップと電気的に接続するためのチップ電極とソルダーレジスト層を備えていて良い。   First, as shown in FIG. 2, a wiring body 200 is prepared. The wiring body 200 has an electrode 210 and a protective insulating layer 220 on one surface. The electrode 210 has a configuration in which, for example, Ni (nickel) and Au (gold) are stacked in this order on a Cu (copper) layer. However, the configuration of the electrode 210 is not limited to this. The protective insulating layer 220 is, for example, a solder resist, and has an opening for exposing the electrode 210. In this embodiment, the electrode 210 is covered with a solder resist on the side surface and upper surface periphery of the Cu layer having a pattern, and the solder resist is opened in the inner region surrounded by the upper surface periphery, and the Ni layer and the Au layer are sequentially formed. The SMD structure (Solder Mask Defined structure) is formed. The wiring body 200 is an interposer. In addition, although illustration is abbreviate | omitted including the other figure mentioned later, the chip electrode and solder resist for electrically connecting with a semiconductor chip similarly to the other surface (surface in which a semiconductor chip is mounted) of the wiring body 200 May have layers.

次いで、配線体２００の他面上に半導体チップ１００を、接着層３１０を用いて搭載する。接着層３１０は、例えば銀ペーストである。半導体チップ１００は、能動面を、配線体２００とは逆側に向けた状態で配線体２００に搭載される。ここで半導体チップ１００はＳｉ（シリコン）などの半導体基板の能動面にトランジスタや多層配線層が形成され表面に電極パッドを備えたものである。次いで、半導体チップ１００の電極パッドと、配線体２００の電極とを、ボンディングワイヤ３２０を用いて接続する（図１のステップＳ２０）。   Next, the semiconductor chip 100 is mounted on the other surface of the wiring body 200 using the adhesive layer 310. The adhesive layer 310 is, for example, a silver paste. The semiconductor chip 100 is mounted on the wiring body 200 with its active surface facing away from the wiring body 200. Here, the semiconductor chip 100 has a transistor or a multilayer wiring layer formed on an active surface of a semiconductor substrate such as Si (silicon) and an electrode pad on the surface. Next, the electrode pads of the semiconductor chip 100 and the electrodes of the wiring body 200 are connected using the bonding wires 320 (step S20 in FIG. 1).

次いで、半導体チップ１００及びボンディングワイヤ３２０を、樹脂層３３０を用いて封止する。樹脂層３３０は熱硬化性の樹脂であるが、この状態では樹脂層３３０は完全には硬化していない。換言すると樹脂層３００の熱硬化反応は飽和には至っておらず、半導体装置として必要な信頼性を得るには、樹脂層３３０のさらなる熱硬化工程が必要な状態にある（図１のステップＳ３０）。   Next, the semiconductor chip 100 and the bonding wire 320 are sealed using the resin layer 330. The resin layer 330 is a thermosetting resin, but in this state, the resin layer 330 is not completely cured. In other words, the thermosetting reaction of the resin layer 300 has not reached saturation, and a further thermosetting process of the resin layer 330 is necessary to obtain the reliability required for the semiconductor device (step S30 in FIG. 1). .

この状態において、図２（ｂ）の拡大図に示すように、電極２１０の上に有機材料２１２が位置していることがある。有機材料２１２は、例えば、保護絶縁層２２０に含まれていた溶剤（例えばポリジメチルシロキサンなどのシロキサン）が染み出したものである。また有機材料２１２は、電極２１０を保護するための保護膜として意図的に形成されている場合もある。後者の場合においても、電極２１０の上には、保護絶縁層２２０に含まれていた溶剤は染み出す。   In this state, the organic material 212 may be located on the electrode 210 as shown in the enlarged view of FIG. For example, the organic material 212 oozes out a solvent (for example, siloxane such as polydimethylsiloxane) contained in the protective insulating layer 220. In some cases, the organic material 212 is intentionally formed as a protective film for protecting the electrode 210. Even in the latter case, the solvent contained in the protective insulating layer 220 oozes out on the electrode 210.

次いで図３に示すように、配線体２００の電極２１０上に、溶媒４００を位置させる（図１のステップＳ４０）。溶媒４００は有機材料を溶解する溶媒であり、例えばエーテルである。ただし、溶媒４００は、メチルジグリコール、メチルトリグリコール、メチルポリグリコール、イソプロピルジグリコール、ブチルグリコール、ブチルトリグリコール、イソブチルグリコール、イソブチルジグリコール、ヘキシルグリコール、ヘキシルジグリコール、２エチルヘキシルグリコール、２エチルヘキシルジグリコール、アリルグリコール、フェニルグリコール、フェニルジグリコール、ベンジルグリコール、ベンジルジグリコール、メチルプロピレンジグリコール、メチルプロピレントリグリコール、プロピルプロピレンジグリコール、ブチルプロピレングリコール、ブチルプロピレンジグリコール、フェニルプロピレングリコール、ジメチルジグリコール、ジメチルトリグリコール、メチルエチルジグリコール、ジエチルジグリコール、ジブチルジグリコール、及びジメチルプロピレンジグリコールの少なくとも一つであってもよい。   Next, as shown in FIG. 3, the solvent 400 is positioned on the electrode 210 of the wiring body 200 (step S40 in FIG. 1). The solvent 400 is a solvent that dissolves the organic material, for example, ether. However, the solvent 400 is methyl diglycol, methyl triglycol, methyl polyglycol, isopropyl diglycol, butyl glycol, butyl triglycol, isobutyl glycol, isobutyl diglycol, hexyl glycol, hexyl diglycol, 2 ethylhexyl glycol, 2 ethylhexyldi Glycol, allyl glycol, phenyl glycol, phenyl diglycol, benzyl glycol, benzyl diglycol, methylpropylene diglycol, methylpropylene triglycol, propylpropylene diglycol, butylpropylene glycol, butylpropylene diglycol, phenylpropylene glycol, dimethyldiglycol , Dimethyltriglycol, methylethyldiglycol, diethyldig Call may be at least one of dibutyl diglycol, and dimethyl propylene diglycol.

次いで、電極２１０の上に溶媒４００を位置させた状態を、一定時間保持する。本実施形態では、このとき、電極２１０、樹脂層３３０、及び溶媒４００を加熱する。この熱処理温度及び熱処理時間は、樹脂層３３０の硬化に必要な条件を満たしている。例えば熱処理は、１５０℃以上で１．５時間以上行われる。この熱処理により、樹脂層３３０の熱硬化反応が進んで樹脂層３３０は十分に硬化するとともに、電極２１０上に位置していた有機材料２１２は、溶媒４００に十分に溶解する（図１のステップＳ５０）。   Next, the state where the solvent 400 is positioned on the electrode 210 is held for a certain period of time. In this embodiment, at this time, the electrode 210, the resin layer 330, and the solvent 400 are heated. This heat treatment temperature and heat treatment time satisfy the conditions necessary for curing the resin layer 330. For example, the heat treatment is performed at 150 ° C. or more for 1.5 hours or more. By this heat treatment, the thermosetting reaction of the resin layer 330 proceeds and the resin layer 330 is sufficiently cured, and the organic material 212 located on the electrode 210 is sufficiently dissolved in the solvent 400 (step S50 in FIG. 1). ).

次いで図４に示すように、電極２１０等を冷却した後、少なくとも電極２１０上を純水で洗浄する。これにより溶媒４００は除去される。このとき、溶媒４００に溶け込んだ有機材料２１２も除去される（図１のステップＳ６０）。   Next, as shown in FIG. 4, after cooling the electrode 210 and the like, at least the electrode 210 is washed with pure water. Thereby, the solvent 400 is removed. At this time, the organic material 212 dissolved in the solvent 400 is also removed (step S60 in FIG. 1).

次いで図５に示すように、電極２１０上にフラックス４１０を塗布し、さらにフラックス４１０が塗布された電極２１０上にハンダボール４２２を搭載する（図１のステップＳ７０）。   Next, as shown in FIG. 5, a flux 410 is applied on the electrode 210, and a solder ball 422 is mounted on the electrode 210 to which the flux 410 has been applied (step S70 in FIG. 1).

次いで図６に示すように、ハンダボール４２２をリフローすることで溶融し、その後冷却固化する。これにより、ハンダボール４２２が電極２１０に接合されバンプ４２０が形成される（図１のステップＳ８０）。   Next, as shown in FIG. 6, the solder balls 422 are melted by reflowing, and then cooled and solidified. As a result, the solder ball 422 is bonded to the electrode 210 to form the bump 420 (step S80 in FIG. 1).

次に、本実施形態の作用及び効果について説明する。本実施形態によれば、電極２１０上にフラックス４１０及びハンダボール４２２を搭載する前に、電極２１０の表面を溶媒４００で洗浄している。従って、電極２１０上に有機材料２１２が位置していても、有機材料２１２を除去してから電極２１０上にフラックス４１０及びハンダボール４２２を位置させることができる。従って、バンプ４２０が電極２１０に対して接合不良を起こすことを抑制できる。   Next, the operation and effect of this embodiment will be described. According to this embodiment, the surface of the electrode 210 is cleaned with the solvent 400 before the flux 410 and the solder ball 422 are mounted on the electrode 210. Therefore, even if the organic material 212 is positioned on the electrode 210, the flux 410 and the solder ball 422 can be positioned on the electrode 210 after the organic material 212 is removed. Accordingly, it is possible to prevent the bump 420 from causing a bonding failure with respect to the electrode 210.

また、樹脂層３３０を熱硬化させている間に、溶媒４００を用いて電極２１０の表面を洗浄している。換言すると、樹脂層３３０の熱硬化工程の前に、電極２１０の表面に溶媒４００を塗布している。
このため、溶媒４００で電極２１０を洗浄することによって半導体装置の製造に必要な時間が長くなることを抑制できる。また、溶媒４００を用いて電極２１０の表面を洗浄している間、溶媒４００及び電極２１０も加熱されている。従って、電極２１０を十分に洗浄することができる。
また、本実施形態において電極２１０はＳＭＤ構造となっている。ＳＭＤ構造においては電極２１０と保護絶縁層２２０が接するため電極２１０上に保護絶縁層２２０に起因する有機材料２１２が形成されやすいため、特に顕著な効果を得ることが出来る。 Further, the surface of the electrode 210 is cleaned using the solvent 400 while the resin layer 330 is thermally cured. In other words, the solvent 400 is applied to the surface of the electrode 210 before the thermosetting process of the resin layer 330.
For this reason, it can suppress that time required for manufacture of a semiconductor device becomes long by wash | cleaning the electrode 210 with the solvent 400. FIG. In addition, while the surface of the electrode 210 is washed with the solvent 400, the solvent 400 and the electrode 210 are also heated. Therefore, the electrode 210 can be sufficiently cleaned.
In the present embodiment, the electrode 210 has an SMD structure. In the SMD structure, since the electrode 210 and the protective insulating layer 220 are in contact with each other, the organic material 212 resulting from the protective insulating layer 220 is easily formed on the electrode 210, so that a particularly remarkable effect can be obtained.

（第２の実施形態）
図７は、第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。図８、図９、及び図１０は、図７に示した工程を説明するための断面図である。本実施形態に係る半導体装置の製造方法は、半導体装置の個片化工程の詳細が、第１の実施形態と異なる。 (Second Embodiment)
FIG. 7 is a flowchart showing a method for manufacturing a semiconductor device according to the second embodiment. 8, FIG. 9, and FIG. 10 are cross-sectional views for explaining the process shown in FIG. The semiconductor device manufacturing method according to the present embodiment differs from the first embodiment in the details of the semiconductor device singulation process.

まず、ウェハ状態の半導体チップをダイシングし、複数の半導体チップを個片化する（図７のステップＳ１０）。   First, a semiconductor chip in a wafer state is diced to separate a plurality of semiconductor chips (step S10 in FIG. 7).

次いで図８（ａ）に示すように、配線体２００を準備する。本図に示す状態において、配線体２００は複数互いに繋がった形状を有している。次いで、複数の配線体２００の各々に、接着層３１０を用いて半導体チップ１００を搭載し、さらにボンディングワイヤ３２０を用いて半導体チップ１００と配線体２００とを接続する（図７のステップＳ２０）。次いで、複数の配線体２００の一面を一括して樹脂層３３０で封止する（図７のステップＳ３０）。この状態において、樹脂層３３０は完全には硬化していない。   Next, as shown in FIG. 8A, a wiring body 200 is prepared. In the state shown in this figure, the wiring body 200 has a shape connected to each other. Next, the semiconductor chip 100 is mounted on each of the plurality of wiring bodies 200 using the adhesive layer 310, and the semiconductor chip 100 and the wiring body 200 are connected using the bonding wires 320 (step S20 in FIG. 7). Next, one surface of the plurality of wiring bodies 200 is collectively sealed with the resin layer 330 (step S30 in FIG. 7). In this state, the resin layer 330 is not completely cured.

次いで図８（ｂ）に示すように、配線体２００の電極２１０上に、溶媒４００を位置させる（図７のステップＳ４０）。次いで、電極２１０の上に溶媒４００を位置させた状態を、一定時間保持する。このとき、電極２１０、樹脂層３３０、及び溶媒４００を加熱する。この熱処理により、樹脂層３３０の熱硬化反応が進行するとともに、電極２１０上に位置していた有機材料２１２は、溶媒４００に十分に溶解する（図７のステップＳ５０）。   Next, as shown in FIG. 8B, the solvent 400 is positioned on the electrode 210 of the wiring body 200 (step S40 in FIG. 7). Next, the state where the solvent 400 is positioned on the electrode 210 is held for a certain period of time. At this time, the electrode 210, the resin layer 330, and the solvent 400 are heated. By this heat treatment, the thermosetting reaction of the resin layer 330 proceeds, and the organic material 212 located on the electrode 210 is sufficiently dissolved in the solvent 400 (step S50 in FIG. 7).

次いで図９（ａ）に示すように、電極２１０等を、例えば１℃／秒以上の冷却速度で冷却した後、少なくとも電極２１０上を純水で洗浄する。これにより溶媒４００は除去される。このとき、溶媒４００に溶け込んだ有機材料２１２も除去される（図７のステップＳ６０）。次いで、電極２１０上にフラックス４１０を塗布し、さらにフラックス４１０が塗布された電極２１０上にハンダボール４２２を搭載する（図７のステップＳ７０）。   Next, as shown in FIG. 9A, after the electrode 210 and the like are cooled at a cooling rate of, for example, 1 ° C./second or more, at least the electrode 210 is washed with pure water. Thereby, the solvent 400 is removed. At this time, the organic material 212 dissolved in the solvent 400 is also removed (step S60 in FIG. 7). Next, the flux 410 is applied on the electrode 210, and the solder ball 422 is mounted on the electrode 210 on which the flux 410 is further applied (step S70 in FIG. 7).

次いで図９（ｂ）に示すように、ハンダボール４２２をリフローして溶融する。これにより、ハンダボール４２２が電極２１０に接合されバンプ４２０が形成される（図７のステップＳ８０）。   Next, as shown in FIG. 9B, the solder balls 422 are reflowed and melted. As a result, the solder ball 422 is joined to the electrode 210 to form the bump 420 (step S80 in FIG. 7).

次いで図１０に示すように、配線体２００及び樹脂層３３０をダイシングする。これにより配線体２００は、個々の半導体装置に個片化される（図７のステップＳ９０）。   Next, as shown in FIG. 10, the wiring body 200 and the resin layer 330 are diced. Thereby, the wiring body 200 is separated into individual semiconductor devices (step S90 in FIG. 7).

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。   Also according to this embodiment, the same effect as that of the first embodiment can be obtained.

（第３の実施形態）
図１１は、第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。図１２、図１３、及び図１４は、図１１に示した工程を説明するための断面図である。なお、図１２〜図１４の各図において、（ａ）は断面図を示しており、（ｂ）は（ａ）の要部を拡大した断面図を示している。本実施形態に係る半導体装置の製造方法は、フラックス及びハンダボール４２２を電極２１０上に搭載するタイミングが、第２の実施形態と異なる。 (Third embodiment)
FIG. 11 is a flowchart showing a method for manufacturing a semiconductor device according to the third embodiment. 12, 13 and 14 are cross-sectional views for explaining the process shown in FIG. In each of FIGS. 12 to 14, (a) shows a cross-sectional view, and (b) shows an enlarged cross-sectional view of the main part of (a). The semiconductor device manufacturing method according to the present embodiment differs from the second embodiment in the timing at which the flux and solder balls 422 are mounted on the electrodes 210.

本実施形態において、図１１のステップＳ１０〜ステップＳ３０は、第２の実施形態と同様である。   In the present embodiment, steps S10 to S30 in FIG. 11 are the same as those in the second embodiment.

そして図１２に示すように、樹脂層３３０が形成された後、電極２１０上にフラックス４０２を位置させる。フラックス４０２は、第２の実施形態における溶媒４００と同様の成分を含んでいる（図１１のステップＳ４０）。   Then, as shown in FIG. 12, after the resin layer 330 is formed, the flux 402 is positioned on the electrode 210. The flux 402 contains the same components as the solvent 400 in the second embodiment (step S40 in FIG. 11).

次いで図１３に示すように、フラックス４０２が塗布された電極２１０上にハンダボール４２２を搭載する（図１１のステップＳ４２）。次いで、電極２１０、樹脂層３３０、フラックス４０２、及びハンダボール４２２を加熱する。この熱処理温度及び熱処理時間は、樹脂層３３０の熱硬化に必要な条件を満たしている。例えば熱処理は、１５０℃以上（ただしハンダボール４２２の融点未満）で１．５時間以上行われる。この熱処理により、樹脂層３３０が十分に熱硬化するとともに、電極２１０上に位置していた有機材料２１２は、フラックス４０２に十分に溶解する（図１１のステップＳ５０）。   Next, as shown in FIG. 13, a solder ball 422 is mounted on the electrode 210 to which the flux 402 has been applied (step S42 in FIG. 11). Next, the electrode 210, the resin layer 330, the flux 402, and the solder ball 422 are heated. This heat treatment temperature and heat treatment time satisfy the conditions necessary for thermosetting the resin layer 330. For example, the heat treatment is performed at 150 ° C. or higher (but below the melting point of the solder ball 422) for 1.5 hours or longer. By this heat treatment, the resin layer 330 is sufficiently cured, and the organic material 212 located on the electrode 210 is sufficiently dissolved in the flux 402 (step S50 in FIG. 11).

次いで図１４に示すように、熱処理温度を上げ、ハンダボール４２２の融点以上にして、その後冷却する。このリフロー処理により、ハンダボール４２２はバンプ４２０として電極２１０上に形成される。   Next, as shown in FIG. 14, the heat treatment temperature is raised to a temperature equal to or higher than the melting point of the solder ball 422, and then cooled. By this reflow process, the solder balls 422 are formed on the electrodes 210 as bumps 420.

次いで、バンプ４２０及び電極２１０を純水で洗浄し（図１１のステップＳ６２）、その後、個々の半導体装置に個片化する（図１１のステップＳ９０）。   Next, the bump 420 and the electrode 210 are cleaned with pure water (step S62 in FIG. 11), and then separated into individual semiconductor devices (step S90 in FIG. 11).

図１５は、図１１のステップＳ５０，Ｓ５２で用いられる保持部材６００の構成を示す断面図である。図１１のステップＳ５０に示した加熱工程において、樹脂層３３０が形成された配線体２００は、保持部材６００によって縁が保持されている。配線体２００は、冷却が完了するまで、保持部材６００によって縁が保持されている。   FIG. 15 is a cross-sectional view showing the configuration of the holding member 600 used in steps S50 and S52 of FIG. In the heating process shown in step S <b> 50 of FIG. 11, the edge of the wiring body 200 on which the resin layer 330 is formed is held by the holding member 600. The edge of the wiring body 200 is held by the holding member 600 until cooling is completed.

本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、溶媒４００の代わりにフラックス４０２を用いているため、樹脂層３３０を硬化させた後、冷却工程を経ずにハンダボール４２２のリフローを行うことができる。すなわち、樹脂層３３０の熱効果工程及びリフロー工程を連続して行うことができるため、リフロー工程において必要な加熱量を少なくすることができる。   According to this embodiment, the same effect as that of the second embodiment can be obtained. Further, since the flux 402 is used instead of the solvent 400, after the resin layer 330 is cured, the solder balls 422 can be reflowed without passing through the cooling step. That is, since the heat effect process and the reflow process of the resin layer 330 can be performed continuously, the amount of heating required in the reflow process can be reduced.

また、樹脂層３３０を熱硬化させ、その後冷却する場合、樹脂層３３０と配線体２００の間で生じる熱応力に起因して、配線体２００が反ることがある。この場合、樹脂層３３０を硬化させた後にハンダボール４２２を電極２１０上に搭載することは、難しくなる。これに対して本実施形態では、樹脂層３３０を熱硬化する前にハンダボール４２２を電極２１０上に搭載している。従って、ハンダボール４２２を電極２１０上に搭載しやすくなる。   Further, when the resin layer 330 is thermally cured and then cooled, the wiring body 200 may warp due to thermal stress generated between the resin layer 330 and the wiring body 200. In this case, it becomes difficult to mount the solder ball 422 on the electrode 210 after the resin layer 330 is cured. On the other hand, in this embodiment, the solder ball 422 is mounted on the electrode 210 before the resin layer 330 is thermally cured. Therefore, it becomes easy to mount the solder ball 422 on the electrode 210.

また、図１５に示したように、配線体２００は、冷却が完了するまで、保持部材６００が配線体２００と樹脂層３００の縁の両面を保持しているため、樹脂層３３０を硬化させた後に配線体２００が反ることを抑制できる。尚、配線体２００は、電極２１０が形成される一面と逆側の面の全面が樹脂層３００で覆われている必要はなく、この場合であっても配線体２００の一面と、樹脂層３００との縁の両面を保持することで、同様の効果を得ることが出来る。   Further, as shown in FIG. 15, since the holding member 600 holds both surfaces of the edge of the wiring body 200 and the resin layer 300 until the cooling is completed, the wiring body 200 has cured the resin layer 330. Later, the wiring body 200 can be prevented from warping. The wiring body 200 does not need to be covered with the resin layer 300 on the entire surface opposite to the surface on which the electrode 210 is formed. Even in this case, the wiring body 200 and the resin layer 300 are not covered. The same effect can be obtained by holding both sides of the edge.

なお、本実施形態において、フラックス４０２の代わりに、溶媒４００と同様の成分を含むハンダペーストを用いても、上記した効果を得ることができる。この場合、ハンダペーストとしては、Ｓｎ−Ｂｉ、またはＳｎ−Ｂｉ−Ａｇを用いることができる。   In the present embodiment, the above-described effects can be obtained by using a solder paste containing the same components as the solvent 400 instead of the flux 402. In this case, Sn-Bi or Sn-Bi-Ag can be used as the solder paste.

（第４の実施形態）
図１６は、第４の実施形態に係る半導体装置の製造方法を示すフローチャートである。図１７及び図１８は、図１６に示した工程を説明するための断面図である。なお、図１７及び図１８において、（ａ）は断面図を示しており、（ｂ）は（ａ）の要部を拡大した断面図を示している。本実施形態に係る半導体装置の製造方法は、樹脂層３３０を熱硬化させるときには電極２１０上にハンダボール４２２を搭載しておらず、その後、冷却工程を経ずにフラックス４０２上にハンダボール４２２を配置する点が、第３の実施形態と異なる。 (Fourth embodiment)
FIG. 16 is a flowchart showing a method for manufacturing a semiconductor device according to the fourth embodiment. 17 and 18 are cross-sectional views for explaining the process shown in FIG. 17 and 18, (a) shows a cross-sectional view, and (b) shows an enlarged cross-sectional view of the main part of (a). In the method of manufacturing a semiconductor device according to the present embodiment, when the resin layer 330 is thermally cured, the solder ball 422 is not mounted on the electrode 210, and then the solder ball 422 is mounted on the flux 402 without performing a cooling process. The arrangement is different from the third embodiment.

詳細には、図１７に示すように、ステップＳ１０〜Ｓ４０までは、第３の実施形態と同様である。そして、電極２１０上にフラックス４０２を位置させた後、ハンダボール４２２を電極２１０上に配置する前に、電極２１０、樹脂層３３０、及びフラックス４０２を加熱する。このときの加熱温度は、ハンダボール４２２の融点よりも高い。この熱処理により、樹脂層３３０が熱硬化するとともに、電極２１０上に位置していた有機材料２１２は、フラックス４０２に十分に溶解する（図１６のステップＳ５０）。   In detail, as shown in FIG. 17, steps S10 to S40 are the same as those in the third embodiment. Then, after the flux 402 is positioned on the electrode 210, the electrode 210, the resin layer 330, and the flux 402 are heated before the solder ball 422 is disposed on the electrode 210. The heating temperature at this time is higher than the melting point of the solder ball 422. By this heat treatment, the resin layer 330 is thermally cured, and the organic material 212 located on the electrode 210 is sufficiently dissolved in the flux 402 (step S50 in FIG. 16).

次いで図１８に示すように、電極２１０及びフラックス４０２を冷却することなく、フラックス４０２上にハンダボール４２２を位置させる。上記したように、本実施形態において樹脂層３３０を熱硬化させる工程における熱処理温度は、ハンダボール４２２の融点よりも高い。従って、ハンダボール４２２をフラックス４０２上に配置すると、ハンダボール４２２は直ぐに溶融する。なお、本実施形態においてハンダボール４２２は、液相線温度が１８０℃以下の低融点ハンダであってもよい。その後、ハンダボール４２２を冷却して、ハンダボール４２２を電極２１０に接合させバンプ４２０を形成する（図１６のステップＳ５４）。   Next, as shown in FIG. 18, the solder ball 422 is positioned on the flux 402 without cooling the electrode 210 and the flux 402. As described above, the heat treatment temperature in the step of thermosetting the resin layer 330 in this embodiment is higher than the melting point of the solder ball 422. Accordingly, when the solder ball 422 is disposed on the flux 402, the solder ball 422 is immediately melted. In the present embodiment, the solder balls 422 may be low melting point solder having a liquidus temperature of 180 ° C. or lower. Thereafter, the solder ball 422 is cooled, and the solder ball 422 is bonded to the electrode 210 to form the bump 420 (step S54 in FIG. 16).

その後の工程（図１６のステップＳ６２及びＳ９０）は、第３の実施形態と同様である。   The subsequent steps (steps S62 and S90 in FIG. 16) are the same as those in the third embodiment.

本実施形態によっても、第３の実施形態と同様の効果を得ることができる。また、ハンダボール４２２を搭載する前に樹脂層３３０を熱硬化させているが、配線体２００及び樹脂層３３０を冷却する前にハンダボール４２２を電極２１０上に配置している。このため、ハンダボール４２２を搭載するときには配線体２００の反りは小さく、ハンダボール４２２を電極２１０上に搭載しやすい。なお、本実施形態においても、フラックス４０２の代わりに、溶媒４００と同様の成分を含むハンダペーストを用いても、上記した効果を得ることができる。   According to this embodiment, the same effect as that of the third embodiment can be obtained. In addition, the resin layer 330 is thermally cured before the solder balls 422 are mounted, but the solder balls 422 are disposed on the electrodes 210 before the wiring body 200 and the resin layer 330 are cooled. For this reason, when the solder ball 422 is mounted, the warp of the wiring body 200 is small, and the solder ball 422 is easily mounted on the electrode 210. In the present embodiment, the above-described effects can be obtained even when a solder paste containing the same component as the solvent 400 is used instead of the flux 402.

（第５の実施形態）
図１９は、第５の実施形態に係る半導体装置の製造方法を示すフローチャートである。本実施形態に係る半導体装置の製造方法は、樹脂層３３０による封止を行った（ステップＳ３０）後、配線体２００に形成された樹脂層３３０にダイシングテープを取り付けて（ステップＳ３１）から、ステップＳ４０〜ステップＳ９０に示した工程を行い、その後、個片化された半導体装置をダイシングテープから取り外す（ステップＳ９２）点を除いて、第３の実施形態（又は第４の実施形態）に係る半導体装置の製造方法と同様である。
本実施形態によっても、第３の実施形態（又は第４の実施形態）と同様の効果を得ることができる。 (Fifth embodiment)
FIG. 19 is a flowchart showing a method for manufacturing a semiconductor device according to the fifth embodiment. In the method of manufacturing a semiconductor device according to the present embodiment, after sealing with the resin layer 330 (step S30), a dicing tape is attached to the resin layer 330 formed on the wiring body 200 (step S31), and then the step is performed. The semiconductor device according to the third embodiment (or the fourth embodiment) is performed except that the steps shown in S40 to S90 are performed, and then the separated semiconductor device is removed from the dicing tape (step S92). It is the same as the manufacturing method of the apparatus.
Also in this embodiment, the same effect as that of the third embodiment (or the fourth embodiment) can be obtained.

（第６の実施形態）
図２０は、第６の実施形態に係る半導体装置の製造方法を示すフローチャートである。図２１、図２２、及び図２３の各図は、図２０に示した工程を説明するための断面図である。本実施形態によって製造された半導体装置は、配線体２００の構成が、第１〜第５の実施形態に係る半導体装置の製造方法と異なる。図２０に示した半導体装置の製造方法は、第３の実施形態に示した半導体装置の製造方法をベースにしている。 (Sixth embodiment)
FIG. 20 is a flowchart showing a method for manufacturing a semiconductor device according to the sixth embodiment. 21, 22, and 23 are cross-sectional views for explaining the process shown in FIG. 20. The semiconductor device manufactured according to the present embodiment is different from the semiconductor device manufacturing method according to the first to fifth embodiments in the configuration of the wiring body 200. The semiconductor device manufacturing method shown in FIG. 20 is based on the semiconductor device manufacturing method shown in the third embodiment.

まず図２１（ａ）に示すように、支持体５００上に少なくとも一つの配線層を形成する。この配線層により、配線体２００が形成される（図２０のステップＳ１４）。最下層の配線層の配線は電極２１０を含んでおり、また、支持体５００に接している。   First, as shown in FIG. 21A, at least one wiring layer is formed on the support 500. The wiring body 200 is formed by this wiring layer (step S14 in FIG. 20). The wiring in the lowermost wiring layer includes the electrode 210 and is in contact with the support 500.

次いで図２１（ｂ）に示すように、支持体５００を取り外さずに、配線体２００上に複数の半導体チップ１００をフリップチップ実装する（図２０のステップＳ２０）。半導体チップ１００は、例えばメモリチップである。このとき、半導体チップ１００と配線体２００の接合部分を、アンダーフィル樹脂層１０２を用いて封止する（図２０のステップＳ３０）。アンダーフィル樹脂層１０２は、半導体チップ１００を配線体２００に実装した後に流動性のある状態のアンダーフィル樹脂を流し込んで形成されても良いし、半導体チップ１００を配線体２００に実装する前に、半導体チップ１００及び配線体２００のいずれか一方に樹脂シートとして配置されていても良い。   Next, as shown in FIG. 21B, the plurality of semiconductor chips 100 are flip-chip mounted on the wiring body 200 without removing the support 500 (step S20 in FIG. 20). The semiconductor chip 100 is, for example, a memory chip. At this time, the joint portion between the semiconductor chip 100 and the wiring body 200 is sealed with the underfill resin layer 102 (step S30 in FIG. 20). The underfill resin layer 102 may be formed by pouring a fluid underfill resin after mounting the semiconductor chip 100 on the wiring body 200, or before mounting the semiconductor chip 100 on the wiring body 200. You may arrange | position as a resin sheet in any one of the semiconductor chip 100 and the wiring body 200. FIG.

次いで図２２（ａ）に示すように、支持体５００を取り外さずに、配線体２００及び複数の半導体チップ１００を樹脂層３３０で一括封止する（図２０のステップＳ３２）。この段階では、樹脂層３３０は完全には熱硬化していない。   Next, as shown in FIG. 22A, the wiring body 200 and the plurality of semiconductor chips 100 are collectively sealed with the resin layer 330 without removing the support body 500 (step S32 in FIG. 20). At this stage, the resin layer 330 is not completely thermoset.

次いで図２２（ｂ）に示すように、支持体５００を除去する（図２０のステップＳ３４）。これにより、電極２１０は配線体２００の下面に露出する。また、配線体２００の下面には、電極２１４も露出する。電極２１４の一部は、電極２１０に電気的に接続しており、電極２１４の残りは、半導体チップ１００に接続している。   Next, as shown in FIG. 22B, the support 500 is removed (step S34 in FIG. 20). Thereby, the electrode 210 is exposed on the lower surface of the wiring body 200. Further, the electrode 214 is also exposed on the lower surface of the wiring body 200. A part of the electrode 214 is electrically connected to the electrode 210, and the rest of the electrode 214 is connected to the semiconductor chip 100.

次いで図２３（ａ）に示すように、配線体２００の下面に、保護絶縁層２２０を形成する。このとき、保護絶縁層２２０には、電極２１０及び電極２１４を露出するための開口が設けられる。次いで、配線体２００の下面に、半導体チップ１１０をフリップチップ実装する。半導体チップ１１０は、電極２１４に接続している。半導体チップ１１０は例えばロジックチップであり、電極２１４を介して半導体チップ１００及び電極２１０の双方に接続している。このとき、半導体チップ１１０と配線体２００の接合部分を、アンダーフィル樹脂層１１２を用いて封止する。樹脂層１１２は、半導体チップ１１０を配線体２００に実装した後に形成されても良いし、半導体チップ１１０を配線体２００に実装する前に、半導体チップ１１０及び配線体２００のいずれか一方に樹脂シートとして配置されていても良い。   Next, as shown in FIG. 23A, a protective insulating layer 220 is formed on the lower surface of the wiring body 200. At this time, the protective insulating layer 220 is provided with an opening for exposing the electrode 210 and the electrode 214. Next, the semiconductor chip 110 is flip-chip mounted on the lower surface of the wiring body 200. The semiconductor chip 110 is connected to the electrode 214. The semiconductor chip 110 is a logic chip, for example, and is connected to both the semiconductor chip 100 and the electrode 210 via the electrode 214. At this time, the joint portion between the semiconductor chip 110 and the wiring body 200 is sealed with the underfill resin layer 112. The resin layer 112 may be formed after the semiconductor chip 110 is mounted on the wiring body 200, or before the semiconductor chip 110 is mounted on the wiring body 200, the resin layer 112 is formed on one of the semiconductor chip 110 and the wiring body 200. It may be arranged as.

その後、樹脂層３３０のうち配線体２００に対向していない側の面に、ダイシングテープを貼り付ける（図２０のステップＳ３６）。
ここでダイシングテープは後に半導体装置を個片化する際（後述する図２０のステップＳ９０）に、個片化後の個々の半導体装置の位置を固定するものである。 Then, a dicing tape is affixed on the surface of the resin layer 330 that does not face the wiring body 200 (step S36 in FIG. 20).
Here, the dicing tape is used to fix the position of each semiconductor device after singulation when the semiconductor device is singulated later (step S90 in FIG. 20 described later).

その後図２３（ｂ）に示すように、ステップＳ４０〜ステップＳ６２に示した処理を行う。これらの処理の詳細は、第３の実施形態と同様である。そして、半導体装置を個片化し（図２０のステップＳ９０）、個片化された半導体装置をダイシングテープから取り外す（図２０のステップＳ９２）。   Thereafter, as shown in FIG. 23B, the processing shown in steps S40 to S62 is performed. Details of these processes are the same as those in the third embodiment. Then, the semiconductor device is separated into pieces (step S90 in FIG. 20), and the separated semiconductor device is removed from the dicing tape (step S92 in FIG. 20).

本実施形態によっても、第３の実施形態と同様の効果を得ることができる。また、ダイシングテープを樹脂層３３０の熱硬化工程（Ｓ５０）より前に貼り付け、個片化工程（Ｓ９０）より後に除去している。このため、熱硬化に伴う配線体の反りが発生した状態で配線体単体は搬送されない。これにより、歩留まりは向上する。     According to this embodiment, the same effect as that of the third embodiment can be obtained. Further, the dicing tape is pasted before the thermosetting step (S50) of the resin layer 330 and removed after the singulation step (S90). For this reason, a wiring body single-piece | unit is not conveyed in the state which the curvature of the wiring body accompanying the thermosetting generate | occur | produced. Thereby, the yield is improved.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、溶媒４００に有機材料２１２を溶解する工程と、樹脂層３３０を硬化する工程とを兼ねるために、電極２１０上に溶媒４００を位置させた状態を１．５時間以上保持している。ただし、樹脂層３３０を硬化する工程を兼ねていない場合には、電極２１０上に溶媒４００を位置させている状態を短くしても良い。電極２１０上に溶媒４００を位置させている時間は、例えば、有機材料２１２が溶媒４００に溶解するために必要な時間を実測することにより定められる。この時間は、少なくとも１０分以上である。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable. For example, in each of the above-described embodiments, the state in which the solvent 400 is positioned on the electrode 210 is 1.5 hours or longer in order to combine the step of dissolving the organic material 212 in the solvent 400 and the step of curing the resin layer 330. keeping. However, when the resin layer 330 is not cured, the state where the solvent 400 is positioned on the electrode 210 may be shortened. The time for which the solvent 400 is positioned on the electrode 210 is determined, for example, by actually measuring the time required for the organic material 212 to dissolve in the solvent 400. This time is at least 10 minutes.

また、上記した各実施形態において、ハンダボール４２２の代わりに、ハンダペーストを用いてバンプ４２０を形成しても良い。   In each of the above-described embodiments, the bump 420 may be formed using a solder paste instead of the solder ball 422.

１００ 半導体チップ
１０２ 樹脂層
１１０ 半導体チップ
１１２ 樹脂層
２００ 配線体
２１０ 電極
２１２ 有機材料
２１４ 電極
２２０ 保護絶縁層
３１０ 接着層
３２０ ボンディングワイヤ
３３０ 樹脂層
４００ 溶媒
４０２ フラックス
４１０ フラックス
４２０ バンプ
４２２ ハンダボール
５００ 支持体
６００ 保持部材 DESCRIPTION OF SYMBOLS 100 Semiconductor chip 102 Resin layer 110 Semiconductor chip 112 Resin layer 200 Wiring body 210 Electrode 212 Organic material 214 Electrode 220 Protective insulating layer 310 Adhesion layer 320 Bonding wire 330 Resin layer 400 Solvent 402 Flux 410 Flux 420 Bump 422 Solder ball 500 Support body 600 Holding member

Claims (12)

一面に外部接続端子が接続される電極及び保護絶縁層を有し、他面に半導体チップが搭載された配線体を準備する準備工程と、
前記電極上に有機物質を溶解する溶媒を位置させた状態を、１０分以上保持する溶媒保持工程と、
前記電極に前記外部接続端子を形成する外部端子形成工程と、
を備える半導体装置の製造方法。 A preparatory step of preparing a wiring body having an electrode connected to an external connection terminal on one side and a protective insulating layer, and a semiconductor chip mounted on the other side;
A solvent holding step for holding a state in which a solvent for dissolving an organic substance is positioned on the electrode for 10 minutes or more;
An external terminal forming step of forming the external connection terminal on the electrode;
A method for manufacturing a semiconductor device comprising: 一面に外部接続端子が接続される電極及び保護絶縁層を有し、他面に半導体チップが搭載された配線体を準備する準備工程と、
前記電極上に有機物質を溶解する溶媒を位置させることにより、前記電極上に位置している有機材料を前記溶媒に溶解する溶媒保持工程と、
前記電極に前記外部接続端子を形成する外部端子形成工程と、
を備える半導体装置の製造方法。 A preparatory step of preparing a wiring body having an electrode connected to an external connection terminal on one side and a protective insulating layer, and a semiconductor chip mounted on the other side;
A solvent holding step of dissolving an organic material located on the electrode in the solvent by positioning a solvent that dissolves the organic substance on the electrode;
An external terminal forming step of forming the external connection terminal on the electrode;
A method for manufacturing a semiconductor device comprising: 請求項１又は２に記載の半導体装置の製造方法において、
前記溶媒保持工程の前に、前記半導体チップと前記配線体との接続部を樹脂で封止する樹脂封止工程を備える半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 or 2,
A method of manufacturing a semiconductor device comprising a resin sealing step of sealing a connection portion between the semiconductor chip and the wiring body with a resin before the solvent holding step. 請求項３に記載の半導体装置の製造方法において、
前記樹脂は熱硬化性の樹脂であり、
前記溶媒保持工程において、前記電極、前記溶媒、及び前記樹脂を加熱し、前記樹脂を熱硬化させる熱硬化工程を備える半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 3,
The resin is a thermosetting resin,
The manufacturing method of a semiconductor device provided with the thermosetting process of heating the said electrode, the said solvent, and the said resin in the said solvent holding process, and thermosetting the said resin. 請求項４に記載の半導体装置の製造方法において、
前記溶媒保持工程の後に、連続して前記外部端子形成工程を行い、
前記外部端子形成工程では、前記溶媒保持工程から前記電極の加熱を続けたまま、前記電極上に位置しているハンダボールをリフローし外部端子を形成させる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
After the solvent holding step, continuously perform the external terminal forming step,
In the external terminal forming step, a method of manufacturing a semiconductor device, wherein the solder ball positioned on the electrode is reflowed to form an external terminal while heating the electrode from the solvent holding step. 請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、
前記準備工程において、前記電極の少なくとも一部上には、前記保護絶縁層に含まれている有機材料が位置しており、
前記溶媒保持工程において、前記電極上から前記有機材料を除去する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 5,
In the preparation step, an organic material contained in the protective insulating layer is located on at least a part of the electrode,
A method of manufacturing a semiconductor device, wherein the organic material is removed from the electrode in the solvent holding step. 請求項１〜６のいずれか一項に記載の半導体装置の製造方法において、
前記準備工程において、前記電極は保護膜によって被覆されており、
前記溶媒保持工程において、前記電極上から前記保護膜を除去する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 6,
In the preparation step, the electrode is covered with a protective film,
A method of manufacturing a semiconductor device, wherein the protective film is removed from the electrode in the solvent holding step. 請求項１〜７のいずれか一項に記載の半導体装置の製造方法において、
前記準備工程は、前記配線体としてのインターポーザ上に前記半導体チップを搭載する工程を有する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 7,
The preparation step is a method of manufacturing a semiconductor device including a step of mounting the semiconductor chip on an interposer as the wiring body. 請求項１〜７のいずれか一項に記載の半導体装置の製造方法において、
前記準備工程は、
支持体上に、前記配線体となる少なくとも一層の配線層を形成する工程と、
前記配線層上に前記半導体チップを搭載する工程と、
前記支持体を除去する工程と、
を有する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 7,
The preparation step includes
Forming at least one wiring layer to be the wiring body on the support; and
Mounting the semiconductor chip on the wiring layer;
Removing the support;
A method for manufacturing a semiconductor device comprising: 請求項１〜９のいずれか一項に記載の半導体装置の製造方法において、
前記溶媒保持工程では、前記電極上に前記外部接続端子は搭載されておらず、
前記溶媒保持工程の後に、前記電極に前記外部接続端子を接続する工程を有する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 9,
In the solvent holding step, the external connection terminal is not mounted on the electrode,
The manufacturing method of the semiconductor device which has the process of connecting the said external connection terminal to the said electrode after the said solvent holding process. 請求項１〜１０のいずれか一項に記載の半導体装置の製造方法において、
前記溶媒保持工程は、
前記電極上に、前記溶媒としてのフラックスを配置する工程と、
前記電極上に、前記外部接続端子としてのハンダボールを搭載する工程と、
を有し、
前記溶媒保持工程の後に、前記ハンダボールをリフローすることにより前記外部端子形成工程を行う半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 10,
The solvent holding step includes
Disposing a flux as the solvent on the electrode;
Mounting a solder ball as the external connection terminal on the electrode;
Have
A method of manufacturing a semiconductor device, wherein the external terminal forming step is performed by reflowing the solder balls after the solvent holding step. 請求項１〜１０のいずれか一項に記載の半導体装置の製造方法において、
前記準備工程、前記溶媒保持工程、及び前記外部端子形成工程では、複数の前記配線体が互いにつながっており、
前記準備工程の後、前記溶媒保持工程の前に、
前記半導体チップを封止樹脂で封止する工程と、
前記複数の配線体及び前記複数の半導体チップを、前記封止樹脂が接着する向きにダイシングテープに接着させる工程と、
を有し、
前記外部端子形成工程の後に、前記複数の配線体を個片化する工程と、
個片化された前記複数の配線体を前記ダイシングテープから取り外す工程と、
を備える半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 10,
In the preparation step, the solvent holding step, and the external terminal formation step, the plurality of wiring bodies are connected to each other,
After the preparation step and before the solvent holding step,
Sealing the semiconductor chip with a sealing resin;
Bonding the plurality of wiring bodies and the plurality of semiconductor chips to a dicing tape in a direction in which the sealing resin is bonded;
Have
After the external terminal formation step, the step of separating the plurality of wiring bodies,
Removing the plurality of separated wiring bodies from the dicing tape;
A method for manufacturing a semiconductor device comprising:
JP2012061931A 2012-03-19 2012-03-19 Method for manufacturing semiconductor device Pending JP2013197263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012061931A JP2013197263A (en) 2012-03-19 2012-03-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061931A JP2013197263A (en) 2012-03-19 2012-03-19 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2013197263A true JP2013197263A (en) 2013-09-30

Family

ID=49395869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061931A Pending JP2013197263A (en) 2012-03-19 2012-03-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2013197263A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10070530B2 (en) 2016-07-14 2018-09-04 Rohm Co., Ltd. Electronic component and manufacturing method thereof
US10115651B2 (en) 2016-05-02 2018-10-30 Rohm Co., Ltd. Electronic component having a chip mounted on a substrate with a sealing resin and manufacturing method thereof
US10354936B2 (en) 2016-07-14 2019-07-16 Rohm Co., Ltd. Electronic component having a heat dissipation member formed on a sealing member
US10879146B2 (en) 2018-04-06 2020-12-29 Rohm Co., Ltd. Electronic component and manufacturing method thereof
US11315866B2 (en) 2019-06-27 2022-04-26 Rohm Co., Ltd. Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115651B2 (en) 2016-05-02 2018-10-30 Rohm Co., Ltd. Electronic component having a chip mounted on a substrate with a sealing resin and manufacturing method thereof
US10070530B2 (en) 2016-07-14 2018-09-04 Rohm Co., Ltd. Electronic component and manufacturing method thereof
US10354936B2 (en) 2016-07-14 2019-07-16 Rohm Co., Ltd. Electronic component having a heat dissipation member formed on a sealing member
US10879146B2 (en) 2018-04-06 2020-12-29 Rohm Co., Ltd. Electronic component and manufacturing method thereof
US11315866B2 (en) 2019-06-27 2022-04-26 Rohm Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP5579402B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
US8304891B2 (en) Semiconductor package device, semiconductor package structure, and fabrication methods thereof
JP6213554B2 (en) Semiconductor device
JP2011061004A (en) Semiconductor device, and method of manufacturing the same
JP2007317822A (en) Substrate processing method, and method for manufacturing semiconductor device
JP2013004881A (en) Interposer, manufacturing method of interposer, and semiconductor device
TW201626473A (en) Flat no-leads package with improved contact leads
TW201626527A (en) Flat no-leads package with improved contact leads
JP2018041906A (en) Method of manufacturing semiconductor device
CN106463427B (en) Semiconductor device and method for manufacturing the same
JP2013197263A (en) Method for manufacturing semiconductor device
JP2012028513A (en) Semiconductor device and manufacturing method of the same
JP2010161419A (en) Method of manufacturing semiconductor device
JP5302175B2 (en) Manufacturing method of semiconductor device
JP5547703B2 (en) Manufacturing method of semiconductor device
JP4887170B2 (en) Manufacturing method of semiconductor device
JP5187341B2 (en) Manufacturing method of semiconductor device
US20180261574A1 (en) Semiconductor device and manufacturing method thereof
JP6252360B2 (en) Wiring board manufacturing method
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
JP2018088505A (en) Semiconductor device and manufacturing method for the same
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JP6534700B2 (en) Semiconductor device manufacturing method
JP2012099693A (en) Method for manufacturing semiconductor device
JP5838312B2 (en) Interposer and manufacturing method thereof