[go: up one dir, main page]

JP2013232598A - Thin film transistor manufacturing method and thin film transistor - Google Patents

Thin film transistor manufacturing method and thin film transistor Download PDF

Info

Publication number
JP2013232598A
JP2013232598A JP2012104852A JP2012104852A JP2013232598A JP 2013232598 A JP2013232598 A JP 2013232598A JP 2012104852 A JP2012104852 A JP 2012104852A JP 2012104852 A JP2012104852 A JP 2012104852A JP 2013232598 A JP2013232598 A JP 2013232598A
Authority
JP
Japan
Prior art keywords
semiconductor layer
oxide semiconductor
metal oxide
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012104852A
Other languages
Japanese (ja)
Inventor
Satoshige Nanai
識成 七井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012104852A priority Critical patent/JP2013232598A/en
Publication of JP2013232598A publication Critical patent/JP2013232598A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】金属酸化物半導体層を塗布法により形成する際に、薄膜トランジスタの閾値電圧がシフトするのを抑制することができる薄膜トランジスタの製造方法を提供する。
【解決手段】基板101を準備する工程と、基板101の上方にゲート電極102を形成する工程と、ゲート電極102の上方にゲート絶縁膜103を形成する工程と、ゲート絶縁膜103の上方に、金属酸化物半導体層105の前駆体を塗布することにより前駆体薄膜を形成する工程と、前駆体薄膜を酸化することにより、前駆体薄膜を金属酸化物半導体層105に転化させる工程と、20℃以上40℃以下の温度下で且つ酸素存在下で、金属酸化物半導体層105のゲート絶縁膜103とは反対側の表面に紫外光を照射する工程と、を含む。
【選択図】図1
Provided is a method for manufacturing a thin film transistor capable of suppressing shift of a threshold voltage of the thin film transistor when a metal oxide semiconductor layer is formed by a coating method.
A step of preparing a substrate 101, a step of forming a gate electrode 102 above the substrate 101, a step of forming a gate insulating film 103 above the gate electrode 102, and above the gate insulating film 103, A step of forming a precursor thin film by applying a precursor of the metal oxide semiconductor layer 105; a step of oxidizing the precursor thin film to convert the precursor thin film into the metal oxide semiconductor layer 105; Irradiating the surface of the metal oxide semiconductor layer 105 opposite to the gate insulating film 103 with ultraviolet light at a temperature of 40 ° C. or lower and in the presence of oxygen.
[Selection] Figure 1

Description

本発明は、金属酸化物半導体層を有する薄膜トランジスタの製造方法及び薄膜トランジスタに関する。   The present invention relates to a method for manufacturing a thin film transistor having a metal oxide semiconductor layer and a thin film transistor.

近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機EL(Electro Luminescence)を利用した有機ELディスプレイが注目されている。有機ELディスプレイ等のアクティブマトリクス方式の表示装置には、複数の薄膜トランジスタ(TFT:Thin Film Transistor)が用いられる。   In recent years, organic EL displays using organic EL (Electro Luminescence) have attracted attention as one of the next generation flat panel displays that replace liquid crystal displays. A plurality of thin film transistors (TFTs) are used in an active matrix display device such as an organic EL display.

この薄膜トランジスタとして、金属酸化物半導体層を有するタイプの薄膜トランジスタが知られている(例えば、特許文献1参照)。従来の薄膜トランジスタの製造方法では、金属酸化物半導体層は、例えば塗布法により形成される。この塗布法においては、まず、基板上に、金属酸化物半導体層の前駆体を塗布することにより前駆体薄膜を形成する。金属酸化物半導体層の前駆体には、配位子として有機物が含まれている。その後、前駆体薄膜を酸素存在下で加熱して酸化させることにより、前駆体薄膜を金属酸化物半導体層に転化させる。なお、この熱処理によって、前駆体薄膜に含まれる有機物等の不純物の一部が熱分解される。   As this thin film transistor, a thin film transistor having a metal oxide semiconductor layer is known (for example, see Patent Document 1). In a conventional thin film transistor manufacturing method, the metal oxide semiconductor layer is formed by, for example, a coating method. In this coating method, first, a precursor thin film is formed on a substrate by coating a precursor of a metal oxide semiconductor layer. The precursor of the metal oxide semiconductor layer contains an organic substance as a ligand. Then, the precursor thin film is converted into a metal oxide semiconductor layer by heating and oxidizing the precursor thin film in the presence of oxygen. In addition, a part of impurities, such as organic substance contained in a precursor thin film, is thermally decomposed by this heat processing.

特開2009−290113号公報JP 2009-290113 A

しかしながら、上述した従来の薄膜トランジスタの製造方法では、次のような問題がある。塗布法により形成された金属酸化物半導体層の内部には、熱分解されなかった有機物等の不純物が残存するおそれがある。さらに、前駆体薄膜を金属酸化物半導体層に転化させた後の工程(例えば、ウェットエッチング工程)において、金属酸化物半導体層の表面に不純物が付着するおそれがある。これらの不純物がキャリアの動きを妨げるキャリアトラップサイトとして作用することにより、薄膜トランジスタの閾値電圧がシフトしてしまうという問題が生じる。   However, the above-described conventional thin film transistor manufacturing method has the following problems. There is a possibility that impurities such as organic substances that have not been thermally decomposed remain inside the metal oxide semiconductor layer formed by the coating method. Further, in a process (for example, a wet etching process) after the precursor thin film is converted into the metal oxide semiconductor layer, impurities may adhere to the surface of the metal oxide semiconductor layer. Since these impurities act as carrier trap sites that hinder the movement of carriers, there arises a problem that the threshold voltage of the thin film transistor is shifted.

本発明は上記従来の課題を解決するものであり、その目的は、金属酸化物半導体層を塗布法により形成する際に、薄膜トランジスタの閾値電圧がシフトするのを抑制することができる薄膜トランジスタの製造方法及び薄膜トランジスタを提供することである。   The present invention solves the above-described conventional problems, and an object of the present invention is to provide a method of manufacturing a thin film transistor capable of suppressing a shift in threshold voltage of the thin film transistor when a metal oxide semiconductor layer is formed by a coating method. And providing a thin film transistor.

上記目的を達成するために、本発明の一態様に係る薄膜トランジスタの製造方法は、金属酸化物半導体層を有する薄膜トランジスタの製造方法であって、基板を準備する工程と、前記基板の上方にゲート電極を形成する工程と、前記ゲート電極の上方にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上方に、前記金属酸化物半導体層の前駆体を塗布することにより前駆体薄膜を形成する工程と、前記前駆体薄膜を酸化することにより、前記前駆体薄膜を前記金属酸化物半導体層に転化させる工程と、20℃以上40℃以下の温度下で且つ酸素存在下で、前記金属酸化物半導体層の前記ゲート絶縁膜とは反対側の表面に紫外光を照射する工程と、を含む。   In order to achieve the above object, a method of manufacturing a thin film transistor according to one embodiment of the present invention is a method of manufacturing a thin film transistor having a metal oxide semiconductor layer, including a step of preparing a substrate, and a gate electrode above the substrate. Forming a gate insulating film above the gate electrode, and forming a precursor thin film by applying a precursor of the metal oxide semiconductor layer above the gate insulating film And a step of converting the precursor thin film into the metal oxide semiconductor layer by oxidizing the precursor thin film, and the metal oxide semiconductor at a temperature of 20 ° C. to 40 ° C. and in the presence of oxygen. Irradiating the surface of the layer opposite to the gate insulating film with ultraviolet light.

本発明の薄膜トランジスタの製造方法では、前駆体薄膜を金属酸化物半導体層に転化させた後に、酸素存在下で金属酸化物半導体層の表面に紫外光を照射することにより、金属酸化物半導体層に含まれる不純物を分解することができる。これにより、キャリアトラップサイトとなる不純物を減少させることができ、薄膜トランジスタの閾値電圧がシフトするのを抑制することができる。さらに、20℃以上40℃以下の温度下で且つ酸素存在下で金属酸化物半導体層の表面に紫外光を照射することにより、金属酸化物半導体層の表面における酸化度を向上させることができるとともに、金属酸化物半導体層の内部における酸素欠損量を確保することができる。   In the method for producing a thin film transistor of the present invention, the precursor thin film is converted into a metal oxide semiconductor layer, and then the surface of the metal oxide semiconductor layer is irradiated with ultraviolet light in the presence of oxygen to form the metal oxide semiconductor layer. Impurities contained can be decomposed. Thus, impurities that serve as carrier trap sites can be reduced, and a shift in threshold voltage of the thin film transistor can be suppressed. Furthermore, the degree of oxidation on the surface of the metal oxide semiconductor layer can be improved by irradiating the surface of the metal oxide semiconductor layer with ultraviolet light at a temperature of 20 ° C. to 40 ° C. and in the presence of oxygen. The amount of oxygen vacancies inside the metal oxide semiconductor layer can be ensured.

図1は、本発明の実施の形態に係る薄膜トランジスタの構成を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration of a thin film transistor according to an embodiment of the present invention. 図2Aは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2A is a cross-sectional view for explaining the method of manufacturing the thin film transistor according to the embodiment of the present invention. 図2Bは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2B is a cross-sectional view for explaining the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図2Cは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2C is a cross-sectional view for explaining the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図2Dは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2D is a cross-sectional view for explaining the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図2Eは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2E is a cross-sectional view for describing the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図2Fは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2F is a cross-sectional view for describing the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図2Gは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2G is a cross-sectional view for explaining the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図2Hは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2H is a cross-sectional view for explaining the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図2Iは、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。FIG. 2I is a cross-sectional view for explaining the method for manufacturing the thin film transistor according to the embodiment of the present invention. 図3は、本発明の実施の形態に係る薄膜トランジスタの製造方法の流れを示すフローチャートである。FIG. 3 is a flowchart showing a flow of a method of manufacturing a thin film transistor according to the embodiment of the present invention.

(本発明の基礎となった知見)
本発明者は、「背景技術」の欄において記載した薄膜トランジスタの製造方法に関し、以下の問題が生じることを見出した。
(Knowledge that became the basis of the present invention)
The present inventor has found that the following problems occur with respect to the method of manufacturing a thin film transistor described in the “Background Art” section.

金属酸化物半導体層を有する薄膜トランジスタは、例えば次のようにして製造される。まず、基板を準備し(第1工程)、基板の上方にゲート電極を形成する(第2工程)。続いて、ゲート電極の上方にゲート絶縁膜を形成する(第3工程)。その後、ゲート絶縁膜の上方に、ソース電極及びドレイン電極を形成する(第4工程)。その後、ゲート絶縁膜の上方に、金属酸化物半導体層の前駆体を塗布することにより前駆体薄膜を形成する(第5工程)。金属酸化物半導体層の前駆体には、配位子として有機物が含まれている。   A thin film transistor having a metal oxide semiconductor layer is manufactured, for example, as follows. First, a substrate is prepared (first step), and a gate electrode is formed above the substrate (second step). Subsequently, a gate insulating film is formed above the gate electrode (third step). Thereafter, a source electrode and a drain electrode are formed above the gate insulating film (fourth step). Thereafter, a precursor thin film is formed by applying a precursor of the metal oxide semiconductor layer above the gate insulating film (fifth step). The precursor of the metal oxide semiconductor layer contains an organic substance as a ligand.

その後、前駆体薄膜を酸素存在下で加熱することにより前駆体薄膜を酸化させ、前駆体薄膜を金属酸化物半導体層に転化させる(第6工程)。第6工程では、前駆体薄膜に含まれる有機物等の不純物の一部が熱分解される。なお、金属酸化物半導体層の内部には、電気を流すために適度な酸素欠損が必要である。そのため、第6工程では、金属酸化物半導体層の内部に適度な酸素欠損を生じさせるために、金属酸化物半導体層は完全には酸化されていない。   Then, the precursor thin film is oxidized by heating the precursor thin film in the presence of oxygen to convert the precursor thin film into a metal oxide semiconductor layer (sixth step). In the sixth step, part of impurities such as organic substances contained in the precursor thin film is thermally decomposed. Note that moderate oxygen vacancies are necessary inside the metal oxide semiconductor layer to allow electricity to flow. Therefore, in the sixth step, the metal oxide semiconductor layer is not completely oxidized in order to generate appropriate oxygen vacancies inside the metal oxide semiconductor layer.

しかしながら、上述した薄膜トランジスタの製造方法では、次のような問題が生じる。第6工程では、前駆体薄膜に含まれる有機物等の不純物の一部は、熱分解されずに金属酸化物半導体層の内部に残存するおそれがある。さらに、第6工程の後の工程(例えば、ウェットエッチング工程)において、金属酸化物半導体層の表面に不純物が付着するおそれがある。これらの不純物がキャリアの動きを妨げるキャリアトラップサイトとして作用することにより、薄膜トランジスタの閾値電圧がシフトしてしまうという問題が生じる。   However, the above-described method for manufacturing a thin film transistor has the following problems. In the sixth step, some impurities such as organic substances contained in the precursor thin film may remain inside the metal oxide semiconductor layer without being thermally decomposed. Furthermore, there is a possibility that impurities may adhere to the surface of the metal oxide semiconductor layer in a process (for example, a wet etching process) after the sixth process. Since these impurities act as carrier trap sites that hinder the movement of carriers, there arises a problem that the threshold voltage of the thin film transistor is shifted.

閾値電圧のシフトを防止するためには、第6工程における熱処理の温度を高く(例えば350〜400℃)設定する方法が考えられる。これにより、前駆体薄膜に含まれる有機物等の不純物を十分に熱分解することができる。しかしながら、このような方法では、金属酸化物半導体層の内部における酸化度が上昇し、金属酸化物半導体層の内部における酸素欠損量が減少してしまうという問題が生じる。さらに、金属酸化物半導体層にインジウム(In)が含まれる場合には、第6工程における熱処理の温度を高く設定することにより、インジウムが高温の熱によって結晶化される。インジウムが結晶化されることにより、薄膜トランジスタがオフ動作できなくなるという問題が生じる。   In order to prevent the threshold voltage from shifting, a method of setting the temperature of the heat treatment in the sixth step high (for example, 350 to 400 ° C.) can be considered. Thereby, impurities, such as organic substance contained in a precursor thin film, can fully be thermally decomposed. However, in such a method, there is a problem that the degree of oxidation inside the metal oxide semiconductor layer increases and the amount of oxygen vacancies inside the metal oxide semiconductor layer decreases. Furthermore, when indium (In) is contained in the metal oxide semiconductor layer, indium is crystallized by high-temperature heat by setting the temperature of the heat treatment in the sixth step high. When indium is crystallized, there arises a problem that the thin film transistor cannot be turned off.

このような問題を解決するために、本発明の一態様に係る薄膜トランジスタの製造方法は、金属酸化物半導体層を有する薄膜トランジスタの製造方法であって、基板を準備する工程と、前記基板の上方にゲート電極を形成する工程と、前記ゲート電極の上方にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上方に、前記金属酸化物半導体層の前駆体を塗布することにより前駆体薄膜を形成する工程と、前記前駆体薄膜を酸化することにより、前記前駆体薄膜を前記金属酸化物半導体層に転化させる工程と、20℃以上40℃以下の温度下で且つ酸素存在下で、前記金属酸化物半導体層の前記ゲート絶縁膜とは反対側の表面に紫外光を照射する工程と、を含む。   In order to solve such a problem, a manufacturing method of a thin film transistor according to one embodiment of the present invention is a manufacturing method of a thin film transistor having a metal oxide semiconductor layer, and includes a step of preparing a substrate, and a step above the substrate. Forming a gate electrode; forming a gate insulating film above the gate electrode; and forming a precursor thin film by applying a precursor of the metal oxide semiconductor layer above the gate insulating film The step of converting the precursor thin film into the metal oxide semiconductor layer by oxidizing the precursor thin film, and the metal oxidation at a temperature of 20 ° C. to 40 ° C. and in the presence of oxygen. Irradiating the surface of the physical semiconductor layer opposite to the gate insulating film with ultraviolet light.

本態様によれば、酸素存在下で金属酸化物半導体層の表面に紫外光を照射することにより、金属酸化物半導体層に含まれる不純物を分解することができる。これにより、キャリアトラップサイトとなる不純物を減少させることができ、薄膜トランジスタの閾値電圧がシフトするのを抑制することができる。さらに、20℃以上40℃以下の温度下で且つ酸素存在下で金属酸化物半導体層の表面に紫外光を照射することにより、金属酸化物半導体層の表面における酸化度を向上させることができるとともに、金属酸化物半導体層の内部における酸素欠損量を確保することができる。   According to this aspect, the impurity contained in the metal oxide semiconductor layer can be decomposed by irradiating the surface of the metal oxide semiconductor layer with ultraviolet light in the presence of oxygen. Thus, impurities that serve as carrier trap sites can be reduced, and a shift in threshold voltage of the thin film transistor can be suppressed. Furthermore, the degree of oxidation on the surface of the metal oxide semiconductor layer can be improved by irradiating the surface of the metal oxide semiconductor layer with ultraviolet light at a temperature of 20 ° C. to 40 ° C. and in the presence of oxygen. The amount of oxygen vacancies inside the metal oxide semiconductor layer can be ensured.

例えば、本発明の一態様に係る薄膜トランジスタの製造方法において、前記紫外光を照射する工程において、前記金属酸化物半導体層の前記表面における酸素含有濃度が、前記金属酸化物半導体層の内部における酸素含有濃度よりも高くなるように、前記金属酸化物半導体層の前記表面に前記紫外光を照射するように構成してもよい。   For example, in the method for manufacturing a thin film transistor according to one embodiment of the present invention, in the step of irradiating with ultraviolet light, the oxygen-containing concentration in the surface of the metal oxide semiconductor layer may be oxygen-containing in the metal oxide semiconductor layer. You may comprise so that the said ultraviolet light may be irradiated to the said surface of the said metal oxide semiconductor layer so that it may become higher than a density | concentration.

本態様によれば、金属酸化物半導体層の表面における酸化度を向上させることができる。これにより、例えば紫外光を照射する工程の後の工程において、金属酸化物半導体層の表面が不純物等と反応するのを抑制することができ、金属酸化物半導体層の表面を安定化させることができる。   According to this aspect, the degree of oxidation on the surface of the metal oxide semiconductor layer can be improved. Thereby, for example, in the step after the step of irradiating ultraviolet light, the surface of the metal oxide semiconductor layer can be prevented from reacting with impurities and the like, and the surface of the metal oxide semiconductor layer can be stabilized. it can.

例えば、本発明の一態様に係る薄膜トランジスタの製造方法において、前記紫外光を照射する工程において、前記紫外光を1分以上20分以下の時間、前記金属酸化物半導体層の前記表面に照射するように構成してもよい。   For example, in the method for manufacturing a thin film transistor according to one embodiment of the present invention, in the step of irradiating the ultraviolet light, the surface of the metal oxide semiconductor layer is irradiated with the ultraviolet light for a time of 1 minute to 20 minutes. You may comprise.

本態様によれば、金属酸化物半導体層の表面に対する紫外光の照射を効果的に行うことができる。   According to this aspect, it is possible to effectively irradiate the surface of the metal oxide semiconductor layer with ultraviolet light.

例えば、本発明の一態様に係る薄膜トランジスタの製造方法において、前記前駆体薄膜を形成する工程において、前記金属酸化物半導体層の前記前駆体には、配位子として有機物が含まれるように構成してもよい。   For example, in the method for manufacturing a thin film transistor according to one embodiment of the present invention, in the step of forming the precursor thin film, the precursor of the metal oxide semiconductor layer is configured to include an organic substance as a ligand. May be.

本態様によれば、金属酸化物半導体層の前駆体に配位子として有機物が含まれている場合であっても、金属酸化物半導体層の表面に紫外光を照射することにより、この有機物を分解することができる。   According to this aspect, even when the precursor of the metal oxide semiconductor layer contains an organic substance as a ligand, the organic substance is removed by irradiating the surface of the metal oxide semiconductor layer with ultraviolet light. Can be disassembled.

例えば、本発明の一態様に係る薄膜トランジスタの製造方法において、前記前駆体薄膜を前記金属酸化物半導体層に転化させる工程において、前記前駆体薄膜を240℃以上350℃以下の温度下で加熱するように構成してもよい。   For example, in the method for manufacturing a thin film transistor according to one embodiment of the present invention, in the step of converting the precursor thin film into the metal oxide semiconductor layer, the precursor thin film is heated at a temperature of 240 ° C. or higher and 350 ° C. or lower. You may comprise.

本態様によれば、前駆体薄膜を効果的に酸化することができる。   According to this aspect, the precursor thin film can be effectively oxidized.

本発明の一態様に係る薄膜トランジスタは、基板と、前記基板の上方に形成されたゲート電極と、前記ゲート電極の上方に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上方に形成された金属酸化物半導体層と、前記金属酸化物半導体層の上方に形成され、前記金属酸化物半導体層を保護するための保護層と、前記金属酸化物半導体層と電気的に接続されたソース電極と、前記金属酸化物半導体層と電気的に接続されたドレイン電極と、を備え、前記金属酸化物半導体層の前記ゲート絶縁膜とは反対側の表面における酸素含有濃度は、前記金属酸化物半導体層の内部における酸素含有濃度よりも高い。   A thin film transistor according to one embodiment of the present invention includes a substrate, a gate electrode formed over the substrate, a gate insulating film formed over the gate electrode, and a metal formed over the gate insulating film. An oxide semiconductor layer; a protective layer formed above the metal oxide semiconductor layer for protecting the metal oxide semiconductor layer; and a source electrode electrically connected to the metal oxide semiconductor layer; A drain electrode electrically connected to the metal oxide semiconductor layer, and the oxygen-containing concentration on the surface of the metal oxide semiconductor layer opposite to the gate insulating film is the concentration of the metal oxide semiconductor layer It is higher than the oxygen-containing concentration inside.

本態様によれば、金属酸化物半導体層の表面における酸化度を向上させることができる。これにより、薄膜トランジスタの製造工程において、金属酸化物半導体層の表面が不純物等と反応するのを抑制することができ、金属酸化物半導体層の表面を安定化させることができる。   According to this aspect, the degree of oxidation on the surface of the metal oxide semiconductor layer can be improved. Accordingly, in the manufacturing process of the thin film transistor, the surface of the metal oxide semiconductor layer can be prevented from reacting with impurities and the like, and the surface of the metal oxide semiconductor layer can be stabilized.

(実施の形態)
以下、本発明の実施の形態に係る薄膜トランジスタの製造方法及び薄膜トランジスタについて、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
(Embodiment)
Hereinafter, a thin film transistor manufacturing method and a thin film transistor according to an embodiment of the present invention will be described with reference to the drawings. Note that each of the embodiments described below shows a specific example of the present invention. Numerical values, shapes, materials, components, arrangement positions and connection forms of components, steps, order of steps, and the like shown in the following embodiments are merely examples, and are not intended to limit the present invention. In addition, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims indicating the highest concept are described as optional constituent elements.

図1は、本発明の実施の形態に係る薄膜トランジスタの構成を示す断面図である。図1に示す薄膜トランジスタ10は、ボトムゲート型の薄膜トランジスタである。この薄膜トランジスタ10は、基板101、ゲート電極102、ゲート絶縁膜103、ソース電極104S、ドレイン電極104D、金属酸化物半導体層105及び保護層106を備えている。   FIG. 1 is a cross-sectional view showing a configuration of a thin film transistor according to an embodiment of the present invention. A thin film transistor 10 illustrated in FIG. 1 is a bottom-gate thin film transistor. The thin film transistor 10 includes a substrate 101, a gate electrode 102, a gate insulating film 103, a source electrode 104S, a drain electrode 104D, a metal oxide semiconductor layer 105, and a protective layer 106.

基板101は、例えば、石英ガラス、無アルカリガラス及び高耐熱性ガラス等のガラス材料、或いは、ポリイミド等の樹脂材料で構成されている。なお、基板101上には、基板101に含まれるナトリウム及びリン等の不純物が金属酸化物半導体層105に侵入することを防止するためのアンダーコート層(図示せず)を形成することもできる。このアンダーコート層は、例えばシリコン窒化膜(SiN)、酸化シリコン(SiO)及びシリコン酸窒化膜(SiO)等で構成される。 The substrate 101 is made of, for example, a glass material such as quartz glass, non-alkali glass and high heat resistant glass, or a resin material such as polyimide. Note that an undercoat layer (not shown) for preventing impurities such as sodium and phosphorus contained in the substrate 101 from entering the metal oxide semiconductor layer 105 can be formed over the substrate 101. The undercoat layer is composed of, for example, a silicon nitride film (SiN x ), silicon oxide (SiO y ), silicon oxynitride film (SiO y N x ), or the like.

ゲート電極102は、基板101上に所定形状でパターン形成される。ゲート電極102は、導電性材料及びその合金等の単層構造又は多層構造とすることができ、例えば、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、タングステン(W)、チタン(Ti)、クロム(Cr)及びモリブデンタングステン(MoW)等の金属材料の他に、インジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)等の酸化物導電性材料等で構成されている。   The gate electrode 102 is patterned in a predetermined shape on the substrate 101. The gate electrode 102 can have a single layer structure or a multilayer structure such as a conductive material and an alloy thereof, for example, molybdenum (Mo), aluminum (Al), copper (Cu), tungsten (W), titanium (Ti) ), Chromium (Cr), molybdenum tungsten (MoW), and other metal materials, as well as oxide conductive materials such as indium tin oxide (ITO) and indium zinc oxide (IZO).

ゲート絶縁膜103は、ゲート電極102を覆うようにして形成されている。ゲート絶縁膜103は、例えば、酸化アルミニウム(Al)等で構成されている。 The gate insulating film 103 is formed so as to cover the gate electrode 102. The gate insulating film 103 is made of, for example, aluminum oxide (Al 2 O 3 ) or the like.

ソース電極104S及びドレイン電極104Dはそれぞれ、ゲート絶縁膜103上に形成されている。ソース電極104S及びドレイン電極104Dは、間隔を置いて且つ相互に対向して配置されている。ソース電極104S及びドレイン電極104Dは、導電性材料及びその合金等の単層構造又は多層構造とすることができ、例えば、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、銅(Cu)、チタン(Ti)、クロム(Cr)及びモリブデンタングステン(MoW)等の金属材料の他に、インジウム錫酸化物(ITO)やインジウム亜鉛酸化物(IZO)等の酸化物導電性材料等で構成されている。   The source electrode 104S and the drain electrode 104D are each formed on the gate insulating film 103. The source electrode 104S and the drain electrode 104D are arranged with a space therebetween and facing each other. The source electrode 104S and the drain electrode 104D can have a single layer structure or a multilayer structure such as a conductive material and an alloy thereof, for example, aluminum (Al), molybdenum (Mo), tungsten (W), copper (Cu). In addition to metal materials such as titanium (Ti), chromium (Cr) and molybdenum tungsten (MoW), it is composed of oxide conductive materials such as indium tin oxide (ITO) and indium zinc oxide (IZO). ing.

金属酸化物半導体層105は、ゲート絶縁膜103の上方に形成されている。金属酸化物半導体層105は、チャネル領域を有している。なお、チャネル領域は、ゲート電極102の電圧によってキャリアの移動が制御される領域である。金属酸化物半導体層105には、上述したソース電極104S及びドレイン電極104Dがそれぞれ電気的に接続されている。金属酸化物半導体層105は、例えば、酸化亜鉛(ZnO)、酸化スズ(SnO)、インジウム酸化物(In)、酸化ガリウム(Ga)等の金属酸化物で構成されている。また、金属酸化物半導体層105は、複数種類の金属酸化物で構成されていてもよく、例えば、酸化亜鉛(ZnO)とインジウム酸化物(In)と酸化ガリウム(Ga)とで構成されるInGaO(ZnO)で構成することもできる。なお、金属酸化物半導体層105のゲート絶縁膜103とは反対側の表面における酸素含有濃度は、金属酸化物半導体層105の内部における酸素含有濃度よりも高い。 The metal oxide semiconductor layer 105 is formed above the gate insulating film 103. The metal oxide semiconductor layer 105 has a channel region. Note that the channel region is a region in which the movement of carriers is controlled by the voltage of the gate electrode 102. The above-described source electrode 104S and drain electrode 104D are electrically connected to the metal oxide semiconductor layer 105, respectively. The metal oxide semiconductor layer 105 is made of a metal oxide such as zinc oxide (ZnO), tin oxide (SnO 2 ), indium oxide (In 2 O 3 ), gallium oxide (Ga 2 O 3 ), for example. Yes. The metal oxide semiconductor layer 105 may be composed of a plurality of types of metal oxides, for example, zinc oxide (ZnO), indium oxide (In 2 O 3 ), and gallium oxide (Ga 2 O 3 ). InGaO 3 (ZnO) 5 composed of Note that the oxygen-containing concentration on the surface of the metal oxide semiconductor layer 105 opposite to the gate insulating film 103 is higher than the oxygen-containing concentration inside the metal oxide semiconductor layer 105.

保護層106は、金属酸化物半導体層105を覆うようにして形成されている。保護層106は、金属酸化物半導体層105を保護するための層であり、例えば、酸化シリコン(SiO)等で構成されている。 The protective layer 106 is formed so as to cover the metal oxide semiconductor layer 105. The protective layer 106 is a layer for protecting the metal oxide semiconductor layer 105, and is made of, for example, silicon oxide (SiO 2 ).

次に、本実施の形態に係る薄膜トランジスタ10の製造方法について説明する。図2A〜図2Iはそれぞれ、本発明の実施の形態に係る薄膜トランジスタの製造方法を説明するための断面図である。図3は、本発明の実施の形態に係る薄膜トランジスタの製造方法の流れを示すフローチャートである。   Next, a method for manufacturing the thin film transistor 10 according to the present embodiment will be described. 2A to 2I are cross-sectional views for explaining a method of manufacturing a thin film transistor according to the embodiment of the present invention. FIG. 3 is a flowchart showing a flow of a method of manufacturing a thin film transistor according to the embodiment of the present invention.

まず、図2Aに示すように、ガラス材料及び樹脂材料等で構成される基板101を準備する(第1工程)(S1)。なお、後述する第2工程を行う前に、プラズマCVD(Chemical Vapor Deposition)等によって、基板101上に上述したアンダーコート層を形成してもよい。   First, as shown in FIG. 2A, a substrate 101 made of a glass material, a resin material, or the like is prepared (first step) (S1). In addition, before performing the 2nd process mentioned later, you may form the undercoat layer mentioned above on the board | substrate 101 by plasma CVD (Chemical Vapor Deposition).

続いて、図2Bに示すように、基板101上にゲート電極102を形成する(第2工程)(S2)。この第2工程においては、まず、スパッタ法によって、ゲート電極102の材料で構成されるゲート金属膜を基板101上に形成する。その後、フォトリソグラフィ法及びウェットエッチング法によってゲート金属膜をパターニングすることにより、所定形状のゲート電極102を形成する。   Subsequently, as shown in FIG. 2B, a gate electrode 102 is formed on the substrate 101 (second step) (S2). In this second step, first, a gate metal film made of the material of the gate electrode 102 is formed on the substrate 101 by sputtering. Thereafter, the gate metal film is patterned by photolithography and wet etching to form a gate electrode 102 having a predetermined shape.

その後、図2Cに示すように、ゲート電極102を覆うようにして、ゲート絶縁膜103を形成する(第3工程)(S3)。この第3工程においては、まず、スパッタ法によって、ゲート絶縁膜103の材料で構成されるゲート絶縁材料膜をゲート電極102上に形成する。その後、フォトリソグラフィ法及びウェットエッチング法によってゲート絶縁材料膜をパターニングすることにより、所定形状のゲート絶縁膜103を形成する。   Thereafter, as shown in FIG. 2C, a gate insulating film 103 is formed so as to cover the gate electrode 102 (third step) (S3). In the third step, first, a gate insulating material film made of the material of the gate insulating film 103 is formed on the gate electrode 102 by sputtering. After that, the gate insulating material film 103 is patterned by photolithography and wet etching to form a gate insulating film 103 having a predetermined shape.

その後、図2Dに示すように、ゲート絶縁膜103上にソース電極104S及びドレイン電極104Dを形成する(第4工程)(S4)。この第4工程においては、まず、スパッタ法によって、ソース電極104S及びドレイン電極104Dの材料で構成されるソースドレイン金属膜をゲート絶縁膜103上に形成する。その後、フォトリソグラフィ法及びウェットエッチング法によってソースドレイン金属膜をパターニングすることにより、所定形状のソース電極104S及びドレイン電極104Dを形成する。   Thereafter, as shown in FIG. 2D, a source electrode 104S and a drain electrode 104D are formed on the gate insulating film 103 (fourth step) (S4). In the fourth step, first, a source / drain metal film made of materials of the source electrode 104S and the drain electrode 104D is formed on the gate insulating film 103 by sputtering. Thereafter, the source / drain metal film is patterned by a photolithography method and a wet etching method to form a source electrode 104S and a drain electrode 104D having a predetermined shape.

その後、金属酸化物半導体層105を次のようにして形成する。まず、図2Eに示すように、金属酸化物半導体層105の前駆体を基板101、ゲート絶縁膜103、ソース電極104S及びドレイン電極104Dの各表面に塗布することにより、ゲート絶縁膜103の上方に前駆体薄膜105aを形成する(第5工程)(S5)。金属酸化物半導体層105の前駆体を塗布する方法としては、例えば、スピンコート法、スプレーコート法及びディップコート法等の塗布法を用いることができる。   Thereafter, the metal oxide semiconductor layer 105 is formed as follows. First, as shown in FIG. 2E, a precursor of the metal oxide semiconductor layer 105 is applied to the surfaces of the substrate 101, the gate insulating film 103, the source electrode 104S, and the drain electrode 104D so that the metal oxide semiconductor layer 105 is formed above the gate insulating film 103. The precursor thin film 105a is formed (fifth step) (S5). As a method for applying the precursor of the metal oxide semiconductor layer 105, for example, a coating method such as a spin coating method, a spray coating method, or a dip coating method can be used.

金属酸化物半導体層105の前駆体は、例えば、金属塩を溶媒に溶解させた溶液で構成される。金属塩は、例えば、金属の硝酸塩、硫酸塩、燐酸塩、炭酸塩及び酢酸塩やプロピオン酸塩等のカルボン酸塩等である。金属塩を構成する金属としては、例えば、亜鉛(Zn)、スズ(Sn)、インジウム(In)、ガリウム(Ga)及びアルミニウム(Al)等を用いることができる。例えば、金属塩として硝酸塩を用いた場合には、金属塩は、硝酸亜鉛、硝酸スズ、硝酸インジウム、硝酸ガリウム及び硝酸アルミニウム等である。また、金属酸化物半導体層105の前駆体には、上述した金属塩以外にも、有機物を配位子として含むもの(例えば、アセチルアセトナート、スクシネート及びシンナメート等)や、アルコキシドとして含むもの(例えば、メトキシエトキシド、エトキシエトキシド及びイソプロポキシド等)等も用いることができる。溶媒としては、例えば、水を用いることができ、水の他には、エタノール、プロパノール、エチレングリコール等のアルコール類;トラヒドロフラン、ジオキサン等のエーテル系、酢酸メチル、酢酸エチル等のエステル系;アセトン、メチルエチルケトン、シクロヘキサノン等のケトン系;ジエチレングリコールモノメチルエーテル等のグリコールエーテル系等を用いることができる。   The precursor of the metal oxide semiconductor layer 105 is constituted by, for example, a solution in which a metal salt is dissolved in a solvent. Examples of the metal salt include metal nitrates, sulfates, phosphates, carbonates, and carboxylates such as acetates and propionates. As a metal constituting the metal salt, for example, zinc (Zn), tin (Sn), indium (In), gallium (Ga), aluminum (Al), or the like can be used. For example, when nitrate is used as the metal salt, the metal salt is zinc nitrate, tin nitrate, indium nitrate, gallium nitrate, aluminum nitrate, or the like. In addition to the metal salts described above, the precursor of the metal oxide semiconductor layer 105 includes an organic substance as a ligand (for example, acetylacetonate, succinate, cinnamate, and the like), and a precursor that includes an alkoxide (for example, Methoxy ethoxide, ethoxy ethoxide, isopropoxide, etc.) can also be used. As the solvent, for example, water can be used, and in addition to water, alcohols such as ethanol, propanol and ethylene glycol; ethers such as trahydrofuran and dioxane, esters such as methyl acetate and ethyl acetate; Ketones such as acetone, methyl ethyl ketone, and cyclohexanone; glycol ethers such as diethylene glycol monomethyl ether can be used.

その後、水蒸気存在下及び酸素存在下で前駆体薄膜105aを加熱する。このとき、前駆体薄膜105aの雰囲気温度を、室温から所定温度(240℃以上350℃以下)まで上昇させる。続いて、酸素存在下で数時間程度、前駆体薄膜105aを加熱する。このとき、前駆体薄膜105aの雰囲気温度を上記所定温度にほぼ一定に保つ。このように前駆体薄膜105aを酸素存在下で熱処理することにより、前駆体薄膜105aが酸化される。これにより、図2Fに示すように、前駆体薄膜105aが金属酸化物半導体層105’に転化される(第6工程)(S6)。第6工程では、前駆体薄膜105aが金属酸化物半導体層105’に転化されるとともに、前駆体薄膜105aに含まれる有機物等の不純物の一部が熱分解され、さらに、前駆体薄膜105aに含まれる溶媒が揮発される。なお、第6工程では、金属酸化物半導体層105’の内部に適度な酸素欠損を生じさせるために、金属酸化物半導体層105’は完全には酸化されていない。   Thereafter, the precursor thin film 105a is heated in the presence of water vapor and oxygen. At this time, the atmospheric temperature of the precursor thin film 105a is raised from room temperature to a predetermined temperature (240 ° C. or higher and 350 ° C. or lower). Subsequently, the precursor thin film 105a is heated for about several hours in the presence of oxygen. At this time, the atmospheric temperature of the precursor thin film 105a is kept substantially constant at the predetermined temperature. Thus, the precursor thin film 105a is oxidized by heat-treating the precursor thin film 105a in the presence of oxygen. Thereby, as shown in FIG. 2F, the precursor thin film 105a is converted into the metal oxide semiconductor layer 105 '(sixth step) (S6). In the sixth step, the precursor thin film 105a is converted into the metal oxide semiconductor layer 105 ′, and part of impurities such as organic substances contained in the precursor thin film 105a is thermally decomposed and further included in the precursor thin film 105a. The solvent is volatilized. Note that in the sixth step, the metal oxide semiconductor layer 105 ′ is not completely oxidized in order to generate appropriate oxygen vacancies inside the metal oxide semiconductor layer 105 ′.

なお、第6工程における熱処理の温度は、240℃以上350℃以下である。熱処理の温度が240℃よりも低い場合には、前駆体薄膜105aに含まれる有機物等の不純物を十分に熱分解することができない。熱処理の温度が350℃を超える場合には、基板101が熱により変形するおそれがある。   Note that the temperature of the heat treatment in the sixth step is 240 ° C. or higher and 350 ° C. or lower. When the heat treatment temperature is lower than 240 ° C., impurities such as organic substances contained in the precursor thin film 105a cannot be sufficiently pyrolyzed. When the temperature of the heat treatment exceeds 350 ° C., the substrate 101 may be deformed by heat.

その後、図2Gに示すように、フォトリソグラフィ法及びウェットエッチング法によって金属酸化物半導体層105’をパターニングすることにより、所定形状の金属酸化物半導体層105を形成する(第7工程)(S7)。   Thereafter, as shown in FIG. 2G, the metal oxide semiconductor layer 105 ′ is patterned by photolithography and wet etching to form a metal oxide semiconductor layer 105 having a predetermined shape (seventh step) (S7). .

その後、図2Hに示すように、20℃以上40℃以下の温度下で且つ酸素存在下で、金属酸化物半導体層105の表面に紫外光を照射する(第8工程)(S8)。紫外光の光源として、例えば、エキシマランプ及び水銀ランプ等を用いることができる。紫外光の光源としてエキシマランプを用いた場合には、例えば、紫外光の波長は172nm、紫外光のエネルギーは7.2eVである。紫外光の光源として水銀ランプを用いた場合には、例えば、紫外光の波長は185nm(又は254nm)、紫外光のエネルギーは6.7eV(又は4.9eV)である。   Thereafter, as shown in FIG. 2H, the surface of the metal oxide semiconductor layer 105 is irradiated with ultraviolet light at a temperature of 20 ° C. to 40 ° C. and in the presence of oxygen (eighth step) (S8). As an ultraviolet light source, for example, an excimer lamp and a mercury lamp can be used. When an excimer lamp is used as the ultraviolet light source, for example, the wavelength of the ultraviolet light is 172 nm and the energy of the ultraviolet light is 7.2 eV. When a mercury lamp is used as the ultraviolet light source, for example, the wavelength of the ultraviolet light is 185 nm (or 254 nm), and the energy of the ultraviolet light is 6.7 eV (or 4.9 eV).

第8工程において、金属酸化物半導体層105の表面に紫外光を照射することにより、例えば第7工程におけるウェットエッチング工程において金属酸化物半導体層105の表面に付着した有機物等の不純物を、紫外光の作用によって分解することができる。また、金属酸化物半導体層105の表面に照射された紫外光の一部は、金属酸化物半導体層105の内部に浸透する。これにより、第6工程で熱分解されずに金属酸化物半導体層105の内部に残存する有機物等の不純物をも、紫外光の作用によって分解することができる。   In the eighth step, by irradiating the surface of the metal oxide semiconductor layer 105 with ultraviolet light, for example, impurities such as organic substances adhering to the surface of the metal oxide semiconductor layer 105 in the wet etching step in the seventh step are changed to ultraviolet light. It can be decomposed by the action of In addition, part of the ultraviolet light applied to the surface of the metal oxide semiconductor layer 105 penetrates into the metal oxide semiconductor layer 105. Accordingly, impurities such as organic substances remaining in the metal oxide semiconductor layer 105 without being thermally decomposed in the sixth step can be decomposed by the action of ultraviolet light.

第8工程において、20℃以上40℃以下の温度下で且つ酸素存在下で、金属酸化物半導体層105の表面に紫外光を照射することにより、金属酸化物半導体層105の表面付近に活性酸素(オゾン及び酸素ラジカル)が発生する。この活性酸素の作用により、金属酸化物半導体層105の表面における酸化度を向上させることができる。これにより、金属酸化物半導体層105の表面における酸素含有濃度は、金属酸化物半導体層105の内部における酸素含有濃度よりも高くなる。   In the eighth step, the surface of the metal oxide semiconductor layer 105 is irradiated with ultraviolet light at a temperature of 20 ° C. or higher and 40 ° C. or lower and in the presence of oxygen, whereby active oxygen is formed in the vicinity of the surface of the metal oxide semiconductor layer 105. (Ozone and oxygen radicals) are generated. By the action of this active oxygen, the degree of oxidation on the surface of the metal oxide semiconductor layer 105 can be improved. Accordingly, the oxygen-containing concentration at the surface of the metal oxide semiconductor layer 105 is higher than the oxygen-containing concentration inside the metal oxide semiconductor layer 105.

なお、紫外光を照射させる際の雰囲気温度を20℃以上40℃以下に設定することにより、金属酸化物半導体層105の表面における酸化度が上昇する一方で、金属酸化物半導体層105の内部における酸化度は変化しない。これにより、金属酸化物半導体層105の内部における酸素欠損量を確保することができる。紫外光を照射させる際の雰囲気温度が20℃よりも低い場合には、金属酸化物半導体層105の表面における酸化度を十分に高めることができない。紫外光を照射させる際の雰囲気温度が40℃を超える場合には、金属酸化物半導体層105の内部における酸化度が上昇し、金属酸化物半導体層105の内部における酸素欠損量が減少してしまう。また、金属酸化物半導体層105にインジウム(In)が含まれる場合には、紫外光を照射させる際の雰囲気温度を20℃以上40℃以下に設定することにより、インジウムが結晶化するのを抑制することができる。   Note that, by setting the atmospheric temperature when irradiating with ultraviolet light to 20 ° C. or more and 40 ° C. or less, the degree of oxidation on the surface of the metal oxide semiconductor layer 105 is increased, while the inside of the metal oxide semiconductor layer 105 is increased. The degree of oxidation does not change. Thereby, the amount of oxygen vacancies in the metal oxide semiconductor layer 105 can be secured. When the ambient temperature at the time of irradiation with ultraviolet light is lower than 20 ° C., the degree of oxidation on the surface of the metal oxide semiconductor layer 105 cannot be sufficiently increased. When the atmospheric temperature during irradiation with ultraviolet light exceeds 40 ° C., the degree of oxidation inside the metal oxide semiconductor layer 105 increases, and the amount of oxygen vacancies inside the metal oxide semiconductor layer 105 decreases. . In the case where indium (In) is contained in the metal oxide semiconductor layer 105, the atmosphere temperature during irradiation with ultraviolet light is set to 20 ° C. or higher and 40 ° C. or lower, so that indium is prevented from being crystallized. can do.

なお、金属酸化物半導体層105の表面に紫外光を照射する時間は、例えば1分以上20分以下である。紫外光の照射時間が1分よりも短い場合には、金属酸化物半導体層105に含まれる有機物等の不純物を十分に熱分解することができない。紫外光の照射時間が20分よりも長い場合には、金属酸化物半導体層105の内部における酸化度が上昇し、金属酸化物半導体層105の内部における酸素欠損量が減少してしまう。   Note that the time for irradiating the surface of the metal oxide semiconductor layer 105 with ultraviolet light is, for example, not less than 1 minute and not more than 20 minutes. When the irradiation time of ultraviolet light is shorter than 1 minute, impurities such as organic substances contained in the metal oxide semiconductor layer 105 cannot be sufficiently thermally decomposed. When the irradiation time of ultraviolet light is longer than 20 minutes, the degree of oxidation inside the metal oxide semiconductor layer 105 increases, and the amount of oxygen vacancies inside the metal oxide semiconductor layer 105 decreases.

その後、図2Iに示すように、金属酸化物半導体層105を覆うようにして保護層106を形成する(第9工程)(S9)。この第9工程においては、まず、スパッタ法によって、保護層106の材料で構成される保護膜を金属酸化物半導体層105上に形成する。その後、フォトリソグラフィ法及びウェットエッチング法によって保護膜をパターニングすることにより、所定形状の保護層106を形成する。   Thereafter, as shown in FIG. 2I, a protective layer 106 is formed so as to cover the metal oxide semiconductor layer 105 (9th step) (S9). In the ninth step, first, a protective film made of the material of the protective layer 106 is formed on the metal oxide semiconductor layer 105 by sputtering. Thereafter, the protective film 106 having a predetermined shape is formed by patterning the protective film by a photolithography method and a wet etching method.

以上のようにして、本実施の形態に係る薄膜トランジスタ10が作製される。   As described above, the thin film transistor 10 according to this embodiment is manufactured.

本実施の形態に係る薄膜トランジスタ10の製造方法では、第8工程において金属酸化物半導体層105の表面に紫外光を照射することにより、金属酸化物半導体層105に含まれる有機物等の不純物を分解することができる。これにより、キャリアトラップサイトとなる不純物を減少させることができるので、薄膜トランジスタ10の閾値電圧がシフトするのを抑制することができる。   In the method for manufacturing the thin film transistor 10 according to this embodiment, impurities such as organic substances contained in the metal oxide semiconductor layer 105 are decomposed by irradiating the surface of the metal oxide semiconductor layer 105 with ultraviolet light in the eighth step. be able to. Thereby, since impurities that serve as carrier trap sites can be reduced, the threshold voltage of the thin film transistor 10 can be prevented from shifting.

また、第8工程において金属酸化物半導体層105の表面に紫外光を照射することにより、金属酸化物半導体層105の表面における酸化度を向上させることができる。これにより、第8工程の後の工程において金属酸化物半導体層105の表面が不純物等と反応するのを抑制することができ、金属酸化物半導体層105の表面を安定化させることができる。   In addition, the degree of oxidation on the surface of the metal oxide semiconductor layer 105 can be improved by irradiating the surface of the metal oxide semiconductor layer 105 with ultraviolet light in the eighth step. Accordingly, the surface of the metal oxide semiconductor layer 105 can be prevented from reacting with impurities or the like in the step after the eighth step, and the surface of the metal oxide semiconductor layer 105 can be stabilized.

以上、本発明の一つ又は複数の態様に係る薄膜トランジスタの製造方法及び薄膜トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思い付く各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。   As described above, the method for manufacturing a thin film transistor and the thin film transistor according to one or more aspects of the present invention have been described based on the embodiment, but the present invention is not limited to this embodiment. Unless it deviates from the gist of the present invention, one or more of the present invention may be applied to various modifications that can be conceived by those skilled in the art, or forms constructed by combining components in different embodiments. It may be included within the scope of the embodiments.

上記実施の形態では、ソース電極及びドレイン電極をゲート電極上に形成したが、例えばソース電極及びドレイン電極を金属酸化物半導体層上に形成してもよく、それらの配置箇所は適宜設定することができる。   In the above embodiment, the source electrode and the drain electrode are formed over the gate electrode. However, for example, the source electrode and the drain electrode may be formed over the metal oxide semiconductor layer, and the arrangement positions thereof may be set as appropriate. it can.

本発明に係る薄膜トランジスタの製造方法及び薄膜トランジスタは、テレビジョンセット、パーソナルコンピュータ及び携帯電話等の表示装置又はその他薄膜トランジスタを有する様々な電気機器に広く利用することができる。   The thin-film transistor manufacturing method and the thin-film transistor according to the present invention can be widely used for display devices such as a television set, a personal computer, a mobile phone, and other various electric devices having thin-film transistors.

10 薄膜トランジスタ
101 基板
102 ゲート電極
103 ゲート絶縁膜
104S ソース電極
104D ドレイン電極
105,105’ 金属酸化物半導体層
105a 前駆体薄膜
106 保護層
DESCRIPTION OF SYMBOLS 10 Thin-film transistor 101 Substrate 102 Gate electrode 103 Gate insulating film 104S Source electrode 104D Drain electrode 105, 105 'Metal oxide semiconductor layer 105a Precursor thin film 106 Protective layer

Claims (6)

金属酸化物半導体層を有する薄膜トランジスタの製造方法であって、
基板を準備する工程と、
前記基板の上方にゲート電極を形成する工程と、
前記ゲート電極の上方にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上方に、前記金属酸化物半導体層の前駆体を塗布することにより前駆体薄膜を形成する工程と、
前記前駆体薄膜を酸化することにより、前記前駆体薄膜を前記金属酸化物半導体層に転化させる工程と、
20℃以上40℃以下の温度下で且つ酸素存在下で、前記金属酸化物半導体層の前記ゲート絶縁膜とは反対側の表面に紫外光を照射する工程と、を含む
薄膜トランジスタの製造方法。
A method of manufacturing a thin film transistor having a metal oxide semiconductor layer,
Preparing a substrate;
Forming a gate electrode above the substrate;
Forming a gate insulating film above the gate electrode;
Forming a precursor thin film by applying a precursor of the metal oxide semiconductor layer above the gate insulating film;
Converting the precursor thin film into the metal oxide semiconductor layer by oxidizing the precursor thin film;
Irradiating the surface of the metal oxide semiconductor layer opposite to the gate insulating film with ultraviolet light at a temperature of 20 ° C. to 40 ° C. and in the presence of oxygen.
前記紫外光を照射する工程において、前記金属酸化物半導体層の前記表面における酸素含有濃度が、前記金属酸化物半導体層の内部における酸素含有濃度よりも高くなるように、前記金属酸化物半導体層の前記表面に前記紫外光を照射する
請求項1に記載の薄膜トランジスタの製造方法。
In the step of irradiating the ultraviolet light, the metal oxide semiconductor layer is formed so that an oxygen-containing concentration at the surface of the metal oxide semiconductor layer is higher than an oxygen-containing concentration inside the metal oxide semiconductor layer. The method for manufacturing a thin film transistor according to claim 1, wherein the surface is irradiated with the ultraviolet light.
前記紫外光を照射する工程において、前記紫外光を1分以上20分以下の時間、前記金属酸化物半導体層の前記表面に照射する
請求項1又は2に記載の薄膜トランジスタの製造方法。
3. The method for manufacturing a thin film transistor according to claim 1, wherein, in the step of irradiating with ultraviolet light, the surface of the metal oxide semiconductor layer is irradiated with the ultraviolet light for a time of 1 minute to 20 minutes.
前記前駆体薄膜を形成する工程において、前記金属酸化物半導体層の前記前駆体には、配位子として有機物が含まれる
請求項1〜3のいずれか1項に記載の薄膜トランジスタの製造方法。
The method for producing a thin film transistor according to claim 1, wherein in the step of forming the precursor thin film, the precursor of the metal oxide semiconductor layer includes an organic substance as a ligand.
前記前駆体薄膜を前記金属酸化物半導体層に転化させる工程において、前記前駆体薄膜を240℃以上350℃以下の温度下で加熱する
請求項1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。
5. The thin film transistor according to claim 1, wherein the precursor thin film is heated at a temperature of 240 ° C. or higher and 350 ° C. or lower in the step of converting the precursor thin film into the metal oxide semiconductor layer. Method.
基板と、
前記基板の上方に形成されたゲート電極と、
前記ゲート電極の上方に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成された金属酸化物半導体層と、
前記金属酸化物半導体層の上方に形成され、前記金属酸化物半導体層を保護するための保護層と、
前記金属酸化物半導体層と電気的に接続されたソース電極と、
前記金属酸化物半導体層と電気的に接続されたドレイン電極と、を備え、
前記金属酸化物半導体層の前記ゲート絶縁膜とは反対側の表面における酸素含有濃度は、前記金属酸化物半導体層の内部における酸素含有濃度よりも高い
薄膜トランジスタ。
A substrate,
A gate electrode formed above the substrate;
A gate insulating film formed above the gate electrode;
A metal oxide semiconductor layer formed above the gate insulating film;
A protective layer formed above the metal oxide semiconductor layer for protecting the metal oxide semiconductor layer;
A source electrode electrically connected to the metal oxide semiconductor layer;
A drain electrode electrically connected to the metal oxide semiconductor layer,
The oxygen content concentration in the surface on the opposite side to the said gate insulating film of the said metal oxide semiconductor layer is higher than the oxygen content concentration in the inside of the said metal oxide semiconductor layer.
JP2012104852A 2012-05-01 2012-05-01 Thin film transistor manufacturing method and thin film transistor Pending JP2013232598A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012104852A JP2013232598A (en) 2012-05-01 2012-05-01 Thin film transistor manufacturing method and thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012104852A JP2013232598A (en) 2012-05-01 2012-05-01 Thin film transistor manufacturing method and thin film transistor

Publications (1)

Publication Number Publication Date
JP2013232598A true JP2013232598A (en) 2013-11-14

Family

ID=49678766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012104852A Pending JP2013232598A (en) 2012-05-01 2012-05-01 Thin film transistor manufacturing method and thin film transistor

Country Status (1)

Country Link
JP (1) JP2013232598A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016010052A1 (en) * 2014-07-16 2017-07-06 日産化学工業株式会社 Composition for forming metal oxide semiconductor layer and method for producing metal oxide semiconductor layer using the same
CN110752159A (en) * 2019-10-28 2020-02-04 中国科学技术大学 Method for annealing gallium oxide material
CN112635333A (en) * 2021-01-13 2021-04-09 福建江夏学院 Preparation method of ZnSnO thin film transistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290113A (en) * 2008-05-30 2009-12-10 Fujifilm Corp Semiconductor device and manufacturing method thereof, sensor, and electro-optic device
JP2010087223A (en) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd Thin film transistor and active matrix display
JP2010177339A (en) * 2009-01-28 2010-08-12 Konica Minolta Holdings Inc Manufacturing method for thin-film transistor
JP2010258018A (en) * 2009-04-21 2010-11-11 Konica Minolta Holdings Inc Semiconductor thin film and thin film transistor using the same
JP2010258196A (en) * 2009-04-24 2010-11-11 Toppan Printing Co Ltd Thin film transistor and active matrix display
JP2011009518A (en) * 2009-06-26 2011-01-13 Konica Minolta Holdings Inc Thin-film transistor, and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290113A (en) * 2008-05-30 2009-12-10 Fujifilm Corp Semiconductor device and manufacturing method thereof, sensor, and electro-optic device
JP2010087223A (en) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd Thin film transistor and active matrix display
JP2010177339A (en) * 2009-01-28 2010-08-12 Konica Minolta Holdings Inc Manufacturing method for thin-film transistor
JP2010258018A (en) * 2009-04-21 2010-11-11 Konica Minolta Holdings Inc Semiconductor thin film and thin film transistor using the same
JP2010258196A (en) * 2009-04-24 2010-11-11 Toppan Printing Co Ltd Thin film transistor and active matrix display
JP2011009518A (en) * 2009-06-26 2011-01-13 Konica Minolta Holdings Inc Thin-film transistor, and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016010052A1 (en) * 2014-07-16 2017-07-06 日産化学工業株式会社 Composition for forming metal oxide semiconductor layer and method for producing metal oxide semiconductor layer using the same
CN110752159A (en) * 2019-10-28 2020-02-04 中国科学技术大学 Method for annealing gallium oxide material
CN110752159B (en) * 2019-10-28 2023-08-29 中国科学技术大学 Method for Annealing Gallium Oxide Material
CN112635333A (en) * 2021-01-13 2021-04-09 福建江夏学院 Preparation method of ZnSnO thin film transistor

Similar Documents

Publication Publication Date Title
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
JP6768048B2 (en) Thin film transistor, manufacturing method of thin film transistor, and display device including the thin film transistor
JP5708910B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
CN102655165B (en) Amorphous-oxide thin-film transistor, manufacturing method thereof, and display panel
JP5331382B2 (en) Manufacturing method of semiconductor device
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
JP2011071476A (en) Thin film transistor, display device using the same, and method of manufacturing thin film transistor
JP5797922B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display device
US20130122649A1 (en) Method for manufacturing thin film transistor
CN106489209B (en) Thin film transistor
JP2015520716A (en) Manufacturing method of oxide thin film using low temperature process, oxide thin film and electronic device thereof
CN103038887A (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
JP2012104566A (en) Thin-film transistor circuit board and method of manufacturing the same
JP5658978B2 (en) Thin film transistor circuit board and manufacturing method thereof
JP2013012610A (en) Thin film transistor and manufacturing method of the same
CN104241392A (en) Thin-film transistor, preparation method of thin-film transistor, display substrate and display device
US20130037808A1 (en) Thin-film transistor device and method for manufacturing thin-film transistor device
JP2010123913A (en) Thin-film transistor and method of manufacturing the same
JP2013232598A (en) Thin film transistor manufacturing method and thin film transistor
US9165954B2 (en) Array substrate and method for manufacturing the same, and display device
JP2016225505A (en) Thin film transistor, method of manufacturing the same, and sputtering target
CN202977421U (en) Array substrate and display device
KR101876011B1 (en) Oxide thin film transistor and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161025