[go: up one dir, main page]

JP2014131022A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014131022A
JP2014131022A JP2013244533A JP2013244533A JP2014131022A JP 2014131022 A JP2014131022 A JP 2014131022A JP 2013244533 A JP2013244533 A JP 2013244533A JP 2013244533 A JP2013244533 A JP 2013244533A JP 2014131022 A JP2014131022 A JP 2014131022A
Authority
JP
Japan
Prior art keywords
film
oxide
oxide film
oxide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013244533A
Other languages
English (en)
Other versions
JP6278671B2 (ja
JP2014131022A5 (ja
Inventor
Hajime Tokunaga
肇 徳永
Junichi Hizuka
純一 肥塚
Kenichi Okazaki
健一 岡崎
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013244533A priority Critical patent/JP6278671B2/ja
Publication of JP2014131022A publication Critical patent/JP2014131022A/ja
Publication of JP2014131022A5 publication Critical patent/JP2014131022A5/ja
Application granted granted Critical
Publication of JP6278671B2 publication Critical patent/JP6278671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】信頼性が高く安定した電気特性を有する半導体装置を提供する。
【解決手段】チャネルが形成される酸化物半導体膜の上層と下層に接して、該酸化物半導体膜を構成する金属元素のうち、１種類以上の同じ金属元素を含む酸化物膜を形成することで、該酸化物半導体膜の上側界面と下側界面に界面準位が生成されにくくする。また、酸化物半導体膜と接する酸化物膜に、電子親和力が酸化物半導体膜の電子親和力よりも小さい材料を用いることで、チャネルに流れる電子は、酸化物半導体膜と接する酸化物膜にほとんど移動することなく、主として酸化物半導体膜を移動する。よって、酸化物膜の外側に形成される絶縁膜と酸化物膜の界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。
【選択図】図１

Description

本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、又は、組成物（コンポジション オブ マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、又は、それらの作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、トランジスタ、半導体回路、記憶装置、撮像装置、表示装置、電気光学装置及び電子機器などは、全て半導体装置といえる。
半導体薄膜を用いてトランジスタを作製する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタのチャネル形成領域として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
また、酸化物半導体は製造プロセス中において酸素が脱離し、酸素欠損を形成することが知られている（特許文献２参照）。
特開２００６−１６５５２８号公報 特開２０１１−２２２７６７号公報
酸化物半導体膜中に生じた酸素欠損は局在準位を生成し、該酸化物半導体膜を用いたトランジスタなどの半導体装置の電気特性低下の原因となる。
また、酸化物半導体膜中の、酸化物半導体膜と絶縁膜が積層される界面近傍では、界面準位が生成されやすい。界面準位の増加は、キャリアの散乱や捕獲を生じ、トランジスタの電界効果移動度の低下や、オフ電流が増加する原因となる。また、界面準位の増加は、トランジスタのしきい値電圧を変動させ、電気特性のばらつきが増加する原因となる。よって、界面準位の増加は、トランジスタの電気特性を劣化させ、トランジスタの信頼性を低下させる。
本発明の一態様は、局在準位密度の小さい酸化物半導体を提供することを課題の一とする。又は、本発明の一態様は、電気特性のばらつきが小さい半導体装置を提供することを課題の一とする。又は、本発明の一態様は、信頼性が高く安定した電気特性を有する半導体装置を提供することを課題の一とする。又は、本発明の一態様は、電気特性が良好な半導体装置を提供することを課題の一とする。
又は、本発明の一態様は、しきい値電圧の変動又はばらつきが少ない半導体装置を提供することを課題の一とする。又は、本発明の一態様は、移動度の低下が少ない半導体装置を提供することを課題の一とする。又は、本発明の一態様は、オフ電流の増加が少ない半導体装置を提供することを課題の一とする。又は、本発明の一態様は、劣化が少ない半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
チャネルが形成される酸化物半導体膜に接して、該酸化物半導体膜が有する金属元素のうち、１種類以上の同じ金属元素を含む酸化物膜を形成する。このような酸化物膜と酸化物半導体膜の多層膜は、その多層膜の界面に界面準位が生成されにくい。
少なくとも酸化物半導体膜の上面に酸化物膜を設けることで、具体的には、酸化物半導体膜の上面に接して該酸化物半導体膜が有する金属元素のうち１種類以上の同じ金属元素を含む酸化物膜を設けることで、該酸化物半導体膜の上側界面における界面準位を低減することができる。
このようにすることで、例えば、酸化物半導体膜上に絶縁膜を設けた場合よりも、界面準位の生成を抑制することができる。
また、酸化物半導体膜と接する酸化物膜に、電子親和力が酸化物半導体膜の電子親和力よりも小さい材料を用いる。このような構造とすることで、チャネルに流れる電子は、酸化物半導体膜と接する酸化物膜にほとんど移動することなく、主として酸化物半導体膜を移動する。つまり、酸化物膜の外側に形成される絶縁膜と酸化物膜の界面に準位が存在する場合であっても当該準位は電子の移動にほとんど影響しない。
すなわち、酸化物膜と絶縁膜の界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、絶縁膜と酸化物半導体膜との間に酸化物膜を介在させることにより、酸化物半導体膜を当該トラップ準位から遠ざけることができる。
また、酸化物半導体膜と接する酸化物膜と絶縁膜の間に、さらに酸化物膜を設けることで、酸化物半導体膜を上記トラップ準位からより遠ざけることができる。なお、酸化物半導体膜と接する酸化物膜と絶縁膜の間に設ける酸化物膜は、酸化物半導体膜と接する酸化物膜を構成する金属元素のうち、１種類以上の同じ金属元素を含むことが好ましい。
また、酸化物半導体膜と接する酸化物膜と絶縁膜の間に設ける酸化物膜は、酸化物半導体膜と接する酸化物膜の電子親和力よりも小さい電子親和力を有することが好ましい。
本発明の一態様は、第１の電極と、第１の絶縁膜と、酸化物半導体膜及び第１の酸化物膜が積層された多層膜と、第２の電極と、第３の電極と、第２の酸化物膜とを有し、第１の絶縁膜は、第１の電極上に設けられており、多層膜は、第１の絶縁膜を介して第１の電極と重畳して設けられており、第２の電極及び第３の電極は、多層膜の一部に接して設けられており、第２の酸化物膜は、多層膜、第２の電極及び第３の電極の上面に接して設けられていることを特徴とする半導体装置である。
また、上記半導体装置において、多層膜は、酸化物半導体膜の上面に酸化物膜が設けられている構成だけではなく、酸化物半導体膜の上面及び下面に酸化物膜が設けられている構成であってもよい。
そこで、本発明の一態様は、第１の電極と、第１の絶縁膜と、酸化物半導体膜、第１の酸化物膜及び第２の酸化物膜が積層された多層膜と、第２の電極と、第３の電極と、第３の酸化物膜とを有し、第１の絶縁膜は、第１の電極上に設けられており、多層膜は、第１の絶縁膜を介して第１の電極と重畳して設けられており、第２の電極及び第３の電極は、多層膜の一部に接して設けられており、第３の酸化物膜は、多層膜、第２の電極及び第３の電極の上面に接して設けられていることを特徴とする半導体装置である。
また、本発明の一態様は、多層膜、第２の電極及び第３の電極の上面に接する酸化物膜の上面に接して絶縁膜を設けてもよい。当該絶縁膜は単層構造又は積層構造とし、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。該絶縁膜を設けることで、半導体装置の作製工程における熱処理によって該酸化物絶縁膜に含まれる酸素を酸化物半導体膜に供給することができ、該酸化物半導体膜中の酸素欠損を修復することができる。
本発明の一態様は、第１の電極と、第１の電極上の第１の絶縁膜と、第１の絶縁膜上のガリウムを含む酸化物半導体膜と、酸化物半導体膜上に接して設けられる、ガリウムを含む第１の酸化物膜と、第１の酸化物膜上の第２の電極と、第１の酸化物膜上の第３の電極と、第１の酸化物膜、第２の電極及び第３の電極上に接して設けられる、ガリウムを含む第２の酸化物膜と、を有する半導体装置である。
本発明の一態様は、第１の電極と、第１の電極上の第１の絶縁膜と、第１の絶縁膜上のガリウムを含む第１の酸化物膜と、第１の酸化物膜上に接して設けられる、ガリウムを含む酸化物半導体膜と、酸化物半導体膜上に接して設けられる、ガリウムを含む第２の酸化物膜と、第２の酸化物膜上の第２の電極と、第２の酸化物膜上の第３の電極と、第２の酸化物膜、第２の電極及び第３の電極上に接して設けられる、ガリウムを含む第３の酸化物膜と、を有する半導体装置である。
なお、第１の電極はゲート電極として機能し、第２の電極又は第３の電極の一方はソース電極として機能し、第２の電極又は第３の電極の他方はドレイン電極として機能することができる。
本発明の一態様により、局在準位密度の小さい酸化物半導体を提供することができる。
本発明の一態様により、電気特性のばらつきが小さい半導体装置を提供することができる。
本発明の一態様により、信頼性が高く安定した電気特性を有する半導体装置を提供することができる。
本発明の一態様により、電気特性が良好な半導体装置を提供することができる。
トランジスタの一例を説明する上面図及び断面図。 多層膜のエネルギーバンド構造を説明する図。 半導体装置の作製方法の一例を説明する断面図。 ターゲットからスパッタリング粒子が剥離する様子を示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す図。 スパッタリング粒子が被形成面に到達し、堆積する様子を示す図。 多層膜の端部断面形状の一例を説明する図。 トランジスタの一例を説明する断面図。 トランジスタの一例を説明する上面図及び断面図。 多層膜のエネルギーバンド構造を説明する図。 多層膜のエネルギーバンド構造を説明する図。 半導体装置の作製方法の一例を説明する断面図。 多層膜の端部断面形状の一例を説明する図。 トランジスタの一例を説明する断面図。 表示装置に適用可能な画素回路の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示装置に適用可能な画素回路の一例を説明する図。 表示装置の一例を説明する図。 電子機器の一例を示す図。 電子機器の一例を示す図。 多層膜のＴｏＦ−ＳＩＭＳ分析結果を示す図。 多層膜のＣＰＭ測定結果を示す図。 多層膜のエネルギーバンド構造を説明する図。 多層膜のエネルギーバンド構造を説明する図。 実施の形態に係るタッチセンサを説明する図。 実施の形態に係るタッチセンサを備える画素を説明する図。 実施の形態に係るタッチセンサ及び画素の動作を説明する図。 実施の形態に係るタッチセンサ及び画素の動作を説明する図。 実施の形態に係る画素の構成を説明する図。 トランジスタのＶｇ−Ｉｄ特性を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の作製工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易にするため省略して示すことがある。また、明記しない場合であっても、エッチング後は該レジストマスクを除去するものとする。
第１、第２として付される序数詞は、構成要素の混同を避けるため便宜上用いるものであり、工程順又は積層順など、順番や順位を示すものではない。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）又はソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、ソース及びドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソース又はドレインであるかを限定することが困難である。このため、本明細書においては、ソース及びドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
（実施の形態１）
本実施の形態では、半導体装置の一形態として、トランジスタ１００を例示して説明する。
〔半導体装置の構成例〕
図１に、半導体装置の一形態であるトランジスタ１００を示す。トランジスタ１００は、ボトムゲート型のトランジスタの１つである。図１（Ａ）はトランジスタ１００の上面図である。また、図１（Ｂ）は、図１（Ａ）中の一点鎖線Ａ１−Ａ２の断面図であり、図１（Ｃ）は、図１（Ａ）中の一点鎖線Ｂ１−Ｂ２の断面図である。また、図１（Ｄ）は、図１（Ｂ）に示す一点鎖線丸で囲まれた領域の拡大図である。なお、図１（Ａ）では、一部の構成要素の記載を省略している。
トランジスタ１００は、基板１０１上に設けられたゲート電極１１０を有し、ゲート電極１１０上に設けられたゲート絶縁膜１０６を有し、ゲート絶縁膜１０６上に設けられた多層膜１０３を有し、多層膜１０３上に設けられたソース電極１０４ａ、ドレイン電極１０４ｂを有し、多層膜１０３、ソース電極１０４ａ及びドレイン電極１０４ｂ上に設けられた酸化物膜１０５を有する。なお、基板１０１とゲート電極１１０との間に下地絶縁膜として機能する絶縁膜を設けてもよい。
多層膜１０３は、少なくとも酸化物半導体膜１０３ａと、酸化物膜１０３ｂとを有する。また、多層膜１０３は、ゲート絶縁膜１０６を介してゲート電極１１０と重畳している。本実施の形態では、多層膜１０３はゲート絶縁膜１０６に接して酸化物半導体膜１０３ａが設けられており、酸化物半導体膜１０３ａ上に酸化物膜１０３ｂが設けられている。なお、多層膜１０３の積層構造はこれに限らず、酸化物膜１０３ｂ上に酸化物半導体膜１０３ａが設けられた構造であってもよい。
なお、ソース電極１０４ａ及びドレイン電極１０４ｂに用いる導電膜の種類によっては、多層膜１０３の一部から酸素を奪い、又は導電膜に含まれる元素の一部が多層膜１０３に拡散し、多層膜１０３中に低抵抗領域１０９ａ及び低抵抗領域１０９ｂが形成されることがある。低抵抗領域１０９ａ及び低抵抗領域１０９ｂは、図１（Ｂ）及び図１（Ｃ）において、多層膜１０３中のソース電極１０４ａ及びドレイン電極１０４ｂと接する界面近傍の領域（多層膜１０３の破線とソース電極１０４ａ及びドレイン電極１０４ｂの間の領域）である。低抵抗領域１０９ａ及び低抵抗領域１０９ｂの一部又は全部は、ソース領域及びドレイン領域として機能する。
図１（Ａ）において、ゲート電極１１０と重なる領域において、ソース電極１０４ａとドレイン電極１０４ｂとの間隔をチャネル長という。ただし、トランジスタが、ソース領域及びドレイン領域を含む場合、ゲート電極１１０と重なる領域において、低抵抗領域１０９ａと低抵抗領域１０９ｂとの間隔をチャネル長といってもよい。
多層膜１０３において、ゲート電極１１０と重なり、且つソース電極１０４ａとドレイン電極１０４ｂとに挟まれる領域をチャネル形成領域という（図１（Ｂ）参照）。また、チャネル形成領域において、電流が主として流れる領域をチャネル領域という。ここでは、チャネル領域は、チャネル形成領域中の酸化物半導体膜１０３ａ部分である。
また、多層膜１０３において、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂに用いる材料によっては、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂの境界を明確に確認できない場合がある。そして、多層膜１０３及び酸化物膜１０５においても用いる材料によっては、多層膜１０３及び酸化物膜１０５の境界を明確に確認できない場合がある。そこで、図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）において、酸化物半導体膜１０３ａ、酸化物膜１０３ｂ及び酸化物膜１０５の境界は破線で表している。
また、多層膜１０３は、トランジスタ１００のチャネル長方向及びチャネル幅方向において、ゲート電極１１０よりも小さく設けられている（図１（Ａ）、（Ｂ）、（Ｃ）参照）。このような形状にすることで、基板１０１の裏面からの光が多層膜１０３に入射されることを抑制することができ、トランジスタ１００の信頼性を向上させることができる。なお、多層膜１０３の形状は、図１（Ａ）、（Ｂ）、（Ｃ）に示した形状に限定されない。例えば、トランジスタ１００のチャネル長方向において、ゲート電極１１０よりも大きく設けられていてもよい。
また、酸化物膜１０５は、多層膜１０３（図１では酸化物膜１０３ｂ）、ソース電極１０４ａ、及びドレイン電極１０４ｂの上面に接している。
また、酸化物膜１０５上には、保護絶縁膜として機能する絶縁膜１２０を設けることが好ましい。絶縁膜１２０は、単層構造又は積層構造であればよく、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有していることが好ましい。特に、酸化物絶縁膜１０７ａ、酸化物絶縁膜１０７ｂ及び窒化物絶縁膜１０８の積層構造とすることが好ましい。また、絶縁膜１２０を該積層構造とした場合、酸化物絶縁膜１０７ｂを、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜とすることが好ましい。このようにすることで、トランジスタ１００の作製工程における加熱処理によって該酸化物絶縁膜に含まれる酸素を酸化物半導体膜に供給することができ、該酸化物半導体膜中の酸素欠損を修復することができる。従って、トランジスタ１００の信頼性を向上させることができる。
〔多層膜、及び多層膜に接する酸化物膜〕
以下では、多層膜１０３と、多層膜１０３が有する酸化物半導体膜１０３ａ及び酸化物膜１０３ｂと、酸化物膜１０５について説明する。
酸化物半導体膜１０３ａ及び酸化物膜１０３ｂは、ＩｎもしくはＧａの一方、又は両方を含む。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆから選ばれた１種類以上の元素。）がある。
また、酸化物半導体膜１０３ａに接する酸化物膜１０３ｂは、酸化物半導体膜１０３ａを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いることで、酸化物半導体膜１０３ａと、酸化物膜１０３ｂとの界面に界面準位を生じにくくすることができる。従って、界面におけるキャリアの散乱や捕獲が低減され、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。
酸化物半導体膜１０３ａ及び酸化物膜１０３ｂの形成工程において、途中で大気に曝すことなく、不活性ガス雰囲気、酸化性ガス雰囲気、又は減圧下に維持し、連続して行うことにより、酸化物半導体膜１０３ａと酸化物膜１０３ｂとの界面準位をさらに低減することができる。
酸化物半導体膜１０３ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。なお、酸化物膜１０３ｂの厚さは、３ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。
なお、本実施の形態に示すトランジスタ１００は、ソース電極１０４ａ及びドレイン電極１０４ｂが酸化物膜１０３ｂと接する構成を有する。ソース電極１０４ａ及びドレイン電極１０４ｂと酸化物半導体膜１０３ａの接続抵抗を低下させるため、酸化物膜１０３ｂはなるべく薄く形成することが好ましい。
また、酸化物半導体膜１０３ａがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物膜１０３ｂもＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物膜１０３ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１０３ａをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物半導体膜１０３ａ及び酸化物膜１０３ｂを選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆなどが挙げられる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる酸化物半導体膜１０３ａ及び酸化物膜１０３ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる酸化物半導体膜１０３ａ及び酸化物膜１０３ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる酸化物半導体膜１０３ａ及び酸化物膜１０３ｂを選択する。このとき、酸化物半導体膜１０３ａにおいて、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１以上ｘ１の３倍未満であると好ましい。酸化物膜１０３ｂを上記構成とすることにより、酸化物膜１０３ｂを酸化物半導体膜１０３ａよりも酸素欠損が生じにくい膜とすることができる。
また、酸化物半導体膜１０３ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎとＭの原子数比率は好ましくはＩｎが２５原子％以上、Ｍが７５原子％未満、さらに好ましくはＩｎが３４原子％以上、Ｍが６６原子％未満とする。また、酸化物膜１０３ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎとＭの原子数比率は好ましくはＩｎが５０原子％未満、Ｍが５０原子％以上、さらに好ましくはＩｎが２５原子％未満、Ｍが７５原子％以上とする。
例えば、酸化物半導体膜１０３ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１又は３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物半導体膜を用いることができ、酸化物膜１０３ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、又は１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いることができる。なお、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
多層膜１０３を用いたトランジスタに安定した電気特性を付与するためには、酸化物半導体膜１０３ａ中の酸素欠損及び不純物濃度を低減し、酸化物半導体膜１０３ａを真性又は実質的に真性とみなせる半導体膜とすることが好ましい。特に、酸化物半導体膜１０３ａ中のチャネル形成領域が、真性又は実質的に真性とみなせることが好ましい。具体的には、酸化物半導体膜１０３ａのキャリア密度を、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、又は１×１０１３／ｃｍ３未満とする。
また、酸化物半導体膜１０３ａにおいて、水素、窒素、炭素、シリコン、及び主成分以外の金属元素は不純物となる。酸化物半導体膜１０３ａ中の不純物濃度を低減するためには、近接する酸化物膜１０３ｂ中の不純物濃度も酸化物半導体膜１０３ａと同程度まで低減することが好ましい。
特に、酸化物半導体膜１０３ａにシリコンが高い濃度で含まれることにより、シリコンに起因する不純物準位が酸化物半導体膜１０３ａに形成される。該不純物準位は、トラップ準位となり、トランジスタの電気特性を劣化させることがある。トランジスタの電気特性の劣化を小さくするためには、酸化物半導体膜１０３ａのシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、酸化物半導体膜１０３ａと酸化物膜１０３ｂとの界面のシリコン濃度についても上記シリコン濃度の範囲とする。
また、酸化物半導体膜１０３ａにシリコン及び炭素が高い濃度で含まれることにより、酸化物半導体膜１０３ａの結晶性が低下することがある。このため、酸化物半導体膜１０３ａの結晶性を低下させないためには、酸化物半導体膜１０３ａの炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、酸化物半導体膜１０３ａの結晶性を低下させないためには、酸化物半導体膜１０３ａのシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。
また、酸化物半導体膜１０３ａにおいて水素及び窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体膜１０３ａを真性又は実質的に真性とするためには、酸化物半導体膜１０３ａ中の水素濃度は、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、酸化物半導体を用いたトランジスタは、トランジスタがオフ状態のときのリーク電流（オフ電流ともいう。）を極めて小さくすることができる。具体的には、チャネル長が３μｍ、チャネル幅が１０μｍのトランジスタにおいて、オフ電流を１×１０−２０Ａ未満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０−２４Ａ未満とすることができる。即ち、オンオフ比が２０桁以上１５０桁以下とすることができる。
酸化物膜１０５は、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂに適用できる材料を適宜用いることができる。また、酸化物膜１０５の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
ここで、多層膜１０３に含まれる酸化物半導体膜１０３ａ及び酸化物膜１０３ｂ、及び酸化物膜１０５の結晶性について説明する。
多層膜１０３において、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂは、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質を有する。非単結晶において、非晶質は最も欠陥準位密度が高く、ＣＡＡＣは最も欠陥準位密度が低い。なお、ＣＡＡＣを有する酸化物半導体膜を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
多層膜１０３において、少なくとも酸化物半導体膜１０３ａは、例えばＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を有してもよい。ＣＡＡＣ−ＯＳ膜は、例えば、ｃ軸配向し、ａ軸及び／又はｂ軸はマクロに揃っていない酸化物半導体を有している。
また、酸化物半導体膜１０３ａは、例えば微結晶を有してもよい。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶を膜中に含む酸化物半導体を有している。
また、酸化物半導体膜１０３ａは、例えば非晶質を有してもよい。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分のない酸化物半導体を有している。又は、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない酸化物半導体を有している。
なお、酸化物半導体膜１０３ａが、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
なお、酸化物半導体膜１０３ａは、例えば、単結晶を有してもよい。
酸化物半導体膜１０３ａは、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは信頼性が高い。
酸化物半導体膜１０３ａをＣＡＡＣ−ＯＳ膜とするためには、酸化物半導体膜１０３ａが形成される表面が非晶質であると好ましい。酸化物半導体膜１０３ａが形成される表面の結晶性が高いと、酸化物半導体膜１０３ａの結晶性が乱れやすく、ＣＡＡＣ−ＯＳ膜が形成されにくい。
また、酸化物半導体膜１０３ａが形成される表面はＣＡＡＣ−ＯＳ膜と同様の結晶性を有していてもよい。酸化物半導体膜１０３ａが形成される表面がＣＡＡＣ−ＯＳ膜と同様の結晶性を有している場合は、酸化物半導体膜１０３ａもＣＡＡＣ−ＯＳ膜になりやすい。
また、酸化物半導体膜１０３ａがＣＡＡＣ−ＯＳ膜であるとき、酸化物半導体膜１０３ａ上に形成される酸化物膜１０３ｂは、ＣＡＡＣ−ＯＳ膜となりやすい。
また、酸化物膜１０５は、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂと同様に、非単結晶を有してもよい。または、酸化物膜１０５は、ＣＡＡＣ−ＯＳ膜であってもよい。なお、酸化物膜１０３ｂがＣＡＡＣ−ＯＳ膜であるとき、酸化物膜１０３ｂ上に形成される酸化物膜１０５は、ＣＡＡＣ−ＯＳ膜となりやすい。ただし、酸化物膜１０５は、非晶質または微結晶であってもよい。
多層膜１０３を用いたトランジスタにおいて、酸化物半導体膜１０３ａはチャネルが形成される層であるため、酸化物半導体膜１０３ａが高い結晶性を有することで、トランジスタに安定した電気特性を付与できるため好ましい。
以下では、多層膜１０３中の局在準位について説明する。多層膜１０３中の局在準位密度を低減することで、多層膜１０３を用いたトランジスタに安定した電気特性を付与することができる。多層膜１０３の局在準位は、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）によって評価可能である。
トランジスタに安定した電気特性を付与するためには、多層膜１０３中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすればよい。また、多層膜１０３中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすることで、トランジスタの電界効果移動度を高めることができる。なお、多層膜１０３中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とするためには、酸化物半導体膜１０３ａ中で局在準位を形成する元素であるシリコン、ゲルマニウム、炭素、ハフニウム、チタンなどの濃度を２×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３未満とすればよい。
なお、ＣＰＭ測定では、試料である多層膜１０３に接して設けられた電極間に電圧を印加した状態で光電流値が一定となるように電極間の試料面（多層膜１０３の表面）に照射する光量を調整し、照射光量から吸光係数を導出することを各波長にて行う測定である。ＣＰＭ測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸光係数が増加する。この吸光係数の増加分に定数を掛けることにより、試料の欠陥密度を導出することができる。
ＣＰＭ測定で得られた局在準位は、不純物や欠陥に起因する準位と考えられる。すなわち、ＣＰＭ測定で得られる局在準位による吸収係数が小さい多層膜を用いることでトランジスタに安定した電気特性を付与することができる。
以下では、図２（Ａ）、（Ｂ）に示すエネルギーバンド構造図を用いて本実施の形態における多層膜１０３の機能及びその効果を説明する。図２（Ａ）、（Ｂ）は、図１（Ｂ）に示す一点鎖線Ｃ１−Ｃ２におけるエネルギーバンド構造を示している。
図２（Ａ）、（Ｂ）において、Ｅｃ１８２、Ｅｃ１８３ａ、Ｅｃ１８３ｂ、Ｅｃ１８５、Ｅｃ１８６は、それぞれ、ゲート絶縁膜１０６、酸化物半導体膜１０３ａ、酸化物膜１０３ｂ、酸化物膜１０５、絶縁膜１２０の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（電子親和力ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
ゲート絶縁膜１０６及び絶縁膜１２０は絶縁物であるため、Ｅｃ１８２及びＥｃ１８６は、Ｅｃ１８３ａ、Ｅｃ１８３ｂ、及びＥｃ１８５よりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ１８３ｂは、Ｅｃ１８３ａよりも真空準位に近い。具体的には、Ｅｃ１８３ａとＥｃ１８３ｂとのエネルギー差を０．０５ｅＶ以上２ｅＶ以下とする。好ましくは、該エネルギー差の下限を０．１ｅＶ以上とし、さらに好ましくは該エネルギー差の下限を０．１５ｅＶ以上とする。好ましくは、該エネルギー差の上限を０．５ｅＶ以下とし、さらに好ましくは該エネルギー差の上限を０．４ｅＶ以下とする。
酸化物半導体膜１０３ａと酸化物膜１０３ｂとの間、及び酸化物膜１０３ｂと酸化物膜１０５との間において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、該伝導帯下端のエネルギーは連続的に変化する。これは、酸化物膜１０３ｂは、酸化物半導体膜１０３ａと共通の元素を含み、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂ間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
上記より、酸化物半導体膜１０３ａと酸化物膜１０３ｂとの界面、及び酸化物膜１０３ｂと酸化物膜１０５との界面において、準位は存在しない、又はほとんどないといえる。従って、当該エネルギーバンド構造を有する多層膜１０３において、電子は酸化物半導体膜１０３ａを主として移動することになる。つまり、チャネル領域は酸化物半導体膜１０３ａに形成されるといえる。そのため、多層膜１０３の外側である絶縁膜との界面に準位が存在したとしても、該準位はチャネル領域から離れた位置に存在することから電子の移動にほとんど影響しない。また、多層膜１０３を構成する膜と膜との間に準位が存在しないか、ほとんどないため、チャネル領域において電子の移動を阻害することもない。従って、多層膜１０３の酸化物半導体膜１０３ａは高い電子移動度を有する。
特に、図２（Ａ）においては、酸化物膜１０５と酸化物膜１０３ｂとを同じ材料で形成する場合、Ｅｃ１８５とＥｃ１８３ｂは同じエネルギーとなる。
図２（Ａ）に示すように、酸化物膜１０５と絶縁膜１２０の界面近傍には、不純物や欠陥に起因したトラップ準位１９１が形成され得るものの、酸化物膜１０３ｂ及び酸化物膜１０５があることにより、酸化物半導体膜１０３ａとトラップ準位１９１とを遠ざけることができる。
一方で、上記したように、ソース電極１０４ａ及びドレイン電極１０４ｂと多層膜１０３が接する領域においては、ソース電極１０４ａ及びドレイン電極１０４ｂと酸化物半導体膜１０３ａの接続抵抗を低下させるため、酸化物膜１０３ｂはなるべく薄く形成することが好ましい。しかし、酸化物膜１０３ｂを薄く形成すると、チャネル形成領域においては、酸化物半導体膜１０３ａが絶縁膜１２０側のトラップ準位１９１の影響を受けやすくなるという問題が生じてしまう。
そこで、本発明の一態様では、酸化物膜１０３ｂと絶縁膜１２０の間に酸化物膜１０５を設けている。酸化物膜１０３ｂと絶縁膜１２０の間に酸化物膜１０５を設けることで、チャネル形成領域において、酸化物半導体膜１０３ａと絶縁膜１２０側のトラップ準位１９１を遠ざけることができるため、酸化物半導体膜１０３ａがトラップ準位１９１の影響を受けにくくすることができる。
なお、Ｅｃ１８３ａとＥｃ１８３ｂとのエネルギー差が小さい場合、酸化物半導体膜１０３ａの電子が該エネルギー差を越えてトラップ準位１９１に達することがある。トラップ準位１９１に電子が捕獲されることで、絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ１８３ａとＥｃ１８３ｂとのエネルギー差を、上記エネルギー差の範囲にすることが好ましい。このようにすることで、トランジスタ１００のしきい値電圧の変動が低減され、トランジスタ１００の電気特性を良好にすることができる。
また、酸化物膜１０５は、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂに適用できる材料を用いることができる。特に、酸化物膜１０３ｂと同様の材料を構成する金属元素のうち１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このようにすることで、酸化物膜１０３ｂと酸化物膜１０５との間において、伝導帯下端のエネルギーは障壁が無くなだらかに変化させることできる。
図２（Ａ）に示すようなエネルギーバンド構造を有するためには、酸化物半導体膜１０３ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物半導体膜を用い、酸化物膜１０３ｂ及び酸化物膜１０５として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いる。
なお、酸化物膜１０３ｂ、及び酸化物膜１０５のバンドギャップは、酸化物半導体膜１０３ａのバンドギャップよりも広いほうが好ましい。
また、図２（Ａ）では、酸化物膜１０３ｂ及び酸化物膜１０５に、真空準位と伝導帯下端のエネルギーとの差が同じ材料を用いているが、酸化物膜１０５として、酸化物膜１０３ｂよりも伝導帯下端のエネルギーが真空準位に近い材料を用いて形成してもよい（図２（Ｂ）参照）。
具体的には、酸化物膜１０３ｂにＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いる場合、酸化物膜１０５として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ：Ｚｎ＝１：９：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いればよい。
換言すると、酸化物膜１０５と酸化物膜１０３ｂをＩｎ−Ｍ−Ｚｎ酸化物を用いて形成する場合、酸化物膜１０５のＩｎに対する元素Ｍの原子数比を、酸化物膜１０３ｂのＩｎに対する元素Ｍの原子数比よりも大きくすることが好ましい。
図２（Ｂ）に示すエネルギーバンド構造を有する場合も、図２（Ａ）に示すエネルギーバンド構造を有する場合と同様に、酸化物半導体膜１０３ａと酸化物膜１０３ｂとの間、及び酸化物膜１０３ｂと酸化物膜１０５との間において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、該伝導帯下端のエネルギーは連続的に変化する。従って、酸化物半導体膜１０３ａと酸化物膜１０３ｂとの界面、及び酸化物膜１０３ｂと酸化物膜１０５との界面において、準位は存在しない、又はほとんどないといえる。
また、酸化物膜１０５と絶縁膜１２０との界面近傍に形成される、不純物や欠陥に起因したトラップ準位１９１の影響を低減させるために、Ｅｃ１８３ａとＥｃ１８３ｂとのエネルギー差、及びＥｃ１８３ｂとＥｃ１８５とのエネルギー差をそれぞれ０．０５ｅＶ以上２ｅＶ以下とする。好ましくは、該エネルギー差の下限を０．１ｅＶ以上とし、さらに好ましくは該エネルギー差の下限を０．１５ｅＶ以上とする。
上記より、図２（Ｂ）に示すエネルギーバンド構造を有する場合も、多層膜１０３の酸化物半導体膜１０３ａは高い電子移動度を有し、しきい値電圧の変動が低減され、電気特性が良好なトランジスタ１００を実現できる。
〔ソース電極及びドレイン電極〕
ソース電極１０４ａ及びドレイン電極１０４ｂは、多層膜１０３の一部に接して多層膜１０３上に形成される。ソース電極１０４ａ及びドレイン電極１０４ｂを形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン、マグネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を成分とする合金、又は上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電層の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
また、ソース電極１０４ａ及びドレイン電極１０４ｂは、インジウム錫酸化物（以下、「ＩＴＯ」ともいう。）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を含む導電性材料を適用することもできる。また、上記酸素を含む導電性材料と、上記金属元素を含む材料の積層構造とすることもできる。
ソース電極１０４ａ及びドレイン電極１０４ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一又は複数を組み合わせた合金膜、もしくは窒化物膜を用いてもよい。
また、ソース電極１０４ａ及びドレイン電極１０４ｂにおいて、少なくとも多層膜１０３と接する部分に、多層膜１０３の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。多層膜１０３中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域は低抵抗化し、低抵抗領域１０９ａ及び低抵抗領域１０９ｂとなる。従って、低抵抗領域１０９ａ及び低抵抗領域１０９ｂはソース領域及びドレイン領域として機能することができる。多層膜１０３から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
また、多層膜１０３を構成する材料や厚さによっては、多層膜１０３のソース電極１０４ａ及びドレイン電極１０４ｂと重畳する領域全体が低抵抗領域１０９ａ及び低抵抗領域１０９ｂとなることもありうる。
多層膜１０３に低抵抗領域１０９ａ及び低抵抗領域１０９ｂが形成されることにより、ソース電極１０４ａ及びドレイン電極１０４ｂと多層膜１０３の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタ１００の電気特性を良好なものとすることができる。
また、ソース電極１０４ａ及びドレイン電極１０４ｂとして、銅を含む層を有する多層構造を用いる場合、銅の影響により、酸化物膜１０５と絶縁膜１２０との界面に界面準位を形成することがある。しかし、酸化物膜１０５を設けることによって、当該界面準位に電子が捕獲されることを抑制することができる。このようにすることで、安定した電気特性を付与し、且つ配線抵抗を低くしたトランジスタ１００を作製することができる。
なお、ソース電極１０４ａ及びドレイン電極１０４ｂの厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすればよい。
〔保護絶縁膜〕
絶縁膜１２０は、保護絶縁膜として機能し、外部からの不純物元素の拡散を防止又は低減することができる。
絶縁膜１２０は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルから選ばれた材料で形成される。なお、本明細書中において、窒化酸化とは、その組成として、酸素よりも窒素の含有量が多いものであって、酸化窒化とは、その組成として、窒素よりも酸素の含有量が多いものを示す。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
また、絶縁膜１２０は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、パルスレーザー堆積法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＬＤ法）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いて形成することができる。
ここでは、絶縁膜１２０について、上記したように、酸化物絶縁膜１０７ａ、酸化物絶縁膜１０７ｂ及び窒化物絶縁膜１０８の積層構造として説明する。
例えば、酸化物絶縁膜１０７ａを第１の酸化シリコン膜とし、酸化物絶縁膜１０７ｂを第２の酸化シリコン膜とし、窒化物絶縁膜１０８を窒化シリコン膜とすることができる。この場合、第１の酸化シリコン膜及び第２の酸化シリコン膜の一方又は双方は酸化窒化シリコン膜としてもよい。また、窒化シリコン膜は窒化酸化シリコン膜としてもよい。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号から算出されるスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜を用いる。第２の酸化シリコン膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化シリコン膜、換言すると、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜は水素ガス及びアンモニアガスの放出量が少ないものを用いる。また、当該窒化シリコン膜は、水素、水及び酸素を透過しない、又はほとんど透過しないものを用いてもよい。なお、水素ガス及びアンモニアガスの放出量は、昇温脱離ガス（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて測定することができる。
また、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱処理によって酸素を放出する機能を有する酸化物絶縁膜である。過剰酸素を含む酸化シリコン膜とは、加熱処理などによって酸素を放出することができる酸化シリコン膜をいう。
過剰酸素を含む酸化物絶縁膜は、酸化物半導体膜１０３ａ中の酸素欠損を低減することができる。酸化物半導体膜１０３ａ中で酸素欠損は、欠陥準位を形成し、その一部がドナー準位となる。従って、酸化物半導体膜１０３ａ中の酸素欠損（特にチャネル領域の酸素欠損）を低減することで、酸化物半導体膜１０３ａ（特にチャネル領域）のキャリア密度を低減することができ、安定した電気特性を有するトランジスタ１００を作製できる。
ここで、加熱処理によって酸素を放出する膜は、ＴＤＳ分析にて１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上又は１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。
また、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
なお、過剰酸素を含む酸化シリコン膜は、例えば、ＳｉＯＸ（Ｘ＞２）の化学式として表すことができ、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものであるということができる。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱分光法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
絶縁膜１２０は、酸化物絶縁膜１０７ａ、酸化物絶縁膜１０７ｂ及び窒化物絶縁膜１０８の積層構造に限定されるわけではなく、例えば、１層目を酸化物絶縁膜１０７ｂとし、２層目を窒化物絶縁膜１０８として積層構造としてもよい。
なお、絶縁膜１２０の厚さは、３０ｎｍ以上１０００ｎｍ以下とする。特に、酸化物絶縁膜１０７ａは、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。酸化物絶縁膜１０７ｂの厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。窒化物絶縁膜１０８は、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。
〔ゲート絶縁膜〕
ゲート絶縁膜１０６は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層構造又は積層構造で用いればよい。
ゲート絶縁膜１０６は、例えば、１層目を窒化シリコン膜とし、２層目を酸化シリコン膜とした多層膜とすることができる。この場合、酸化シリコン膜は酸化窒化シリコン膜としてもよい。また、窒化シリコン膜は窒化酸化シリコン膜としてもよい。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号から算出されるスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜を用いる。酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いると好ましい。窒化シリコン膜は水素ガス及びアンモニアガスの放出量が少ないものを用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定することができる。
ゲート絶縁膜１０６は、例えば、１層目を第１の窒化シリコン膜とし、２層目を第２の窒化シリコン膜とし、３層目を第３の窒化シリコン膜とし、４層目を酸化シリコン膜とすることができる。この場合、酸化シリコン膜は酸化窒化シリコン膜としてもよい。また、窒化シリコン膜は窒化酸化シリコン膜としてもよい。また、３層目を窒化酸化シリコン膜とすることが好ましい。この場合に用いる酸化シリコン膜及び窒化シリコン膜は、上記酸化シリコン膜及び上記窒化シリコン膜を用いることができる。また、３層目に窒化酸化シリコン膜を用いる場合は、膜中のダングリングボンドが窒素や酸素で終端されている欠陥の少ない窒化酸化シリコン膜を用いることが好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号から算出されるスピンの密度が１．２×１０１８ｓｐｉｎｓ／ｃｍ３以下、好ましくは１×１０１７ｓｐｉｎｓ／ｃｍ３以下である窒化酸化シリコン膜を用いることが好ましい。
ゲート絶縁膜１０６及び絶縁膜１２０の少なくとも一方が過剰酸素を含む酸化物絶縁膜を有することで、酸化物半導体膜１０３ａの酸素欠損が低減され、安定した電気特性を有するトランジスタ１００を作製できる。
ゲート絶縁膜１０６の厚さは、５ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下とする。
〔基板〕
基板１０１として用いる基板に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
また、基板１０１としてシリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板等を用いてもよい。また、ＳＯＩ基板、半導体基板上に半導体素子が設けられたものなどを用いることができる。
なお、基板１０１として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に、剥離層を設けるとよい。
〔ゲート電極〕
ゲート電極１１０を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を成分とする合金、又は上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電膜の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
また、ゲート電極１１０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を含む導電性材料を適用することもできる。また、上記酸素を含む導電性材料と、上記金属元素を含む材料の積層構造とすることもできる。
ゲート電極１１０は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、又は複数組み合わせた合金膜、もしくは窒化物膜を用いてもよい。
また、ゲート電極１１０とゲート絶縁膜１０６との間に、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜、Ｉｎ−Ｓｎ酸窒化物膜、Ｉｎ−Ｇａ酸窒化物膜、Ｉｎ−Ｚｎ酸窒化物膜、Ｓｎ酸窒化物膜、Ｉｎ酸窒化物膜、金属窒化物（ＩｎＮ、ＺｎＮ等）膜等を設けてもよい。これらは５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値を有するため、チャネルが形成される半導体膜に酸化物半導体を用いたトランジスタのしきい値電圧を正の電圧の方向に変動させることができ、いわゆるノーマリーオフ特性のスイッチング素子を実現できる。例えば、ゲート電極１１０とゲート絶縁膜１０６との間に、Ｉｎ−Ｇａ−Ｚｎ酸窒化物膜を設ける場合、少なくとも酸化物半導体膜１０３ａより高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ酸窒化物膜を設ける。
なお、ゲート電極１１０の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすればよい。
なお、基板１０１とゲート電極１１０との間に下地絶縁膜を設けてもよい。該下地絶縁膜は、絶縁膜１２０に適用できる材料を用いて形成することができる。該下地絶縁膜は、基板１０１からの不純物元素の拡散を防止又は低減することができる。
〔トランジスタの作製方法の例〕
トランジスタ１００の作製方法の一例として図３に示す断面図を用いて説明する。
ここでは、基板１０１としてガラス基板を用いる。
基板１０１上にゲート電極１１０に適用できる導電性材料を用いて導電膜を成膜し、当該導電膜上にレジストマスクを形成し、当該レジストマスクを用いて当該導電膜の一部を選択的にエッチングして、ゲート電極１１０を形成する。次に、ゲート絶縁膜１０６に適用できる材料を用いた絶縁膜を成膜する。
ここまでの工程で得られた構成を図３（Ａ）に示す。
次に、酸化物半導体膜１０３ａに加工される酸化物半導体膜を成膜し、当該酸化物半導体膜上に、酸化物膜１０３ｂに加工される酸化物膜を成膜して、多層膜を形成する。当該多層膜上にレジストマスクを形成し、当該レジストマスクを用いて当該多層膜の一部を選択的にエッチングして、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂを有する多層膜１０３を形成する。
ここで、酸化物半導体膜１０３ａに加工される酸化物半導体膜、及び酸化物膜１０３ｂに加工される酸化物膜を、スパッタリング法で形成する場合について説明する。
本実施の形態では、ゲート絶縁膜１０６上に、酸化物半導体膜１０３ａに加工される酸化物半導体膜として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて、厚さ３５ｎｍの酸化物半導体膜を形成する。次に、酸化物半導体膜１０３ａ上に、酸化物膜１０３ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて、厚さ２０ｎｍの酸化物膜を形成する。
また、酸化物半導体膜１０３ａは、ＣＡＡＣ−ＯＳ膜とすることが好ましい。ＣＡＡＣ−ＯＳ膜の形成方法として、四つの方法を例示する。
第１の方法は、成膜温度を１００℃以上５００℃以下として酸化物半導体を形成することで、酸化物半導体に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体を薄く形成した後、２００℃以上７００℃以下の加熱処理を行うことで、酸化物半導体に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄く形成した後、２００℃以上７００℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の形成を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第４の方法は、高い配向性を有する多結晶酸化物半導体を含むターゲットを用いて、酸化物半導体に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
ここで、第４の方法によるＣＡＡＣ−ＯＳ膜の結晶成長のモデルについて、図４乃至図６を用いて説明する。
図４（Ａ）は、高い配向性を有する多結晶酸化物半導体を含むターゲット１０００にイオン１００１が衝突し、結晶性を有するスパッタリング粒子１００２が剥離する様子を示した模式図である。結晶粒は、ターゲット１０００の表面と平行な劈開面を有する。また、結晶粒は、原子間の結合の弱い部分を有する。結晶粒にイオン１００１が衝突した際に、原子間の結合の弱い部分の原子間結合が切れる。従って、スパッタリング粒子１００２は、劈開面及び原子間の結合の弱い部分によって切断され、平板状（又はペレット状）で剥離する。例えば、スパッタリング粒子１００２のｃ軸方向は、スパッタリング粒子１００２の平面に垂直な方向である（図４（Ｂ）参照）。ターゲット１０００に含まれる酸化物半導体の結晶粒径は、平面の円相当径で１μｍ以下が好ましい。なお、スパッタリング粒子１００２の有する平面の円相当径は、結晶粒の平均粒径の１／３０００以上１／２０以下、好ましくは１／１０００以上１／３０以下である。なお、面の円相当径とは、面の面積と等しい正円の直径をいう。
又は、結晶粒の一部が劈開面から粒子として剥離し、プラズマ１００５に曝されることで原子間の結合の弱い部分から結合が切れ、複数のスパッタリング粒子１００２が生成される。
イオン１００１として酸素の陽イオンを用いることで、形成時のプラズマダメージを軽減することができる。従って、イオン１００１がターゲット１０００の表面に衝突した際に、ターゲット１０００の結晶性が低下すること、又は非晶質化することを抑制できる。
ここで、高い配向性を有する多結晶酸化物半導体を含むターゲット１０００の一例として、図５（Ａ）に、結晶のａ−ｂ面と平行に見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造を示す。また、図５（Ａ）において、一点鎖線で囲った部分を拡大した図を図５（Ｂ）に示す。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒において、図５（Ｂ）に示すガリウム原子又は／及び亜鉛原子ならびに酸素原子を有する第１の層と、ガリウム原子又は／及び亜鉛原子ならびに酸素原子を有する第２の層と、の間の面が劈開面である。これは、第１の層及び第２の層の有するマイナスの電荷を有する酸素原子同士が近距離にあるためである（図５（Ｂ）の囲み部参照。）。このように、劈開面はａ−ｂ面に平行な面である。また、図５に示したＩｎ−Ｇａ−Ｚｎ酸化物の結晶は六方晶であるため、前述の平板状の結晶粒は内角が１２０°である正六角形の面を有する六角柱状となりやすい。なお、平板状の結晶粒は、六角柱に限定されず、三角柱でもよい。
スパッタリング粒子１００２は、プラスに帯電させることが好ましい。なお、スパッタリング粒子１００２の角部にそれぞれ同じ極性の電荷がある場合、スパッタリング粒子１００２の形状が維持されるよう相互作用が起こる（反発し合う）ため好ましい（図４（Ｂ）参照）。スパッタリング粒子１００２は、例えばプラスに帯電することが考えられる。スパッタリング粒子１００２が、プラスに帯電するタイミングは特に問わないが、具体的にはイオン１００１の衝突時に電荷を受け取ることでプラスに帯電させればよい。又は、プラズマ１００５が生じている場合、スパッタリング粒子１００２をプラズマ１００５に曝すことでプラスに帯電させればよい。又は、酸素の陽イオンであるイオン１００１をスパッタリング粒子１００２の側面、上面又は下面に結合させることでプラスに帯電させればよい。
以下に、非晶質膜１００４上にスパッタリング粒子の被形成面に堆積する様子を、図６を用いて説明する。なお、図６では、既に堆積済みのスパッタリング粒子を破線で示す。
図６（Ａ）に、非晶質膜１００４上にスパッタリング粒子１００２が堆積して形成された酸化物半導体膜１００３を示す。図６（Ａ）より、スパッタリング粒子１００２がプラズマ１００５に曝されることによりプラスに帯電していることで、スパッタリング粒子１００２は酸化物半導体膜１００３において、他のスパッタリング粒子１００２の堆積していない領域に堆積していく。これは、スパッタリング粒子１００２がプラスに帯電していることにより、スパッタリング粒子１００２同士が互いに反発し合うためである。このようなスパッタリング粒子の堆積は、絶縁表面上においても可能となる。
図６（Ｂ）は、図６（Ａ）の一点鎖線Ｚ１−Ｚ２に対応する断面図である。酸化物半導体膜１００３は、ｃ軸方向が平面と垂直である平板状のスパッタリング粒子１００２が整然と堆積することによって形成される。従って、酸化物半導体膜１００３は、被形成面に垂直な方向に結晶のｃ軸が揃ったＣＡＡＣ−ＯＳ膜となる。以上に示したモデルをとることにより、絶縁表面上、非晶質膜上又は非晶質絶縁膜上であっても結晶性高くＣＡＡＣ−ＯＳ膜を形成することができる。
チャネル領域にＣＡＡＣ−ＯＳ膜を適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、チャネル領域にＣＡＡＣ−ＯＳ膜を適用したトランジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳ膜を形成するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、スパッタリングガス中の不純物濃度を低減すればよい。具体的には、露点が−４０℃以下、好ましくは−６０℃以下であるスパッタリングガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。
また、スパッタリングガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。スパッタリングガス中の酸素割合は、３０体積％以上１００体積％以下とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ酸化物ターゲットとする。なお、当該加圧処理は、冷却（又は放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３又は３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、スパッタリング法により成膜される酸化物半導体膜中には、水素又は水、水酸基を含む化合物などが含まれていることがある。水素や水などは、ドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。したがって、スパッタリング法を用いて、酸化物半導体膜を成膜する際、できる限り酸化物半導体膜に含まれる水素濃度を低減させることが好ましい。
酸化物半導体膜の成膜時に、スパッタリング装置の反応室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜中への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ（例えば、クライオポンプなど）を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基を含む化合物、又は水素化物等の不純物の逆流を低減することができる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、又は水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜中の、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。また、ターゲットに含まれるシリコンの濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
また、酸化物半導体膜及び酸化物膜を形成した後に、酸素雰囲気、又は窒素及び酸素雰囲気で、プラズマ処理を行ってもよい。これにより、少なくとも酸化物半導体膜の酸素欠損を低減することができる。
多層膜１０３を形成するためのエッチングは、ドライエッチング法及びウェットエッチング法の一方又は双方を用いて行うことができる。
また、ドライエッチング法で多層膜１０３のエッチングを行う場合のエッチングガスとして、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）もしくは四塩化炭素（ＣＣｌ４）などを代表とする塩素系ガスを用いることができる。また、ドライエッチング法で多層膜１０３のエッチングを行う場合のプラズマ源として、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、マイクロ波励起表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）などを用いることができる。特に、ＩＣＰ、ＥＣＲ、ＨＷＰ、及びＳＷＰは、高密度のプラズマを生成することができる。ドライエッチング法で行うエッチング（以下、ドライエッチングともいう。）は、所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節して行う。
ウェットエッチング法により、多層膜１０３のエッチングを行う場合は、エッチング液として、燐酸と酢酸と硝酸を混ぜた溶液や、シュウ酸を含む溶液や、リン酸を含む溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、又は減圧状態で行う。又は、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体膜１０３ａの結晶性を高め、さらにゲート絶縁膜１０６及び多層膜１０３から水、水素、窒素、及び炭素などの不純物を除去することができる。
なお、第１の加熱処理は、多層膜１０３を形成するエッチング工程の前後の少なくとも一方で行うことができる。
ここまでの工程で得られた構成を図３（Ｂ）に示す。
続いて、多層膜１０３上にソース電極１０４ａ及びドレイン電極１０４ｂに適用できる導電性材料を用いて導電膜を形成し、該導電膜上にレジストマスクを形成し、該レジストマスクを用いて、該導電膜の一部をエッチングし、ソース電極１０４ａ及びドレイン電極１０４ｂを形成する。
なお、ソース電極１０４ａ及びドレイン電極１０４ｂを形成するエッチングは、ドライエッチング法及びウェットエッチング法の一方又は双方を用いて行うことができる。
また、ソース電極１０４ａ及びドレイン電極１０４ｂは、その端部をテーパ形状とすることが好ましい。具体的には、端部のテーパ角θを、８０°以下、好ましくは６０°以下、さらに好ましくは４５°以下とする。
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第２の加熱処理により、多層膜１０３から水素や水などの不純物を除去することができる。水素は多層膜１０３中で特に移動しやすいため、第２の加熱処理によって低減しておくとトランジスタに安定した電気特性を付与することができる。なお、水も水素を含む化合物であるため、酸化物半導体膜１０３ａ中で不純物となり得る。
また、第２の加熱処理によって、ソース電極１０４ａ及びドレイン電極１０４ｂと接する多層膜１０３に低抵抗領域１０９ａ及び低抵抗領域１０９ｂを形成することができる。
以上のように、多層膜１０３とすることで、酸化物半導体膜１０３ａ、酸化物膜１０３ｂ、及び酸化物半導体膜１０３ａと酸化物膜１０３ｂとの界面における不純物濃度を低減することができる。
ここまでの工程で得られた構成を図３（Ｃ）に示す。
次に、多層膜１０３、ソース電極１０４ａ及びドレイン電極１０４ｂ上に酸化物膜１０５を成膜する。酸化物膜１０５は、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂに適用できる材料及び方法を用いて成膜する。ここでは、酸化物膜１０３ｂと同様の材料を構成する金属元素のうち１種類以上の同じ金属元素を含む材料を用いて成膜する。具体的には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝１：９：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて、酸化物膜を成膜する。
ここまでの工程で得られた構成を図３（Ｄ）に示す。
次に、酸化物膜１０５上に絶縁膜１２０を成膜する。ここでは、酸化物絶縁膜１０７ａ、酸化物絶縁膜１０７ｂ及び窒化物絶縁膜１０８を形成する場合について説明する。
まず、酸化物絶縁膜１０７ａとして第１の酸化シリコン膜を成膜する。次に、酸化物絶縁膜１０７ｂとして第２の酸化シリコン膜を成膜する。次に、第２の酸化シリコン膜に酸素イオンを添加する処理を行ってもよい。酸素イオンを添加する処理は、イオンドーピング装置又はプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いればよい。次に、窒化物絶縁膜１０８として窒化シリコン膜を成膜する。
第１の酸化シリコン膜は、ＣＶＤ法の一種であるプラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス及び酸化性ガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、電極に高周波電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例としては、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を１００倍以上とすることで、第１の酸化シリコン膜中の水素含有量を低減し、且つダングリングボンドを低減することができる。
第２の酸化シリコン膜は、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１６０℃以上３５０℃以下、好ましくは１８０℃以上２６０℃以下とし、シリコンを含む堆積性ガス及び酸化性ガスを用いて圧力１００Ｐａ以上２５０Ｐａ以下、好ましくは１００Ｐａ以上２００Ｐａ以下として、電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給することで成膜すればよい。
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、ガスの酸化が進むため、第２の酸化シリコン膜として過剰酸素を含む酸化シリコン膜を成膜することができる。
窒化物絶縁膜１０８の窒化シリコン膜は、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス、窒素ガス及びアンモニアガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、高周波電力を供給することで成膜すればよい。
なお、窒素ガスはアンモニアガスの流量の５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガス及び窒素ガスの分解を促すことができる。これは、アンモニアガスがプラズマエネルギー及び熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性ガスの結合、及び窒素ガスの結合の分解に寄与するためである。
従って、上述の方法によって、窒化物絶縁膜１０８に適用できる、水素ガス及びアンモニアガスの放出量が少ない窒化シリコン膜を成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水及び酸素を透過しない、又はほとんど透過しない窒化シリコン膜とすることができる。
また、絶縁膜１２０のうち、少なくとも酸化物絶縁膜１０７ａ及び酸化物絶縁膜１０７ｂを形成した後に第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第３の加熱処理により、ゲート絶縁膜１０６、酸化物絶縁膜１０７ａ及び酸化物絶縁膜１０７ｂの少なくとも１つから過剰酸素が放出され、多層膜１０３の酸素欠損を低減することができる。なお、多層膜１０３中では、酸素欠損が隣接する酸素原子を捕獲していくことで、酸素欠損はみかけ上移動する。
また、第３の加熱処理によって、酸化物絶縁膜１０７ａ及び酸化物絶縁膜１０７ｂから水素や水を除去することができる。なお、第３の加熱処理を窒化物絶縁膜１０８を成膜した後に行う場合は、窒化物絶縁膜１０８からも水素や水を除去することができる。
ここまでの工程で得られた構成を図３（Ｅ）に示す。
以上のようにして、トランジスタ１００を作製することができる。
なお、トランジスタ１００の作製工程において、ソース電極１０４ａ及びドレイン電極１０４ｂを形成する際に、酸化物膜１０３ｂの一部もエッチングされる場合がある。しかし、酸化物半導体膜１０３ａの上面において、酸化物膜１０３ｂの成膜時に酸化物半導体膜１０３ａと酸化物膜１０３ｂの混合層が形成される場合がある。
例えば、酸化物半導体膜１０３ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物膜１０３ｂが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物膜１０５がＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した膜である場合、酸化物半導体膜１０３ａよりも酸化物膜１０３ｂのＧａの含有量が多いため、酸化物半導体膜１０３ａの上面において、ＧａＯｘ層又は酸化物半導体膜１０３ａよりもＧａを多く含む混合層が形成されうる。
このような場合のトランジスタ１００のＣ１−Ｃ２断面におけるエネルギーバンド構造図を、図２４に示す。図２４は、図２（Ａ）、（Ｂ）に示すエネルギーバンド構造の変形例である。なお、図２４に表すＥｃ１８２はゲート絶縁膜１０６の伝導帯下端のエネルギーを示し、Ｅｃ１８３ａは酸化物半導体膜１０３ａの伝導帯下端のエネルギーを示し、Ｅｃ１８５は酸化物膜１０５の伝導帯下端のエネルギーを示す。
上記より、酸化物膜１０３ｂがエッチングされ、酸化物膜１０５と酸化物半導体膜１０３ａとが接する場合においても、酸化物膜１０５と酸化物半導体膜１０３ａとの間にＧａＯｘ層又は酸化物半導体膜１０３ａよりもＧａを多く含む混合層が設けられるため、Ｅｃ１８３ａ及びＥｃ１８５は連続接合する。また、Ｅｃ１８５は、Ｅｃ１８３ａよりも高エネルギーとなる。
〔変形例１〕
ここでは、トランジスタ１００の変形例について説明する。図７（Ａ）に当該変形例であるトランジスタの構成要素の一部（基板１０１、ゲート電極１１０、ゲート絶縁膜１０６、多層膜１０３）を示す。また、図７（Ｂ）は、図７（Ａ）の多層膜１０３の端部（一点鎖線丸の領域）の拡大図である。
トランジスタ１００の変形例は、多層膜１０３において、少なくとも酸化物半導体膜１０３ａがテーパ形状を有する。さらに好ましくは、酸化物膜１０３ｂもテーパ形状を有する。また、酸化物半導体膜１０３ａのテーパ形状と、酸化物膜１０３ｂのテーパ形状とが異なる。
具体的には、酸化物半導体膜１０３ａにおいて、酸化物半導体膜１０３ａの下面と酸化物半導体膜１０３ａの側面とでなす角度を第１の角度θ１とし、酸化物膜１０３ｂにおいて、酸化物膜１０３ｂの下面と酸化物膜１０３ｂの側面とでなす角度を第２の角度θ２とした場合、第１の角度θ１は鋭角とし、第２の角度θ２は鋭角、又は垂直とすることができる。
特に、第１の角度θ１及び第２の角度θ２は共に鋭角であり、第１の角度θ１のほうが第２の角度θ２よりも小さいことが好ましい（図７（Ｂ）参照）。
また、第１の角度θ１は１０°以上９０°未満であり、さらに３０°以上８０°以下であることが好ましい。第２の角度θ２は、１０°以上９０°未満であり、さらには３０°以上８０°以下であることが好ましく、さらには４５°以上７０°以下であることが好ましい。
なお、酸化物半導体膜１０３ａの下面とは、酸化物半導体膜１０３ａの基板１０１側の面、又は酸化物半導体膜１０３ａのゲート絶縁膜１０６に接する面に相当する。酸化物膜１０３ｂの下面とは、酸化物膜１０３ｂの基板１０１側の面、又は酸化物膜１０３ｂの酸化物半導体膜１０３ａとの境界面に相当する。なお、多層膜１０３の積層構造は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することによって、その境界を確認することができる。しかし、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂに用いる材料によっては、当該境界を明確に確認できない場合がある。
このように、多層膜１０３を、異なるテーパ角を有するテーパ形状とすることで下記の効果を得ることができる。多層膜１０３について、一定のテーパ角を有するテーパ形状に比べて、異なるテーパ角を有するテーパ形状とすることで、ソース電極１０４ａ及びドレイン電極１０４ｂとの接触面積を拡大することができる。従って、多層膜１０３と、ソース電極１０４ａ及びドレイン電極１０４ｂとの接触抵抗が低減し、トランジスタのオン電流を増大させることができる。
また、第２の角度θ２を第１の角度θ１よりも大きくすることで、ソース電極１０４ａ及びドレイン電極１０４ｂとの接触面積を小さくすることができ、酸化物膜１０３ｂに形成される低抵抗領域を小さくすることができる。これにより、酸化物膜１０３ｂの低抵抗化を抑制しつつ、チャネル領域として機能する酸化物半導体膜１０３ａに効果的に低抵抗領域を形成することができ、トランジスタのオン電流の増大と、トランジスタのオフ電流の低減とを両立させることができる。
酸化物半導体膜１０３ａのテーパ形状と、酸化物膜１０３ｂのテーパ形状とが異なる多層膜１０３を形成するためには、例えば、多層膜１０３をエッチングで形成する際に、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂのエッチング速度が異なることを利用することで形成できる。上記テーパ形状は、酸化物半導体膜１０３ａのエッチング速度を、酸化物膜１０３ｂのエッチング速度よりも遅くすることで実施することができる。
例えば、図３（Ｂ）の工程において、エッチャントとしてリン酸を含む溶液を用いたウェットエッチングによって実施することができる。
多層膜１０３をウェットエッチングによって形成することの利点としては、以下のことが挙げられる。例えば、多層膜１０３に加工される酸化物半導体膜及び酸化物膜にピンホールなどの欠陥を有している場合、ドライエッチングによって当該酸化物半導体膜及び当該酸化物膜を加工すると、当該ピンホールを通じて、当該酸化物半導体膜及び当該酸化物膜の下に設けられている絶縁膜（ゲート絶縁膜など）もエッチングする場合がある。これにより、当該絶縁膜に、当該絶縁膜の下に設けられている電極（ゲート電極など）に達する開口が形成されてしまう場合がある。このような状況下でトランジスタを作製すると、当該電極と多層膜１０３上に形成される電極（ソース電極及びドレイン電極など）とでショートしてしまい、特性不良のトランジスタが作製される場合がある。つまり、ドライエッチングにより多層膜１０３を形成すると、トランジスタの歩留まりを低下させることに繋がる。従って、多層膜１０３をウェットエッチングによって形成することで、電気特性の良好なトランジスタを生産性高く作製することができる。
また、ウェットエッチングのエッチング速度は、エッチャントの濃度、及びエッチャントの温度などによって変化することから、酸化物半導体膜１０３ａのエッチング速度が酸化物膜１０３ｂのエッチング速度よりも遅くなるように適宜調整することが好ましい。また、第２の角度θ２を第１の角度θ１よりも大きくすることで、当該ウェットエッチングにおいて、エッチャントに曝される面積をできるだけ小さくすることができる。また、第２の角度θ２を第１の角度θ１よりも大きくすることで、エッチャントによる汚染や欠陥の生成によって、酸化物膜１０３ｂに形成される低抵抗領域を小さくすることができる。
例えば、上記エッチャントとして、８５％程度に調整したリン酸水溶液、又はリン酸（７２％）と硝酸（２％）と酢酸（９．８％）を混合した混合溶液（混酸アルミ液ともいう。）が挙げられる。また、エッチャントの温度は、２０℃から３５℃程度の室温又は常温が好ましい。なお、エッチャントは上記以外のものであってもよい。
多層膜１０３は上記ウェットエッチングを用いて形成し、トランジスタ１００の作製方法を適宜利用して、ゲート電極１１０、ゲート絶縁膜１０６、ソース電極１０４ａ、ドレイン電極１０４ｂ及び絶縁膜１２０を形成することで、トランジスタ１００の変形例を作製することができる。
〔変形例２〕
変形例として、トランジスタ１００において、絶縁膜１２０上の多層膜１０３と重畳する領域に導電膜１２１を設けることができる（図８参照）。図８は、当該変形例のトランジスタのチャネル長方向の断面図を示している。この場合、ゲート電極１１０を第１のゲート電極、導電膜１２１を第２のゲート電極と呼ぶことができ、第１のゲート電極又は第２のゲート電極の一方をゲート電極として機能させ、他方をバックゲート電極として機能させることができる。
バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよく、ＧＮＤ電位や、任意の電位としてもよい。バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。
また、ゲート電極とバックゲート電極は導電膜で形成されるため、トランジスタの外部で生じる電場が、チャネル形成領域に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。すなわち、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。また、バックゲート電極を設けることで、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量を低減することができる。
バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から多層膜１０３に光が入射することを防ぐことができる。よって、多層膜１０３（特に酸化物半導体膜１０３ａ）の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
なお、本実施の形態は、他の実施の形態、実施例及び参考例に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様であるトランジスタ１００とは一部構造が異なるトランジスタ１５０について例示する。
〔半導体装置の構成例〕
図９に、半導体装置の一形態であるトランジスタ１５０を示す。トランジスタ１５０は、ボトムゲート型のトランジスタの１つである。図９（Ａ）は、トランジスタ１５０の上面図である。また、図９（Ｂ）は、図９（Ａ）中の一点鎖線Ａ１−Ａ２の断面図であり、図９（Ｃ）は、図９（Ａ）中の一点鎖線Ｂ１−Ｂ２の断面図である。また、図９（Ｄ）は、図９（Ｂ）に示す一点鎖線丸で囲まれた領域の拡大図である。なお、図９（Ａ）では、一部の構成要素の記載を省略している。
トランジスタ１５０は、断面構造において、多層膜１０３の積層構造がトランジスタ１００と異なる。トランジスタ１５０の多層膜１０３は、酸化物膜１０３ｃ上に酸化物半導体膜１０３ａが設けられており、酸化物半導体膜１０３ａ上に酸化物膜１０３ｂが設けられている（図９（Ｄ）参照）。なお、トランジスタ１５０の他の構成要素はトランジスタ１００と同じである。
トランジスタ１５０においても、酸化物膜１０５は、酸化物膜１０３ｂ、ソース電極１０４ａ及びドレイン電極１０４ｂの上面に接して設けられている。
トランジスタ１５０もトランジスタ１００と同様に、ソース電極１０４ａ及びドレイン電極１０４ｂに用いる導電膜の種類によっては、多層膜１０３の一部から酸素を奪い、又は混合層を形成し、多層膜１０３中に低抵抗領域１０９ａ及び低抵抗領域１０９ｂを形成することがある。
低抵抗領域１０９ａ及び低抵抗領域１０９ｂは、図９（Ｂ）及び図９（Ｃ）において、多層膜１０３中のソース電極１０４ａ及びドレイン電極１０４ｂと接する界面近傍の領域である。低抵抗領域１０９ａ及び低抵抗領域１０９ｂの一部又は全部は、ソース領域及びドレイン領域として機能する。
〔多層膜、及び多層膜に接する酸化物膜〕
以下では、トランジスタ１５０における、多層膜１０３が有する酸化物膜１０３ｃ、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂについて説明する。なお、トランジスタ１５０における酸化物半導体膜１０３ａ及び酸化物膜１０３ｂは、トランジスタ１００と同じであるため、ここでは、トランジスタ１００と異なる酸化物膜１０３ｃについてのみ説明する。
酸化物膜１０３ｃは、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂに適用できる材料を適宜用いることができる。そして、酸化物膜１０３ｃは、酸化物半導体膜１０３ａを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。特に、酸化物膜１０３ｃは、酸化物膜１０３ｂに適用できる材料を用いることが好ましい。このような材料を用いることで、酸化物半導体膜１０３ａと、酸化物膜１０３ｂとの界面に界面準位を生じにくくすることができる。従って、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。
酸化物膜１０３ｃ、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂの形成工程において、途中で大気に曝すことなく、不活性ガス雰囲気、酸化性ガス雰囲気、又は減圧下に維持し、連続して形成することにより、酸化物膜１０３ｃと、酸化物半導体膜１０３ａと、酸化物膜１０３ｂとの界面準位をさらに生じにくくすることができる。
酸化物膜１０３ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物膜１０３ｃは、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂと同様に、非単結晶を有してもよい。
また、トランジスタ１５０において、少なくとも酸化物半導体膜１０３ａはＣＡＡＣ−ＯＳ膜を有してもよい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは信頼性が高い。
酸化物半導体膜１０３ａをＣＡＡＣ−ＯＳ膜とするためには、下地である酸化物膜１０３ｃが非晶質であるか、ＣＡＡＣ−ＯＳ膜と同様の結晶性を有することが好ましい。
また、酸化物半導体膜１０３ａがＣＡＡＣ−ＯＳ膜であるとき、酸化物半導体膜１０３ａ上に形成される酸化物膜１０３ｂは、ＣＡＡＣ−ＯＳ膜となりやすい。ただし、酸化物膜１０３ｂは非晶質であってもよい。
多層膜１０３を用いたトランジスタにおいて、酸化物半導体膜１０３ａはチャネルが形成される層であるため、酸化物半導体膜１０３ａが高い結晶性を有すると、トランジスタに安定した電気特性を付与できるため好ましい。
トランジスタ１５０においても、トランジスタ１００と同様に、多層膜１０３中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすればよい。このようにすることで、トランジスタの電界効果移動度を高めることができる。また、このようにするためには、酸化物半導体膜１０３ａ中で局在準位を形成する元素であるシリコン、ゲルマニウム、炭素、ハフニウム、チタンなどの濃度を２×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３未満とすればよい。
以下では、図１０（Ａ）、（Ｂ）及び図１１（Ａ）、（Ｂ）に示すエネルギーバンド構造図を用いて本実施の形態における多層膜１０３の機能及びその効果を説明する。図１０（Ａ）、（Ｂ）及び図１１（Ａ），（Ｂ）は、図９（Ｂ）に示す一点鎖線Ｃ１−Ｃ２におけるエネルギーバンド構造を示している。
図１０（Ａ）、（Ｂ）及び図１１（Ａ）、（Ｂ）において、Ｅｃ１８２、Ｅｃ１８３ｃ、Ｅｃ１８３ａ、Ｅｃ１８３ｂ、Ｅｃ１８５、Ｅｃ１８６は、それぞれ、ゲート絶縁膜１０６、酸化物膜１０３ｃ、酸化物半導体膜１０３ａ、酸化物膜１０３ｂ、酸化物膜１０５、絶縁膜１２０の伝導帯下端のエネルギーを示している。
ゲート絶縁膜１０６及び絶縁膜１２０は絶縁物であるため、Ｅｃ１８２及びＥｃ１８６は、Ｅｃ１８３ｃ、Ｅｃ１８３ａ、Ｅｃ１８３ｂ、及びＥｃ１８５よりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ１８３ｃ及びＥｃ１８３ｂは、Ｅｃ１８３ａよりも真空準位に近い。具体的には、Ｅｃ１８３ａとＥｃ１８３ｃとのエネルギー差、及びＥｃ１８３ａとＥｃ１８３ｂとのエネルギー差を０．０５ｅＶ以上２ｅＶ以下とする。好ましくは、該エネルギー差の下限を０．１ｅＶ以上とし、さらに好ましくは該エネルギー差の下限を０．１５ｅＶ以上とする。
図１０（Ａ）、（Ｂ）及び図１１（Ａ）、（Ｂ）において、酸化物半導体膜１０３ａと酸化物膜１０３ｂとの間、酸化物半導体膜１０３ａと酸化物膜１０３ｃとの間、酸化物膜１０３ｂと酸化物膜１０５との間において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、該伝導帯下端のエネルギーは連続的に変化する。これは、実施の形態１で記載したように、酸化物膜１０３ｂ及び酸化物膜１０３ｃは、酸化物半導体膜１０３ａと共通の元素を含み、酸化物半導体膜１０３ａ及び酸化物膜１０３ｃ、並びに酸化物半導体膜１０３ａ及び酸化物膜１０３ｂ間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
また、実施の形態１に記載したように、該エネルギーバンド構造を有する多層膜１０３をトランジスタに用いる場合、電子は酸化物半導体膜１０３ａを主として移動することになる。つまり、チャネル領域は酸化物半導体膜１０３ａに形成されるといえる。そのため、多層膜１０３の外側である絶縁膜との界面に準位が存在したとしても、該準位はチャネル領域から離れた位置に存在することから電子の移動にほとんど影響しない。また、多層膜１０３を構成する膜と膜との間に準位が存在しないか、ほとんどないため、チャネル領域において電子の移動を阻害することもない。従って、多層膜１０３の酸化物半導体膜１０３ａは高い電子移動度を有する。
特に、酸化物膜１０５と酸化物膜１０３ｂとを同じ材料で形成する場合、Ｅｃ１８５とＥｃ１８３ｂは同じエネルギーとなる（図１０（Ａ）参照）。
図１０（Ａ）に示すように、酸化物膜１０５と絶縁膜１２０との界面近傍には、不純物や欠陥に起因したトラップ準位１９１が形成され、酸化物膜１０３ｃとゲート絶縁膜１０６との界面近傍には、不純物や欠陥に起因したトラップ準位１９２が形成され得るものの、酸化物膜１０３ｃ、酸化物膜１０３ｂ及び酸化物膜１０５があることにより、酸化物半導体膜１０３ａとトラップ準位１９１、及び酸化物半導体膜１０３ａとトラップ準位１９２を遠ざけることができる。
なお、Ｅｃ１８３ａ及びＥｃ１８３ｂのエネルギー差、並びにＥｃ１８３ａ及びＥｃ１８３ｃのエネルギー差が小さい場合、酸化物半導体膜１０３ａの電子が該エネルギー差を越えてトラップ準位１９１及びトラップ準位１９２に達することがある。トラップ準位１９１及びトラップ準位１９２に電子が捕獲されることで、絶縁膜界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ１８３ａとＥｃ１８３ｂとのエネルギー差、及びＥｃ１８３ａとＥｃ１８３ｃとのエネルギー差を、上記エネルギー差の範囲にすることが好ましい。このようにすることで、トランジスタ１５０のしきい値電圧の変動が低減され、トランジスタ１５０の電気特性を良好にすることができる。
また、トランジスタ１５０においても、酸化物膜１０５は、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂに適用できる材料を用いることができる。特に、酸化物膜１０３ｂと同様の材料を構成する金属元素のうち１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このようにすることで、酸化物膜１０３ｂと酸化物膜１０５との間において、伝導帯下端のエネルギーは障壁が無くなだらかに変化させることできる。
図１０（Ａ）に示すようなエネルギーバンド構造を有するためには、酸化物半導体膜１０３ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用い、酸化物膜１０３ｃ、酸化物膜１０３ｂ及び酸化物膜１０５として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いることで実施できる。
なお、酸化物膜１０３ｃ、酸化物膜１０３ｂ、及び酸化物膜１０５のバンドギャップは、酸化物半導体膜１０３ａのバンドギャップよりも広いほうが好ましい。
また、図１０（Ａ）では、酸化物膜１０３ｃ、酸化物膜１０３ｂ及び酸化物膜１０５に、真空準位と伝導帯下端のエネルギーとの差が同じ材料を用いているが、酸化物膜１０５として酸化物膜１０３ｃ及び酸化物膜１０３ｂよりも伝導帯下端のエネルギーが真空準位に近い材料を用いてもよい（図１０（Ｂ）参照）。
具体的には、酸化物半導体膜１０３ａにＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物半導体膜を用い、酸化物膜１０３ｃ及び酸化物膜１０３ｂにＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いる場合、酸化物膜１０５として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜や、Ｉｎ：Ｇａ：Ｚｎ＝１：９：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いればよい。
換言すると、酸化物膜１０５、酸化物膜１０３ｃ、及び酸化物膜１０３ｂをＩｎ−Ｍ−Ｚｎ酸化物を用いて形成する場合、酸化物膜１０５のＩｎに対する元素Ｍの原子数比を、酸化物膜１０３ｃ及び１０３ｂのＩｎに対する元素Ｍの原子数比よりも大きくすることが好ましい。
また、トランジスタ１５０のエネルギーバンド構造について、図１０（Ａ）、（Ｂ）だけではなく、酸化物膜１０５及び酸化物膜１０３ｂに、伝導帯下端のエネルギーが同じ材料を用い、酸化物膜１０３ｃに酸化物膜１０５及び酸化物膜１０３ｂよりも伝導帯下端のエネルギーが真空準位に近い材料を用いてもよい（図１１（Ａ）参照）。
また、トランジスタ１５０のエネルギーバンド構造について、酸化物膜１０５及び酸化物膜１０３ｃとして、伝導帯下端のエネルギーが同じであり、且つ酸化物半導体膜１０３ａ及び酸化物膜１０３ｂよりも伝導帯下端のエネルギーが真空準位に近い材料を用いてもよい（図１１（Ｂ）参照）。
また、酸化物膜１０５と絶縁膜１２０との界面近傍に形成されるトラップ準位１９１、及び酸化物膜１０３ｃとゲート絶縁膜１０６との界面近傍に形成されるトラップ準位１９２の影響を低減させるために、Ｅｃ１８３ａとＥｃ１８３ｂとのエネルギー差、Ｅｃ１８３ａとＥｃ１８３ｃとのエネルギー差、及びＥｃ１８３ｂとＥｃ１８５とのエネルギー差を０．０５ｅＶ以上２ｅＶ以下とする。好ましくは、該エネルギー差の下限を０．１ｅＶ以上とし、さらに好ましくは該エネルギー差の下限を０．１５ｅＶ以上とする。好ましくは、該エネルギー差の上限を０．５ｅＶ以下とし、さらに好ましくは該エネルギー差の上限を０．４ｅＶ以下とする。
図１１（Ａ）に示すエネルギーバンド構造を有するためには、酸化物半導体膜１０３ａにＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物半導体膜を用い、酸化物膜１０３ｂ及び酸化物膜１０５にＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用い、酸化物膜１０３ｃとして、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ：Ｚｎ＝１：９：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いればよい。
図１１（Ｂ）に示すエネルギーバンド構造を有するためには、酸化物半導体膜１０３ａにＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物半導体膜を用い、酸化物膜１０３ｂにＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜用い、酸化物膜１０３ｃ及び酸化物膜１０５として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ：Ｚｎ＝１：９：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した酸化物膜を用いればよい。
上記より、図１０（Ａ）、（Ｂ）及び図１１（Ａ），（Ｂ）に示すエネルギーバンド構造を有することで、多層膜１０３の酸化物半導体膜１０３ａは高い電子移動度を有し、しきい値電圧の変動が低減され、電気特性が良好なトランジスタ１５０を実現できる。
〔半導体装置の作製方法の例〕
トランジスタ１５０の作製方法の一例を以下に記載する。
まず、基板１０１上にゲート電極１１０を形成し、ゲート電極１１０上にゲート絶縁膜１０６を形成する（図１２（Ａ）参照）。次に、ゲート絶縁膜１０６上に、酸化物膜１０３ｃに加工される酸化物膜を成膜し、当該酸化物膜上に酸化物半導体膜１０３ａに加工される酸化物半導体膜を成膜し、当該酸化物半導体膜上に酸化物膜１０３ｂに加工される酸化物膜を成膜して、多層膜を形成する。当該多層膜上にレジストマスクを形成し、当該レジストマスクを用いて当該多層膜の一部を選択的にエッチングして、酸化物膜１０３ｃ、酸化物半導体膜１０３ａ及び酸化物膜１０３ｂを有する多層膜１０３を形成する（図１２（Ｂ）参照）。次に、多層膜１０３及びゲート絶縁膜１０６上にソース電極１０４ａ及びドレイン電極１０４ｂを形成する（図１２（Ｃ）参照）。多層膜１０３、ソース電極１０４ａ及びドレイン電極１０４ｂ上に酸化物膜１０５を形成する（図１２（Ｄ）参照）。酸化物膜１０５上に絶縁膜１２０を形成する（図１２（Ｅ）参照）。なお、トランジスタ１５０の作製方法においても、トランジスタ１００の作製方法と同じように、第１の加熱処理乃至第３の加熱処理を行うことが好ましい。
トランジスタ１５０の作製方法における各工程の詳細は、実施の形態１を参照することができる。
以上のようにして、トランジスタ１５０を作製することができる。
なお、トランジスタ１５０の作製工程において、ソース電極１０４ａ及びドレイン電極１０４ｂを形成する際に、酸化物膜１０３ｂの一部もエッチングされる場合がある。しかし、酸化物半導体膜１０３ａの上面は、酸化物膜１０３ｂの成膜時に酸化物半導体膜１０３ａと酸化物膜１０３ｂの混合層が形成される場合がある。
例えば、酸化物半導体膜１０３ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物膜１０３ｂが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物膜１０３ｃがＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物膜１０５がＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、又はＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をターゲットとして用いて形成した膜である場合、酸化物半導体膜１０３ａよりも酸化物膜１０３ｂのＧａの含有量が多いため、酸化物半導体膜１０３ａの上面には、ＧａＯｘ層又は酸化物半導体膜１０３ａよりもＧａを多く含む混合層が形成されうる。
このような場合のトランジスタ１５０のＣ１−Ｃ２断面におけるエネルギーバンド構造図を、図２５に示す。図２５は、図１０（Ａ）、（Ｂ）及び図１１（Ａ）、（Ｂ）に示すエネルギーバンド構造の変形例である。なお、図２５に表すＥｃ１８２はゲート絶縁膜１０６の伝導帯下端のエネルギーを示し、Ｅｃ１８３ａは酸化物半導体膜１０３ａの伝導帯下端のエネルギーを示し、Ｅｃ１８３ｃは酸化物膜１０３ｃの伝導帯下端のエネルギーを示し、Ｅｃ１８５は酸化物膜１０５の伝導帯下端のエネルギーを示す。
上記より、酸化物膜１０３ｂがエッチングされ、酸化物膜１０５と酸化物半導体膜１０３ａとが接する場合においても、酸化物膜１０５と酸化物半導体膜１０３ａとの間にＧａＯｘ層又は酸化物半導体膜１０３ａよりもＧａを多く含む混合層が設けられるため、Ｅｃ１８３ａ及びＥｃ１８５は連続接合する。また、Ｅｃ１８５は、少なくともＥｃ１８３ａよりも高エネルギーとなる。
〔変形例１〕
ここでは、トランジスタ１５０の変形例について説明する。図１３（Ａ）に当該変形例であるトランジスタの構成要素の一部（基板１０１、ゲート電極１１０、ゲート絶縁膜１０６、多層膜１０３）を示す。図１３（Ｂ）は、図１３（Ａ）の多層膜１０３の端部（一点鎖線丸の領域）の拡大図である。
当該変形例は、多層膜１０３において、少なくとも酸化物半導体膜１０３ａがテーパ形状を有する。好ましくは、酸化物膜１０３ｂ及び酸化物膜１０３ｃもテーパ形状を有する。また、酸化物半導体膜１０３ａのテーパ形状と、酸化物膜１０３ｂ及び酸化物膜１０３ｃのテーパ形状とが異なる。
具体的には、酸化物半導体膜１０３ａにおいて酸化物半導体膜１０３ａの下面と酸化物半導体膜１０３ａの側面とでなす角度を第１の角度θ１とし、酸化物膜１０３ｂにおいて酸化物膜１０３ｂの下面と酸化物膜１０３ｂの側面とでなす角度を第２の角度θ２とし、酸化物膜１０３ｃにおいて酸化物膜１０３ｃの下面と酸化物膜１０３ｃの側面とでなす角度を第３の角度θ３とした場合、第１の角度θ１は鋭角とし、第２の角度θ２及び第３の角度θ３は鋭角、又は垂直とすることができる。
特に、第１の角度θ１、第２の角度θ２及び第３の角度θ３は全て鋭角であり、少なくとも第１の角度θ１は、第２の角度θ２及び第３の角度θ３よりも小さいことが好ましい（図１３（Ｂ）参照）。
なお、第２の角度θ２及び第３の角度θ３は同じ角度であってもよく、互いに異なる角度であってもよい。例えば、酸化物膜１０３ｂ及び酸化物膜１０３ｃを同じ種類の酸化物膜とすることで、第２の角度θ２及び第３の角度θ３を同じ角度にすることができる。
また、第１の角度θ１は１０°以上９０°未満であり、さらに３０°以上８０°以下であることが好ましい。第２の角度θ２及び第３の角度θ３は、１０°以上９０°未満であり、さらには３０°以上８０°以下であることが好ましく、さらには４５°以上７０°以下であることが好ましい。
本変形例においても、例えば、実施の形態１と同じように、酸化物膜１０３ｃと、酸化物半導体膜１０３ａと、酸化物膜１０３ｂとのエッチング速度が異なることを利用することで、図１３（Ａ）及び図１３（Ｂ）に示すような形状を形成できる。上記テーパ形状は、酸化物半導体膜１０３ａのエッチング速度を、酸化物膜１０３ｂ及び酸化物膜１０３ｃのエッチング速度よりも遅くすることで実施することができる。
例えば、図１２（Ｂ）の工程において、エッチャントとしてリン酸を含む溶液を用いたウェットエッチングによって実施することができる。当該ウェットエッチングの詳細は実施の形態１を参照できる。
なお、本変形例についても、実施の形態１で記載したトランジスタ１００の変形例が有する効果を得ることができる。
〔変形例２〕
次に、トランジスタ１５０について、上記変形例とは異なる変形例を図１３（Ｃ）に示す。図１３（Ｄ）は、図１３（Ｃ）の多層膜１０３の端部（一点鎖線丸の領域）の拡大図である。
本変形例は、多層膜１０３の側面に曲面が付与されている。図１３（Ｃ）及び図１３（Ｄ）に示す、側面に曲面が付与された多層膜１０３は、側面部分に酸化物膜１０３ｄが形成され、端部の断面形状において曲面を有している。
酸化物膜１０３ｄは、多層膜１０３を形成するためのエッチングを、ドライエッチング法で行ない、実施の形態１に記載した条件を適宜選択することにより形成することができる。当該ドライエッチングにより、エッチングされた酸化物膜１０３ｃの一部を多層膜の側面に再付着させて酸化物膜１０３ｄを形成する。多層膜１０３の側面に酸化物膜１０３ｄを形成することにより、当該側面に生じる局在準位密度を低減することができる。従って、トランジスタ１５０の電気特性を良好にすることができる。
〔変形例３〕
変形例として、トランジスタ１５０において、絶縁膜１２０上の多層膜１０３と重畳する領域に導電膜１２１を設けることができる（図１４参照）。図１４は当該変形例のトランジスタのチャネル長方向の断面図を示している。この場合、ゲート電極１１０を第１のゲート電極、導電膜１２１を第２のゲート電極と呼ぶことができ、第１のゲート電極又は第２のゲート電極の一方をゲート電極として機能させ、他方をバックゲート電極として機能させることができる。
なお、本変形例について、導電膜１２１を設けることで得られる効果は、実施の形態１の記載と同じである。
なお、本実施の形態は、他の実施の形態、実施例及び参考例に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
〔表示装置〕
上記実施の形態で説明したトランジスタは、表示装置に用いることができる。また、上述したトランジスタを用いて、トランジスタを含む駆動回路の一部又は全体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。上記トランジスタを用いることが可能な表示装置の構成例について、図１５乃至図１９を用いて説明する。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。以下では、表示装置の一例としてＥＬ素子を用いた表示装置及び液晶素子を用いた表示装置について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、又は光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、以下に示す表示装置は、被検知体の接触又は近接によるセンシングによって行われる入力手段（タッチセンサ）を設けることができる（図示せず）。例えば、接触によるセンシングによって行われる入力手段は、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性波方式など、種々の方式を用いることができる。また、近接によるセンシングによって行われる入力手段は赤外線カメラなどを用いることで実施できる。
当該入力手段は、以下に示す表示装置上に別途設けられた、いわゆるオンセル方式として設けてもよいし、以下に示す表示装置と一体として設けられた、いわゆるインセル方式として設けてもよい。
〔ＥＬ表示装置〕
ここでは、ＥＬ素子を用いた表示装置（ＥＬ表示装置ともいう。）について説明する。
図１５は、ＥＬ表示装置の画素の回路図の一例である。
図１５に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
トランジスタ７４１のゲートはスイッチ素子７４３の一端及びキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続され、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮＤ又はそれより小さい電位とする。
なお、トランジスタ７４１は、上記実施の形態に記載したトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高いＥＬ表示装置とすることができる。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、上記実施の形態に記載したトランジスタを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、ＥＬ表示装置の生産性を高めることができる。
図１６（Ａ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板１０１と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５及び駆動回路７３６を囲むように基板１０１と基板７００との間に設けられる。なお、駆動回路７３５及び駆動回路７３６の一方又は双方をシール材７３４の外側に設けてもよい。
図１６（Ｂ）は、図１６（Ａ）の一点鎖線Ｍ−Ｎに対応するＥＬ表示装置の断面図である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極１１０と同一層である。
なお、図１６（Ｂ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜及びソース電極（ドレイン電極）と同一平面に形成することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、ＥＬ表示装置の作製工程を短縮化し、生産性を高めることができる。
図１６（Ｂ）では、トランジスタ７４１として、図１に示したトランジスタを適用した例を示す。そのため、トランジスタ７４１の各構成のうち、以下で特に説明しないものについては、図１についての記載を参照する。
トランジスタ７４１及びキャパシタ７４２上には、絶縁膜７２０が設けられる。
ここで、絶縁膜７２０及び絶縁膜１２０には、トランジスタ７４１のソース電極１０４ａに達する開口部が設けられる。
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０及び絶縁膜１２０に設けられた開口部を介してトランジスタ７４１のソース電極１０４ａと接する。
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。
隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。
発光層７８２上には、電極７８３が設けられる。
電極７８１、発光層７８２及び電極７８３の重なる領域が、発光素子７１９となる。
なお、絶縁膜７２０は、絶縁膜１２０の記載を参照する。又は、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光層７８２は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例えば、図１６（Ｃ）に示すような構造とすればよい。図１６（Ｃ）は、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、中間層７８５ｃ、発光層７８６ｃ及び中間層７８５ｄの順番で積層した構造である。このとき、発光層７８６ａ、発光層７８６ｂ及び発光層７８６ｃに適切な発光色の発光層を用いると演色性の高い、又は発光効率の高い、発光素子７１９を形成することができる。
発光層を複数種積層して設けることで、白色光を得てもよい。図１６（Ｂ）には示さないが、着色層を介して白色光を取り出す構造としてもよい。
ここでは３層の発光層及び４層の中間層を設けた構造を示しているが、これに限定されるものではなく、適宜発光層の数及び中間層の数を変更することができる。例えば、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ及び中間層７８５ｃのみで構成することもできる。また、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、発光層７８６ｃ及び中間層７８５ｄで構成し、中間層７８５ｃを省いた構造としてもよい。
また、中間層は、正孔注入層、正孔輸送層、電子輸送層及び電子注入層などを積層構造で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
電極７８１は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは、可視光領域（例えば４００ｎｍから８００ｎｍの波長範囲）における平均の透過率が７０％以上、特に８０％以上であることをいう。
電極７８１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、酸化インジウム膜、酸化亜鉛膜及び酸化スズ膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍから３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜又はＡｇ−Ｍｇ合金膜を用いてもよい。
又は、電極７８１は、可視光を効率よく反射する膜が好ましい。電極７８１は、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコン又はニッケルを含む膜を用いればよい。
電極７８３は、電極７８１として示した膜から選択して用いることができる。ただし、電極７８１が可視光透過性を有する場合は、電極７８３が可視光を効率よく反射すると好ましい。また、電極７８１が可視光を効率よく反射する場合は、電極７８３が可視光透過性を有すると好ましい。
なお、電極７８１及び電極７８３を図１６（Ｂ）に示す構造で設けているが、電極７８１と電極７８３を入れ替えてもよい。アノードとして機能する電極には、仕事関数の大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合には、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
隔壁７８４は、絶縁膜１２０の記載を参照する。又は、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。
発光素子７１９と接続するトランジスタ７４１は、安定した電気特性を有する。そのため、表示品位の高い表示装置を提供することができる。
図１７（Ａ）及び図１７（Ｂ）は、図１６（Ｂ）と一部が異なるＥＬ表示装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図１７（Ａ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極１０４ａ及びドレイン電極１０４ｂと同一層である。図１７（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７８１と同一層である。
〔液晶表示装置〕
次に、液晶素子を用いた表示装置（液晶表示装置ともいう。）について説明する。
図１８は、液晶表示装置の画素の構成例を示す回路図である。図１８に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
トランジスタ７５１では、ソース及びドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
キャパシタ７５２では、一方の電極がトランジスタ７５１のソース及びドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース及びドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極が電気的に接続する配線に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と概略同様である。図１６（Ａ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図１９（Ａ）に示す。図１９（Ａ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極１１０と同一層である。
図１９（Ａ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜及びソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、液晶表示装置の作製工程を短縮化し、生産性を高めることができる。
トランジスタ７５１としては、上述したトランジスタを適用することができる。図１９（Ａ）においては、図１に示したトランジスタを適用した例を示す。そのため、トランジスタ７５１の各構成のうち、以下で特に説明しないものについては、図１についての記載を参照する。
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。
液晶表示装置に設けられるキャパシタ７５２の大きさは、画素部に配置されるトランジスタ７５１のリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。トランジスタ７５１を用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有するキャパシタを設ければ充分であるため、画素における開口率を高めることができる。
トランジスタ７５１及びキャパシタ７５２上には、絶縁膜７２１が設けられる。
ここで、絶縁膜７２１及び絶縁膜１２０には、トランジスタ７５１のドレイン電極１０４ｂに達する開口部が設けられる。
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１及び絶縁膜１２０に設けられた開口部を介してトランジスタ７５１のドレイン電極１０４ｂと接する。
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。
絶縁膜７９２上には、液晶層７９３が設けられる。
液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。
絶縁膜７９４上には、スペーサ７９５が設けられる。
スペーサ７９５及び絶縁膜７９４上には、電極７９６が設けられる。
電極７９６上には、基板７９７が設けられる。
なお、絶縁膜７２１は、絶縁膜１２０の記載を参照する。又は、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
液晶層７９３は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
なお、液晶層７９３として、ブルー相を示す液晶を用いてもよい。その場合、配向膜として機能する絶縁膜７９２及び絶縁膜７９４を設けない構成とすればよい。
電極７９１は、可視光透過性を有する導電膜を用いればよい。
電極７９１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、酸化インジウム膜、酸化亜鉛膜及び酸化スズ膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍから３０ｎｍ程度）を用いることもできる。
又は、電極７９１は、可視光を効率よく反射する膜が好ましい。電極７９１は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタル又はタングステンを含む膜を用いればよい。
電極７９６は、電極７９１として示した膜から選択して用いることができる。ただし、電極７９１が可視光透過性を有する場合は、電極７９６が可視光を効率よく反射すると好ましい。また、電極７９１が可視光を効率よく反射する場合は、電極７９６が可視光透過性を有すると好ましい。
なお、電極７９１及び電極７９６を図１９（Ａ）に示す構造で設けているが、電極７９１と電極７９６を入れ替えてもよい。
絶縁膜７９２及び絶縁膜７９４は、有機化合物又は無機化合物から選択して用いればよい。
スペーサ７９５は、有機化合物又は無機化合物から選択して用いればよい。なお、スペーサ７９５の形状は、柱状、球状など様々にとることができる。
電極７９１、絶縁膜７９２、液晶層７９３、絶縁膜７９４及び電極７９６の重なる領域が、液晶素子７５３となる。
基板７９７は、ガラス、樹脂又は金属などを用いればよい。基板７９７は可撓性を有してもよい。
図１９（Ｂ）及び図１９（Ｃ）は、図１９（Ａ）と一部が異なる液晶表示装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図１９（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極１０４ａ及びドレイン電極１０４ｂと同一層である。図１９（Ｃ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７９１と同一層である。
液晶素子７５３と接続するトランジスタ７５１は、安定した電気特性を有する。そのため、表示品位の高い液晶表示装置を提供することができる。また、トランジスタ７５１はオフ電流を極めて小さくできるため、消費電力の小さい液晶表示装置を提供することができる。
液晶表示装置において、動作モードは適宜選択することができる。例えば、基板に対して直交に電圧を印加する縦電界方式、基板に対して平行に電圧を印加する横電界方式がある。具体的には、ＴＮモード、ＶＡモード、ＭＶＡモード、ＰＶＡモード、ＡＳＭモード、ＴＢＡモード、ＯＣＢモード、ＦＬＣモード、ＡＦＬＣモード、又はＦＦＳモードなどが挙げられる。
液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、着色層を用いることなく、カラー表示を行うことができる。
上述したように、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用いる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用することもできる。
また、ここで、本発明の一態様のトランジスタを適用し、被検知体の近接又は接触によるセンシングによって行われる入力手段（タッチセンサ）の構成例について説明する。
ここでは、静電容量方式を用いた場合について説明する。静電容量方式のタッチセンサとしては、代表的には表面型静電容量方式、投影型静電容量方式などがある。また、投影型静電容量方式としては、主に駆動方法の違いから、自己容量方式、相互容量方式などがあるが、相互容量方式を用いると、同時多点検出が可能となるため好ましい。
［センサの検知方法の例］
図２６（Ａ）、（Ｂ）は、相互容量方式のタッチセンサの構成を示す模式図と、入出力波形の模式図である。タッチセンサは一対の電極を備え、これらの間に容量が形成されている。一対の電極のうち一方の電極に入力電圧が入力される。また、他方の電極に流れる電流（又は、他方の電極の電位）を検出する検出回路を備える。
例えば図２６（Ａ）に示すように、入力電圧波形として矩形波を用いた場合、出力電流波形として鋭いピークを有する波形が検出される。
また図２６（Ｂ）に示すように、伝導性を有する被検知体が容量に近接又は接触した場合、電極間の容量値が減少するため、これに応じて出力の電流値が減少する。
このように、入力電圧に対する出力電流（又は電位）の変化を用いて、容量の変化を検出することにより、被検知体の近接、又は接触を検知することができる。
［タッチセンサの構成例］
図２６（Ｃ）は、マトリクス状に配置された複数の容量を備えるタッチセンサの構成例を示す。
タッチセンサは、Ｘ方向（紙面横方向）に延在する複数の配線と、これら複数の配線と交差し、Ｙ方向（紙面縦方向）に延在する複数の配線とを有する。交差する２つの配線間には容量が形成される。
また、Ｘ方向に延在する配線には、入力電圧又は共通電位（接地電位、基準電位を含む）のいずれか一方が入力される。また、Ｙ方向に延在する配線には、検出回路（例えば、ソースメータ、センスアンプなど）が電気的に接続され、当該配線に流れる電流（又は電位）を検出することができる。
タッチセンサは、Ｘ方向に延在する複数の配線に対して順に入力電圧が入力され、Ｙ方向に延在する配線に流れる電流（又は電位）の変化を検出することで、２次元的にセンシングすることができる。
［タッチパネルの構成例］
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。
図２７（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトランジスタ３５０３のゲートに配線３５０１が、ソース又はドレインの一方には配線３５０２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互いに交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と、Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類される。
Ｘ方向に延在する配線３５１０＿１（又は３５１０＿２）は、島状のブロック３５１５＿１（又はブロック３５１５＿２）と電気的に接続される。また、Ｙ方向に延在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図２７（Ｂ）は、複数のＸ方向に延在する配線３５１０と、複数のＹ方向に延在する配線３５１１を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々には、入力電圧又は共通電位を入力することができる。また、Ｙ方向に延在する配線３５１１の各々には接地電位を入力する、又は配線３５１１と検出回路と電気的に接続することができる。
［タッチパネルの動作例］
以下、図２８及び図２９を用いて、上述したタッチパネルの動作について説明する。
図２９に示すように、１フレーム期間を書き込み期間と、検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、配線３５１０（ゲート線ともいう）が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、Ｘ方向に延在する配線３５１０が順次選択され、入力電圧が入力される。
図２８（Ａ）は、書き込み期間における等価回路図を示す。書き込み期間では、Ｘ方向に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力される。
図２８（Ｂ）は、検知期間のある時点における等価回路図を示す。検知期間では、Ｙ方向に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在する配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
このように、画像の書き込み期間と、タッチセンサによるセンシングを行う期間とを独立して設けることが好ましい。これにより、画素の書き込み時に生じるノイズに起因して、タッチセンサの感度が低下してしまうことを抑制することができる。
［画素構成例］
以下では、上記タッチパネルに用いることのできる画素の構成例について説明する。
図３０（Ａ）は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された画素の一部を示す断面図である。
画素は、トランジスタ３５２１と、電極３５２２と、電極３５２３と、液晶３５２４と、カラーフィルタ３５２５と、を備える。開口部を有する電極３５２３はトランジスタ３５２１のソース又はドレインの一方に電気的に接続される。また、電極３５２３は絶縁層を介して電極３５２２上に設けられる。電極３５２３と電極３５２２は、それぞれ液晶素子の一方の電極として機能し、これらの間に電圧を印加することにより、液晶の配向を制御することができる。
トランジスタ３５２１は、本発明の一態様であるトランジスタを適用することができる。例えば、トランジスタ１００及びトランジスタ１５０を適用できる。電極３５２２、電極３５２３、液晶３５２４、及びカラーフィルタ３５２５については、上記液晶表示装置の詳細を適宜参照することができる。
例えば電極３５２２を、上述の配線３５１０又は配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
なお、電極３５２２を電極３５２３上に設けることもできる。その場合は電極３５２２を、開口部を有する形状とし、絶縁層を介して電極３５２３上に設ければよい。
図３０（Ｂ）は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードが適用された画素の一部を示す断面図である。
画素に設けられる電極３５２３と電極３５２２は互いにくし状の形状を有し、同一平面上に設けられている。
例えば電極３５２２を、上述の配線３５１０又は配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
図３０（Ｃ）は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された画素の一部を示す断面図である。
電極３５２２は、電極３５２３と液晶３５２４を介して対向するように設けられている。また電極３５２２と重ねて配線３５２６が設けられている。配線３５２６は、例えば図３０（Ｃ）に示す画素が属するブロックとは異なるブロック間を電気的に接続するために設けることができる。
例えば電極３５２２を、上述の配線３５１０又は配線３５１１に電気的に接続することにより、上述タッチパネルの画素を構成することができる。
なお、本実施の形態は、他の実施の形態、実施例及び参考例に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本発明の一態様である表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図２０に示す。
図２０（Ａ）は、携帯電話機９０００を示している。携帯電話機９０００は、筐体９０３０及び筐体９０３１の二つの筐体を有する。筐体９０３１には、表示パネル９０３２、スピーカー９０３３、マイクロフォン９０３４、ポインティングデバイス９０３６、カメラ用レンズ９０３７、外部接続端子９０３８などを備えている。また、筐体９０３０には、携帯型情報端末の充電を行う太陽電池セル９０４０、外部メモリスロット９０４１などを備えている。また、アンテナは筐体９０３１内部に内蔵されている。上記実施の形態で示す表示装置を表示パネル９０３２に適用することにより、携帯電話の表示品位を向上させることができる。
また、表示パネル９０３２はタッチパネルを備えており、図２０（Ａ）には映像表示されている複数の操作キー９０３５を点線で示している。なお、太陽電池セル９０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル９０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル９０３２と同一面上にカメラ用レンズ９０３７を備えているため、テレビ電話が可能である。スピーカー９０３３及びマイクロフォン９０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体９０３０と筐体９０３１は、スライドし、図２０（Ａ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子９０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット９０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
図２０（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図２０（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態に示す表示装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図２０（Ｃ）は、コンピュータ９２００を示している。コンピュータ９２００は、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
上記実施の形態に示す表示装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータの表示品位を向上させることができる。
表示部９２０３は、タッチ入力機能を有しており、コンピュータ９２００の表示部９２０３に表示された表示ボタンを指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、上記実施の形態で説明したタッチパネルを用いれば、表示部９２０３にタッチ入力機能を持たせることができる。
図２１は２つ折り可能なタブレット型端末９６００である。図２１は、開いた状態であり、タブレット型端末９６００は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９６３４、電源スイッチ９６３５、省電力モード切り替えスイッチ９６３６、及び留め具９６３３を有する。
上記実施の形態に示す表示装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット型端末９６００の表示品位を向上させることができる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キーパネル９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９６３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９６３６は、タブレット型端末９６００に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末９６００は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図２１では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
なお、本実施の形態は、他の実施の形態、実施例及び参考例に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様であるトランジスタを作製し、該トランジスタの初期電気特性について説明する。トランジスタの作製工程について図３を用いて説明する。
まず、基板１０１としてガラス基板を用い、基板１０１上に、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にレジストマスクを形成し、該レジストマスクを用いて該タングステン膜の一部をエッチングし、ゲート電極１１０を形成した。
次に、ゲート電極１１０上に、ゲート絶縁膜１０６を形成した。本実施例ではゲート絶縁膜１０６を４層構造とした。１層目を厚さ５０ｎｍの第１の窒化シリコン膜とし、２層目を厚さ３００ｎｍの第２の窒化シリコン膜とし、３層目を厚さ５０ｎｍの第３の窒化シリコン膜とし、４層目を厚さ５０ｎｍの酸化窒化シリコン膜とした。
第１の窒化シリコン膜は、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して成膜した。
第２の窒化シリコン膜は、第１の窒化シリコン膜の原料ガスの条件において、アンモニアの流量を２０００ｓｃｃｍに変更した条件で成膜した。
第３の窒化シリコン膜は、流量２００ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して成膜した。
酸化窒化シリコン膜は、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍ一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の反応室に供給し、反応室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して成膜した。
なお、上記第１の窒化シリコン膜、上記第２の窒化シリコン膜、上記第３の窒化シリコン膜及び上記酸化窒化シリコン膜の成膜工程において、基板温度は３５０℃とした。
ここまでの工程で得られた構成は図３（Ａ）を参照できる。
次に、ゲート絶縁膜１０６を介してゲート電極１１０に重なる多層膜１０３を形成した。
ここでは、ゲート絶縁膜１０６上に厚さ３５ｎｍの第１のＩｎ−Ｇａ−Ｚｎ酸化物膜をスパッタリング法で成膜した後、第１のＩｎ−Ｇａ−Ｚｎ酸化物膜上に厚さ２０ｎｍの第２のＩｎ−Ｇａ−Ｚｎ酸化物膜をスパッタリング法で成膜した。
次に、フォトリソグラフィ工程により第２のＩｎ−Ｇａ−Ｚｎ酸化物膜上にレジストマスクを形成し、該レジストマスクを用いて第１のＩｎ−Ｇａ−Ｚｎ酸化物膜及び第２のＩｎ−Ｇａ−Ｚｎ酸化物膜の一部をエッチングした。その後、第１の加熱処理を行い、多層膜１０３を形成した。
第１のＩｎ−Ｇａ−Ｚｎ酸化物膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、流量５０ｓｃｃｍのアルゴン及び流量５０ｓｃｃｍの酸素をスパッタリングガスとしてスパッタリング装置の反応室内に供給し、反応室内の圧力を０．３Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１のＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する際の基板温度を１７０℃とした。
第２のＩｎ−Ｇａ−Ｚｎ酸化物膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、スパッタリングガスとして９０ｓｃｃｍのＡｒと１０ｓｃｃｍの酸素をスパッタリング装置の反応室内に供給し、反応室内の圧力を０．３Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第２のＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する際の基板温度を１００℃とした。
第１の加熱処理は、窒素雰囲気で、４５０℃、１時間の加熱処理を行った後、窒素及び酸素雰囲気で、４５０℃、１時間の加熱処理を行った。
ここまでの工程で得られた構成は図３（Ｂ）を参照できる。
次に、多層膜１０３に接するソース電極１０４ａ及びドレイン電極１０４ｂを形成した。
ゲート絶縁膜１０６及び多層膜１０３上に導電膜を成膜した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にレジストマスクを形成し、該レジストマスクを用いて該導電膜の一部をエッチングし、ソース電極１０４ａ及びドレイン電極１０４ｂを形成した。
次に、減圧された反応室に基板を移動し、２２０℃で加熱した後、一酸化二窒素が充填された反応室に基板を移動させた。次に、反応室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して発生させた酸素プラズマに多層膜１０３を曝した。
ここまでの工程で得られた構成は図３（Ｃ）を参照できる。
次に、多層膜１０３、ソース電極１０４ａ及びドレイン電極１０４ｂ上に酸化物膜１０５として厚さ２０ｎｍの第３のＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した。
第３のＩｎ−Ｇａ−Ｚｎ酸化物膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、スパッタリングガスとして９０ｓｃｃｍのＡｒと１０ｓｃｃｍの酸素をスパッタリング装置の反応室内に供給し、反応室内の圧力を０．３Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第３のＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する際の基板温度を１００℃とした。
ここまでの工程で得られた構成は図３（Ｄ）を参照できる。なお、本実施例では実施の形態１で説明した第２の加熱処理は行っていない。
次に、上記プラズマ処理の後、大気に曝すことなく、酸化物膜１０５上に酸化物絶縁膜１０７ｂを成膜し、その後、第３の加熱処理を行い、酸化物絶縁膜１０７ｂ上に窒化物絶縁膜１０８を成膜することで絶縁膜１２０を形成した。酸化物絶縁膜１０７ｂとして厚さ４００ｎｍの酸化窒化シリコン膜を成膜した。窒化物絶縁膜１０８として厚さ１００ｎｍの窒化シリコン膜を成膜した。なお、本実施例では、酸化物絶縁膜１０７ａは形成していない。
酸化物絶縁膜１０７ｂは、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を成膜した。
第３の加熱処理として、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
窒化物絶縁膜１０８は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、流量１００ｓｃｃｍのアンモニアを原料ガスとし、反応室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化シリコン膜を成膜した。
以上の工程により、本発明の一態様であるトランジスタを作製した。また、本実施例では、基板内に同じ構造のトランジスタを２０個作製した。なお、作製した各トランジスタは、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が５０μｍのトランジスタである。
次に、作製したトランジスタの初期電気特性としてＶｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧という。）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧という。）を−２０Ｖから＋１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流という。）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
図３１に作製したトランジスタのＶｇ−Ｉｄ特性を示す。図３１において、横軸はゲート電圧Ｖｇ、縦軸はドレイン電流Ｉｄを表す。また、実線はそれぞれ、ドレイン電圧Ｖｄが１Ｖ、１０ＶのときのＶｇ−Ｉｄ特性であり、破線はドレイン電圧Ｖｄを１０Ｖとしたときのゲート電圧に対する電界効果移動度を表す。なお、当該電界効果移動度は各試料の飽和領域での結果である。
図３１より、本発明の一態様であるトランジスタは、不良なく動作することが確認できた。
〔参考例〕
実施の形態２に開示する多層膜１０３の物性分析結果について説明しておく。
〔多層膜中のシリコン濃度〕
まず、多層膜１０３の各膜におけるシリコン濃度について、図２２を用いて説明する。
ここでは、シリコンウェハ上に多層膜１０３を形成した試料を作製し、当該多層膜のシリコン濃度を、飛行時間二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ）によって評価した。
シリコンウェハ上に、酸化物膜１０３ｃを形成した。酸化物膜１０３ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、スパッタリングガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
酸化物膜１０３ｃ上に酸化物半導体膜１０３ａを形成した。酸化物半導体膜１０３ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物半導体膜である。なお、スパッタリングガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、酸化物半導体膜１０３ａ上に酸化物膜１０３ｂを形成した。酸化物膜１０３ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、スパッタリングガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
その後、４５０℃にて２時間加熱処理を行い、試料Ａを作製した。また、比較用の試料として、酸化物膜１０３ｂを形成した後に加熱処理を行っていない試料Ｂを用意した。試料Ａ及び試料Ｂについて飛行時間二次イオン質量分析を行った。図２２に、深さ方向のＩｎを示す二次イオン強度、Ｇａを示す二次イオン強度、Ｚｎを示す二次イオン強度及びＳｉＯ３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を示す。試料Ａ及び試料Ｂともに、多層膜１０３の厚さは、酸化物半導体膜１０３ａが１０ｎｍであり、酸化物膜１０３ｂが１０ｎｍである。
図２２より、多層膜１０３の各膜の組成は、形成時のターゲットの組成によって変化することがわかる。ただし、各膜の組成について、図２２を用いて単純な比較を行うことはできない。
図２２より、多層膜１０３のシリコンウェハと酸化物半導体膜１０３ａとの界面、及び酸化物膜１０３ｂの上面において、Ｓｉ濃度が高くなることがわかった。また、酸化物半導体膜１０３ａのＳｉ濃度がＴｏＦ−ＳＩＭＳの検出下限である１×１０１８ａｔｏｍｓ／ｃｍ３程度であることがわかった。これは、酸化物膜１０３ｂ及び酸化物膜１０３ｃがあることにより、シリコンウェハや表面汚染などに起因したシリコンが酸化物半導体膜１０３ａにまで影響することがなくなったと考えられる。
また、図２２に示すａｓ−ｄｅｐｏ（加熱処理なしの試料）と加熱処理後の試料との比較により、加熱処理によってシリコンの拡散は起こりにくく、形成時の混合が主であることがわかる。
また、酸化物半導体膜１０３ａを酸化物膜１０３ｂ及び酸化物膜１０３ｃで挟むことによって、酸化物半導体膜１０３ａが、ゲート絶縁膜１０６などシリコンを含む絶縁膜と直接接しないため、該絶縁膜中のシリコンが酸化物半導体膜１０３ａへ混入することを防ぐことができる。
〔局在準位のＣＰＭ測定〕
次に、多層膜１０３の局在準位について、一定光電流測定法によって評価した結果を説明する。多層膜１０３中の局在準位密度を低減することで、多層膜１０３を用いたトランジスタに安定した電気特性を付与することができる。
なお、トランジスタが高い電界効果移動度を有し、かつ安定した電気特性を有するためには、多層膜１０３中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすればよい。
評価を行った試料は、シリコンウェハ上に多層膜１０３を形成した試料である。
シリコンウェハ上に、酸化物膜１０３ｃを形成した。酸化物膜１０３ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、形成ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
酸化物膜１０３ｃ上に酸化物半導体膜１０３ａを形成した。酸化物半導体膜１０３ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物半導体膜である。なお、形成ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
酸化物半導体膜１０３ａ上に酸化物膜１０３ｂを形成した。酸化物膜１０３ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、形成ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
ここで、ＣＰＭによる評価の精度を高めるためには、多層膜１０３にある程度の厚さが必要となる。具体的には、多層膜１０３に含まれる酸化物膜１０３ｃの厚さを３０ｎｍ、酸化物半導体膜１０３ａの厚さを１００ｎｍ、酸化物膜１０３ｂの厚さを３０ｎｍとした。
図２３（Ａ）に、分光光度計によって測定した吸収係数（点線）と、ＣＰＭによって測定した吸収係数（実線）とを多層膜１０３の各層のエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。なお、ＣＰＭによって測定した吸収係数より得られたアーバックエネルギーは７８．７ｍｅＶであった。図２３（Ａ）の破線丸で囲んだエネルギー範囲においてＣＰＭによって測定した吸収係数からバックグラウンド（細点線）を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した（図２３（Ｂ）参照）。その結果、本試料の局在準位による吸収係数は、２．０２×１０−４ｃｍ−１であることがわかった。
ここで得られた局在準位は、不純物や欠陥に起因する準位と考えられる。従って、多層膜１０３は、不純物や欠陥に起因する準位が極めて少ないことがわかった。即ち、多層膜１０３を用いたトランジスタは高い電界効果移動度を有し、かつ安定した電気特性を有することがわかる。

Claims (18)

  1. 第１の電極と、
    前記第１の電極上の第１の絶縁膜と、
    前記第１の絶縁膜上のガリウムを含む酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられる、ガリウムを含む第１の酸化物膜と、
    前記第１の酸化物膜上の第２の電極と、
    前記第１の酸化物膜上の第３の電極と、
    前記第１の酸化物膜、前記第２の電極及び前記第３の電極上に接して設けられる、ガリウムを含む第２の酸化物膜と、を有する半導体装置。
  2. 請求項１において、
    前記酸化物半導体は、さらに、インジウムと亜鉛を含むことを特徴とする半導体装置。
  3. 請求項１において、
    前記第１の酸化物膜及び前記第２の酸化物膜のそれぞれは、さらに、インジウムと亜鉛を含むことを特徴とする半導体装置。
  4. 請求項１において、
    前記酸化物半導体膜、前記第１の酸化物膜及び前記第２の酸化物膜のそれぞれは、同じ金属元素を含むことを特徴とする半導体装置。
  5. 請求項１において、
    前記第２の酸化物膜の電子親和力は、前記第１の酸化物膜の電子親和力と同じであり、
    前記第２の酸化物膜の電子親和力は、前記酸化物半導体膜の電子親和力よりも小さいことを特徴とする半導体装置。
  6. 請求項１において、
    前記第２の酸化物膜の電子親和力は、前記第１の酸化物膜の電子親和力より小さく、
    前記第２の酸化物膜の電子親和力は、前記酸化物半導体膜の電子親和力よりも小さいことを特徴とする半導体装置。
  7. 請求項１において、
    さらに前記第２の酸化物膜上に接して設けられる第２の絶縁膜と、を有し、
    前記第２の絶縁膜は、過剰酸素を含むことを特徴とする半導体装置。
  8. 請求項７において、
    前記第２の絶縁膜は、酸化物絶縁膜と窒化物絶縁膜の積層であることを特徴とする半導体装置。
  9. 第１の電極と、
    前記第１の電極上の第１の絶縁膜と、
    前記第１の絶縁膜上のガリウムを含む第１の酸化物膜と、
    前記第１の酸化物膜上に接して設けられる、ガリウムを含む酸化物半導体膜と、
    前記酸化物半導体膜上に接して設けられる、ガリウムを含む第２の酸化物膜と、
    前記第２の酸化物膜上の第２の電極と、
    前記第２の酸化物膜上の第３の電極と、
    前記第２の酸化物膜、前記第２の電極及び前記第３の電極上に接して設けられる、ガリウムを含む第３の酸化物膜と、を有する半導体装置。
  10. 請求項９において、
    前記酸化物半導体は、さらに、インジウムと亜鉛を含むことを特徴とする半導体装置。
  11. 請求項９において、
    前記第１の酸化物膜、前記第２の酸化物膜及び前記第３の酸化物膜のそれぞれは、さらに、インジウムと亜鉛を含むことを特徴とする半導体装置。
  12. 請求項９において、
    前記酸化物半導体膜、前記第１の酸化物膜、前記第２の酸化物膜及び前記第３の酸化物膜のそれぞれは、同じ金属元素を含むことを特徴とする半導体装置。
  13. 請求項９において、
    前記第３の酸化物膜の電子親和力は、前記第１の酸化物膜の電子親和力及び前記第２の酸化物膜の電子親和力と同じであり、
    前記第３の酸化物膜の電子親和力は、前記酸化物半導体膜の電子親和力よりも小さいことを特徴とする半導体装置。
  14. 請求項９において、
    前記第３の酸化物膜の電子親和力は、前記第１の酸化物膜の電子親和力及び前記第２の酸化物膜の電子親和力よりも小さく、
    前記第１の酸化物膜の電子親和力及び前記第２の酸化物膜の電子親和力は、前記酸化物半導体膜の電子親和力よりも小さいことを特徴とする半導体装置。
  15. 請求項９において、
    前記第３の酸化物膜の電子親和力は、前記第２の酸化物膜の電子親和力と同じであり、
    前記第３の酸化物膜の電子親和力は、前記第１の酸化物膜の電子親和力よりも大きく、
    前記第３の酸化物膜の電子親和力は、前記酸化物半導体膜の電子親和力よりも小さいことを特徴とする半導体装置。
  16. 請求項９において、
    前記第３の酸化物膜の電子親和力は、前記第１の酸化物膜の電子親和力と同じであり、
    前記第３の酸化物膜の電子親和力は、前記第２の酸化物膜の電子親和力よりも小さく、前記酸化物半導体膜の電子親和力よりも小さいことを特徴とする半導体装置。
  17. 請求項９において、
    さらに前記第３の酸化物膜上に接して設けられる第２の絶縁膜と、を有し、
    前記第２の絶縁膜は、過剰酸素を含むことを特徴とする半導体装置。
  18. 請求項１７において、
    前記第２の絶縁膜は、酸化物絶縁膜と窒化物絶縁膜の積層であることを特徴とする半導体装置。
JP2013244533A 2012-11-30 2013-11-27 半導体装置 Expired - Fee Related JP6278671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013244533A JP6278671B2 (ja) 2012-11-30 2013-11-27 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012261919 2012-11-30
JP2012261919 2012-11-30
JP2013244533A JP6278671B2 (ja) 2012-11-30 2013-11-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2014131022A true JP2014131022A (ja) 2014-07-10
JP2014131022A5 JP2014131022A5 (ja) 2016-12-28
JP6278671B2 JP6278671B2 (ja) 2018-02-14

Family

ID=50821635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013244533A Expired - Fee Related JP6278671B2 (ja) 2012-11-30 2013-11-27 半導体装置

Country Status (6)

Country Link
US (2) US9324810B2 (ja)
JP (1) JP6278671B2 (ja)
KR (1) KR102232624B1 (ja)
CN (1) CN103855224B (ja)
DE (1) DE102013224333A1 (ja)
TW (2) TWI624949B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016028423A (ja) * 2014-07-11 2016-02-25 株式会社半導体エネルギー研究所 半導体装置
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2016111203A (ja) * 2014-12-05 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
JP2017147333A (ja) * 2016-02-17 2017-08-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
WO2018180968A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板および液晶表示パネル
JP2019160829A (ja) * 2018-03-07 2019-09-19 シャープ株式会社 半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN113223967A (zh) * 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
TW202236685A (zh) 2015-10-30 2022-09-16 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
WO2017148491A1 (de) * 2016-03-02 2017-09-08 Pa.Cotte Family Holding Gmbh Verfahren zur herstellung einer anzeigevorrichtung und anzeigevorrichtung
TW201813095A (zh) * 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
US10504925B2 (en) * 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN113838801B (zh) * 2020-06-24 2024-10-22 京东方科技集团股份有限公司 半导体基板的制造方法和半导体基板
CN113838938A (zh) 2020-06-24 2021-12-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及电子装置
CN114373802A (zh) * 2021-12-09 2022-04-19 广州华星光电半导体显示技术有限公司 Tft基板、液晶显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186860A (ja) * 2009-02-12 2010-08-26 Fujifilm Corp 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011216694A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 薄膜電界効果型トランジスタおよびその製造方法
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011258804A (ja) * 2010-06-10 2011-12-22 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2012009843A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2011102A (en) 1934-01-24 1935-08-13 Robeson Rochester Corp Coffee making apparatus
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6933241B2 (en) 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
KR101187402B1 (ko) 2004-05-21 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 조명장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
WO2011048929A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120106873A (ko) 2009-12-28 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102725198B1 (ko) 2009-12-28 2024-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR102357169B1 (ko) 2010-04-02 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002292A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI565001B (zh) * 2010-07-28 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112011104002B4 (de) * 2010-12-03 2023-07-27 Semiconductor Energy Laboratory Co., Ltd. Oxidhalbleiterschicht
KR101757443B1 (ko) 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102546888B1 (ko) 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102388690B1 (ko) 2012-05-31 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102164721B1 (ko) 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186860A (ja) * 2009-02-12 2010-08-26 Fujifilm Corp 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011216694A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 薄膜電界効果型トランジスタおよびその製造方法
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012009843A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011258804A (ja) * 2010-06-10 2011-12-22 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016028423A (ja) * 2014-07-11 2016-02-25 株式会社半導体エネルギー研究所 半導体装置
JP2016111203A (ja) * 2014-12-05 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2017147333A (ja) * 2016-02-17 2017-08-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
WO2018180968A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板および液晶表示パネル
US10818766B2 (en) 2017-03-30 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel
JP2019160829A (ja) * 2018-03-07 2019-09-19 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI582993B (zh) 2017-05-11
TWI624949B (zh) 2018-05-21
KR102232624B1 (ko) 2021-03-25
JP6278671B2 (ja) 2018-02-14
US20160197200A1 (en) 2016-07-07
KR20140070411A (ko) 2014-06-10
DE102013224333A1 (de) 2014-06-18
TW201733124A (zh) 2017-09-16
US9324810B2 (en) 2016-04-26
US9865746B2 (en) 2018-01-09
TW201427016A (zh) 2014-07-01
CN103855224A (zh) 2014-06-11
US20140151685A1 (en) 2014-06-05
CN103855224B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
JP6278671B2 (ja) 半導体装置
JP7361811B2 (ja) 半導体装置
JP6145237B2 (ja) トランジスタ及びその作製方法
US11460737B2 (en) Liquid crystal display device comprising a scan line that overlaps an entire region of a first semiconductor film and a second semiconductor film
JP2021192464A (ja) 酸化物半導体層のエッチング方法及びトランジスタの作製方法
KR20210011488A (ko) 반도체 장치
US9640555B2 (en) Semiconductor device including oxide semiconductor
JP2019176174A (ja) 半導体装置
JP2021013030A (ja) 半導体装置
JP6542961B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6278671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees