JP2014203942A - Optical semiconductor device - Google Patents
Optical semiconductor device Download PDFInfo
- Publication number
- JP2014203942A JP2014203942A JP2013078266A JP2013078266A JP2014203942A JP 2014203942 A JP2014203942 A JP 2014203942A JP 2013078266 A JP2013078266 A JP 2013078266A JP 2013078266 A JP2013078266 A JP 2013078266A JP 2014203942 A JP2014203942 A JP 2014203942A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical semiconductor
- semiconductor device
- surface pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
Abstract
【課題】ワイヤーの断線や発光素子の剥離を抑制しつつ、高耐熱性・高放熱性を実現可能な光学半導体装置を提供する。【解決手段】繊維強化材にシリコーン樹脂組成物を含浸させ硬化させた基板と、該基板の上面に形成され、線幅Ｗ１の隙間を介して隣接して配置された第１及び第２の上面パターンと、基板の下面に形成され、線幅Ｗ２の隙間を介して隣接して配置された第１及び第２の下面パターンと、第１の上面パターン上に搭載され、第１及び第２の上面パターンと電気的に接続する発光素子とを具備し、基板は、第１及び第２の上面パターンと第１及び第２の下面パターンをそれぞれ電気的に接続するための貫通孔を有する光学半導体装置であって、上面パターンの隙間と下面パターンの隙間は、線幅Ｗ１以上の基板の幅方向の距離ｄを有して平行に配置されるか、又は、該隙間のそれぞれの中心軸がねじれの位置となるように配置される光学半導体装置。【選択図】 図１An optical semiconductor device capable of realizing high heat resistance and high heat dissipation while suppressing disconnection of a wire and peeling of a light emitting element. A substrate obtained by impregnating and curing a silicone resin composition in a fiber reinforcing material, and first and second upper surfaces formed on the upper surface of the substrate and arranged adjacent to each other with a gap having a line width W1. Mounted on the first upper surface pattern, the first and second lower surface patterns formed on the lower surface of the substrate and adjacent to each other with a gap having a line width W2, and the first and second An optical semiconductor comprising a light emitting element electrically connected to the upper surface pattern, and the substrate having a through-hole for electrically connecting the first and second upper surface patterns and the first and second lower surface patterns, respectively. In the apparatus, the gap between the upper surface pattern and the lower surface pattern is arranged in parallel with a distance d in the width direction of the substrate equal to or larger than the line width W1, or the central axis of each of the gaps is twisted. Optical semiconductors arranged to be Location. [Selection] Figure 1
Description
本発明は、ＬＥＤ等の発光素子を基板上に搭載した光半導体装置に関する。 The present invention relates to an optical semiconductor device in which a light emitting element such as an LED is mounted on a substrate.
ＬＥＤ等の発光素子は高効率であり、外部応力および環境的な影響に対する耐性が高いことから産業界において幅広く用いられている。さらに、発光素子は効率が高いことに加えて、寿命が長く、コンパクトであり、多くの異なる構造に構成することができ、比較的低い製造コストで製造できる。 Light emitting elements such as LEDs are highly efficient and widely used in industry because of their high resistance to external stresses and environmental influences. Furthermore, in addition to high efficiency, the light emitting device has a long lifetime, is compact, can be configured in many different structures, and can be manufactured at a relatively low manufacturing cost.
特に、大量の熱を発生する高出力の発光素子を用いた光学半導体装置において、高耐熱性であると同時に、放熱性を高める構造を有することが重要である。
放熱性を高めるために、例えば、回路パターン（電極）を基板の上下それぞれに設けるモジュール構造が知られている（例えば、特許文献１、２参照）。
In particular, in an optical semiconductor device using a high-power light-emitting element that generates a large amount of heat, it is important to have a structure that enhances heat dissipation as well as high heat resistance.
In order to improve heat dissipation, for example, a module structure in which circuit patterns (electrodes) are provided on the upper and lower sides of a substrate is known (for example, see
これら特許文献のモジュール構造において、上下の回路パターンは基板を貫通する貫通孔内に充填された導電性材料を介して電気的に接続される。発光素子は基板の上面パターンに搭載され、ワイヤーボンド方式又はフリップチップ方式で回路パターンと接続される。発光素子から発生した熱は、この貫通孔内の導電性材料を介して反対面側の回路パターンに伝達され、外部に放出される。基板の材質としては、ガラス繊維などの補強材を含有するエポキシ樹脂が用いられる。 In the module structures of these patent documents, the upper and lower circuit patterns are electrically connected via a conductive material filled in a through-hole penetrating the substrate. The light emitting element is mounted on the upper surface pattern of the substrate and connected to the circuit pattern by a wire bond method or a flip chip method. The heat generated from the light emitting element is transmitted to the circuit pattern on the opposite surface side through the conductive material in the through hole and released to the outside. As the material of the substrate, an epoxy resin containing a reinforcing material such as glass fiber is used.
上記したような構造を有する光学半導体装置において、更に耐熱性、耐久性を向上するため、基板として繊維強化材にシリコーン樹脂組成物を含浸させ硬化させたものを用いることが考えられる。
しかし、シリコーン樹脂組成物を基板に用いた光学半導体装置では、低温から高温までの急激な温度変化の繰り返しに晒される温度サイクル試験では光学半導体装置に発生する歪みによりワイヤーボンド方式の場合にはワイヤーが断線したり、フリップチップ方式の場合には発光素子が基板から剥離したりするという問題を生じる。
特に、基板の上下面に金属箔を貼り合わせた金属張積層板において、上下面に同じパターンを形成した場合は、金属より熱の影響を受けやすいシリコーン樹脂のみの部分が形成されてしまうため、歪みが発生しやすく、その結果ワイヤーの断線などが起こりやすくなってしまう。
In the optical semiconductor device having the above-described structure, in order to further improve heat resistance and durability, it is conceivable to use a substrate obtained by impregnating a silicone resin composition into a fiber reinforcing material and curing it.
However, in an optical semiconductor device using a silicone resin composition as a substrate, in a temperature cycle test that is exposed to repeated rapid temperature changes from low temperature to high temperature, in the case of a wire bond method, a wire bond method causes distortion in the optical semiconductor device. Breaks, and in the case of the flip chip method, the light emitting element is peeled off from the substrate.
In particular, in the metal-clad laminate in which the metal foil is bonded to the upper and lower surfaces of the substrate, when the same pattern is formed on the upper and lower surfaces, only the portion of the silicone resin that is more susceptible to heat than the metal is formed, Distortion is likely to occur, and as a result, wire breakage and the like are likely to occur.
本発明は前述のような問題に鑑みてなされたもので、ワイヤーの断線や発光素子の剥離を抑制しつつ、高耐熱性・耐熱衝撃性の実現により、長寿命な光学半導体装置を提供することを目的とする。 The present invention has been made in view of the problems as described above, and provides a long-life optical semiconductor device by realizing high heat resistance and thermal shock resistance while suppressing wire breakage and light emitting element peeling. With the goal.
上記目的を達成するために、本発明によれば、繊維強化材にシリコーン樹脂組成物を含浸させ硬化させた基板と、該基板の上面に形成され、線幅Ｗ１の隙間を介して隣接して配置された第１及び第２の上面パターンと、前記基板の下面に形成され、線幅Ｗ２の隙間を介して隣接して配置された第１及び第２の下面パターンと、前記第１の上面パターン上に搭載され、前記第１及び第２の上面パターンと電気的に接続する発光素子とを具備し、前記基板は、前記第１及び第２の上面パターンと前記第１及び第２の下面パターンをそれぞれ電気的に接続するための貫通孔を有する光学半導体装置であって、前記上面パターンの隙間と前記下面パターンの隙間は、前記線幅Ｗ１以上の前記基板の幅方向の距離ｄを有して平行に配置されるか、又は、該隙間のそれぞれの中心軸がねじれの位置となるように配置されることを特徴とする光学半導体装置が提供される。 To achieve the above object, according to the present invention, a substrate was cured impregnated with silicone resin composition into a fiber-reinforced material, it is formed on the upper surface of the substrate, adjacent via the gap of the line width W 1 first and second upper surface pattern disposed Te, formed on the lower surface of the substrate, a first and a second lower surface pattern disposed adjacent through a gap of the line width W 2, wherein the first A light-emitting element mounted on the upper surface pattern and electrically connected to the first and second upper surface patterns, and the substrate includes the first and second upper surface patterns and the first and second surface patterns. An optical semiconductor device having through holes for electrically connecting the lower surface patterns of each of the substrate, wherein the gap between the upper surface pattern and the gap between the lower surface patterns is a distance in the width direction of the substrate equal to or greater than the line width W 1 arranged in parallel with d, or Optical semiconductor device, each of the center axis of the gap is characterized in that it is arranged so that twisted position, is provided.
このような光学半導体装置であれば、温度サイクル試験条件に曝されても光学半導体装置に発生する歪みを抑えることができるため、ワイヤーが断線したり、発光素子が上面パターンから剥離したりすることを確実に抑制しつつ、高耐熱性・耐熱衝撃性を実現できるものとなる。 With such an optical semiconductor device, distortion generated in the optical semiconductor device can be suppressed even when exposed to temperature cycle test conditions, so that the wire is broken or the light emitting element is peeled off from the upper surface pattern. High heat resistance and thermal shock resistance can be realized while reliably suppressing the above.
このとき、前記線幅Ｗ１が１００μｍ以上であることが好ましい。
このようなものであれば、隙間を形成する場合、エッチング不足による回路短絡が発生しづらいので品質が安定し、生産性に優れたＬＥＤ搭載基板の製造が可能となる。
At this time, the line width W 1 is preferably 100 μm or more.
If it is such, when forming a clearance gap, it is difficult to generate a circuit short circuit due to insufficient etching, so that the quality is stable, and it becomes possible to manufacture an LED mounting substrate with excellent productivity.
また、前記発光素子が前記第１の上面パターンの中央に搭載されたものであることが好ましい。発光素子を上面パターンの中央に搭載することにより、均一で安定な発光光源が得られる。 Moreover, it is preferable that the light emitting element is mounted in the center of the first upper surface pattern. By mounting the light emitting element in the center of the upper surface pattern, a uniform and stable light emitting source can be obtained.
また、前記繊維強化材は、ガラス繊維であることが好ましい。
シリコーン樹脂とガラス繊維強化材により、良好な耐熱性、耐紫外線性が得られるとともに、寸法変化にも優れた基板となる。さらに、ガラス繊維は、安価で扱いやすい材料であるため、コスト面からも有利である。なお、ガラス繊維の形態に特に制限はない。不織布状、織物状(平織、綾織、二重織)、繊維状などが挙げられるが、好ましくは、不織布状もしくは織物状である。
The fiber reinforcement is preferably glass fiber.
The silicone resin and the glass fiber reinforcement provide a substrate having excellent heat resistance and ultraviolet resistance and excellent dimensional change. Furthermore, since glass fiber is an inexpensive and easy-to-handle material, it is advantageous in terms of cost. In addition, there is no restriction | limiting in particular in the form of glass fiber. Nonwoven fabric, woven fabric (plain woven fabric, twill woven fabric, double woven fabric), fibrous fabric and the like can be mentioned, and preferred are nonwoven fabric or woven fabric.
また、前記貫通孔内に導電性材料が充填されたものとすることができる。
このようなものであれば、前記第１及び第２の上面パターンと前記第１及び第２の下面パターンを容易にそれぞれ電気的に接続することができる。
Further, the through hole may be filled with a conductive material.
If it is such, the said 1st and 2nd upper surface pattern and the said 1st and 2nd lower surface pattern can be electrically connected easily, respectively.
或いは、前記貫通孔の内壁にメッキが施され、該貫通孔内に非導電性材料が充填されたものとすることもできる。
このようなものであれば、熱放射性をより一層向上しつつ、貫通孔内に異物が侵入するのを防止できる。
Alternatively, the inner wall of the through hole may be plated, and the through hole may be filled with a nonconductive material.
If it is such, it can prevent that a foreign material penetrate | invades in a through-hole, improving a thermal radiation property further.
本発明では、基板の上下面に形成される第１及び第２の上面パターンと、第１及び第２の下面パターンとを有する光学半導体装置において、上面パターンの隙間と下面パターンの隙間が、線幅Ｗ１以上の基板の幅方向の距離ｄを有して平行に配置されるか、又は、該隙間のそれぞれの中心軸がねじれの位置となるように配置されるので、温度サイクル試験に暴露されても光学半導体装置に発生する歪みを抑えることができ、ワイヤーが断線したり発光素子が上面パターンから剥離したりすることを確実に抑制しつつ、高耐熱性・耐熱衝撃性を実現できるものとなる。 In the present invention, in the optical semiconductor device having the first and second upper surface patterns formed on the upper and lower surfaces of the substrate and the first and second lower surface patterns, the gap between the upper surface pattern and the gap between the lower surface patterns is a line. or is arranged parallel to a width W 1 or more in the width direction of the distance d of the substrate, or, since the respective central axes of the gap are arranged so that the twisted position, exposed to a temperature cycle test Can suppress distortion generated in the optical semiconductor device, and can realize high heat resistance and thermal shock resistance while reliably preventing the wire from breaking or the light emitting element from peeling from the upper surface pattern. It becomes.
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上記したように、基板の上下面に回路パターンを有する光学半導体装置において、特に基板にシリコーン樹脂組成物を用いた場合、温度サイクル試験に暴露すると光学半導体装置に歪みが発生し、その結果、ワイヤーが断線したり、又は発光素子が基板から剥離したりしてしまう問題がある。
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to this.
As described above, in an optical semiconductor device having circuit patterns on the upper and lower surfaces of a substrate, particularly when a silicone resin composition is used for the substrate, the optical semiconductor device is distorted when exposed to a temperature cycle test. Is disconnected or the light emitting element is peeled off from the substrate.
本発明者等はこのような問題を解決すべく鋭意検討を重ねた。その結果、熱による基板の歪み量は、上下面の回路パターンの隙間の相対位置やその線幅に依存することを知見した。特に、上下の回路パターンの隙間が、図５に示すように、それぞれの基板の幅方向の位置が一致するように配置されている場合に歪み量が大きくなり、ワイヤーの断線又は発光素子の剥離が発生しやすくなることが分かった。そして、この問題の発生を抑制するための具体的な条件を実験等により詳細に調査し、本発明を完成させた。 The present inventors have intensively studied to solve such problems. As a result, it was found that the amount of distortion of the substrate due to heat depends on the relative position of the gap between the circuit patterns on the upper and lower surfaces and the line width thereof. In particular, when the gap between the upper and lower circuit patterns is arranged so that the positions in the width direction of the respective substrates coincide with each other as shown in FIG. It turned out that it becomes easy to occur. And the concrete conditions for suppressing generation | occurrence | production of this problem were investigated in detail by experiment etc., and this invention was completed.
図１に示すように、本発明の光学半導体装置１は、基板２、上面パターン３ａ及び３ｂ、下面パターン４ａ及び４ｂ、発光素子５を有している。
基板２は、繊維強化材にシリコーン樹脂組成物を含浸させ上下面に金属箔を配置して硬化させたものであり、繊維強化材として、例えばガラス繊維を用いることができる。これにより、良好な耐熱性、耐紫外線性が得られるとともに、寸法変化にも優れた基板となる。さらに、ガラス繊維は、安価で扱いやすい材料であるため、コスト面からも有利である。なお、ガラス繊維の形態に特に制限はない。不織布状、織物状(平織、綾織、二重織)、繊維状などが挙げられるが、好ましくは、不織布状もしくは織物状である。
上面パターン３ａ及び３ｂ、並びに下面パターン４ａ及び４ｂのパターンの形状は特に限定されず、例えば正方形、長方形、凸型、凹型、円形などが挙げられ、基板の形状によって最適化することができる。中でも、正方形及び長方形が設計、加工が容易であったり、多数個取りが可能であったりするなどの理由により好ましい。
このような基板であれば、耐熱性が高く、高温環境下においても基板の黄変が抑制され、長時間にわたり高反射率を保持する耐久性に優れた光学半導体装置となる。
As shown in FIG. 1, the
The substrate 2 is obtained by impregnating a silicone resin composition into a fiber reinforcement and placing metal foils on the upper and lower surfaces and curing the substrate. As the fiber reinforcement, for example, glass fiber can be used. As a result, good heat resistance and ultraviolet resistance are obtained, and the substrate is excellent in dimensional change. Furthermore, since glass fiber is an inexpensive and easy-to-handle material, it is advantageous in terms of cost. In addition, there is no restriction | limiting in particular in the form of glass fiber. Nonwoven fabric, woven fabric (plain woven fabric, twill woven fabric, double woven fabric), fibrous fabric and the like can be mentioned, and preferred are nonwoven fabric or woven fabric.
The shape of the patterns of the upper surface patterns 3a and 3b and the lower surface patterns 4a and 4b is not particularly limited, and examples thereof include a square, a rectangle, a convex shape, a concave shape, and a circular shape, and can be optimized depending on the shape of the substrate. Of these, squares and rectangles are preferable because they are easy to design and process and can be made in large numbers.
With such a substrate, the optical semiconductor device has high heat resistance, suppresses yellowing of the substrate even in a high temperature environment, and has excellent durability that maintains a high reflectance over a long period of time.
上面パターンは、第１の上面パターン３ａと第２の上面パターン３ｂとから成る。第１の上面パターン３ａと第２の上面パターン３ｂは、それぞれ基板２の上面に形成され、線幅Ｗ１の隙間７を介して隣接して配置される。
同様に、下面パターンは、第１の下面パターン４ａと第２の下面パターン４ｂとから成る。第１の下面パターン４ａと第２の下面パターン４ｂは、それぞれ基板２の下面に形成され、線幅Ｗ２の隙間８を介して隣接して配置される。
The upper surface pattern includes a first upper surface pattern 3a and a second upper surface pattern 3b. First top pattern 3a and the second upper surface pattern 3b is formed on the upper surface of the substrate 2, respectively, are disposed adjacent through a
Similarly, the lower surface pattern includes a first lower surface pattern 4a and a second lower surface pattern 4b. The first lower surface pattern 4a and the second lower surface pattern 4b is formed on the lower surface of the substrate 2, respectively, are disposed adjacent through a
基板２は、第１の上面パターン３ａと第１の下面パターン４ａを電気的に接続するための貫通孔６ａと、第２の上面パターン３ｂと第２の下面パターン４ｂを電気的に接続するための貫通孔６ｂを有する。ここで、これらパターンを電気的に接続するために、貫通孔６ａ、６ｂ内に導電性材料１０が充填されたものとすることができる。或いは、貫通孔６ａ、６ｂの内壁にメッキを施すことでこれらパターンを電気的に接続しても良い。メッキを施すことにより接続するものであれば、熱放射性をより一層向上できる。この場合、貫通孔６ａ、６ｂ内に異物が侵入するのを防止するために、貫通孔６ａ、６ｂ内に非導電性材料１１を充填することができる。
The substrate 2 is used for electrically connecting the through hole 6a for electrically connecting the first upper surface pattern 3a and the first lower surface pattern 4a, and the second upper surface pattern 3b and the second lower surface pattern 4b. Through-hole 6b. Here, in order to electrically connect these patterns, the
更に、貫通孔内を非導電性材料で充填した場合は、基板上下面にもメッキを施してもよい。このようにすれば、貫通孔と充填した材料との僅かな隙間に、未硬化の封止材が浸入したり、充填物そのものが出てしまったりするのをより確実に防止することができる。 Furthermore, when the inside of the through hole is filled with a nonconductive material, the upper and lower surfaces of the substrate may be plated. In this way, it is possible to more reliably prevent the uncured sealing material from entering the slight gap between the through hole and the filled material or the filling itself from coming out.
基板に使用するシリコーン樹脂組成物としては、特に制限されないが、硬化性のシリコーン樹脂組成物であって、付加硬化型や縮合硬化型のシリコーン樹脂組成物が望ましい。このようなシリコーン樹脂組成物をガラス繊維布に含浸、乾燥後に金属箔を配置して加熱加圧成型により金属張積層板を得るが、従来の成型装置でも容易に成型可能であり、機械的特性に優れた金属張積層板を容易に得ることができる。この場合の金属箔としては特に限定されないが、例えば、銅、ニッケル、金、パラジウム、又は銀などを用いることができ、電気的、経済的な面から銅箔を用いた銅張積層板が好ましく用いられる。 Although it does not restrict | limit especially as a silicone resin composition used for a board | substrate, It is a curable silicone resin composition, Comprising: An addition curable type or a condensation curable type silicone resin composition is desirable. A glass fiber cloth is impregnated with such a silicone resin composition, a metal foil is placed after drying and a metal-clad laminate is obtained by heat and pressure molding, but it can be easily molded with conventional molding equipment, and mechanical properties It is possible to easily obtain a metal-clad laminate excellent in the above. Although it does not specifically limit as metal foil in this case, For example, copper, nickel, gold | metal | money, palladium, or silver can be used, The copper clad laminated board using copper foil is preferable from an electrical and economical surface. Used.
シリコーン樹脂組成物には無機質充填材を添加することができる。具体的にはアルミナ、シリカ、チタン酸バリウム、チタン酸カリウム、チタン酸ストロンチウム、炭酸カルシウム、炭酸アルミニウム、水酸化マグネシウム、水酸化アルミニウム、窒化ケイ素、窒化アルミニウム、窒化ホウ素、炭化ケイ素などが用いられる。これらの無機質充填材は単独でも、二種以上併用して用いても良い。 An inorganic filler can be added to the silicone resin composition. Specifically, alumina, silica, barium titanate, potassium titanate, strontium titanate, calcium carbonate, aluminum carbonate, magnesium hydroxide, aluminum hydroxide, silicon nitride, aluminum nitride, boron nitride, silicon carbide and the like are used. These inorganic fillers may be used alone or in combination of two or more.
この無機質充填材の形状及び粒径は特に制限されるものではない。充填材の粒径は、通常、０．０１〜５０ミクロンとすることができ、好ましくは０．１〜２０ミクロンである。無機質充填材の配合量は特に制限されるものではないが、一般的に樹脂成分合計１００質量部に対し、１〜１０００質量部添加することができ、５〜８００質量部添加することが好ましい。 The shape and particle size of the inorganic filler are not particularly limited. The particle size of the filler can usually be 0.01 to 50 microns, preferably 0.1 to 20 microns. Although the compounding quantity of an inorganic filler is not restrict | limited in particular, Generally 1-1000 mass parts can be added with respect to a resin component total 100 mass parts, and it is preferable to add 5-800 mass parts.
シリコーン樹脂組成物には無機質充填材の他に、目的に応じて１以上の添加物質を添加することができる。このような添加物質としては、例えば、拡散媒体、染料、フィルタ媒体、反射媒体、変換媒体の形をとることができ、例えば、発光染料、中空粒子、あるいは接着促進剤などが挙げられる。このような添加物質によって、特に、基板が反射性、透過性、あるいは吸収性を有するものとなる。このように１つまたは複数の添加物質を使用することによって、基板の設計上のオプションが増える。 In addition to the inorganic filler, one or more additive substances can be added to the silicone resin composition depending on the purpose. Such additive substances can take the form of, for example, diffusion media, dyes, filter media, reflection media, conversion media, and include, for example, luminescent dyes, hollow particles, or adhesion promoters. Such an additive makes the substrate particularly reflective, transmissive or absorbent. The use of one or more additive materials in this manner increases the design options of the substrate.
上面パターン３ａ、３ｂの隙間７と下面パターン４ａ、４ｂの隙間８は、線幅Ｗ１以上（特に、Ｗ１の２倍以上）の基板の幅方向の距離ｄを有して平行に配置される。或いは、隙間７、８のそれぞれの中心軸がねじれの位置となるように配置される。
Top pattern 3a, the
図２は、前者のように、隙間７、８が平行に配置される場合の例を示したものである。図２に示すように、上面パターン３ａ、３ｂと下面パターン４ａ、４ｂは、第１のパターンと第２のパターンの幅が互いに略反転するように構成されている。これにより、距離ｄが線幅Ｗ１以上となっている。
同様に、図３も、隙間７、８が平行に配置される場合の例を示したものであるが、図３では、第１の下面パターン４ａと第２の下面パターン４ｂの幅は同じであり、すなわち、隙間８は下面パターンの中央に位置し、隙間７は隙間８の基板の幅方向の位置から距離ｄ離れて位置している。
FIG. 2 shows an example in which the
Similarly, FIG. 3 also shows an example in which the
図４は、上記した隙間７、８のそれぞれの中心軸７ａ、８ａがねじれの位置となるように配置される場合の例を示したものである。ここで、ねじれの位置とは、隙間７、８のそれぞれの中心軸７ａ、８ａが平行でなく、かつ同一平面に乗らない位置関係を意味する。図４では、上下面パターンが、それぞれの中心軸７ａと８ａが互いに垂直方向を向くように配置された例を示している。
FIG. 4 shows an example in which the center axes 7a and 8a of the
このように構成することで、金属製の上下面パターンとシリコーン樹脂組成物を用いた基板の線膨張係数の差が原因で基板が歪むのを確実に抑制できる。 By comprising in this way, it can suppress reliably that a board | substrate is distorted by the difference of the linear expansion coefficient of the board | substrate using a metal upper and lower surface pattern and a silicone resin composition.
また、上面パターン３ａ、３ｂの隙間７と下面パターン４ａ、４ｂの隙間８が上記のような位置関係を有しつつ、更に、図１に示すように、第１の下面パターン４ａと第２の下面パターン４ｂの間の隙間８の線幅Ｗ２は、第１の上面パターン３ａと第１の上面パターン３ｂの間の隙間７の線幅Ｗ１の２倍以上とすることができる。
このようなものであれば、該光半導体装置を下面パターン４ａと４ｂ部分で別基板に半田付けする際に、半田ブリッジによって短絡が起きることを防ぐことができる。
In addition, while the
In this case, when the optical semiconductor device is soldered to another substrate at the lower surface patterns 4a and 4b, it is possible to prevent a short circuit from occurring due to the solder bridge.
また、線幅Ｗ１は１００μｍ以上であることが好ましい。
このようなものであれば、隙間を形成する場合、エッチング不足による回路短絡が発生しづらいので品質が安定し、生産性に優れたＬＥＤ搭載基板の製造が可能となる。
The line width W 1 is preferably 100 μm or more.
If it is such, when forming a clearance gap, it is difficult to generate a circuit short circuit due to insufficient etching, so that the quality is stable, and it becomes possible to manufacture an LED mounting substrate with excellent productivity.
発光素子５は、第１の上面パターン３ａ上に搭載され、第１の上面パターン３ａと第２の上面パターン３ｂと電気的に接続する。図１に示すように、発光素子５は上面パターンとワイヤー９で接続することができる。或いは、発光素子５をフリップチップ方式で接続しても良い。
このとき、発光素子５を第１の上面パターン３ａの中央に搭載することが好ましい。
発光素子を上面パターンの中央に搭載することにより、均一で安定な発光光源が得られる。
The
At this time, it is preferable to mount the
By mounting the light emitting element in the center of the upper surface pattern, a uniform and stable light emitting source can be obtained.
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples of the present invention, but the present invention is not limited to these.
（実施例１−５）
図１に示すような本発明の光学半導体装置に対し温度サイクル試験を実施し、発光素子と上面パターンとの接続状態を評価した。ここで用いた光学半導体装置の構成を以下に示す。
(Example 1-5)
A temperature cycle test was performed on the optical semiconductor device of the present invention as shown in FIG. 1 to evaluate the connection state between the light emitting element and the upper surface pattern. The structure of the optical semiconductor device used here is shown below.
［実施例１］
基板：５×５ｍｍ、シリコーン樹脂とガラス繊維布銅張積層板に上下面パターンを図２に示すような、第１のパターンと第２のパターンの幅が、上面パターンと下面パターンとで互いに略反転、Ｗ１＝１００μｍ、Ｗ２＝３００μｍ、ｄ＝２０００μｍ
発光素子：１×１ｍｍ ＬＥＤチップ、第１・２上面パターンの中央に載置し、金ワイヤーにて接続後、シリコーン樹脂（信越化学製：商品名ＬＰＳ−５５５５）に蛍光体を添加した樹脂にて封止して光学半導体装置を作成して、評価用試料とした。
[Example 1]
Substrate: 5 × 5 mm, top and bottom patterns of silicone resin and glass fiber cloth copper clad laminate as shown in FIG. 2, the widths of the first pattern and the second pattern are substantially the same between the top pattern and the bottom pattern Inversion, W 1 = 100 μm, W 2 = 300 μm, d = 2000 μm
Light emitting element: 1 × 1mm LED chip, placed in the center of the first and second upper surface patterns, connected with gold wire, and then added to a silicone resin (made by Shin-Etsu Chemical Co., Ltd .: trade name LPS-5555) with a phosphor added An optical semiconductor device was prepared by sealing and used as an evaluation sample.
［実施例２］(Ｗ２＝２Ｗ１の場合の実施例)
基板：５×５ｍｍ、シリコーン樹脂とガラス繊維布銅張積層板に上下面パターンを図２に示すような、第１のパターンと第２のパターンの幅が、上面パターンと下面パターンとで互いに略反転、Ｗ１＝１００μｍ、Ｗ２＝２００μｍ、ｄ＝１０００μｍ
発光素子：０．５×０．５ｍｍ ＬＥＤチップ、第１・２上面パターンの中央に載置し、金ワイヤーにて接続後、シリコーン樹脂（信越化学製：商品名ＬＰＳ−５５５５）に蛍光体を添加した樹脂にて封止して光学半導体装置を作成して、評価用試料とした。
[Example 2] (Example when W 2 = 2W 1 )
Substrate: 5 × 5 mm, top and bottom patterns of silicone resin and glass fiber cloth copper clad laminate as shown in FIG. 2, the widths of the first pattern and the second pattern are substantially the same between the top pattern and the bottom pattern Inversion, W 1 = 100 μm, W 2 = 200 μm, d = 1000 μm
Light-emitting element: 0.5 × 0.5mm LED chip, placed on the center of the 1st and 2nd upper surface pattern, connected with gold wire, then phosphor on silicone resin (manufactured by Shin-Etsu Chemical: LPS-5555). An optical semiconductor device was prepared by sealing with the added resin, and used as a sample for evaluation.
［実施例３］(基板のサイズが小さい場合の実施例)
基板：２×２ｍｍ、シリコーン樹脂とガラス繊維布銅張積層板に上下面パターンを図３に示すような、下面パターンにおける隙間が中央に位置、Ｗ１＝１００μｍ、Ｗ２＝２００μｍ、ｄ＝１５０μｍ
発光素子：０．５×０．５ｍｍ ＬＥＤチップ、第１・２上面パターンの中央に載置し、金ワイヤーにて接続後、シリコーン樹脂（信越化学製：商品名ＬＰＳ−５５５５）に蛍光体を添加した樹脂にて封止して光学半導体装置を作成して、評価用試料とした。
[Example 3] (Example when substrate size is small)
Substrate: 2 × 2 mm, upper and lower surface patterns on a silicone resin and glass fiber cloth copper clad laminate, as shown in FIG. 3, the gap in the lower surface pattern is located at the center, W 1 = 100 μm, W 2 = 200 μm, d = 150 μm
Light-emitting element: 0.5 × 0.5mm LED chip, placed on the center of the 1st and 2nd upper surface pattern, connected with gold wire, then phosphor on silicone resin (manufactured by Shin-Etsu Chemical: LPS-5555). An optical semiconductor device was prepared by sealing with the added resin, and used as a sample for evaluation.
［実施例４］(パターンがねじれの位置にある場合の実施例)
基板：２×２ｍｍ、シリコーン樹脂とガラス繊維布銅張積層板に上下面パターン：図４に示すような、それぞれの隙間の中心軸が互いに垂直方向（ねじれの位置）
発光素子：０．５×０．５ｍｍ ＬＥＤチップ、第１・２上面パターンの中央に載置し、金ワイヤーにて接続、シリコーン樹脂（信越化学製：商品名ＬＰＳ−５５５５）に蛍光体を添加した樹脂にて封止して光学半導体装置を作成して、評価用試料とした。
[Embodiment 4] (Embodiment when the pattern is in a twisted position)
Substrate: 2 × 2 mm, silicone resin and glass fiber cloth copper clad laminate, upper and lower surface pattern: as shown in FIG. 4, the central axes of the gaps are perpendicular to each other (twist position)
Light-emitting element: 0.5 × 0.5mm LED chip, placed in the center of the first and second upper surface patterns, connected with gold wire, and phosphor added to silicone resin (trade name LPS-5555 manufactured by Shin-Etsu Chemical) An optical semiconductor device was prepared by sealing with the prepared resin and used as an evaluation sample.
[実施例５]（パターンが円形の場合の実施例）
基板：５×５ｍｍ、シリコーン樹脂とガラス繊維布銅張積層板に上下面パターンを図６に示すような、上面パターンが円形状で、下面パターンにおける隙間が中央に位置、Ｗ１＝１００μｍ、Ｗ２＝３００μｍ、ｄ＝２０００μｍ
発光素子：１×１ｍｍ ＬＥＤチップ、第１・２上面パターンの中央に載置し、金ワイヤーにて接続後、シリコーン樹脂（信越化学製：商品名ＬＰＳ−５５５５）に蛍光体を添加した樹脂にて封止して光学半導体装置を作成して、評価用試料とした。
[Example 5] (Example when the pattern is circular)
Substrate: 5 × 5 mm, upper and lower surface patterns as shown in FIG. 6 on a silicone resin and glass fiber cloth copper-clad laminate, the upper surface pattern is circular, the gap in the lower surface pattern is located at the center, W 1 = 100 μm, W 2 = 300 μm, d = 2000 μm
Light emitting element: 1 × 1mm LED chip, placed in the center of the first and second upper surface patterns, connected with gold wire, and then added to a silicone resin (made by Shin-Etsu Chemical Co., Ltd .: trade name LPS-5555) with a phosphor added An optical semiconductor device was prepared by sealing and used as an evaluation sample.
上記光学半導体装置をそれぞれ５個ずつ準備し、それぞれに対し１０００サイクルの温度試験を実施した。
その結果、いずれの光学半導体装置にもワイヤーの断線は発生せず、光学半導体装置は正常に点灯した。一方、後述する比較例１〜３では、温度サイクル試験中にワイヤーの断線が発生する場合があった。
Five optical semiconductor devices were prepared, and a temperature test for 1000 cycles was performed on each of the optical semiconductor devices.
As a result, no wire breakage occurred in any of the optical semiconductor devices, and the optical semiconductor device was lit normally. On the other hand, in Comparative Examples 1 to 3 to be described later, the wire breakage may occur during the temperature cycle test.
以上のように、基板にシリコーン樹脂組成物を用いて耐熱性、耐久性を実現しつつ、シリコーン樹脂組成物の高い線膨張係数に起因する基板の歪みを大幅に抑制し、ワイヤーの断線を確実に抑制できることが確認できた。 As described above, while using the silicone resin composition for the substrate to achieve heat resistance and durability, the distortion of the substrate due to the high linear expansion coefficient of the silicone resin composition is greatly suppressed, and wire breakage is ensured It was confirmed that it can be suppressed.
（比較例１）(ｄ＝０の場合の比較例)
図５に示すような、上下面パターンの隙間が平行に配置され、それらの基板の幅方向の位置が部分的に一致する、すなわち、隙間の距離ｄが０である光学半導体装置を用いた以外、実施例１と同様に温度サイクル試験を実施し、同様に評価した。
その結果、５個の光学半導体装置のうち３個にワイヤー断線が発生してしまい、それら光学半導体装置は正常に点灯しなかった。図７はそのうちの１個の光学半導体装置におけるワイヤー断線の様子を示したものである。
(Comparative Example 1) (Comparative Example when d = 0)
As shown in FIG. 5, except for using an optical semiconductor device in which the gaps of the upper and lower surface patterns are arranged in parallel and the positions in the width direction of the substrates partially coincide, that is, the gap distance d is zero. A temperature cycle test was conducted in the same manner as in Example 1 and evaluated in the same manner.
As a result, wire breakage occurred in three of the five optical semiconductor devices, and these optical semiconductor devices did not light normally. FIG. 7 shows the state of wire breakage in one of the optical semiconductor devices.
（比較例２）(基板がシリコーン樹脂ではない場合の比較例)
基板として、ガラス繊維にエポキシ樹脂を含浸させ硬化させたものを用いた以外、比較例１と同様に温度サイクル試験を実施し、同様に評価した。
その結果、５個の光学半導体装置のうち２個にワイヤー断線が発生してしまい、それら光学半導体装置は正常に点灯しなかった。
(Comparative example 2) (Comparative example when the substrate is not silicone resin)
A temperature cycle test was carried out in the same manner as in Comparative Example 1 except that glass substrates were impregnated with epoxy resin and cured, and evaluated in the same manner.
As a result, wire breakage occurred in two of the five optical semiconductor devices, and these optical semiconductor devices did not light normally.
（比較例３−５）
以下に示すような光学半導体装置を用いた以外、実施例１と同様に温度サイクル試験を実施し、同様に評価した。
(Comparative Example 3-5)
A temperature cycle test was conducted in the same manner as in Example 1 except that an optical semiconductor device as shown below was used, and the evaluation was made in the same manner.
［比較例３］(ｄ＜Ｗ１の場合の比較例)
基板：２×２ｍｍ、シリコーン樹脂のガラス繊維布銅張積層板に上下面パターンを図２に示すような、第１のパターンと第２のパターンの幅が、上面パターンと下面パターンとで互いに略反転、Ｗ１＝１００μｍ、Ｗ２＝２００μｍ、ｄ＝８０μｍ
発光素子：０．５×０．５ｍｍ ＬＥＤチップ、第１・２上面パターンの中央に載置し、金ワイヤーにて接続後、シリコーン樹脂（信越化学製：商品名ＬＰＳ−５５５５）に蛍光体を添加した樹脂にて封止して光学半導体装置を作成して、評価用試料とした。
その結果、５個の光学半導体装置のうち２個にワイヤー断線が発生してしまい、それら光学半導体装置は正常に点灯しなかった。
[Comparative Example 3] (Comparative Example when d <W 1 )
Substrate: 2 × 2 mm, glass fiber cloth copper clad laminate of silicone resin, upper and lower surface patterns as shown in FIG. 2, the width of the first pattern and the second pattern are substantially the same between the upper surface pattern and the lower surface pattern Inversion, W 1 = 100 μm, W 2 = 200 μm, d = 80 μm
Light-emitting element: 0.5 × 0.5mm LED chip, placed on the center of the 1st and 2nd upper surface pattern, connected with gold wire, then phosphor on silicone resin (manufactured by Shin-Etsu Chemical: LPS-5555). An optical semiconductor device was prepared by sealing with the added resin, and used as a sample for evaluation.
As a result, wire breakage occurred in two of the five optical semiconductor devices, and these optical semiconductor devices did not light normally.
［比較例４］（Ｗ２＜２Ｗ１の場合の比較例）
基板：５×５ｍｍ、シリコーン樹脂とガラス繊維布銅張積層板に上下面パターンを図２に示すような、第１のパターンと第２のパターンの幅が、上面パターンと下面パターンとで互いに略反転、Ｗ１＝１００μｍ、Ｗ２＝１５０μｍ、ｄ＝２４００μｍ
発光素子：１×１ｍｍ ＬＥＤチップ、第１・２上面パターンの中央に載置し、金ワイヤーにて接続後、シリコーン樹脂（信越化学製：商品名ＬＰＳ−５５５５）に蛍光体を添加した樹脂にて封止して光学半導体装置を作成して、評価用試料とした。
上記、光学半導体装置の下面パターンを半田付けによりサポート板に接続したところ、半田ブリッジ発生による５個中１個の不灯発生があった。
[Comparative Example 4] (Comparative example in the case of W 2 <2W 1 )
Substrate: 5 × 5 mm, top and bottom patterns of silicone resin and glass fiber cloth copper clad laminate as shown in FIG. 2, the widths of the first pattern and the second pattern are substantially the same between the top pattern and the bottom pattern Inversion, W 1 = 100 μm, W 2 = 150 μm, d = 2400 μm
Light emitting element: 1 × 1mm LED chip, placed in the center of the first and second upper surface patterns, connected with gold wire, and then added to a silicone resin (made by Shin-Etsu Chemical Co., Ltd .: trade name LPS-5555) with a phosphor added An optical semiconductor device was prepared by sealing and used as an evaluation sample.
When the lower surface pattern of the optical semiconductor device was connected to the support plate by soldering, one out of five lights was not generated due to the solder bridge.
［比較例５］（Ｗ１＜１００μｍ未満の比較例）
基板：２×２ｍｍ、シリコーン樹脂のガラス繊維布銅張積層板に上下面パターンを図２に示すような、第１のパターンと第２のパターンの幅が、上面パターンと下面パターンとで互いに略反転、Ｗ１＝８０μｍ、Ｗ２＝２００μｍ、ｄ＝１００μｍになるようにエッチングによってパターンを形成しようとしたが、５枚中２枚でエッチング不良による短絡が発生したため、以後の評価を断念した。
[Comparative Example 5] (Comparative Example with W 1 <100 μm)
Substrate: 2 × 2 mm, glass fiber cloth copper clad laminate of silicone resin, upper and lower surface patterns as shown in FIG. 2, the width of the first pattern and the second pattern are substantially the same between the upper surface pattern and the lower surface pattern An attempt was made to form a pattern by inversion so that W 1 = 80 μm, W 2 = 200 μm, and d = 100 μm. However, two of the five sheets caused a short circuit due to etching failure, and the subsequent evaluation was abandoned.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
１…光学半導体装置、 ２…基板、 ３ａ…第１の上面パターン、
３ｂ…第２の上面パターン、 ４ａ…第１の下面パターン、
４ｂ…第２の下面パターン、 ５…発光素子、 ６ａ、６ｂ…貫通孔、
７、８…隙間、 ７ａ、８ａ…隙間の中心軸、 ９…ワイヤー、
１０…導電性材料、 １１…非導電性材料。
DESCRIPTION OF
3b ... 2nd upper surface pattern, 4a ... 1st lower surface pattern,
4b ... 2nd lower surface pattern, 5 ... Light emitting element, 6a, 6b ... Through-hole,
7, 8 ... Gap, 7a, 8a ... Center axis of the gap, 9 ... Wire,
10 ... conductive material, 11 ... non-conductive material.
Claims (6)
該基板の上面に形成され、線幅Ｗ１の隙間を介して隣接して配置された第１及び第２の上面パターンと、
前記基板の下面に形成され、線幅Ｗ２の隙間を介して隣接して配置された第１及び第２の下面パターンと、
前記第１の上面パターン上に搭載され、前記第１及び第２の上面パターンと電気的に接続する発光素子とを具備し、
前記基板は、前記第１及び第２の上面パターンと前記第１及び第２の下面パターンをそれぞれ電気的に接続するための貫通孔を有する光学半導体装置であって、
前記上面パターンの隙間と前記下面パターンの隙間は、前記線幅Ｗ１以上の前記基板の幅方向の距離ｄを有して平行に配置されるか、又は、該隙間のそれぞれの中心軸がねじれの位置となるように配置されることを特徴とする光学半導体装置。 A substrate obtained by impregnating and curing a silicone resin composition in a fiber reinforcement;
Is formed on the upper surface of the substrate, and the first and second upper surface patterns disposed adjacent through a gap of the line width W 1,
Formed on the lower surface of the substrate, a first and a second lower surface pattern disposed adjacent through a gap of the line width W 2,
A light emitting device mounted on the first upper surface pattern and electrically connected to the first and second upper surface patterns;
The substrate is an optical semiconductor device having a through hole for electrically connecting the first and second upper surface patterns and the first and second lower surface patterns, respectively.
Wherein one clearance gap between the lower surface pattern of the upper surface pattern is arranged parallel to a width direction of the distance d of the line width W 1 or the substrate, or the respective central axes twisting of the gap An optical semiconductor device, wherein the optical semiconductor device is arranged so that
The optical semiconductor device according to any one of claims 1 to 4, wherein an inner wall of the through hole is plated, and the through hole is filled with a non-conductive material. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013078266A JP2014203942A (en) | 2013-04-04 | 2013-04-04 | Optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013078266A JP2014203942A (en) | 2013-04-04 | 2013-04-04 | Optical semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014203942A true JP2014203942A (en) | 2014-10-27 |
Family
ID=52354123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013078266A Pending JP2014203942A (en) | 2013-04-04 | 2013-04-04 | Optical semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014203942A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017135148A (en) * | 2016-01-25 | 2017-08-03 | スタンレー電気株式会社 | Semiconductor device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013066A (en) * | 2005-07-04 | 2007-01-18 | Element Denshi:Kk | Light emitting device |
| JP2008159791A (en) * | 2006-12-22 | 2008-07-10 | Nichia Chem Ind Ltd | Light emitting device and manufacturing method thereof |
| JP2009026981A (en) * | 2007-07-20 | 2009-02-05 | Stanley Electric Co Ltd | Light emitting device |
| JP2011521481A (en) * | 2008-05-28 | 2011-07-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Optoelectronic semiconductor components and printed circuit boards |
| JP2011204838A (en) * | 2010-03-25 | 2011-10-13 | Citizen Holdings Co Ltd | Method for manufacturing semiconductor light-emitting device |
| JP2012151191A (en) * | 2011-01-17 | 2012-08-09 | Ibiden Co Ltd | Wiring board for led, light emitting module, manufacturing method of the wiring board for the led, and manufacturing method of the light emitting module |
| JP2012212824A (en) * | 2011-03-31 | 2012-11-01 | Hitachi Chem Co Ltd | Led mount substrate |
-
2013
- 2013-04-04 JP JP2013078266A patent/JP2014203942A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013066A (en) * | 2005-07-04 | 2007-01-18 | Element Denshi:Kk | Light emitting device |
| JP2008159791A (en) * | 2006-12-22 | 2008-07-10 | Nichia Chem Ind Ltd | Light emitting device and manufacturing method thereof |
| JP2009026981A (en) * | 2007-07-20 | 2009-02-05 | Stanley Electric Co Ltd | Light emitting device |
| JP2011521481A (en) * | 2008-05-28 | 2011-07-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Optoelectronic semiconductor components and printed circuit boards |
| JP2011204838A (en) * | 2010-03-25 | 2011-10-13 | Citizen Holdings Co Ltd | Method for manufacturing semiconductor light-emitting device |
| JP2012151191A (en) * | 2011-01-17 | 2012-08-09 | Ibiden Co Ltd | Wiring board for led, light emitting module, manufacturing method of the wiring board for the led, and manufacturing method of the light emitting module |
| JP2012212824A (en) * | 2011-03-31 | 2012-11-01 | Hitachi Chem Co Ltd | Led mount substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017135148A (en) * | 2016-01-25 | 2017-08-03 | スタンレー電気株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101375392B (en) | Package of light emitting diode and method for manufacturing the same | |
| JP4085917B2 (en) | Circuit components for high thermal conductivity light emitting devices and high heat dissipation modules | |
| JP6414485B2 (en) | Light emitting device | |
| CN101213892B (en) | Light emitting diode package and manufacturing method thereof | |
| KR101303595B1 (en) | A heat radiating printed circuit board, method of manufacturing the heat radiating printed circuit board, backlight unit including the heat radiating printed circuit board and liquid crystal display including the same | |
| JP2011044593A (en) | Led substrate and led package | |
| KR20170084562A (en) | Package substrate | |
| KR20150113204A (en) | Light-emitting module | |
| TWI590494B (en) | Optical semiconductor device package, its manufacturing method, and optical semiconductor device and its manufacturing method | |
| JP5767160B2 (en) | Manufacturing method of substrate for optical semiconductor device | |
| JP2014203942A (en) | Optical semiconductor device | |
| JP6031148B2 (en) | Optical semiconductor device substrate and optical semiconductor device | |
| JP5716324B2 (en) | Light source device and electronic apparatus | |
| JP5770674B2 (en) | Optical semiconductor device substrate, method for manufacturing the same, and optical semiconductor device | |
| JP2007201104A (en) | Light emitting device | |
| CN102711364B (en) | Printed circuit board realizing weldable metal mini-heat-radiators by metal aluminum and manufacturing method of printed circuit board | |
| JP5653893B2 (en) | Laminated board | |
| JP3969370B2 (en) | Manufacturing method of high thermal conductivity circuit components | |
| JP5625637B2 (en) | Light source device and electronic apparatus | |
| JP5851875B2 (en) | Method for manufacturing package for optical semiconductor device and method for manufacturing optical semiconductor device | |
| KR101306831B1 (en) | Printed circuit board and method of manufacturing the same | |
| KR20170067459A (en) | Package substrate | |
| WO2012008233A1 (en) | Surface mount light-emitting device, and display unit | |
| JP2010251455A (en) | Semiconductor device | |
| JP2019021929A (en) | Light-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160506 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161018 |