[go: up one dir, main page]

JP2015173141A - コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法 - Google Patents

コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法 Download PDF

Info

Publication number
JP2015173141A
JP2015173141A JP2014047430A JP2014047430A JP2015173141A JP 2015173141 A JP2015173141 A JP 2015173141A JP 2014047430 A JP2014047430 A JP 2014047430A JP 2014047430 A JP2014047430 A JP 2014047430A JP 2015173141 A JP2015173141 A JP 2015173141A
Authority
JP
Japan
Prior art keywords
capacitor
paste
substrate
electrodes
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014047430A
Other languages
English (en)
Inventor
豊高 島部
Toyotaka Shimabe
豊高 島部
金子　昌弘
Masahiro Kaneko
昌弘 金子
俊樹 古谷
Toshiki Furuya
俊樹 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014047430A priority Critical patent/JP2015173141A/ja
Priority to US14/644,289 priority patent/US9655249B2/en
Publication of JP2015173141A publication Critical patent/JP2015173141A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 電極間でマイグレーションを生じないコンデンサを内蔵するコンデンサ内蔵基板の提供。
【解決手段】 コンデンサの電極は、コンデンサ本体の内部電極に接続されたＮｉペースト１１６と、該導電性ペーストを覆う銅めっき１１４から成る。銅めっき形成に密着性の高いピロリン酸銅めっきを用いても、Ｎｉペーストがガラス成分を含まないため、製造工程で内蔵の際に真空状態にされてもカリウムイオンが飛散することが無く、マイグレーションが発生しない。
【選択図】 図１

Description

本発明は、コンデンサを内蔵しているコンデンサ内蔵基板、及び該コンデンサ内蔵基板の製造方法に関する。
ＣＰＵを搭載するパッケージ基板等においては、ＣＰＵへの供給電力を強化するためチップコンデンサ等が表面実装されている。ここで、ＣＰＵとチップコンデンサとの配線長を短縮して、更に供給電力の電圧を安定させるため、パッケージ基板内にチップコンデンサを埋め込む構成が採用される。特許文献１は、チップコンデンサを内蔵するコンデンサ内蔵基板を開示している。特許文献１でチップコンデンサの電極は、金属のメタライズ膜からなり、金属のメタライズ膜上に導電性ペーストを設け、更に、めっき膜で被覆している。更に、微小なチップコンデンサでは、メタライズ膜を廃して、ガラス成分を含むＣｕペーストを設け、該Ｃｕペースト上にめっき膜を設けている。
特開２００１−３５２１４１号公報
メタライズ膜を廃して、ガラス成分を含むＣｕペーストをコンデンサ本体に直接設け、該Ｃｕペースト上にＣｕめっき膜を設けた構成のチップコンデンサをコンデンサ内蔵基板に内蔵した場合、電極間の距離が１５０μｍ以下に成ると、両電極でマイグレーションが発生することが試験結果から明らかになった。
この原因を本発明者が検討したところ、ガラス成分を含むＣｕペーストを用いた場合、ガラス成分由来の空孔がＣｕペースト表面にでき、Ｃｕペースト上に密着性の高いピロリン酸銅めっきを形成した際に、該空孔内にカリウムイオンが残り、該チップコンデンサ上に層間樹脂絶縁層を積層する際に、密着性を高めるため真空状態にすると、空孔内からカリウムイオンが引き出され飛散して、電極間のコンデンサ表面に付着し、該カリウムイオンによってマイグレーションが発生するためであることが明らかになった。
本発明の目的は、電極間でマイグレーションを生じないコンデンサを内蔵するコンデンサ内蔵基板及び該コンデンサ内蔵基板の製造方法を提供することである。
本発明は、絶縁基材に導体層及び絶縁層を積層して成り、コンデンサを前記絶縁基材に内蔵するコンデンサ内蔵基板である。そして、前記コンデンサは、内部電極とセラミック誘電体とを交互に積層して成り、一対の外部電極を備える積層セラミックコンデンサであり、前記コンデンサは長辺と短辺とを備える立方形状であって、対向する長辺側に前記一対の外部電極が設けられ、前記一対の外部電極間の距離は、３０μｍ以上、２００μｍ以下であり、前記外部電極は、前記内部電極に接続された導電性ペーストと、該導電性ペーストを覆う銅めっきから成り、前記導電性ペーストは、Ｎｉペースト又はガラス成分５〜４０％のＣｕペーストである。
本発明のコンデンサ内蔵基板の製造方法は、誘電体ペーストと内部電極とを積層した長辺と短辺とを備える立方形状の積層体を形成することと、前記積層体の長辺にＮｉペーストを塗布することと、前記積層体及び前記Ｎｉペーストを同時焼成することと、前記Ｎｉペースト上にピロリン酸銅めっきでＣｕめっき膜を形成して外部電極とし、積層セラミックコンデンサを完成することと、絶縁層の開口に前記積層セラミックコンデンサを収容することと、真空状態で、前記絶縁層上に層間樹脂絶縁層を積層することと、前記層間樹脂絶縁層を貫通し前記電極に至るビア導体を、各電極に対して複数個形成することとを備える。
本発明のコンデンサ内蔵基板は、内蔵されるコンデンサが大容量の積層セラミックコンデンサであり、コンデンサは長辺と短辺とを備える立方形状であって、対向する長辺側に一対の電極が設けられたため、電極の長さが長くなり、複数のビア導体を接続することが可能となり、電源配線のインピーダンスを低減できる。ここで、電極間の距離は１５０μｍ以下であるが、電極は、コンデンサ本体の内部電極に接続された導電性ペーストと、該導電性ペーストを覆う銅めっきから成り、導電性ペーストはＮｉペーストから成る。銅めっき形成に密着性の高いピロリン酸銅めっきを用いても、ガラス成分を含まないため、内蔵の際に真空状態にされてもカリウムイオンが飛散することが無く、マイグレーションが発生しない。ここで、電極間の距離が７０μｍ未満になると、絶縁距離が短すぎて信頼性が低下する。また、導電性ペーストとしてＣｕペーストを用いても、ガラス成分を５〜４０％にすることで、カリウムイオンの飛散を抑えることができる。
本発明のコンデンサ内蔵基板の製造方法は、積層体の長辺にＮｉペーストを塗布し、積層体及びペーストを同時焼成し、Ｎｉペースト上にピロリン酸銅めっきでＣｕめっき膜を形成して電極とし、積層セラミックコンデンサを完成する。ピロリン酸銅めっきを用いることで、Ｎｉペーストとの密着性の高いＣｕめっき膜を形成できる。絶縁層の開口に積層セラミックコンデンサを収容し、真空状態で、絶縁層上に層間樹脂絶縁層を積層する。このため、絶縁層と層間樹脂絶縁層との密着性が高い。ここで、導電性ペーストは、Ｎｉペーストから成り、ガラス成分を含まないため、積層の際に真空状態にされてもカリウムイオンが飛散することが無く、マイグレーションが発生しない。層間樹脂絶縁層を貫通し電極に至るビア導体を、各電極に対して複数個形成する。ここで、積層体の長辺に電極が設けられたため、電極の長さが長くなり、複数のビア導体を接続することが可能となり、電源配線のインピーダンスを低減できる。
本発明の第１実施形態に係るコンデンサ内蔵基板の断面図 第１実施形態のコンデンサ内蔵基板の製造工程図 第１実施形態のコンデンサ内蔵基板の製造工程図 第１実施形態のコンデンサ内蔵基板の製造工程図 第１実施形態のコンデンサ内蔵基板の製造工程図 第１実施形態のコンデンサ内蔵基板の製造工程図 第１実施形態のコンデンサの平面図及び断面図 第１実施形態のコンデンサの製造工程図 第２実施形態のコンデンサの平面図及び断面図 第２実施形態のコンデンサの製造工程図 第２実施形態の改変例に係るコンデンサの平面図及び断面図
[第１実施形態]
本発明の第１実施形態に係るコンデンサ内蔵基板１０の断面が図１に示される。コンデンサ内蔵基板１０は、第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）とを有するコア基板３０を有している。
コア基板３０はキャビティ（開口部）２０を有している。本実施形態では、キャビティ２０はコア基板３０を貫通している。
キャビティ２０の内部には、コンデンサ１１０が収容されている。キャビティ２０の側壁とコンデンサ１１０との隙間には樹脂５０が充填されている。これにより、コンデンサ１１０がキャビティ２０の内部において固定されている。
コア基板３０の第１面Ｆ上には導体層３４Ｆが、第２面Ｓ上には導体層３４Ｓが形成されている。コア基板３０は、複数の貫通孔３１を有しており、貫通孔３１の内部には、導体層３４Ｆ、３４Ｓを接続するスルーホール導体３６が形成されている。
スルーホール導体３６は、貫通孔３１内をめっきで充填することにより形成される。貫通孔３１は、コア基板３０の第１面Ｆに開口する第１開口部３１ｆと、第２面Ｓに開口する第２開口部３１ｓとで形成されている。第１開口部３１ｆは第１面から第２面に向かってテーパしているとともに、第２開口部３１ｓは第２面から第１面に向かってテーパしており、該第１開口部３１ｆと該第２開口部３１ｓはコア基板３０の内部で繋がっている。
コア基板３０の第１面Ｆとコンデンサ１１０上に上側のビルドアップ層５５Ｆが形成されている。上側のビルドアップ層は、コア基板３０の第１面Ｆとコンデンサ１１０上に形成されている絶縁層５０Ｆと、その絶縁層５０Ｆ上の導体層５８Ｆと、絶縁層５０Ｆの内部に設けられ導体層５８Ｆと導体層３４Ｆとを接続するビア導体６０Ｆとを有する。絶縁層５０Ｆの内部には、さらに導体層５８Ｆと後述するコンデンサ１１０の電極とを接続するビア導体６０Ｆａが設けられている。
上側のビルドアップ層５５Ｆは、さらに絶縁層５０Ｆ上及び導体層５８Ｆ上に設けられている絶縁層１５０Ｆと、絶縁層１５０Ｆ上の導体パターン１５８Ｆと、絶縁層１５０Ｆの内部に設けられ導体層５８Ｆと導体パターン１５８Ｆとを接続するビア導体１６０Ｆとを有する。
コア基板３０の第２面Ｓ上とコンデンサ１１０上とには、下側のビルドアップ層５５Ｓが形成されている。すなわち、この下側のビルドアップ層５５Ｓの構成は、上側のビルドアップ層５５Ｆと同様であるので、説明は省略する。
上側のビルドアップ層５５上には、開口７１Ｆを有するソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層上には開口７１Ｓを有するソルダーレジスト層７０Ｓが形成されている。ソルダーレジスト層７０Ｆ、７０Ｓの開口７１Ｆ、７１Ｓにより露出している導体パターン１５８Ｆ、１５８Ｓは、後述する半田バンプが形成されるパッドとして機能する。パッド上には、Ｎｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕなどの金属膜７２、７４が形成され、その金属膜上に半田バンプ７６Ｆ、７６Ｓが形成されている。上側のビルドアップ層上に形成されている半田バンプ７６Ｆを介してＩＣチップがコンデンサ内蔵基板１０に搭載される。下側のビルドアップ層上に形成されている半田バンプ７６Ｓを介してコンデンサ内蔵基板１０はマザーボードに搭載される。
図７（Ａ）は、コンデンサ内蔵基板に内蔵されたコンデンサの平面図であり、図７（Ｂ）は図７（Ａ）のｂ１−ｂ１断面を示し、図７（Ｃ）は図７（Ａ）のｃ１−ｃ１断面を示す。図７（Ｃ）は、図１中のコンデンサの断面に相当する。
コンデンサ１１０は、小型で容量の大きな積層セラミックコンデンサ（ＭＬＣＣ）からなる。該コンデンサは、ＢａＴｉＯ３から主として成る誘電体層１２２とＮｉ製の内部電極１２４とを交互に積層して成る本体部１２０と、電極１１２Ｐ、１１２Ｍとから成る。本体部１２０は長辺１２０Ｌと短辺１２０Ｓとを備える立方形状であって、長辺１２０側に横長の電極１１２Ｐ、１１２Ｍが設けられる。電極１１２Ｐ−電極１１２Ｍ間の距離ｄ１は、７０μｍ以上、１５０μｍ以下である。第１実施形態では、立方形状の長辺１２０Ｌに電極１１２Ｐ、１１２Ｍを設けるため、電極が細長くなり、図中に鎖線で示すようにビア導体６０Ｆａの底部６０Ｆａｂが５箇所接続できる（図１参照）。即ち、１つの電極に複数個のビア導体が接続できるので、電源配線のインピーダンスを低減することができる。
他方、電極を短辺に設けるのと比較し、同じ大きさのコンデンサでも電極間の距離が短くなる。このため、第１実施形態では、間隔１５０μｍ以下でも電極１１２Ｐ、１１２Ｍ間でマイグレーションが生じないように本体部１２０の端部まで延在している内部電極１２４と接触するようにＮｉペースト１１６が長辺１２０Ｌ側に設けられ、該Ｎｉペースト１１６がＣｕめっき膜１１４で被覆されている。
図８は第１実施形態のコンデンサの製造工程を示している。
（１）ＢａＴｉＯ３から成る誘電体層１２２αとＮｉ製の内部電極層１２４αとが交互に積層され積層体１２０αが形成される（図８（Ａ））。
（２）積層体１２０αの端部まで延在している内部電極層１２４αと接触するようにＮｉペースト層１１６αが積層体の長辺１２０Ｌ側に塗布される（図８（Ｂ））。Ｎｉペースト層は、Ｎｉ粉とＴｉＢａベース成分から主として成る。
（３）積層体１２０αとＮｉペースト層１１６αが同時焼成され、本体部１２０とＮｉペースト１１６が形成される（図８（Ｃ））。
（４）ピロリン酸銅（Ｃｕ7 Ｐ2 Ｏ7）とピロリン酸カリウム（Ｋ4 Ｐ2 Ｏ7）を用いるピロリン酸銅めっきによって、Ｎｉペースト１１６上にＣｕめっき膜１１４が被覆され、水洗工程を経てコンデンサ１１０が完成される（図８（Ｄ））。
第１実施形態のコンデンサ内蔵基板は、内蔵されるコンデンサ１１０が大容量の積層セラミックコンデンサである。コンデンサは長辺１２０Ｌと短辺１２０Ｓとを備える立方形状である。対向する長辺１２０Ｌ側に一対の電極１１２Ｐ、１１２Ｍが設けられたため、電極の長さが長くなり、複数のビア導体６０Ｆａを接続することが可能となり、電源配線のインピーダンスを低減できる。ここで、電極１１２Ｐ−１１２Ｍ間の距離は１５０μｍ以下であるが、電極は、コンデンサ本体の内部電極に接続されたＮｉペースト１１６と、該導電性ペーストを覆う銅めっき１１４から成る。銅めっき形成に密着性の高いピロリン酸銅めっきを用いても、Ｎｉペーストがガラス成分を含まないため、後述する製造工程で内蔵の際に真空状態にされてもカリウムイオンが飛散することが無く、マイグレーションが発生しない。ここで、電極間の距離が７０μｍ未満になると、絶縁距離が短すぎて信頼性が低下する。一方、電極間の距離が１５０μｍを越える場合、既存のガラス成分を含む導電ペーストを用いてもマイグレーションが発生し難い。
第１実施形態のコンデンサ内蔵基板の製造方法は、積層体１２０αの長辺にＮｉペースト層１１６αを塗布し、積層体及びペーストを同時焼成し、Ｎｉペースト１１６上にピロリン酸銅めっきでＣｕめっき膜１１４を形成して電極１１２Ｐ、１１２Ｍとし、積層セラミックコンデンサを完成する。ピロリン酸銅めっきを用いることで、Ｎｉペースト１１６との密着性の高いＣｕめっき膜１１４を形成できる。後述する工程で、絶縁層の開口に積層セラミックコンデンサを収容し、真空状態で、絶縁層上に層間樹脂絶縁層を積層する。このため、絶縁層と層間樹脂絶縁層との密着性が高い。ここで、Ｎｉペーストが用いられ、ガラス成分を含まないため、積層の際に真空状態にされてもカリウムイオンが飛散することが無く、マイグレーションが発生しない。層間樹脂絶縁層５０Ｆ、５０Ｓを貫通し電極に至るビア導体６０Ｆａ、６０Ｓａが、各電極１１２Ｐ、１１２Ｍに対して複数個形成される。ここで、積層体の長辺に電極が設けられたため、電極の長さが長くなり、複数のビア導体を接続することが可能となり、電源配線のインピーダンスを低減できる。
第１実施形態のコンデンサ内蔵基板１０の製造方法が図２〜図６に示される。
（１）絶縁性基材１８とその両面に銅箔３２が積層されている両面銅張積層板３０ｚが出発材料である。絶縁性基材は第１面Ｆとその第１面と反対側の第２面Ｓを有する。銅箔３２の表面に図示されない黒化処理が施される（図２（Ａ））。
（２）絶縁性基材１８の第１面Ｆ側へレーザが照射される。絶縁性基材の第１面から第２面に向けて細くなっている第１開口部３１ｆが形成される（図２（Ｂ））。
（３）絶縁性基材１８の第２面Ｓ側へレーザが照射される。絶縁性基材の第２面から第１面に向けて細くなっている第２開口部３１ｓが形成される（図２（Ｃ））。第２開口部３１ｓは絶縁性基材内で第１開口部３１ｆと繋がりスルーホール導体用の貫通孔３１が形成される。
（４）無電解めっき処理により無電解めっき膜３３が貫通孔３１の内壁と銅箔３２上に形成される（図２（Ｄ））。
（５）電解めっき処理により、無電解めっき膜３３上に電解めっき膜３７が形成される。貫通孔内にスルーホール導体３６が形成される。スルーホール導体３６は貫通孔の内壁に形成されている無電解めっき膜３３と貫通孔を充填している電解めっき膜３７で形成される（図２（Ｅ））。
（６）コア基板３０の表面の電解めっき膜３７に所定パターンのエッチングレジスト３５が形成される（図２（Ｆ））。
（７）エッチングレジストから露出する電解めっき膜３７、無電解めっき膜３３、銅箔３２が除去される。その後、エッチングレジストが除去され導体層３４Ｆ、３４Ｓ及びスルーホール導体３６が形成される（図３（Ａ））。
（８）絶縁性基材１８の中央部にコンデンサを収容するための開口２０がレーザにより形成され、コア基板３０が完成する（図３（Ｂ））。
（９）コア基板３０の第２面Ｓにテープ９４が貼られる。開口２０はテープで塞がれる（図３（Ｃ））。テープ９４の例としてＰＥＴフィルムが挙げられる。
（１０）開口２０により露出するテープ９４上にコンデンサ１１０が置かれる（図３（Ｄ））。コア基材の開口２０に収容されるコンデンサの厚みはコア基材の厚みの３０％〜１００％である。
（１１）真空引きがなされ、コア基板３０の第１面Ｆ上にＢ−ステージのプリプレグ５０Ｆαが積層される。加熱プレスによりプリプレグから樹脂が開口内にしみ出て、開口２０が充填剤（樹脂充填剤）５０で充填される（図３（Ｅ））。開口の内壁とコンデンサ間の隙間が充填剤で満たされる。コンデンサがコア基材に固定される。プリプレグの代わりに層間絶縁層用樹脂フィルムが積層されてもよい。プリプレグはガラスクロスなどの補強材を有するが層間樹脂層用樹脂フィルムは補強材を有していない。両者ともガラス粒子などの無機粒子を含むことが好ましい。充填剤はシリカなどの無機粒子を含んでいる。
（１２）テープ剥離後（図４（Ａ））、真空引きがなされ、コア基板３０の第２面Ｓ上にＢ−ステージのプリプレグが積層される。コア基材の第１面と第２面上のプリプレグが硬化される。コア基材の第１面と第２面上に絶縁層（層間樹脂絶縁層）５０Ｆ、５０Ｓが形成される（図４（Ｂ））。ここで、コア基板と層間樹脂絶縁層との積層の際に、真空引きがなされるため、両者の密着性が高い。一方、上述したように、コンデンサの電極にＮｉペーストが用いられ、ガラス成分を含まないため、積層の際に真空状態においてもカリウムイオンが飛散することが無く、マイグレーションの原因とならない。
（１３）第１面側からＣＯ２ガスレーザにて絶縁層５０Ｆにコンデンサ１１０の電極１１２Ｐ、１１２Ｍ（図７（Ａ）参照）、導体層３４Ｆ、スルーホール導体３６に至るビア導体用の開口５１Ｆが形成される。第２面側から絶縁層５０Ｓにコンデンサ１１０の電極１１２Ｐ、１１２Ｍ（図７（Ａ）参照）、導体層３４Ｓ、スルーホール導体３６に至るビア導体用の開口５１Ｓが形成される（図４（Ｃ））。絶縁層５０Ｆ、５０Ｓに粗面が形成される（図示せず）。
（１４）無電解めっき処理により、ビア導体用の開口の内壁と絶縁層上に無電解めっき膜５２が形成される（図４（Ｄ））。
（１５）無電解めっき膜５２上にめっきレジスト５４が形成される（図５（Ａ））。
（１６）次に、電解めっき処理により、めっきレジストから露出する無電解めっき膜上に電解めっき膜５６が形成される（図５（Ｂ））。
（１７）続いて、アミン溶液を用いてめっきレジスト５４が除去される。その後、電解銅めっき膜から露出する無電解めっき膜５２がエッチングにて除去され、無電解めっき膜５２と電解めっき膜５６からなる導体層５８Ｆ、５８Ｓが形成される。導体層５８Ｆ、５８Ｓは複数の導体回路やビア導体のランドを含む。同時に、ビア導体６０Ｆ、６０Ｓや接続ビア導体６０Ｆａ、６０Ｓａが形成される（図５（Ｃ））。ビア導体６０Ｆ、６０Ｓはコア基材の導体層やスルーホール導体と絶縁層上の導体層５８Ｆ、５８Ｓを接続している。接続ビア導体６０Ｆａ、６０Ｓａは図７（Ａ）に示すコンデンサの電極１１２Ｐ、１１２Ｍと絶縁層上の導体層５８Ｆを接続している。
（１８）図４（Ａ）〜図５（Ｃ）の処理が繰り返され、絶縁層５０Ｆ、５０Ｓ上に最上と最下の絶縁層１５０Ｆ、１５０Ｓが形成される。最上と最下の絶縁層１５０Ｆ、１５０Ｓ上に導体層１５８Ｆ、１５８Ｓが形成される。最上と最下の絶縁層１５０Ｆ、１５０Ｓにビア導体１６０Ｆ、１６０Ｓが形成され、導体層５８Ｆ、５８Ｓと導体層１５８Ｆ、１５８Ｓはそれらのビア導体１６０Ｆ、１６０Ｓで接続される（図５（Ｄ））。
（１９）上側のビルドアップ層５５Ｆ上に開口７１Ｆを有するソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層５５Ｓ上に開口７１Ｓを有するソルダーレジスト層７０Ｓが形成される（図６（Ａ））。開口７１Ｆ、７１Ｓは導体層やビア導体の上面を露出する。その部分はパッドとして機能する。
（２０）パッド上にニッケル層７２とニッケル層７２上の金層７４で形成される金属膜が形成される（図６（Ｂ））。ニッケル−金層以外にニッケル−パラジウム−金層からなる金属膜が挙げられる。
（２１）この後、上側のビルドアップ層のパッドに半田バンプ７６Ｆが形成され、下側のビルドアップ層のパッドに半田バンプ７６Ｓが形成される。半田バンプを有するコンデンサ内蔵基板１０が完成する（図１）。
半田バンプ７６Ｆを介してＩＣチップがコンデンサ内蔵基板１０へ実装される（図示せず）。その後、半田バンプ７６Ｓを介してコンデンサ内蔵基板がマザーボードに搭載される。
[第２実施形態]
第２実施形態のコンデンサ内蔵基板のコンデンサは、第１実施形態のコンデンサと異なる。
図９（Ａ）は、コンデンサ内蔵基板に内蔵されたコンデンサの平面図であり、図９（Ｂ）は図９（Ａ）のｂ２−ｂ２断面を示し、図９（Ｃ）は図９（Ａ）のｃ２−ｃ２断面を示す。
コンデンサ１１０は、小型で容量の大きな積層セラミックコンデンサ（ＭＬＣＣ）からなる。該コンデンサは、ＢａＴｉＯ３から主として成る誘電体層１２２とＮｉ製の内部電極１２４とを交互に積層して成る本体部１２０と、電極１１２Ｐ、１１２Ｍとから成る。本体部１２０は長辺１２０Ｌと短辺１２０Ｓとを備える立方形状であって、長辺１２０側に横長の電極１１２Ｐ、１１２Ｍが設けられる。電極１１２Ｐ−電極１１２Ｍ間の距離ｄ２は、７０μｍ以上、１５０μｍ以下である。第２実施形態では、立方形状の長辺１２０Ｌに電極１１２Ｐ、１１２Ｍを設けるため、電極が細長くなり、図中に鎖線で示すようにビア導体６０Ｆａの底部６０Ｆａｂが５箇所接続できる。即ち、１つの電極に複数個のビア導体が接続できるので、電源配線のインピーダンスを低減することができる。
他方、電極を短辺に設けるのと比較し、同じ大きさのコンデンサでも電極間の距離が短くなる。このため、第１実施形態では、間隔１５０μｍ以下でも電極１１２Ｐ、１１２Ｍ間でマイグレーションが生じないように本体部１２０の端部まで延在している内部電極１２４と接触するようにＣｕペースト１１８が長辺１２０Ｌ側に設けられ、該Ｃｕペースト１１８がＣｕめっき膜１１４で被覆されている。
図１０は第１実施形態のコンデンサの製造工程を示している。
（１）ＢａＴｉＯ３から成る誘電体層１２２αとＮｉ製の内部電極層１２４αとが交互に積層され積層体１２０αが形成される（図１０（Ａ））。
（２）積層体１２０αが焼成され、本体部１２０が形成される（図１０（Ｂ））。
（３）本体部１２０の端部まで延在している内部電極１２４と接触するようにＣｕペースト層１１８が積層体の長辺１２０Ｌ側に塗布される（図１０（Ｃ））。Ｃｕペースト層は、Ｃｕ粉と５〜４０％のガラス成分から主として成る。
（４）ピロリン酸銅（Ｃｕ7 Ｐ2 Ｏ7）とピロリン酸カリウム（Ｋ4 Ｐ2 Ｏ7）を用いるピロリン酸銅めっきによって、Ｃｕペースト１１８上にＣｕめっき膜１１４が被覆され、水洗工程を経てコンデンサ１１０が完成される（図１０（Ｄ））。
第２実施形態のコンデンサ内蔵基板は、内蔵されるコンデンサ１１０が大容量の積層セラミックコンデンサである。コンデンサは長辺１２０Ｌと短辺１２０Ｓとを備える立方形状である。対向する長辺１２０Ｌ側に一対の電極１１２Ｐ、１１２Ｍが設けられたため、電極の長さが長くなり、複数のビア導体６０Ｆａを接続することが可能となり、電源配線のインピーダンスを低減できる。ここで、電極１１２Ｐ−１１２Ｍ間の距離は１５０μｍ以下であるが、電極は、コンデンサ本体の内部電極に接続されたＣｕペースト１１８と、該導電性ペーストを覆う銅めっき１１４から成る。銅めっき形成に密着性の高いピロリン酸銅めっきを用いても、Ｃｕペーストがガラス成分を４０％以上含まないため、製造工程で内蔵の際に真空状態にされてもカリウムイオンの飛散量が少なく、マイグレーションの原因とならない。なお、Ｃｕペースト中のガラス成分が５％未満になると、Ｃｕペーストと積層セラミックコンデンサ中のＢａＴｉＯ３から成る誘電体層との密着性が低下する。
[第２実施形態の改変例]
図１１は、第２実施形態の改変例に係るコンデンサ内蔵基板のコンデンサを示す。
図１１（Ａ）は、コンデンサ内蔵基板に内蔵されたコンデンサの平面図であり、図１１（Ｂ）は図１１（Ａ）のｂ３−ｂ３断面を示し、図１１（Ｃ）は図１１（Ａ）のｃ３−ｃ３断面を示す。第２実施形態の改変例では、コンデンサの側方のＣｕペースト１１８がＣｕめっき膜１１４で被覆されていない。
１０ コンデンサ内蔵基板
１８ 絶縁性基材
２０ 開口
３０ コア基板
５０Ｆ、５０Ｓ 層間樹脂絶縁層
６０Ｆａ、６０Ｓａ 接続ビア導体
１１０ コンデンサ
１１２Ｍ、１１２Ｐ 電極
１１４ 銅めき膜
１１６ Ｎｉペースト
１１８ Ｃｕペースト
１２０ 本体部
１２０Ｌ 長辺
１２０Ｓ 短辺

Claims (7)

  1. 絶縁基材に導体層及び絶縁層を積層して成り、コンデンサを前記絶縁基材に内蔵するコンデンサ内蔵基板であって、
    前記コンデンサは、内部電極とセラミック誘電体とを交互に積層して成り、一対の外部電極を備える積層セラミックコンデンサであり、
    前記コンデンサは長辺と短辺とを備える立方形状であって、対向する長辺側に前記一対の外部電極が設けられ、
    前記一対の外部電極間の距離は、３０μｍ以上、２００μｍ以下であり、
    前記外部電極は、前記内部電極に接続された導電性ペーストと、該導電性ペーストを覆う銅めっきから成り、
    前記導電性ペーストは、Ｎｉペースト又はガラス成分５〜４０％のＣｕペーストである。
  2. 請求項１のコンデンサ内蔵基板であって、
    前記銅めっきはピロリン酸銅めっきである。
  3. 請求項１のコンデンサ内蔵基板であって、
    前記絶縁基材はコア基板であって、該コア基板のＸ−Ｙ方向の熱膨張係数は、
    前記積層セラミックコンデンサのＸ−Ｙ方向の熱膨張係数よりも低い。
  4. 請求項１のコンデンサ内蔵基板であって、
    前記積層セラミックコンデンサの前記一対の外部電極のそれぞれの表裏に複数のビア導体が接続されている。
  5. コンデンサ内蔵基板の製造方法であって、
    誘電体ペーストと内部電極とを積層した長辺と短辺とを備える立方形状の積層体を形成することと、
    前記積層体の長辺にＮｉペーストを塗布することと、
    前記積層体及び前記Ｎｉペーストを同時焼成することと、
    前記Ｎｉペースト上にピロリン酸銅めっきでＣｕめっき膜を形成して外部電極とし、積層セラミックコンデンサを完成することと、
    絶縁層の開口に前記積層セラミックコンデンサを収容することと、
    真空状態で、前記絶縁層上に層間樹脂絶縁層を積層することと、
    前記層間樹脂絶縁層を貫通し前記電極に至るビア導体を、各外部電極に対して複数個形成することとを備える。
  6. 請求項５のコンデンサ内蔵基板の製造方法であって、
    前記一対の外部電極間の距離は３０μｍ以上、２００μｍ以下である。
  7. 基板内蔵用のコンデンサの製造方法であって、
    誘電体ペーストと内部電極とを積層した長辺と短辺とを備える立方形状の積層体を形成することと、
    前記積層体の長辺にＮｉペーストを塗布することと、
    前記積層体及び前記Ｎｉペーストを同時焼成することと、
    前記Ｎｉペースト上にピロリン酸銅めっきでＣｕめっき膜を形成して外部電極とすることと、を備える。
JP2014047430A 2014-03-11 2014-03-11 コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法 Pending JP2015173141A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014047430A JP2015173141A (ja) 2014-03-11 2014-03-11 コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法
US14/644,289 US9655249B2 (en) 2014-03-11 2015-03-11 Substrate with built-in capacitor and method for manufacturing substrate with built-in capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047430A JP2015173141A (ja) 2014-03-11 2014-03-11 コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
JP2015173141A true JP2015173141A (ja) 2015-10-01

Family

ID=54070602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014047430A Pending JP2015173141A (ja) 2014-03-11 2014-03-11 コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法

Country Status (2)

Country Link
US (1) US9655249B2 (ja)
JP (1) JP2015173141A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128094A (ko) 2016-05-12 2017-11-22 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트 및 전자부품의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028024A (ja) * 2015-07-17 2017-02-02 富士通株式会社 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
WO2018125097A1 (en) * 2016-12-28 2018-07-05 Xu Yi Elyn Embedded component and methods of making the same
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
US11943869B2 (en) * 2020-02-04 2024-03-26 Kemet Electronics Corporation Electrically functional circuit board core material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295687A (ja) * 2008-06-03 2009-12-17 Ngk Spark Plug Co Ltd 配線基板内蔵用電子部品及び配線基板
WO2012124673A1 (ja) * 2011-03-16 2012-09-20 株式会社 村田製作所 部品内蔵基板
JP2012253077A (ja) * 2011-05-31 2012-12-20 Tdk Corp 電子部品の製造方法及び電子部品
JP2012256947A (ja) * 2012-09-28 2012-12-27 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945842B2 (ja) 2000-04-05 2012-06-06 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR100351056B1 (ko) * 2000-06-27 2002-09-05 삼성전자 주식회사 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법
JP2011014564A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP5971236B2 (ja) * 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
KR101862422B1 (ko) * 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295687A (ja) * 2008-06-03 2009-12-17 Ngk Spark Plug Co Ltd 配線基板内蔵用電子部品及び配線基板
WO2012124673A1 (ja) * 2011-03-16 2012-09-20 株式会社 村田製作所 部品内蔵基板
JP2012253077A (ja) * 2011-05-31 2012-12-20 Tdk Corp 電子部品の製造方法及び電子部品
JP2012256947A (ja) * 2012-09-28 2012-12-27 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128094A (ko) 2016-05-12 2017-11-22 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트 및 전자부품의 제조 방법

Also Published As

Publication number Publication date
US20150264815A1 (en) 2015-09-17
US9655249B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
JP6287149B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6096638B2 (ja) 積層セラミックキャパシタ及びこれを含む印刷回路基板
US10015884B2 (en) Printed circuit board including embedded electronic component and method for manufacturing the same
US20150213946A1 (en) Printed wiring board
JP2014216375A (ja) プリント配線板及び多層コア基板の製造方法
JP2015122545A (ja) 多層配線基板及びその製造方法
CN104883807B (zh) 嵌入式板及其制造方法
TWM600477U (zh) 具有用額外鍍覆結構和橋結構填充的通孔的部件承載件
JP2015173141A (ja) コンデンサ内蔵基板及びコンデンサ内蔵基板の製造方法
CN105376926B (zh) 印刷电路板及其制造方法
TWI600350B (zh) Multilayer wiring board
JP2015106610A (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法
CN108934122B (zh) 内置电子部件的印刷电路板
JP2021086856A (ja) インダクタ内蔵基板、インダクタ内蔵基板の製造方法
JP2015220282A (ja) プリント配線板
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
CN106888552A (zh) 印刷电路板及其制造方法
JP2017063176A (ja) プリント回路基板及びプリント回路基板の製造方法
JP6512366B2 (ja) 回路基板、回路基板の製造方法及び電子装置
TWI450656B (zh) 電路板及其製作方法
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
KR20070079794A (ko) 인쇄회로기판의 제조방법
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
JP2014165362A (ja) プリント配線板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20161017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180619