JP2017162224A

JP2017162224A - Constant voltage output device

Info

Publication number: JP2017162224A
Application number: JP2016046471A
Authority: JP
Inventors: 弘敦谷; Hiroatsu Tani
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2016-03-10
Filing date: 2016-03-10
Publication date: 2017-09-14

Abstract

PROBLEM TO BE SOLVED: To remove influence of a wiring resistance in a constant voltage output device and improve the stability of a load voltage by constant voltage output.SOLUTION: A differential amplifier circuit 3 controls an output transistor Tr 1 based on a reference voltage VREF generated by a reference power source 1 and outputs an intended output voltage Vout. In response to the output voltage Vout, a feedback circuit 12 generates a feedback voltage Vfb, and the differential amplifier circuit 3 amplifies and outputs the difference between the reference voltage VREF and the feedback voltage Vfb and controls the output transistor Tr 1 by the output. The correction circuit 13 detects an output current Iout of the output transistor Tr 1, and corrects a feedback ratio β of the feedback circuit 12 according to an output current amount (current amount information). This increases the output voltage Vout by a voltage drop by the output circuit Iout and the wiring resistance Rw and offsets the voltage drop.SELECTED DRAWING: Figure 1

Description

この発明は、定電圧出力装置に関する。 The present invention relates to a constant voltage output device.

定電圧を特定の素子（負荷）に供給し、負荷の電流が変化しても、一定電圧を出力しつづける定電圧出力装置（回路）がある。
例えば、特許文献１には、出力パッドと負荷の間に存在するボンディングワイヤの抵抗による電圧降下で負荷の電圧安定度が悪化するのを防ぐために、出力パッドと帰還用パッドを別に設ける構成が開示されている。 There is a constant voltage output device (circuit) that supplies a constant voltage to a specific element (load) and continues to output a constant voltage even when the current of the load changes.
For example, Patent Document 1 discloses a configuration in which an output pad and a feedback pad are separately provided in order to prevent deterioration of the voltage stability of the load due to a voltage drop due to the resistance of a bonding wire existing between the output pad and the load. Has been.

しかし、従来の定電圧出力装置は、回路のゲインやドライバ能力等の特性をどれだけ向上させても、定電圧出力部と負荷の間にパッケージ（ＰＫＧ）のボンディングワイヤや、基板のメタル配線などの配線抵抗がある場合に、その抵抗Ｒと負荷電流ＩとによるＩ・Ｒの電圧降下が発生する。それによって、負荷側における電圧が、負荷電流の値によって所定の電圧値から変化してしまうという問題があった。
特許文献１に開示されている装置でも、基板のメタル配線や負荷側のパッケージワイヤ等の配線抵抗によって電圧降下が発生するという問題は解消できていない。 However, the conventional constant voltage output device can improve the circuit gain, driver capability, and other characteristics, regardless of how much the circuit gain, the bonding power of the package (PKG), the metal wiring of the substrate, etc. When there is a wiring resistance, a voltage drop of I · R due to the resistance R and the load current I occurs. As a result, there is a problem that the voltage on the load side changes from a predetermined voltage value depending on the value of the load current.
Even the apparatus disclosed in Patent Document 1 cannot solve the problem that a voltage drop occurs due to wiring resistance such as metal wiring of a substrate or package wire on the load side.

この発明は上記の問題を解決するためになされたものであり、定電圧出力装置における配線抵抗の影響を除去し、定電圧出力による負荷電圧の安定度を改善することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to eliminate the influence of wiring resistance in a constant voltage output device and to improve the stability of a load voltage due to constant voltage output.

この発明による定電圧出力装置は、上記の目的を達成するため、基準電圧を生成する基準電源と、目的の電圧を出力する出力トランジスタと、その出力トランジスタの出力電圧を受けて、フィードバック電圧を生成する帰還回路と、上記基準電圧とフィードバック電圧との差を増幅して出力し、その出力によって上記出力トランジスタを制御する差動増幅回路と、上記出力トランジスタの出力電流量を検出し、その出力電流量に応じて、上記帰還回路の帰還率を補正する補正回路とを有することを特徴とする。 In order to achieve the above object, a constant voltage output device according to the present invention generates a feedback voltage by receiving a reference power source that generates a reference voltage, an output transistor that outputs the target voltage, and an output voltage of the output transistor. A differential circuit for amplifying and outputting the difference between the reference voltage and the feedback voltage, and controlling the output transistor based on the output, detecting the output current amount of the output transistor, and outputting the output current And a correction circuit for correcting the feedback rate of the feedback circuit according to the quantity.

この発明による定電圧出力装置は、配線抵抗の影響を除去し、定電圧出力による負荷電圧の安定度を改善することができる。 The constant voltage output device according to the present invention can remove the influence of the wiring resistance and improve the stability of the load voltage due to the constant voltage output.

この発明による定電圧出力装置の第１の実施形態の基本構成を示すブロック回路図である。1 is a block circuit diagram showing a basic configuration of a first embodiment of a constant voltage output device according to the present invention; その第１実施例を示す回路図である。It is a circuit diagram which shows the 1st Example. その第２実施例を示す回路図である。It is a circuit diagram which shows the 2nd Example. その第３実施例を示す回路図である。It is a circuit diagram which shows the 3rd Example. その第４実施例を示す回路図である。It is a circuit diagram which shows the 4th Example. この発明による定電圧出力装置の第２の実施形態の基本構成を示すブロック回路図である。It is a block circuit diagram which shows the basic composition of 2nd Embodiment of the constant voltage output device by this invention. その第１実施例を示す回路図である。It is a circuit diagram which shows the 1st Example. その第２実施例を示す回路図である。It is a circuit diagram which shows the 2nd Example. その第３実施例を示す回路図である。It is a circuit diagram which shows the 3rd Example. その第４実施例を示す回路図である。It is a circuit diagram which shows the 4th Example. この発明による定電圧出力装置の第３の実施形態の基本構成を示すブロック回路図である。It is a block circuit diagram which shows the basic composition of 3rd Embodiment of the constant voltage output device by this invention. この発明による定電圧出力装置の第４の実施形態の基本構成を示すブロック回路図である。It is a block circuit diagram which shows the basic composition of 4th Embodiment of the constant voltage output device by this invention. その差動増幅回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the differential amplifier circuit. この発明の基礎となる定電圧出力装置の一例を示す回路図である。It is a circuit diagram which shows an example of the constant voltage output device used as the foundation of this invention.

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
〔この発明の基礎となる定電圧出力装置〕
この発明の実施形態を説明する前に、この発明の基礎となる定電圧出力装置について、図１４によって説明する。
図１４は、その定電圧出力装置の一例であるレギュレータの構成を示す回路図である。
この定電圧出力装置１００は、基準電圧VREFを生成する基準電源１、出力トランジスタ（ＦＥＴ）Ｔｒ１、分圧抵抗Ｒ１，Ｒ２による帰還回路２、および差動増幅回路３によって構成されている。 Hereinafter, embodiments for carrying out the present invention will be specifically described with reference to the drawings.
[Constant voltage output device as the basis of the present invention]
Before describing an embodiment of the present invention, a constant voltage output device as a basis of the present invention will be described with reference to FIG.
FIG. 14 is a circuit diagram showing a configuration of a regulator as an example of the constant voltage output device.
The constant voltage output device 100 includes a reference power supply 1 that generates a reference voltage VREF, an output transistor (FET) Tr1, a feedback circuit 2 using voltage dividing resistors R1 and R2, and a differential amplifier circuit 3.

出力トランジスタＴｒ１と帰還回路２の分圧抵抗Ｒ１，Ｒ２は、直流電源ＶＤＤとシグナル・グラウンドＧＮＤ（以下、単に「ＧＮＤ」と称す）との間に直列に接続されている。
出力トランジスタＴｒ１は、負荷５に目的の電圧を出力するトランジスタである。その出力トランジスタＴｒ１の出力電圧Voutを受けて、帰還回路２の分圧抵抗Ｒ１，Ｒ２がフィードバック電圧Ｖｆｂを生成し、それを差動増幅回路３の正入力端子に印加する。 The output transistor Tr1 and the voltage dividing resistors R1 and R2 of the feedback circuit 2 are connected in series between the DC power supply VDD and a signal ground GND (hereinafter simply referred to as “GND”).
The output transistor Tr1 is a transistor that outputs a target voltage to the load 5. In response to the output voltage Vout of the output transistor Tr1, the voltage dividing resistors R1 and R2 of the feedback circuit 2 generate the feedback voltage Vfb, which is applied to the positive input terminal of the differential amplifier circuit 3.

その差動増幅回路３の正入力端子には、基準電源１が生成した基準電圧VREFが印加されている。差動増幅回路３は、その基準電圧VREFとフィードバック電圧Ｖｆｂとの差を増幅して出力し、出力トランジスタＴｒ１を制御する。
それによって、出力トランジスタＴｒ１に流れる電流を調整して、出力トランジスタＴｒ１と帰還回路２との接続点ａの出力電圧Voutを一定に維持する。その出力電圧Voutを、配線４を通して負荷５に供給する。 A reference voltage VREF generated by the reference power supply 1 is applied to the positive input terminal of the differential amplifier circuit 3. The differential amplifier circuit 3 amplifies and outputs the difference between the reference voltage VREF and the feedback voltage Vfb, and controls the output transistor Tr1.
Thereby, the current flowing through the output transistor Tr1 is adjusted, and the output voltage Vout at the connection point a between the output transistor Tr1 and the feedback circuit 2 is kept constant. The output voltage Vout is supplied to the load 5 through the wiring 4.

そのため、差動増幅回路３は、フィードバック電圧Ｖｆｂが基準電圧VREFと等しくなるように、出力トランジスタＴｒ１を制御する。
帰還回路２の分圧抵抗Ｒ１，Ｒ２の抵抗値をＲ１，Ｒ２とすると、フィードバック電圧Ｖｆｂは、Vout×Ｒ２／（Ｒ１＋Ｒ２）であるから、Ｖｆｂ＝VREFのとき、Vout×Ｒ２／（Ｒ１＋Ｒ２）＝VREFになる。したがって、この定電圧出力装置１００の出力電圧Voutは、Vout＝VREF×（１＋Ｒ１／Ｒ２）となる。
配線４の抵抗である配線抵抗の値をＲｗ、負荷５に流れる出力電流をIoutとすると、このとき負荷５に印加される負荷電圧は、Vout−Ｒｗ×Ioutとなる。 Therefore, the differential amplifier circuit 3 controls the output transistor Tr1 so that the feedback voltage Vfb becomes equal to the reference voltage VREF.
If the resistance values of the voltage dividing resistors R1 and R2 of the feedback circuit 2 are R1 and R2, the feedback voltage Vfb is Vout × R2 / (R1 + R2). Therefore, when Vfb = VREF, Vout × R2 / (R1 + R2) = VREF. Therefore, the output voltage Vout of the constant voltage output device 100 is Vout = VREF × (1 + R1 / R2).
Assuming that the value of the wiring resistance which is the resistance of the wiring 4 is Rw and the output current flowing through the load 5 is Iout, the load voltage applied to the load 5 at this time is Vout−Rw × Iout.

したがって、定電圧出力装置１００の出力点となる接続点ａと負荷５との間の配線４による配線抵抗Ｒｗが存在すると、出力電流Ioutに応じて、負荷５に印加される負荷電圧が変動し、負荷５の回路特性に影響を与えてしまう。
この発明は、このような配線抵抗Ｒｗが存在しても、出力電流Ioutに応じて負荷電圧が変動しないようにし、負荷電圧を常に一定に保つようにする。 Therefore, when there is a wiring resistance Rw due to the wiring 4 between the connection point a serving as the output point of the constant voltage output device 100 and the load 5, the load voltage applied to the load 5 varies according to the output current Iout. This will affect the circuit characteristics of the load 5.
According to the present invention, even if such a wiring resistance Rw exists, the load voltage does not fluctuate according to the output current Iout, and the load voltage is always kept constant.

〔この発明の第１の実施形態〕
そこで、この発明による定電圧出力装置の第１の実施形態について、図１〜図５を参照して説明する。
図１は、その第１の実施形態の基本構成を示すブロック回路図である。この図１において、図１４によって説明した定電圧出力装置１００の各部と対応する部分には同一の符号を付している。それらは、全く同じ構成である必要はないが、対応する部分には便宜上同じ符号を付して、その説明を簡略にする。図２以降の各図においても同様である。 [First Embodiment of the Invention]
A first embodiment of the constant voltage output device according to the present invention will be described with reference to FIGS.
FIG. 1 is a block circuit diagram showing the basic configuration of the first embodiment. In FIG. 1, parts corresponding to those of the constant voltage output device 100 described with reference to FIG. They do not have to have exactly the same configuration, but corresponding portions are denoted by the same reference numerals for the sake of convenience, and the description will be simplified. The same applies to each figure after FIG.

この図１に示す定電圧出力装置１０は、基準電圧VREFを生成する基準電源１と、目的の電圧を出力する出力トランジスタＴｒ１と、その出力電圧Voutを受けて、フィードバック電圧Ｖｆｂを生成する帰還回路１２とを有する。また、基準電圧VREFとフィードバック電圧Ｖｆｂとの差を増幅して出力し、その出力によって出力トランジスタＴｒ１を制御する差動増幅回路３も有する。 The constant voltage output device 10 shown in FIG. 1 includes a reference power source 1 that generates a reference voltage VREF, an output transistor Tr1 that outputs a target voltage, and a feedback circuit that receives the output voltage Vout and generates a feedback voltage Vfb. Twelve. Further, it also includes a differential amplifier circuit 3 that amplifies and outputs the difference between the reference voltage VREF and the feedback voltage Vfb, and controls the output transistor Tr1 by the output.

これらの構成は、図１４に示した定電圧出力装置１００と同様である。但し、帰還回路１２は、その帰還率βを可変できる。
この定電圧出力装置１０はさらに、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量（電流量情報）に応じて、帰還回路１２の帰還率βを補正する補正回路１３を有している。 These configurations are the same as those of the constant voltage output device 100 shown in FIG. However, the feedback circuit 12 can vary the feedback rate β.
The constant voltage output device 10 further includes a correction circuit 13 that detects the current amount of the output current Iout of the output transistor Tr1 and corrects the feedback rate β of the feedback circuit 12 according to the output current amount (current amount information). Have.

補正回路１３によって帰還回路１２の帰還率βを補正することによって、差動増幅回路３が出力電圧Voutを、出力電流Ioutに応じてα×Voutとなるように制御する。そして、α×Vout−Vout＝Ｒｗ×Ioutになるように出力電圧増加率αを設定する。それによって、負荷における電源電圧である負荷電圧（α×Vout−Ｒｗ×Iout）は、常にVoutになる。
したがって、配線４による配線抵抗Ｒｗが存在しても、負荷電圧は出力電流Ioutに依存しなくなり、負荷５において配線抵抗Ｒｗによる電圧降下の影響がなくなる。 By correcting the feedback rate β of the feedback circuit 12 by the correction circuit 13, the differential amplifier circuit 3 controls the output voltage Vout to be α × Vout according to the output current Iout. Then, the output voltage increase rate α is set so that α × Vout−Vout = Rw × Iout. Thereby, the load voltage (α × Vout−Rw × Iout), which is the power supply voltage in the load, is always Vout.
Therefore, even if the wiring resistance Rw due to the wiring 4 exists, the load voltage does not depend on the output current Iout, and the load 5 has no influence of the voltage drop due to the wiring resistance Rw.

なお、図１に示す定電圧出力装置１０では、帰還回路１２の帰還率を補正する補正回路１３の補正強度を外部から設定する手段として、例えばレジスタや外部ピンなどの補正強度設定手段を設けるようにしている。それによって、配線４の長さなどによって異なる配線抵抗Ｒｗに合わせて補正強度を設定変更することできる。
しかし、それは必須ではないので、補正回路１３の補正強度を外部から設定する手段を省略してもよい。 In the constant voltage output device 10 shown in FIG. 1, for example, correction intensity setting means such as a register or an external pin is provided as means for externally setting the correction intensity of the correction circuit 13 that corrects the feedback rate of the feedback circuit 12. I have to. Thereby, the correction strength can be set and changed in accordance with the wiring resistance Rw that varies depending on the length of the wiring 4 and the like.
However, since it is not essential, means for setting the correction strength of the correction circuit 13 from the outside may be omitted.

次に、この定電圧出力装置１０の具体的な実施例を説明する。
〔第１実施例〕
図２はその第１実施例を示す回路図である。この定電圧出力装置１０の第１実施例は、第２のトランジスタＴｒ２と、第３のトランジスタＴｒ３と、第４のトランジスタＴｒ４等によって、図１に示した補正回路１３を構成している。これらの各トランジスタには、ＦＥＴ（電界効果トランジスタ）を使用しているが、これに限るものではない。
帰還回路１２は、図１４に示した帰還回路２と同様に、直流電源ＶＤＤとＧＮＤとの間に、出力トランジスタＴｒ１と直列に接続された分圧抵抗Ｒ１，Ｒ２によって構成されている。しかし、補正回路１３によって、出力電圧Voutに対するフィードバック電圧Ｖｆｂの帰還率βが補正される。 Next, a specific embodiment of the constant voltage output device 10 will be described.
[First embodiment]
FIG. 2 is a circuit diagram showing the first embodiment. In the first embodiment of the constant voltage output device 10, the correction circuit 13 shown in FIG. 1 is configured by the second transistor Tr2, the third transistor Tr3, the fourth transistor Tr4, and the like. Each of these transistors uses a FET (field effect transistor), but is not limited thereto.
Similarly to the feedback circuit 2 shown in FIG. 14, the feedback circuit 12 includes voltage dividing resistors R1 and R2 connected in series with the output transistor Tr1 between the DC power supplies VDD and GND. However, the correction circuit 13 corrects the feedback rate β of the feedback voltage Vfb with respect to the output voltage Vout.

第２のトランジスタＴｒ２は、そのゲートとドレインを、出力トランジスタＴｒ１のゲートとソースにそれぞれ共通に接続しており、ドレイン・ソース間に出力トランジスタＴｒ１に流れる出力電流Ioutに応じた電流が流れる。
第３のトランジスタＴｒ３は、第２のトランジスタＴｒ２に流れる電流（ドレイン電流）を入力電流とし、ダイオード接続されている。
第４のトランジスタＴｒ４は、第３のトランジスタＴｒ３によってゲート電圧が制御され、出力トランジスタＴｒ１の出力電流量に応じて、ドレイン・ソース間に電流Ｉ４を流す。 The second transistor Tr2 has its gate and drain connected in common to the gate and source of the output transistor Tr1, and a current corresponding to the output current Iout flowing in the output transistor Tr1 flows between the drain and source.
The third transistor Tr3 is diode-connected using the current (drain current) flowing through the second transistor Tr2 as an input current.
The gate voltage of the fourth transistor Tr4 is controlled by the third transistor Tr3, and a current I4 flows between the drain and source according to the output current amount of the output transistor Tr1.

その第４のトランジスタＴｒ４が、帰還回路１２を構成する一方（ＧＮＤ側）の分圧抵抗Ｒ２と並列に接続されている。そのため、電流Ｉ４によって分圧抵抗Ｒ１，Ｒ２による分圧率が変化し、帰還回路１２の帰還率βを補正する。
この第４のトランジスタＴｒ４に流れる電流Ｉｃは、出力トランジスタＴｒ１と第２のトランジスタＴｒ２のドレイン電流の比、および第３のトランジスタＴｒ３と第４のトランジスタＴｒ４のドレイン電流の比によって決まる。
このように、補正回路１２は、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量（電流量情報）に応じて、帰還回路１２の帰還率を補正する。 The fourth transistor Tr4 is connected in parallel with one (GND side) voltage dividing resistor R2 constituting the feedback circuit 12. Therefore, the voltage dividing ratio by the voltage dividing resistors R1 and R2 is changed by the current I4, and the feedback ratio β of the feedback circuit 12 is corrected.
The current Ic flowing through the fourth transistor Tr4 is determined by the ratio of the drain currents of the output transistor Tr1 and the second transistor Tr2, and the ratio of the drain currents of the third transistor Tr3 and the fourth transistor Tr4.
Thus, the correction circuit 12 detects the amount of the output current Iout of the output transistor Tr1, and corrects the feedback rate of the feedback circuit 12 according to the output current amount (current amount information).

第４のトランジスタＴｒ４に流れる電流をＩ４＞０とすると、出力電圧VoutはＩ４＝０の時に比べてＩ４×Ｒ１だけ上昇する。つまり、Ｉ４×Ｒ１＝Iout×ＲｗとするためにＩ４／Iout＝Ｒｗ／Ｒ１となるように、トランジスタＴｒ１とＴｒ２のドレイン電流の比およびトランジスタＴｒ３とＴｒ４のドレイン電流の比を取ればよい。それによって、負荷５における電圧は、配線抵抗Ｒｗが存在していても、出力電流Ioutに依存しなくなる。
この第１実施例では、図１に示した補正回路１３の補正強度を外部から設定する補正強度設定手段は設けていない。 Assuming that the current flowing through the fourth transistor Tr4 is I4> 0, the output voltage Vout rises by I4 × R1 compared to when I4 = 0. That is, the ratio of the drain currents of the transistors Tr1 and Tr2 and the ratio of the drain currents of the transistors Tr3 and Tr4 may be determined so that I4 / Iout = Rw / R1 in order to satisfy I4 × R1 = Iout × Rw. Thereby, the voltage at the load 5 does not depend on the output current Iout even if the wiring resistance Rw exists.
In the first embodiment, there is no correction strength setting means for setting the correction strength of the correction circuit 13 shown in FIG. 1 from the outside.

〔第２実施例〕
図３は定電圧出力装置１０の第２実施例を示す回路図である。この第２実施例は、図２に示した第１実施例に、補正回路１３による補正強度を外部から設定する補正強度設定手段の具体例を追加した実施例である。
この図３に示す定電圧出力装置１０では、帰還回路１２を構成する一方（ＧＮＤ側）の分圧抵抗Ｒ２と並列に、第４のトランジスタＴＲ４とスイッチ素子ＳＷとの直列回路を３回路設けている。そして、その３個の第４のトランジスタＴＲ４のゲートを共通接続して、第３のトランジスタＴＲ３のドレインと接続したゲートに接続している。 [Second Embodiment]
FIG. 3 is a circuit diagram showing a second embodiment of the constant voltage output device 10. The second embodiment is an embodiment in which a specific example of correction intensity setting means for setting the correction intensity by the correction circuit 13 from the outside is added to the first embodiment shown in FIG.
In the constant voltage output device 10 shown in FIG. 3, three series circuits of a fourth transistor TR4 and a switch element SW are provided in parallel with one of the voltage dividing resistors R2 constituting the feedback circuit 12 (GND side). Yes. The gates of the three fourth transistors TR4 are connected in common and connected to the gate connected to the drain of the third transistor TR3.

その各スイッチ素子ＳＷを外部操作が可能なレジスタ等１４によって、０個から３個まで任意の数だけオン（ＯＮ）にすることができる。３個の第４のトランジスタＴＲ４に流れる合計電流をＩ４とすると、３個のスイッチ素子ＳＷが全てオフ（ＯＦＦ）のときはＩ４＝０であるが、スイッチ素子ＳＷが１個、２個、３個とオンになる数が増える程、電流Ｉ４が増加する。 Each switch element SW can be turned on (ON) by an arbitrary number from 0 to 3 by a register 14 or the like that can be externally operated. Assuming that the total current flowing through the three fourth transistors TR4 is I4, I4 = 0 when all three switch elements SW are OFF, but one switch element SW, two, three The current I4 increases as the number of pieces turned on increases.

前述したように、第４のトランジスタＴｒ４に流れる電流がＩ４＞０の場合、出力電圧VoutはＩ４＝０の時に比べてＩ４＊Ｒ１だけ上昇する。したがって、Ｉ４×Ｒ１＝Iout×ＲｗとするためにＩ４／Iout＝Ｒｗ／Ｒ１となるように、トランジスタＴｒ１とＴｒ２のドレイン電流の比およびトランジスタＴｒ３とＴｒ４のドレイン電流の比を取れば、配線抵抗Ｒｗが存在しても、負荷電圧は出力電流Ioutに依存しなくなる。 As described above, when the current flowing through the fourth transistor Tr4 is I4> 0, the output voltage Vout increases by I4 * R1 as compared to when I4 = 0. Therefore, if the ratio of the drain currents of the transistors Tr1 and Tr2 and the ratio of the drain currents of the transistors Tr3 and Tr4 are set so that I4 / Iout = Rw / R1 so that I4 × R1 = Iout × Rw Even if Rw exists, the load voltage does not depend on the output current Iout.

さらに、この第２実施例では、第４のトランジスタＴｒ４に流れる電流Ｉ４の電流量を、外部操作が可能なレジスタ等１４によって変更することができる。そのため、パッケージやプリント基板等によって異なる配線抵抗Ｒｗに合わせて、補正強度を設定して対応可能である。例えば、配線抵抗Ｒｗが２倍になれば、電流Ｉ４の電流量が２倍になるように設定すればよい。 Further, in the second embodiment, the amount of current I4 flowing through the fourth transistor Tr4 can be changed by the register 14 or the like that can be externally operated. Therefore, the correction strength can be set according to the wiring resistance Rw that varies depending on the package, printed circuit board, and the like. For example, if the wiring resistance Rw is doubled, the current amount of the current I4 may be set to be doubled.

この第２実施例では、並列に接続する第４のトランジスタＴｒ４の数を変更する例を示した。これに代えて、第３のトランジスタＴｒ３又は第２のトランジスタＴｒ２を並列に複数個接続して、その数を変えることによっても、同様に補正回路の補正強度を変更設定することが可能である。また、並列に接続するトランジスタの数を３まで変更出来る例を示したが、並列に接続するトランジスタの数が多いほど細かく補正量を変更設定することができる。 In the second embodiment, an example in which the number of fourth transistors Tr4 connected in parallel is changed has been described. Alternatively, the correction strength of the correction circuit can be similarly changed by connecting a plurality of third transistors Tr3 or second transistors Tr2 in parallel and changing the number thereof. Further, although an example has been shown in which the number of transistors connected in parallel can be changed to three, the correction amount can be changed and set more finely as the number of transistors connected in parallel is larger.

〔第３実施例〕
図４は定電圧出力装置１０の第３実施例を示す回路図である。この第３実施例も、図２に示した第１実施例に、補正回路１３による補正強度を外部から設定する補正強度設定手段の第２実施例とは異なる具体例を追加した実施例である。
この図４に示す定電圧出力装置１０では、帰還回路１２を構成する分圧抵抗の一方の抵抗を、それぞれスイッチ素子ＳＷ１を介して並列に接続した３本の分圧抵抗Ｒ１で構成している。その分圧抵抗の他方の抵抗を、それぞれスイッチ素子ＳＷ２を介して並列に接続した３本の分圧抵抗Ｒ２で構成している。そして、各分圧抵抗Ｒ１とＲ２の分圧点を共通に接続して、フードバック電圧Ｖｆｂを生成する。補正回路１３の構成は、図２に示した第１実施例と同じである。 [Third embodiment]
FIG. 4 is a circuit diagram showing a third embodiment of the constant voltage output device 10. This third embodiment is also an embodiment in which a specific example different from the second embodiment of the correction strength setting means for setting the correction strength by the correction circuit 13 from the outside is added to the first embodiment shown in FIG. .
In the constant voltage output device 10 shown in FIG. 4, one resistance of the voltage dividing resistor constituting the feedback circuit 12 is constituted by three voltage dividing resistors R1 connected in parallel via the switch element SW1. . The other of the voltage dividing resistors is constituted by three voltage dividing resistors R2 connected in parallel via the switch element SW2. Then, the voltage dividing points of the voltage dividing resistors R1 and R2 are connected in common to generate the hoodback voltage Vfb. The configuration of the correction circuit 13 is the same as that of the first embodiment shown in FIG.

帰還回路１２の各スイッチ素子ＳＷ１，ＳＷ２を、外部操作が可能なレジスタ等１４によって、選択的にオン・オフすることができ、それによって、分圧抵抗Ｒ１，Ｒ２のそれぞれ並列に接続する個数を変更して、各並列抵抗値を変えることができる。したがって、分圧抵抗の分圧比を変えることなく、その抵抗値を変えて、第４のトランジスタＴｒ４に流れる電流Ｉ４による影響度合いを調整し、補正回路１３による帰還回路１２に対する補正強度を設定変更することができる。 The switch elements SW1 and SW2 of the feedback circuit 12 can be selectively turned on / off by a register 14 that can be externally operated, whereby the number of voltage dividing resistors R1 and R2 connected in parallel can be determined. It can be changed to change each parallel resistance value. Accordingly, the resistance value is changed without changing the voltage dividing ratio of the voltage dividing resistor, the degree of influence by the current I4 flowing through the fourth transistor Tr4 is adjusted, and the correction strength for the feedback circuit 12 by the correction circuit 13 is set and changed. be able to.

例えば、配線抵抗Ｒｗが２倍になれば、分圧抵抗Ｒ１の並列抵抗値が２倍になるように設定すればよい。その場合、分圧抵抗Ｒ１，Ｒ２による分圧比が変わらないように、分圧抵抗Ｒ１を２倍にしたら分圧抵抗Ｒ２も２倍にする。
また、分圧抵抗Ｒ１，Ｒ２として、それぞれ同じ抵抗値の抵抗を並列に接続する個数を増減して抵抗値を変更するようにしても、分圧比を変えずに異なる抵抗値の分圧抵抗に切り替えて、抵抗値を変えるようにしてもよい。 For example, if the wiring resistance Rw is doubled, the parallel resistance value of the voltage dividing resistor R1 may be set to be doubled. In that case, if the voltage dividing resistor R1 is doubled so that the voltage dividing ratio by the voltage dividing resistors R1 and R2 does not change, the voltage dividing resistor R2 is also doubled.
Further, even if the resistance value is changed by increasing or decreasing the number of resistors having the same resistance value connected in parallel as the voltage dividing resistors R1 and R2, the voltage dividing resistors having different resistance values can be changed without changing the voltage dividing ratio. The resistance value may be changed by switching.

〔第４実施例〕
図５は定電圧出力装置１０の第４実施例を示す回路図である。これは、図１に示したこの発明の第１の実施形態の定電圧出力装置１０において、第１〜第３実施例とは異なる構成の補正回路１３を設けた実施例である。
この図５に示す定電圧出力装置１０の補正回路１３は、直流電源ＶＤＤとＧＮＤとの間に、第２のトランジスタＴｒ２と抵抗Ｒ５とを直列に接続し、出力トランジスタＴｒ１の出力電流量に比例する電圧を生成する手段を構成している。 [Fourth embodiment]
FIG. 5 is a circuit diagram showing a fourth embodiment of the constant voltage output device 10. This is an example in which the constant voltage output apparatus 10 according to the first embodiment of the present invention shown in FIG. 1 is provided with a correction circuit 13 having a configuration different from those of the first to third examples.
The correction circuit 13 of the constant voltage output device 10 shown in FIG. 5 has a second transistor Tr2 and a resistor R5 connected in series between the DC power supply VDD and GND, and is proportional to the output current amount of the output transistor Tr1. Means for generating the voltage to be generated.

第２のトランジスタＴｒ２は、そのゲートとドレインを、出力トランジスタＴｒ１のゲートとドレインにそれぞれ共通に接続しており、ドレイン・ソース間に出力トランジスタＴｒ１に流れる出力電流Ioutに応じた電流が流れる。
抵抗Ｒ５の端子間に、出力トランジスタＴｒ１の出力電流量に比例する電圧が発生し、その電圧を、Ａ／Ｄ変換器１５によってデジタル信号に変換する。 The second transistor Tr2 has its gate and drain connected in common to the gate and drain of the output transistor Tr1, and a current corresponding to the output current Iout flowing in the output transistor Tr1 flows between the drain and source.
A voltage proportional to the output current amount of the output transistor Tr1 is generated between the terminals of the resistor R5, and the voltage is converted into a digital signal by the A / D converter 15.

一方、帰還回路１２のＧＮＤ側の分圧抵抗Ｒ２を、デジタル信号によって抵抗値が変化される可変抵抗にしている。そして、補正回路１３が、Ａ／Ｄ変換器１５によって変換したデジタル信号によって分圧抵抗Ｒ２の抵抗値を可変制御することにより、帰還回路１２が帰還率を補正する。すなわち、この補正回路１２は、補正回路１２からの出力電流量に応じたデジタル信号によって帰還率を補正する手段を有する。 On the other hand, the voltage dividing resistor R2 on the GND side of the feedback circuit 12 is a variable resistor whose resistance value is changed by a digital signal. The correction circuit 13 variably controls the resistance value of the voltage dividing resistor R2 with the digital signal converted by the A / D converter 15, whereby the feedback circuit 12 corrects the feedback rate. In other words, the correction circuit 12 has means for correcting the feedback rate by a digital signal corresponding to the amount of output current from the correction circuit 12.

したがって、前述の各実施例と同様に、配線抵抗Ｒｗを考慮して、出力トランジスタＴｒ１による出力電圧Voutが、出力電流Ioutに応じてＲｗ×Iout分だけ高くなるように帰還回路１２の帰還率を補正すればよい。
図５に示した実施例では、分圧抵抗Ｒ２の抵抗値を制御する場合の例を示したが、分圧抵抗Ｒ１もしくはＲ１とＲ２の両方の抵抗値を制御しても同様の効果を得ることができる。 Accordingly, in the same manner as in the above embodiments, the feedback rate of the feedback circuit 12 is set so that the output voltage Vout by the output transistor Tr1 is increased by Rw × Iout according to the output current Iout in consideration of the wiring resistance Rw. It may be corrected.
In the embodiment shown in FIG. 5, an example in which the resistance value of the voltage dividing resistor R2 is controlled is shown. However, the same effect can be obtained by controlling the resistance value of the voltage dividing resistor R1 or both of R1 and R2. be able to.

〔この発明の第２の実施形態〕
次に、この発明による定電圧出力装置の第２の実施形態について、図６〜図１０を参照して説明する。
図６は、その第２の実施形態の基本構成を示すブロック回路図である。
この図６に示す定電圧出力装置２０において、帰還回路２２は、図１４に示した帰還回路２と同じであり、帰還率を補正する機能を有していない。その代わりに、この実施形態における基準電源２１は、生成する基準電圧VREFを変更する機能を有している。 [Second Embodiment of the Invention]
Next, a second embodiment of the constant voltage output device according to the present invention will be described with reference to FIGS.
FIG. 6 is a block circuit diagram showing a basic configuration of the second embodiment.
In the constant voltage output device 20 shown in FIG. 6, the feedback circuit 22 is the same as the feedback circuit 2 shown in FIG. 14, and does not have a function of correcting the feedback rate. Instead, the reference power supply 21 in this embodiment has a function of changing the generated reference voltage VREF.

そして、補正回路２３が、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量（電流量情報）に応じて、基準電源２１が生成する基準電圧VREFの電圧値を補正する。
その他の構成及び機能は、図１によって説明した第１の実施形態と同様である。この場合も、配線抵抗Ｒｗを考慮して、出力トランジスタＴｒ１による出力電圧Voutが、出力電流Ioutに応じてＲｗ×Ioutの電圧分だけ大きくなるように、基準電源２１が生成する基準電圧VREFの電圧値を補正すればよい。
この第２の実施形態でも、補正回路１３の補正強度を外部から設定する手段を省略してもよい。 Then, the correction circuit 23 detects the current amount of the output current Iout of the output transistor Tr1, and corrects the voltage value of the reference voltage VREF generated by the reference power source 21 according to the output current amount (current amount information).
Other configurations and functions are the same as those of the first embodiment described with reference to FIG. Also in this case, in consideration of the wiring resistance Rw, the voltage of the reference voltage VREF generated by the reference power supply 21 so that the output voltage Vout by the output transistor Tr1 is increased by Rw × Iout according to the output current Iout. What is necessary is just to correct | amend a value.
Also in the second embodiment, means for setting the correction strength of the correction circuit 13 from the outside may be omitted.

次に、この定電圧出力装置２０の具体的な実施例を説明する。
〔第１実施例〕
図７はその第１実施例を示す回路図である。この定電圧出力装置２０の第１実施例は、第２のトランジスタＴｒ２と、第３のトランジスタＴｒ３と、第５のトランジスタＴｒ５によって、図６に示した補正回路２３を構成している。これらの各トランジスタＴｒ１，Ｔｒ２，Ｔｒ５は、図２に示した実施例における補正回路１３の各トランジスタＴｒ１，Ｔｒ２，Ｔｒ４と同様である。 Next, a specific embodiment of the constant voltage output device 20 will be described.
[First embodiment]
FIG. 7 is a circuit diagram showing the first embodiment. In the first embodiment of the constant voltage output device 20, the second transistor Tr2, the third transistor Tr3, and the fifth transistor Tr5 constitute the correction circuit 23 shown in FIG. These transistors Tr1, Tr2, Tr5 are the same as the transistors Tr1, Tr2, Tr4 of the correction circuit 13 in the embodiment shown in FIG.

しかし、第５のランジスタＴｒ５は、第３のトランジスタＴｒ３によってゲート電圧が制御され、出力トランジスタＴｒ１の出力電流量に応じて流れる電流Ｉ５によって、基準電源２１が生成する基準電圧VREFを補正する。
基準電圧VREFを生成する基準電源２１は、定電圧源２１１と差動増幅回路２１２と、その出力端子とＧＮＤとの間に直列に接続した分圧抵抗Ｒ３，Ｒ４によって構成されている。定電圧源２１１は定電圧Ｖｅを差動増幅回路２１２の正入力端子に印加する。その差動増幅回路２１２の負入力端子には、出力電圧を分圧抵抗Ｒ３，Ｒ４によって分圧する分圧点ｂの電圧Ｖｂをフィードバック入力する。 However, the gate voltage of the fifth transistor Tr5 is controlled by the third transistor Tr3, and the reference voltage VREF generated by the reference power supply 21 is corrected by the current I5 flowing according to the output current amount of the output transistor Tr1.
The reference power supply 21 that generates the reference voltage VREF is configured by a constant voltage source 211, a differential amplifier circuit 212, and voltage dividing resistors R3 and R4 connected in series between the output terminal and GND. The constant voltage source 211 applies a constant voltage Ve to the positive input terminal of the differential amplifier circuit 212. The negative input terminal of the differential amplifier circuit 212 is fed back with the voltage Vb at the voltage dividing point b where the output voltage is divided by the voltage dividing resistors R3 and R4.

そして、この差動増幅回路２１２は、正負の入力端子に入力される定電圧Ｖｅと電圧Ｖｂとの差を無くすように出力電圧を制御し、その出力電圧が基準電圧VREFとなる。
その基準電圧VREFを分圧抵抗Ｒ３，Ｒ４によって分圧した電圧Ｖｂは、基準電圧VREFより分圧抵抗Ｒ３による電圧降下分だけ低い電圧になる。したがって、差動増幅回路２１２がＶｂ＝Ｖｅになるように制御して、図２〜図５の実施例における基準電圧VREFと同じ電圧値を出力するように、定電圧Ｖｅをその基準電圧VREFより、分圧抵抗Ｒ３による電圧降下分だけ低くしておく。 The differential amplifier circuit 212 controls the output voltage so as to eliminate the difference between the constant voltage Ve input to the positive and negative input terminals and the voltage Vb, and the output voltage becomes the reference voltage VREF.
The voltage Vb obtained by dividing the reference voltage VREF by the voltage dividing resistors R3 and R4 is lower than the reference voltage VREF by the voltage drop caused by the voltage dividing resistor R3. Therefore, the differential amplifier circuit 212 is controlled so that Vb = Ve, and the constant voltage Ve is output from the reference voltage VREF so as to output the same voltage value as the reference voltage VREF in the embodiments of FIGS. The voltage is lowered by the voltage drop due to the voltage dividing resistor R3.

そして、この基準電源２１におけるＧＮＤ側の分圧抵抗Ｒ４に並列に、補正回路２３の第５のトランジスタＴｒ５を接続している。
この第５のトランジスタＴｒ５に流れる電流Ｉ５の電流量は、出力トランジスタＴｒ１と第２のトランジスタＴｒ２のドレイン電流の比及び第３のトランジスタＴｒ３と第５のトランジスタＴｒ５のドレイン電流の比によって決まる。 The fifth transistor Tr5 of the correction circuit 23 is connected in parallel to the GND-side voltage dividing resistor R4 in the reference power supply 21.
The amount of current I5 flowing through the fifth transistor Tr5 is determined by the ratio of the drain currents of the output transistor Tr1 and the second transistor Tr2 and the ratio of the drain currents of the third transistor Tr3 and the fifth transistor Tr5.

第５のトランジスタＴｒ５に流れる電流がＩ５＞０の場合、分圧抵抗Ｒ３に流れる電流がＩ５だけ増加し、分圧点ｂの電圧ＶｂがＩ５＝０の時に比べてＩ５×Ｒ３だけ低下する。それによって、差動増幅回路２１２が出力する基準電圧ＶＲＥＦはＩ５×Ｒ３だけ上昇する。
そこで、次段以降の閉ループゲインを考慮して、（Ｉ５×Ｒ３）×（１＋Ｒ１／Ｒ２）＝Iout×Ｒｗになるようにすれば、負荷に供給する出力電圧Voutが、出力電流Ioutに依存する配線抵抗Ｒｗによって低下する電圧分を相殺することができる。 When the current flowing through the fifth transistor Tr5 is I5> 0, the current flowing through the voltage dividing resistor R3 increases by I5, and the voltage Vb at the voltage dividing point b decreases by I5 × R3 as compared to when I5 = 0. As a result, the reference voltage VREF output from the differential amplifier circuit 212 increases by I5 × R3.
Therefore, in consideration of the closed loop gain after the next stage, if (I5 × R3) × (1 + R1 / R2) = Iout × Rw, the output voltage Vout supplied to the load depends on the output current Iout. The voltage drop caused by the wiring resistance Rw can be canceled out.

したがって、Ｉ５／Iout＝Ｒｗ／｛Ｒ３／（１＋Ｒ１／Ｒ２）｝となるように、出力トランジスタＴｒ１と第２のトランジスタＴｒ２のドレイン電流の比及び第３のトランジスタＴｒ３と第５のトランジスタＴｒ５のドレイン電流の比を取ればよい。
それによって、負荷５に供給される電圧は、配線抵抗Ｒｗが存在しても出力電流Ioutに依存しなくなる。
この第１実施例では、図６に示した補正回路２３の補正強度を外部から設定する補正強度設定手段は設けていない。 Therefore, the ratio of the drain currents of the output transistor Tr1 and the second transistor Tr2 and the drains of the third transistor Tr3 and the fifth transistor Tr5 so that I5 / Iout = Rw / {R3 / (1 + R1 / R2)}. What is necessary is just to take the ratio of current.
Thereby, the voltage supplied to the load 5 does not depend on the output current Iout even if the wiring resistance Rw exists.
In the first embodiment, there is no correction intensity setting means for setting the correction intensity of the correction circuit 23 shown in FIG. 6 from the outside.

〔第２実施例〕
図８は定電圧出力装置２０の第２実施例を示す回路図である。この第２実施例は、図７に示した第１実施例に、補正回路２３の補正強度を外部から設定する補正強度設定手段の具体例を追加した実施例である。
この図８に示す定電圧出力装置２０では、基準電源２を構成する一方（ＧＮＤ側）の分圧抵抗Ｒ２と並列に、第５のトランジスタＴＲ５とスイッチ素子ＳＷとの直列回路を３回路設けている。そして、その３個の第５のトランジスタＴＲ５のゲートを共通接続して、第３のトランジスタＴＲ３のドレインとゲートの接続点に接続している。 [Second Embodiment]
FIG. 8 is a circuit diagram showing a second embodiment of the constant voltage output device 20. The second embodiment is an embodiment in which a specific example of correction intensity setting means for setting the correction intensity of the correction circuit 23 from the outside is added to the first embodiment shown in FIG.
In the constant voltage output device 20 shown in FIG. 8, three series circuits of a fifth transistor TR5 and a switch element SW are provided in parallel with one (GND side) voltage dividing resistor R2 constituting the reference power source 2. Yes. The gates of the three fifth transistors TR5 are connected in common and connected to the connection point between the drain and gate of the third transistor TR3.

その各スイッチ素子ＳＷを外部操作が可能なレジスタ等２４によって、０個から３個まで任意の数だけオン（ＯＮ）にすることができる。３個の第５のトランジスタＴＲ５に流れる合計電流をＩ５とすると、３個のスイッチ素子ＳＷが全てオフ（ＯＦＦ）のときはＩ５＝０であるが、スイッチ素子ＳＷが１個、２個、３個とオンになる数が増える程、電流Ｉ５が増加する。
この電流Ｉ５によって分圧抵抗Ｒ３に流れる電流が増加し、分圧点ｂの電圧が低下するため、その電圧分だけ基準電圧ＶＲＥＦが上昇し、出力電圧Voutも上昇することは、前述した第１実施例と同様である。しかし、この第２実施例では、その電流Ｉ５を外部操作によって増減設定できる点が相違する。 Each switch element SW can be turned on (ON) by any number from 0 to 3 by a register 24 that can be externally operated. Assuming that the total current flowing through the three fifth transistors TR5 is I5, I5 = 0 when all three switch elements SW are OFF, but one switch element SW, two, three The current I5 increases as the number of pieces turned on increases.
The current I5 increases the current flowing through the voltage dividing resistor R3, and the voltage at the voltage dividing point b decreases. Therefore, the reference voltage VREF increases and the output voltage Vout also increases by the voltage, as described above. It is the same as that of an Example. However, the second embodiment is different in that the current I5 can be increased or decreased by an external operation.

このように、第５のトランジスタＴｒ５に流れる電流Ｉ５をレジスタ等２４により設定できるようにすることによって、パッケージやプリント基板の配線抵抗Ｒｗに合わせて、補正回路２３による補正強度を補正して対応することが可能になる。例えば、配線抵抗Ｒｗが２倍になれば、電流Ｉ５が２／（１＋Ｒ１／Ｒ２）倍になるように設定すればよい。
それによって、配線抵抗Ｒｗの値が異なっても、負荷５に供給される電圧が出力電流Ioutに依存しないようにすることができる。 In this way, by allowing the current I5 flowing through the fifth transistor Tr5 to be set by the register 24 or the like, the correction strength by the correction circuit 23 is corrected in accordance with the wiring resistance Rw of the package or the printed circuit board. It becomes possible. For example, if the wiring resistance Rw is doubled, the current I5 may be set to be 2 / (1 + R1 / R2) times.
Thereby, even if the value of the wiring resistance Rw is different, the voltage supplied to the load 5 can be made independent of the output current Iout.

この第２実施例では、並列に接続する第５のトランジスタＴｒ５の数を変更する例を説明した。これに代えて、第３のトランジスタＴｒ３又は第２のトランジスタＴｒ２を並列に複数個接続して、その数を変更することによっても、同様の効果を得ることが可能である。また、並列に接続するトランジスタの数を３まで変更できる例を示したが、並列に接続するトランジスタの数が多いほど細かく補正量を変更設定することができる。 In the second embodiment, the example in which the number of the fifth transistors Tr5 connected in parallel is changed has been described. Alternatively, the same effect can be obtained by connecting a plurality of third transistors Tr3 or second transistors Tr2 in parallel and changing the number thereof. Further, although an example in which the number of transistors connected in parallel can be changed up to three has been shown, the correction amount can be changed and set more finely as the number of transistors connected in parallel increases.

〔第３実施例〕
図９は定電圧出力装置２０の第３実施例を示す回路図である。この第３実施例も、図７に示した第１実施例に、補正回路１３による補正強度を外部から設定する補正強度設定手段の第２実施例とは異なる具体例を追加した実施例である。
この図９に示す定電圧出力装置２０では、基準電源２１を構成する分圧抵抗の一方の抵抗を、それぞれスイッチ素子ＳＷ３を介して並列に接続した３本の抵抗Ｒ３で構成している。その分圧抵抗の他方の抵抗を、それぞれスイッチ素子ＳＷ４を介して並列に接続した３本の抵抗Ｒ４で構成している。補正回路２３の構成は、図７に示した第１実施例と同じである。 [Third embodiment]
FIG. 9 is a circuit diagram showing a third embodiment of the constant voltage output device 20. This third embodiment is also an embodiment in which a specific example different from the second embodiment of the correction strength setting means for setting the correction strength by the correction circuit 13 from the outside is added to the first embodiment shown in FIG. .
In the constant voltage output device 20 shown in FIG. 9, one resistance of the voltage dividing resistor constituting the reference power supply 21 is constituted by three resistors R3 connected in parallel via the switch element SW3. The other resistor of the voltage dividing resistor is constituted by three resistors R4 connected in parallel via the switch element SW4. The configuration of the correction circuit 23 is the same as that of the first embodiment shown in FIG.

基準電源２１の各スイッチ素子ＳＷ３，ＳＷ４を、外部操作が可能なレジスタ等２４によって、選択的にオン・オフすることができ、それによって、分圧抵抗Ｒ３，Ｒ４のそれぞれ並列に接続する個数を変更して、各並列抵抗値を変えることができる。したがって、分圧抵抗の分圧比を変えることなく、その抵抗値を変えて、第５のトランジスタＴｒ５に流れる電流Ｉ５による基準電圧VREFへの影響度合いを調整できる。それによって、補正回路２３による補正強度を設定変更することができる。 Each of the switch elements SW3 and SW4 of the reference power supply 21 can be selectively turned on / off by a register or the like 24 that can be externally operated, whereby the number of voltage dividing resistors R3 and R4 connected in parallel can be determined. It can be changed to change each parallel resistance value. Therefore, the degree of influence of the current I5 flowing through the fifth transistor Tr5 on the reference voltage VREF can be adjusted by changing the resistance value without changing the voltage dividing ratio of the voltage dividing resistor. Thereby, the correction strength by the correction circuit 23 can be set and changed.

このように、基準電源２１を構成する分圧抵抗Ｒ３，Ｒ４の分圧比を変えずに、その各並列抵抗値を、レジスタ等２４により設定できる。それによって、パッケージやプリント基板の配線抵抗Ｒｗに合わせて、補正回路２３による補正強度を補正して対応することが可能になる。例えば、配線抵抗Ｒｗが２倍になれば、分圧抵抗Ｒ３の並列抵抗値が２／（１＋Ｒ１／Ｒ２）倍になるように設定すればよい。その場合、分圧抵抗Ｒ３，Ｒ４による分圧比が変わらないように、抵抗Ｒ３を２／（１＋Ｒ１／Ｒ２）倍にしたら抵抗Ｒ４も２／（１＋Ｒ１／Ｒ２）倍にする。 In this way, the respective parallel resistance values can be set by the register 24 without changing the voltage dividing ratio of the voltage dividing resistors R3 and R4 constituting the reference power source 21. As a result, it is possible to correct the correction strength by the correction circuit 23 in accordance with the wiring resistance Rw of the package or the printed circuit board. For example, if the wiring resistance Rw is doubled, the parallel resistance value of the voltage dividing resistor R3 may be set to be 2 / (1 + R1 / R2) times. In this case, if the resistance R3 is increased by 2 / (1 + R1 / R2) times, the resistance R4 is also increased by 2 / (1 + R1 / R2) times so that the voltage dividing ratio by the voltage dividing resistors R3 and R4 does not change.

また、分圧抵抗Ｒ１，Ｒ２として、それぞれ同じ抵抗値の抵抗を並列に接続する個数を増減して抵抗値を変更するようにしても、分圧比を変えずに異なる抵抗値の抵抗に切り替えて、抵抗値を変えるようにしてもよい。並列に接続する抵抗の数が多いほど細かく補正量を変更設定することができる。 Also, as the voltage dividing resistors R1 and R2, the resistance value can be changed by increasing or decreasing the number of resistors having the same resistance value connected in parallel, but the resistors can be switched to resistors having different resistance values without changing the voltage dividing ratio. The resistance value may be changed. As the number of resistors connected in parallel increases, the correction amount can be changed and set more finely.

〔第３実施例〕
図１０は定電圧出力装置２０の第４実施例を示す回路図である。これは、図６に示したこの発明の第２の実施形態の定電圧出力装置２０において、第１〜第３実施例とは異なる構成の補正回路２３を設けた実施例である。
この図１０に示す定電圧出力装置２０の補正回路２３は、直流電源ＶＤＤとＧＮＤとの間に、第２のトランジスタＴｒ２と抵抗Ｒ５とを直列に接続し、出力トランジスタＴｒ１の出力電流量に比例する電圧を生成する手段を構成している。 [Third embodiment]
FIG. 10 is a circuit diagram showing a fourth embodiment of the constant voltage output device 20. This is an example in which the constant voltage output device 20 of the second embodiment of the present invention shown in FIG. 6 is provided with a correction circuit 23 having a configuration different from those of the first to third examples.
The correction circuit 23 of the constant voltage output device 20 shown in FIG. 10 has a second transistor Tr2 and a resistor R5 connected in series between the DC power supply VDD and GND, and is proportional to the output current amount of the output transistor Tr1. Means for generating the voltage to be generated.

抵抗Ｒ５の端子間に、出力トランジスタＴｒ１の出力電流量に比例する電圧が発生し、その電圧を、Ａ／Ｄ変換器２５によってデジタル信号に変換する。
一方、基準電源２１におけるＧＮＤ側の分圧抵抗Ｒ４を、デジタル信号によって抵抗値が変化される可変抵抗にしている。そして、補正回路２３は、Ａ／Ｄ変換器２５によって変換してデジタル信号によって分圧抵抗Ｒ４の抵抗値を可変制御することにより、基準電源２１に生成される基準電圧VREFを補正する。すなわち、この補正回路２３は、出力電流量に応じたデジタル信号に基づいて、基準電圧VREFを補正する手段を有する。 A voltage proportional to the output current amount of the output transistor Tr1 is generated between the terminals of the resistor R5, and the voltage is converted into a digital signal by the A / D converter 25.
On the other hand, the GND side voltage dividing resistor R4 in the reference power source 21 is a variable resistor whose resistance value is changed by a digital signal. Then, the correction circuit 23 corrects the reference voltage VREF generated by the reference power source 21 by performing conversion control by the A / D converter 25 and variably controlling the resistance value of the voltage dividing resistor R4 by a digital signal. That is, the correction circuit 23 has means for correcting the reference voltage VREF based on a digital signal corresponding to the amount of output current.

したがって、前述の各実施例と同様に、配線抵抗Ｒｗを考慮して、出力トランジスタＴｒ１による出力電圧Voutが、出力電流Ioutに応じてＲｗ×Ioutの電圧分だけ大きくなるように、基準電源２１における分圧抵抗Ｒ４の抵抗値を変化させればよい。 Therefore, in the same manner as in the above-described embodiments, in consideration of the wiring resistance Rw, the output voltage Vout by the output transistor Tr1 is increased by the voltage Rw × Iout according to the output current Iout. What is necessary is just to change the resistance value of the voltage dividing resistor R4.

そのため、抵抗Ｒ５に発生する出力トランジスタＴｒ１の出力電流Ioutに比例する電圧を、Ａ／Ｄ変換器２５によってデジタル信号に変換して検出する。そのデジタル信号に基づいて、基準電源２１が生成する基準電圧VREFが出力電流Ioutに応じて、（Ｒｗ×Iout）／（１＋Ｒ１／Ｒ２）分だけ高くなるように、分圧抵抗Ｒ４の抵抗値を変化させ、基準電圧VREFを補正する。
図１０に示した実施例では、分圧抵抗Ｒ４の抵抗値を制御する場合の例を示したが、分圧抵抗Ｒ３もしくはＲ３とＲ４の両方の抵抗値を制御しても同様の効果を得ることができる。 Therefore, a voltage proportional to the output current Iout of the output transistor Tr1 generated in the resistor R5 is converted into a digital signal by the A / D converter 25 and detected. Based on the digital signal, the resistance value of the voltage dividing resistor R4 is set so that the reference voltage VREF generated by the reference power supply 21 is increased by (Rw × Iout) / (1 + R1 / R2) according to the output current Iout. Change and correct the reference voltage VREF.
In the embodiment shown in FIG. 10, the example in which the resistance value of the voltage dividing resistor R4 is controlled is shown. However, the same effect can be obtained by controlling the resistance value of the voltage dividing resistor R3 or both of R3 and R4. be able to.

〔この発明の第３の実施形態〕
次に、この発明による定電圧出力装置の第３の実施形態を図１１を参照して説明する。
図１１は、その第３の実施形態の基本構成を示すブロック回路図である。
この第３の実施形態の定電圧出力装置３０は、図１に示した第１の実施形態と図６に示した第２の実施形態とを組み合わせたものである。 [Third Embodiment of the Invention]
Next, a third embodiment of the constant voltage output device according to the present invention will be described with reference to FIG.
FIG. 11 is a block circuit diagram showing a basic configuration of the third embodiment.
The constant voltage output device 30 of the third embodiment is a combination of the first embodiment shown in FIG. 1 and the second embodiment shown in FIG.

したがって、この定電圧出力装置３０の補正回路３３は、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量に応じて、帰還回路１２の帰還率βを補正し、基準電源２１が生成する基準電圧VREFの電圧値も補正する。
この第３の実施形態の場合には、補正回路３３による帰還率の補正と基準電圧VREFの補正とによって、出力電圧Voutを上昇させことができる。それによって、負荷５に供給される電圧が出力電流Ioutに依存して配線抵抗Ｒｗにより降下する分を相殺することができる。 Accordingly, the correction circuit 33 of the constant voltage output device 30 detects the current amount of the output current Iout of the output transistor Tr1, corrects the feedback rate β of the feedback circuit 12 according to the output current amount, and the reference power source 21. The voltage value of the reference voltage VREF generated by is also corrected.
In the case of the third embodiment, the output voltage Vout can be increased by correcting the feedback factor by the correction circuit 33 and correcting the reference voltage VREF. As a result, the voltage drop supplied to the load 5 by the wiring resistance Rw depending on the output current Iout can be offset.

この第３の実施形態の定電圧出力装置３０によれば、第１及び第２の実施形態の定電圧出力装置１０，２０よりも、広範囲に亘って細かな補正が可能になる。
この第３の実施形態の具体的な実施例は、第１の実施形態の図２〜図５に示した各実施例のいずれかと、第２の実施形態の図７〜図１０に示した各実施例のいずれかとを組み合わせて構成することができる。 According to the constant voltage output device 30 of the third embodiment, fine correction can be performed over a wider range than the constant voltage output devices 10 and 20 of the first and second embodiments.
Specific examples of the third embodiment include any one of the examples shown in FIGS. 2 to 5 of the first embodiment and each of the examples shown in FIGS. 7 to 10 of the second embodiment. Any one of the embodiments can be combined.

〔この発明の第４の実施形態〕
最後に、この発明による定電圧出力装置の第４の実施形態を図１２を参照して説明する。
図１２は、その第４の実施形態の基本構成を示すブロック回路図である。
この第４の実施形態の定電圧出力装置４０は、基準電圧VREFとフィードバック電圧Ｖｆｂとの差を増幅して出力し、出力トランジスタＴｒ１を制御すると差動増幅回路４１が、出力にオフセットを発生させる手段を有する。 [Fourth Embodiment of the Invention]
Finally, a fourth embodiment of the constant voltage output device according to the present invention will be described with reference to FIG.
FIG. 12 is a block circuit diagram showing a basic configuration of the fourth embodiment.
The constant voltage output device 40 of the fourth embodiment amplifies and outputs the difference between the reference voltage VREF and the feedback voltage Vfb, and when the output transistor Tr1 is controlled, the differential amplifier circuit 41 generates an offset in the output. Have means.

そして、補正回路４３が、出力トランジスタＴｒ１の出力電流量を検出し、その出力電流量(電流量情報)に応じて、その差動増幅回路４１のオフセット電圧を補正する。それによって、出力トランジスタＴｒ１による出力電圧Voutを配線抵抗Ｒｗによる電圧降下分だけ高めて、その影響を除去することができる。
したがって、この第４の実施形態によっても、これまで説明してきた各実施形態と同様の効果を得ることができる。 Then, the correction circuit 43 detects the output current amount of the output transistor Tr1, and corrects the offset voltage of the differential amplifier circuit 41 according to the output current amount (current amount information). As a result, the output voltage Vout from the output transistor Tr1 can be increased by the voltage drop due to the wiring resistance Rw, and the influence can be removed.
Therefore, the fourth embodiment can provide the same effects as those of the embodiments described so far.

基準電源１は、第１の実施形態と同様に一定の基準電圧VREFを生成する。帰還回路２２は、第２の実施形態と同様に帰還率が固定である。
その他の構成及び作用は、第１又は第２の実施形態と共通である。 The reference power supply 1 generates a constant reference voltage VREF as in the first embodiment. The feedback circuit 22 has a fixed feedback rate as in the second embodiment.
Other configurations and operations are the same as those in the first or second embodiment.

図１３は、図１２における差動増幅回路４１の構成例を示す回路図である。
この差動増幅回路４１は、一対の差動ＭＯＳトランジスタＱａ，Ｑｂと、その各ドレイン端子と直流電源ＶＤＤとの間に接続された、一対のＭＯＳトランジスタＱｃ，Ｑｄとを有する。ＭＯＳトランジスタＱｃ，Ｑｄはカレントミラー接続されている。また、差動ＭＯＳトランジスタＱａ，Ｑｂのソース端子を共通接続した点とグラウンドＧＮＤとの間に、バイアス電圧発生用のＭＯＳトランジスタが接続している。 FIG. 13 is a circuit diagram showing a configuration example of the differential amplifier circuit 41 in FIG.
The differential amplifier circuit 41 includes a pair of differential MOS transistors Qa and Qb and a pair of MOS transistors Qc and Qd connected between their respective drain terminals and the DC power supply VDD. MOS transistors Qc and Qd are current mirror connected. Also, a bias voltage generating MOS transistor is connected between the point where the source terminals of the differential MOS transistors Qa and Qb are connected in common and the ground GND.

さらに、差動ＭＯＳトランジスタＱａ，Ｑｂの各ドレイン端子とグラウンドＧＮＤとの間に、それぞれ可変のオフセット電圧発生回路４１ａ，４１ｂを設けている。
このオフセット電圧発生回路４１ａ，４１ｂを、補正回路４３が出力トランジスタＴｒ１の出力電流量に応じて制御することによって、出力電圧VOUTに対するオフセット電圧を補正する。Ｖ＋は正入力端子、Ｖ−は負入力端子である。 Further, variable offset voltage generation circuits 41a and 41b are provided between the drain terminals of the differential MOS transistors Qa and Qb and the ground GND, respectively.
The offset voltage generation circuits 41a and 41b are controlled by the correction circuit 43 according to the output current amount of the output transistor Tr1, thereby correcting the offset voltage with respect to the output voltage VOUT. V + is a positive input terminal, and V− is a negative input terminal.

上述したいずれの実施形態の定電圧出力装置によっても、出力電流量Ioutを検出し、出力電流と配線抵抗Ｒｗによる電圧降下分だけ出力電圧Voutが高くなるように制御することよって、その電圧降下分を相殺することができる。したがって、出力電流量に関わらず負荷５における電圧は一定になり、配線抵抗Ｒｗの影響を除去し、定電圧出力による負荷電圧の安定度を改善することができる。 In any of the above-described constant voltage output devices, the output current amount Iout is detected and controlled so that the output voltage Vout increases by the voltage drop caused by the output current and the wiring resistance Rw. Can be offset. Therefore, the voltage at the load 5 is constant regardless of the amount of output current, the influence of the wiring resistance Rw can be removed, and the stability of the load voltage due to constant voltage output can be improved.

以上、この発明の各実施形態について説明してきたが、その各実施形態の各部の具体的な構成や処理の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されないことは言うまでもない。
さらに、以上説明してきた各実施形態及びその各実施例の構成、動作及び変形例等は、適宜変更又は追加したり一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能である。 As mentioned above, although each embodiment of this invention has been described, the specific configuration of each part of each embodiment, the content of processing, and the like are not limited to those described therein.
Further, the present invention is not limited to the above-described embodiment, and it is needless to say that the present invention is not limited in any way except for having the technical features described in the claims.
Furthermore, each embodiment described above and the configuration, operation, modification, and the like of each example may be changed or added as appropriate, or a part thereof may be deleted. It is also possible.

１，２１：基準電源２，１２，２２：帰還回路３，４１：差動増幅回路
４：配線５：負荷１３，２３，３３，４３：補正回路
１０，２０，３０，４０，１００：定電力出力装置
１４，２４：レジスタ等１５，２５：Ａ／Ｄ変換器
Ｔｒ１：出力トランジスタＴｒ２：第２のトランジスタ
Ｔｒ３：第３のトランジスタＴｒ４：第４のトランジスタ
Ｔｒ５：第５のトランジスタＲ１，Ｒ２，Ｒ３，Ｒ４：分圧抵抗
Ｒ５：抵抗Ｒｗ：配線抵抗 Vout：出力電圧 Iout：出力電流
Ｖｆｂ：フィードバック電圧ＳＷ１〜ＳＷ４：スイッチ素子 1, 2: 1: Reference power supply 2, 12, 22: Feedback circuit 3, 41: Differential amplifier circuit
4: Wiring 5: Load 13, 23, 33, 43: Correction circuit
10, 20, 30, 40, 100: constant power output device
14, 24: Register, etc. 15, 25: A / D converter
Tr1: Output transistor Tr2: Second transistor
Tr3: third transistor Tr4: fourth transistor
Tr5: fifth transistor R1, R2, R3, R4: voltage dividing resistor
R5: Resistance Rw: Wiring resistance Vout: Output voltage Iout: Output current
Vfb: Feedback voltage SW1 to SW4: Switch element

特開２００１−２７４３３２号公報JP 2001-274332 A

Claims

A reference power supply for generating a reference voltage; and
An output transistor that outputs a desired voltage;
A feedback circuit that receives the output voltage of the output transistor and generates a feedback voltage;
A differential amplifier circuit that amplifies and outputs the difference between the reference voltage and the feedback voltage, and controls the output transistor by the output;
A correction circuit that detects an output current amount of the output transistor and corrects a feedback rate of the feedback circuit according to the output current amount;
A constant voltage output device comprising:

A reference power supply for generating a reference voltage; and
An output transistor that outputs a desired voltage;
A feedback circuit that receives the output voltage of the output transistor and generates a feedback voltage;
A differential amplifier circuit that amplifies and outputs the difference between the reference voltage and the feedback voltage, and controls the output transistor by the output;
A correction circuit that detects an output current amount of the output transistor and corrects a voltage value of a reference voltage generated by the reference power supply according to the output current amount;
A constant voltage output device comprising:

A reference power supply for generating a reference voltage; and
An output transistor that outputs a desired voltage;
A feedback circuit that receives the output voltage of the output transistor and generates a feedback voltage;
A differential amplifier circuit that amplifies and outputs the difference between the reference voltage and the feedback voltage, and controls the output transistor by the output;
A correction circuit that detects an output current amount of the output transistor, corrects a feedback rate of the feedback circuit according to the output current amount, and corrects a voltage value of a reference voltage generated by the reference power supply;
A constant voltage output device comprising:

A reference power supply for generating a reference voltage; and
An output transistor that outputs a desired voltage;
A feedback circuit that receives the output voltage of the output transistor and generates a feedback voltage;
A differential amplifier circuit that amplifies and outputs the difference between the reference voltage and the feedback voltage, and controls the output transistor by the output;
A correction circuit that detects an output current amount of the output transistor and corrects an offset voltage of the differential amplifier circuit according to the output current amount;
A constant voltage output device comprising:

The constant voltage output device according to claim 1 or 3,
The correction circuit comprises:
A second transistor having a gate and a source connected in common to the gate and source of the output transistor;
A current flowing through the second transistor as an input current, and a diode-connected third transistor;
A fourth transistor whose gate voltage is controlled by the third transistor and which corrects a feedback rate of the feedback circuit in accordance with an output current amount of the output transistor;
A constant voltage output device comprising:

The constant voltage output device according to claim 2 or 3,
The correction circuit comprises:
A second transistor having a gate and a source connected in common to the gate and source of the output transistor;
A third diode-connected transistor having the drain current of the second transistor as an input current;
A gate voltage controlled by the third transistor, and a fifth transistor that corrects a reference voltage generated by a reference power supply according to an output current amount of the output transistor;
A constant voltage output device comprising:

The constant voltage output device according to claim 1 or 3,
The correction circuit comprises:
Means for generating a voltage proportional to the amount of output current of the output transistor, and an A / D converter for converting the voltage generated by the means into a digital signal,
The feedback circuit has means for correcting a feedback rate based on the digital signal converted by the A / D converter.
A constant voltage output device characterized by that.

The constant voltage output device according to claim 2 or 3,
The correction circuit comprises:
Means for generating a voltage proportional to the amount of output current of the output transistor, and an A / D converter for converting the voltage generated by the means into a digital signal,
The reference power supply has means for correcting the reference voltage based on the digital signal converted by the A / D converter.
A constant voltage output device characterized by that.

In the constant voltage output device according to any one of claims 1 to 8,
A constant voltage output device comprising means for externally setting a correction strength by the correction circuit.