JP2017187526A - 表示装置 - Google Patents

Abstract

【課題】優れた電気特性を示す半導体装置、ならびにそれを含有する表示装置、および表示装置の作製方法を提供する。
【解決手段】第１の電極、第１の電極上の第１の絶縁膜、および第１の絶縁膜上の第２の電極を有する容量と、容量上の第１のトランジスタを有する表示装置が提供される。第１のトランジスタは、第２の電極、第２の電極上の第２の絶縁膜、第２の絶縁膜上の酸化物半導体膜、および酸化物半導体膜上に位置し、酸化物半導体膜と電気的に接続される第１のソース電極と第１のドレイン電極を有する。
【選択図】図４

Description

本発明の実施形態の一つは表示装置、例えば有機ＥＬ表示装置などの表示装置とその作製方法に関する。

半導体特性を示す代表的な例としてケイ素（シリコン）やゲルマニウムなどの第１４族元素が挙げられる。特にシリコンは入手の容易さ、加工の容易さ、優れた半導体特性、特性制御の容易さなどに起因し、表示装置に代表されるほぼ全ての半導体デバイスで使用されており、エレクトロニクス産業の根幹を支える材料として位置付けられている。

近年、酸化物、特にインジウムやガリウムなどの１３族元素の酸化物に半導体特性が見出され、これを契機に精力的な研究開発が進められている。半導体特性を示す酸化物（以下、酸化物半導体）の代表例として、インジウム―ガリウム酸化物（ＩＧＯ）やインジウム―ガリウム―亜鉛酸化物（ＩＧＺＯ）などが知られている。最近の精力的な研究開発の結果、これらの酸化物半導体を含むトランジスタを半導体素子として有する表示装置が市販されるに至っている。また、例えば特許文献１から３で開示されているように、シリコンを含有する半導体（以下、シリコン半導体）を有するトランジスタと、酸化物半導体を有するトランジスタの両者が組み込まれた半導体デバイス、およびこれを利用する表示装置も開発されている。

特開２０１５−２２５１０４号公報 国際公開第２０１５−０３１０３７号公報 米国特許出願公開第２０１０／０１８２２２３号公報

本発明は、優れた電気特性を示す半導体装置、ならびにそれを含有する表示装置、および表示装置の作製方法を提供することを課題の一つとする。

本発明の実施形態の一つは、第１の電極、第１の電極上の第１の絶縁膜、および第１の絶縁膜上の第２の電極を有する容量と、容量上の第１のトランジスタを有する表示装置である。第１のトランジスタは、第２の電極、第２の電極上の第２の絶縁膜、第２の絶縁膜上の酸化物半導体膜、および酸化物半導体膜上に位置し、酸化物半導体膜と電気的に接続される第１のソース電極と第１のドレイン電極を有する。

本発明の実施形態の一つは、第１の電極、第１の電極上の第１の絶縁膜、および第１の絶縁膜上の第２の電極を有する容量と、容量上の第１のトランジスタを有する表示装置である。第１のトランジスタは、第２の電極、第２の電極上の第２の絶縁膜、第２の絶縁膜上の酸化物半導体膜、酸化物半導体膜上の第３の絶縁膜、第３の絶縁膜上の第３の電極、および第３の電極上に位置し、酸化物半導体膜と電気的に接続される第１のソース電極と第１のドレイン電極を有する。

本発明の実施形態の一つである表示装置の斜視図。 本発明の実施形態の一つである表示装置の上面模式図。 本発明の実施形態の一つである表示装置の画素の等価回路。 本発明の実施形態の一つである表示装置の画素の上面模式図。 本発明の実施形態の一つである表示装置の画素の断面模式図。 本発明の実施形態の一つである表示装置の作製方法を示す断面模式図。 本発明の実施形態の一つである表示装置の作製方法を示す断面模式図。 本発明の実施形態の一つである表示装置の作製方法を示す断面模式図。 本発明の実施形態の一つである表示装置の作製方法を示す断面模式図。 本発明の実施形態の一つである表示装置の作製方法を示す断面模式図。 本発明の実施形態の一つである表示装置の断面模式図。 本発明の実施形態の一つである表示装置の画素の等価回路。 本発明の実施形態の一つである表示装置の画素の上面模式図。 本発明の実施形態の一つである表示装置の画素の上面模式図。 本発明の実施形態の一つである表示装置の画素の断面模式図。 本発明の実施形態の一つである表示装置の画素の上面模式図。 本発明の実施形態の一つである表示装置の画素の断面模式図。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

（第１実施形態）
本実施形態では、本発明の実施形態の一つに係る半導体装置とそれを含む表示装置の構造に関し、図１乃至図５を用いて説明する。

［１．全体構造］
本実施形態に係る表示装置１００を模式的に示した斜視図を図１に示す。表示装置１００は行方向と列方向に配置される複数の画素１０４を備えた表示領域１０６、ゲート側駆動回路１０８を基板１０２の一方の面（上面）に有している。表示領域１０６、ゲート側駆動回路１０８は基板１０２と対向基板１１６との間に設けられる。

複数の画素１０４には互いに異なる色を与える発光素子や液晶素子などの表示素子を設けることができ、これにより、フルカラー表示を行うことができる。例えば赤色、緑色、あるいは青色を与える表示素子を三つの画素１０４にそれぞれ設けることができる。あるいは、全ての画素１０４で白色を与える表示素子を用い、カラーフィルタを用いて画素１０４ごとに赤色、緑色、あるいは青色を取り出してフルカラー表示を行ってもよい。最終的に取り出される色は赤色、緑色、青色の組み合わせには限られない。例えば四つの画素１０４からそれぞれ赤色、緑色、青色、白色の４種類の色を取り出すこともできる。画素１０４の配列にも制限はなく、ストライプ配列、デルタ配列、ペンタイル配列などを採用することができる。

図２に示すように、表示装置１００はさらにソース側駆動回路１１０を有している。ゲート側駆動回路１０８、ソース側駆動回路１１０からは種々の配線、例えば第１の走査線１２０、第２の走査線１２６、映像信号線１２２が表示領域１０６の方向に伸びており、それぞれ対応する画素１０４と接続される。ソース側駆動回路１１０からは配線１１４が基板１０２の側面（基板１０２の短辺）に向かって伸びており、配線１１４は基板１０２の端部で露出され、露出部は端子１１０を形成する。端子１１０はフレキシブルプリント回路（ＦＰＣ）などのコネクタ（図示せず）と接続される。外部回路（図示せず）から供給された映像信号がゲート側駆動回路１０８、ソース側駆動回路１１０を介して画素１０４に与えられて画素１０４の表示素子が制御され、映像が表示領域１０６上に再現される。本実施形態ではゲート側駆動回路１０８は表示領域１０６を挟むように二つ設けられているが、ゲート側駆動回路１０８は一つでもよい。また、ゲート側駆動回路１０８やソース側駆動回路１１０を基板１０２上に直接形成するのではなく、異なる基板上に設けられた駆動回路を基板１０２上、又はコネクタ上に形成してもよい。

［２．画素回路］
図３に画素１０４の等価回路を示す。画素１０４は複数の配線とトランジスタや容量などの複数の半導体素子を有している。具体的には、第１の走査線１２０、第２の走査線１２６、第３の走査線１２８、映像信号線１２２、リセット電源線１３０、電流供給線１２４が画素１０４に設けられている。第１の走査線１２０、第２の走査線１２６、第３の走査線１２８はゲート側駆動回路１０８から複数の画素１０４にわたって行方向に伸びる。一方映像信号線１２２、リセット電源線１３０は第１の走査線１２０、第２の走査線１２６、第３の走査線１２８と略直交し、複数の画素１０４にわたって列方向に伸びる。

画素１０４は半導体素子として第１のトランジスタ１４０、第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６、容量（保持容量）１４８、および表示素子１５０を有している。なお、図３に示した等価回路は一つの例であり、トランジスタの数は４つに限られず、例えば２つや３つ、あるいは５つ以上でもよい。また、容量の数も一つに限られず、複数の容量を有していてもよい。上述した配線の組み合わせも一例であり、他の配線が設けられていてもよく、上記配線の一部が複数の画素１０４と共有されていてもよい。

表示素子１５０は液晶素子や発光素子から選択される。発光素子としては有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子などの自発光型素子が挙げられる。表示素子は画素電極と対向電極、ならびにこれらに挟持される液晶層あるいはＥＬ層を含む。

第３のトランジスタ１４４のゲート電極には第２の走査線１２６が接続され、制御信号ＢＧが入力される。第３のトランジスタ１４４のソース電極は電流供給線１２４に接続され、高電位ＰＶＤＤが印加される。第３のトランジスタ１４４のドレイン電極は第１のトランジスタ１４０のドレイン電極（第１のドレイン電極）と接続される。

第２のトランジスタ１４２のゲートには第１の走査線１２０が接続され、制御信号ＳＧが印加される。第２のトランジスタ１４２のソース電極（第２のソース電極）には映像信号線１２２が接続され、映像信号Ｖｓｉｇあるいは初期化信号Ｖｉｎｉが入力される。第２のトランジスタ１４２のドレイン電極（第２のドレイン電極）は第１のトランジスタ１４０のゲート電極と容量１４８の一方の電極（第２の電極）に接続される。

第１のトランジスタ１４０のソース電極（第１のソース電極）は、容量１４８の他方の電極（第１の電極）と表示素子１５０の画素電極（アノード）と接続される。

第４のトランジスタ１４６のゲート電極には第３の走査線１２８が接続され、制御信号ＲＧが入力される。第４のトランジスタ１４６のソース電極にはリセット電源線１３０が接続され、リセット電位Ｖｒｓｔが印加される。第４のトランジスタ１４６のドレイン電極は容量１４８の他方の電極（第１の電極）と表示素子１５０の画素電極に電気的に接続される。

表示素子１５０の対向電極（カソード）には低電位ＰＶＳＳが印加される。

駆動時、第４のトランジスタ１４６のゲート電極に制御信号ＲＧを入力して第４のトランジスタ１４６をオン状態にする。これによりリセット電源線１３０からリセット電位Ｖｒｓｔが容量１４８の第１の電極、画素電極、および第１のトランジスタ１４０のソース電極に与えられ、第１のトランジスタ１４０のソース電極の電位がリセットされる。

その後第２のトランジスタ１４２のゲート電極に制御信号ＳＧを印加して第２のトランジスタ１４２をオン状態にする。この時、映像信号線１２２には初期化信号Ｖｉｎｉが印加され、これによって第１のトランジスタ１４０のゲート電極が初期化信号Ｖｉｎｉに対応する電位となり、初期化が行われる。

続いて第４のトランジスタ１４６をオフ状態とし、第２のトランジスタ１４２のゲート電極に制御信号ＳＧを入力し、第２のトランジスタ１４２をオン状態とし、第３のトランジスタ１４４のゲート電極に制御信号ＢＧを入力し、第３のトランジスタをオン状態にする。これにより第１のトランジスタ１４０の閾値のオフセットキャンセル動作が行われる。このとき、映像信号線１２２には初期化信号Ｖｉｎｉが印加されており、第１のトランジスタ１４０のゲート電極に入力される。第１のトランジスタ１４０のソース電極の電位は上昇し、ゲート電位のＶｉｎｉに対して閾値分低い電位まで上昇する。このときの電位差は、各画素１０４に含まれるそれぞれの第１のトランジスタ１４０によって異なる。

オフセットキャンセル動作終了後、映像信号線１２２には映像信号Ｖｓｉｇが入力され、これにより、第１のトランジスタ１４０のゲート電極に映像信号Ｖｓｉｇが書き込まれる。

その後第２のトランジスタ１４２をオフ状態とする。電流供給線１２４から供給される電流が第１のトランジスタ１４０を介して表示素子１５０へ流れて表示動作が開始され、制御信号ＢＧによって第３のトランジスタ１４４がオフ状態になるまで表示が維持される。

なお、各トランジスタのソース電極とドレイン電極は半導体膜を流れる電流の向きやトランジスタの極性によって入れ替わることがある。したがって、上述したソース電極、ドレイン電極の関係はあくまで便宜上のものである。

［３．画素構造］
図４に画素１０４の上面模式図を示す。図４では表示素子１５０は図示していない。第２のトランジスタ１４２は半導体膜１６０を有しており、映像信号線１２２が第２のトランジスタ１４２のソース電極（第２のソース電極）を兼ねている。第２のトランジスタ１４２のドレイン電極（第２のドレイン電極）１６６はコンタクトホール（図中点線の丸。以下同様）を通して容量１４８の第２の電極１７２に接続され、第２の電極１７２は容量１４８の第１の電極１７０と対を形成している。

第３のトランジスタ１４４は半導体膜１６２を有しており、第２の走査線１２６の一部（図中、上方向に突き出た部分）がゲート電極として機能する。半導体膜１６２はその上に設けられたコンタクトホールにおいて電流供給線１２４、ならびに第１のトランジスタ１４０の第１のソース電極１８２と電気的に接続される。

第４のトランジスタ１４６は半導体膜１６４を有しており、第３の走査線１２８の一部（図中、上方向に突き出た部分）がゲート電極として機能する。半導体膜１６４はその上に設けられたコンタクトホールにおいてリセット電源線１３０、ならびに接続電極１９０を介して画素電極と電気的に接続される。ドレイン電極１８４と接続電極１９０は一体として形成されている。

第１のトランジスタ１４０は容量１４８と重なっている。具体的には図４に示すように、第１のトランジスタ１４０は半導体膜１８０を有しており、半導体膜１８０は第１の電極１７０と第２の電極１７２と重なっている。半導体膜１８０の面積は第２の電極１７２よりも小さくすることができ、半導体膜１８０の全体が第２の電極１７２と重なってもよい。半導体膜１８０の上にはソース電極（第１のソース電極）１８２とドレイン電極（第１のドレイン電極）１８４が形成されている。したがって、第１のトランジスタ１４０内では電流は第１の走査線１２０、第２の走査線１２６、第３の走査線１２８が伸びる方向と平行である。ドレイン電極（第１のドレイン電極）１８４は容量１４８の第１の電極１７０、ならびに接続電極１９０を介して画素電極と電気的に接続される。

互いに重なる第１のトランジスタ１４０と容量１４８の断面模式図を図５に示す。図５は図４の鎖線Ｃ−Ｄに沿った断面模式図である。図５に示すように、容量１４８がアンダーコート１９２を介して基板１０２上に設けられている。容量１４８は第１の電極１７０と第２の電極１７２、およびこれらに挟持される第１の絶縁膜１９４を含む。第１の絶縁膜１９４は容量１４８の誘電体膜として機能する。

第１のトランジスタ１４０は容量１４８の上に位置し、容量１４８と重なっている。第２の電極１７２をゲート電極として有し、その上に第２の絶縁膜１９６、第２の絶縁膜１９６上に半導体膜１８０を有している。第２の絶縁膜１９６は第１のトランジスタ１４０においてゲート絶縁膜として働く。さらに第１のトランジスタ１４０は半導体膜１８０上に、半導体膜１８０と電気的に接続される第１のソース電極１８２と第１のドレイン電極１８４を有している。

上述したように、第２の電極１７２は容量１４８の一方の電極としても機能し、同時に第１のトランジスタ１４０のゲート電極としても機能する。換言すると、第２の電極１７２は容量１４８と第１のトランジスタ１４０に共有されている。

第１のトランジスタ１４０の上には平坦化膜１９８が設けられ、容量１４８や第１のトランジスタ１４０に起因する凹凸や傾斜を吸収し、平坦な上面を与える。

第１のトランジスタ１４０、第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６の半導体膜１８０、１６０、１６２、１６４に含まれる元素に限定は無く、ケイ素やゲルマニウム、あるいは酸化物半導体などが挙げられる。半導体膜１８０、１６０、１６２、１６４の結晶性も限定は無く、単結晶、多結晶、微結晶、アモルファスでもよい。

本実施形態では第１のトランジスタ１４０が表示素子１５０と直列に接続される。画素１０４間で均一な表示を行うためには第１のトランジスタ１４０の電気特性、例えば閾値電圧のばらつきが小さいことが好ましい。さらに、第１のトランジスタ１４０のオフリーク電流が小さいことが好ましい。したがって後述するように、第１のトランジスタ１４０の半導体膜が酸化物半導体を含有することが好ましい。この場合、第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６の半導体膜はシリコンを含むことができる。第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６の極性はｎ型でもよく、ｐ型でもよい。第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６の半導体膜１６０、１６２、１６４が多結晶シリコン（ポリシリコン）を含有する場合、高い電界効果移動度が得られる。

第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６の構造に特に限定は無く、トップゲート型でもボトムゲート型でもよい。後述する表示装置１００の形成方法を考慮すると、トップゲート型が好ましい。また、半導体膜とソース電極、ドレイン電極の位置関係に関しても、ボトムコンタクト型、トップコンタクト型のいずれでもよい。第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６において、ソース電極とドレイン電極はゲート電極と重なってもよく、あるいはソース電極とドレイン電極がゲート電極と重ならなくてもよい。ゲート電極も単一である必要は無く、二つ以上のゲート電極を有するマルチゲート構造を第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６が有していてもよい。

上述したように、第１のトランジスタ１４０は表示素子１５０と直列に接続されているため、第１のトランジスタ１４０の電気特性（閾値電圧）のばらつきは各画素１０４間の輝度のばらつきに起因し、表示品質の低下をもたらす。特にこの傾向は半導体膜１８０が多結晶シリコン（ポリシリコン）半導体を含む場合に顕著である。これに対して酸化物半導体を有するトランジスタの特性ばらつきはポリシリコン半導体を含むトランジスタと比較すると小さく、オフリーク電流もまた小さい。したがって半導体膜１８０に酸化物半導体を採用することで、高画質の表示を実現することができる。

一方、第１のトランジスタ１４０の半導体膜１８０が酸化物半導体を含む場合、半導体膜１８０がシリコン半導体膜である場合と比較すると、その電界効果移動度が小さく、第１のトランジスタ１４０に大きな電流を流すことができない。このため、表示素子１５０に対して大きな電流を流すことが困難であり、高輝度の発光を得ることが難しい。しかしながら上述したように、本実施形態の半導体装置では第１のトランジスタ１４０は容量１４８の上に位置し、容量１４８と重なっている。このような構成を採用することで、第１のトランジスタ１４０の占有面積を大きくすることができ、チャネル幅を大幅に増大させることができる。したがって、半導体膜１８０が酸化物半導体を含む場合でも表示素子１５０に大きな電流を流すことができ、高輝度の映像を提供することが可能となる。

また後述するように、本実施形態の表示装置１００では、容量１４８の誘電体膜である第１の絶縁膜１９４は第２のトランジスタ１４２、第３のトランジスタ１４４、第４のトランジスタ１４６のゲート絶縁膜として働く（図７（Ｃ）参照）。トランジスタのゲート絶縁膜は通常５０から１００ｎｍ程度と非常に薄い。したがって、容量１４８の容量を大きくすることができる。その結果、第１のトランジスタ１４０のゲート電極や容量１４８の第２の電極１７２に入力される電位を長時間保持することが可能となる。これにより、映像信号Ｖｓｉｇを長時間保持することが可能となり、映像信号Ｖｓｉｇの書き込み周波数を低くすることができ、その結果、消費電力を低減することができる。

（第２実施形態）
本実施形態では、第１実施形態で述べた表示装置１００の作製方法について、図６乃至図１０を用いて説明する。ここでは表示素子１５０として発光素子を用い、半導体膜１８０が酸化物半導体を、半導体膜１６０、１６２、１６４がポリシリコンを含有するケースを例示して説明する。図６乃至図１０は図４における鎖線Ａ−Ｂ、Ｃ−Ｄ、Ｅ−Ｆに沿った断面模式図である。

［１．容量］
まず基板１０２上にアンダーコート１９２を形成する（図６（Ａ））。基板１０２は第１実施形態で示した各半導体素子を支持する機能を有する。したがって基板１０２には、この上に形成される各半導体素子のプロセスの温度に対する耐熱性とプロセスで使用される薬品に対する化学的安定性を有する材料を使用すればよい。具体的には、基板１０２はガラスや石英、プラスチック、金属、セラミックなどを含むことができる。表示装置１００に可撓性を付与する場合には、高分子材料を用いることができ、例えばポリイミド、ポリアミド、ポリエステル、ポリカーボナートに例示される高分子材料を使用することができる。なお、可撓性の表示装置１００を形成する場合、基板１０２は基材、あるいはベースフィルムと呼ばれることがある。

アンダーコート１９２は基板１０２からアルカリ金属などの不純物が各半導体素子などへ拡散することを防ぐ機能を有する膜であり、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機絶縁体を含むことができる。アンダーコート１９２は化学気相成長法（ＣＶＤ法）やスパッタリング法、ラミネート法などを適用して単層、あるいは積層構造を有するように形成することができる。ＣＶＤ法を用いる場合には、テトラアルコキシシランなどを原料のガスとして用いればよい。アンダーコート１９２の厚さは５０ｎｍから１０００ｎｍの範囲で任意に選択することができるが、必ずしも基板１０２上で一定である必要はなく、場所によって異なる厚さを有していてもよい。アンダーコート１９２を複数の層で構成する場合、例えば基板１０２上に窒化ケイ素を含有する層、その上に酸化ケイ素を含有する層を積層することができる。

基板１０２中の不純物濃度が小さい場合、アンダーコート１９２は設けない、あるいは基板１０２の一部だけを覆うように形成してもよい。例えば基板１０２としてアルカリ金属濃度が小さいポリイミドを用いる場合、アンダーコート１９２を設けなくてもよい。

次にアンダーコート１９２上に半導体膜１６０、第１の電極１７０を形成する。例えばＣＶＤ法を用いてアモルファスシリコン（ａ−Ｓｉ）を５０ｎｍから１００ｎｍ程度の厚さでアンダーコート１９２上に形成し、これを加熱処理、あるいはレーザなどの光を照射することで結晶化を行い、ポリシリコン膜へ変換する。結晶化はニッケルなどの触媒存在下で行ってもよい。その後ポリシリコン膜をエッチングにより加工し、半導体膜１６０、第１の電極１７０が形成される。図示していないが、半導体膜１６０の形成と同時に半導体膜１６２、１６４も形成される。

次に半導体膜１６０をマスクし、第１の電極１７０に対して選択的にイオンインプランテーション処理、あるいはイオンドーピング処理を行う。イオンはｐ型の導電性を付与するホウ素やアルミニウム、あるいはｎ型の導電性を付与するリンや窒素などの元素が挙げられる。これにより第１の電極１７０は、容量１４８の一方の電極として機能するに十分な導電性が得られる。

次に半導体膜１６０、第１の電極１７０上に第１の絶縁膜１９４を形成する（図６（Ｂ））。第１の絶縁膜１９４は単層構造、積層構造のいずれの構造を有していてもよく、アンダーコート１９２で使用可能な無機絶縁体を含むことができる。アンダーコート１９２と同様、第１の絶縁膜１９４はスパッタリング法、あるいはＣＶＤ法などを適用して形成することができる。第１の絶縁膜１９４は第２のトランジスタ１４２や第３のトランジスタ１４４、第４のトランジスタ１４６のゲート絶縁膜として機能すると同時に、容量１４８の誘電体膜として機能する。

次に第１の絶縁膜１９４上に金属膜を形成し、エッチングによって加工して第２のトランジスタ１４２のゲート電極１６８、容量１４８の第２の電極１７２を形成する（図６（Ｂ））。したがってこれらの電極は同一の層に存在する。この時、これらの電極と同一の層に存在する配線、例えば第２の走査線１２６や第３の走査線１２８なども同時に形成される。第１の電極１７０と第２の電極１７２は、アライメントのずれによる容量のばらつきを防止するため、第２の電極１７２の下面が第１の電極１７０と完全に重なる、あるいは第１の電極１７０が第２の電極１７２によって完全に覆われるように、それぞれの面積を調整することが好ましい。

金属膜はチタンやアルミニウム、銅、モリブデン、タングステン、タンタルなどの金属やその合金などを用い、単層、あるいは積層構造を有するように形成することができる。本実施形態の表示装置１００が大面積を有する場合、信号の遅延を防ぐため、アルミニウムや銅などの高い導電性を有する金属を用いることが好ましい。例えばチタンやモリブデンなどの比較的高い融点を有する金属でアルミニウムや銅などを挟持する構造を採用することができる。

以上の工程により、容量１４８が形成される。

［２．トランジスタ］
次に、ゲート電極１６８、第２の電極１７２を覆うように第２の絶縁膜１９６を形成する（図６（Ｃ））。第２の絶縁膜１９６は単層構造、積層構造のいずれの構造を有していてもよい。

第２の絶縁膜１９６は第１のトランジスタ１４０のゲート絶縁膜として機能する。したがって、第２の絶縁膜１９６上に形成される半導体膜１８０内でキャリアの発生を抑制するため、酸化ケイ素を含む絶縁膜を第２の絶縁膜１９６として用いることが好ましい。第２の絶縁膜１９６が積層構造を有する場合、半導体膜１８０と接する領域が酸化ケイ素を含むことが好ましい。

第２の絶縁膜１９６は第１の絶縁膜１９４と同様の方法で形成し、同様の材料を含有することができる。第２の絶縁膜１９６の形成時、雰囲気にできるだけ水素ガスや水蒸気など、水素を含有するガスが含まれないことが好ましく、これにより水素の組成が小さく、化学量論に近い、あるいはそれ以上の酸素の組成を有する第２の絶縁膜１９６を形成することができる。

第２の絶縁膜１９６を形成した後、ゲート電極１６８をマスクとして半導体膜１６０に対してイオンインプランテーション処理、あるいはイオンドーピング処理を行う。イオンはｐ型の導電性を付与するホウ素やアルミニウム、あるいはｎ型の導電性を付与するリンや窒素などの元素が挙げられる。これにより、半導体膜１６０のゲート電極１６８と重なる領域にチャネル領域を、それ以外の領域にソース・ドレイン領域を形成することができる。なお、イオンインプランテーション処理、あるいはイオンドーピング処理は第３のトランジスタ１４４、第４のトランジスタ１４６に対しても適宜行えばよい。

次に第２の絶縁膜１９６上に、第２の電極１７２と重なるように半導体膜１８０を形成する（図７（Ａ））。半導体膜１８０は酸化物半導体を含むことができ、酸化物半導体はインジウムやガリウムなどの第１３族元素から選択することができる。半導体膜１８０異なる複数の第１３族元素を含有してもよく、ＩＧＯでもよい。半導体膜１８０はさらに１２族元素を含んでもよく、一例としてＩＧＺＯが挙げられる。半導体膜１８０はその他の元素を含むこともでき、１４族元素であるスズ、４族元素であるチタンやジリコニウムなどを含んでもよい。

半導体膜１８０は、例えばスパッタリング法などを利用して２０ｎｍから８０ｎｍ、あるいは３０ｎｍから５０ｎｍの厚さで形成される。スパッタリグン法を用いる場合、成膜は酸素ガスを含む雰囲気、例えばアルゴンと酸素ガスの混合雰囲気中で行うことができる。この時、アルゴンの分圧を酸素ガスの分圧より小さくしてもよい。

半導体膜１８０は酸素欠陥などの結晶欠陥が少ないことが好ましい。このため、半導体膜１８０に対し、加熱処理（アニール）を行うことが好ましい。加熱処理は半導体膜１８０のパターニング前に行ってもよく、パターニング後に行ってもよい。加熱処理によって半導体膜１８０の体積が小さくなる（シュリンク）場合があるので、パターニング前に加熱処理を行うのが好ましい。加熱処理は窒素、乾燥空気、あるいは大気の存在下、常圧、あるいは減圧で行えばよい。加熱温度は２５０℃から５００℃、あるいは３５０℃から４５０℃の範囲で、加熱時間は１５分から１時間の範囲で選択することができるが、これらの範囲外で加熱処理を行ってもよい。この加熱処理により半導体膜１８０の酸素欠陥に酸素が導入される、あるいは酸素が転位し、より構造の明確な、結晶欠陥の少ない、結晶性の高い半導体膜１８０が得られる。その結果、信頼性が高く、低いオフ電流、低い特性（閾値電圧）ばらつきなど、優れた電気特性を有する第１のトランジスタ１４０が得られる。

次に図７（Ｂ）に示すように、第１の絶縁膜１９４と第２の絶縁膜１９６をエッチングにより加工し、半導体膜１６０、第１の電極１７０を露出する開口部を形成する。この後、映像信号線１２２、第２のドレイン電極１６６、第１のソース電極１８２、第１のドレイン電極１８４を開口部を覆うように形成する（図７（Ｃ））。これらはゲート電極１６８、容量１４８の第１の電極１７０、第２の電極１７２の形成と同様の材料、構造、方法を適用して形成することができ、同一の層に存在することができる。映像信号線１２２は第２のトランジスタ１４２のソース電極（第２のソース電極）としても機能する。なお半導体膜１８０は、チャネル領域における厚さが第１のソース電極１８２、第１のドレイン電極１８４に覆われる領域よりも小さくてもよい。図示しないが、半導体膜１８０と第１のソース電極１８２、第１のドレイン電極１８４の間にチャネルを保護するための絶縁膜を設けてもよい。

以上の工程により、第３のトランジスタ１４４、第４のトランジスタ１４６とともに第１のトランジスタ１４０、第２のトランジスタ１４２が形成される。

［３．表示素子］
次に第１のトランジスタ１４０、第２のトランジスタ１４２を覆うように平坦化膜１９８を形成する（図８（Ａ））。平坦化膜１９８は有機絶縁体を用いて形成することができる。有機絶縁体としてエポキシ樹脂、アクリル樹脂、ポリイミド、ポリアミド、ポリエステル、ポリカーボナート、ポリシロキサンなどの高分子材料が挙げられ、スピンコート法、インクジェット法、印刷法、ディップコーティング法などの湿式成膜法によって形成することができる。平坦化膜１９８は上記有機絶縁体を含む層と無機絶縁体を含む層の積層構造を有していてもよい。この場合、無機絶縁体としては酸化ケイ素や窒化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などのシリコンを含有する無機絶縁体が挙げられ、スパッタリング法やＣＶＤ法によって形成することができる。

次に平坦化膜１９８を加工し、第１のドレイン電極１８４を露出するための開口部を形成する（図８（Ｂ））。その後開口部を覆うように、かつ第１のドレイン電極１８４と電気的に接続されるように表示素子１５０の画素電極１５２を形成する。

表示素子１５０からの発光を基板１０２を通して取り出す場合には、透光性を有する材料、例えばＩＴＯやＩＺＯなどの導電性酸化物を画素電極１５２に用いることができる。一方、表示素子１５０からの発光を基板１０２とは反対側から取り出す場合には、アルミニウムや銀などの金属、あるいはこれらの合金を用いることができる。あるいは上記金属や合金と導電性酸化物との積層、例えば金属を導電性酸化物で挟持した積層構造（例えばＩＴＯ／銀／ＩＴＯなど）を採用することができる。

次に隔壁２００を形成する（図９（Ａ））。隔壁２００は画素電極１５２の端部、ならびに平坦化膜１９８に設けられた開口部を覆うように設けられ、これらに起因する段差を吸収し、かつ、隣接する画素１０４の画素電極１５２を互いに電気的に絶縁する機能を有する。隔壁２００はバンク（リブ）とも呼ばれる。隔壁２００はエポキシ樹脂やアクリル樹脂など、平坦化膜１９８で使用可能な材料を用いて形成することができる。隔壁２００は、画素電極１５２の一部を露出するように開口部を有している。開口部の端が急峻な勾配を有すると、後に形成されるＥＬ層１５４や対向電極１５６などに欠損が生じる可能性があるため、その開口端はなだらかなテーパー形状となるのが好ましい。

次に画素電極１５２上にＥＬ層１５４を形成する（図９（Ｂ））。ＥＬ層１５４は画素電極１５２の露出部に接すると共に、隔壁２００の少なくとも一部を覆うように形成される。本明細書ならびに請求項では、ＥＬ層とは一対の電極に挟まれた層全体を意味し、単一の層で形成されていてもよく、複数の層から形成されていてもよい。例えばキャリア注入層、キャリア輸送層、発光層、キャリア阻止層、励起子阻止層など適宜を組み合わせてＥＬ層１５４を形成することができる。また、隣接する画素１０４間でＥＬ層１５４の構造が異なってもよい。例えば隣接する画素１０４間で発光層が異なり、他の層が同一の構造を有するようにＥＬ層１５４を形成してもよい。これにより、隣接する画素１０４同士で異なる発光色を得ることができ、フルカラー表示が可能となる。逆に全ての画素１０４において同一のＥＬ層１５４を用いてもよい。この場合、例えば白色発光を与えるＥＬ層１５４を全ての画素１０４に共有されるように形成し、カラーフィルタなどを用いて各画素１０４から取り出す光の波長を選択すればよい。ＥＬ層１５４は蒸着法や上述した湿式成膜法を適用して形成することができる。

次にＥＬ層１５４上に対向電極１５６を形成する（図９（Ｂ））。画素電極１５２、ＥＬ層１５４、対向電極１５６によって表示素子１５０が形成される。画素電極１５２と対向電極１５６からキャリア（電子、ホール）がＥＬ層１５４に注入され、キャリアの再結合によって得られる励起状態が基底状態に緩和するプロセスを経て発光が得られる。したがって表示素子１５０のうち、ＥＬ層１５４と画素電極１５２が互いに直接接している領域が発光領域である。

表示素子１５０からの発光を基板１０２を通して取り出す場合には、アルミニウムや銀などの金属あるいはこれらの合金を対向電極１５６に用いることができる。一方、表示素子１５０からの発光を対向電極１５６を通して取り出す場合には、上記金属や合金を用い、可視光を透過する程度の膜厚を有するように対向電極１５６を形成する。あるいは対向電極１５６には、透光性を有する材料、例えばＩＴＯやＩＺＯなどの導電性酸化物を用いることができる。また、上記金属や合金と導電性酸化物との積層構造（例えばＭｇ−Ａｇ／ＩＴＯなど）を対向電極１５６に採用することができる。対向電極１５６は蒸着法、スパッタリング法などを用いて形成することができる。

以上の工程により、表示素子１５０が形成される。

［４．パッシベーション膜］
任意の構成として、対向電極１５６上にパッシベーション膜（封止膜）２０６を形成することができる（図１０）。パッシベーション膜２０６は先に形成した表示素子１５０に外部からの水分の侵入を防止することを機能の一つとしている。パッシベーション膜２０６としてはガスバリア性の高いものが好ましい。例えば窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機材料を用いてパッシベーション膜２０６を形成することが好ましい。あるいはアクリル樹脂やポリシロキサン、ポリイミド、ポリエステルなどを含む有機樹脂を用いてもよい。図１０で例示した構造では、パッシベーション膜２０６は第１の層２０８、第２の層２１０、第３の層２１２を含む三層構造を有している。

具体的には第１の層２０８は、酸化ケイ素や窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などの無機絶縁体を含むことができ、ＣＶＤ法やスパッタリング法を適用して形成すればよい。第２の層２１０としては、例えば高分子材料が使用可能であり、高分子材料はエポキシ樹脂、アクリル樹脂、ポリイミド、ポリエステル、ポリカーボナート、ポリシロキサンなどから選択することができる。第２の層２１０は上述した湿式成膜法によって形成することもできるが、上記高分子材料の原料となるオリゴマーを減圧下で霧状あるいはガス状にし、これを第１の層２０８に吹き付けて、その後オリゴマーを重合することによって形成してもよい。この時、オリゴマー中に重合開始剤が混合されていてもよい。また、基板１０２を冷却しながらオリゴマーを第１の層２０８に吹き付けてもよい。第３の層２１２は第１の層２０８と同様の材料、形成方法を採用して形成することができる。

図示しないが、パッシベーション膜２０６上に対向基板１１６（図１参照）を任意の構成として設けてもよい。対向基板１１６は接着剤を用いて基板１０２と固定される。この時、対向基板１１６とパッシベーション膜２０６の間の空間に不活性ガスを充填してもよく、あるいは樹脂などの充填材を充填してもよく、あるいは接着剤で直接パッシベーション膜２０６と対向基板１１６が接着されてもよい。充填材を用いる場合には、可視光に対して高い透明性を有することが好ましい。対向基板１１６を基板１０２に固定する際、接着剤や充填剤の中にスペーサを含ませてギャップを調整しても良い。あるいは、画素１０４の間にスペーサとなる構造体を形成しても良い。

さらに対向基板１１６には、発光領域と重なる領域に開口を有する遮光膜や、発光領域と重なる領域にカラーフィルタを設けてもよい。遮光膜は、クロムやモリブデンなど比較的反射率の低い金属、あるいは樹脂材料に黒色又はそれに準ずる着色材を含有させたものを用いて形成され、発光領域から直接得られる光以外の散乱光や外光反射等を遮断する機能を有する。カラーフィルタの光学特性は隣接する画素１０４毎に変え、例えば赤色、緑色、青色の発光を取り出すように形成することができる。遮光膜とカラーフィルタは下地膜を介して対向基板に設けても良いし、また、遮光膜とカラーフィルタを覆うようにオーバーコート層をさらに設けても良い。

以上の工程を経ることにより、第１実施形態で述べた表示装置１００が作製される。

（第３実施形態）
本実施形態では、本発明の実施形態の一つに係る表示装置３００に関し、図１１を用いて説明する。第１、第２実施形態と重複する内容に関しては説明を割愛することがある。

図１１に表示装置３００の断面模式図を示す。図１１は、図４における鎖線Ａ−Ｂ、Ｃ−Ｄに沿った断面に相当する。表示装置１００との相違点は、第１のトランジスタ１４０上に、第１のソース電極１８２、第１のドレイン電極１８４、および半導体膜１８０に接する第３の絶縁膜１８６を有する点である。第３の絶縁膜１８６は第２のトランジスタ１４２、ならびに図示しない第３のトランジスタ１４４、第４のトランジスタ１４６へも伸びており、第２のソース電極を兼ねる映像信号線１２２と第２の絶縁膜１９６の間、および第２のドレイン電極１６６と第２の絶縁膜１９６の間の間に挟持される。

第３の絶縁膜１８６は第２の絶縁膜１９６と同様の材料を含むことができ、同様の形成方法を適用して形成することができる。第２の絶縁膜１９６と同様、半導体膜１８０内でキャリアの発生を抑制するため、第３の絶縁膜１８６も酸化ケイ素を含むことが好ましい。

本実施形態では、第２のソース電極（映像信号線１２２）や第２のドレイン電極１６６を形成する前に、半導体膜１８０上に第１のソース電極１８２と第１のドレイン電極１８４を形成し、その後に第３の絶縁膜１８６を形成する。引き続いて第１の絶縁膜１９４、第２の絶縁膜１９６、ならびに第３の絶縁膜１８６に対して同時にエッチング加工を施して半導体膜１６０を露出する開口部を形成し、そこに第２のソース電極（映像信号線１２２）や第２のドレイン電極１６６を形成する。

このような構成を採用することで、第１の絶縁膜１９４や第２の絶縁膜１９６、第３の絶縁膜１８６に開口部を形成する際に半導体膜１８０が消失したり汚染されることを防ぐことができる。また、半導体膜１６０を露出した後に半導体膜１６０の表面に形成される酸化膜を弗酸などの強酸で除去する場合、半導体膜１８０が消失したり汚染されることがない。

表示装置３００は表示装置１００と同様、容量１４８上に積層され、酸化物半導体を含む半導体膜１８０を有する第１のトランジスタ１４０を有している。このため、酸化物半導体を有するトランジスタの小さな特性ばらつきに起因して、高画質の表示を実現することができる。また、容量１４８と第１のトランジスタ１４０の積層によって実現される大きなチャネル幅に起因し、表示素子１５０に大きな電流を流すことができ、高輝度の映像を提供することが可能である。さらに、大きな容量を有する容量１４８を形成することができるため、映像信号Ｖｓｉｇの書き込み周波数を低くすることができ、その結果、消費電力を低減することができる。

（第４実施形態）
本実施形態では、本発明の実施形態の一つに係る表示装置４００に関し、図１、２、１２、１３を用いて説明する。第１乃至第３実施形態と重複する内容に関しては説明を割愛することがある。

表示装置１００と同様、表示装置４００も複数の画素１０４を有している（図１、２）。しかしながら図１２の等価回路で示すように、表示装置４００の画素１０４は表示装置１００のそれと異なり、第１のトランジスタ１４０の初期化に用いられる第４のトランジスタ１４６のドレイン電極が第３のトランジスタ１４４のドレイン電極と第１のトランジスタ１４０のソース電極に接続されている。このため、第４のトランジスタ１４６は各画素１０４に設ける必要は無く、駆動回路１０８内に設置することができる。その結果、各画素１０４のサイズを小さくする、あるいは開口率を向上させることができる。

図１３に示すように、表示装置４００ではリセット電源線１３０は第１の走査線１２０や第２の走査線１２６と略平行に伸びており、図１で示す駆動回路１０８に設けられる第４のトランジスタ１４６と接続される。したがって、リセット電源線１３０は第１の走査線１２０や第２の走査線１２６と同一の層に存在することができる。リセット電源線１３０はコンタクトホールを通じて第１のトランジスタ１４０の第１のソース電極１８２と接続される。

表示装置４００の容量１４８上に第１のトランジスタ１４０が設けられており、表示装置１００と同様、第１のトランジスタ１４０は大きなチャネル幅を有することができる。したがって、半導体膜１８０に酸化物半導体を用いても第１のトランジスタ１４０に大きな電流を流すことができ、その結果、表示素子１５０を高輝度で駆動することが可能となる。また、半導体膜１８０に酸化物半導体を用いることで画素１０４間での特性ばらつきが軽減される。したがって本実施形態により、高輝度で高品質の映像を再現することが可能となる。

（第５実施形態）
本実施形態では、本発明の実施形態の一つに係る表示装置５００に関し、図１、２、１４、１５を用いて説明する。第１乃至第４実施形態と重複する内容に関しては説明を割愛することがある。

表示装置１００と同様、表示装置５００も複数の画素１０４を有している（図１、２）。図１４に示すように、表示装置１００と異なり、表示装置５００は半導体膜１８０と重なる第３の電極１８８をさらに有している。第３の電極１８８はコンタクトホールを介して第２の電極１７２と接続されていてもよく、この場合、第２の電極１７２と第３の電極１８８には同じ電位が印加される。したがって第１のトランジスタ１４０は半導体膜１８０の上下に２つのゲート電極を有する構造となる。

図１５に図１４の鎖線Ｇ−Ｈにおける断面の模式図を示す。半導体膜１８０上には第３の絶縁膜１８６が設けられ、その上にゲート電極として機能する第３の電極１８８が設けられる。表示装置５００はさらに第３の電極１８８上に第４の絶縁膜２０２を有しており、第３の絶縁膜１８６、第４の絶縁膜２０２に設けられるコンタクトホールを介して第１のソース電極１８２、第１のドレイン電極１８４が半導体膜１８０と電気的に接続される。

第３の絶縁膜１８６、第４の絶縁膜２０２は第３実施形態の第３の絶縁膜１８６と同様の構造、形成方法で形成することができ、第３の電極１８８も第２の電極１７２と同様の構造、形成方法で形成することができる。

本実施形態の表示装置５００では、チャネルが半導体膜１８０の上下に形成されるため、見かけ上チャネル幅が広がることになり、より大きい電流を流すことが可能となる。その結果、高輝度で高品質の画像を提供することが可能となる。また、２つのゲート電極を有することから、閾値のシフトをより効果的に抑制することも可能であり、信頼性の高い表示装置を提供することができる。

（第６実施形態）
本実施形態では、本発明の実施形態の一つに係る表示装置６００に関し、図１乃至３、１６、１７を用いて説明する。第１乃至第５実施形態と重複する内容に関しては説明を割愛することがある。

表示装置１００と同様、表示装置６００も複数の画素１０４を有しており（図１、２）、画素１０４の等価回路も図３に示したものと同様である。第１実施形態と異なる点は、図１６に示すように、第１の走査線１２０が第２の走査線１２６と第３の走査線１２８の間に位置しており、第１のトランジスタ１４０内の電流の流れる方向が第１の走査線１２０や第２の走査線１２６、第３の走査線１２８の伸びる方向に対して垂直であるという点である。

図１６の鎖線Ｊ−Ｋに沿った断面の模式図を図１７に示す。表示装置６００においては容量１４８上に第１のトランジスタ１４０が設けられており、第２の電極１７２は容量１４８と第１のトランジスタ１４０によって共有されている。容量１４８の第１の電極１７０、第２の電極１７２、半導体膜１８０は互いに重なっている。

表示装置６００では、表示装置１００と同様、容量１４８上と第１のトランジスタ１４０が積層されている。第１のトランジスタ１４０の半導体膜１８０に酸化物半導体を用いることで、酸化物半導体を有するトランジスタの小さな特性ばらつきに起因して、高画質の表示を実現することができる。また、容量１４８と第１のトランジスタ１４０の積層によって実現される大きなチャネル幅に起因し、酸化物半導体を半導体膜１８０に用いても大電流を流すことが可能であり、その結果、表示素子１５０に大きな電流を流すことができる。したがって、高輝度の映像を提供することが可能である。さらに、大きな容量を有する容量１４８を形成することができるため、映像信号Ｖｓｉｇの書き込み周波数を低くすることができ、その結果、消費電力を低減することができる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：表示装置、１０２：基板、１０４：画素、１０６：表示領域、１０８：ゲート側駆動回路、１１０：ソース側駆動回路、１１０：端子、１１４：配線、１１６：対向基板、１２０：第１の走査線、１２２：映像信号線、１２４：電流供給線、１２６：第２の走査線、１２８：第３の走査線、１３０：リセット電源線、１４０：第１のトランジスタ、１４２：第２のトランジスタ、１４４：第３のトランジスタ、１４６：第４のトランジスタ、１４８：容量、１５０：表示素子、１５２：画素電極、１５４：ＥＬ層、１５６：対向電極、１６０：半導体膜、１６２：半導体膜、１６４：半導体膜、１６６：第２のドレイン電極、１６８：ゲート電極、１７０：第１の電極、１７２：第２の電極、１８０：半導体膜、１８２：第１のソース電極、１８４：第１のドレイン電極、１８６：第３の絶縁膜、１８８：第３の電極、１９２：アンダーコート、１９４：第１の絶縁膜、１９６：第２の絶縁膜、１９８：平坦化膜、２００：隔壁、２０２：第４の絶縁膜、２０６：パッシベーション膜、２０８：第１の層、２１０：第２の層、２１２：第３の層、３００：表示装置、４００：表示装置、５００：表示装置、６００：表示装置

Claims (13)

1. 第１の電極、前記第１の電極上の第１の絶縁膜、および前記第１の絶縁膜上の第２の電極を有する容量と、
   前記容量上の第１のトランジスタを有し、
   前記第１のトランジスタは、
   前記第２の電極、
   前記第２の電極上の第２の絶縁膜、
   前記第２の絶縁膜上の酸化物半導体膜、および
   前記酸化物半導体膜上に位置し、前記酸化物半導体膜と電気的に接続される第１のソース電極と第１のドレイン電極を有する表示装置。
2. 第１の電極、前記第１の電極上の第１の絶縁膜、および前記第１の絶縁膜上の第２の電極を有する容量と、
   前記容量上の第１のトランジスタを有し、
   前記第１のトランジスタは、
   前記第２の電極、
   前記第２の電極上の第２の絶縁膜、
   前記第２の絶縁膜上の酸化物半導体膜、
   前記酸化物半導体膜上の第３の絶縁膜、
   前記第３の絶縁膜上の第３の電極、および
   前記第３の電極上に位置し、前記酸化物半導体膜と電気的に接続される第１のソース電極と第１のドレイン電極を有する表示装置。
3. 前記第３の電極は前記酸化物半導体膜と重なる、請求項２に記載の表示装置。
4. 前記第２の電極と前記第３の電極は互いに電気的に接続される、請求項２に記載の表示装置。
5. 前記第２の電極は前記容量と前記第１のトランジスタによって共有される、請求項１または２に記載の表示装置。
6. 前記第１の電極はケイ素を含む、請求項１または２に記載の表示装置。
7. 前記酸化物半導体膜は前記第２の電極と重なる、請求項１または２に記載の表示装置。
8. 前記酸化物半導体膜の面積は前記第２の電極の面積よりも小さい、請求項１または２に記載の表示装置。
9. 第２のトランジスタをさらに有し、
   前記第２のトランジスタは、
   前記第１の絶縁膜の下の半導体膜、
   前記第１の絶縁膜上のゲート電極、
   前記ゲート電極上の前記第２の絶縁膜、および
   前記第２の絶縁膜上に位置し、前記半導体膜と電気的に接続される第２のソース電極と第２のドレイン電極を有し、
   前記半導体膜はケイ素を有する、請求項１または２に記載の表示装置。
10. 前記第２のソース電極と前記第２のドレイン電極の一方が前記第２の電極に電気的に接続される、請求項９に記載の表示装置。
11. 前記第１のソース電極、前記第１のドレイン電極、前記第２のソース電極、前記第２のドレイン電極は互いに同一の層に存在する、請求項９に記載の表示装置。
12. 前記第１のソース電極と前記第１のドレイン電極上にさらに層間膜を有し、
    前記層間膜は前記第２のソース電極と前記第２の絶縁膜の間、および前記第２のドレイン電極と前記第２の絶縁膜の間に挟まれる、請求項９に記載の表示装置。
13. 前記第１のソース電極と前記第１のドレイン電極の一方と電気的に接続される発光素子をさらに有する、請求項９に記載の表示装置。

Images