[go: up one dir, main page]

JP2017111356A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2017111356A
JP2017111356A JP2015246936A JP2015246936A JP2017111356A JP 2017111356 A JP2017111356 A JP 2017111356A JP 2015246936 A JP2015246936 A JP 2015246936A JP 2015246936 A JP2015246936 A JP 2015246936A JP 2017111356 A JP2017111356 A JP 2017111356A
Authority
JP
Japan
Prior art keywords
polymer
region
self
electron beam
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2015246936A
Other languages
English (en)
Inventor
一人 松木
Kazuto Matsuki
一人 松木
良市 鈴木
Ryoichi Suzuki
良市 鈴木
伊藤　信一
Shinichi Ito
信一 伊藤
森田　成二
Seiji Morita
成二 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015246936A priority Critical patent/JP2017111356A/ja
Priority to US15/208,316 priority patent/US10018915B2/en
Publication of JP2017111356A publication Critical patent/JP2017111356A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/002—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor using materials containing microcapsules; Preparing or processing such materials, e.g. by pressure; Devices or apparatus specially designed therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】本発明が解決しようとする課題は、自己組織化（ＤＳＡ）を利用した微細パター
ン形成方法を提供することである。
【解決手段】本実施形態のパターン形成方法は、第一領域と前記第一領域に隣接する第二
領域とを有する基板表面にガイドを形成し、前記基板表面の前記第一領域及び前記第二領
域に第一ポリマーと第二ポリマーとを有する自己組織化材料を塗布し、前記第一領域にエ
ネルギー線を照射し、前記エネルギー線の照射後、前記基板に対して第一の熱処理を行い
、前記第二領域の前記自己組織化材料を、前記第一ポリマーを含む第一ポリマー相と前記
第二ポリマーを含む第二ポリマー相とに相分離させ、前記第一の熱処理後、前記第一領域
の前記自己組織化材料、及び前記第二領域の前記第一ポリマー相及び第二ポリマー相のい
ずれか一方を選択的に除去することを特徴とする。
【選択図】図３

Description

本発明の実施形態は、パターン形成方法に関する。
半導体装置や液晶表示装置などの電子部品の回路パターン形成方法として、フォトマス
クを通してレジストに露光し現像してパターンを形成するリソグラフィー技術が利用され
ているが、近年、更なる微細パターニング技術として、自己組織化（ＤＳＡ：Ｄｉｒｅｃ
ｔｅｄ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ）の活用が注目されている。
特許第５１１２５６２号
本発明が解決しようとする課題は、自己組織化（ＤＳＡ）を利用した微細パターン形成
方法を提供することである。
上記課題を達成するために、実施形態のパターン形成方法は、第一領域と前記第一領域
に隣接する第二領域とを有する基板表面にガイドを形成し、前記基板表面の前記第一領域
及び前記第二領域に第一ポリマーと第二ポリマーとを有する自己組織化材料を塗布し、前
記第一領域にエネルギー線を照射し、前記エネルギー線の照射後、前記基板に対して第一
の熱処理を行い、前記第二領域の前記自己組織化材料を、前記第一ポリマーを含む第一ポ
リマー相と前記第二ポリマーを含む第二ポリマー相とに相分離させ、前記第一の熱処理後
、前記第一領域の前記自己組織化材料、及び前記第二領域の前記第一ポリマー相及び第二
ポリマー相のいずれか一方を選択的に除去することを特徴とする。
第一の実施形態のパターン形成方法を説明するフローチャート。 第一の実施形態のパターン形成方法の第一工程を工程順に示す断面図。 第一の実施形態のパターン形成方法の第二工程を工程順に示す断面図。 第一の実施形態のパターン形成方法の第三工程を工程順に示す断面図。 第二の実施形態のパターン形成方法を説明するフローチャート。 第二の実施形態のパターン形成方法の第一工程を工程順に示す断面図。 第二の実施形態のパターン形成方法の第二工程を工程順に示す断面図。 第二の実施形態のパターン形成方法の第三工程を工程順に示す断面図。 従来のパターン形成方法を説明するフローチャート。 参考例のパターン形成方法を示す断面図。
（第一の実施形態）
以下、第一の実施形態にかかるパターン形成方法について図１〜図４を参照して説明す
る。なお、以下の図面の記載において、同一または類似の部分には同一または類似の符号
で表している。ただし、図面は厚みと平面寸法との関係、各層の厚みの比率等は現実のも
のとは異なり、模式的なものである。
図１は、第一の実施形態にかかるパターン形成方法を示すフローチャートである。本実
施形態にかかるパターン形成方法は、ガイドパターン作成（Ｓ１０）、自己組織化材料塗
布（Ｓ１１）、電子線照射（Ｓ１２）、アニール（第一の熱処理）（Ｓ１３）、現像及び
エッチング（Ｓ１４）の段階を経て行なわれる。このパターン形成方法においては、自己
組織化材料が被加工層に微細なパターンを形成する。自己組織化材料は、たとえば、ジブ
ロックコポリマーやトリブロックコポリマーなどのブロックコポリマーであるが、これに
限定されない。本実施形態ではジブロックコポリマーを用いたパターン形成方法について
説明する。
ジブロックコポリマーは、疎水性と親水性の性質を持った２つの異なる高分子（ポリマ
ー）が化学結合によって結合した共重合体である。ジブロックコポリマーはたとえば、ポ
リスチレン−ポリメチルメタクリレート共重合体（ＰＳ−ＰＭＭＡ）やポリトリメチルシ
リルスチレン−ポリヒドロキシスチレン共重合体（ＰＴＭＳＳ−ＰＨＯＳＴ）であるが、
これに限定されない。ここでは、親水性の部分を第一ポリマー、疎水性の部分を第二ポリ
マーとする。ＰＳ−ＰＭＭＡにおいては、ＰＭＭＡが親水性の第一ポリマー、ＰＳが疎水
性の第二ポリマーとなり、ＰＴＭＳＳ−ＰＨＯＳＴにおいては、ＰＨＯＳＴが親水性の第
一ポリマー、ＰＴＭＳＳが疎水性の第二ポリマーとなる。
次に、図２〜図４を用いて図１に示したフローチャートの詳細を説明する。
図２（ａ）はパターン形成方法の第一工程であるガイドパターン作成（Ｓ１０）を説明
する断面図である。
図２（ａ）に示すように、下地層１である基板を用意し、その基板上に被加工層２を形
成し、その上にレジストでライン状のガイド３を形成する。下地層１はたとえば、半導体
基板、ガラス基板、石英ガラス基板等である。被加工層２は、これら基板上に形成された
、たとえば、シリコン酸化膜などである。
本実施形態におけるガイド３は、被加工層２上に、レジスト材料を回転塗布し、ＡｒＦ
露光、熱処理及び現像によってレジスト材料の一部を除去することによって形成される。
ガイド３はラインアンドスペース形状のレジストパターンによって形成し、現像によって
ラインアンドスペースパターンのスペース部分が除去される。このスペース部分からは、
被加工層２が露出する。このラインアンドスペースパターンを有するガイド３を形成する
ことによって、自己組織化材料が自己組織化した際にガイド３に沿ってポリマーを配列さ
せることができる。なお、ガイド３のスペース部分及びライン部分の寸法は、自己組織化
材料４の相分離をガイド可能な任意の寸法とすることができる。そのスペース部分の寸法
はたとえば幅が１００ｎｍ、深さが１０ｎｍである。
次に、図２（ｂ）に示すように、上部にガイド３が形成された被加工層２の上に自己組
織化材料４を塗布する（Ｓ１１）。本実施形態における自己組織化材料４はたとえばジブ
ロックコポリマーであるＰＳ−ＰＭＭＡ（ポリスチレン−ポリメチルメタクリレート）で
あり、その分子量（Ｍｎ）はたとえば５０００〜５００００である。自己組織化材料４は
たとえばトルエン溶液に溶解した後、被加工層２上に塗布し、ホットプレート上でベーク
することにより自己組織化材料４の層を形成する。
次に図３（ａ）示すように図２で塗布した自己組織化材料４うち、除去したい領域に電
子線ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）を照射する（Ｓ１２）。ここで電子線照射領域
をＡ、電子線非照射領域をＢとする。電子線照射領域Ａは図３（ａ）示すように、ガイド
３とガイド３の間の領域全てであることが望ましいがこれに限らない。電子線は、たとえ
ば加速電圧１〜５０ＫＶ、ドーズ量１０００μＣ／ｃｍ２の条件で照射する。照射装置に
設けられたマスクを介して電子線照射領域Ａに照射する。電子線を照射することにより、
電子線照射領域Ａに位置する自己組織化材料４の第一ポリマー及び第二ポリマーの主鎖が
切断されるため、低分子状態の自己組織化材料４ｃとなる。たとえば、塗布時の分子量が
およそ５０００から５００００であるのに対し、電子線照射により分子量がおよそ５００
から１０００となる。照射する電子線としては、ＡｒＦ光による露光よりもエネルギー強
度が強い電子線が適しているが、これに限定されない。照射する電子線はエネルギー線で
あれば良く、エネルギー線とはたとえば電子ビーム、ＥＵＶ光、ＶＵＶ光、ＵＶ光、イオ
ンビーム、Ｘ線、及び可視光のいずれか一つである。
次に、図３（ｂ）に示すように、上記電子線照射領域Ａ及び電子線非照射領域Ｂの自己
組織化材料４、４ｃのアニールを行なう（Ｓ１３）。アニールの条件は、被加工層２及び
自己組織化材料４の種類に応じて適宜選択することができる。本実施形態において、自己
組織化材料４がＰＳ−ＰＭＭＡの場合、１４０〜１６０℃で２〜３分間加熱する。また、
別材料として、自己組織化材料４がＰＴＭＳＳ−ＰＨＯＳＴ（ポリトリメチルシリルスチ
レン−ポリヒドロキシスチレン）の場合には、２１０〜２３０℃で２〜３分間加熱する。
アニールによって電子線非照射領域Ｂの自己組織化材料４は、親水性の第一ポリマーを
含む第一ポリマー相４ａと疎水性の第二ポリマーを含む第二ポリマー相４ｂとに相分離す
る。この第一ポリマー相４ａ及び第二ポリマー相４ｂはそれぞれ第一ポリマー及び第二ポ
リマーが主成分であるが、それ以外のものが含まれていても構わない。本実施形態のブロ
ックコポリマーであるＰＳ−ＰＭＭＡの組成比は、第一ポリマー：第二ポリマー比がおよ
そ１：１である。そのため、自己組織化した際に、第一ポリマー相４ａと第二ポリマー相
４ｂとがラメラ状（板状）におよそ１：１の幅で交互に配列する。つまり、本実施形態に
おいては、あらかじめガイドパターン作成（Ｓ１０）で基板上に形成されたガイド３の側
面に沿ってＰＳとＰＭＭＡが１：１の幅をなして交互に配列した構造を有する。この第一
ポリマー相４ａ及び第二ポリマー相４ｂが配列した相分離の形状やピッチ幅は、ポリマー
の分子量や第一ポリマーと第二ポリマーの組成比によって変化する。たとえば、第一ポリ
マーに対する第二ポリマーの割合が同程度（１：１）であるときはラメラ状であり、そこ
から第二ポリマーの割合が増加するにしたがってスフィア状に近づく。また、第一ポリマ
ーまたは第二ポリマーの分子量が大きくなるに従い、第一ポリマー相４ａ及び第二ポリマ
ー相４ｂが配列した相分離のピッチ幅は広くなる。
なお、本工程において、Ｓ１２で電子線照射した領域Ａの自己組織化材料４ｃは、すで
に第一ポリマー及び第二ポリマーが低分子状態となったポリマーの構造を有していないた
め、相分離が起きず、電子線非照射領域Ｂのような第一ポリマー相４ａ及び第二ポリマー
相４ｂのラメラ状の配列はみられない。電子線照射領域Ａでは電子線照射後アニールによ
って第一ポリマー及び第二ポリマー由来の低分子が拡散し混合した状態となる。
次に、図４（ａ）に示すように、電子線照射領域Ａの自己組織化材料４ｃ及び第一ポリ
マー相４ａをたとえばイソプロピルアルコール液で現像する（Ｓ１４）。本実施形態では
電子線照射領域Ａの自己組織化材料４ｃ及びＰＭＭＡを含む第一ポリマー相４ａが除去さ
れ、ＰＳを含む第二ポリマー相４ｂとガイド３のみが残る。なお、現像液を選択すること
により、第二ポリマー相４ｂを除去することも可能である。
最後に、図４（ｂ）に示すように、残した第二ポリマー相やガイド３をマスクにして被
加工層２のエッチングを行なう。本実施形態ではリアクティブイオンエッチング（ＲＩＥ
）を行なう。上記の方法により、被加工層２に任意のパターンを有する基板を得ることが
できる。
このようにして、自己組織化材料４を用いた任意のパターン形成が可能となる。
本実施形態にかかるパターン形成方法によれば、自己組織化材料４を除去したい領域に
直接電子線を照射するため、現像後に光リソグラフィー技術を用いて自己組織化材料４の
一部を除去するといった工程が不要である。以下、光リソグラフィー技術を用いた参考例
について説明する。図９はパターン形成方法の参考例である。図９のパターン形成方法で
は、図１に示した第一の実施形態にかかるパターン形成方法と比較して、自己組織化材料
を相分離させ、現像した後にレジスト塗布、露光といった光リソグラフィー工程が追加さ
れている。そのため本実施形態では工程数の削減のほか、コストの高い露光機の使用頻度
を抑えることが可能となる。
なお、本実施形態ではガイド３とガイド３間の領域の全てに電子線を照射することが望
ましいが、電子線を照射する領域はこれに限定されない。
（第二の実施形態）
次に、第二の実施形態について、図５〜図８を参照しながら説明する。
第二の実施形態は、第一の実施形態で示したパターン形成とは異なり、電子線照射前ア
ニールをすることで微細なパターン形成が可能となる。したがって、以下の形成方法の説
明では、第一の実施形態と異なる部分を説明し、同じ工程となる部分は省略する。
図５は第二の実施形態にかかるパターン形成方法を示すフローチャートである。本実施
形態にかかるパターン形成方法は、ガイドパターン作成（Ｓ２０）、自己組織化材料塗布
（Ｓ２１）、電子線照射前アニール（第一の熱処理）（Ｓ２２）、電子線照射（Ｓ２３）
、電子線照射後アニール（第二の熱処理）（Ｓ２４）、現像及びエッチング（Ｓ２５）の
段階を経て行なわれる。
次に、図６〜図８を用いて図５に示したパターン形成方法の詳細を説明する。
まず、本実施形態におけるパターン形成方法の第一及び第二工程であるガイドパターン
作成（Ｓ２０）及び自己組織化材料塗布（Ｓ２１）を行なう。本実施形態でのガイド３を
形成する工程及び自己組織化材料４を塗布する工程は第一の実施形態と同様のため省略す
る。
次に、図６（ａ）に示すように、自己組織化材料４に電子線照射前アニールを行なう（
Ｓ２２）。電子線照射前アニールによって、自己組織化材料４が第一ポリマー相４ａと第
二ポリマー相４ｂとに相分離する。本実施形態において、第一ポリマー相４ａ及び第二ポ
リマー相４ｂは、第一の実施形態同様に１：１の幅をなしてガイド３間に配列する。この
ときの電子線照射前アニールの条件は、たとえば、自己組織化材料がＰＳ−ＰＭＭＡの場
合１４０〜１６０℃で２〜３分間加熱する。
次に、図６（ｂ）に示すように、相分離した第一ポリマー相４ａ及び第二ポリマー相４
ｂのうち、除去したい領域Ａに電子線照射を行なう。電子線は、たとえば加速電圧１〜５
０ＫＶ、ドーズ量１０００μＣ／ｃｍ２の条件で照射する。電子線照射の方法は、第一の
実施形態と同様であるが、本実施形態では、ガイド３間の幅ではなく、第一ポリマー相４
ａ及び第二ポリマー相４ｂの境界に合わせて電子線を照射する。つまり、本実施形態では
、第一の実施形態と比較してより狭い範囲に電子線を照射することが可能となる。
本実施形態においても、電子線照射によって、電子線照射領域Ａの第一ポリマー相４ａ
及び第二ポリマー相４ｂを形成する第一ポリマー及び第二ポリマーの主鎖が切断される。
ただし、本実施形態ではあらかじめ電子線照射前アニールによって自己組織化材料を相分
離させているため、電子線照射領域Ａにある第一ポリマー相４ａ及び第二ポリマー相４ｂ
内に含まれる第一ポリマー及び第二ポリマー内の主鎖が切断されても、切断後に生じた低
分子の位置は変化せず、第一ポリマー相４ａ及び第二ポリマー相４ｂは相を形成した状態
のままである。なお、本実施形態で用いたＰＳ−ＰＭＭＡの分子量（Ｍｎ）は５０００〜
５００００、低分子とはたとえば分子量（Ｍｎ）５００〜１０００となった分子を指す。
また、電子線非照射領域Ｂと電子線照射領域Ａとの境界では、第一ポリマー又は第二ポ
リマーに主鎖が切断されない程度の電子線が照射されるため、第一ポリマーまたは第二ポ
リマーの規則的な配列が歪む（図示していない）。
次に、図７（ａ）に示すように、電子線照射後アニールを行なう（Ｓ２４）。電子線照
射後アニールは電子線照射前アニールと比較して低温、短時間で行なう。たとえば、自己
組織化材料がＰＳ−ＰＭＭＡの場合は、９０〜１２０℃で０．５〜１分間加熱する。ただ
し、電子線照射後アニールの条件はこれに限定されない。電子線照射（Ｓ２３）によって
主鎖が切断され低分子となった電子線照射領域Ａ内の分子は、電子線照射後アニールによ
って電子線照射領域Ａ内を拡散し、電子線照射領域Ａにおける第一ポリマー相４ａと第二
ポリマー相４ｂとのラメラ状の配列が消滅する。このとき第一ポリマー及び第二ポリマー
由来の低分子が電子線照射領域Ａ内で混合した状態となる。上記のように電子線照射前ア
ニールと電子線照射後アニールとでアニール条件が異なるのは、電子線照射前アニールで
はポリマーを配列するための高いエネルギーが必要であるのに対し、電子線照射後アニー
ルでは分子を拡散する程度の低いエネルギーで十分だからである。また、電子線照射後ア
ニールをすることにより、電子線非照射領域Ｂと電子線照射領域Ａとの境界に位置する電
子線非照射領域Ｂの端部の第一ポリマー相４ａまたは第二ポリマー相４ｂを再度規則的に
配列させることができる。つまり、電子線照射後アニール（Ｓ２４）の工程において、電
子線非照射領域Ｂの端部のポリマー相の配列は完全な相分離へと戻され、再び第一ポリマ
ー相４ａと第二ポリマー相４ｂとの規則的な配列が得られる。
次に、図７（ｂ）に示すように現像を行なう（Ｓ２５）。本工程により、電子線照射領
域Ａ及び第一ポリマー相４ａを選択的に除去することができる。本実施形態では電子線照
射領域Ａ及びＰＭＭＡを含む第一ポリマー相４ａが除去され、ＰＳを含む第二ポリマー相
４ｂとガイド３のみが残る。なお、本実施形態における現像及びエッチングの工程は第一
の実施形態と同様である。
最後に図８に示すように、第一の実施形態と同様に、残した第二ポリマー相４ｂとガイ
ド３をマスクにして被加工層２のエッチングを行なう。上記の方法により、本実施形態に
かかる任意のパターンを有する基板を得ることができる。
本実施形態にかかるパターン形成方法によると、光リソグラフィーの技術を用いたパタ
ーン形成方法（図９）と比較しても、レジスト塗布及び露光の工程を除去でき、工程数を
削減できる。
ここで参考例について検討する。図１０は、本実施形態にかかるパターン形成方法にお
いて、電子線照射前アニールを行わない場合の参考例を示す断面図である。図１０（ａ）
に示すように、ガイド３間の領域の一部に電子線を照射する。この時、電子線が照射され
た領域を電子線照射領域Ａとする。電子線照射領域Ａの自己組織化材料４は低分子状態の
自己組織化材料４ｃとなる。図１０（ａ）に示すように、電子線照射領域Ａの一端はガイ
ド３と接しており、他端は電子線が照射されていない自己組織化材料４と接している。
次に、図１０（ｂ）に示すように電子線を照射していない自己組織化材料４を相分離さ
せる。電子線を照射していない領域Ｂにおける自己組織化材料４の端部Ｅはガイド３では
なく、電子線によって低分子化された自己組織化材料４ｃと接する。相分離によって規則
的な第一ポリマー相４ａ及び第二ポリマー相４ｂの配列を得るには、自己組織化材料４の
両端がガイド３と接することが好ましいが、領域Ｂにおける自己組織化材料は一端にのみ
ガイド３が接する。このため、領域Ｂにおける自己組織化材料は、自己組織化材料４ｃと
接する部分でポリマーの配列が乱れた自己組織化材料４ｄ、４ｅとなる。
本実施形態では上記の参考例に対し、電子線照射前アニールを行うため、ガイド３間に
電子線非照射領域Ｂがある場合でも第一ポリマー相４ａまたは第二ポリマー相４ｂがガイ
ド３と同様の働きをし、さらには電子線照射後アニールによって二度目の相分離をするた
め、電子線非照射領域Ｂの自己組織化材料４ｄ、４ｅの配列の歪みが解消される。また、
相分離後に電子線照射を行うことで、ガイド３間に位置する一部の第一ポリマー相４ａま
たは第二ポリマー相４ｂを選択的に除去することもできる。そのため、微細なパターン形
成が可能となる。
なお、第一及び第二の実施形態に示したパターン形成方法は、半導体基板や石英ガラス
基板などのパターニングに適用できる。したがって、このパターン形成方法を用いて、半
導体基板、フォトマスク、ナノインプリント用テンプレート、ディスプレイ及び太陽光パ
ネル等を製造することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
１ 下地層
２ 被加工層
３ ガイド
４、４ｃ、４ｄ、４ｅ 自己組織化材料
４ａ 第一ポリマー相
４ｂ 第二ポリマー相

Claims (7)

  1. 第一領域と前記第一領域に隣接する第二領域とを有する基板表面にガイドを形成し、
    前記基板表面の前記第一領域及び前記第二領域に第一ポリマーと第二ポリマーとを有す
    る自己組織化材料を塗布し、
    前記第一領域にエネルギー線を照射し、
    前記エネルギー線の照射後、前記基板に対して第一の熱処理を行い、前記第二領域の前
    記自己組織化材料を、前記第一ポリマーを含む第一ポリマー相と前記第二ポリマーを含む
    第二ポリマー相とに相分離させ、
    前記第一の熱処理後、前記第一領域の前記自己組織化材料、及び前記第二領域の前記第
    一ポリマー相及び第二ポリマー相のいずれか一方を選択的に除去する
    ことを特徴とするパターン形成方法。
  2. 第一領域と前記第一領域に隣接する第二領域とを有する基板表面にガイドを形成し、
    前記基板表面の前記第一領域及び前記第二領域に第一ポリマーと第二ポリマーとを有す
    る自己組織化材料を塗布し、
    前記基板に対して第一の熱処理を行い、前記自己組織化材料を、前記第一ポリマーを含
    む第一ポリマー相と前記第二ポリマーを含む第二ポリマー相とに相分離させ、
    前記第一領域にエネルギー線を照射し、
    前記エネルギー線の照射後、前記基板に対して第二の熱処理を行い、
    前記第二の熱処理後、前記第一領域の前記自己組織化材料、及び前記第二領域の前記第
    一ポリマー相及び第二ポリマー相のいずれか一方を選択的に除去する
    ことを特徴とするパターン形成方法。
  3. 前記エネルギー線照射後の前記自己組織化材料に含まれる第一ポリマー及び第二ポリマ
    ーの分子量は前記エネルギー線照射前よりも小さいことを特徴とする請求項１または２に
    記載のパターン形成方法。
  4. 前記第二の熱処理は前記第一の熱処理よりも低温で行なうことを特徴とする請求項２ま
    たは３に記載のパターン形成方法。
  5. 前記第二の熱処理は前記第一の熱処理よりも短い時間で行なうことを特徴とする請求項
    ２乃至４のいずれか１項に記載のパターン形成方法。
  6. 前記自己組織化材料は、ポリスチレン−ポリメチルメタクリレート共重合体またはポリ
    トリメチルシリルスチレン−ポリヒドロキシスチレン共重合体を含むことを特徴とする請
    求項１乃至５のいずれか１項に記載のパターン形成方法。
  7. 前記エネルギー線は、電子ビーム、ＥＵＶ光、ＶＵＶ光、ＵＶ光、イオンビーム、Ｘ線
    、及び可視光の少なくともいずれか１つを含むことを特徴とする請求項１乃至６のいずれ
    か１項に記載のパターン形成方法。
JP2015246936A 2015-12-18 2015-12-18 パターン形成方法 Abandoned JP2017111356A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015246936A JP2017111356A (ja) 2015-12-18 2015-12-18 パターン形成方法
US15/208,316 US10018915B2 (en) 2015-12-18 2016-07-12 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015246936A JP2017111356A (ja) 2015-12-18 2015-12-18 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2017111356A true JP2017111356A (ja) 2017-06-22

Family

ID=59066625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015246936A Abandoned JP2017111356A (ja) 2015-12-18 2015-12-18 パターン形成方法

Country Status (2)

Country Link
US (1) US10018915B2 (ja)
JP (1) JP2017111356A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046202A (ja) * 2016-09-15 2018-03-22 東芝メモリ株式会社 パターン形成方法、自己組織化材料、半導体装置の製造方法
KR102374206B1 (ko) 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993221B2 (en) * 2012-02-10 2015-03-31 Pixelligent Technologies, Llc Block co-polymer photoresist
US8372295B2 (en) * 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US7993816B2 (en) * 2008-03-17 2011-08-09 International Business Machines Corporation Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
WO2011036816A1 (ja) 2009-09-28 2011-03-31 株式会社 東芝 パターン形成方法
WO2011039847A1 (ja) 2009-09-29 2011-04-07 株式会社 東芝 パターン形成方法
JP5112500B2 (ja) 2010-11-18 2013-01-09 株式会社東芝 パターン形成方法
CA2830078C (en) * 2011-03-28 2016-05-03 Jx Nippon Oil & Energy Corporation Method for manufacturing substrate having textured structure and method for manufacturing organic el elements using same
KR20140090595A (ko) * 2011-09-06 2014-07-17 코넬 유니버시티 블럭 공중합체 및 그것을 사용한 리소그래피 패턴화
US8956808B2 (en) 2012-12-04 2015-02-17 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directed self-assembly materials

Also Published As

Publication number Publication date
US10018915B2 (en) 2018-07-10
US20170178896A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
US5648198A (en) Resist hardening process having improved thermal stability
KR102394994B1 (ko) 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
KR101772038B1 (ko) 블록 공중합체의 자가-조립에 의해 기판에 리소그래피 피처들을 제공하는 방법들
JP5752655B2 (ja) パターン形成方法
US9823568B2 (en) Ordering block copolymers
KR20120096888A (ko) 패턴 형성 방법
JP5758363B2 (ja) パターン形成方法
TW200938949A (en) Extrusion reduction in imprint lithography
TW200922898A (en) Method for manufacturing glass cliche using laser etching and apparatus for laser irradiation therefor
TW201413373A (zh) 圖案形成方法
JP5537400B2 (ja) パターン形成方法及び装置
JP2011134856A (ja) パターン形成方法
JP4625445B2 (ja) モールドの製造方法。
US8822125B2 (en) Composition for forming pattern and in-plane printing method using the same
JP2016173415A (ja) パターン形成方法
JP2017111356A (ja) パターン形成方法
KR20150013441A (ko) 디바이스 리소그래피에서 사용되는 자가­조립가능한 블록 공중합체들에 대한 패터닝된 화학적 에피택시 템플릿을 제공하는 방법들
JP6129773B2 (ja) パターン形成方法
JP2014170802A (ja) パターン形成方法
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
JP2012005939A (ja) パターン形成方法
US9741583B2 (en) Substrate treatment method, computer readable storage medium and substrate treatment system
JP2017157632A (ja) 半導体装置の製造方法及びパターン形成方法
JP2015115524A (ja) インプリントモールドの製造方法
CN101593688B (zh) 半导体制造方法及半导体掩模结构

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20181129