[go: up one dir, main page]

JP2017212410A - Printed-wiring board and manufacturing method thereof - Google Patents

Printed-wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP2017212410A
JP2017212410A JP2016106683A JP2016106683A JP2017212410A JP 2017212410 A JP2017212410 A JP 2017212410A JP 2016106683 A JP2016106683 A JP 2016106683A JP 2016106683 A JP2016106683 A JP 2016106683A JP 2017212410 A JP2017212410 A JP 2017212410A
Authority
JP
Japan
Prior art keywords
component
electrode
wiring board
substrate
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016106683A
Other languages
Japanese (ja)
Inventor
豊 秋元
Yutaka Akimoto
豊 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016106683A priority Critical patent/JP2017212410A/en
Publication of JP2017212410A publication Critical patent/JP2017212410A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品の電極幅が狭い場合に、電極とビアとの接続面積小さくなり、接続の信頼性が低下する。
【解決手段】印刷配線板10は、部品収容部12を有する基板11と、部品収容部12に収容された電極13aを有する部品13と、基板11の上下面に積層された絶縁樹脂層14と、絶縁樹脂層14に形成され部品13の電極13aに直接接続しているビア15aとを備える。ビア15aが、部品13に近い側の端部から他方の端部に向けて細くなる形状を有している。
【選択図】図1
When the electrode width of an electronic component is narrow, the connection area between the electrode and the via is reduced, and the connection reliability is reduced.
A printed wiring board includes a substrate having a component accommodating portion, a component having an electrode accommodated in the component accommodating portion, and an insulating resin layer laminated on the upper and lower surfaces of the substrate. And vias 15a formed in the insulating resin layer 14 and directly connected to the electrodes 13a of the component 13. The via 15a has a shape that narrows from the end near the component 13 toward the other end.
[Selection] Figure 1

Description

本開示は、電子部品を内蔵した印刷配線板およびその製造方法に関する。   The present disclosure relates to a printed wiring board incorporating an electronic component and a manufacturing method thereof.

従来、部品収容部に電子部品を収容し、その電子部品と部品収容部の内壁との隙間に合成樹脂を充填した印刷配線板が知られている。このような印刷配線板は、例えば特許文献1に記載されている。部品収容部に電子部品が収容された印刷配線板においては、例えば、電子部品の電極には、電極側の径が小さいビアが接続され、他の層の導体と電気的に接続されている。しかし、電子部品の電極幅が狭い場合に、電極とビアとの接続面積が小さくなり、接続信頼性が低下するという懸念がある。   2. Description of the Related Art Conventionally, a printed wiring board is known in which an electronic component is accommodated in a component accommodating portion, and a gap between the electronic component and the inner wall of the component accommodating portion is filled with a synthetic resin. Such a printed wiring board is described in Patent Document 1, for example. In a printed wiring board in which an electronic component is accommodated in a component accommodating portion, for example, a via having a small diameter on the electrode side is connected to an electrode of the electronic component, and is electrically connected to a conductor of another layer. However, when the electrode width of the electronic component is narrow, there is a concern that the connection area between the electrode and the via becomes small, and the connection reliability is lowered.

特開平11−330304JP-A-11-330304

本開示の印刷配線板は、部品収容部を有する基板と、部品収容部に収容された電極を有する部品と、基板の上下面に積層された絶縁樹脂層と、絶縁樹脂層に形成され部品の電極に直接接続しているビアとを備え、ビアが、部品に近い側の端部から他方の端部に向けて細くなる形状を有している。   A printed wiring board according to the present disclosure includes a substrate having a component accommodating portion, a component having an electrode accommodated in the component accommodating portion, an insulating resin layer laminated on the upper and lower surfaces of the substrate, and an insulating resin layer formed on the component. And a via that is directly connected to the electrode, and the via has a shape that narrows from an end near the component toward the other end.

本開示に係る印刷配線板の製造方法は、部品収容部を有する基板に電極を有する部品を収容し、基板の上下面に絶縁樹脂層を積層し、絶縁樹脂層に部品の電極に直接接続するためのビア形成用の穴部を、レーザダイレクトストラクチャリングによって、部品に近い側の端部から他方の端部に向けて細くなる形状を有するように形成し、ビア形成用の穴部にビアを形成する。   In the printed wiring board manufacturing method according to the present disclosure, a component having an electrode is accommodated in a substrate having a component accommodating portion, an insulating resin layer is stacked on the upper and lower surfaces of the substrate, and the insulating resin layer is directly connected to the electrode of the component. For forming the via hole, the laser direct structuring is formed so as to have a shape that narrows from the end close to the part toward the other end, and the via is formed in the via forming hole. Form.

図1(A)は本開示に係る印刷配線板の一実施形態を示す断面図であり、図1(B)は、図1(A)に示す領域Xの拡大斜視図である。FIG. 1A is a cross-sectional view illustrating an embodiment of a printed wiring board according to the present disclosure, and FIG. 1B is an enlarged perspective view of a region X illustrated in FIG. 図2(A)〜(D)は、本開示に係る印刷配線板の製造方法の一実施形態を示す工程説明図である。2A to 2D are process explanatory views showing an embodiment of a method for manufacturing a printed wiring board according to the present disclosure. 図3(A)は本開示に係る印刷配線板の他の実施形態を示す断面図であり、図3(B)は、図3(A)に示す領域Yの拡大図である。3A is a cross-sectional view illustrating another embodiment of the printed wiring board according to the present disclosure, and FIG. 3B is an enlarged view of a region Y illustrated in FIG.

本開示に係る印刷配線板の一実施形態を、図1(A)および(B)に基づいて説明する。図1(A)に示す印刷配線板10は、部品収容部12を有する基板11と、部品収容部12に収容された電極13aを有する部品13と、基板11の上下面に積層された絶縁樹脂層14と、絶縁樹脂層14に形成された部品13の電極13aに接続するためのビア15aとを備える。   One embodiment of a printed wiring board according to the present disclosure will be described with reference to FIGS. A printed wiring board 10 shown in FIG. 1A includes a substrate 11 having a component accommodating portion 12, a component 13 having an electrode 13 a accommodated in the component accommodating portion 12, and an insulating resin laminated on the upper and lower surfaces of the substrate 11. A layer 14 and a via 15 a for connecting to the electrode 13 a of the component 13 formed in the insulating resin layer 14 are provided.

基板11は、コア層11aと絶縁層11bとを含む。コア層11aは、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの有機樹脂などが挙げられる。これらの有機樹脂は2種以上を混合して用いてもよい。   The substrate 11 includes a core layer 11a and an insulating layer 11b. The core layer 11a is not particularly limited as long as it is made of an insulating material. Examples of the insulating material include organic resins such as epoxy resins, bismaleimide-triazine resins, polyimide resins, and polyphenylene ether resins. These organic resins may be used in combination of two or more.

絶縁性を有する素材として有機樹脂を使用する場合、有機樹脂に補強材を配合して使用するのが好ましい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は2種以上を併用してもよい。さらに、絶縁性を有する素材には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。   When an organic resin is used as a material having insulating properties, it is preferable to use the organic resin mixed with a reinforcing material. Examples of the reinforcing material include insulating fabric materials such as glass fiber, glass nonwoven fabric, aramid nonwoven fabric, aramid fiber, and polyester fiber. Two or more reinforcing materials may be used in combination. Further, the insulating material may include inorganic fillers such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide.

絶縁層11bは、コア層11aの上下面に形成されている。絶縁層11bも絶縁性を有する素材で形成されていれば特に限定されず、上記の絶縁性を有する素材が挙げられる。絶縁層11bは、コア層11aと同じ素材であってもよく、異なる素材であってもよい。   The insulating layer 11b is formed on the upper and lower surfaces of the core layer 11a. The insulating layer 11b is not particularly limited as long as it is made of an insulating material, and examples thereof include the above-described insulating material. The insulating layer 11b may be the same material as the core layer 11a or may be a different material.

コア層11aおよび絶縁層11bの表面には、第1配線パターン111が形成されている。第1配線パターン111は、導電性材料で形成されていれば限定されない。導電性材料としては、金属、導電性樹脂などが挙げられる。これらの導電性材料の中でも、エッチングなどの加工性の点で銅が好ましい。第1配線パターン111は、例えば、化学銅めっき(無電解銅めっき)、電解銅めっきなどの銅めっき、銅箔、銅箔上に銅めっきによって形成される。さらに、コア層11aおよび絶縁層11bにレーザ加工によって穴部を形成し、この穴部にめっき処理を施して第1配線パターン111を形成してもよい。   A first wiring pattern 111 is formed on the surfaces of the core layer 11a and the insulating layer 11b. The first wiring pattern 111 is not limited as long as it is made of a conductive material. Examples of the conductive material include metals and conductive resins. Among these conductive materials, copper is preferable in terms of workability such as etching. For example, the first wiring pattern 111 is formed by copper plating such as chemical copper plating (electroless copper plating) or electrolytic copper plating, copper foil, or copper foil. Further, the first wiring pattern 111 may be formed by forming holes in the core layer 11a and the insulating layer 11b by laser processing, and performing plating on the holes.

さらに、コア層11aには、基板11の上下面を電気的に接続するために、スルーホール111aが形成されている。スルーホール111aは、コア層11aの上下面を貫通している。スルーホール111aは、例えば、銅めっきなどの金属めっきからなる導体層111a’で形成されている。この導体層111a’は、コア層11aの表面に形成された第1配線パターン111に接続される。   Further, a through hole 111a is formed in the core layer 11a in order to electrically connect the upper and lower surfaces of the substrate 11. The through hole 111a penetrates the upper and lower surfaces of the core layer 11a. The through hole 111a is formed of a conductor layer 111a 'made of metal plating such as copper plating. The conductor layer 111a 'is connected to the first wiring pattern 111 formed on the surface of the core layer 11a.

基板11には、部品収容部12が形成されている。部品収容部12は基板11に形成された貫通孔であり、レーザ加工、金型加工などによって基板11の一部を除去することにより得られる。部品収容部12には、電極13aを有する部品13が収容されている。   A component housing portion 12 is formed on the substrate 11. The component accommodating portion 12 is a through hole formed in the substrate 11 and is obtained by removing a part of the substrate 11 by laser processing, mold processing, or the like. A component 13 having an electrode 13 a is accommodated in the component accommodating portion 12.

部品13は、印刷配線板に一般的に表面実装ならびに内蔵される部品であれば特に限定されず、例えば、半導体素子、コンデンサ、抵抗器などの電子部品が挙げられる。特に、部品13として、接続信頼性を確保するのが困難とされる電極幅の狭い微細な部品を用いる方が、接続信頼性の確保という効果が発揮されやすく、例えば、0402(0.4mm×0.2mm)サイズの部品、0603(0.6mm×0.3mm)サイズの部品などを用いてもよい。   The component 13 is not particularly limited as long as it is a component that is generally surface-mounted and incorporated in a printed wiring board, and examples thereof include electronic components such as semiconductor elements, capacitors, and resistors. In particular, the use of a fine component having a narrow electrode width, for which it is difficult to ensure connection reliability, as the component 13 is more effective in ensuring connection reliability. For example, 0402 (0.4 mm × A 0.2 mm) size component, a 0603 (0.6 mm × 0.3 mm) size component, or the like may be used.

部品収容部12には、部品13以外にも封止樹脂12aが充填されている。部品収容部12に封止樹脂12aを充填することによって、部品13が所望の位置で固定される。封止樹脂12aとしては特に限定されず、光硬化樹脂、紫外線硬化樹脂、熱硬化樹脂などが挙げられ、具体的には、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などが挙げられる。封止樹脂12aには、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が、さらに含まれていてもよい。   In addition to the component 13, the component housing portion 12 is filled with a sealing resin 12 a. By filling the component housing portion 12 with the sealing resin 12a, the component 13 is fixed at a desired position. The sealing resin 12a is not particularly limited, and examples thereof include a photo-curing resin, an ultraviolet curable resin, and a thermosetting resin, and specific examples include an epoxy resin, an acrylic resin, a polyimide resin, and a polyphenylene ether resin. The sealing resin 12a may further contain an inorganic filler such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide.

基板11の上下面には絶縁樹脂層14が形成されている。絶縁樹脂層14は2層積層されており、部品13が収容された部品収容部12を被覆している。絶縁樹脂層14は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂などの有機樹脂などが挙げられる。これらの有機樹脂は2種以上を混合して用いてもよい。   Insulating resin layers 14 are formed on the upper and lower surfaces of the substrate 11. The insulating resin layer 14 is laminated in two layers and covers the component housing portion 12 in which the component 13 is housed. The insulating resin layer 14 is not particularly limited as long as it is formed of an insulating material. Examples of the insulating material include organic resins such as epoxy resin, bismaleimide-triazine resin, and polyimide resin. These organic resins may be used in combination of two or more.

絶縁樹脂層14の表面には、第2配線パターン141が形成されている。第2配線パターン141は、導電性材料で形成されていれば限定されない。第2配線パターン141は、第1配線パターン111と同様の手順で形成されるため、詳細な説明は省略する。   A second wiring pattern 141 is formed on the surface of the insulating resin layer 14. The second wiring pattern 141 is not limited as long as it is made of a conductive material. Since the second wiring pattern 141 is formed in the same procedure as the first wiring pattern 111, detailed description is omitted.

基板11(コア層11aおよび絶縁層11b)および絶縁樹脂層14には、層間を電気的に接続するためのビア15が形成されている。ビア15は、部品13の電極13aに直接接続している第1ビア15aと、第1ビア15a以外の第2ビア15bとを含む。   Vias 15 for electrically connecting the layers are formed in the substrate 11 (core layer 11a and insulating layer 11b) and insulating resin layer. The via 15 includes a first via 15a directly connected to the electrode 13a of the component 13 and a second via 15b other than the first via 15a.

図1(B)は、図1(A)の領域Xの拡大斜視図を示している。図1(B)は、第1ビア15aの形状をより詳細に説明するための図であり、電極13aと第2配線パターン141との間に形成されている絶縁樹脂層14は省略している。第1ビア15aは、部品13の電極13aに直接接続しており、図1(B)に示すように、電極13a側の端部から他方の端部に向けて細くなる形状を有している。すなわち、第1ビア15aは、部品13に近い側の端部から他方の端部に向けて細くなる形状を有している。電極13a側の端部の径D1と他方の端部の径D2との差は特に限定されず、例えば、接続信頼性をより向上させるためには10μm以上であるのがよい。   FIG. 1B shows an enlarged perspective view of the region X in FIG. FIG. 1B is a diagram for explaining the shape of the first via 15a in more detail, and the insulating resin layer 14 formed between the electrode 13a and the second wiring pattern 141 is omitted. . The first via 15a is directly connected to the electrode 13a of the component 13, and has a shape that becomes narrower from the end on the electrode 13a side toward the other end as shown in FIG. . In other words, the first via 15 a has a shape that becomes narrower from the end near the component 13 toward the other end. The difference between the diameter D1 of the end on the electrode 13a side and the diameter D2 of the other end is not particularly limited. For example, in order to further improve the connection reliability, it is preferably 10 μm or more.

第2ビア15bは、第1ビア15a以外のビアである。すなわち、部品13の電極13aに直接接続していないビアである。第2ビア15bは、第1ビア15aと異なり、部品13に近い側の端部から他方の端部に向けて太くなる形状を有している。第2ビア15bは、層間を電気的に接続するために形成されており、上記の第1配線パターン111および第2配線パターン141に接続されている。   The second via 15b is a via other than the first via 15a. That is, the via is not directly connected to the electrode 13a of the component 13. Unlike the first via 15 a, the second via 15 b has a shape that becomes thicker from the end near the component 13 toward the other end. The second via 15b is formed to electrically connect the layers, and is connected to the first wiring pattern 111 and the second wiring pattern 141 described above.

ビア15(第1ビア15aおよび第2ビア15b)は、導体で形成されている。このような導体としては、例えば銅、アルミニウム、金、銀などが挙げられる。さらに、これらの金属を主成分とした粉末を、合成樹脂に混合した導電ペーストであってもよい。   The via 15 (first via 15a and second via 15b) is formed of a conductor. Examples of such a conductor include copper, aluminum, gold, and silver. Furthermore, a conductive paste in which a powder containing these metals as a main component is mixed with a synthetic resin may be used.

以上のように、本開示の印刷配線板は、部品の電極に直接接続している第1ビアが、電極側の端部から他方の端部に向けて細くなる形状を有している。そのため、部品の電極幅が狭かったり、レーザビア位置ズレまたは内蔵部品搭載ズレが生じたりしても、ビアと電極との接続面積を十分に確保できる。したがって、本開示の印刷配線板は、優れた接続信頼性を発揮することができる。   As described above, the printed wiring board of the present disclosure has a shape in which the first via that is directly connected to the electrode of the component is narrowed from the end on the electrode side toward the other end. Therefore, even if the electrode width of a component is narrow, or a laser via position shift or a built-in component mounting shift occurs, a sufficient connection area between the via and the electrode can be secured. Therefore, the printed wiring board of the present disclosure can exhibit excellent connection reliability.

次に、本発明の一実施形態に係る印刷配線板の製造方法を、図2に基づいて説明する。上述の一実施形態の印刷配線板10と同じ部材については同一の符号を付しており、詳細な説明は省略する。   Next, the manufacturing method of the printed wiring board which concerns on one Embodiment of this invention is demonstrated based on FIG. The same members as those of the printed wiring board 10 of the above-described embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図2(A)に示すように、部品収容部12が形成された基板11を準備する。部品収容部12は、上述のように、例えばレーザ加工、金型加工などによって基板11の一部を除去することにより形成される。基板11は、上述のようにコア層11aおよび絶縁層11bを含む。   As shown in FIG. 2A, a substrate 11 on which a component housing portion 12 is formed is prepared. As described above, the component housing portion 12 is formed by removing a part of the substrate 11 by, for example, laser processing, mold processing, or the like. The substrate 11 includes the core layer 11a and the insulating layer 11b as described above.

コア層11aにはスルーホール111aが形成されている。スルーホール111aは、例えば、次のようにして形成される。まず、コア層11aの上下面を貫通するように、スルーホール下孔をドリル加工または上述のレーザ加工により形成する。その後、スルーホール下孔の内壁面に、例えば、銅めっきなどの金属めっきからなる導体層111a’を析出させることによって、スルーホール111aが得られる。   A through hole 111a is formed in the core layer 11a. The through hole 111a is formed as follows, for example. First, a through-hole pilot hole is formed by drilling or the above-described laser processing so as to penetrate the upper and lower surfaces of the core layer 11a. Thereafter, a through hole 111a is obtained by depositing a conductor layer 111a 'made of metal plating such as copper plating on the inner wall surface of the through hole pilot hole.

コア層11aの表面には第1配線パターン111が形成されている。第1配線パターン111は、例えば、次のようにして形成される。まず、表面に導体(銅箔)が形成された絶縁板に、エッチングレジストであるドライフィルム(図示せず)を公知の方法で貼付して露光および現像する。その後、エッチングを行い、ドライフィルムを剥離すると第1配線パターン111が表面に形成されたコア層11aが得られる。第1配線パターン111とスルーホール111aとは接続されている。   A first wiring pattern 111 is formed on the surface of the core layer 11a. The first wiring pattern 111 is formed as follows, for example. First, a dry film (not shown) as an etching resist is attached to an insulating plate having a conductor (copper foil) formed on the surface by a known method, and is exposed and developed. After that, etching is performed and the dry film is peeled off, whereby the core layer 11a having the first wiring pattern 111 formed on the surface is obtained. The first wiring pattern 111 and the through hole 111a are connected.

絶縁層11bには、第1配線パターン111と接続する第2ビア15bが形成されている。第2ビア15bについては上述のとおりであり、詳細な説明は省略する。第2ビア15bは次のようにして形成される。まず、絶縁層11bに、CO2レーザ、UV−YAGレーザなどによって第2ビア15b形成用の穴部を形成する。この第2ビア15b形成用の穴部に導体を充填することによって第2ビア15bが得られる。導体については上述のとおりであり、詳細な説明は省略する。導体の充填はめっきなどによって行われる。 In the insulating layer 11b, a second via 15b connected to the first wiring pattern 111 is formed. The second via 15b is as described above, and detailed description thereof is omitted. The second via 15b is formed as follows. First, a hole for forming the second via 15b is formed in the insulating layer 11b by a CO 2 laser, a UV-YAG laser, or the like. The second via 15b is obtained by filling the hole for forming the second via 15b with a conductor. The conductor is as described above, and detailed description thereof is omitted. The conductor is filled by plating or the like.

次いで、コア層11aの上下面に絶縁層11bを形成する。絶縁層11bは、例えばコア層11aの上下面にプリプレグを置き、熱プレスすることによって形成される。絶縁層11bの表面にも第1配線パターン111が形成されている。第1配線パターン111の形成方法は特に限定されない。例えば、プリプレグの表面に導体(銅箔)を置いて熱プレスを行い、その後、上述の方法と同様に、ドライフィルムを公知の方法で貼付して露光および現像し、エッチングすればよい。   Next, insulating layers 11b are formed on the upper and lower surfaces of the core layer 11a. The insulating layer 11b is formed, for example, by placing prepregs on the upper and lower surfaces of the core layer 11a and hot pressing. A first wiring pattern 111 is also formed on the surface of the insulating layer 11b. The method for forming the first wiring pattern 111 is not particularly limited. For example, a conductor (copper foil) is placed on the surface of the prepreg and subjected to hot pressing, and then, similarly to the above-described method, a dry film is stuck by a known method, exposed and developed, and then etched.

図2(B)に示すように、基板11の下面に剥離フィルム16を貼付する。剥離フィルム16は、部品収容部12に部品を収容した際に部品が落ちないように仮固定するための部材であり、部品との接触面が粘着性を有している。剥離フィルム16は、例えば、ポリエチレンテレフタレート(PET)フィルムに、粘着剤を塗布することによって得られる。PETフィルムの代わりに、例えば、繰り返し使用できるMagiCarrier((株)京写製)、flex carrier((株)ユー・エム・アイ製)などを使用してもよい。   As shown in FIG. 2B, a release film 16 is attached to the lower surface of the substrate 11. The release film 16 is a member for temporarily fixing the component so that the component does not fall when the component is accommodated in the component accommodating portion 12, and the contact surface with the component has adhesiveness. The release film 16 is obtained, for example, by applying an adhesive to a polyethylene terephthalate (PET) film. Instead of PET film, for example, MagiCarrier (manufactured by Kyosei Co., Ltd.), flex carrier (manufactured by UMI Co., Ltd.) that can be used repeatedly may be used.

次いで、図2(C)に示すように、部品収容部12に部品13を収容する。部品13は、電極13aを下にして、電極13aが剥離フィルム16と接触するように収容される。部品13を部品収容部12に収容した後、部品13を固定するために、封止樹脂12aが充填される。封止樹脂12aについては上述のとおりであり、説明は省略する。   Next, as illustrated in FIG. 2C, the component 13 is accommodated in the component accommodating portion 12. The component 13 is accommodated so that the electrode 13a is in contact with the release film 16 with the electrode 13a facing downward. After accommodating the component 13 in the component accommodating part 12, in order to fix the component 13, it is filled with sealing resin 12a. The sealing resin 12a is as described above, and a description thereof is omitted.

図2(D)に示すように、剥離フィルム16を除去し、基板11の上下面に絶縁樹脂層14を形成する。絶縁樹脂層14は、基板11の上下面にそれぞれ2層積層されている。絶縁樹脂層14は、例えば基板11の上下面にプリプレグを置き、熱プレスすることによって形成される。各絶縁樹脂層14の表面には第2配線パターン141が形成されている。第2配線パターン141の形成方法は特に限定されず、第1配線パターン111と同様の方法で形成される。例えば、プリプレグの表面に導体(銅箔)を置いて熱プレスを行い、その後、上述の方法と同様に、ドライフィルムを公知の方法で貼付して露光および現像し、エッチングすればよい。   As shown in FIG. 2D, the release film 16 is removed, and the insulating resin layers 14 are formed on the upper and lower surfaces of the substrate 11. Two insulating resin layers 14 are laminated on the upper and lower surfaces of the substrate 11, respectively. The insulating resin layer 14 is formed, for example, by placing a prepreg on the upper and lower surfaces of the substrate 11 and hot pressing. A second wiring pattern 141 is formed on the surface of each insulating resin layer 14. The method for forming the second wiring pattern 141 is not particularly limited, and the second wiring pattern 141 is formed by the same method as that for the first wiring pattern 111. For example, a conductor (copper foil) is placed on the surface of the prepreg and subjected to hot pressing, and then, similarly to the above-described method, a dry film is stuck by a known method, exposed and developed, and then etched.

次いで、部品13の電極13aと第2配線パターン141を電気的に接続するために、絶縁樹脂層14に第1ビア15aを形成する。第1ビア15aは、上述のように電極13a(部品13)側の端部から他方の端部に向けて細くなる形状を有している。このような形状を有するビアを形成するために、部品13の電極13aと接触している絶縁樹脂層14に、レーザダイレクトストラクチャリング(LDS)によって第1ビア15a形成用の穴部を形成する。LDS装置は、例えば、LPKF Laser & Electronics(株)より市販されている。この第1ビア15a形成用の穴部に導体を充填することによって第1ビア15aが得られる。導体については上述のとおりであり、説明は省略する。導体の充填はめっきなどによって行われる。   Next, the first via 15 a is formed in the insulating resin layer 14 in order to electrically connect the electrode 13 a of the component 13 and the second wiring pattern 141. As described above, the first via 15a has a shape that narrows from the end on the electrode 13a (component 13) side toward the other end. In order to form a via having such a shape, a hole for forming the first via 15a is formed in the insulating resin layer 14 in contact with the electrode 13a of the component 13 by laser direct structuring (LDS). The LDS apparatus is commercially available from, for example, LPKF Laser & Electronics Co., Ltd. The first via 15a is obtained by filling the hole for forming the first via 15a with a conductor. The conductor is as described above, and the description is omitted. The conductor is filled by plating or the like.

さらに、第2配線パターン141同士、あるいは第1配線パターン111と第2配線パターン141とを接続するための第2ビア15bを形成する。第2ビア15bの形成方法については上述のとおりであり、詳細な説明は省略する。このようにして、図1(A)に示す印刷配線板10が得られる。   Further, a second via 15 b for connecting the second wiring patterns 141 or between the first wiring pattern 111 and the second wiring pattern 141 is formed. The method for forming the second via 15b is as described above, and detailed description thereof is omitted. In this way, the printed wiring board 10 shown in FIG. 1A is obtained.

本開示の印刷配線板は、上述の実施形態に限定されない。例えば、上述の印刷配線板10では、第1ビア15aは、部品13の底面に形成された電極13aに接続されている。しかし、図3(A)に示す印刷配線板20のように、第1ビア15a’は、部品13の底面に形成された電極13aだけでなく、部品13の端面に形成された電極13aに形成されていてもよい。すなわち、電極13aが部品13の端面および端面近傍に形成されている場合、第1ビア15a’の一部が端面に形成された電極13aに形成されていてもよい。   The printed wiring board of this indication is not limited to the above-mentioned embodiment. For example, in the printed wiring board 10 described above, the first via 15 a is connected to the electrode 13 a formed on the bottom surface of the component 13. However, as in the printed wiring board 20 shown in FIG. 3A, the first via 15 a ′ is formed not only on the electrode 13 a formed on the bottom surface of the component 13 but also on the electrode 13 a formed on the end surface of the component 13. May be. That is, when the electrode 13a is formed on the end face of the component 13 and in the vicinity of the end face, a part of the first via 15a 'may be formed on the electrode 13a formed on the end face.

第1ビア15a’のように、部品13の端面および底面に形成された電極13aにビアが形成されると、部品の電極幅が狭かったり、レーザビア位置ズレまたは内蔵部品搭載ズレが生じたりしても、第1ビア15a’と電極13aとの接続面積を十分に確保できる。したがって、より優れた接続信頼性が発揮される。   If vias are formed on the electrodes 13a formed on the end face and bottom surface of the component 13 as in the first via 15a ', the electrode width of the component is narrowed, the laser via position shift or the built-in component mounting shift occurs. In addition, a sufficient connection area between the first via 15a ′ and the electrode 13a can be secured. Therefore, more excellent connection reliability is exhibited.

上述の図1(A)に示す印刷配線板10では、基板11はコア層11aと絶縁層11bとを含む。しかし、基板は、コア層のみで形成されていてもよく、絶縁層が2層以上積層されていてもよい。   In the printed wiring board 10 shown in FIG. 1A described above, the substrate 11 includes a core layer 11a and an insulating layer 11b. However, the substrate may be formed of only the core layer, and two or more insulating layers may be stacked.

上述の図1(A)に示す印刷配線板10では、絶縁樹脂層14は2層積層されている。しかし、絶縁樹脂層は1層のみでもよく、3層以上積層されていてもよい。   In the printed wiring board 10 shown in FIG. 1A described above, two insulating resin layers 14 are laminated. However, the insulating resin layer may be only one layer, or three or more layers may be laminated.

さらに、上述の図1(A)に示す印刷配線板10では、第2ビア15bは、第1ビア15aと異なり、部品13に近い側の端部から他方の端部に向けて太くなる形状を有している。しかし、第2ビアも第1ビアと同様、部品に近い側の端部から他方の端部に向けて細くなる形状を有していてもよい。   Further, in the printed wiring board 10 shown in FIG. 1A described above, unlike the first via 15a, the second via 15b has a shape that becomes thicker from the end closer to the component 13 toward the other end. Have. However, like the first via, the second via may have a shape that narrows from the end close to the component toward the other end.

10、20 印刷配線板
11 基板
11a コア層
111a スルーホール
111a’ 導体層
11b 絶縁層
111 第1配線パターン
12 部品収容部
12a 封止樹脂
13 部品
13a 電極
14 絶縁樹脂層
141 第2配線パターン
15 ビア
DESCRIPTION OF SYMBOLS 10, 20 Printed wiring board 11 Board | substrate 11a Core layer 111a Through hole 111a 'Conductor layer 11b Insulating layer 111 1st wiring pattern 12 Component accommodating part 12a Sealing resin 13 Components 13a Electrode 14 Insulating resin layer 141 2nd wiring pattern 15 Via

Claims (4)

部品収容部を有する基板と、
部品収容部に収容された、電極を有する部品と、
基板の上下面に積層された絶縁樹脂層と、
絶縁樹脂層に形成され、部品の電極に直接接続しているビアと、
を備え、
前記ビアが、前記部品に近い側の端部から他方の端部に向けて細くなる形状を有している印刷配線板。
A substrate having a component housing portion;
A component having an electrode housed in a component housing portion;
An insulating resin layer laminated on the upper and lower surfaces of the substrate;
A via formed in an insulating resin layer and directly connected to the electrode of the component;
With
The printed wiring board, wherein the via has a shape that narrows from an end near the component toward the other end.
前記ビアが、両端部の径において10μm以上の差を有する請求項1に記載の印刷配線板。   The printed wiring board according to claim 1, wherein the via has a difference of 10 μm or more in a diameter between both ends. 前記部品の電極が、部品の少なくとも一方の端面および端面近傍に形成されており、前記ビアの一部が、前記部品の端面に形成された電極に接続している請求項1または2に記載の印刷配線板。   The electrode of the component is formed on at least one end face of the component and in the vicinity of the end surface, and a part of the via is connected to an electrode formed on the end surface of the component. Printed wiring board. 部品収容部を有する基板に電極を有する部品を収容し、基板の上下面に絶縁樹脂層を積層し、絶縁樹脂層に部品の電極に直接接続するためのビア形成用の穴部を、レーザダイレクトストラクチャリングによって、部品に近い側の端部から他方の端部に向けて細くなる形状を有するように形成し、ビア形成用の穴部にビアを形成する印刷配線板の製造方法。   A component having an electrode is accommodated in a substrate having a component accommodating portion, an insulating resin layer is laminated on the upper and lower surfaces of the substrate, and a hole for forming a via for directly connecting to the electrode of the component is formed in the insulating resin layer. A method of manufacturing a printed wiring board, which is formed by structuring so as to have a shape that narrows from an end close to a component toward the other end, and a via is formed in a hole for forming a via.
JP2016106683A 2016-05-27 2016-05-27 Printed-wiring board and manufacturing method thereof Pending JP2017212410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016106683A JP2017212410A (en) 2016-05-27 2016-05-27 Printed-wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016106683A JP2017212410A (en) 2016-05-27 2016-05-27 Printed-wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2017212410A true JP2017212410A (en) 2017-11-30

Family

ID=60476408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016106683A Pending JP2017212410A (en) 2016-05-27 2016-05-27 Printed-wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2017212410A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025022959A1 (en) * 2023-07-24 2025-01-30 日立Astemo株式会社 Electronic circuit board and pad-on-via arrangement method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246757A (en) * 2000-12-15 2002-08-30 Ibiden Co Ltd Manufacturing method of multilayer printed-wiring board
JP2010114434A (en) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd Component built-in wiring board and method of manufacturing the same
JP2013051336A (en) * 2011-08-31 2013-03-14 Ngk Spark Plug Co Ltd Wiring board with built-in component, and manufacturing method therefor
WO2015029783A1 (en) * 2013-08-29 2015-03-05 株式会社村田製作所 Method for manufacturing component-integrated sheet, method for manufacturing resin multilayer substrate in which electronic component is incorporated, and resin multilayer substrate
WO2016060073A1 (en) * 2014-10-16 2016-04-21 株式会社村田製作所 Composite device
JP2017028024A (en) * 2015-07-17 2017-02-02 富士通株式会社 Component mounting substrate, component built-in substrate, component mounting substrate manufacturing method, and component embedded substrate manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246757A (en) * 2000-12-15 2002-08-30 Ibiden Co Ltd Manufacturing method of multilayer printed-wiring board
JP2010114434A (en) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd Component built-in wiring board and method of manufacturing the same
JP2013051336A (en) * 2011-08-31 2013-03-14 Ngk Spark Plug Co Ltd Wiring board with built-in component, and manufacturing method therefor
WO2015029783A1 (en) * 2013-08-29 2015-03-05 株式会社村田製作所 Method for manufacturing component-integrated sheet, method for manufacturing resin multilayer substrate in which electronic component is incorporated, and resin multilayer substrate
WO2016060073A1 (en) * 2014-10-16 2016-04-21 株式会社村田製作所 Composite device
JP2017028024A (en) * 2015-07-17 2017-02-02 富士通株式会社 Component mounting substrate, component built-in substrate, component mounting substrate manufacturing method, and component embedded substrate manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025022959A1 (en) * 2023-07-24 2025-01-30 日立Astemo株式会社 Electronic circuit board and pad-on-via arrangement method

Similar Documents

Publication Publication Date Title
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
US9554462B2 (en) Printed wiring board
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
KR20090130727A (en) Electronic component embedded printed circuit board and manufacturing method
JP2015082644A (en) Flex rigid wiring board and method of manufacturing the same
KR100747022B1 (en) Embedded printed circuit board and its manufacturing method
KR100965341B1 (en) Manufacturing method of printed circuit board
JP5908003B2 (en) Printed circuit board and printed circuit board manufacturing method
KR20160090625A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
JP2015082645A (en) Flex rigid wiring board and method of manufacturing the same
KR20160004157A (en) Chip embedded substrate and method of manufacturing the same
KR101109323B1 (en) Manufacturing method of printed circuit board
CN104247582A (en) Printed circuit board and method for manufacturing the same
JP2017212410A (en) Printed-wiring board and manufacturing method thereof
KR20180060695A (en) Manufacturing method for rigid-flexible embedded PCB
KR20200121208A (en) Manufacturing method of embedded printed circuit board using unclad
JP5565951B2 (en) Wiring board and manufacturing method thereof
CN102006720A (en) a printed circuit board
KR100728748B1 (en) Embedded printed circuit board manufacturing method
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR102149797B1 (en) Substrate and manufacturing method thereof
KR20100053761A (en) Embedded pcb using unclad and embedded pcb manufactured thereby
KR100658437B1 (en) Printed circuit board and manufacturing method using bump board
KR20110061101A (en) Manufacturing method of printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201013