JP2019057983A - Power supply device and image forming apparatus - Google Patents
Power supply device and image forming apparatus Download PDFInfo
- Publication number
- JP2019057983A JP2019057983A JP2017180429A JP2017180429A JP2019057983A JP 2019057983 A JP2019057983 A JP 2019057983A JP 2017180429 A JP2017180429 A JP 2017180429A JP 2017180429 A JP2017180429 A JP 2017180429A JP 2019057983 A JP2019057983 A JP 2019057983A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- power supply
- state
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】運用状態の切替えと出力電圧の制御を１つの信号で行うこと。【解決手段】一次巻線Ｎｐ１及び二次巻線Ｎｐ２を有するトランス１０８と、トランス１０８の一次巻線Ｎｐ１に直列に接続されたＦＥＴ１０７と、トランス１０８の二次巻線Ｎｐ２に誘起される出力電圧１１６を分圧抵抗により分圧された電圧に応じた情報を出力するシャントレギュレータ１２０と、シャントレギュレータ１２０から入力された情報に基づいて、ＦＥＴ１０７のオン又はオフを制御する電源ＩＣ１０５と、電源装置１００の状態を切り替えるＦＥＴ１４８及びフィルタ回路１５０と、パルス信号を出力するＰＷＭ生成部１３１と、を備え、ＰＷＭ生成部１３１は、パルス信号をシャントレギュレータ１２０とＦＥＴ１４８及びフィルタ回路１５０に出力する。【選択図】図１Operation status switching and output voltage control are performed with one signal. A transformer having a primary winding Np1 and a secondary winding Np2, an FET 107 connected in series to the primary winding Np1 of the transformer 108, and an output voltage induced in the secondary winding Np2 of the transformer 108 The shunt regulator 120 that outputs information corresponding to the voltage divided by the voltage dividing resistor 116, the power supply IC 105 that controls on / off of the FET 107 based on the information input from the shunt regulator 120, and the power supply device 100 The FET 148 and the filter circuit 150 that switch the state of the signal, and the PWM generator 131 that outputs a pulse signal, the PWM generator 131 outputs the pulse signal to the shunt regulator 120, the FET 148, and the filter circuit 150. [Selection] Figure 1
Description
本発明は、出力電圧に基づいてフィードバックされる情報に応じて、出力電圧を制御する電源装置と、その電源装置を備える画像形成装置に関する。 The present invention relates to a power supply device that controls an output voltage according to information fed back based on the output voltage, and an image forming apparatus including the power supply device.
電子機器に備えられたスイッチング電源装置の一例として、電力供給先である電子機器の要求電圧を満足するように、出力電圧を調整する電源装置がある。このような電源装置では、出力電圧を調整する方法としては、例えば出力電圧の情報を制御部にフィードバックするフィードバック部からＰＷＭ信号を出力して制御部に通知することにより、制御部は出力電圧の調整を行う（例えば、特許文献１参照）。また、電子機器における消費電力を削減するため、電子機器への電力供給を低減させる省電力状態では、外部からの信号入力に応じて、出力電圧を低下させたり、スイッチング動作を停止したりするスイッチング電源装置がある。 As an example of a switching power supply device provided in an electronic device, there is a power supply device that adjusts an output voltage so as to satisfy a required voltage of an electronic device that is a power supply destination. In such a power supply apparatus, as a method of adjusting the output voltage, for example, the control unit outputs the PWM signal from the feedback unit that feeds back the information on the output voltage to the control unit, and notifies the control unit. Adjustment is performed (for example, refer to Patent Document 1). Also, in power-saving mode that reduces power supply to electronic devices in order to reduce power consumption in electronic devices, switching that lowers the output voltage or stops the switching operation in response to external signal input There is a power supply.
しかしながら、上述した従来のスイッチング電源装置では、出力電圧を調整するためのＰＷＭ信号出力部と、運用状態を省電力状態又は通常動作状態に切り替える信号出力部とを、それぞれ別々に備えている。そのため、出力電圧を調整する制御部とのインタフェース部分がそれぞれ必要となり、スイッチング電源装置のコストアップとなっていた。 However, the above-described conventional switching power supply device includes a PWM signal output unit for adjusting the output voltage and a signal output unit for switching the operation state to the power saving state or the normal operation state, respectively. For this reason, an interface portion with the control unit for adjusting the output voltage is required, which increases the cost of the switching power supply device.
本発明は、このような状況のもとでなされたもので、運用状態の切替えと出力電圧の制御を１つの信号で行うことを目的とする。 The present invention has been made under such circumstances, and an object of the present invention is to perform switching of an operation state and control of an output voltage with one signal.
前述の課題を解決するために、本発明は、以下の構成を備える。 In order to solve the above-described problems, the present invention has the following configuration.
（１）一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続されたスイッチング素子と、前記トランスの前記二次巻線に誘起される出力電圧を分圧抵抗により分圧された電圧に応じた情報を出力するフィードバック手段と、前記フィードバック手段から入力された前記情報に基づいて、前記スイッチング素子のオン又はオフを制御する制御部と、電源装置の状態を切り替える切替え手段と、パルス信号を出力する出力手段と、を備え、前記出力手段は、前記パルス信号を前記フィードバック手段及び前記切替え手段に出力することを特徴とする電源装置。 (1) A transformer having a primary winding and a secondary winding, a switching element connected in series to the primary winding of the transformer, and an output voltage induced in the secondary winding of the transformer are divided. Feedback means for outputting information according to the voltage divided by the resistor, a control unit for controlling on / off of the switching element based on the information inputted from the feedback means, and a state of the power supply device A power supply apparatus comprising: switching means for switching; and output means for outputting a pulse signal, wherein the output means outputs the pulse signal to the feedback means and the switching means.
（２）一次巻線及び二次巻線を有する第一のトランスと、前記第一のトランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記第一のトランスの前記二次巻線に誘起される第一の電圧を第一の分圧抵抗により分圧された電圧に応じた情報を出力する第一のフィードバック手段と、前記第一のフィードバック手段から入力された前記情報に基づいて、前記第一のスイッチング素子のオン又はオフを制御する第一の制御部と、一次巻線及び二次巻線を有する第二のトランスと、前記第二のトランスの前記一次巻線に直列に接続された第二のスイッチング素子と、前記第二のトランスの前記二次巻線に誘起される前記第一の電圧よりも高い第二の電圧を第二の分圧抵抗により分圧された電圧に応じた情報を出力する第二のフィードバック手段と、前記第二のフィードバック手段から入力された前記情報に基づいて、前記第二のスイッチング素子のオン又はオフを制御する第二の制御部と、電源装置の状態を切り替える切替え手段と、パルス信号を出力する出力手段と、を備え、前記出力手段は、前記パルス信号を前記第一のフィードバック手段及び前記切替え手段に出力することを特徴とする電源装置。 (2) a first transformer having a primary winding and a secondary winding; a first switching element connected in series to the primary winding of the first transformer; and the second transformer of the first transformer. A first feedback means for outputting information corresponding to a voltage obtained by dividing the first voltage induced in the next winding by the first voltage dividing resistor; and the information inputted from the first feedback means. A first controller for controlling on or off of the first switching element, a second transformer having a primary winding and a secondary winding, and the primary winding of the second transformer. A second switching element connected in series to the second transformer and a second voltage higher than the first voltage induced in the secondary winding of the second transformer by a second voltage dividing resistor. The second field that outputs information according to the voltage Back means, based on the information input from the second feedback means, a second control unit for controlling on or off of the second switching element, a switching means for switching the state of the power supply device, Output means for outputting a pulse signal, and the output means outputs the pulse signal to the first feedback means and the switching means.
（３）記録材に画像形成を行う画像形成手段と、前記（１）又は前記（２）に記載の電源装置と、を備えることを特徴とする画像形成装置。 (3) An image forming apparatus comprising: an image forming unit that forms an image on a recording material; and the power supply device according to (1) or (2).
本発明によれば、運用状態の切替えと出力電圧の制御を１つの信号で行うことができる。 According to the present invention, the operation state can be switched and the output voltage can be controlled with one signal.
以下に、図面を参照して本発明の実施の形態について詳細に説明する。 Embodiments of the present invention will be described below in detail with reference to the drawings.
［電源装置の構成］
図１は、実施例１の電源装置１００の回路構成を示す回路図であり、図１（ａ）は電源装置１００の回路構成を示し、図１（ｂ）は、ＤＣ／ＤＣコンバータ１３３内部の回路構成を示している。図１（ａ）に示すように、電源装置１００は、交流電源１０１の交流電圧を入力して、直流電圧（以下、出力電圧ともいう）１１６を出力し、負荷１１７に供給する。交流電源１０１から入力される交流電圧は、整流ダイオードブリッジ１０２により全波整流され、一次平滑コンデンサ（以下、コンデンサとする）１０３に直流電圧として充電（チャージ）される。更に、コンデンサ１０３に充電された直流電圧は、起動抵抗１０４を介し、制御部（第一の制御部）である電源ＩＣ１０５のＳＴ端子に入力される。これにより、電源ＩＣ１０５に電流が供給され、所定電圧まで充電されると、電源ＩＣ１０５は起動される。
[Configuration of power supply unit]
FIG. 1 is a circuit diagram illustrating a circuit configuration of the
電源ＩＣ１０５が起動されると、ＤＲＶ端子から抵抗１０６を介して電界効果トランジスタ（以下、ＦＥＴという）１０７にハイレベルの信号が出力され、ＦＥＴ１０７がオン状態になる。スイッチング素子（第一のスイッチング素子）であるＦＥＴ１０７が導通（オン）状態になる（以下、オンするという）と、トランス１０８の一次巻線Ｎｐ１にコンデンサ１０３に充電された直流電圧が印加される。第一のトランスであるトランス１０８は、一次巻線Ｎｐ１、二次巻線Ｎｓ１及び補助巻線Ｎｂ１を有しており、一次巻線Ｎｐ１は、二次巻線Ｎｓ１及び補助巻線Ｎｂ１とは逆極性の関係となっている。一次巻線Ｎｐ１に直流電圧が印加されると、二次巻線Ｎｓ１にも電圧が誘起されるが、誘起された電圧はダイオード１１２のアノード側を負とする電圧であるため、トランス１０８の二次側には電圧は伝達されない。同様に、補助巻線Ｎｂ１にも電圧が誘起されるが、誘起された電圧はダイオード１１０のアノード側を負とする電圧であるため、補助巻線Ｎｂ１には電流は流れない。したがって、一次巻線Ｎｐ１を流れる電流はトランス１０８の励磁電流だけであり、トランス１０８には励磁電流の２乗に比例したエネルギーが蓄積されることとなり、この励磁電流は時間に比例して増大する。
When the power supply IC 105 is activated, a high level signal is output from the DRV terminal to the field effect transistor (hereinafter referred to as FET) 107 via the
次に、電源ＩＣ１０５のＤＲＶ端子からの出力がローレベルになると、ＦＥＴ１０７はオン状態から非導通（オフ）状態となる（以下、オフするという）。ＦＥＴ１０７がオフ状態になると、トランス１０８の各巻線には、ＦＥＴ１０７のオン時とは逆極性の電圧が誘起される。これにより、二次巻線Ｎｓ１には、ダイオード１１２のアノード側を正とする電圧が誘起され、ダイオード１１２がオン状態となる。そして、トランス１０８に蓄積されたエネルギーが、ダイオード１１２、平滑コンデンサ１１３、コイル１１４、及び平滑コンデンサ１１５を介して整流平滑され、出力電圧１１６となって負荷１１７に供給される。補助巻線Ｎｂ１には、ＦＥＴ１０７のスイッチングによってダイオード１１０のアノード側を正とする電圧が誘起される。これにより、ダイオード１１０を介してコンデンサ１１１が充電され、コンデンサ１１１に充電された電圧が電源ＩＣ１０５のＶＣＣ端子に入力され、電源ＩＣ１０５の動作を継続させるための電力として供給される。このように、スイッチング素子であるＦＥＴ１０７は、トランス１０８に電流を供給する場合にはオンされ、電流の供給を遮断する場合にはオフされる。
Next, when the output from the DRV terminal of the
また、制御部１２９は、負荷１１７の運用状態に応じて、電源装置１００の状態を通常状態、省電力状態、又は停止状態に切り替える。制御部１２９は、通常状態ではパルス信号であるＰＷＭ信号１３５を所定の周波数ｆ１で出力し、電界効果トランジスタ（以下、ＦＥＴという）１４８をオンさせる。一方、負荷１１７への電力供給を低減させる省電力状態では、通常状態の場合に比べて、基準クロック部１３２が生成するクロック信号の周波数を低くする。これにより、ＰＷＭ信号１３５を通常状態時の周波数ｆ１よりも低い周波数ｆ２で出力し、ＦＥＴ１４８をオフさせる。また、負荷１１７への電力供給を遮断する停止状態では、基準クロック部１３２を停止させることにより、ＰＷＭ信号１３５は出力されずにローレベル状態となり、ＦＥＴ１４８はオフ状態となる。通常状態、省電力状態、停止状態に応じて、ＦＥＴ１４８をオン、オフさせる制御動作については後述する。
In addition, the
［ＰＷＭ信号が出力されていない場合の出力電圧の制御］
ＰＷＭ信号１３５が出力されていない場合、すなわち、図１（ａ）で、ＰＷＭ信号１３５のオンデューティが０％（１００％ローレベル）で、かつＦＥＴ１４８がオフしている場合について説明する。なお、ＰＷＭ信号１３５のオンデューティとは、ＰＷＭ信号１３５の周期に対するハイレベル幅（ＰＷＭ信号１３５のハイレベル状態の時間）の比率のことをいい、以下、単にデューティと記載する。ＰＷＭ信号１３５は、制御部１２９が有するＰＷＭ生成部１３１によって抵抗１２７を介してトランジスタ１２６（第一のスイッチ部）のベース端子と、フィルタ回路１５０を介してＦＥＴ１４８（第二のスイッチ部）のゲート端子に出力される。なお、抵抗１２７は、ＰＷＭ生成部１３１からＰＷＭ信号１３５が出力されるときに、トランジスタ１２６のベース端子の入力電流を制限する電流制限抵抗である。また、トランジスタ１２６のコレクタ端子は、抵抗１２５及び抵抗１２８の一端に接続されており、エミッタ端子はグランドに接続されている。また、フィルタ回路１５０は、ハイパスフィルタ回路であり、ＰＷＭ信号１３５の周波数が所定の周波数より低い場合には、ＰＷＭ信号１３５を遮断する。そのため、ＰＷＭ信号１３５の周波数が所定の周波数より低い場合には、ＦＥＴ１４８はオフ状態となる。なお、ＦＥＴ１４８のドレイン端子は抵抗１４９の一端に接続され、ソース端子はグランドに接続されている。また、ＦＥＴ１４８とフィルタ回路１５０は切替え手段を構成する。なお、トランジスタ１２６の代わりに、ＦＥＴを用いて回路を構成してもよい。また、ＦＥＴ１４８の代わりに、トランジスタを用いて回路を構成してもよい。
[Control of output voltage when PWM signal is not output]
A case where the
ＰＷＭ信号１３５が出力されていないときには、トランジスタ１２６のベース端子に電流が流れないため、トランジスタ１２６はオフ状態である。このとき、出力電圧１１６は、抵抗１２１（第一の抵抗）、抵抗１２３、抵抗１２５、抵抗１２８（第四の抵抗）から成る抵抗回路と抵抗１２２（第二の抵抗）とで分圧される。この場合の抵抗回路とは、抵抗１２１と、直列に接続された抵抗１２３、抵抗１２５、及び抵抗１２８と、が並列に接続された回路である。そして、分圧された電圧（以下、ＶＲＥＦという）がシャントレギュレータ１２０のＲＥＦ端子（リファレンス端子）に入力される。シャントレギュレータ１２０では、入力された電圧ＶＲＥＦに応じたフィードバック信号が生成され、端子Ｋからフォトカプラ１１９を介して一次側の電源ＩＣ１０５へフィードバックされる。なお、抵抗１２２の一端はシャントレギュレータ１２０のＲＥＦ端子に接続され、他端はグランドに接続されている。
When the
図１（ａ）において、トランジスタ１２６、抵抗１２１、１２２、１２３、１２５、１２８、シャントレギュレータ１２０は、出力電圧１１６の電源ＩＣ１０５への第一のフィードバック手段として機能する。シャントレギュレータ１２０は、トランス１０８の二次巻線Ｎｓ１から出力された出力電圧１１６に応じたフィードバック信号を一次側に出力する。抵抗１１８はフォトカプラ１１９に流れる電流を制限するための電流制限抵抗である。そして、電源ＩＣ１０５は、フィードバック信号に基づいてＦＥＴ１０７のスイッチング制御を行うことで、安定した出力電圧１１６の制御を行っている。
In FIG. 1A, the
次に、電源ＩＣ１０５の構成と動作について説明する。図１（ａ）では電源ＩＣ１０５の中に端子名称を記載している。上述したように、電源ＩＣ１０５のＳＴ端子経由で入力される電圧が所定の電圧になると、電源ＩＣ１０５は起動される。電源ＩＣ１０５は一旦起動されると、それ以降はコンデンサ１１１からＶＣＣ端子を介して入力される直流電圧により駆動される。電源ＩＣ１０５のＦＢ（フィードバック）端子は、フォトカプラ１１９を介して、出力電圧１１６の変動を示すフィードバック信号が入力される端子である。電源ＩＣ１０５のＣＳ端子は、ＦＥＴ１０７のドレイン端子に流れる電流をモニタするための端子であり、電流検知抵抗１０９の両端に生じる電圧が入力される。電源ＩＣ１０５は、ＣＳ端子に入力される電圧が所定の電圧を超えると、ＦＥＴ１０７をオフする。また、電源ＩＣ１０５はグランド（ＧＮＤ）端子を有している。
Next, the configuration and operation of the
［省電力状態におけるＰＷＭ信号による出力電圧の調整範囲］
次に、ＦＥＴ１４８がオフ状態で、ＰＷＭ信号１３５のデューティが０％から１００％に変化したときの出力電圧１１６の調整範囲について説明する。ＦＥＴ１４８がオフ状態のときは、制御部１２９の省電力状態の状態である。図１（ａ）において、ＰＷＭ信号１３５のデューティが０％、すなわちＰＷＭ信号１３５がローレベル状態の場合には、トランジスタ１２６はオフ状態となる。前述したように、このとき、出力電圧１１６を、抵抗１２１、抵抗１２３、抵抗１２５、抵抗１２８から構成される抵抗回路と抵抗１２２とで分圧された電圧がシャントレギュレータ１２０のＲＥＦ端子に入力される。そして、シャントレギュレータ１２０から電源ＩＣ１０５にフィードバックされることにより、出力電圧１１６が制御される。
[Adjustment range of output voltage by PWM signal in power saving state]
Next, the adjustment range of the
ここで、抵抗１２１、抵抗１２２、抵抗１２３、抵抗１２５、抵抗１２８の抵抗値を、それぞれＲ１２１、Ｒ１２２、Ｒ１２３、Ｒ１２５、Ｒ１２８とする。また、抵抗１２１と、直列に接続された抵抗１２３、抵抗１２５、及び抵抗１２８と、を並列に接続された抵抗回路の合成抵抗値をＲ１２１ＯＦＦ、シャントレギュレータ１２０のリファレンス電圧をＶＲＥＦとする。すると、合成抵抗値Ｒ１２１ＯＦＦは、以下の（式１）で表される。
そして、このときの出力電圧１１６を出力電圧ＶＯ＿ＯＦＦとすると、出力電圧ＶＯ＿ＯＦＦは、次の（式２）で求められる電圧値となるように、電源ＩＣ１０５により制御される。
次に、図１（ａ）において、ＦＥＴ１４８がオフ状態で、ＰＷＭ信号１３５のデューティが１００％、すなわちＰＷＭ信号１３５がハイレベル状態の場合には、トランジスタ１２６はオン状態となる。このとき、出力電圧１１６を、抵抗１２１と、抵抗１２２、抵抗１２３、抵抗１２５から構成される抵抗回路とで分圧された電圧が、シャントレギュレータ１２０のＲＥＦ端子に入力される。ここで、抵抗１２２と、直列に接続された抵抗１２３及び抵抗１２５（第三の抵抗）と、が並列に接続された抵抗回路の合成抵抗値を合成抵抗値Ｒ１２２ＯＮとする。計算の簡略化のためにトランジスタ１２６のコレクタ−エミッタ間の飽和電圧ＶＣＥ（ｓａｔ）を０Ｖとすると、合成抵抗値Ｒ１２２ＯＮは、次の（式３）で表される。
そして、このときの出力電圧１１６を出力電圧ＶＯ＿ＯＮとすると、出力電圧ＶＯ＿ＯＮは、次の（式４）で求められる電圧値となるように、電源ＩＣ１０５により制御される。
次に、ＰＷＭ信号１３５のデューティが、０％と１００％以外のデューティの場合の回路動作について、図１（ａ）を用いて説明する。ＰＷＭ信号１３５は、抵抗１２７を介してトランジスタ１２６のベース端子に入力され、トランジスタ１２６を駆動する。ＰＷＭ信号１３５がハイレベル状態のときに、トランジスタ１２６はオン状態となり、ＰＷＭ信号１３５のデューティに応じた電圧が、抵抗１２５とコンデンサ１２４の時定数でコンデンサ１２４に充電される。ここで、コンデンサ１２４の両端電圧（端子間電圧）を電圧１３６とする。また、抵抗１２５とコンデンサ１２４の時定数は、ＰＷＭ信号１３５の周波数に対して大きく設定される。すなわち、出力電圧１１６のリプル電圧を下げるために、電圧１３６は直流化されている。直流化された電圧１３６は、電流調整用の抵抗１２３を介して、シャントレギュレータ１２０のＲＥＦ端子にリファレンス電圧ＶＲＥＦとして供給される。リファレンス電圧ＶＲＥＦとして供給されるシャントレギュレータ１２０のＲＥＦ端子への電流供給量を調整することで、出力電圧１１６が調整される。このように、ＰＷＭ信号１３５のデューティに応じて、出力電圧１１６は調整され、出力電圧１１６の取りうる値は、おおむね上述した（式２）と（式４）で示される範囲の電圧値となる。
Next, a circuit operation when the duty of the
図２において、（ｉ）は、周波数が１０ｋＨｚで、デューティが６０％のＰＷＭ信号１３５の波形を示すグラフである。また、（ｉｉ）は、コンデンサ１２４の両端電圧（端子間電圧）である電圧１３６の波形を示すグラフである。（ｉｉ）において、二点鎖線で示す波形１３７は、ＰＷＭ信号１３５のデューティが０％のときの電圧１３６を示している。一点鎖線で示す波形１３８は、ＰＷＭ信号１３５のデューティが１００％のときの電圧１３６を示す。また、実線で示す波形１３９は、周波数が１０ｋＨｚでデューティが６０％のＰＷＭ信号１３５、すなわち（ｉ）に示すＰＷＭ信号１３５が出力されたときの電圧１３６の波形を示している。なお、図２において、横軸は時間、縦軸は電圧を示している。
In FIG. 2, (i) is a graph showing the waveform of the PWM signal 135 having a frequency of 10 kHz and a duty of 60%. Further, (ii) is a graph showing a waveform of a
したがって、ＰＷＭ信号１３５のデューティを０％から１００％に変化させた場合の出力電圧１１６を出力電圧ＶＯとすると、出力電圧ＶＯの取り得る範囲は、上述した（式２）及び（式４）から、おおむね、次の（式５）で表すことができる。
具体的な数値の設定例として、Ｒ１２１＝１８ｋΩ、Ｒ１２２＝５．６ｋΩ、Ｒ１２３＝６８ｋΩ、Ｒ１２５＝１０ｋΩ、Ｒ１２８＝１０ｋΩ、ＶＲＥＦ＝１．２５Ｖとする。（式２）にこれらの値を代入して、ＰＷＭ信号１３５のデューティが０％のときの出力電圧ＶＯ＿ＯＦＦを求めると、おおよそ４．５９Ｖとなる。同様に、（式４）にこれらの値を代入して、ＰＷＭ信号１３５のデューティが１００％のときの出力電圧ＶＯ＿ＯＮを求めると、おおよそ５．５６Ｖとなる。したがって、（式５）より、省電力状態時の出力電圧１１６の調整範囲は、おおよそ４．５９Ｖから５．５６Ｖとなる。
As specific numerical value setting examples, R 121 = 18 kΩ, R 122 = 5.6 kΩ, R 123 = 68 kΩ, R 125 = 10 kΩ, R 128 = 10 kΩ, and V REF = 1.25 V. By substituting these values into (Equation 2) and obtaining the output voltage V O — OFF when the duty of the
［通常状態におけるＰＷＭ信号による出力電圧の調整範囲］
次に、通常状態での出力電圧１１６の調整範囲について説明する。通常状態では、ＦＥＴ１４８はオン状態となる。ＦＥＴ１４８がオン状態となると、抵抗１２２と、直列に接続される抵抗１４９（第五の抵抗）及びＦＥＴ１４８のオン抵抗（ＦＥＴ１４８がオン状態のときの抵抗）と、が並列に接続された状態となる。ここで、抵抗１２２、抵抗１４９、ＦＥＴ１４８のオン抵抗から構成される抵抗回路の合成抵抗値をＲｐ、抵抗１４９の抵抗値をＲ１４９、ＦＥＴ１４８のオン抵抗をＲｏｎ１４８とする。合成抵抗値Ｒｐは、次の（式６）で表される。
Next, the adjustment range of the
ＰＷＭ信号１３５のデューティが０％の場合の出力電圧１１６を出力電圧ＶＯ＿ＯＦＦ２とすると、出力電圧ＶＯ＿ＯＦＦ２は、前述した（式２）の抵抗値Ｒ１２２を合成抵抗値Ｒｐに置き換えた、次の（式７）で表すことができる。
また、ＰＷＭ信号１３５のデューティが１００％の場合には、抵抗１２２と、直列に接続された抵抗１４９及びＦＥＴ１４８のオン抵抗と、直列に接続された抵抗１２３及び抵抗１２５と、が並列に接続された状態となる。この抵抗回路は、抵抗１２２、抵抗１４９、ＦＥＴ１４８のオン抵抗から構成される抵抗回路と、直列に接続された抵抗１２３及び抵抗１２５と、が並列に接続された抵抗回路であるともいえる。この場合の抵抗回路の合成抵抗値Ｒ１２２ＯＮ２とする。計算の簡略化のためにトランジスタ１２６のコレクタ−エミッタ間の飽和電圧ＶＣＥ（ｓａｔ）を０．０Ｖとすると、合成抵抗値Ｒ１２２ＯＮ２は、次の（式８）で表される。
ＰＷＭ信号１３５のデューティが１００％の場合の出力電圧１１６を出力電圧ＶＯ＿ＯＮ２とすると、出力電圧ＶＯ＿ＯＮ２は、前述した（式４）の抵抗値Ｒ１２２ＯＮを合成抵抗値Ｒ１２２ＯＮ２に置き換えた、次の（式９）で表すことができる。
したがって、ＰＷＭ信号１３５のデューティを０％から１００％（０％と１００％を除く）に変化させた場合の出力電圧１１６を出力電圧ＶＯとすると、出力電圧ＶＯの取り得る範囲は、上述した（式７）及び（式９）から、次の（式１０）で表すことができる。
具体的な数値の設定例として、Ｒ１２１＝１８ｋΩ、Ｒ１２２＝５．６ｋΩ、Ｒ１２３＝６８ｋΩ、Ｒ１２５＝１０ｋΩ、Ｒ１２８＝１０ｋΩ、Ｒ１４９＝１ｋΩ、Ｒｏｎ１４８＝１０Ω、ＶＲＥＦ＝１．２５Ｖとする。（式７）にこれらの値を代入して、ＰＷＭ信号１３５のデューティが０％のときの出力電圧ＶＯ＿ＯＦＦ２を求めると、おおよそ２３．３Ｖとなる。同様に、（式９）にこれらの値を代入して、ＰＷＭ信号１３５のデューティが１００％のときの出力電圧ＶＯ＿ＯＮ２を求めると、おおよそ２８．０Ｖとなる。したがって、（式１０）より、通常状態時の出力電圧１１６の調整範囲は、おおよそ２３．３Ｖから２８．０Ｖとなる。以上説明したように、本実施例では、通常状態の場合には、出力電圧１１６はＤＣ（直流）２４Ｖ（第一の電圧）が出力され、省電力状態の場合には、出力電圧１１６は、ＤＣ５Ｖ（第二の電圧）が出力される構成となっている。
As specific numerical value setting examples, R 121 = 18 kΩ, R 122 = 5.6 kΩ, R 123 = 68 kΩ, R 125 = 10 kΩ, R 128 = 10 kΩ, R 149 = 1 kΩ, R on148 = 10Ω , V REF = 1 .25V. By substituting these values into (Equation 7) and obtaining the output voltage V O — OFF2 when the duty of the
［出力電圧を電源装置毎に調整する工程］
図１（ａ）を用いて、出力電圧１１６を調整する工程について具体的に説明する。図１（ａ）において、変換部であるＤＣ／ＤＣコンバータ１３３は、直流電圧である出力電圧１１６が入力され、第三の電圧である出力電圧１３４を生成して、制御部１２９及びメモリ１３０に出力する。図１（ｂ）は、ＤＣ／ＤＣコンバータ１３３内部の回路構成を示す回路図を示す。ＤＣ／ＤＣコンバータ１３３は降圧コンバータで、Ｐ型チャネルのＦＥＴ１６０がオン状態の間は、インダクタ１５２を介してコンデンサ１５３に電流が流れる。一方、ＦＥＴ１６０がオフ状態の間は、インダクタ１５２に蓄えられたエネルギーが、ダイオード１５１を介して出力電圧１３４として出力される。比較器１５７は、＋端子に入力される、出力電圧１３４を抵抗１５４と抵抗１５５で分圧した電圧と、−端子に入力される基準電圧１５６と、を比較する。比較器１５７は、比較した結果、出力電圧１３４を分圧した電圧が基準電圧１５６よりも低い場合はローレベルを、基準電圧１５６よりも高い場合はハイレベルを、ドライバ部１５８に出力する。
[Process of adjusting output voltage for each power supply]
The step of adjusting the
ドライバ部１５８はゲート抵抗１５９を介してＦＥＴ１６０のゲート端子に接続され、比較器１５７の出力がローレベルではＦＥＴ１６０をオンする信号を、比較器１５７の出力がハイレベルではＦＥＴ１６０をオフする信号をＦＥＴ１６０に出力する。ここで、例えば基準電圧１５６を０．８Ｖ、抵抗１５４の抵抗値を４７ｋΩ、抵抗１５５の抵抗値を１５ｋΩとする。出力電圧１３４は、基準電圧１５６×（抵抗１５５）／（抵抗１５４＋抵抗１５５）により求めることができ、電圧値、抵抗値を代入すると、出力電圧１３４は約３．３Ｖとなる。なお、図１（ａ）では、出力電圧１３４は、電源装置１００内の制御部１２９等に供給されているが、出力電圧１１６と同様に、電源装置１００の外部の負荷に供給してもよい。
The
また、制御部１２９は、メモリ１３０に格納されているＰＷＭ信号１３５のデューティ情報を読み出して、基準クロック部１３２が生成するクロック信号を用いて、ＰＷＭ生成部１３１により、ＰＷＭ信号１３５を生成する。メモリ１３０に格納されているデューティ情報としては、例えばデューティ［％］、ＰＷＭ信号１３５のハイレベルのクロック数、ローレベルのクロック数等がある。また、通常状態と省電力状態とで、それぞれデューティ情報をメモリ１３０に格納してもよい。
Further, the
ＰＷＭ信号１３５に用いるクロック信号を生成する基準クロック部１３２は、所定の電力を供給する第一の状態である通常状態では、例えば、１０ＭＨｚのクロック信号を生成する。一方、第一の状態よりも消費電力が低減される第二の状態である省電力状態では、基準クロック部１３２は、通常状態よりも低い周波数、例えば、１００ｋＨｚのクロック信号を生成する。出力手段であるＰＷＭ生成部１３１は、基準クロック部１３２により生成されたクロック信号に基づいて、出力電圧１１６が所定の電圧となるようなデューティのＰＷＭ信号１３５をトランジスタ１２６に出力する。
The
メモリ１３０に格納されるデューティ情報は、次のようにして取得される。出荷前に製造された電源装置１００の動作確認を行う調整工程において、ＰＷＭ信号１３５のデューティを変更しながら出力電圧１１６の電圧値を測定し、最適な電圧値となったときのデューティ情報をメモリ１３０に格納する。メモリ１３０は、予め測定された所定の出力電圧を出力するためのデューティを記憶した記憶手段として機能する。また、ＰＷＭ信号１３５のデューティを調整し、ＰＷＭ信号１３５がハイレベルの場合とローレベルの場合とで、出力電圧１１６を分圧する分圧抵抗の抵抗値を切り替えることにより、出力電圧１１６の電圧値を精度よく制御することができる。
The duty information stored in the
［電源装置の基本的な立ち上げ動作］
電源装置１００を動作させる立ち上げシーケンスについて説明する。電源装置１００は、交流電源１０１から交流電圧が入力されると、出力電圧１１６を出力する。この時点では、ＤＣ／ＤＣコンバータから出力電圧１３４が出力されておらず、そのため、制御部１２９は、まだ起動される前の状態である。したがって、制御部１２９のＰＷＭ生成部１３１からはＰＷＭ信号１３５は出力されていない。このときの出力電圧１１６は、前述した（式２）で表される、ＰＷＭ信号１３５のデューティが０％のときの電圧値となる。このときの出力電圧１１６は、出力電圧１１６が入力されることにより起動されたＤＣ／ＤＣコンバータ１３３によって生成される出力電圧１３４により、制御部１２９及びメモリ１３０が動作可能となるような電圧が設定される。
[Basic power-up operation]
A startup sequence for operating the
出力電圧１１６が入力されることにより、ＤＣ／ＤＣコンバータ１３３から出力電圧１３４が出力され、制御部１２９及びメモリ１３０に供給されると、制御部１２９が起動される。起動された制御部１２９はメモリ１３０にアクセスして、メモリ１３０に格納されたデューティ情報を取得し、取得したデューティ情報に基づいて、ＰＷＭ生成部１３１から所定のデューティのＰＷＭ信号１３５を出力する。ＰＷＭ信号１３５が出力されると、上述した調整工程で測定された出力電圧１１６の電圧値、すなわちその電源装置１００における最適な電圧値が出力されることとなる。このようにして、電源装置１００は、最適値に調整された出力電圧１１６を出力することが可能となる。
When the
［通常状態、省電力状態、停止状態における動作］
通常状態及び省電力状態における電源装置１００の動作について、図１（ａ）を用いて説明する。フィルタ回路１５０は、入力されるＰＷＭ信号１３５の周波数によりＰＷＭ信号１３５の透過・遮断を行うハイパスフィルタ回路である。フィルタ回路１５０では、コンデンサ１４１によって、周波数に応じた電圧がダイオード１４２、１４３を介して、コンデンサ１４４に充電される。コンデンサ１４１のインピーダンスＺｃは、コンデンサ１４４の容量をＣ［Ｆ］、ＰＷＭ信号１３５の周波数をｆ［Ｈｚ］とすると、Ｚｃ＝１／（２πｆ・Ｃ）で算出することができる。この算出式により、周波数が高いほど、コンデンサ１４１のインピーダンスＺｃは低くなり、コンデンサ１４４に充電される電圧は高くなる。そして、コンデンサ１４４の電圧を抵抗１４５、１４６で分圧した電圧がＦＥＴ１４８のゲート端子に入力される。ＰＷＭ信号１３５の周波数が、所定の周波数以上であれば、ＦＥＴ１４８はオンし、所定の周波数よりも低い周波数であればＦＥＴ１４８はオフする。
[Operation in normal state, power saving state, and stopped state]
The operation of the
前述したように、通常状態では、所定の周波数以上のＰＷＭ信号１３５が出力されるため、ＦＥＴ１４８がオンする。なお、通常状態では、ＰＷＭ信号１３５は、所定の周波数以上であるため、デューティが０％や１００％のＰＷＭ信号は、周波数が０Ｈｚとなるため、使用できない（出力されない）。一方、省電力状態では、所定周波数よりも低い周波数のＰＷＭ信号１３５が出力されるため、ＦＥＴ１４８はオフ状態となる。例えばＰＷＭ信号１３５のハイレベルを３．３Ｖ、コンデンサ１４１の容量を１５００ｐＦ、コンデンサ１４４の容量を０．１μＦ、抵抗１４５の抵抗値を１ｋΩ、抵抗１４６の抵抗値を１０ｋΩ、ダイオード１４３の順方向電圧を０．５Ｖとする。更に、ＦＥＴ１４８がオン状態となるゲート端子に入力されるオン閾値電圧を０．５Ｖ〜１．０Ｖ、通常状態のＰＷＭ信号１３５の周波数１００ｋＨｚとする。シミュレーション評価の結果、ＦＥＴ１４８のゲート端子に印加される電圧が約１．４Ｖとなり、ＦＥＴ１４８はオンする。また、省電力状態でＰＷＭ信号１３５の周波数１０ｋＨｚとすると、シミュレーション評価の結果、ＦＥＴ１４８のゲート端子に印加される電圧が約０．３Ｖとなり、ＦＥＴ１４８はオフする。ここで、周波数が２０ｋＨｚ〜８０ｋＨｚまでを、ＦＥＴ１４８のオン・オフ状態が不定となる周波数区間と定義する。
As described above, in the normal state, since the PWM signal 135 having a predetermined frequency or higher is output, the
次に、停止状態における電源装置１００の動作を説明する。制御部１２９は、停止状態では基準クロック部１３２のクロック信号の生成が停止するため、ＰＷＭ信号１３５を出力することができない。このとき、制御部１２９で使用するＣＰＵによっては、出力ポートの状態を所定の状態（例えばハイレベル、ローレベル、ハイインピーダンス等）に設定した後、クロック停止状態に移行することができる。制御部１２９からのＰＷＭ信号１３５の出力をハイレベル又はローレベルに設定できる場合、電源装置１００の仕様に合わせてよりよい方に設定すればよい。例えば、本実施例では、停止状態の場合のＰＷＭ信号１３５の出力をローレベルとすると、停止状態時の出力電圧１１６は、おおよそ（式２）で示す電圧値となる。具体的な数値の設定例として、Ｒ１２１＝１８ｋΩ、Ｒ１２２＝５．６ｋΩ、Ｒ１２３＝６８ｋΩ、Ｒ１２５＝１０ｋΩ、Ｒ１２８＝１０ｋΩ、Ｒ３０２＝１００ｋΩ、Ｒ３０３＝１００ｋΩ、ＶＲＥＦ＝１．２５Ｖとする。（式２）にこれらの値を代入して、ＰＷＭ信号１３５のデューティが０％のときの出力電圧ＶＯ＿ＯＦＦを求めると、４．５９Ｖとなる。
Next, the operation of the
［通常状態と省電力状態におけるＰＷＭ信号の設定］
前提条件として、通常状態における基準クロック部１３２が生成するクロック信号の周波数を例えば１０ＭＨｚとし、通常状態のＰＷＭ信号１３５の周波数を例えば１００ｋＨｚとする。また、省電力状態における基準クロック部１３２が生成するクロック信号の周波数を例えば１００ｋＨｚとし、出力電圧１１６のリプル電圧が許容できなくなるＰＷＭ信号１３５の周波数を、所定の周波数である５ｋＨｚよりも低い周波数とする。なお、所定の周波数とは、出力電圧１１６のリプル電圧を許容できるＰＷＭ信号１３５の周波数の中で最も低い周波数である。また、電源装置１００について最適なＰＷＭ信号１３５のデューティは、通常状態時は８４％、省電力状態時は６１％とする。
[Setting of PWM signal in normal state and power saving state]
As a precondition, the frequency of the clock signal generated by the
図３（ａ）は、制御部１２９が通常状態で動作しているときの基準クロック部１３２が生成するクロック信号（１０ＭＨｚ）の波形（ｉ）と、ＰＷＭ信号１３５（１００ｋＨｚ）の波形（ｉｉ）を示した図である。図３（ａ）において、縦軸は電圧を、横軸は時間を示す。通常状態では、基準クロック部１３２が生成するクロック信号の周波数は１０ＭＨｚ（１クロックの周期は１００ｎｓｅｃ（ナノ秒））であり、ＰＷＭ信号１３５の周波数は第一の周波数である１００ｋＨｚ（１クロックの周期は１０μｓｅｃ）である。そのため、ＰＷＭ信号１３５の１周期は、基準クロック部１３２が生成するクロック信号の１００クロック分となる。ＰＷＭ生成部１３１は、基準クロック部１３２が生成するクロック信号の立ち上がりエッジを起点として、クロック信号のクロック数を計測し、クロック信号が１発目から８４発目まではＰＷＭ信号をハイレベルに設定する。そして、ＰＷＭ生成部１３１は、８５発目から１００発目まではＰＷＭ信号をローレベルに設定する。これにより、ＰＷＭ生成部１３１は、電源装置１００の最適値であるデューティ８４％のＰＷＭ信号１３５を生成する。
FIG. 3A shows a waveform (i) of the clock signal (10 MHz) generated by the
図３（ｂ）は、制御部１２９が省電力状態で動作しているときの基準クロック部１３２が生成するクロック信号（１００ｋＨｚ）の波形（ｉ）と、ＰＷＭ信号１３５の波形（ｉｉ）を示した図である。図３（ｂ）において、縦軸は電圧、横軸は時間を示す。省電力状態は、基準クロック部１３２が生成するクロック信号の周波数が１００ｋＨｚ、ＰＷＭ信号１３５は、ハイレベルを６クロック、ローレベルを４クロックのクロック構成とする。このときのＰＷＭ信号１３５のデューティは６０％（＝６／（６＋４）×１００（％））である。また、ＰＷＭ信号１３５の周波数は、１０クロック（＝６＋４）で１周期となるため、第二の周波数である１０ｋＨｚ（１周期が１００μｓｅｃ）となり、出力電圧１１６のリプル電圧を許容できなくなる５ｋＨｚ未満よりも高い周波数である。ところで、省電力状態では、電源装置１００について最適値であるデューティ６１％のＰＷＭ信号１３５を出力することはできない。上述した前提条件のもとでＰＷＭ信号１３５を生成した場合、１周期当たりでハイレベルが６１クロック、ローレベルが３９クロックの計１００クロックが必要となり、このときのＰＷＭ信号１３５の周波数は１００クロックで１ｋＨｚとなってしまう。その結果、ＰＷＭ信号１３５の周波数が５ｋＨｚ未満となるため、出力電圧１１６のリプル電圧が許容できなくなる。そのため、省電力状態で基準クロック部１３２が生成するクロック信号の周波数が低い状態においては、最適となるデューティに近いクロックの組合せを選択する必要がある。
FIG. 3B shows the waveform (i) of the clock signal (100 kHz) generated by the
また、省電力状態において、デューティ６５％が最適なデューティであるとすると、図３（ｃ）に示すように、連続する２つのＰＷＭ信号１３５を組み合わせる。すなわち、ハイレベルが６クロック、ローレベルが４クロック、と、ハイレベルが７クロック、ローレベルが３クロックとなる。その結果、合計するとハイレベルが１３クロック、ローレベルが７クロックである、デューティが６５％で、各々の周波数が１０ｋＨｚのＰＷＭ信号１３５が実現できる。このように複数のＰＷＭ信号１３５を組み合わせることにより、ＰＷＭ信号１３５の周波数を所定の周波数以上にしつつ、デューティの分解能を上げることが可能となる。ただし、１つのＰＷＭ信号１３５の中でデューティが０％又は１００％のＰＷＭ信号を出力した場合、ＰＷＭ信号１３５の周波数を平均すると、ＰＷＭ信号１３５の周波数は１０ｋＨｚよりも低くなってしまう。そのため、例えばＰＷＭ信号１３５の周波数を１０ｋＨｚとする場合は、１０クロックのうち、少なくとも１クロックは、ハイレベル又はローレベルとしなくてはならない。その結果、デューティが１０％未満、及びデューティが９０％より大きいＰＷＭ信号１３５は出力することができない。そこで、ＰＷＭ信号１３５のデューティの０％付近、及び１００％付近は、出力電圧１１６の調整範囲から避けることが望ましい。
Also, assuming that the duty of 65% is the optimum duty in the power saving state, two continuous PWM signals 135 are combined as shown in FIG. That is, the high level is 6 clocks, the low level is 4 clocks, the high level is 7 clocks, and the low level is 3 clocks. As a result, a
［基準クロックの周波数精度］
通常状態時に基準クロック部１３２で生成されるクロック信号に高い周波数精度が要求される場合には、基準クロック部１３２に水晶振動子などが用いられることが多い。一方、省電力状態では、水晶振動子ではなく、例えば制御部１２９内部のＣＲ発振回路を利用して、基準クロック部１３２が生成するクロック信号の周波数を低減し、消費電力を削減することがある。しかし、ＣＲ発振回路を利用した場合には、周波数精度が水晶振動子を利用した場合に比べて低下する。本実施例において、上述した周波数精度が低下すると、省電力状態のＰＷＭ信号１３５の周波数が変動するため、ＦＥＴ１４８をオフ状態とし出力電圧１１６の電圧リプルを抑制するための動作マージンが減少する。例えば周波数が±２０％変動すると仮定すると、ＰＷＭ信号１３５の周波数は、１０ｋＨｚを中心に、８ｋＨｚ〜１２ｋＨｚの間で変動することになる。上述したように、２０ｋＨｚから８０ｋＨｚまでは、ＦＥＴ１４８はオン・オフが不定となる周波数区間であるため、ＦＥＴ１４８のオフ状態に対しては８ｋＨｚ（＝２０ｋＨｚ−１２ｋＨｚ）の動作マージンとなる。一方、出力電圧１１６の電圧リプルを許容できなくなるのは５ｋＨｚ未満であるため、電圧リプルに対しては、３ｋＨｚ（＝８ｋＨｚ−５ｋＨｚ）の動作マージンとなる。その他のバラつきを加味して、上述した周波数精度の低下が許容できなければ、ＣＲ発振回路の周波数情報をメモリ１３０に記憶させておき、省電力状態で動作するときメモリから読み出した周波数を有するＰＷＭ信号１３５を出力すればよい。例えば基準クロック部１３２が生成するクロック信号の周波数が１１０ｋＨｚであれば、１１クロック（＝１０ｋＨｚ）をＰＷＭ信号１３５の１周期とすればよい。これにより制御部１２９毎に異なる内部ＣＲ発振回路の周波数バラつきによる、ＰＷＭ信号１３５の周波数精度への影響を低減することができる。
[Frequency accuracy of reference clock]
When high frequency accuracy is required for the clock signal generated by the
本実施例では、メモリ１３０にデューティ情報を格納する構成について説明した。メモリを用いる構成ではなく、例えば、制御部１２９が、出力電圧１１６をＡ／Ｄ変換器（不図示）を介して変換したデジタル値を読み取り、最適な電圧値となるように、ＰＷＭ信号１３５のデューティを変更する構成でもよい。
In the present embodiment, the configuration in which the duty information is stored in the
また、本実施例では出力電圧１１６を精度よく調整する回路構成について説明した。例えば、出力電圧１３４を精度よく調整する場合には、次のような回路構成であってもよい。出力電圧１３４を精度よく調整する場合には、抵抗１２３の端子（図１（ａ）のＡ）を比較器の非反転端子（＋）（図１（ｂ）のＣ）に接続し、抵抗１２８の端子（図１（ａ）のＢ）を出力電圧１３４（図１（ｂ）のＤ）に接続する。これにより、制御部１２９から出力されるＰＷＭ信号１３５により、出力電圧１３４を抵抗１５４、１５５、１２３、１２５、１２８により分圧された電圧が比較器１５７の非反転端子に入力される。その結果、出力電圧１３４が精度よく調整されることになる。一方、出力電圧１１６については、出力電圧１１６を抵抗１２１、１２２、１４９、ＦＥＴ１４８のオン抵抗により分圧された電圧が、シャントレギュレータ１２０のＲＥＦ端子に入力され、電源ＩＣ１０５により出力電圧１１６の制御が行われる。また、ＰＷＭ信号１３５により、ＦＥＴ１４８は通常状態ではオンし、省電力状態ではオフすることにより、出力電圧１１６は、通常状態ではＤＣ２４Ｖ、省電力状態ではＤＣ５Ｖを出力する。
In the present embodiment, the circuit configuration for adjusting the
以上説明したように、本実施例によれば、運用状態の切替えと出力電圧の制御を１つの信号で行うことができる。 As described above, according to the present embodiment, the operation state can be switched and the output voltage can be controlled with one signal.
実施例１では、１台で２つの電源電圧を出力するＡＣ／ＤＣコンバータを有する電源装置について説明した。実施例２では、それぞれが異なる電源電圧を出力する２台のＡＣ／ＤＣコンバータを有する電源装置について説明する。 In the first embodiment, a power supply apparatus having an AC / DC converter that outputs two power supply voltages by one unit has been described. In the second embodiment, a power supply apparatus having two AC / DC converters that output different power supply voltages will be described.
［電源装置の構成と動作］
図４は、実施例２の電源装置２００の回路構成を示す回路図である。電源装置２００は、実施例１の図１に示す電源装置１００に、電源ＩＣ２０５により出力電圧２１６が制御されるＡＣ／ＤＣコンバータが追加された電源装置である。なお、以下では、実施例１の電源装置１００と同じ構成については、同じ符号を付し、説明を省略する。
[Configuration and operation of power supply unit]
FIG. 4 is a circuit diagram illustrating a circuit configuration of the
追加されたＡＣ／ＤＣコンバータは、コンデンサ１０３に充電された直流電圧が入力電圧であり、生成した出力電圧２１６を負荷２１７に出力する。トランス１０８の補助巻線Ｎｂ１のコンデンサ１１１の充電電圧がフォトカプラ２６１のフォトトランジスタを介して、電源ＩＣ２０５のＶＣＣ端子に入力されると、第二の制御部である電源ＩＣ２０５が起動される。
In the added AC / DC converter, the DC voltage charged in the
電源ＩＣ２０５が起動されると、ＤＲＶ端子から抵抗２０６を介してＦＥＴ２０７にハイレベルの信号が出力され、ＦＥＴ２０７がオン状態になる。第二のスイッチング素子であるＦＥＴ２０７がオンすると、トランス２０８の一次巻線Ｎｐ２にコンデンサ１０３に充電された直流電圧が印加される。第二のトランスであるトランス２０８は、一次巻線Ｎｐ２及び二次巻線Ｎｓ２を有しており、一次巻線Ｎｐ２は二次巻線Ｎｓ２とは逆極性の関係となっている。一次巻線Ｎｐ２に直流電圧が印加されると、二次巻線Ｎｓ２にも電圧が誘起されるが、誘起された電圧はダイオード２１２のアノード側を負とする電圧であるため、トランス２０８の二次側には電圧は伝達されない。したがって、一次巻線Ｎｐ２を流れる電流はトランス２０８の励磁電流だけであり、トランス２０８には励磁電流の２乗に比例したエネルギーが蓄積されることとなる。
When the
次に、電源ＩＣ２０５のＤＲＶ端子からの出力がローレベルになると、ＦＥＴ２０７はオン状態からオフ状態となる。ＦＥＴ１０７がオフすると、トランス２０８の各巻線には、ＦＥＴ２０７のオン時とは逆極性の電圧が誘起される。これにより、二次巻線Ｎｓ２には、ダイオード２１２のアノード側を正とする電圧が誘起され、ダイオード２１２がオン状態となる。そして、トランス２０８に蓄積されたエネルギーが、ダイオード２１２、平滑コンデンサ２１３、コイル２１４、及び平滑コンデンサ２１５を介して整流平滑され、出力電圧２１６となって負荷２１７に供給される。このように、ＦＥＴ２０７は、トランス２０８に電流を供給する場合にはオンされ、電流の供給を遮断する場合にはオフされる。なお、本実施例では、出力電圧２１６の電圧は、ＤＣ（直流）２４Ｖとし、出力電圧１１６の電圧は、ＤＣ５Ｖとする。
Next, when the output from the DRV terminal of the
また、出力電圧２１６を抵抗２２１と抵抗２２２とで分圧した電圧が、シャントレギュレータ２２０のＲＥＦ端子に入力される。シャントレギュレータ２２０では、ＲＥＦ端子に入力された電圧に応じたフィードバック信号が生成され、端子Ｋからフォトカプラ２１９を介して一次側の電源ＩＣ２０５へフィードバックされる。このように、抵抗２２１、２２２、シャントレギュレータ２２０は、出力電圧２１６の電源ＩＣ２０５への第二のフィードバック手段として機能する。シャントレギュレータ２２０は、トランス２０８の二次巻線Ｎｓ２から出力された出力電圧２１６に応じたフィードバック信号を一次側に出力する。抵抗２１８はフォトカプラ２１９に流れる電流を制限するための電流制限抵抗である。そして、電源ＩＣ２０５は、フィードバック信号に基づいてＦＥＴ２０７のスイッチング制御を行うことで、安定した出力電圧２１６の制御を行う。なお、電源ＩＣ２０５はＳＴ端子を使用しておらず、そのため、電源ＩＣ１０５とは起動方法が異なっている。すなわち、電源ＩＣ１０５が起動され、制御部１２９のＰＷＭ生成部１３１からＰＷＭ信号１３５が出力されて、フォトカプラ２６１がオンし、電源ＩＣ２０５のＶＣＣ端子に所定の電源電圧が供給されると、電源ＩＣ２０５は起動される。一方、フォトカプラ２６１がオンしていなければ、電源ＩＣ２０５のＶＣＣ端子への電源電圧の供給が遮断されるため、電源ＩＣ２０５は起動されない。なお、電源ＩＣ２０５は、トランス１０８の補助巻線Ｎｂ１のコンデンサ１１１から電源電圧を供給されるため、トランス２０８には補助巻線を設けていない。また、電源ＩＣ２０５のＣＳ端子は、ＦＥＴ２０７のドレイン端子に流れる電流をモニタするための端子であり、電流検知抵抗２０９の両端に生じる電圧が入力される。電源ＩＣ２０５は、ＣＳ端子に入力される電圧が所定の電圧を超えると、ＦＥＴ２０７をオフする。また、電源ＩＣ２０５はグランド（ＧＮＤ）端子を有している。
A voltage obtained by dividing the
また、実施例１のＦＥＴ１４８は、抵抗１４９を介して、出力電圧１１６の分圧抵抗と接続されている。そのため、ＦＥＴ１４８が通常状態や省電力状態の運用状態に応じてオン又はオフされると、出力電圧１１６の分圧抵抗も、運用状態に応じた出力電圧を制御するように切替えが行われる。一方、本実施例のＦＥＴ１４８は、抵抗１４７を介して出力電圧１３４と接続され、通常状態や省電力状態の運用状態に応じてオン又はオフされて、フォトカプラ２６１をオン又はオフする。フォトカプラ２６１のフォトトランジスタは、電源ＩＣ２０５のＶＣＣ端子への電力供給路に設けられ、電源ＩＣ２０５への電源電圧の供給、遮断を行う。ところが、ＦＥＴ１４８は、出力電圧１１６の分圧抵抗とは接続されていないため、ＦＥＴ１４８のオン・オフ状態により、出力電圧１１６の分圧抵抗が切り替えられることはない。本実施例の出力電圧１１６の分圧抵抗は、制御部１２９から出力されるＰＷＭ信号１３５に応じてオン・オフされるトランジスタ１２６の状態に応じて切り替えられる。なお、トランジスタ１２６の代わりに、ＦＥＴを用いた回路でもよい。
Further, the
なお、本実施例においても、実施例１と同様に、制御部１２９の通常状態に基準クロック部１３２が生成するクロック信号の周波数を１０ＭＨｚとし、通常状態時のＰＷＭ信号１３５の周波数を１００ｋＨｚとする。また、制御部１２９の省電力状態に基準クロック部１３２が生成するクロック信号の周波数を１００ｋＨｚとし、出力電圧１１６のリプル電圧が許容できなくなるＰＷＭ信号１３５の周波数を、所定の周波数である５ｋＨｚより低い周波数とする。また、図４では、出力電圧１３４は、電源装置２００内の制御部１２９等に供給されているが、出力電圧１１６、２１６と同様に、電源装置２００の外部の負荷に供給してもよい。
In the present embodiment, similarly to the first embodiment, the frequency of the clock signal generated by the
［通常状態、省電力状態、停止状態における動作］
通常状態は、ＤＣ５Ｖの出力電圧１１６がＰＷＭ信号１３５によって調整された電圧値で出力され、電源ＩＣ２０５により制御される、もう１つのＡＣ／ＤＣコンバータからは、ＤＣ２４Ｖの出力電圧２１６が出力されている状態である。制御部１２９は、メモリ１３０から取得したデューティでＰＷＭ信号１３５を出力することにより、出力電圧１１６が所定の電圧値となるように調整を行う。本実施例では、実施例１と異なり、シャントレギュレータ１２０のＲＥＦ端子に接続される分圧抵抗が、通常状態時と省電力状態時でオン・オフが切り替わるＦＥＴ１４８と接続されていないため、通常状態時も省電力状態時も同じ分圧抵抗の構成である。したがって、出力電圧１１６の調整範囲は、実施例１で説明した（式５）で表すことができる。なお、実施例１の場合と同様に、デューティが０％及び１００％のＰＷＭ信号１３５は、周波数が０Ｈｚの直流電圧となり、所定の周波数よりも低い周波数となるため、使用できない。
[Operation in normal state, power saving state, and stopped state]
In the normal state, the
また、例えば、実施例１と同様に、コンデンサ１４１の容量を１５００ｐＦ、コンデンサ１４４の容量を０．１μＦ、抵抗１４５の抵抗値を１ｋΩ、抵抗１４６の抵抗値を１０ｋΩ、ダイオード１４３の順方向電圧を０．５Ｖとする。更に、ＦＥＴ１４８のオン閾値電圧を０．５Ｖ〜１．０Ｖとし、通常状態では、ＰＷＭ信号１３５は周波数１００ｋＨｚで動作しているものとする。シミュレーション評価の結果、ＦＥＴ１４８のゲート端子に印加される電圧は約１．４Ｖとなり、ＦＥＴ１４８がオンする。また、ＤＣ／ＤＣコンバータ１３３の出力電圧１３４を３．３Ｖ、抵抗１４７の抵抗値Ｒ１４７を４７０Ω、ＦＥＴ１４８のオン抵抗Ｒｏｎ１４８を１０Ω、フォトカプラ２６１のＬＥＤの順方向電圧を１．０Ｖとする。ＦＥＴ１４８がオンしている場合には、フォトカプラ２６１のＬＥＤに約４．８ｍＡ（＝（３．３Ｖ−１．０Ｖ）／（４７０Ω＋１０Ω））の電流が流れ、フォトカプラ２６１のフォトトランジスタがオンする。その結果、電源ＩＣ２０５のＶＣＣ端子に電源電圧が供給され、電源ＩＣ２０５が起動される。
Also, for example, as in the first embodiment, the capacitance of the
一方、省電力状態では出力電圧１１６がＰＷＭ信号１３５によって調整された電圧値で出力され、ＦＥＴ１４８はオフ状態となるため、電源ＩＣ２０５に電源電圧が供給されないため、出力電圧２１６は出力されていない状態である。省電力状態の場合には、ＰＷＭ信号１３５が１０ｋＨｚで動作しているため、上述した抵抗値やコンデンサ容量の条件のシミュレーション評価の結果、ＦＥＴ１４８のゲート端子に印加される電圧は約０．３Ｖとなり、ＦＥＴ１４８がオフする。ＦＥＴ１４８がオフしているため、フォトカプラ２６１のＬＥＤには電流がほとんど流れず、フォトトランジスタもオンしないため、電源ＩＣ２０５のＶＣＣ端子には電源電圧が供給されず、電源ＩＣ２０５は起動されない。
On the other hand, in the power saving state, the
また、停止状態では、制御部１２９から出力されるＰＷＭ信号１３５は、ハイレベル又はローレベルに設定される。その結果、ＰＷＭ信号１３５は直流電圧となり、ＦＥＴ１４８はオンしない。その結果、フォトカプラ２６１のＬＥＤにも電流が流れず、フォトトランジスタはオンせず、電源ＩＣ２０５も起動されない。このとき、ＰＷＭ信号１３５が例えばハイレベルとした場合には、出力電圧１１６は、おおよそ、実施例１の（式４）で示した電圧値となる。
In the stop state, the PWM signal 135 output from the
本実施例では出力電圧１１６を調整する例を説明したが、出力電圧１３４や出力電圧２１６を調整してもよい。
In this embodiment, the example in which the
また、本実施例では出力電圧１１６を精度よく調整する回路構成について説明したが、例えば、出力電圧１３４や出力電圧２１６を精度よく調整するような回路構成としてもよい。出力電圧１３４を精度よく調整する回路構成については、実施例１で説明しているので、ここでの説明は省略する。出力電圧２１６を精度よく調整する場合には、抵抗１２３の端子（図２のＡ）を抵抗２２２の端子（図２のＥ）に接続し、抵抗１２８の端子（図２のＢ）を出力電圧２１６（図２のＦ）に接続する。これにより、制御部１２９から出力されるＰＷＭ信号１３５により、出力電圧２１６を抵抗２２１、２２２、１２３、１２５、１２８により分圧された電圧がシャントレギュレータ２２０のＲＥＦ端子に入力される。その結果、出力電圧２１６が精度よく調整されることになる。一方、出力電圧１１６については、出力電圧１１６を抵抗１２１、１２２により分圧された電圧が、シャントレギュレータ１２０のＲＥＦ端子に入力され、電源ＩＣ１０５により出力電圧１１６の制御が行われる。なお、ＰＷＭ信号１３５により、ＦＥＴ１４８は通常状態ではオンし、省電力状態ではオフすることにより、電源装置２００は、通常状態ではＤＣ２４Ｖ及びＤＣ５Ｖ、省電力状態ではＤＣ５Ｖを出力する。
In the present embodiment, the circuit configuration for accurately adjusting the
また、本実施例では省電力状態において、電源ＩＣ２０５を停止させ、出力電圧２１６の出力を遮断する構成について説明した。実施例１の出力電圧１１６は、通常状態時にはＤＣ２４Ｖが出力され、省電力状態時にはＤＣ５Ｖが出力されている。実施例１と同様に、出力電圧２１６についても、電源効率を下げるために、通常時にはＤＣ２４Ｖを出力し、省電力状態時にはＤＣ５Ｖを出力するような回路構成として、出力電圧を遮断するのではなく、電圧値を低下させるようにしてもよい。
In the present embodiment, the configuration in which the
以上説明したように、本実施例によれば、運用状態の切替えと出力電圧の制御を１つの信号で行うことができる。 As described above, according to the present embodiment, the operation state can be switched and the output voltage can be controlled with one signal.
実施例１、２で説明した電源装置１００、２００は、例えば画像形成装置のコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例２の電源装置２００が適用される画像形成装置の構成を例に説明する。
The
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図５に電子写真方式のプリンタの一例であるレーザビームプリンタ３００の概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成手段である画像形成部３１９である。また、レーザビームプリンタ３００は、実施例２で説明した電源装置２００を備えている。
[Configuration of Image Forming Apparatus]
A laser beam printer will be described as an example of the image forming apparatus. FIG. 5 shows a schematic configuration of a
なお、実施例２の電源装置２００を適用可能な画像形成装置は、図５に例示したものに限定されず、例えば複数の画像形成部３１９を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
The image forming apparatus to which the
［画像形成装置の通常状態、省電力状態、停止状態における動作］
レーザビームプリンタ３００は、画像形成部３１９による画像形成動作やシートの搬送動作を制御するコントローラ３２０を備えており、実施例２に記載の電源装置２００は、例えばＵＳＢポート（不図示）やコントローラ３２０に電力を供給する。また、実施例２に記載の電源装置２００は、感光ドラム３１１を回転させたり、シートを搬送する各種ローラ等を駆動するモータ等の駆動部に電力を供給する。即ち、実施例２の負荷１１７はＵＳＢポートやコントローラ３２０に相当し、実施例２の負荷２１７は、駆動部に相当する。このとき、制御部１２９は通常状態であり、出力電圧１１６はＰＷＭ信号１３５によって調整された電圧値となり、出力電圧２１６は負荷２１７に供給される。
[Operation of the image forming apparatus in a normal state, a power saving state, and a stopped state]
The
本実施例の画像形成装置は、省電力を実現する待機状態（例えば制御部１２９が省電力状態）では、駆動部への電力の供給を停止し、コントローラ３２０のみに電力を供給する等、電力供給する負荷を減らして消費電力を低減させることができる。具体的には実施例２で説明したように、省電力状態ではＰＷＭ信号１３５の周波数を１０ｋＨｚで駆動しているため、電源ＩＣ２０５は停止し、その結果、出力電圧２１６の供給が停止される。また、ＵＳＢポート等を備える画像形成装置では、省電力状態であっても、ＵＳＢデバイスが挿入されて使用される場合があり、ＵＳＢポートに供給される電源電圧は規格を満足する電圧精度を保つ必要がある。このような場合、実施例２の電源装置２００を備えていると、出力電圧１１６は電源ＩＣ１０５により調整された電圧値であるため、ＵＳＢポートに安定した電源電圧を供給することができる。
In the image forming apparatus according to the present exemplary embodiment, in a standby state in which power saving is realized (for example, the
また、画像形成装置の停止状態では制御部１２９は停止状態の状態であり、制御部１２９は基準クロック部１３２からのクロック信号の供給を停止するため、省電力状態に比べて、更に消費電力が小さくなる。更に、例えばＵＳＢポートへの電力供給をトランジスタ等のスイッチング素子によって停止して省電力を実現してもよい。
In addition, when the image forming apparatus is in a stopped state, the
［出力電圧を定着器の温度制御に使用した例］
実施例２の電源装置２００を定着器３１４に備えられたヒータ３０３の駆動に使用した例について説明する。電源装置２００の制御部１２９は、例えば図５のレーザビームプリンタ３００のコントローラ３２０であってもよく、ここでは、制御部１２９はコントローラ３２０であるとする。
[Example of using output voltage for fixing device temperature control]
An example in which the
図６は、定着器３１４のヒータ３０３への電力供給を制御する定着制御部３３０の回路構成を示す図である。ヒータ３０３は、定着器３１４でシートに転写されたトナー像を定着する際の、抵抗値を持った発熱材である。通常状態において、電源装置２００から出力電圧２１６が供給され、制御部１２９であるコントローラ３２０がハイレベルのリレーオン信号（図中、ＲＬ ＯＮ）３２１を出力する。すると、抵抗３０４を介してトランジスタ３０６のベース端子に電流が流れ、トランジスタ３０６がオンする。トランジスタ３０６がオンすると、電源装置２００からの出力電圧２１６がリレー３０１に供給され、リレー３０１がオンする。なお、ダイオード３０５は、リレー３０１がオフしたときの逆起電力を吸収するための素子である。通常状態において、画像形成時には、コントローラ３２０は双方向サイリスタ（以下、トライアックという）３０２をオンして、ヒータ３０３を発熱させる。そのため、制御部１２９がハイレベルのトライアックオン信号（図中、ＨＴ ＯＮ）３２２を、抵抗３１０を介してトランジスタ３０９のベース端子に出力すると、トランジスタ３０９のベース端子に電流が流れ、トランジスタ３０９がオンする。トランジスタ３０９がオンすると、出力電圧１３４が電流制限抵抗である抵抗３０７を介して、フォトトライアックカプラ３０８へ供給される。そして、フォトトライアックカプラ３０８がオンすると、トライアック３０２がオンする。なお、抵抗３３１は、トライアック３０２のゲート電流制限用の抵抗である。
FIG. 6 is a diagram illustrating a circuit configuration of the fixing
リレー３０１の駆動電圧を出力電圧２１６としているため、例えば制御部１２９が偶発故障や外来ノイズなどにより正常な制御ができなくなり、ＰＷＭ信号１３５が出力できなくなった場合、前述したように出力電圧２１６が停止する。その結果、リレー３０１がオンされなくなり、異常時にリレー３０１をオフする保護手段（フェイルセーフ）の一つとして利用することが可能である。
Since the drive voltage of the
また、実施例１の電源装置１００をレーザビームプリンタ３００に適用する場合には、例えば出力電圧１１６を駆動部に、出力電圧１３４をＵＳＢポートやコントローラ３２０に供給すればよい。そして、出力電圧１３４をＵＳＢポート等のＤＣ５Ｖで駆動されるデバイスに供給する場合には、出力電圧１３４が５Ｖになるように、抵抗１５４、１５５の抵抗値を設定すればよい。例えば基準電圧１５６を１．２５Ｖ、抵抗１５４の抵抗値を１８ｋΩ、抵抗１５５の抵抗値を６．２ｋΩとすると、出力電圧１３４は約４．９Ｖとなる。ＵＳＢポートへの出力電圧１３４に対して、出力電圧値を精度よく調整する必要がある場合には、実施例１で説明したように、次のような回路構成にすればよい。すなわち、抵抗１２３の端子（図１（ａ）のＡ）を比較器の非反転端子（＋）（図１（ｂ）のＣ）に接続し、抵抗１２８の端子（図１（ａ）のＢ）を出力電圧１３４（図１（ｂ）のＤ）に接続する。これによりＰＷＭ信号１３５のデューティによる出力電圧１３４の調整が可能となる。
When the
この場合、シャントレギュレータ１２０のＲＥＦ端子に入力される、出力電圧１１６を分圧する分圧抵抗の構成は、次のようになる。すなわち、省電力状態では、ＦＥＴ１４８がオフ状態となるため、分圧抵抗は直列に接続された抵抗１２１、１２２となる。一方、通常状態の場合には、ＦＥＴ１４８がオン状態となるため、抵抗１２１と、抵抗１２２と直列に接続された抵抗１４９とＦＥＴ１４８のオン抵抗とが並列に接続された抵抗回路と、が直列に接続されている回路構成となる。例えば、抵抗１２１の抵抗値Ｒ１２１を１８ｋΩ、抵抗１２２の抵抗値Ｒ１２２を５．６ｋΩ、シャントレギュレータ１２０のリファレンス電圧ＶＲＥＦ＝１．２５Ｖとする。また、抵抗１４９の抵抗値Ｒ１４９を１．２ｋΩ、ＦＥＴ１４８のオン抵抗Ｒｏｎ１４８を１０Ωとする。これらの値を用いて、出力電圧１１６を算出すると、通常状態では約２３．９Ｖ、省電力状態では約５．３Ｖとなる。
In this case, the configuration of the voltage dividing resistor that is input to the REF terminal of the
なお、省電力状態では、駆動部に約５．３Ｖという通常状態に供給される約２３．９Ｖよりも低い電圧が供給されることになる。そのため、例えば、出力電圧１１６と駆動部の間にスイッチング素子を設けて、通常状態ではスイッチング素子をオンして出力電圧１１６を駆動部へ供給し、省電力状態ではスイッチング素子をオフして、駆動部への電源電圧の供給を遮断してもよい。
In the power saving state, the drive unit is supplied with a voltage lower than about 23.9 V that is supplied in a normal state of about 5.3 V. Therefore, for example, a switching element is provided between the
以上説明したように、本実施例によれば、運用状態の切替えと出力電圧の制御を１つの信号で行うことができる。特に、画像形成装置に実施例１、２の電源装置を適用しても、通常状態では出力電圧を最適値に調整しつつ、省電力状態において出力電圧の電圧値調整や起動／停止の制御を行うことができる。
As described above, according to the present embodiment, the operation state can be switched and the output voltage can be controlled with one signal. In particular, even when the power supply devices of
１０５ 電源ＩＣ
１０７ ＦＥＴ
１０８ トランス
１２０ シャントレギュレータ
１３１ ＰＷＭ生成部
１４８ ＦＥＴ
１５０ フィルタ回路
105 Power IC
107 FET
108
150 Filter circuit
Claims (31)
前記トランスの前記一次巻線に直列に接続されたスイッチング素子と、
前記トランスの前記二次巻線に誘起される出力電圧を分圧抵抗により分圧された電圧に応じた情報を出力するフィードバック手段と、
前記フィードバック手段から入力された前記情報に基づいて、前記スイッチング素子のオン又はオフを制御する制御部と、
電源装置の状態を切り替える切替え手段と、
パルス信号を出力する出力手段と、
を備え、
前記出力手段は、前記パルス信号を前記フィードバック手段及び前記切替え手段に出力することを特徴とする電源装置。 A transformer having a primary winding and a secondary winding;
A switching element connected in series to the primary winding of the transformer;
Feedback means for outputting information corresponding to a voltage obtained by dividing the output voltage induced in the secondary winding of the transformer by a voltage dividing resistor;
A control unit that controls on or off of the switching element based on the information input from the feedback unit;
Switching means for switching the state of the power supply,
An output means for outputting a pulse signal;
With
The power supply apparatus, wherein the output means outputs the pulse signal to the feedback means and the switching means.
前記フィルタ回路は、入力される前記パルス信号の周波数が所定の周波数以上の信号を透過するフィルタ回路であることを特徴とする請求項１に記載の電源装置。 The switching means includes a filter circuit to which the pulse signal is input, and a second switch unit connected to the filter circuit,
The power supply apparatus according to claim 1, wherein the filter circuit is a filter circuit that transmits a signal having a frequency of the input pulse signal equal to or higher than a predetermined frequency.
前記出力手段は、前記記憶手段より取得した前記パルス信号の前記デューティに基づいて、前記パルス信号を出力することを特徴とする請求項６に記載の電源装置。 The output means includes storage means for storing the duty of the pulse signal in the first state and the second state,
The power supply apparatus according to claim 6, wherein the output unit outputs the pulse signal based on the duty of the pulse signal acquired from the storage unit.
前記第一のスイッチ部は、前記パルス信号によりオン状態又はオフ状態に切り替えられることを特徴とする請求項７に記載の電源装置。 The feedback means includes a first switch unit connected to the voltage dividing resistor,
The power supply device according to claim 7, wherein the first switch unit is switched to an on state or an off state by the pulse signal.
前記トランジスタは、ベース端子は前記パルス信号が入力され、コレクタ端子は前記分圧抵抗に接続され、エミッタ端子はグランドに接続され、
前記第二のスイッチ部は、電界効果トランジスタであり、
前記電界効果トランジスタは、ゲート端子は前記フィルタ回路に接続され、ドレイン端子は前記分圧抵抗に接続され、ソース端子はグランドに接続されていることを特徴とする請求項８に記載の電源装置。 The first switch part is a transistor,
The transistor has a base terminal to which the pulse signal is input, a collector terminal connected to the voltage dividing resistor, an emitter terminal connected to the ground,
The second switch part is a field effect transistor,
9. The power supply device according to claim 8, wherein the field effect transistor has a gate terminal connected to the filter circuit, a drain terminal connected to the voltage dividing resistor, and a source terminal connected to the ground.
前記分圧抵抗は、第一の抵抗、第二の抵抗、第三の抵抗、第四の抵抗、及び第五の抵抗を含み、
前記第一の抵抗は、一端が前記出力電圧に接続され、他端が前記第二の抵抗の一端と、前記第三の抵抗の一端と、前記第五の抵抗の一端に接続され、
前記第二の抵抗は、他端がグランドに接続され、前記一端は前記シャントレギュレータの前記リファレンス端子に接続され、
前記第三の抵抗は、他端が前記第四の抵抗の一端と前記トランジスタの前記コレクタ端子に接続され、
前記第四の抵抗は、他端が前記出力電圧に接続され、
前記第五の抵抗は、他端が前記電界効果トランジスタの前記ドレイン端子に接続されていることを特徴とする請求項１０に記載の電源装置。 The feedback means is a shunt regulator having a reference terminal,
The voltage dividing resistor includes a first resistor, a second resistor, a third resistor, a fourth resistor, and a fifth resistor,
The first resistor has one end connected to the output voltage, the other end connected to one end of the second resistor, one end of the third resistor, and one end of the fifth resistor,
The second resistor has the other end connected to the ground, the one end connected to the reference terminal of the shunt regulator,
The other end of the third resistor is connected to one end of the fourth resistor and the collector terminal of the transistor,
The other end of the fourth resistor is connected to the output voltage,
The power supply device according to claim 10, wherein the other end of the fifth resistor is connected to the drain terminal of the field effect transistor.
前記パルス信号がオフ状態のときには、前記トランジスタはオフし、前記分圧抵抗は、前記第一の抵抗と前記第二の抵抗とが直列に接続され、前記第一の抵抗と、直列に接続された前記第三の抵抗及び前記第四の抵抗とが、並列に接続された状態となり、
前記パルス信号がオン状態のときには、前記トランジスタはオンし、前記分圧抵抗は、前記第一の抵抗と前記第二の抵抗とが直列に接続され、前記第二の抵抗と前記第三の抵抗とが並列に接続された状態となり、
前記出力電圧は、前記第二の電圧が出力されることを特徴とする請求項１１に記載の電源装置。 When the frequency of the pulse signal is the second frequency, the field effect transistor is turned off,
When the pulse signal is in an off state, the transistor is turned off, and the voltage dividing resistor is configured such that the first resistor and the second resistor are connected in series, and the first resistor is connected in series. The third resistor and the fourth resistor are connected in parallel,
When the pulse signal is in the on state, the transistor is turned on, and the voltage dividing resistor includes the first resistor and the second resistor connected in series, and the second resistor and the third resistor. Are connected in parallel,
The power supply apparatus according to claim 11, wherein the second voltage is output as the output voltage.
前記パルス信号がオフ状態のときには、前記トランジスタはオフし、前記分圧抵抗は、前記第一の抵抗と前記第二の抵抗とが直列に接続され、前記第一の抵抗と、直列に接続された前記第三の抵抗及び前記第四の抵抗とが、並列に接続され、前記第二の抵抗と前記第五の抵抗とが並列に接続された状態となり、
前記パルス信号がオン状態のときには、前記トランジスタはオンし、前記分圧抵抗は、前記第一の抵抗と前記第二の抵抗とが直列に接続され、前記第二の抵抗と前記第三の抵抗と前記第五の抵抗とが並列に接続された状態となり、
前記出力電圧は、前記第一の電圧が出力されることを特徴とする請求項１１に記載の電源装置。 When the frequency of the pulse signal is the first frequency, the field effect transistor is turned on,
When the pulse signal is in an off state, the transistor is turned off, and the voltage dividing resistor is configured such that the first resistor and the second resistor are connected in series, and the first resistor is connected in series. The third resistor and the fourth resistor are connected in parallel, and the second resistor and the fifth resistor are connected in parallel,
When the pulse signal is in the on state, the transistor is turned on, and the voltage dividing resistor includes the first resistor and the second resistor connected in series, and the second resistor and the third resistor. And the fifth resistor are connected in parallel,
The power supply apparatus according to claim 11, wherein the first voltage is output as the output voltage.
前記第二のスイッチ部は、トランジスタであることを特徴とする請求項８に記載の電源装置。 The first switch part is a field effect transistor,
9. The power supply device according to claim 8, wherein the second switch unit is a transistor.
前記第一のトランスの前記一次巻線に直列に接続された第一のスイッチング素子と、
前記第一のトランスの前記二次巻線に誘起される第一の電圧を第一の分圧抵抗により分圧された電圧に応じた情報を出力する第一のフィードバック手段と、
前記第一のフィードバック手段から入力された前記情報に基づいて、前記第一のスイッチング素子のオン又はオフを制御する第一の制御部と、
一次巻線及び二次巻線を有する第二のトランスと、
前記第二のトランスの前記一次巻線に直列に接続された第二のスイッチング素子と、
前記第二のトランスの前記二次巻線に誘起される前記第一の電圧よりも高い第二の電圧を第二の分圧抵抗により分圧された電圧に応じた情報を出力する第二のフィードバック手段と、
前記第二のフィードバック手段から入力された前記情報に基づいて、前記第二のスイッチング素子のオン又はオフを制御する第二の制御部と、
電源装置の状態を切り替える切替え手段と、
パルス信号を出力する出力手段と、
を備え、
前記出力手段は、前記パルス信号を前記第一のフィードバック手段及び前記切替え手段に出力することを特徴とする電源装置。 A first transformer having a primary winding and a secondary winding;
A first switching element connected in series to the primary winding of the first transformer;
First feedback means for outputting information according to a voltage obtained by dividing the first voltage induced in the secondary winding of the first transformer by a first voltage dividing resistor;
A first control unit that controls on or off of the first switching element based on the information input from the first feedback means;
A second transformer having a primary winding and a secondary winding;
A second switching element connected in series to the primary winding of the second transformer;
A second voltage that outputs information corresponding to a voltage obtained by dividing a second voltage higher than the first voltage induced in the secondary winding of the second transformer by a second voltage dividing resistor; Feedback means;
A second control unit that controls on or off of the second switching element based on the information input from the second feedback means;
Switching means for switching the state of the power supply,
An output means for outputting a pulse signal;
With
The output means outputs the pulse signal to the first feedback means and the switching means.
前記フィルタ回路は、入力される前記パルス信号の周波数が所定の周波数以上の信号を透過するフィルタ回路であることを特徴とする請求項１５に記載の電源装置。 The switching means includes a filter circuit to which the pulse signal is input, and a second switch unit connected to the filter circuit,
The power supply device according to claim 15, wherein the filter circuit is a filter circuit that transmits a signal having a frequency of the input pulse signal equal to or higher than a predetermined frequency.
前記第三のスイッチ部は、前記第二のスイッチ部がオン状態の場合には、前記第二の制御部へ電力の供給を行い、前記第二のスイッチ部がオフ状態の場合には、前記第二の制御部への電力の供給を遮断することを特徴とする請求項１８に記載の電源装置。 A third switch unit for supplying or cutting off power to the second control unit;
The third switch unit supplies power to the second control unit when the second switch unit is in an on state, and when the second switch unit is in an off state, The power supply apparatus according to claim 18, wherein the power supply to the second control unit is cut off.
前記出力手段は、前記記憶手段より取得した前記パルス信号の前記デューティに基づいて、前記パルス信号を出力することを特徴とする請求項２１に記載の電源装置。 The output means includes storage means for storing the duty of the pulse signal in the first state and the second state,
The power supply apparatus according to claim 21, wherein the output means outputs the pulse signal based on the duty of the pulse signal acquired from the storage means.
前記第一のスイッチ部は、前記パルス信号によりオン状態又はオフ状態に切り替えられることを特徴とする請求項２２に記載の電源装置。 The first feedback means includes a first switch unit connected to the first voltage dividing resistor,
The power supply device according to claim 22, wherein the first switch unit is switched to an on state or an off state by the pulse signal.
前記トランジスタは、ベース端子は前記パルス信号が入力され、コレクタ端子は前記第一の分圧抵抗に接続され、エミッタ端子はグランドに接続されていることを特徴とする請求項２３に記載の電源装置。 The first switch part is a transistor,
24. The power supply device according to claim 23, wherein the transistor has a base terminal to which the pulse signal is input, a collector terminal connected to the first voltage dividing resistor, and an emitter terminal connected to the ground. .
前記第一の分圧抵抗は、第一の抵抗、第二の抵抗、第三の抵抗、及び第四の抵抗を含み、
前記第一の抵抗は、一端が前記第一の電圧に接続され、他端が前記第二の抵抗の一端及び前記第三の抵抗の一端に接続され、
前記第二の抵抗は、他端がグランドに接続され、前記一端は前記シャントレギュレータの前記リファレンス端子に接続され、
前記第三の抵抗は、他端が前記第四の抵抗の一端と前記トランジスタの前記コレクタ端子に接続され、
前記第四の抵抗は、他端が前記第一の電圧に接続されていることを特徴とする請求項２５に記載の電源装置。 The first feedback means is a shunt regulator having a reference terminal,
The first voltage dividing resistor includes a first resistor, a second resistor, a third resistor, and a fourth resistor,
The first resistor has one end connected to the first voltage and the other end connected to one end of the second resistor and one end of the third resistor.
The second resistor has the other end connected to the ground, the one end connected to the reference terminal of the shunt regulator,
The other end of the third resistor is connected to one end of the fourth resistor and the collector terminal of the transistor,
26. The power supply device according to claim 25, wherein the other end of the fourth resistor is connected to the first voltage.
前記第一の分圧抵抗は、前記第一の抵抗と前記第二の抵抗とが直列に接続され、前記第一の抵抗と、直列に接続された前記第三の抵抗及び前記第四の抵抗とが、並列に接続された状態となり、
前記パルス信号がオン状態のときには、前記トランジスタはオンし、
前記第一の分圧抵抗は、前記第一の抵抗と前記第二の抵抗とが直列に接続され、前記第二の抵抗と前記第三の抵抗とが並列に接続された状態となることを特徴とする請求項２６に記載の電源装置。 When the pulse signal is off, the transistor is off,
In the first voltage dividing resistor, the first resistor and the second resistor are connected in series, the first resistor, the third resistor and the fourth resistor connected in series. Are connected in parallel,
When the pulse signal is on, the transistor is on,
In the first voltage dividing resistor, the first resistor and the second resistor are connected in series, and the second resistor and the third resistor are connected in parallel. The power supply device according to claim 26, characterized in that:
請求項１から請求項２８のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。 Image forming means for forming an image on a recording material;
A power supply device according to any one of claims 1 to 28,
An image forming apparatus comprising:
請求項３から請求項２８のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。 Image forming means for forming an image on a recording material;
A power supply device according to any one of claims 3 to 28,
An image forming apparatus comprising:
前記コントローラは、前記出力手段を有し、
前記コントローラは、前記出力手段により、前記電源装置の状態を前記第一の状態又は前記第二の状態に切り替えることを特徴とする請求項３０に記載の電源装置。 A controller for controlling the image forming means;
The controller has the output means,
The power supply device according to claim 30, wherein the controller switches the state of the power supply device to the first state or the second state by the output means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017180429A JP2019057983A (en) | 2017-09-20 | 2017-09-20 | Power supply device and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017180429A JP2019057983A (en) | 2017-09-20 | 2017-09-20 | Power supply device and image forming apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019057983A true JP2019057983A (en) | 2019-04-11 |
Family
ID=66106685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017180429A Pending JP2019057983A (en) | 2017-09-20 | 2017-09-20 | Power supply device and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019057983A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111030456A (en) * | 2019-12-11 | 2020-04-17 | 珠海格力电器股份有限公司 | switching power supply |
-
2017
- 2017-09-20 JP JP2017180429A patent/JP2019057983A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111030456A (en) * | 2019-12-11 | 2020-04-17 | 珠海格力电器股份有限公司 | switching power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8774669B2 (en) | Switching power source and image forming apparatus including the same | |
| JP6859113B2 (en) | Power supply device and image forming device | |
| JP5168010B2 (en) | Switching power supply | |
| US9106148B2 (en) | Power supply apparatus and image forming apparatus | |
| JP7114364B2 (en) | Power supply and image forming apparatus | |
| JP6679298B2 (en) | Power supply device and image forming apparatus | |
| JP5826158B2 (en) | Power supply device and image forming apparatus provided with the same | |
| US10411606B2 (en) | Power supply apparatus and image forming apparatus | |
| JP6579827B2 (en) | Power supply device and image forming apparatus | |
| JP2019126124A (en) | Power supply device and image forming apparatus | |
| US8564983B2 (en) | Power supply device and image forming apparatus | |
| KR101436967B1 (en) | Current resonance power supply | |
| JP7271152B2 (en) | Power supply and image forming apparatus | |
| US8605468B2 (en) | Switching power supply and image forming apparatus with EMF reduction of the current sense circuit | |
| JP5729990B2 (en) | Switching power supply device and image forming apparatus provided with switching power supply device | |
| JP2014050246A (en) | Power supply device and image forming apparatus | |
| JP7182983B2 (en) | Power supply and image forming apparatus | |
| JP2013251979A (en) | Power supply device and image formation apparatus | |
| JP2019057983A (en) | Power supply device and image forming apparatus | |
| US9356529B2 (en) | Power supply and image forming apparatus | |
| US20120188798A1 (en) | Switching power source and image forming apparatus having switching power source | |
| JP2004274885A (en) | Switching power supply | |
| JP6406798B2 (en) | Power supply device and image forming apparatus | |
| JP2021027703A (en) | Power supply device and image forming apparatus | |
| JP2019149914A (en) | Power-supply device and image formation apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171201 |