JP2019008106A - Array substrate and display panel including array substrate - Google Patents
Array substrate and display panel including array substrate Download PDFInfo
- Publication number
- JP2019008106A JP2019008106A JP2017122985A JP2017122985A JP2019008106A JP 2019008106 A JP2019008106 A JP 2019008106A JP 2017122985 A JP2017122985 A JP 2017122985A JP 2017122985 A JP2017122985 A JP 2017122985A JP 2019008106 A JP2019008106 A JP 2019008106A
- Authority
- JP
- Japan
- Prior art keywords
- array substrate
- substrate
- display panel
- resin
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 本発明は、端子間が狭い表示装置であっても、従来の表示パネルの製造方法から大きく変化することなく表示パネルとFPCまたはICなどの電子部品との接続強度を増加させることを目的とする。
【解決手段】 液晶表示パネル30を構成するアレイ基板10の走査配線2の端子部に、コンタクトホール3を複数形成させることにより、FPC70を実装時、複数のコンタクトホール3内に樹脂6を進入させることで、樹脂6とコンタクトホール3との接着面積を増加させることができる。
【選択図】図4PROBLEM TO BE SOLVED: To increase the connection strength between a display panel and an electronic component such as an FPC or IC without greatly changing from a conventional display panel manufacturing method even in a display device having a narrow space between terminals. Objective.
SOLUTION: A plurality of contact holes 3 are formed in a terminal portion of a scanning wiring 2 of an array substrate 10 constituting a liquid crystal display panel 30 so that a resin 6 enters the plurality of contact holes 3 when an FPC 70 is mounted. Thus, the adhesion area between the resin 6 and the contact hole 3 can be increased.
[Selection] Figure 4
Description
この発明は、アレイ基板およびアレイ基板を備える表示パネルに関する。詳しくはアレイ基板接続される電子部品との接続部の構造に関する。 The present invention relates to an array substrate and a display panel including the array substrate. Specifically, the present invention relates to a structure of a connection portion with an electronic component connected to an array substrate.
一般的に液晶表示パネルおよび有機発光ダイオード(Organic Light Emitting Diode:以下、OLED)などで構成された画像を表示する表示パネルと外部信号や電源を入力するために配置される可撓性を有するフレキシブル配線基板(Flexible Printed Circuit:以下、FPC)および集積回路(Integrated Circuit:以下、IC)との接続は、導電粒子を含む異方性導電膜を介して行われる。 Generally, a display panel configured to display an image composed of a liquid crystal display panel, an organic light emitting diode (OLED), and the like, and a flexible display that is arranged to input an external signal or a power source. Connection to a wiring substrate (Flexible Printed Circuit: hereinafter referred to as FPC) and an integrated circuit (hereinafter referred to as IC) is performed through an anisotropic conductive film containing conductive particles.
表示パネルには、外部からの信号や電圧を入力するため、所定位置に複数の外部接続用透明電極(例えばITO膜として構成される)が形成されている。同様に、FPCまたはICの接着面には、上記外部接続用透明電極と1対1で対応する接続端子が露呈している。そして、上記FPCまたはICと対になる表示パネルの電極上には、直径数ミクロンの導電粒子を含む異方性導電膜を配置する。 The display panel is formed with a plurality of transparent electrodes for external connection (for example, configured as ITO films) at predetermined positions in order to input external signals and voltages. Similarly, a connection terminal corresponding to the external connection transparent electrode is exposed on the adhesive surface of the FPC or IC. Then, an anisotropic conductive film containing conductive particles having a diameter of several microns is disposed on the electrode of the display panel paired with the FPC or IC.
上記配置状態で、加熱および加圧する。異方性導電膜を構成する導電粒子は表示パネル上に存在する外部接続用透明電極とそれと対になる接続端子上に固定される。これにより表示パネルとFPCまたはICの電気的接続が可能となる。また、異方性導電膜を構成する樹脂はFPCまたはICを物理的接続によって、互いを固定する役割を持つ。 Heat and pressurize in the above arrangement. The conductive particles constituting the anisotropic conductive film are fixed on the external connection transparent electrode existing on the display panel and the connection terminal paired therewith. As a result, the display panel and the FPC or IC can be electrically connected. Further, the resin constituting the anisotropic conductive film has a role of fixing the FPC or IC to each other by physical connection.
従来、表示パネルとFPCまたはICとの物理的接続は異方性導電膜を構成する樹脂と表示パネル上の保護膜との接続およびFPCを構成するフィルムまたはICを構成するSi(シリコン)部と異方性導電膜との接続により成り立っていた。 Conventionally, the physical connection between the display panel and the FPC or IC is the connection between the resin constituting the anisotropic conductive film and the protective film on the display panel and the Si (silicon) part constituting the film or IC constituting the FPC. It was established by connection with an anisotropic conductive film.
しかし、近年、FPCに構成される接続端子の狭ピッチ化が進み、表示パネルの外部接続用端子部の占める割合が多くなった。それに伴い端子部間に形成される保護膜の割合が少なくなってきており、表示パネルと電子部品との接続強度の低下が懸念されている。 However, in recent years, the pitch of the connection terminals configured in the FPC has been reduced, and the proportion of the external connection terminal portion of the display panel has increased. Along with this, the proportion of the protective film formed between the terminal portions is decreasing, and there is a concern that the connection strength between the display panel and the electronic component is lowered.
特許文献1には、有機膜上に異方性導電膜中の導電粒子が多く残らないように端子間の有機膜または絶縁膜にコンタクトホールを設ける構造が開示されている。これによりACFの導電粒子はコンタクトホールまたはダミーコンタクトホールに落とし込むことができる。 Patent Document 1 discloses a structure in which contact holes are provided in an organic film or an insulating film between terminals so that a large amount of conductive particles in an anisotropic conductive film does not remain on the organic film. As a result, the conductive particles of ACF can be dropped into the contact hole or the dummy contact hole.
特許文献2の薄膜ELパネルでは、電極パッド間に絶縁層を形成し、電極パッドと絶縁層との間に隙間を設けている。また、電極層に溝部を形成し、フレキシブルリードとの接続強度を大きくする技術が開示されている。 In the thin film EL panel of Patent Document 2, an insulating layer is formed between the electrode pads, and a gap is provided between the electrode pad and the insulating layer. Also disclosed is a technique for forming a groove in the electrode layer to increase the connection strength with the flexible lead.
特許文献3の液晶装置では、入出力端子間の透明樹脂膜に溝を設けている。 In the liquid crystal device of Patent Document 3, a groove is provided in the transparent resin film between the input and output terminals.
特許文献1においては、有機膜上に導電粒子が十分に残るようにコンタクトホールを形成しなければならないため、導電粒子の3〜20倍程度で形成する必要があり、このサイズでコンタクトホールを形成した場合、異方性導電膜と絶縁膜とは、接着面積が少なく、FPCが剥がれる可能性がある。 In Patent Document 1, since the contact hole must be formed so that the conductive particles remain sufficiently on the organic film, it is necessary to form the contact hole about 3 to 20 times as large as the conductive particles. In this case, the anisotropic conductive film and the insulating film have a small adhesion area, and the FPC may be peeled off.
特許文献2、3においては、端子間配置する電極層・樹脂膜等に溝が形成されているが、端子間が狭い場合は溝を形成する面積も狭くなるといった問題がある。 In Patent Documents 2 and 3, grooves are formed in the electrode layer / resin film or the like disposed between the terminals. However, when the distance between the terminals is narrow, there is a problem that the area for forming the groove is also narrowed.
この発明は上記のような問題点を解消するためになされたもので、端子間が狭い表示装置であっても、従来の表示パネルの製造方法から大きく変化することなく表示パネルとFPCまたはICなどの電子部品との接続強度を増加させることを目的とする。 The present invention has been made to solve the above-described problems. Even in a display device having a narrow space between terminals, the display panel and the FPC or IC are not greatly changed from the conventional display panel manufacturing method. The purpose is to increase the connection strength with electronic components.
この発明のアレイ基板は、基板上にマトリクス状に構成された複数の配線、配線の交差部に形成された薄膜トランジスタ、薄膜トランジスタに入力された信号により制御される画素電極、を備えたアレイ基であって、アレイ基板の端部に形成された複数の配線の端子部に配置された信号を入力する電子部品を備え、アレイ基板は、電子部品を備える領域において、隣接する配線の端子部間に配置された保護膜に複数のコンタクトホールを形成し、複数のコンタクトホール内に樹脂を配置して電子部品が接続されることを特徴とする。 The array substrate according to the present invention is an array substrate including a plurality of wirings arranged in a matrix on the substrate, thin film transistors formed at intersections of the wirings, and pixel electrodes controlled by signals input to the thin film transistors. And an electronic component for inputting signals arranged at the terminal portions of the plurality of wirings formed at the end portion of the array substrate, and the array substrate is disposed between the terminal portions of the adjacent wirings in the region including the electronic components. A plurality of contact holes are formed in the formed protective film, and an electronic component is connected by disposing a resin in the plurality of contact holes.
本発明によれば、端子間が狭い表示装置であっても、従来のパネル製造方法から大きく変化することなく端子間の接着面積を増加し、アンカー効果による接続強度を増加させて、表示パネルの端子電極とFPCまたはICとの接続強度を増加させることができる。 According to the present invention, even in a display device in which the distance between terminals is narrow, the adhesion area between the terminals is increased without greatly changing from the conventional panel manufacturing method, and the connection strength due to the anchor effect is increased. The connection strength between the terminal electrode and the FPC or IC can be increased.
実施の形態1.
図1は、本発明の表示装置を構成する表示パネルを模式的に示す平面図である。
Embodiment 1.
FIG. 1 is a plan view schematically showing a display panel constituting the display device of the present invention.
図1に示すように、本発明の表示装置は、液晶表示装置であって、画像を表示する液晶表示パネル30を備える。液晶表示パネル30は、ガラス、プラスチックなどの絶縁性基板上に走査配線、信号配線がマトリクス状に構成され、走査配線と信号配線の交差部に形成される薄膜トランジスタ(Thin Film Tranzistor 以下、TFT)、画素電極等によって構成された画素31が形成されたアレイ基板10と、カラーフィルタやブラックマトリクスが形成された対向基板20とが貼り合わせられ、液晶を介して対向配置される。液晶表示パネル30の対向する両面には、偏光板や位相板が貼り付けられ、図示しないバックライトの光を制御する。また、外部からの信号を液晶表示パネル30に入力する外部回路(後述)が取り付けられ、表示装置が構成されている。なお、表示パネルとして、液晶表示パネル30を搭載する表示装置の構成を説明したが、有機EL(Electro−Luminescence 以下、EL)パネルを用いてもよい。 As shown in FIG. 1, the display device of the present invention is a liquid crystal display device and includes a liquid crystal display panel 30 for displaying an image. The liquid crystal display panel 30 has scanning wirings and signal wirings arranged in a matrix on an insulating substrate such as glass or plastic, and a thin film transistor (Thin Film Transistor, hereinafter referred to as TFT) formed at the intersection of the scanning wirings and the signal wirings. The array substrate 10 on which the pixels 31 composed of pixel electrodes and the like are formed and the counter substrate 20 on which a color filter and a black matrix are formed are bonded together and arranged to face each other via liquid crystal. A polarizing plate and a phase plate are affixed to both opposing surfaces of the liquid crystal display panel 30 to control light from a backlight (not shown). Further, an external circuit (described later) for inputting an external signal to the liquid crystal display panel 30 is attached to constitute a display device. In addition, although the structure of the display apparatus which mounts the liquid crystal display panel 30 was demonstrated as a display panel, you may use an organic EL (Electro-Luminescence, EL) panel.
上述のとおり、液晶表示パネル30は、画素31が構成されて画像を表示する表示領域50と、表示領域50の外周の額縁領域55を有している。額縁領域55には、表示領域50に形成された画素31に信号を送るため、画素31を構成する走査配線および信号配線が延在して形成されている(図示せず)。また、額縁領域55すなわち走査配線および信号配線が延在している領域には、一例としてアレイ基板10上に集積回路であるICとして、走査配線駆動回路60および信号配線駆動回路65を直接形成するチップオングラス(Chip On Glass 以下、COG)実装技術により、実装させる。また、図の簡略化のため、図1では省略しているが、アレイ基板10の端部には、走査配線駆動回路60および信号配線駆動回路65に、制御信号、クロック、画像データ等を供給する図示しない外部回路と接続するフレキシブル配線基板であるFPC70、75用の複数の端子と接続する配線が設けられている。 As described above, the liquid crystal display panel 30 includes the display area 50 in which the pixels 31 are configured to display an image, and the frame area 55 on the outer periphery of the display area 50. In the frame area 55, in order to send a signal to the pixels 31 formed in the display area 50, scanning lines and signal lines constituting the pixels 31 are formed to extend (not shown). Further, in the frame region 55, that is, the region where the scanning wiring and the signal wiring extend, as an example, the scanning wiring driving circuit 60 and the signal wiring driving circuit 65 are directly formed on the array substrate 10 as an IC as an integrated circuit. It is mounted by a chip on glass (Chip On Glass, hereinafter, COG) mounting technique. Although not shown in FIG. 1 for simplification of the drawing, a control signal, a clock, image data, and the like are supplied to the scanning wiring driving circuit 60 and the signal wiring driving circuit 65 at the end of the array substrate 10. Wirings for connecting to a plurality of terminals for FPCs 70 and 75, which are flexible wiring boards connected to an external circuit (not shown), are provided.
なお、液晶表示パネルが小型パネルで構成された場合、走査配線および信号配線の総本数が比較的少ないので、走査配線用駆動回路60および信号配線用駆動回路65を一本化した駆動回路で構成してもよい。さらに、FPC70、75も一体化してもよい。 When the liquid crystal display panel is a small panel, the total number of scanning wirings and signal wirings is relatively small. Therefore, the scanning wiring driving circuit 60 and the signal wiring driving circuit 65 are integrated into a driving circuit. May be. Further, the FPCs 70 and 75 may be integrated.
図2は、実施の形態1に係る液晶表示パネルを構成するアレイ基板10の額縁領域55における端子部(走査配線駆動回路60を実装する側)の平面図、図3は、図2のA−A断面図である。 2 is a plan view of a terminal portion (on the side where the scanning wiring driving circuit 60 is mounted) in the frame region 55 of the array substrate 10 constituting the liquid crystal display panel according to Embodiment 1, and FIG. It is A sectional drawing.
図2、3に示すように、絶縁性基板1上に、Al、Cr、Mo、Ti、Ta、W、Ni、Cu、Au、Ag等の金属や、これらの合金または積層膜からなる走査配線2がパターニングにより形成される。 As shown in FIGS. 2 and 3, on the insulating substrate 1, a scanning wiring made of a metal such as Al, Cr, Mo, Ti, Ta, W, Ni, Cu, Au, Ag, or an alloy or a laminated film thereof. 2 is formed by patterning.
次に、この走査配線2の上層の全面に酸化膜、窒化膜等からなるゲート絶縁膜、保護膜から構成される保護膜4が形成される。走査配線2上の一部分の保護膜4上には、半導体膜と、これに不純物が注入されたオーミックコンタクト膜が積層して形成されている(図示せず)。 Next, a protective film 4 composed of a gate insulating film made of an oxide film, a nitride film, etc., and a protective film is formed on the entire upper surface of the scanning wiring 2. A semiconductor film and an ohmic contact film into which impurities are implanted are laminated and formed on a part of the protective film 4 on the scanning wiring 2 (not shown).
また、表示領域50では、走査配線2と交差するように形成される信号配線と同一層からなるソース電極とドレイン電極が、オーミックコンタクト膜と重なるように形成され、ソース電極とドレイン電極から露出するオーミックコンタクト膜は除去される。ソース電極とドレイン電極との間のオーミックコンタクト膜は除去されて、TFTのチャネル部となる。このチャネル部の下層の走査配線2は、ゲート電極としても作用し、スイッチング素子であるTFTが構成されている。走査配線2は、コンタクトホールを介して、透明電極に接続される(図示せず)。 In the display region 50, the source electrode and the drain electrode that are formed in the same layer as the signal wiring formed so as to intersect the scanning wiring 2 are formed so as to overlap the ohmic contact film, and are exposed from the source electrode and the drain electrode. The ohmic contact film is removed. The ohmic contact film between the source electrode and the drain electrode is removed to form a TFT channel portion. The scanning wiring 2 under the channel portion also functions as a gate electrode, and a TFT as a switching element is configured. The scanning wiring 2 is connected to a transparent electrode through a contact hole (not shown).
図2、図3に示すように、額縁領域55では、走査配線2のFPC70との接続端子部において、接続端子間の保護膜4には、コンタクトホール3が複数形成されている。また、コンタクトホール3の平面視での開口部の幅は3um以下とする。 As shown in FIGS. 2 and 3, in the frame region 55, a plurality of contact holes 3 are formed in the protective film 4 between the connection terminals in the connection terminal portion of the scanning wiring 2 with the FPC 70. Further, the width of the opening in the plan view of the contact hole 3 is 3 μm or less.
図4は、液晶表示パネルを構成するアレイ基板10の額縁領域55における端子部(走査配線駆動回路60を実装する側)にFPC70を接続した状態を示す平面図、図5は、図4のB−B断面図である。 4 is a plan view showing a state in which the FPC 70 is connected to the terminal portion (the side on which the scanning wiring driving circuit 60 is mounted) in the frame region 55 of the array substrate 10 constituting the liquid crystal display panel, and FIG. It is -B sectional drawing.
図4、図5に示すように、アレイ基板10の額縁領域55の端子部に電子部品であるFPC70が配置される。FPC70はアレイ基板10の走査配線2に形成されたコンタクトホール41(接続部)に対向する位置に接続部材5が形成されている。接続部材5にはバンプ7が形成されており、コンタクトホール41と当接して接続される。なお、FPC70とアレイ基板10との間には、図示しない導電粒子が含まれる異方性導電膜等の樹脂6が配置され、両者は導電粒子を介して導通接続される。 As shown in FIGS. 4 and 5, an FPC 70, which is an electronic component, is disposed at the terminal portion of the frame region 55 of the array substrate 10. In the FPC 70, the connection member 5 is formed at a position facing the contact hole 41 (connection portion) formed in the scanning wiring 2 of the array substrate 10. Bumps 7 are formed on the connection member 5 and are in contact with and connected to the contact holes 41. A resin 6 such as an anisotropic conductive film containing conductive particles (not shown) is disposed between the FPC 70 and the array substrate 10, and both are conductively connected through the conductive particles.
本発明においては、液晶表示パネル30を構成するアレイ基板10の走査配線2の端子部に、コンタクトホール3を複数形成させることにより、FPC70を実装時、複数のコンタクトホール3内に樹脂6を進入させることで、樹脂6とコンタクトホール3との接着面積を増加させることができる。また、樹脂6はコンタクトホール3を形成する保護膜4の側壁42等に形成される微細な孔にも進入する。樹脂6がコンタクトホール3を形成する保護膜4の側壁42の孔に進入し、樹脂6と保護膜4とが係合しあうことで、FPC70と保護膜4との接続強度を増加させることができる。このような構造により、FPC70に形成された接続部材5とアレイ基板10の端子部に形成されたコンタクトホール41との接続強度を増加することができる。前述した孔は、保護膜4にコンタクトホール3を形成する工程におけるエッチング時に形成される。 In the present invention, a plurality of contact holes 3 are formed in the terminal portion of the scanning wiring 2 of the array substrate 10 constituting the liquid crystal display panel 30, so that the resin 6 enters the plurality of contact holes 3 when the FPC 70 is mounted. By doing so, the adhesion area between the resin 6 and the contact hole 3 can be increased. The resin 6 also enters a fine hole formed in the side wall 42 of the protective film 4 forming the contact hole 3. When the resin 6 enters the hole in the side wall 42 of the protective film 4 forming the contact hole 3 and the resin 6 and the protective film 4 are engaged with each other, the connection strength between the FPC 70 and the protective film 4 can be increased. it can. With such a structure, the connection strength between the connection member 5 formed in the FPC 70 and the contact hole 41 formed in the terminal portion of the array substrate 10 can be increased. The aforementioned holes are formed during etching in the process of forming the contact hole 3 in the protective film 4.
上記説明した通り、本発明の構成によれば、FPC70端子の狭ピッチ化により、端子部間に形成される保護膜の割合が狭く構成された表示装置であっても、FPC70を配置する領域において、端子部間に形成された保護膜4に複数のコンタクトホール3を設けることで、従来の液晶表示パネルの製造方法から大きく変化することなく、異方性導電膜等の樹脂6との接着面積を増加させることができる。すなわち、保護膜4に形成した複数のコンタクトホール3内に樹脂6を侵入させることで接着面積を増加させ、アンカー効果による保護膜4と樹脂6との接続強度を増加させる。これにより、アレイ基板10の額縁領域55における走査配線2の端子部と電子部品であるFPC70の接続部材5の接続強度を増加させることができる。 As described above, according to the configuration of the present invention, even in the display device in which the ratio of the protective film formed between the terminal portions is narrowed by narrowing the pitch of the FPC 70 terminals, in the region where the FPC 70 is disposed. By providing a plurality of contact holes 3 in the protective film 4 formed between the terminal portions, the adhesive area with the resin 6 such as an anisotropic conductive film is not significantly changed from the conventional method of manufacturing a liquid crystal display panel. Can be increased. That is, the bonding area is increased by allowing the resin 6 to penetrate into the plurality of contact holes 3 formed in the protective film 4, and the connection strength between the protective film 4 and the resin 6 due to the anchor effect is increased. Thereby, the connection strength of the connection part 5 of the terminal part of the scanning wiring 2 in the frame area | region 55 of the array board | substrate 10 and FPC70 which is an electronic component can be increased.
なお、液晶表示パネルを形成する場合、絶縁性基板にガラス材料またはガラスを含む材料で形成する場合、保護膜4はコンタクトホール3を形成する時に、基板1上より完全に除去し、基板1を露出させる。樹脂6と保護膜4との接続強度と比較すると、樹脂6とガラス材料(ガラス基板)の接続強度の方が大きい。樹脂6はコンタクトホール4に進入しガラス材料で形成された基板1とも接することにより、さらに接続強度を増加することができる。 When forming a liquid crystal display panel, when forming an insulating substrate with a glass material or a material containing glass, the protective film 4 is completely removed from the substrate 1 when the contact hole 3 is formed, and the substrate 1 is removed. Expose. Compared with the connection strength between the resin 6 and the protective film 4, the connection strength between the resin 6 and the glass material (glass substrate) is larger. The resin 6 can further increase the connection strength by entering the contact hole 4 and contacting the substrate 1 made of a glass material.
また、コンタクトホール3はアレイ基板10で、TFT製造プロセス中に形成可能であり、従来のパネルプロセスから大きな変更をする必要はない。 Further, the contact hole 3 can be formed on the array substrate 10 during the TFT manufacturing process, and it is not necessary to make a significant change from the conventional panel process.
なお、コンタクトホール3は、アンカー効果が発揮できる程度の径として、幅は3μm以下とする必要がある。コンタクトホール3を3μm以下とすることで、FPC70を実装する場合、樹脂6が侵入させることができ、アンカー効果により接着力を増すことができる。 The contact hole 3 needs to have a diameter that can exhibit the anchor effect and a width of 3 μm or less. By setting the contact hole 3 to 3 μm or less, when the FPC 70 is mounted, the resin 6 can be penetrated, and the adhesive force can be increased by the anchor effect.
また、コンタクトホール3の形状は特に問わないが、円柱状で形成することで、方形状よりも接着面積をより広げることが可能となる。 Further, the shape of the contact hole 3 is not particularly limited. However, by forming the contact hole 3 in a columnar shape, it is possible to further expand the adhesion area as compared with the rectangular shape.
図6は、本実施の形態の変形例を示す断面図である。アレイ基板10を構成する基板11をPET(Polyethylene tere−phthalate)、プラスチック等で構成する場合、樹脂6との接続強度が低くなってしまう。そこで、基板11上の走査配線2の端子部間に絶縁膜43を形成し、その後、保護膜4によるコンタクトホール3を構成する。基板11がプラスチック、PET等で構成され、樹脂6との接続強度が低い場合は、本変形例のように、基板11上に絶縁膜43を設けることで、樹脂6との接続強度を高く構成することができる。 FIG. 6 is a cross-sectional view showing a modification of the present embodiment. When the substrate 11 constituting the array substrate 10 is made of PET (Polyethylene terephthalate), plastic, or the like, the connection strength with the resin 6 becomes low. Therefore, an insulating film 43 is formed between the terminal portions of the scanning wiring 2 on the substrate 11, and then the contact hole 3 is formed by the protective film 4. When the substrate 11 is made of plastic, PET, or the like and the connection strength with the resin 6 is low, the connection strength with the resin 6 is increased by providing the insulating film 43 on the substrate 11 as in this modification. can do.
上記の説明したように、本発明の実施の形態ではアレイ基板10と電子部品であるFPC70との接続構造を例に挙げて説明したが、樹脂6を用いて基板上に電子部品を接続する場合に本構造を採用することで、同様の効果を奏する。 As described above, in the embodiment of the present invention, the connection structure between the array substrate 10 and the FPC 70 which is an electronic component has been described as an example. However, when the electronic component is connected on the substrate using the resin 6 By adopting this structure, the same effect can be obtained.
1 絶縁性基板、2 走査配線、3 コンタクトホール、
4 保護膜、41 コンタクトホール、42 保護膜の側壁、43 絶縁膜、
5 接続部材、6 樹脂、7 透明電極、10 アレイ基板、20 対向基板、
30 液晶表示パネル、31 画素、50 表示領域、55 額縁領域、
60 走査配線駆動回路、65 信号配線駆動回路、70、75 フレキシブル基板。
1 Insulating substrate, 2 scan wiring, 3 contact hole,
4 protective film, 41 contact hole, 42 side wall of protective film, 43 insulating film,
5 connecting member, 6 resin, 7 transparent electrode, 10 array substrate, 20 counter substrate,
30 liquid crystal display panel, 31 pixels, 50 display area, 55 frame area,
60 Scanning wiring drive circuit, 65 Signal wiring driving circuit, 70, 75 Flexible substrate.
Claims (5)
前記配線の交差部に形成された薄膜トランジスタ、
前記薄膜トランジスタに入力された信号により制御される画素電極、を備えたアレイ基板であって、
前記アレイ基板の端部に形成された複数の配線の端子部に配置された信号を入力する電子部品を備え、
前記アレイ基板は、前記電子部品を備える領域において、隣接する前記配線の端子部間に配置された保護膜に複数のコンタクトホールを形成し、
前記複数のコンタクトホール内に樹脂を配置して前記電子部品を接続するアレイ基板。 A plurality of wires arranged in a matrix on the substrate;
A thin film transistor formed at an intersection of the wires,
An array substrate including a pixel electrode controlled by a signal input to the thin film transistor,
An electronic component for inputting signals arranged at terminal portions of a plurality of wirings formed at the end of the array substrate,
The array substrate is formed with a plurality of contact holes in a protective film disposed between terminal portions of the adjacent wirings in a region including the electronic component,
An array substrate in which resin is disposed in the plurality of contact holes to connect the electronic components.
前記複数のコンタクトホールは、前記保護膜が除去されて前記基板が露出することで形成される、請求項1〜3のいずれか1項に記載のアレイ基板。 The substrate is formed of glass or a material containing glass;
The array substrate according to claim 1, wherein the plurality of contact holes are formed by removing the protective film and exposing the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017122985A JP2019008106A (en) | 2017-06-23 | 2017-06-23 | Array substrate and display panel including array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017122985A JP2019008106A (en) | 2017-06-23 | 2017-06-23 | Array substrate and display panel including array substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019008106A true JP2019008106A (en) | 2019-01-17 |
Family
ID=65028715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017122985A Ceased JP2019008106A (en) | 2017-06-23 | 2017-06-23 | Array substrate and display panel including array substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019008106A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111951669A (en) * | 2020-08-11 | 2020-11-17 | 武汉华星光电技术有限公司 | Display panel and display device |
| US12446415B2 (en) | 2020-08-11 | 2025-10-14 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218628A (en) * | 1984-04-13 | 1985-11-01 | Sharp Corp | Liquid crystal display element electrode connection method |
| JPH07321158A (en) * | 1994-05-26 | 1995-12-08 | Mitsubishi Electric Corp | Film carrier, liquid crystal display device using the same, and manufacturing method thereof |
| JP2009086119A (en) * | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | Mounting structure, electro-optical device, and electronic apparatus |
| US20090237903A1 (en) * | 2008-03-24 | 2009-09-24 | Epson Imaging Devices Corporation | Mounting structure, electro-optical device, and electronic apparatus |
| US20150208505A1 (en) * | 2014-01-22 | 2015-07-23 | Keeper Technology Co., Ltd. | Combination of a flexible printed circuit board and a rigid printed circuit board and method of making the same |
| US20160056222A1 (en) * | 2014-08-22 | 2016-02-25 | Japan Display Inc. | Organic el display device |
-
2017
- 2017-06-23 JP JP2017122985A patent/JP2019008106A/en not_active Ceased
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60218628A (en) * | 1984-04-13 | 1985-11-01 | Sharp Corp | Liquid crystal display element electrode connection method |
| JPH07321158A (en) * | 1994-05-26 | 1995-12-08 | Mitsubishi Electric Corp | Film carrier, liquid crystal display device using the same, and manufacturing method thereof |
| JP2009086119A (en) * | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | Mounting structure, electro-optical device, and electronic apparatus |
| US20090237903A1 (en) * | 2008-03-24 | 2009-09-24 | Epson Imaging Devices Corporation | Mounting structure, electro-optical device, and electronic apparatus |
| JP2009258655A (en) * | 2008-03-24 | 2009-11-05 | Epson Imaging Devices Corp | Mounting structure, electrooptical device, and electronic equipment |
| US20150208505A1 (en) * | 2014-01-22 | 2015-07-23 | Keeper Technology Co., Ltd. | Combination of a flexible printed circuit board and a rigid printed circuit board and method of making the same |
| US20160056222A1 (en) * | 2014-08-22 | 2016-02-25 | Japan Display Inc. | Organic el display device |
| JP2016045371A (en) * | 2014-08-22 | 2016-04-04 | 株式会社ジャパンディスプレイ | Display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111951669A (en) * | 2020-08-11 | 2020-11-17 | 武汉华星光电技术有限公司 | Display panel and display device |
| US12446415B2 (en) | 2020-08-11 | 2025-10-14 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8289719B2 (en) | Flexible display module and method of manufacturing the same | |
| JP2021033046A (en) | Array substrate, display panel and display device | |
| KR20180070783A (en) | Display apparatus and method of manufacturing the same | |
| KR101827633B1 (en) | Substrate for bezel less tft display and method for manufacturing the same | |
| EP3136164A1 (en) | Liquid crystal display device | |
| CN101000413A (en) | Liquid crystal display and forming method thereof and thin film transistor substrate | |
| JP2009031362A (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE | |
| CN101276076B (en) | Film-chip complex, method of manufacturing film-chip complex and display device having the same | |
| CN100414364C (en) | display device | |
| EP3698211A1 (en) | Display substrate edge patterning and metallization | |
| US11793040B2 (en) | Display device | |
| KR101002307B1 (en) | LCD and its manufacturing method | |
| US8111367B2 (en) | Display device | |
| CN111712758A (en) | System and method for embedding driver ICs in LCD display substrates | |
| KR20070102048A (en) | LCD Display | |
| WO2017138443A1 (en) | Semiconductor device and display device | |
| KR100831300B1 (en) | Line on glass type liquid crystal display panel and manufacturing method thereof | |
| JP2019008106A (en) | Array substrate and display panel including array substrate | |
| KR20110046887A (en) | Display | |
| KR101147260B1 (en) | Liquid Crystal Display and Fabricating Method thereof | |
| JP2011233624A (en) | Semiconductor element and electronic apparatus including the semiconductor element | |
| JP2017143128A (en) | Connection structure using anisotropic conductive film | |
| JP7506504B2 (en) | Display device | |
| KR101869101B1 (en) | Liquid crystal display device | |
| KR20140143605A (en) | Organic Light-Emitting Diode Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20211026 |