JP2019165433A - Bidirectional transmission system, serializer circuit, deserializer circuit, and automobile - Google Patents
Bidirectional transmission system, serializer circuit, deserializer circuit, and automobile Download PDFInfo
- Publication number
- JP2019165433A JP2019165433A JP2019008749A JP2019008749A JP2019165433A JP 2019165433 A JP2019165433 A JP 2019165433A JP 2019008749 A JP2019008749 A JP 2019008749A JP 2019008749 A JP2019008749 A JP 2019008749A JP 2019165433 A JP2019165433 A JP 2019165433A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- serial data
- transmission path
- control signal
- differential transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 142
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 claims description 20
- 230000006870 function Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、双方向伝送に関する。 The present invention relates to bidirectional transmission.
複数の半導体デバイス間で、データを高速伝送するために、差動シリアルインタフェースが広く用いられる。特に、CDR(Clock Data Recovery)方式を採用するクロックレス伝送では、シリアルデータにクロックを埋め込んで伝送することにより、単一の差動ラインを利用して、データを高速伝送可能である。 In order to transmit data at high speed between a plurality of semiconductor devices, a differential serial interface is widely used. In particular, in clockless transmission employing a CDR (Clock Data Recovery) method, data can be transmitted at high speed using a single differential line by embedding a clock in serial data.
このような差動シリアルインタフェースの用途は広がりを見せており、たとえば自動車における車載機器間のデータ伝送にも、差動シリアルインタフェースが用いられる。特許文献1には、1本の伝送路で、双方向伝送可能なAC結合のインタフェースが開示される。 Applications of such a differential serial interface are spreading, and for example, a differential serial interface is also used for data transmission between in-vehicle devices in an automobile. Patent Document 1 discloses an AC-coupled interface capable of bidirectional transmission on a single transmission line.
車載用途における伝送距離は、5mを超える場合もある。このような長距離伝送では、伝送路の寄生抵抗や寄生容量が形成するローパスフィルタの影響が無視できなくなり、伝送されるシリアル信号の高周波成分が減衰する。そのため、受信側において観測される波形の歪みが顕著となる。伝送路における波形歪みの問題を解決するために、送信側にプリエンファシス回路が導入される。プリエンファシス回路は、伝送路において減衰する高周波成分を送信側で強調する。 The transmission distance for in-vehicle use may exceed 5 m. In such long-distance transmission, the influence of the low-pass filter formed by the parasitic resistance and parasitic capacitance of the transmission path cannot be ignored, and the high-frequency component of the transmitted serial signal is attenuated. Therefore, the waveform distortion observed on the receiving side becomes significant. In order to solve the problem of waveform distortion in the transmission path, a pre-emphasis circuit is introduced on the transmission side. The pre-emphasis circuit emphasizes a high-frequency component that attenuates in the transmission path on the transmission side.
プリエンファシス回路の動作パラメータは、伝送路の特性に応じて最適化する必要がある。ある伝送路において最適化されたプリエンファシスの設定を他の伝送路に適用することは難しく、差動シリアルインタフェースを搭載するセット(プラットフォーム)の設計者は、セット毎に基板やケーブルの特性に応じて、プリエンファシス回路の設定を調節する必要があった。この調整は容易ではなく、セットの設計時間の長期化、コスト増加の要因となる。 The operating parameters of the pre-emphasis circuit need to be optimized according to the characteristics of the transmission path. It is difficult to apply optimized pre-emphasis settings in one transmission line to other transmission lines, and the designer of a set (platform) equipped with a differential serial interface depends on the characteristics of the board and cable for each set. Therefore, it was necessary to adjust the setting of the pre-emphasis circuit. This adjustment is not easy, and increases the set design time and increases the cost.
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、回路の動作パラメータを自動で最適化可能な双方向伝送システムの提供にある。 The present invention has been made in such a situation, and one exemplary object of an embodiment thereof is to provide a bidirectional transmission system capable of automatically optimizing the operation parameters of a circuit.
本発明のある態様は双方向伝送システムに関する。双方向伝送システムは、差動伝送路を介して接続される第1回路および第2回路を備える。第1回路は、差動伝送路の一端とカップリングされ、第1シリアルデータに応じて差動伝送路を駆動する第1ドライバと、差動伝送路の一端とカップリングされ、第2回路から送信された第2シリアルデータを受信する第1レシーバと、第2シリアルデータに含まれる制御信号にもとづいて、第1ドライバの動作パラメータを設定するコントローラと、を備える。第2回路は、差動伝送路の他端とカップリングされ、第1回路から送信された第1シリアルデータを受信する第2レシーバと、第2レシーバが受信した第1シリアルデータの誤り率が低下するように制御信号を生成する自動調整回路と、差動伝送路の他端とカップリングされ、制御信号を含む第2シリアルデータに応じて差動伝送路を駆動する第2ドライバと、を備える。 One embodiment of the present invention relates to a bidirectional transmission system. The bidirectional transmission system includes a first circuit and a second circuit connected via a differential transmission path. The first circuit is coupled to one end of the differential transmission path, coupled to the first driver for driving the differential transmission path in accordance with the first serial data, and to one end of the differential transmission path, and from the second circuit. A first receiver that receives the transmitted second serial data; and a controller that sets operating parameters of the first driver based on a control signal included in the second serial data. The second circuit is coupled to the other end of the differential transmission line, and receives a first serial data transmitted from the first circuit, and an error rate of the first serial data received by the second receiver. An automatic adjustment circuit for generating a control signal so as to decrease, and a second driver coupled to the other end of the differential transmission path and driving the differential transmission path in accordance with second serial data including the control signal, Prepare.
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described components, or a conversion of the expression of the present invention between methods, apparatuses, and the like is also effective as an aspect of the present invention.
本発明のある態様によれば、回路の動作パラメータを自動で最適化できる。 According to an aspect of the present invention, the operation parameters of the circuit can be automatically optimized.
(実施の形態の概要)
本明細書に開示される一実施の形態は、双方向伝送システムに関する。双方向伝送システムは、差動伝送路を介して接続される第1回路および第2回路を備える。第1回路は、差動伝送路の一端とカップリングされ、第1シリアルデータに応じて差動伝送路を駆動する第1ドライバと、差動伝送路の一端とカップリングされ、第2回路から送信された第2シリアルデータを受信する第1レシーバと、第2シリアルデータに含まれる制御信号にもとづいて、第1ドライバの動作パラメータを設定するコントローラと、を備える。第2回路は、差動伝送路の他端とカップリングされ、第1回路から送信された第1シリアルデータを受信する第2レシーバと、第2レシーバが受信した第1シリアルデータの誤り率が低下するように制御信号を生成する自動調整回路と、差動伝送路の他端とカップリングされ、制御信号を含む第2シリアルデータに応じて差動伝送路を駆動する第2ドライバと、を備える。
(Outline of the embodiment)
One embodiment disclosed herein relates to a bidirectional transmission system. The bidirectional transmission system includes a first circuit and a second circuit connected via a differential transmission path. The first circuit is coupled to one end of the differential transmission path, coupled to the first driver for driving the differential transmission path in accordance with the first serial data, and to one end of the differential transmission path, and from the second circuit. A first receiver that receives the transmitted second serial data; and a controller that sets operating parameters of the first driver based on a control signal included in the second serial data. The second circuit is coupled to the other end of the differential transmission line, and receives a first serial data transmitted from the first circuit, and an error rate of the first serial data received by the second receiver. An automatic adjustment circuit for generating a control signal so as to decrease, and a second driver coupled to the other end of the differential transmission path and driving the differential transmission path in accordance with second serial data including the control signal, Prepare.
この態様によると、第2回路において、受信した第1シリアルデータの誤り率を監視し、誤り率が低下するように制御信号を第1回路にフィードバックすることにより、第1ドライバの動作パラメータを自動最適化できる。 According to this aspect, in the second circuit, the error rate of the received first serial data is monitored, and the control signal is fed back to the first circuit so that the error rate is lowered, so that the operation parameter of the first driver is automatically set. Can be optimized.
なお、誤り率は、一般的には、所定の時間区間の間に送られる、符号(ビットやシンボル)の総数に対する、誤った符号(ビットやシンボル)の数の比率をいうが、本明細書においてはより広義に捉えることができ、通信の品質を示す指標を広く誤り率と総称する。たとえば、所定の時間区間の間に送られる符号の総数が一定の場合には、誤った符号の数を、誤り率として扱うことができる。 The error rate generally refers to the ratio of the number of erroneous codes (bits or symbols) to the total number of codes (bits or symbols) transmitted during a predetermined time interval. Can be understood in a broader sense, and an index indicating the quality of communication is generally referred to as an error rate. For example, when the total number of codes sent during a predetermined time interval is constant, the number of erroneous codes can be treated as an error rate.
第1ドライバは、差動伝送路を伝送する信号の振幅が調節可能であり、制御信号は、振幅を制御するためのデータを含んでもよい。これにより、伝送線路の状態に応じて、差動信号の振幅が最適化され、誤り率を改善できる。 The first driver may adjust the amplitude of a signal transmitted through the differential transmission path, and the control signal may include data for controlling the amplitude. Thereby, the amplitude of the differential signal is optimized according to the state of the transmission line, and the error rate can be improved.
第1ドライバは、プリエンファシス機能を有し、プリエンファシス量および波形の少なくとも一方が調節可能であり、制御信号は、プリエンファシス機能を制御するためのデータを含んでもよい。これにより、伝送線路の状態に応じて、プリエンファシス機能のパラメータが最適化され、誤り率を改善できる。 The first driver has a pre-emphasis function, at least one of a pre-emphasis amount and a waveform is adjustable, and the control signal may include data for controlling the pre-emphasis function. Thereby, the parameters of the pre-emphasis function are optimized according to the state of the transmission line, and the error rate can be improved.
第1ドライバは、デエンファシス機能を有し、デエンファシス量および波形の少なくとも一方が調節可能であり、制御信号は、デエンファシス機能を制御するためのデータを含んでもよい。これにより、伝送線路の状態に応じて、デエンファシス機能のパラメータが最適化され、誤り率を改善できる。 The first driver has a de-emphasis function, at least one of a de-emphasis amount and a waveform is adjustable, and the control signal may include data for controlling the de-emphasis function. Thereby, the parameter of the de-emphasis function is optimized according to the state of the transmission line, and the error rate can be improved.
第2レシーバはイコライザ機能を備えてもよい。自動調整回路は、第2レシーバが受信した第1シリアルデータの誤り率が低下するように第2レシーバのイコライザ機能を調節してもよい。これにより、伝送線路の状態に応じて、イコライザ機能のパラメータが最適化され、誤り率を改善できる。 The second receiver may have an equalizer function. The automatic adjustment circuit may adjust the equalizer function of the second receiver so that the error rate of the first serial data received by the second receiver is reduced. Thereby, the parameter of the equalizer function is optimized according to the state of the transmission line, and the error rate can be improved.
自動調整回路は、イコライザ機能の調節後に、制御信号によって第1回路の第1ドライバの動作パラメータを調節してもよい。 The automatic adjustment circuit may adjust the operation parameter of the first driver of the first circuit according to the control signal after adjusting the equalizer function.
第1シリアルデータは第1回路において所定の方式で符号化されており、自動調整回路は、受信した第1シリアルデータが正しいシンボルでないとき、誤りと判定してもよい。これにより、伝送されるシリアルデータ自体の値と無関係に、誤り率を検出できる。所定の方式は、8b/10bであってもよい。 The first serial data is encoded by a predetermined method in the first circuit, and the automatic adjustment circuit may determine that the received first serial data is not correct when it is not a correct symbol. As a result, the error rate can be detected regardless of the value of the serial data itself transmitted. The predetermined method may be 8b / 10b.
本明細書の一実施の形態には、差動伝送路を介してデシリアライザ回路と接続されて双方向伝送システムを構成するシリアライザ回路が開示される。デシリアライザ回路は、差動伝送路の一端とカップリングされ、シリアライザ回路から送信された第1シリアルデータを受信する第2レシーバと、第2レシーバが受信した第1シリアルデータの誤り率が低下するように制御信号を生成する自動調整回路と、差動伝送路の一端とカップリングされ、制御信号を含む第2シリアルデータに応じて差動伝送路を駆動する第2ドライバと、を備える。シリアライザ回路は、差動伝送路の他端とカップリングされ、第1シリアルデータに応じて差動伝送路を駆動する第1ドライバと、差動伝送路の他端とカップリングされ、デシリアライザ回路から送信された第2シリアルデータを受信する第1レシーバと、第2シリアルデータに含まれる制御信号にもとづいて、第1ドライバの動作パラメータを設定するコントローラと、を備える。 One embodiment of the present specification discloses a serializer circuit that is connected to a deserializer circuit via a differential transmission path to form a bidirectional transmission system. The deserializer circuit is coupled to one end of the differential transmission path, and the second receiver that receives the first serial data transmitted from the serializer circuit and the error rate of the first serial data received by the second receiver are reduced. And an automatic adjustment circuit for generating a control signal and a second driver coupled to one end of the differential transmission path and driving the differential transmission path in accordance with the second serial data including the control signal. The serializer circuit is coupled to the other end of the differential transmission path, coupled to the first driver that drives the differential transmission path in accordance with the first serial data, and to the other end of the differential transmission path. A first receiver that receives the transmitted second serial data; and a controller that sets operating parameters of the first driver based on a control signal included in the second serial data.
本明細書の一実施の形態には、差動伝送路を介してシリアライザ回路と接続されて双方向伝送システムを構成するデシリアライザ回路が開示される。シリアライザ回路は、差動伝送路の一端とカップリングされ、第1シリアルデータに応じて差動伝送路を駆動する第1ドライバと、差動伝送路の一端とカップリングされ、デシリアライザ回路から送信された第2シリアルデータを受信する第1レシーバと、第2シリアルデータに含まれる制御信号にもとづいて、第1ドライバの動作パラメータを設定するコントローラと、を備える。デシリアライザ回路は、差動伝送路の他端とカップリングされ、シリアライザ回路から送信された第1シリアルデータを受信する第2レシーバと、第2レシーバが受信した第1シリアルデータの誤り率が低下するように制御信号を生成する自動調整回路と、差動伝送路の他端とカップリングされ、制御信号を含む第2シリアルデータに応じて差動伝送路を駆動する第2ドライバと、を備える。 One embodiment of the present specification discloses a deserializer circuit that is connected to a serializer circuit via a differential transmission path to form a bidirectional transmission system. The serializer circuit is coupled to one end of the differential transmission path, coupled to the first driver for driving the differential transmission path in accordance with the first serial data, and one end of the differential transmission path, and transmitted from the deserializer circuit. A first receiver that receives the second serial data, and a controller that sets operating parameters of the first driver based on a control signal included in the second serial data. The deserializer circuit is coupled to the other end of the differential transmission path, and the error rate of the second receiver that receives the first serial data transmitted from the serializer circuit and the first serial data received by the second receiver is reduced. Thus, an automatic adjustment circuit for generating a control signal and a second driver coupled to the other end of the differential transmission path and driving the differential transmission path in accordance with second serial data including the control signal are provided.
所定の方式は、8b/10bであってもよい。 The predetermined method may be 8b / 10b.
本明細書の一実施の形態には自動車が開示される。自動車は、カメラと、プロセッサと、カメラとプロセッサの間に設けられる上述の双方向伝送システムと、を備えてもよい。 An automobile is disclosed in an embodiment of the present specification. The automobile may include a camera, a processor, and the above-described bidirectional transmission system provided between the camera and the processor.
(実施の形態)
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(Embodiment)
The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. Including the case of being indirectly connected through other members that do not substantially affect the state of connection, or do not impair the functions and effects achieved by the combination thereof.
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
<双方向伝送システム100の構成>
図1は、実施の形態に係る双方向伝送システム100のブロック図である。双方向伝送システム100は、差動伝送路102を介して接続される第1回路200および第2回路300を備える。第1回路200は、差動伝送路102の対応する一端と、キャパシタC1P/C1Nを介して結合され、第2回路300は、差動伝送路102の対応する一端と、キャパシタC2P/C2Nを介して結合される。
<Configuration of
FIG. 1 is a block diagram of a
第1回路200と第2回路300は、双方向にシリアル伝送可能であるが、第1回路200から第2回路300への伝送レートと、第2回路300から第1回路200への伝送レートと、は異なっていてよい。たとえば第1回路200から第2回路300へは、画像データなどの大容量データを数Gbpsで伝送し、第2回路300から第1回路200へは、第1回路200あるいは第1回路200に接続される他の回路を制御するためのデータが、数十Mbpsで伝送される。
The
<第1回路200の構成>
第1回路200は、第1ドライバ202、第1レシーバ204、コントローラ206、パラレルシリアル変換器210、シリアルパラレル変換器212を備える。
<Configuration of
The
第1回路200の内部(あるいは外部)において、第2回路300に送信すべき第1パラレルデータD1PTXが生成される。第1パラレルデータD1PTXの内容は特に限定されず、画像データやオーディオデータ、あるいはその他のデータを含みうる。パラレルシリアル変換器210は、第1パラレルデータD1PTXを第1シリアルデータD1STXに変換する。第1ドライバ202は、差動伝送路102の一端とキャパシタを介してACカップリングされ、第1シリアルデータD1STXに応じて差動伝送路102を駆動する。かくして第1シリアルデータD1Sが、第1回路200から第2回路300に送信される。
Inside the first circuit 200 (or outside), first parallel data D1P TX to be transmitted to the
また、第2回路300から第1回路200へは、第2シリアルデータD2Sが送信される。第1レシーバ204は、差動伝送路102の一端とカップリングされ、第2回路300から送信された第2シリアルデータD2Sを受信する。
The second serial data D2S is transmitted from the
コントローラ206は、第2シリアルデータD2Sに含まれる制御信号CTRL1にもとづいて、第1ドライバ202の動作パラメータPRMを設定する。具体的には、受信した第2シリアルデータD2SRXは、シリアルパラレル変換器212によって第2パラレルデータD2PRXに変換され、第2パラレルデータD2PRXから制御信号CTRL1が抽出してもよい。以上が第1回路200の構成である。
The
<第2回路300の構成>
続いて第2回路300の構成を説明する。第2回路300は、第2レシーバ302、自動調整回路304、第2ドライバ306、シリアルパラレル変換器310、パラレルシリアル変換器312を含む。
<Configuration of
Next, the configuration of the
第2レシーバ302は、差動伝送路102の他端とカップリングされ、第1回路200から送信された第1シリアルデータD1Sを受信する。シリアルパラレル変換器310は、第2レシーバ302が受信した第1シリアルデータD1SRXを第1パラレルデータD1PRXに変換する。第1パラレルデータD1PRXは、図示しない回路ブロックへと供給される。
The
自動調整回路304は、第2レシーバ302が受信した第1シリアルデータD1SRXを監視し、その誤り率が低下するように制御信号CTRL1を生成する。
The
パラレルシリアル変換器312は、制御信号CTRL1を受け、それを含む第2シリアルデータD2STXに変換する。第2ドライバ306は、差動伝送路102の他端とカップリングされ、制御信号CTRL1を含む第2シリアルデータD2STXに応じて差動伝送路102を駆動する。以上が第2回路300の構成である。
The parallel-
<双方向伝送システム100の動作>
図2は、図1の双方向伝送システム100の動作を説明するフローチャートである。双方向伝送システム100が起動すると、自動調整モードにセットされ(S100)、第1回路200および第2回路300のパラメータが初期化される。
<Operation of
FIG. 2 is a flowchart for explaining the operation of the
第1回路200は、第2回路300に対して、第1シリアルデータD1STXを伝送する(S104)。この伝送は、ある時間区間にわたり発生する。第1シリアルデータD1STXは、コントローラ206が生成する自動調整用の自動調整用のデータシーケンスを、パラレルシリアル変換器210によってシリアルデータに変換することにより生成してもよい。
The
第2回路300において、自動調整回路304は、第2レシーバ302が受信した第1シリアルデータD1SRXの誤り率ERを取得する(S106)。
In the
自動調整回路304は、誤り率ERを許容されるしきい値THと比較する(S108)。そして誤り率ERがしきい値THより低ければ(S108のY)、自動調整モードを終了する(S110)。反対に、誤り率ERがしきい値THより高ければ(S108のN)、制御信号CTRL1を生成する(S110)。
The
制御信号CTRL1を含む第2シリアルデータD2Sが、第2回路300から第1回路200に伝送される(S112)。第1回路200は、受信した第2シリアルデータD2Sに含まれる制御信号CTRL1にもとづいて、第1ドライバ202の動作パラメータを更新する(S112)。そして処理S104に戻る。
The second serial data D2S including the control signal CTRL1 is transmitted from the
図3は、図1の双方向伝送システム100の動作を示すタイムチャートである。1回目の伝送期間T1において、第1シリアルデータD1Sが伝送され、その区間の誤り率ER1が測定される。このときの誤り率ER1はしきい値THより高いため、新たな制御信号CTRL1が第2回路300から第1回路200にフィードバックされ、第1ドライバ202の動作パラメータが変化する。
FIG. 3 is a time chart showing the operation of the
続いて、2回目の伝送期間T2においても第1シリアルデータD1Sが伝送され、その区間の誤り率ER2が測定される。このときの誤り率ER2もしきい値THより高いため、新たな制御信号CTRL1が第2回路300から第1回路200にフィードバックされ、第1ドライバ202の動作パラメータがさらに変化する。
Subsequently, in the second transmission period T 2 is the first serial data D1S are transmitted, error rate ER 2 of the section is measured. Higher than the error rate ER 2 also threshold TH at this time, a new control signal CTRL1 is fed back from the
この動作を繰り返すことにより、誤り率ERが徐々に低下していく。N回目の伝送区間TNにおいて誤り率ERがしきい値THより低くなると、自動調整が完了する。自動調整が完了すると、そのときの動作パラメータがメモリに保持され、通常の伝送モードに移行する。 By repeating this operation, the error rate ER gradually decreases. When the error rate ER becomes lower than the threshold value TH in the Nth transmission section TN , the automatic adjustment is completed. When the automatic adjustment is completed, the operation parameters at that time are held in the memory, and the normal transmission mode is entered.
以上が双方向伝送システム100の動作である。この双方向伝送システム100によれば、第2回路300において、受信した第1シリアルデータD1SRXの誤り率を監視し、誤り率が低下するように制御信号CTRL1を第1回路200にフィードバックすることにより、第1ドライバ2202の動作パラメータを自動最適化できる。これによりセットの設計者を、トライアンドエラーでパラメータを最適化する作業から解放することができる。
The above is the operation of the
<ドライバの動作パラメータ>
図4は、第1ドライバ202の動作パラメータを説明する図である。図4には、第1ドライバ202の出力波形(非反転出力VOUTP)が示される。
<Driver operating parameters>
FIG. 4 is a diagram for explaining the operation parameters of the
第1ドライバ202は、差動伝送路102を伝搬する差動信号の振幅VAMPを調節可能に構成される。第1ドライバ202の動作パラメータのひとつはこの振幅VAMPであり、制御信号CTRL1は、振幅を制御するための第1データを含む。第1データは、振幅レベルVAMPを規定する多階調データであってもよい。あるいは第1データは、現在の振幅レベルVAMPから増加させるか、低下させるかを指示する2値のデータであってもよい。
The
また第1ドライバ202は、プリエンファシス機能を備える。第1ドライバ202の動作パラメータのひとつはプリエンファシス量VPEであってもよく、制御信号CTRL1は、プリエンファシス量VPEを制御するための第2データを含む。また第1ドライバ202の動作パラメータのひとつはプリエンファシスPEの波形であってもよく、波形を規定するパラメータとしては、時定数τが例示される。制御信号CTRL1は、時定数τを制御するための第3データを含んでもよい。
The
一実施例において、自動調整回路304ははじめに、プリエンファシスに関するパラメータ(VPE、τ)を初期値に固定しておき、振幅VAMPを初期値から徐々に増大させていってもよい。そして、振幅VAMPがある値に到達しても、依然として誤り率ERがしきい値THより高い場合には、振幅VAMPをその状態で固定し、プリエンファシスに関するパラメータのひとつ(たとえばプリエンファシス量VPE)を増加させていってもよい。そしてプリエンファシス量VPEがある値に到達しても、依然として誤り率ERがしきい値THより高い場合には、プリエンファシス量VPEをその状態で固定し、残りのパラメータ(時定数τ)を変化させてもよい。
In one embodiment, the
なお自動調整回路304による動作パラメータの最適化の方法は、特に限定されず、山登り法をはじめとする公知の最適解の探索アルゴリズムを用いることができる。
The method of optimizing the operation parameter by the
<誤り率の検出>
第1回路200において、第1シリアルデータD1Sは、所定の方式で符号化される。自動調整回路304は、受信した第1シリアルデータD1SRXが正しいシンボルでないとき、誤りと判定してもよい。たとえば符号化には、8b10bを用いることができる。この場合、00h〜FFhの8ビットのデータは、D00.0〜D31.7と命名される32通りのシンボルで表される。受信側において、受信したデータが、D00.0〜D31.7のいずれでも無い場合に、誤りと判定することができる。この方法によれば、伝送される8ビットのデータに依存せずに、誤り検出が可能となる。
<Error rate detection>
In the
<変形例1>
図5は、変形例1に係る双方向伝送システム100Aのブロック図である。この変形例において、第2回路300Aの第2レシーバ302Aはイコライザ機能を備え、イコライザのパラメータは、制御信号CTRL2に応じて制御可能である。自動調整回路304Aは、誤り率が低下するように、制御信号CTRL1に加えて、制御信号CTRL2を最適化する。
<Modification 1>
FIG. 5 is a block diagram of a
変形例1において、自動調整回路304は、第2レシーバ302Aのイコライザのパラメータを変化させ、それでの誤り率がしきい値より高い場合に、第1ドライバ202の動作パラメータを変化させてもよい。
In the first modification, the
<用途>
続いて、双方向伝送システム100の用途を説明する。図6は、双方向伝送システム100を備える画像処理システム400のブロック図である。
<Application>
Next, the application of the
画像処理システム400は、複数のカメラ402と、SOC(System on Chip)404とを備える。SOC404は、複数のカメラ402から得られた画像データIMGに対して、所定の画像処理を施す。またSOC404は、複数のカメラ402に対して、それらを制御するための信号(カメラ制御信号)を供給する。たとえば複数のカメラ402の撮像タイミングは、カメラ制御信号のひとつである同期信号SYNCにもとづいて同期がとられる。図6には2個のカメラを示すが、より多くのカメラ402が設けられてもよいし、カメラは1個でもよい。
The
カメラ402とSOC404の距離が遠い場合、カメラ402が内蔵するインタフェース回路では、SOC404に対して画像データIMGを正確に送信することが難しい。反対に、SOC404が内蔵するインタフェース回路では、カメラ402に対してカメラ制御信号を正確に伝送することが難しい。このような用途において、上述の双方向伝送システム100が好適に利用できる。
When the distance between the
双方向伝送システム406は、カメラ402とSOC404の間に設けられ、上述の双方向伝送システム100のアーキテクチャを用いて構成されている。双方向伝送システム406は、カメラ402の画像データIMGを、第1シリアルデータD1SとしてSOC404に伝送する。また双方向伝送システム100は、同期信号SYNCを含む第2シリアルデータD2Sをカメラ402に送信する。
The
双方向伝送システム406は、シリアライザ回路410、デシリアライザ回路420、差動伝送路430を備える。シリアライザ回路410は、第1回路200に相当し、デシリアライザ回路420は第2回路300に相当し、差動伝送路430は差動伝送路102に相当する。
The
通常の動作モードにおいてシリアライザ回路410は、カメラ402からの画像データIMGを受け、第1シリアルデータD1Sに変換して、デシリアライザ回路420に送信する。デシリアライザ回路420は、第1シリアルデータD1Sを受信し、画像データIMGをSOC404に供給する。
In the normal operation mode, the
また通常の動作モードにおいてデシリアライザ回路420は、SOC404からのカメラ制御信号(同期信号SYNC)を受け、それを第2シリアルデータD2Sに変換して、シリアライザ回路410に送信する。
In the normal operation mode, the
画像処理システム400の起動後、通常動作モードに移行する前に、自動調整モードにセットされる。自動調整モードにおける第1シリアルデータD1Sは、画像データIMGである必要はない。自動調整モードの間、第2シリアルデータD2Sは、制御信号CTRL1を含み、シリアライザ回路410(第1回路200)に内蔵される第1ドライバ202の動作パラメータが最適化される。
After the
図7は、図6の画像処理システム400を備える自動車を示す図である。自動車500は、複数のカメラ402を備える。各カメラ402は、双方向伝送システム406を介してSOC404と接続される。たとえばSOC404は、自動車500の走行状態に応じて、複数のカメラ402を制御するとともに、それらからの画像データを処理する。たとえばSOC404は、バック走行時には、後方のカメラ402Bを有効として、それからの画像を、車載ディスプレイ502に表示する。駐車する際にアラウンドビューモードが選択されると、SOC404は、複数のカメラ402を有効とし、それらから得られる画像を合成し、合成後の画像を車載ディスプレイ502に表示する。
FIG. 7 is a diagram illustrating an automobile including the
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.
<デエンファシス機能>
実施の形態では、第1ドライバ202がプリエンファシス機能を備える場合を説明したが、その限りでなく、デエンファシス機能を備えてもよい。この場合、デエンファシスの動作パラメータを、制御信号CTRL1に応じて変化させればよい。
<De-emphasis function>
In the embodiment, the case where the
<誤り検出>
誤り検出の方法は、8b10bを用いた方法などに限定されない。たとえば、自動調整モードにおいて、第1回路200は、第1シリアルデータD1Sとして、所定のビットシーケンスを送信してもよい。たとえば再現可能な疑似ランダム信号(PRBS:Pseudo Random Binary Sequence)を利用してもよい。第1回路200は、受信したビットシーケンスが、その期待値と一致するか否かを判定し、誤りを検出してもよい。
<Error detection>
The error detection method is not limited to the method using 8b10b. For example, in the automatic adjustment mode, the
<第1ドライバの動作パラメータ>
図4では、第1ドライバの波形を規定するパラメータとして、時定数τを例示したが、その限りでない。図8は、第1ドライバの別の動作パラメータを説明する図である。第1ドライバの出力電圧VOUTPは、ピークレベルVAMP+VPEを維持する期間Tdが調整可能であり、この期間Tdを動作パラメータとしてもよい。すなわち、出力電圧VOUTPの波形が、可変となっている。これにより、出力電圧VOUTPが所定電圧レベルまで減衰するのに要する実効的な時定数τ’を調節することができる。制御信号CTRL1は、ピーク維持時間Tdを制御するための第3データを含んでもよい。この変形例によれば、時定数τを変化させる場合に比べて、回路構成を簡素化することができる。
<Operation parameters of the first driver>
In FIG. 4, the time constant τ is exemplified as the parameter that defines the waveform of the first driver, but the present invention is not limited thereto. FIG. 8 is a diagram for explaining another operation parameter of the first driver. The output voltage V OUTP of the first driver can be adjusted during a period Td during which the peak level V AMP + V PE is maintained, and this period Td may be used as an operation parameter. That is, the waveform of the output voltage V OUTP is variable. As a result, the effective time constant τ ′ required for the output voltage V OUTP to attenuate to the predetermined voltage level can be adjusted. The control signal CTRL1 may include third data for controlling the peak maintenance time Td. According to this modification, the circuit configuration can be simplified as compared with the case where the time constant τ is changed.
<動作パラメータの最適化>
動作パラメータの最適化の手法は、さまざまな変形例が存在しうる。たとえば図8の動作パラメータを最適化する際に、以下の処理を行ってもよい。
<Optimization of operating parameters>
There may be various modifications to the method for optimizing the operating parameters. For example, the following processing may be performed when optimizing the operation parameters of FIG.
自動調整回路304ははじめに、プリエンファシスに関する複数のパラメータ(VPE、VAMP,Td)を初期化する。この状態でBERを測定し、しきい値と比較して良否(pass/fail)を判定する。そしてパス判定であった場合、終了する。
First, the
フェイル判定であった場合、複数のパラメータのひとつ(たとえばVAMP)を、1ステップ変化させる。パス判定が得られればそこで終了する。パス判定が得られない場合、パス判定が得られるまで、別のパラメータVPEとTdを交互に1ステップずつ変化させていく。VPEとTdそれぞれを、所定ステップ数、変化させても、パス判定が得られない場合、VAMPをさらに1ステップ変化させ、その状態で、パス判定が得られるまで、パラメータVPEとTdを交互に1ステップずつ変化させていく。この処理が、VAMPを所定数ステップ変化させるまで繰り返される。 If it is a fail determination, one of a plurality of parameters (for example, V AMP ) is changed by one step. If a pass determination is obtained, the process ends there. If the path determination cannot be obtained, another parameter VPE and Td are alternately changed step by step until the path determination is obtained. If the path determination cannot be obtained even if each of V PE and Td is changed by a predetermined number of steps, V AMP is further changed by one step, and parameters V PE and Td are changed until the path determination is obtained in that state. Change one step at a time alternately. This process is repeated until V AMP is changed by a predetermined number of steps.
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiments, the embodiments merely show one aspect of the principle and application of the present invention. Many variations and modifications of the arrangement are allowed without departing from the spirit of the present invention defined in the scope.
100 双方向伝送システム
102 差動伝送路
200 第1回路
202 第1ドライバ
204 第1レシーバ
206 コントローラ
210 パラレルシリアル変換器
212 シリアルパラレル変換器
300 第2回路
302 第2レシーバ
304 自動調整回路
306 第2ドライバ
310 シリアルパラレル変換器
312 パラレルシリアル変換器
D1P 第1パラレルデータ
D1S 第1シリアルデータ
CTRL 制御信号
D2S 第2シリアルデータ
400 画像処理システム
402 カメラ
404 SOC
406 双方向伝送システム
410 シリアライザ回路
420 デシリアライザ回路
430 差動伝送路
500 自動車
502 車載ディスプレイ
DESCRIPTION OF
406
Claims (18)
前記第1回路は、
前記差動伝送路の一端とカップリングされ、第1シリアルデータに応じて前記差動伝送路を駆動する第1ドライバと、
前記差動伝送路の前記一端とカップリングされ、前記第2回路から送信された第2シリアルデータを受信する第1レシーバと、
前記第2シリアルデータに含まれる制御信号にもとづいて、前記第1ドライバの動作パラメータを設定するコントローラと、
を備え、
前記第2回路は、
前記差動伝送路の他端とカップリングされ、前記第1回路から送信された前記第1シリアルデータを受信する第2レシーバと、
前記第2レシーバが受信した前記第1シリアルデータの誤り率が低下するように前記制御信号を生成する自動調整回路と、
前記差動伝送路の前記他端とカップリングされ、前記制御信号を含む前記第2シリアルデータに応じて前記差動伝送路を駆動する第2ドライバと、
を備えることを特徴とする双方向伝送システム。 Comprising a first circuit and a second circuit connected via a differential transmission line;
The first circuit includes:
A first driver coupled to one end of the differential transmission path and driving the differential transmission path according to first serial data;
A first receiver coupled to the one end of the differential transmission path and receiving second serial data transmitted from the second circuit;
A controller for setting operating parameters of the first driver based on a control signal included in the second serial data;
With
The second circuit includes:
A second receiver coupled to the other end of the differential transmission path and receiving the first serial data transmitted from the first circuit;
An automatic adjustment circuit for generating the control signal so that an error rate of the first serial data received by the second receiver is reduced;
A second driver coupled to the other end of the differential transmission path and driving the differential transmission path in response to the second serial data including the control signal;
A bidirectional transmission system comprising:
前記制御信号は、前記振幅を制御するためのデータを含むことを特徴とする請求項1に記載の双方向伝送システム。 The first driver is capable of adjusting an amplitude of a signal transmitted through the differential transmission path,
The bidirectional transmission system according to claim 1, wherein the control signal includes data for controlling the amplitude.
前記制御信号は、前記プリエンファシス機能を制御するためのデータを含むことを特徴とする請求項1または2に記載の双方向伝送システム。 The first driver has a pre-emphasis function, and at least one of a pre-emphasis amount and a waveform is adjustable,
The bidirectional transmission system according to claim 1, wherein the control signal includes data for controlling the pre-emphasis function.
前記制御信号は、前記デエンファシス機能を制御するためのデータを含むことを特徴とする請求項1または2に記載の双方向伝送システム。 The first driver has a de-emphasis function, and at least one of a de-emphasis amount and a waveform is adjustable,
The bidirectional transmission system according to claim 1, wherein the control signal includes data for controlling the de-emphasis function.
前記自動調整回路は、前記第1シリアルデータの誤り率が低下するように前記第2レシーバのイコライザ機能を調節することを特徴とする請求項1から4のいずれかに記載の双方向伝送システム。 The second receiver has an equalizer function;
5. The bidirectional transmission system according to claim 1, wherein the automatic adjustment circuit adjusts an equalizer function of the second receiver so that an error rate of the first serial data is lowered. 6.
前記自動調整回路は、受信した前記第1シリアルデータが正しいシンボルでないとき、誤りと判定することを特徴とする請求項1から6のいずれかに記載の双方向伝送システム。 The first serial data is encoded in a predetermined manner in the first circuit;
7. The bidirectional transmission system according to claim 1, wherein the automatic adjustment circuit determines that an error occurs when the received first serial data is not a correct symbol.
前記デシリアライザ回路は、
前記差動伝送路の一端とカップリングされ、前記シリアライザ回路から送信された第1シリアルデータを受信する第2レシーバと、
前記第2レシーバが受信した前記第1シリアルデータの誤り率が低下するように制御信号を生成する自動調整回路と、
前記差動伝送路の前記一端とカップリングされ、前記制御信号を含む第2シリアルデータに応じて前記差動伝送路を駆動する第2ドライバと、
を備え、
前記シリアライザ回路は、
前記差動伝送路の他端とカップリングされ、前記第1シリアルデータに応じて前記差動伝送路を駆動する第1ドライバと、
前記差動伝送路の前記他端とカップリングされ、前記デシリアライザ回路から送信された前記第2シリアルデータを受信する第1レシーバと、
前記第2シリアルデータに含まれる前記制御信号にもとづいて、前記第1ドライバの動作パラメータを設定するコントローラと、
を備えることを特徴とするシリアライザ回路。 A serializer circuit that is connected to a deserializer circuit via a differential transmission path to form a bidirectional transmission system,
The deserializer circuit is
A second receiver coupled to one end of the differential transmission path and receiving first serial data transmitted from the serializer circuit;
An automatic adjustment circuit for generating a control signal so that an error rate of the first serial data received by the second receiver is reduced;
A second driver coupled to the one end of the differential transmission path and driving the differential transmission path in response to second serial data including the control signal;
With
The serializer circuit is
A first driver coupled to the other end of the differential transmission path and driving the differential transmission path according to the first serial data;
A first receiver coupled to the other end of the differential transmission path and receiving the second serial data transmitted from the deserializer circuit;
A controller for setting operation parameters of the first driver based on the control signal included in the second serial data;
A serializer circuit comprising:
前記制御信号は、前記振幅を制御するためのデータを含むことを特徴とする請求項9に記載のシリアライザ回路。 The first driver is capable of adjusting an amplitude of a signal transmitted through the differential transmission path,
The serializer circuit according to claim 9, wherein the control signal includes data for controlling the amplitude.
前記制御信号は、前記プリエンファシス機能を制御するためのデータを含むことを特徴とする請求項9または10に記載のシリアライザ回路。 The first driver has a pre-emphasis function, and at least one of a pre-emphasis amount and a waveform is adjustable,
The serializer circuit according to claim 9, wherein the control signal includes data for controlling the pre-emphasis function.
前記制御信号は、前記デエンファシス機能を制御するためのデータを含むことを特徴とする請求項9または10に記載のシリアライザ回路。 The first driver has a de-emphasis function, and at least one of a de-emphasis amount and a waveform is adjustable,
11. The serializer circuit according to claim 9, wherein the control signal includes data for controlling the de-emphasis function.
前記シリアライザ回路は、
前記差動伝送路の一端とカップリングされ、第1シリアルデータに応じて前記差動伝送路を駆動する第1ドライバと、
前記差動伝送路の前記一端とカップリングされ、前記デシリアライザ回路から送信された第2シリアルデータを受信する第1レシーバと、
前記第2シリアルデータに含まれる制御信号にもとづいて、前記第1ドライバの動作パラメータを設定するコントローラと、
を備え、
前記デシリアライザ回路は、
前記差動伝送路の他端とカップリングされ、前記シリアライザ回路から送信された前記第1シリアルデータを受信する第2レシーバと、
前記第2レシーバが受信した前記第1シリアルデータの誤り率が低下するように制御信号を生成する自動調整回路と、
前記差動伝送路の前記他端とカップリングされ、前記制御信号を含む前記第2シリアルデータに応じて前記差動伝送路を駆動する第2ドライバと、
を備えることを特徴とするデシリアライザ回路。 A deserializer circuit that is connected to a serializer circuit via a differential transmission path to form a bidirectional transmission system,
The serializer circuit is
A first driver coupled to one end of the differential transmission path and driving the differential transmission path according to first serial data;
A first receiver coupled to the one end of the differential transmission path and receiving second serial data transmitted from the deserializer circuit;
A controller for setting operating parameters of the first driver based on a control signal included in the second serial data;
With
The deserializer circuit is
A second receiver coupled to the other end of the differential transmission path and receiving the first serial data transmitted from the serializer circuit;
An automatic adjustment circuit for generating a control signal so that an error rate of the first serial data received by the second receiver is reduced;
A second driver coupled to the other end of the differential transmission path and driving the differential transmission path in response to the second serial data including the control signal;
A deserializer circuit comprising:
前記自動調整回路は、前記第1シリアルデータの誤り率が低下するように前記第2レシーバのイコライザ機能を調節することを特徴とする請求項13に記載のデシリアライザ回路。 The second receiver has an equalizer function;
The deserializer circuit according to claim 13, wherein the automatic adjustment circuit adjusts an equalizer function of the second receiver so that an error rate of the first serial data is lowered.
前記自動調整回路は、受信した前記第1シリアルデータが正しいシンボルでないとき、誤りと判定することを特徴とする請求項13から15のいずれかに記載のデシリアライザ回路。 The first serial data is encoded in a predetermined manner in the serializer circuit,
The deserializer circuit according to any one of claims 13 to 15, wherein the automatic adjustment circuit determines an error when the received first serial data is not a correct symbol.
プロセッサと、
前記カメラと前記プロセッサの間に設けられる請求項1から8のいずれかに記載の双方向伝送システムと、
を備えることを特徴とする自動車。 A camera,
A processor;
The bidirectional transmission system according to any one of claims 1 to 8, provided between the camera and the processor;
An automobile characterized by comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/299,700 US10594518B2 (en) | 2018-03-14 | 2019-03-12 | Bidirectional transmission system |
| DE102019203447.0A DE102019203447A1 (en) | 2018-03-14 | 2019-03-14 | Bidirectional transmission system |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018046511 | 2018-03-14 | ||
| JP2018046511 | 2018-03-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019165433A true JP2019165433A (en) | 2019-09-26 |
Family
ID=68065315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019008749A Pending JP2019165433A (en) | 2018-03-14 | 2019-01-22 | Bidirectional transmission system, serializer circuit, deserializer circuit, and automobile |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019165433A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021125700A (en) * | 2020-01-31 | 2021-08-30 | アンリツ株式会社 | Error rate measurement system and error rate measurement method |
| JP2021149931A (en) * | 2020-03-23 | 2021-09-27 | インテル・コーポレーション | Unidirectional information channel for monitoring bidirectional information channel drift |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250824A (en) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | Semiconductor integrated circuit and data analysis method for the semiconductor integrated circuit |
| JP2009165519A (en) * | 2008-01-11 | 2009-07-30 | Toshiba Corp | Transmission / reception system, signal adjustment method, and X-ray CT apparatus |
| JP2011526465A (en) * | 2008-06-26 | 2011-10-06 | クゥアルコム・インコーポレイテッド | Low power deserializer and demultiplexing method |
| JP2013527643A (en) * | 2010-03-10 | 2013-06-27 | ナショナル セミコンダクター コーポレーション | Data signal transceiver circuit providing simultaneous bi-directional communication over a common conductor pair |
| JP2015177492A (en) * | 2014-03-18 | 2015-10-05 | 株式会社リコー | Communication device and communication system |
| JP2016005115A (en) * | 2014-06-17 | 2016-01-12 | 株式会社リコー | Serial communication circuit and serial communication device |
| JP2017195534A (en) * | 2016-04-21 | 2017-10-26 | 株式会社リコー | Information processing apparatus, serial communication method, and serial communication program |
-
2019
- 2019-01-22 JP JP2019008749A patent/JP2019165433A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250824A (en) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | Semiconductor integrated circuit and data analysis method for the semiconductor integrated circuit |
| JP2009165519A (en) * | 2008-01-11 | 2009-07-30 | Toshiba Corp | Transmission / reception system, signal adjustment method, and X-ray CT apparatus |
| JP2011526465A (en) * | 2008-06-26 | 2011-10-06 | クゥアルコム・インコーポレイテッド | Low power deserializer and demultiplexing method |
| JP2013527643A (en) * | 2010-03-10 | 2013-06-27 | ナショナル セミコンダクター コーポレーション | Data signal transceiver circuit providing simultaneous bi-directional communication over a common conductor pair |
| JP2015177492A (en) * | 2014-03-18 | 2015-10-05 | 株式会社リコー | Communication device and communication system |
| JP2016005115A (en) * | 2014-06-17 | 2016-01-12 | 株式会社リコー | Serial communication circuit and serial communication device |
| JP2017195534A (en) * | 2016-04-21 | 2017-10-26 | 株式会社リコー | Information processing apparatus, serial communication method, and serial communication program |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021125700A (en) * | 2020-01-31 | 2021-08-30 | アンリツ株式会社 | Error rate measurement system and error rate measurement method |
| JP7102450B2 (en) | 2020-01-31 | 2022-07-19 | アンリツ株式会社 | Error rate measurement system and error rate measurement method |
| JP2021149931A (en) * | 2020-03-23 | 2021-09-27 | インテル・コーポレーション | Unidirectional information channel for monitoring bidirectional information channel drift |
| JP7593568B2 (en) | 2020-03-23 | 2024-12-03 | インテル・コーポレーション | A unidirectional information channel for monitoring drift in a bidirectional information channel. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11539556B2 (en) | Methods and circuits for asymmetric distribution of channel equalization between devices | |
| WO2022121386A1 (en) | Signal processing method and apparatus, and communication system | |
| US8155180B2 (en) | Adaptive equalization methods and apparatus | |
| US20100321069A1 (en) | Ac-coupled interface circuit | |
| EP3917100A1 (en) | Controller area network controller and transceiver | |
| US8553752B2 (en) | Method and apparatus for determining a calibration signal | |
| US8428111B2 (en) | Crosstalk emission management | |
| US7319705B1 (en) | Programmable pre-emphasis circuit for serial ATA | |
| WO2022105943A1 (en) | Multi-rate bidirectional transmission system | |
| CN112868186B (en) | Communication system, transmitter and receiver | |
| US8457186B2 (en) | Transceiver system and associated methods and systems | |
| JP2019165433A (en) | Bidirectional transmission system, serializer circuit, deserializer circuit, and automobile | |
| CN110930910A (en) | Method and device for processing signals in display panel | |
| CA2510627A1 (en) | Data transmission apparatus and data transmission method | |
| US11239834B2 (en) | Clockless delay adaptation loop for random data | |
| US7916779B1 (en) | Adaptive decision feedback equalizer for high data rate serial link receiver | |
| JP2020188295A (en) | Receiver circuit, receiver and reception control method | |
| US10594518B2 (en) | Bidirectional transmission system | |
| US11018909B2 (en) | Receiver adaptation using stochastic gradient hill climbing with genetic mutation | |
| US8155179B2 (en) | Adaptive cable equalizer | |
| US20110299578A1 (en) | Data transmitting and receiving method and device for communication and system thereof | |
| JP2010135957A (en) | Waveform equalizer and waveform equalization method, data receiver and data reception method, and computer program | |
| US7769057B2 (en) | High speed serial link output stage having self adaptation for various impairments | |
| US11381431B2 (en) | Receiver and transmitter adaptation using stochastic gradient hill climbing with genetic mutation | |
| CN101998075A (en) | Receiver and method for adjusting intensity of adjustable equalizer of receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230411 |