JP2021528249A - 薄膜構造のレーザー処理方法 - Google Patents

Abstract

基板の表面上に支持された２つ以上の薄膜層のスタックを備え、スタックは基板表面に直交する深さを有する、薄膜構造を提供することと、直接書き込みレーザー技術を使用して、スタックの表面上の所望のカットラインの領域をカバーする走査経路に沿ってレーザービームを走査し、カットラインに沿っておよびスタックの深さを通して少なくとも基板の表面までスタックの材料をアブレーションすることにより、スタックの深さを通してカットを形成することと、を含み、ここで、直接書き込みレーザー技術は、１００フェムト秒以下の持続時間、１００〜１５００ｍの範囲の波長でパルスを出力し、５０〜１００，０００ｍＪ／ｃｍ２の範囲のフルエンスを供給する超短パルスレーザーを使用して実装される、薄膜構造を処理する方法。【選択図】図２

Description

（発明の背景）
本発明は、レーザーを使用して薄膜構造を処理する方法に関する。

様々な材料の薄膜層のスタックを備える薄膜構造は、電池などのデバイスの製造において製造される。スタックは通常、ウェーハとも呼ばれる基板上に複数の層を堆積させることによって形成される。利便性と取り扱いの容易さのために、その基板上のスタックは、製造される個々のデバイスの必要な面積よりも非常に大きい面積を有し得る。したがって、デバイス製造のステップには、スタックを、それぞれが個別のデバイスを形成することになるより小さな部品または要素に分離することが含まれる。これは、スタックを通した第１の分離段階および基板をダイシングするための第２の段階など、複数の段階で実行され得る。

従来、分離は、レーザービームからの光が必要な線に対応するようにパターン化されたマスクを通してスタック表面に投射される、シャドウマスキング技術を使用して実行され得る。レーザー光のエネルギーにより、マスクで遮られていない材料が除去され、ウェーハが必要な小さなパーツに分割される。エキシマレーザーは、この目的で一般的に使用される。この技術では、マスクの製造が必要である。また、スタック全体にわたって均一に分離するには、マスク全体に均一な強度の光のフィールドを投影する必要があり、これを達成するのは困難であり得る。

したがって、作製された薄膜スタックから要素を分離するための代替方法が関心となる。

態様および実施形態は、添付の特許請求の範囲に示されている。

本明細書に記載の特定の実施形態の第１の態様によれば、基板の表面に支持された２つ以上の薄膜層のスタックを備える薄膜構造を提供し、スタックは基板表面に直交する深さを有する、ステップと、直接書き込みレーザー技術を使用して、スタックの表面上の所望のアブレーションラインの領域をカバーする走査経路に沿ってレーザービームを走査し、アブレーションラインに沿っておよびスタックの深さを通して少なくとも基板の表面までスタックの材料をアブレーションすることにより、スタックの深さを通してアブレーションを形成するステップと、を含み、ここで、直接書き込みレーザー技術は、１０００フェムト秒以下の持続時間、１００〜１５００ｎｍの範囲の波長でパルスを出力し、５０〜１００，０００ｍＪ／ｃｍ^２の範囲のフルエンスを供給する超短パルスレーザーを使用して実装される、薄膜構造を処理する方法が提供される。次のテキスト（式１）で説明するように計算された、単位面積に入射する平均総エネルギーＥ_Ｔは、１ｘ１０^−６ｍＪ／ｍｍ^２〜１０００ｍＪ／ｍｍ^２である。

本明細書に記載の特定の実施形態の第２の態様によれば、第１の態様による方法を使用して、電池用の要素を薄膜電池層のスタックを備える薄膜構造から隔離するアブレーションを形成することを含む、薄膜電池を製造する方法が提供される。

特定の実施形態のこれらのおよびさらなる態様は、添付の独立請求項および従属請求項に示されている。従属請求項の特徴は互いに組み合わせられ得、独立請求項の特徴は、請求項に明示的に記載されたもの以外の組み合わせで組み合わせられ得ることが理解されよう。さらに、本明細書に記載されるアプローチは、以下に示されるような特定の実施形態に限定されず、本明細書に提示される特徴の任意の適切な組み合わせを含み、企図する。例えば、レーザー加工方法は、必要に応じて以下に記載される様々な特徴のうちの任意の１つ以上を含む、本明細書に記載されるアプローチに従って提供されてもよい。

本発明をよりよく理解するため、および本発明がどのように実施され得るかを示すために、ここで、例として、添付の図面を参照する。

本開示の方法が適用され得る例示的な薄膜スタックの概略断面図を示す。 本開示の方法を実施し得る例示的な装置の概略図を示す。 本開示の方法が適用され得る例示的な薄膜スタックの概略平面図を示す。 本開示による、レーザー直接書き込みプロセスの適用後の図１のスタックの概略断面図を示す。 封入ステップ後の図４のスタックの概略断面図を示す。 電気接続を可能にするためのさらなる処理ステップ後の図５のスタックの概略断面図を示す。 図６のスタックからダイシングされたセルの概略断面図を示す。 導電性トラック層を適用した後の図７のセルの概略断面図を示す。 本開示の例示的な方法を使用した、それぞれ切断の前後の封入された薄膜電池の写真画像を示す。 本開示の例示的な方法を使用した、それぞれ切断の前後の封入された薄膜電池の写真画像を示す。 図９Ｂのような電池から測定された充放電サイクルのグラフを示す。 図１１Ａは、図９Ｂのような電池から測定された複数の充放電サイクルにわたる電池容量のグラフを示す。図１１Ｂは、薄膜電池の別の例から測定された複数の充放電サイクルにわたる電池放電容量のグラフを示す。図１１Ｃは、薄膜電池の別の例から測定された複数の充放電サイクルにわたる電池放電容量のグラフを示す。 本発明の例示的な方法を使用して薄膜スタックに作製された長方形のカットの走査型電子顕微鏡画像を示す。 本発明の例示的な方法を使用して薄膜スタックに作製された長方形のカットの走査型電子顕微鏡画像を示す。 レーザービームが基板に対して９０°未満の角度でスタックに入射した、レーザー処理されたスタックのエッジの走査型電子顕微鏡画像を示す。 本発明の例示的な方法についての、レーザーラスターレートとアブレーション深さとの間の関係のバーチャートを示す。 本発明の例示的な方法について、面積ごとに送達される総レーザーエネルギーとアブレーション深さとの間の関係のバーチャートを示す。

特定の例および実施形態の態様および特徴は、本明細書で論じられ／説明される。特定の例および実施形態のいくつかの態様および特徴は、従来通りに実装されてもよく、これらは、簡潔さのために詳細には議論／説明されない。したがって、詳細に説明されない、本明細書で論じられる装置および方法の態様および特徴は、そのような態様および特徴を実装するための任意の従来の技法に従って実装され得ることが理解されよう。

本開示の実施形態は、基板上に積み重ねられた薄膜層を備える薄膜構造を処理する方法に関する。薄膜層は、任意の堆積技術を使用して基板上に順次堆積させるかさもなければ製造され得、基板表面上に支持された層のスタックを形成し得る。構造の処理は、直接書き込みレーザー技術（またはレーザー直接書き込み技術）を使用して、スタックを電池や他の電子部品などの個々のデバイスに適した小さな要素に分割することを含む。直接書き込みレーザー技術に使用されるパラメータについては、以下で詳しく説明する。直接書き込みレーザー技術は、スポットに成形および／または集束されたレーザービームが、処理対象のアイテム、この場合は薄膜スタック、の表面に直接入射する方法を指す。レーザービームとアイテムとの間の相対移動は、ラインに沿って、またはレーザービームからのエネルギーの供給によって可能になる効果が求められる領域にわたって、アイテムの表面全体にわたって入射スポットが走査されまたは書き込まれるように実行される。本開示における効果は、スタックを必要なより小さい要素に分割する、所望のカットラインに沿ったスタックからの材料の除去である。材料のアブレーションは、材料がカットラインに沿って除去される主なメカニズムである。直接レーザー書き込みは、レーザービームの露光領域が大面積のフィールド上などで固定されているおよび／またはビームがたとえばマスクを通過することによって間接的にのみ表面に到達する、レーザー加工技術とは対照的であるはずである。

本開示によるレーザー加工技術は、薄膜構造を、電池としての使用を意図したより小さな要素に分割することに特に関する。本書に記載されている例は、電池に関するものであり得る。しかしながら、本開示は、この点に関して決して限定されず、他の要素または構成要素を対象とする薄膜スタックを含む任意の構造に適用可能である。電池への言及は、特定の文脈が他のことを示さない限り、他の構成要素に適用可能であると理解されるべきである。

図１は、基板１４の表面１４ａ上に支持された多層薄膜スタック１２の深さｄを通る薄膜構造１０の概略的な断面図（縮尺通りではない）を示す。スタック１２の様々な薄膜層は、国際公開第２０１５／１０４５３８号（ＷＯ ２０１５／１０４５３８）、国際公開第２０１５／１０４５３９号（ＷＯ ２０１５／１０４５３９）および、国際公開第２０１５／１０４５４０号（ＷＯ ２０１５／１０４５４０）（参照文献１、２、３）に記載されている物理蒸着プロセスなどの蒸着プロセスを使用して、または例えばＲＦマグネトロンスパッタリングおよびＤＣスパッタリングなどのスパッタリングによって、堆積され得る。この例では、スタックは電池の製造用に設計されており、そのためスタック１２の層は、電池のさまざまな構成要素を実装するのに適した層を備える。基板１４は、非導電性、半導電性、導電性材料（チョクラルスキー法によって成長させたｐ型ホウ素ドープシリコン（ＣＺシリコン）など）のウェーハである。シリコン、酸化アルミニウム（サファイア）、シリコンカーバイドまたはヒ化ガリウムなどの他の材料もまた使用され得る。表面１４ａ上の第１の層は、チタンの層を備える接着層１６である。これを覆っているのは、プラチナから形成されたカソード集電体１８を提供する層である。コバルト酸リチウムの層は、プラチナ層１８を覆うカソード２０を形成する。リン酸リチウムオキシナイトライド（ＬｉＰＯＮ）を備える電解質セパレータ層２２は、カソード２０の上に堆積される。アモルファスシリコン（α−Ｓｉ）層は、電解質層２２の上に覆いかぶさり、アノード２４を提供する。最後に、プラチナ層は、アノード２４の上にアノード集電体２６を形成する。しかしながら、この構造は純粋に例示であり、構造は、他の材料から形成されるより多くの層、より少ない層、または他の層を備え得る。

製造されるか、さもなくば得られた構造１０は、本開示によるレーザー直接書き込み技術の実施形態を使用して切断され得、個々の電池要素またはセルを互いに分離する。

図２は、レーザー直接書き込み技術を実行するために使用され得る例示的な装置の概略図（縮尺通りではない）を示す。基板１４上にスタック１２を備える構造１０は、基板１４の表面１４ａに平行なＸＹ平面内で構造の移動を提供するように構成された並進ステージ５０または同様のデバイスに取り付けられる。移動は、スタック１２の深さ（厚さ）に直交する。レーザー５２は、フェムト秒またはピコ秒レジームの持続期間で一連の超短（超高速）パルス５６として出力されるレーザー光のビーム５４を生成するために提供される。ビーム５４は、１つ以上のレンズ、ミラーなどを備える集束装置によって、スタック１２の表面１２ａに向けられるスポット６０に集束される。焦点は、スタックの表面１２ａの上部、表面上、または下部にあり得るため、表面１２ａ上のスポット６０は、焦点と一致してもしなくてもよい。図示のように、ビーム５４は構造１０にまっすぐに向けられているが、ミラーやプリズムなどのビーム配向光学系を含めて、より利便性がある場合、より複雑なビーム経路を生成することができる。しかしながら、一般に、ビーム方向は、入射点（スポット６０の位置）でスタック表面１２ａに実質的に直交する。

レーザー５２の出力は、いくつかのパラメータによって特徴付けられる。これらには、波長、パルス持続時間、パルス繰り返し数、パルスパワーまたはエネルギー、および／または平均パワーまたはエネルギーが含まれる。これらのパラメータの１つ以上は調整可能または同調可能であり得るため、装置は、１つ以上のパラメータの値を変更できる１つ以上の制御または構成要素を備えるレーザー調整ユニット６２を備え得る。ユニット６２は、示されるようにレーザー５２の一体部分であってもよく、追加または代替として、レーザー５２とは別個でありビーム経路（図示せず）に配置される１つ以上の光学要素を備えてもよい。制御には、レーザー自体をオンまたはオフにチューニングすることによって、またはビームを不透明なバリアで遮断することによって、ビームをオンおよびオフにチューニングすることが含まれ得る。

直接書き込みレーザー技術によれば、レーザビームスポット６０は、スタックを切断するための所望の走査経路（以下でさらに説明される）に従ってスタック表面１２ａ上を走査される。この例では、この走査または書き込みを行うために、並進ステージ５０を使用して構造１０をＸＹ平面内で移動させ、スポット６０が構造１０とレーザービーム５４との間の相対移動を介して必要な経路をたどるようにする。別の構成では、走査は、レーザー５２が移動する間、またはビーム配向要素を使用してビーム５４が移動する間、構造１０が静止していることによって達成される。さらに、構造とレーザー５２／ビーム５４との両方を動かし得る。いずれの構成においても、スポット６０がスタック表面１２ａ上に意図された経路を書き込むために、スポット６０とスタック表面１２ａとの間の位置の相対移動がもたらされる。

書き込み経路は正確に配置する必要があり、走査速度（相対移動の速度）は非常に高速である。適切な精度で走査を実施するために、装置は、並進ステージ５０の移動を自動的に制御する（例えば、適切にプログラムされたまたはプログラム可能なコンピュータ（マイクロプロセッサ）などの）コントローラ６４を備え得る。好都合なことには、コントローラはまた、走査移動パラメータの制御と関連して（同期してなど）レーザー出力パラメータを調整できるように、レーザー調整ユニット６２を制御し得る。移動がレーザーまたはビームを通して行われる場合、コントローラ６４は、並進ステージ５０の移動の代わりに、またはそれとともに、この移動を制御することができる。

図３は、基板またはウェーハ１４の表面上に薄膜スタック１２を備える薄膜構造１０の概略的な平面図（縮尺通りではない）を示す。スタックおよび基板は円形として示されているが、これは単なる例であり、他の形状が使用されてもよく、スタックおよび基板は同じ形状である必要はない。スタック１２の表面１２ａ上に重ねられているのは、複数の隣接する正方形から形成されたグリッドであり、グリッドのそれぞれは、スタック表面１２ａの総面積よりも小さい面積である。各正方形は、構造１０から切り取られるセル２８または他の要素に対応する。したがって、グリッドは、必要なカットライン７０を表し、それに沿って構造１０がスタック１２の深さにわたって切断されて、セル２８をそれらの隣接物および構造１０の他の部分から分離することが意図される。グリッドの形状および個々のセル２８の正方形の形状は、単なる例であることに留意されたい。１つ以上のカットライン７０は、任意の形状で配置することができ、セル２８または他の要素は、任意の所望のサイズまたは形状であることができ、すべて同じサイズまたは形状である必要はない。図３に示すグリッドは、可能なカットラインの例を示すための例示のみを目的としている。実際には、カットライン７０はスタック表面にマークされていない。

図３は、カットライン７０の一部の拡大図を含む。カットラインは幅Ｗを有し、これは、直接書き込みレーザー加工によって各隣接セル間のスタックから除去する必要がある材料の幅である。また、切断を行うためにスタック表面１２ａに入射するときのレーザービームからのスポット６０も示されている。スポット６０は幅または直径Ｓを有する（スポットは円形として示されているが、円形である必要はない）。スポット幅Ｓはカットライン幅Ｗよりも小さいことに留意されたい。示されているように、ＳはＷの約３分の１だが、実際にはＳはＷの何倍も小さい（例えば１桁以上）ことがしばしばある。Ｓは、例えば、Ｓが０．０１５ｍｍであり、Ｗが１ｍｍであるように、Ｗよりも少なくとも５０〜１００倍小さくてもよい。スポット幅は、ビーム強度プロファイルの半値全幅として定義され得る。したがって、カットライン７０の下または後ろにあるスタックの必要な材料を除去するために、スポット６０は、カットラインの幅に対しておよびその長さに沿って走査される必要がある。走査運動は、カットラインの領域をカバーするようにスポット６０を移動させる。スポット６０は、カットライン７０が占める表面１２ａの全領域を通過するはずである。したがって、ほとんどの場合、レーザー書き込みは、スポット６０の望ましいカットライン７０に沿った単純な直線通過ではない。必要な量の材料除去を達成するために、ＸＹ平面でのスポットのより複雑な動作を行うことができる。動作により、スポットがカットライン領域のすべての部分を少なくとも１回通過するため、カットラインの下のスタック材料のすべての部分がレーザービームからエネルギーを受け取る。スポットの移動は、カットライン領域を均一にカバーするように設計された走査経路である。必要なカバレッジを達成するために、さまざまな動作が実装され得る。走査経路は連続的または不連続的であり得る。例えば、一連のハッチングされた走査線を使用して、均一なアブレーションの深さを達成することができる。ビームは、カットライン幅の一部にわたって第１の方向に走査され、また第１の方向にほぼ直交する第２の方向にも走査される。次に、さらに２つの直交方向が続き、第１のペアの方向に対してある角度で向けられる。これは、必要に応じてスタック材料に必要なエネルギーを供給するために、直交方向の第３、第４、またはそれ以上のペアで繰り返され得る（以下でさらに説明する）。方向は任意の順序でたどられ得、第１方向線のすべてまたは一つのグループは、第２方向線のすべてまたは一つのグループなどの前に走査され得、互いに平行であり、スポット幅Ｓよりも小さくてもよい（例えば、スポット幅の約半分である）ハッチングピッチによって間隔をあけられる、特定の方向に沿った複数の線で走査され得る。

カットライン領域をカバーする他の走査経路は、たとえば、カットライン幅Ｗを横切る同じ方向の複数の平行ラインのラスタースキャン（中断された走査経路）、またはカットラインの幅Ｗを横切る連続した反対方向の複数の平行ラインの方形波蛇行走査（連続走査経路）を使用した。さらに、代替アプローチは、波の伝播がカットライン幅Ｗに垂直であり、ピークトゥピーク振幅がカットライン幅Ｗ以下およびエリア全体で均一なアブレーションを実現するのに十分な周波数ライン速度であるように、レーザーを正弦波パターンで走査することであり得る。このアプローチは、同一または変化した位置、振幅、および周波数のさらなる繰り返し走査でオーバーレイされ得る。これらは単なる例であり、他の経路またはパターンが使用され得る。

方向を変更するか、パターンの境界で開始と停止を行うことのいずれかによって目的のアブレーションパターンを作成する直接書き込み方式を使用する利点は、アブレーション深さがこれらの境界で深くなる傾向があることである。これは、レーザー光を反射するミラーを制御するモーターの速度が非線形であるためであり、その結果、ミラーのターゲットが所望のパターンの境界で長く持続し、材料の分離を保証する、有利により深いアブレーションを生成する。

場合によっては、カットラインの長さに沿った移動（幅Ｗに直交）がカットライン領域全体をカバーするように、カットラインの必要な幅Ｗをスポット幅Ｓと一致させることが可能であり得る。ただし、スタック材料を除去するのに十分なフルエンス（面積あたりのエネルギー）を提供するために、レーザービームは小さなスポットサイズに焦点を合わせる必要がある場合があり、ここで、隣接するものからセルを効果的に分離するためなどで、小さなスポットサイズはカットラインに適した幅よりも小さくなる。ただし、フォーカスは省略され得る。

走査経路の任意のパターンについて、十分なレーザーエネルギーをスタックの材料に供給して、スタックの深さ全体を通してカットラインの全幅を除去するために、複数の通過が必要であり得る、つまり、露光経路全体を１回以上繰り返す必要があり得る。経路は、必要に応じて２回、または３、４、５、６、７、８回以上露光され得る。全体として、特定の数のパルスをカットライン領域の面積に供給して、カットに十分なレーザーエネルギーを供給することを目的としており、そのため、ハッチングアプローチを使用してハッチング角度の数を減らすと、たとえば、より多くの経路の露出または通過が必要になる。逆に、ハッチング角度の数がより大きくなると、通過数を減らすことができる。

所定の波長に対するパルス幅、繰り返し数、レーザースポット面積、走査速度、レーザー経路、通過数、およびレーザーエネルギー（フルエンスまたはパルスあたりのエネルギー）の変数の複合効果は、ｍＪ ｍｍ^−２の単位を有するアブレーション単位面積あたりの単一パラメータの総エネルギーＥ_Ｔを計算することによって推定できる。Ｅ_Ｔは式１に従って計算でき、ここで、ｔ_Ｔは秒単位の総アブレーション時間、ｔ_Ｐは秒単位のパルス幅、ｆ_ｒｅｐは秒単位の繰り返し数、Ａ_Ｌは平方ミリメートルのレーザースポットの面積（ビーム強度プロファイルの半値全幅で測定）、Ａ_Ｔは平方ミリメートルのアブレーションの総面積、ε_Ｓは単一レーザーパルスのエネルギー（ｍＪ）である。方程式は、方程式１の括弧で囲まれたセクションに示されるように、４つの部分に分解できる。項１は単位面積をアブレーションするための平均合計時間を計算し、項２はレーザーが常時オンではないがパルスで発射するという事実を修正し、項３は面積Ａ_Ｌの１つのレーザースポットに相当する総面積の割合を決定する。これらの最初の３つの部分を合わせて、面積Ａ_Ｌの単一レーザースポットあたりの合計アブレーション時間を計算する。項４では、面積Ａ_Ｌの１つのスポットで単位時間あたりに供給されるエネルギーを計算する。単位が同じであっても、Ｅ_Ｔはフルエンスとは異なることに留意されたい。Ｅ_Ｔは、変数を個別に評価するよりも、レーザーアブレーションを説明するのに適している。
Ｅ_Ｔ＝（ｔ_Ｔ／Ａ_Ｔ）×（ｔ_Ｐ×ｆ_ｒｅｐ）×（Ａ_Ｌ／Ａ_Ｔ）×（ε_Ｓ／ｔ_Ｐ） 式１

使用する走査パターンのタイプとハッチング方法は、アブレーションの品質に大きな影響を有し得る。例えば、連続的な正弦波走査パターンを採用することにより、不連続な平行線の斜線パターンと比較して、破片の生成が驚くほど少ないことがわかった。過剰な破片が隣接するアブレーションに対して有害になり得るため、これは有利である。さらに、アブレーションされた材料の再堆積の量が変化して、正弦波走査パターンが、新しくアブレーションされた側壁上への基板材料の再堆積の生成を驚くほど少なくすることもわかった。再堆積の量を最小限に抑えることは、電池としての構造の機能にとって重要である。これらの効果は、用途と材料、選択したパラメータ、およびカットの寸法に依存する場合があり得る。この効果は、アブレーションチャネルのエッジでさらに深いアブレーションを作成する正弦波レーザーアブレーション法を使用すると、非常に強調される。これは、最小限のアブレーションで絶縁を実現するための理想的な方法である。

直接書き込みレーザー技術は、材料をアブレーションするのに十分な所望のカットラインの領域の後ろ（下または下部）のスタックの材料にレーザーエネルギーを供給し、それによってセルを互いに分離するためにカットラインの下のある量の材料を取り除くために実行される。従来の「カット」のある使用法は、分離を行うために中間材料を除去することのない、２つの部品間の単なる分離せん断を示しているが、本明細書では、「カット（切断）」（あるいは「スライス」または「ダイス」）という用語は、大きなアイテムを小さなパーツに切断するのと同じように、スタックの個々の要素を隣接要素から分離することを目的としているため、このプロセスとそれによって作成される切開部またはチャネルを指すために使用される。本開示では、少なくとも基板の表面まで、スタックの深さ全体にわたって材料を除去するためにアブレーションが実行され、その結果、カットはスタック全体に及ぶ。したがって、スタック材料のアブレーションしきい値を超えるのに十分な量のエネルギー、つまり、より低いエネルギーで発生する可能性のある加熱と蒸発ではなく、材料からプラズマを作成することによってアブレーションを引き起こすエネルギー量が確実に供給されるようにする必要がある。本開示では、エネルギーは、単位面積当たりの材料に送達されるエネルギーの量であるレーザーフルエンスに関して考慮される。したがって、フルエンスは、レーザーの出力パワーまたはエネルギーを調整することによって、および集束スポットのサイズを調整することによって制御できる。パワーまたはエネルギーを増加させ、スポットサイズを小さくすると、スポットのエネルギー密度が増加してフルエンスが増加する。また、直接書き込み走査はカットラインの全領域にエネルギーを供給するように設計されていることを振り返ると、単位面積あたりに供給されるエネルギーの量は、パルス繰り返し数と走査速度（スポットとスタック表面との間の相対移動の速度）にも依存する。同じ走査速度で高い繰り返し数、または同じ繰り返し数で遅い走査速度を使用すると、走査経路の単位長さあたりに送出されるパルス数が増えるため、フルエンスが向上する。

フルエンスが増加すると、通常、走査経路の１回の露光でアブレーションされる材料の量が増加するため、基板を通してカットするために必要な露光の総数を減らし得る。これにより、薄膜構造あたりの処理時間を最小限に抑えることができる。しかしながら、フルエンスをさらに増加させると、スタックを通るカットのエッジの品質が低下し得ることがわかっている。カットの側壁がより粗くなり、セルを隣接セルから不適切に分離する可能性が高くなる。さらに、フルエンスは、隣接するアブレーションに重大な悪影響を与える可能性があり得る、アブレーション中に生成される破片の量に影響を与えることが示されている。これらの影響は、用途と材料、およびカットの幅にも依存し得るため、プロセス間で異なり、おそらく適切な滑らかさと破片のないカットのための最大フルエンスを決定するための予備テストを参照することによって、特定のプロセスに対して選択される必要がある。フルエンスの値の例については、詳細に後述する。

図４は、上記のような直接書き込みレーザープロセスによる切断後の図１の薄膜構造の断面図を示す。スタック１２のすべての層が分離されるように、薄膜スタック１２の深さｄ全体にわたって２つのカット７２が作成された。カット７２は、構造がダイシングされる個々のセル２８の必要なサイズである、距離ｂだけ離間されている。カット７２は、図３のカットライン７０の幅Ｗに関連し類似する幅Ｗ’を有するが、露出した領域を超えていくらかの材料を除去し得、例えばカット７２の側壁７４の表面粗さを引き起こし得るアブレーションプロセスの性質のため、正確に等しくない場合がある。また、カット７２は、カットの深さ全体にわたって一定の幅Ｗ’を有していなくてもよい。例えば、集束スポットの強度プロファイルに応じて、幅が変化することがある。

ガウスビームプロファイルは、わずかに傾斜した壁または階段状の壁を有するアブレーションを生成する傾向があり、これにより、レーザースポットサイズのおよそ半径によって、カット幅は深さとともに減少する（カットは基板表面よりもスタック表面で広くなる）。通常、ステップは異なる材料層間で見られるが、傾斜は単一の材料層内で見られる。これは、切断後にセルを互いにより効果的に分離できるという点で、ある状況では利点となると考えられている。ベッセルプロファイルのように、エッジに比べてビーム中心の強度が大きい他のビームプロファイルでも、同様の効果が期待できる。

図４では、カット７２は、スタック１２の深さ全体（または厚さ、基板表面１４ａに直交する方向）に加えて、基板内へのわずかな距離にわたって延在することに留意されたい。レーザー加工の目的は、スタックを完全に切断することであり、基板材料の一部も除去されるかどうかは、一般的に重要ではない。基板表面が位置する深さと材料除去の停止が正確に一致するように切断処理を制御することは困難な場合がある。したがって、スタックの深さを超えてカットし、基板材料への少なくともいくらかのカットを受け入れることを目的とすることがより簡単な場合がある。これにより、少なくとも最下層でもスタックが完全にカットされる。しかしながら、時間とエネルギー消費を最小化するために、基板材料へのある距離で、換言すれば、基板表面を過ぎてまたは越えて、切断プロセスを停止するようにプロセスを制御することができる。

図５は、電池の製造の例における次の段階の後の図４の構造の断面図を示しており、スタック１２の外面全体が誘電体材料層３０に封入されている。外部スタック表面は、レーザー切断に続いて、スタック１２の元の上面１２ａ（アノード集電体２６の上面である）に加えてカット７２の側壁７４を備える。基板１４の材料によって形成されたカットの基部もまた覆われている。封入は、例えば、酸化アルミニウムおよび窒化アルミニウムダイアドのスパッタリングによって実施されてもよい。

図６は、電池製造例におけるさらなる処理段階後の図５の構造の断面図を示す。開口部３２は、封入層３０を貫通してエッチングされ、分離されたセル２８の上面１２ａ上のアノード集電体２６の小さな領域を露出させる。これは、アノード集電体への電気的接続のための経路を提供することとなる。このエッチングは、誘導結合型プラズマ−反応性イオンエッチング（ＩＣＰ−ＲＩＥ）、反応性イオンエッチング（ＲＩＥ）、および適切なプロセスガス化学を用いるイオンビーム加工を含むがこれらに限定されない、ドライエッチング技術を組み込んださまざまなフォトリソグラフィおよび非フォトリソグラフィプロセスによって達成できる。エッチングはまた、ウェットエッチング技術を組み込んだフォトリソグラフィおよび非フォトリソグラフィプロセスなどの他の方法によって達成することもできる。

この時点では、切断プロセスが基板表面で停止した場合、カット７２は部分的にのみ基板内に延在するか、またはまったく延在しないため、分離されたセル２８は依然として基板１４上ですべて支持されていることに留意されたい。これは、レーザー切断後の処理ステップの利便性のためである。個々のセルを処理するよりも、単一の基板によって所定の位置に保持されたセルの集団を処理する方が簡単であるからである。しかしながら、本例では、セルは、基板（ウェーハ）をダイシングすることにより、互いに物理的に分離されている。また、代替の製造手順では、最初の直接レーザー書き込み切断が基板全体を通して延在し得、エレメントの分離とウェーハのダイシングを１つの段階で達成され得る。

図７は、基板１４をダイシングした後の図６のセル２８の断面図を示す。ダイシングは、直接書き込みレーザー切断からの既存のカット７２の基部で基板の残りの厚さを切断またはスライスすることを含む。ダイシングは、すでに説明したものと同様の別の直接書き込みレーザーカットを使用して、またはシャドウマスキングを使用したレーザー露光などの他の方法によって実行することができる。その結果、同じ基板の残りのセルから完全に分離された個々のセル２８（ダイまたはエレメント）となる。

図８は、金属（導電性）トラック層３４がセル２８の外面上に堆積される、追加の処理ステップ後の図７のセル２８の断面図を示す。封入層３０の開口部３２を介してアノード集電体２６にワイヤボンディングするなど、必要な電気接続を行うための他の技術を代わりに使用することができる。

本明細書に開示される例示的な直接書き込みレーザー切断技術の実証として、上述の図１および４〜８を参照したものと類似の構造だが、従来のアパーチャシャドウマスキング技術により基板上の隣接セルから分離された、電池を製造した。これにより、動作可能であることがわかっているアーキテクチャを備えた電池構造が提供された。次に、直接書き込みレーザー技術の例を使用して、電池から電気接点の一部を含む部分を分割した。このアプローチにより、変更はすべてレーザー加工に起因するものであり、製造全体の他の場所で発生する可能性のある他の加工欠陥に起因しないという知識のもとで、レーザー切削後に動作性能をテストすることが可能となった。

図９Ａは、従来のシャドウマスキングを使用して製造された初期電池の写真を示す。カソード、電解質、アノード、集電体、封入誘電体を含む層のスタックは、正方形の形状を有し、幅がそれぞれ１４ｍｍと１５ｍｍである電解質と封入誘電体とを除いて、すべての幅は１２ｍｍである。集電体層は、接続アクセス用のタブをも有することに留意されたい。基板は、厚さ６７５μｍ＋／−２５μｍのサファイアウェーハであった。酸化チタンの接着層は、４００°Ｃの酸素プロセスガスでチタンターゲットからスパッタされた。プラチナカソード集電体層は、４００°Ｃでプラチナターゲットからスパッタされた。カソードを形成するために、リチウムクヌーセンセルと酸素プラズマ中のコバルト電子銃とから、４００°Ｃで物理蒸着によりコバルト酸リチウムを共蒸着した。電解質層の場合、ＬｉＰＯＮは、窒素ガス中のＬｉ_３ＰＯ_４ターゲットから１５０°ＣでＲＦマグネトロンスパッタリングによって堆積された。アモルファスシリコンアノードは、シリコン電子銃から２５°Ｃで物理蒸着により堆積された。プラチナアノード集電体層は、プラチナターゲットから２５°ＣでＤＣスパッタリングにより堆積された。電池は、酸素および窒素のプロセスガス中のアルミニウムターゲットから１５０°Ｃで堆積したスパッタ酸化アルミニウムと窒化アルミニウムダイアドとを備える、幅１５ｍｍの外側誘電体封入層を有する。電池の接続を可能にする２つの集電タブは、画像の上部に見られる。

図９Ｂは、すべての電池層を貫通しておよび部分的に基板に溶け込んでいる、直接書き込みレーザー手法を使用した追加の切断を行った後の図９Ａの電池の写真を示す。カットラインは、幅６ｍｍの電池の中央の正方形の領域を分離するために選択され、さらに、集電タブの接続部分を維持して、テストのためにカットアウト部分の電気的接続を可能にした。切断の精密で正確な性質は明らかである。

レーザーアブレーションは、波長３４３ｎｍで動作するフェムト秒固体レーザーを使用して実行された。フルエンスは８５６ｍＪ／ｃｍで、１８５Ｈｚのパルス繰り返し数と１３０ ｆｓのパルス持続時間、５００ｍｍ／ｓの走査速度で送達された。ビームの幅（スポットサイズ）は０．０１５ｍｍであり、走査経路をハッチングパターンでたどることにより、幅５００μｍのカットラインをカバーするように走査された。ハッチングパターンの線は、ハッチングピッチが７μｍの２つの重ねられた角度の４つのセットで配置された。走査経路は６回の通過が実行された。

アブレーションされたカットラインは、走査型電子顕微鏡とエネルギー分散型Ｘ線分光法とを使用して研究された。これは、アブレーションが、基板のレベルに至るまで、積み重ねられた層の完全な深さを通して実行されたことを立証した。

レーザー直接書き込み切断後、切り取られた電池を乾燥させ、オシラエポキシと白雲母の多層シートで封入して、空気と湿気から保護した。次に、電池の性能をテストした。電池は、３〜４Ｖの５０μＡの定電流でポテンシオスタットを使用してサイクルされた（複数の充放電が行われた）。

図１０は、時間に対する電圧のプロットとして、電池から測定された単一の例の充電および放電サイクルのグラフを示す。これにより、電池の良好なパフォーマンスが確認され、直接書き込みレーザー切断がその動作を妨げたり、損なったりしなかったことを示している。

図１１Ａは、複数のサイクルからのデータのグラフを、連続する１００サイクルで測定された充電および放電容量のプロットとして示す。この寿命の間、容量は妥当なレベルに維持され、同様の従来の方法で製造された薄膜電池の期待値に匹敵するわずかな低下のみである。これは、直接書き込みレーザー切断が電池の動作に影響を与えないことを示している。

図１１Ｂおよび１１Ｃは、直接書き込みレーザー技術を使用して、本発明の例に従って同様に調製された薄膜電池の別の例から得られた放電容量のグラフを示す。

この薄膜電池では、図９Ｂの電池の非導電性基板（サファイア）の代わりに導電性基板（ｐ型ボロンドープシリコン）が使用された。図９Ｂの電池に対する更なる差異は、電池の製造中に、接着層、カソード、電解質、アノード、および集電体を含む層のスタックが、マスクを使用せずに堆積されて、基板全体を覆うように堆積された点である。

酸化チタンの接着層は、４００°Ｃの酸素プロセスガスでチタンターゲットからスパッタされた。プラチナカソード集電体層は、４００°Ｃでプラチナターゲットからスパッタされた。酸化コバルトリチウムカソードは、酸素プラズマ中でリチウムクヌーセンセルとコバルト電子銃とからの物理蒸着により、基板温度４００°Ｃで共蒸着された。電解質層ＬｉＰＯＮは、窒素ガス中のＬｉ_３ＰＯ_４ターゲットから１５０°ＣでＲＦマグネトロンスパッタリングによって堆積された。アモルファスシリコンアノードは、シリコン電子銃から２５°Ｃで物理蒸着により堆積された。プラチナアノード集電体層は、プラチナターゲットから２５°ＣでＤＣスパッタリングにより堆積された。

本発明による直接書き込みレーザー技術は、層のスタックを個々の薄膜電池に分割するように、すべての電池層を通して部分的に基板にアブレーションするために使用された。

これに続いて、誘電体パッシベーション層が電池アレイに適用された。封入層は、酸素および窒素プロセスガス中のアルミニウムターゲットから１５０°Ｃで堆積されたスパッタ酸化アルミニウムおよび窒化アルミニウムダイアドを備えていた。フォトリソグラフィとドライエッチングとを使用して、アノード集電体の小さな円形部分を電池の上部に露出させ、接点を設けた。カソード集電体への接触は、導電性基板を介して達成される。

このようにして作製した電池の放電容量を６０回連続で測定した。図１１Ｂおよび１１Ｃは、電池が導電性基板を有する場合、機能する電池を提供するために直接書き込みレーザー切断も使用され得ることを示す。

図１１Ａ、１１Ｂ、および１１Ｃには、放電容量の変動が見られ得、これらの変動は、周囲温度の変動が原因であると考えられている。

図１２Ａおよび１２Ｂは、レーザー直接書き込みカットの例のさまざまな倍率レベル（ラベル付き）の走査型電子顕微鏡画像を示しており、ここで、カット経路は、図１２Ａに示すように、スタック材料の小さな中央の長方形の周りの長方形の経路をたどっている。カット経路の幅は１００〜１５０μｍ程度である。画像は、カットの基部でのレーザーアブレーションによって露出した基板表面のテクスチャを示している。また、前述のように、レーザー書き込みビームのガウス強度プロファイルによって生成されたカットの傾斜した階段状の側面も確認できる。

図１３は、レーザービームが基板に対して９０°未満の角度でスタックに入射した、レーザー処理されたスタックのエッジの走査型電子顕微鏡画像を示している。画像は、これが基板に対して９０°未満のスタックエッジ角度になったことを示している。

レーザー書き込みビームによって薄膜スタックに送達されるフルエンスは、開示される方法の例に対して重要なパラメータである。既に説明したように、フルエンスは、レーザーアブレーションの効果を生成して切断を達成するために必要なしきい値を超えている必要があるが、必要に応じて、フルエンスが増加すると表面粗さが増加する傾向がある場合、切断面の品質を考慮して制限するべきである。したがって、フルエンスは、５０〜１００，０００ｍＪ／ｃｍ^−２の範囲内であるように選択され得る。この範囲の下限に近い値で十分な場合が多く、したがってより便利な場合には、より低出力のレーザーを使用できる。例えば、約８６５ｍＪ／ｃｍ^−２のフルエンス、例えば８００〜９００ｍＪ／ｃｍ^−２、または８５０〜９５０ｍＪ／ｃｍ^−２、または８００〜１０００ｍＪ／ｃｍ^−２、または７００〜１０００ｍＪ／ｃｍ^−２などで切断を容易に成功させ得る。また、範囲の上限に近い値でも適切な場合が多く、たとえば、フルエンスが５０〜５００００ｍＪ ｃｍ^−２、または５０〜１００００ｍＪ ｃｍ^−２、または５０〜５０００ｍＪ ｃｍ^−２、または５０〜２５００ｍＪ ｃｍ^−２、または５０〜１５００ｍＪ ｃｍ^−２、または５０〜１０００ｍＪ ｃｍ^−２、または５０〜８００ｍＪ ｃｍ^−２、または５０〜７００ｍＪ ｃｍ^−２であれば、切断を簡単に成功させることができる。約５５０ｍＪ／ｃｍ^２のフルエンス、例えば２００〜９００ｍＪ ｃｍ^−２、または５０〜６００ｍＪ ｃｍ^−２、または２００〜６００ｍＪ ｃｍ^−２、または４００〜６００ｍＪ ｃｍ^−２、または５００〜１２００ｍＪ ｃｍ^−２、または５００〜９００ｍＪ ｃｍ^−２、または５００〜６００ｍＪ ｃｍ^−２、または５２５〜５７５ｍＪ ｃｍ^−２、または８００〜９００ｍＪ ｃｍ^−２、などのフルエンスに対しても、切断を容易に成功させることができる。また、２００〜１１００ ｍＪ ｃｍ^−２の範囲のフルエンス、例えば２００〜３００ｍＪ ｃｍ^−２、または３００〜４００ｍＪ ｃｍ^−２、または４００〜５００ ｍＪ ｃｍ^−２、または５００〜６００ｍＪ ｃｍ^−２、または６００〜７００ｍＪ ｃｍ^−２、または７００〜８００ｍＪ ｃｍ^−２、または８００〜９００ｍＪ ｃｍ^−２、または９００〜１０００ｍＪ ｃｍ^−２、または１０００〜１１００ｍＪ ｃｍ^−２、などのフルエンスに対しても、切断を容易に成功させることができる。

選択されたレベルのフルエンスは、一般に調整可能であるか、容易に指定できる、レーザーと装置全体の動作パラメータの適切な組み合わせを選択することによって提供され得る。特に、パルス繰り返し数と書き込み走査速度は、フルエンスを変更するために変化させることができ、必要なフルエンスを達成するために利用可能な値の組み合わせの幅広い選択が可能である。繰り返し数は、例えば、０．１〜１０，０００ｋＨｚの範囲内であるように選択され得る。例えば、繰返し数は、０．１〜１００ｋＨｚ、１００〜１０００ｋＨｚ、１０００〜５０００ｋＨｚ、または０．１〜２５００ｋＨｚ、または０．１〜１０００ｋＨｚ、または０．１〜５００ｋＨｚ、または０．１〜３００ｋＨｚ、または０．１〜２５０ｋＨｚ、または１０〜２５０ｋＨｚ、または１０〜２００ｋＨｚ、または１００〜２５０ｋＨｚ、または１５０〜２５０ｋＨｚ、または１８０〜２２０ｋＨｚの範囲になるように選択され得る。さらに、多くの場合、４００ｋＨｚ未満の値、例えば０．１〜５０ｋＨｚ、または５０〜１００ｋＨｚ、または１００〜１５０ｋＨｚ、または１５０〜２００ｋＨｚ、または２００〜２５０ｋＨｚ、または２５０〜３００ｋＨｚ、または３００〜３５０ｋＨｚ、または３５０〜４００ｋＨｚなど、で十分であり得る。

約２００ｋＨｚ以上の繰り返し数は、前のパルス（パルス間の冷却時間が不十分）からのスタック材料内に残留する過剰な熱のため、カットの体積を超えて損傷を引き起こすこととなり、有害となり得、切断面の品質が劣化し得ると予測され得る。しかしながら、これはわかっておらず、実際には、良好な表面品質と均一性は、より低い繰り返し数と比較して、２００ｋＨｚまたはその付近で生成できる。

走査（書き込み）速度は、例えば１〜１０，０００ｍｍ／ｓの範囲内であるように選択され得る。より高い繰り返し数とより速い走査速度の組み合わせは、より低い繰り返し数とより遅い走査速度と同じフルエンスを生み出し得る。走査速度は非常に速い場合があり得るが、この範囲のより低い部分における速度は、装置を単純化し得ることが適切であり得る。本発明の走査速度は、１〜５０００ｍｍ／ｓ、１〜１０００ｍｍ／ｓ、１〜７５０ｍｍ／ｓ、１〜５００ｍｍ／ｓ、１〜４００ｍｍ／ｓ、１〜３００ｍｍ／ｓ、１〜２００ｍｍ／ｓ、１〜１５０ｍｍ／ｓ、５０〜６００ｍｍ／ｓ、５０〜１５０ ｍｍ／ｓ、７５〜１２５ｍｍ／ｓ、１００〜１０００ｍｍ／ｓ、１００〜２００ｍｍ／ｓ、１００〜５００ｍｍ／ｓ、２００〜３００ｍｍ／ｓ、３００〜４００ｍｍ／ｓ、４００〜５００ｍｍ／ｓ、５００〜６００ｍｍ／ｓ、６００〜７００ｍｍ／ｓ、７００〜８００ｍｍ／ｓ、８００〜９００ｍｍ／ｓ、または９００〜１０００ｍｍ／ｓから選択され得る。その他の走査速度には、約５００ｍｍｓ−１、４００〜６００ｍｍ／ｓ、４５０〜５５０ｍｍ／ｓ、または４７５〜５２５ ｍｍ／ｓが含まれる。

書き込みビームのビーム径（スポットサイズ）はまた、特定のフルエンスをも提供するように選択され得る。上記のように、ビーム径は多くの場合、カットの所望の幅よりも小さいか、大幅に小さくなり得る。例えば、ビーム直径は、０．００１〜０．１ｍｍ（１〜１００μｍ）の範囲であり得る。スポットサイズを小さくすると、特定のカットライン幅に対して、カットラインの領域全体を露出するために長い書き込み経路が必要になるが、走査速度を上げることと、パルス繰り返し数を上げて同じフルエンスを維持して補正することにより、書き込みプロセスを効率的に維持できる。場合によっては、約０．０１５ｍｍ（１５μｍ）など、比較的小さいビーム幅が便利な場合がある。たとえば、ビーム幅は、１〜１００μｍ、１〜７５μｍ、１〜５０μｍ、１〜４０μｍ、１〜３０μｍ、１〜２５μｍ、１〜２０μｍ、１〜１７．５μｍ、５〜２０μｍ、１０〜２０μｍ、１２〜１８μｍ、１３〜１７μｍ、または１４〜１６μｍの範囲内で設定され得る。さらに、より高いビーム幅には、２０〜４０μｍ、４０〜６０μｍ、６０〜８０μｍ、または８０〜１００μｍから選択された範囲が含まれる。

スタック全体を通して、基板のレベルまでまたはそれを超えて、材料の必要な深さを除去するために、書き込み経路上のビームスポットの１回以上の通過が必要になる場合があり得る。明らかに、これは特定のスタックの厚さや書き込みビームによって供給されるフルエンスレベルなどの要因に依存する。通過数は、例えば１〜１００の範囲に入り得る。正常な切断は、１、２、３、４、５、６、７、８、９または１０から選択された数、もしくは４〜８、１〜１０、１〜２０、１０〜２０、２０〜３０、３０〜４０、４０〜５０、５０〜６０、７０〜８０、または９０〜１００の範囲内から選択された数など、比較的小さい通過数でされ得る。

さらなる変数は、超高速レーザーによって出力されるパルスの持続時間または幅である。パルス幅は、例えば、１０〜１００，０００フェムト秒（０．０１〜１００ピコ秒）の範囲になるように選択され得る。この範囲の短い部分のパルス幅は、同じ出力電力が短いパルスに圧縮されている場合に必要な総エネルギーをより迅速に供給することができるため、便利であり得る。本発明のパルス幅は、約１３０ｆｓ、１０〜１０００００ｆｓ、１０〜５００００ｆｓ、１０〜２５０００ｆｓ、１０〜１００００ｆｓ、１０〜５０００ｆｓ、１０〜２５００ｆｓ、１０〜１５００ｆｓ、１０〜１０００ｆｓ、１０〜８００ｆｓ、１０〜６００ｆｓ、１０〜４００ｆｓ、１０〜３００ｆｓ、１０〜２００ｆｓ、５０〜２００ｆｓ、７５〜２００ｆｓ、１００〜１６０ｆｓ、１００〜２００ｆｓ、１２０〜１４０ｆｓ、１２５〜１３５ｆｓ、２００ｆｓ以下、１〜５０ｆｓ、５０〜１００ｆｓ、１００〜１５０ｆｓ、１００〜２００ｆｓ、５０〜１５０ｆｓ、５０〜２００ｆｓ、２００ｆｓ超、２００〜２５０ｆｓ、２５０〜３００ｆｓ、３００〜３５０ｆｓ、３５０〜４００ｆｓ、４００〜４５０ｆｓ、または４５０〜５００ｆｓから選択される範囲のパルス幅またはそのパルスを含む。はるかに長いパルスは除外されないので、異なるレーザー光源の範囲を使用して、利便性に応じてレーザー切断プロセスを実行できる。超短（フェムト秒−ピコ秒）パルスを使用すると、より長いパルス時間と比較して、アブレーションされる材料の熱伝導が最小限に抑えられ、精度、再現性が向上し、熱損傷が低減するため、有利である（参照文献４および５）。

レーザービームの波長は、利便性のある広い範囲内で選択することもでき、これもプロセスの柔軟性を高める。スペクトルの紫外部分、可視部分および近赤外部分の波長は、特にフェムト秒レジームのパルス（パルス持続時間が１ピコ秒未満）と組み合わせた場合に、最も適切であると見なされる。アブレーション効果は、光吸収に依存しない高強度の相互作用であるため、吸収量が最小である短いパルスでは、特に紫外波長に対して、波長の重要性は小さくなる。したがって、波長は

波長は、１００〜１５００ｎｍの範囲の波長から選択し得る。いくつかの実施形態では、波長は、１００〜１２５０ｎｍ、１００〜１０００ｎｍ、１００〜７５０ｎｍ、１００〜５００ｎｍ、１００〜４００ｎｍ、１００〜３００ｎｍ、１００〜２００ｎｍ、２００〜３５０ｎｍ、２００〜５００ｎｍ、２５０〜４５０ｎｍ、３００〜４００ｎｍ、３２５〜３７５ｎｍ、３２５〜３５０ｎｍ、２００〜３００ｎｍ、３００〜４００ｎｍ、４００〜５００ｎｍ、５００ｎｍ超、５００〜６００ｎｍ、６００〜７００ｎｍ、７００〜８００ｎｍ、８００〜９００ｎｍ、９００〜１０００ｎｍ、１０００〜１１００ｎｍ、１１００〜１２００ｎｍ、１２００〜１３００ｎｍ、１３００〜１４００ｎｍ、または１４００〜１５００ｎｍのいずれかから選択される範囲である。いくつかの実施形態では、波長は３４３ｎｍである。他の実施形態ではまた、波長は３５５ｎｍでもあり得る。一例では、波長は３００〜３５０ｎｍであり、パルス持続時間は２００ｆｓ未満または１５０ｆｓ未満である。

上記の多くのパラメータの相互関係は、さまざまなパラメータ値セットで同様のアブレーションを実現できることを意味する。上記のように、パルス幅、繰り返し率、レーザースポット面積、走査速度、レーザー経路、通過数およびレーザーエネルギー（フルエンスまたはパルスあたりのエネルギー）の変数の複合効果は、ｍＪ ｍｍ^−２の単位を有するアブレーションの単位面積あたりの単一パラメータＥ_Ｔを計算すること（式１で説明されているように）で推定できる。Ｅ_Ｔの値には、１ｘ１０^−６〜１０００ｍＪ ｍｍ^−２、より具体的には１ｘ１０^−６〜５００ｍＪ ｍｍ^−２、１ｘ１０^−６〜１００ｍＪ ｍｍ^−２、１ｘ１０^−６〜５０ｍＪ ｍｍ^−２、１ｘ１０^−６〜１０ｍＪ ｍｍ^−２、１ｘ１０^−６〜５ｍＪ ｍｍ^−２、１ｘ１０^−６〜１ｍＪ ｍｍ^−２、１ｘ１０^−６〜０．７５ｍＪ ｍｍ^−２、１ｘ１０^−４〜０．１ｍＪ ｍｍ^−２、１ｘ１０^−６〜０．０５ｍＪ ｍｍ^−２、１ｘ１０^−６〜１ｘ１０^−５ｍＪ ｍｍ^−２、１ｘ１０^−５〜１ｘ１０^−４ｍＪ ｍｍ^−２、１ｘ１０^−４〜１ｘ１０^−３ｍＪ ｍｍ^−２、１ｘ１０^−３〜０．０１ｍＪ ｍｍ^−２、０．０１〜０．１ｍＪ ｍｍ^−２、０．１〜１ｍＪ ｍｍ^−２、１〜１０ｍＪ ｍｍ^−２、１０〜１００ｍＪ ｍｍ^−２、１００〜１０００ｍＪ ｍｍ^−２、または１ｘ１０^−５〜１ｍＪ ｍｍ^−２から選択された範囲が含まれる。

図１４および１５は、プロセスの有効性に対するプロセスパラメータの変化の影響を示すデータのプロットを示す。プロットはバーチャートを示しており、レーザー直接書き込み切断プロセスに供された堆積した薄膜構造の選択のそれぞれについてバーが表示される。カットが実行された後、カットチャネルの基部に形成された上面（最上層）に存在するスタック内のレイヤーを構成するさまざまな材料の比率（左軸）を示すために、各バーはシェーディングされている。最も暗いシェーディングは基板を表しており、スタックの深さ全体までカットが浸透していることを示している。シェーディングが次第に薄くなることは、スタックの深さの途中までしか到達していない浅いカットに対応して、プラチナカソード集電体、ＬｉＰＯＮ電解質層、シリコンアノードの層が連続的に高くなることを示す。バーは、左（最上層が１００％の基板材料）から右（最上層が１００％シリコン）に向かってカット深さが減少する順に大まかに配置されている。３つのチャートは、１４個の処理済みスタックの同じ選択に対するバーを示す。

図１４は、達成可能なカット深度に対するさまざまなレーザーラスターレートの影響を示している。グラフの各バーには、式２（右軸）に従って計算された平均レーザーラスターレートＲ_{ｒａｓｔｅｒ}を示すスポットでマークされた対応するデータポイントがあり、ここでｔ_Ｔは秒単位の総アブレーション時間、Ａ_Ｔはミリメートル単位のアブレーション総面積である。
Ｒ_{ｒａｓｔｅｒ}＝Ａ_Ｔ／ｔ_Ｔ 式２

チャートの左側の最も深いチャネルは、遅い速度は単位経路長あたりのパルス数を増加させ、したがって材料の単位体積あたりのレーザーエネルギーが増え、アブレーションの効果がより高くなるため、最も遅いラスターレートで形成される。チャートの右側のより浅いチャネルは、はるかに速いラスターレートで形成される。この特定の例では、約０．０２５ｍｍ^２／ｓ以下のレーザーラスターレートで基板まで延在するカット深さが形成されたが、約０．０４５ｍｍ^２／ｓ以上のレートでは、スタックの深さ全体を通してカットされることはなかった。このパラメータは走査速度とは異なるが、走査速度に比例することに留意されたい。一般に、アブレーションを成功させるには、１０ｍｍ^２／ｓ未満のラスターレート、例えば０．００１〜１０ｍｍ^２／ｓ、より具体的には０．００１〜１ｍｍ^２／ｓ、０．００１〜０．８ｍｍ^２／ｓ、０．００１〜０．６ｍｍ^２／ｓ、０．００１〜０．５ｍｍ^２／ｓ、０．００１〜０．４ｍｍ^２／ｓ、０．００１〜０．３ｍｍ^２／ｓ、０．００１〜０．２ｍｍ^２／ｓ、または０．００１〜０．１ｍｍ^２／ｓなどの範囲のラスターレートが適切である。０．００５ｍｍ^２／ｓを超えるラスターレート、例えば０．００５〜１ｍｍ^２／ｓ、０．００５〜０．８ｍｍ^２／ｓ、０．００５〜０．６ｍｍ^２／ｓ、０．００５〜０．４ｍｍ^２／ｓ、０．００５〜０．３ｍｍ^２／ｓ、０．００５〜０．２ｍｍ^２／ｓ、０．０１〜０．２ｍｍ^２／ｓ、０．０５〜０．１５ｍｍ^２／ｓ、０．０８〜０．１２ｍｍ^２／ｓ、または０．０９〜０．１１ｍｍ^２／ｓのラスターレートもまた適切であり得る。

図１５は、カットライン上の単位面積あたりに供給される平均総エネルギー（式１で計算されたように）を変化させた場合の影響を示している。チャートの各バーは、エリアごとのエネルギーを示すスポット（右軸）でマークされた対応するデータポイントを有する。チャートの左側にある最も深いチャネルは、面積あたりの最高レベルのエネルギーから生成される。面積あたりのエネルギー量が少ないと、カットが浅くなり、基板に到達しない。この特定の例では、約７ｘ１０^−４ｍＪ／ｍｍ^２以上のエネルギーで基板まで延在するカット深さが形成されたが、約４．２ｘ１０^−４ｍＪ／ｍｍ^２以下のエネルギーではスタックの深さを通して完全にはカットされなかった。

スタックの厚さを通して基板へ切断するプロセスの有効性は、当然、ある程度、スタックの深さと内部の個々の層の厚さに依存する。レーザービームと走査パラメータとの特定のセットでは、適切な総エネルギー量を基板に到達させるためにスタックの深さに比例して走査経路に沿った通過数を調整する必要があるが、これはエネルギーと切断時間の浪費となるため、基板へと過度にカットする必要はない。パラメータの調整により切断プロセスを調整して、さまざまなスタックの厚さに対応できる。

基板表面に垂直であり、その表面から測定された薄膜スタックの合計の厚さ（したがって、基板の厚さを除く）は、例えば約１〜２００μｍ、１．５〜２００μｍ、１〜１７０μｍ、１．５〜１７０μｍ、１〜１５０μｍ、１．５〜１５０μｍ、１５０μｍ以下、１７０μｍ以下、または２００μｍ以下の範囲になり得る。典型的なスタックの厚さは、約１０μｍ、例えば、１０〜２０μｍ、１０〜４０μｍ、８〜１２μｍ、または５〜１５μｍ、または２〜２０μｍなど、であり得る。

スタック内において、個々の薄膜層は、基板表面に垂直な方向の厚さ値の範囲を有し得る。典型的には、薄膜は、最大約１００μｍ、またはより一般的には最大約５０μｍの厚さを有する材料の層または膜と考えられ得る。現在の文脈では、２つ以上のそのような層がスタックを構成している。スタック内の層の選択、順序、および数は、ダイシングされた薄膜構造の使用目的によって異なる。スタックの基部の接着層は、例えば、約０．０１５μｍまたは０．００５〜０．１μｍなどの、０．００５〜０．０２５μｍの厚さを有し得る。薄膜電池の場合、カソード集電体層は、例えば、約０．２５μｍまたは０．２〜０．３μｍなどの、０．０５〜１μｍの厚さを有し得る。カソード層は、例えば約５μｍまたは１〜１０μｍ、１０〜２０μｍ、２０〜３０μｍ、または３０〜５０μｍなどの、１〜５０μｍの厚さを有し得る。電解質層は、例えば１〜５μｍ、２〜４μｍ、または約３μｍなどの、０．１〜５μｍの厚さを有し得る。アノード層は、例えば約０．５μｍまたは０．１〜１．０μｍなどの、０．１〜１０μｍの厚さを有し得る。アノード集電体層は、例えば、約０．１μｍまたは０．０５〜０．１５μｍなどの、０．０５〜１μｍの厚さを有し得る。誘電体封入層は、例えば、１．５μｍまたは１〜１０μｍなどの、０．２〜１００μｍの厚さを有し得る。

支持基板は、レーザー加工により切断されても、されなくてもよく、すなわち、部分的に切断されてもよい。換言すれば、カットは、基板の上部表面のみに延在してもよく、または基板の上部表面を越えて、基板の材料内にある程度の距離にわたって延在してもよい。分離されたセルのさらなる処理が単一のピース（そのままのウェーハ）に残っている基板によって促進される任意の製造においては、セルが後続のステップで一緒に処理され得るため、カットは基板表面または基板の厚さ内で停止する必要がある。しかし、他の場合では、直接書き込みレーザー切断を実行して基板の厚さおよびスタックの厚さをスライスし、単一の切断手順で個々のセルまたは要素を互いに完全に分離することができる。基板の厚さは、約６７５μｍまたは６００〜７００μｍなどの、５０〜７５０μｍの範囲であるが、これらは単なる例であり、他の厚さの基板が使用される場合があり得る。

レーザーエネルギーとスタック材料との間の強い相互作用を利用することで、アブレーションによって材料を除去し、薄膜構造にカットチャネルを形成できることは、このプロセスが多くの材料に広く適用できることを意味する。アブレーションは吸収に依存しないため、異なる材料の光吸収特性に起因する制限を受けない。これにより、レーザービームの波長をも自由に選択できる。超短レーザーパルス（特にサブピコ秒パルス）のレジームでは、スタック内の材料やレーザービームの波長に関係なく、直接書き込みレーザー切断プロセスを実行できる。

一実施形態では、スタックは、基板、正極集電体、正極活物質、電解質、負極活物質、および負極集電体を備える電池である。

一実施形態では、負極集電体は、Ｐｔ、Ｎｉ、Ｍｏ、Ｃｕ、ＴｉＮ、Ａｌ、Ａｕおよびステンレス鋼からなる群から選択される負極集電体材料を備える。

別の実施形態では、正極集電体材料は、Ｐｔ、Ｎｉ、Ｍｏ、Ａｌ、Ａｕ、ステンレス鋼、インジウムドープ酸化スズ（ＩＴＯ）および他の導電性金属酸化物からなる群から選択される。

別の実施形態では、電池は、基板と集電体との間にパッシベーション層（例えば、Ｓｉ_３Ｎ_４）および／接着層（例えば、ＴｉＯ_２）をさらに備える。

別の実施形態では、電池は封入層を備える。さらなる実施形態では、封入層は、Ｓｉ_３Ｎ_４、ＳｉＯ_２、Ａｌ_２Ｏ_３、Ａｌ、Ｃｕ、パリレン、ポリイミド、またはＳＵＲＬＹＮを備える。

基板は、非導電性、半導電性、導電性材料（チョクラルスキー法によって成長させたｐ型ホウ素ドープシリコン（ＣＺシリコン）など）であり得る。一実施形態では、電池は、ＡｌＯＰｔ（サファイア／ＴｉＯ_２／Ｐｔ）、ＳＳＴＯＰ（Ｓｉ／ＳｉＯ_２／ＴｉＯ_２）、Ｓｉ、ＳｉＯ_２、Ｓｉ_３Ｎ_４、マイカ、およびフロートガラスからなる群から選択される基板材料を備える。

本発明の電池の正極活物質は、リチウムニッケルマンガン酸化物、リチウムニッケルバナジウム酸化物、リチウムコバルトバナジウム酸化物またはリチウムコバルトリン酸塩、例えばＬｉ_２ＮｉＭｎ_３Ｏ_８、ＬｉＮｉＶＯ_４、ＬｉＣｏＶＯ_４、ＬｉＣｏＰＯ_４などのリチウム化遷移金属化合物を含む。他の例には、リン酸ニッケルリチウム、フルオロリン酸ニッケルリチウム、およびフルオロリン酸コバルトリチウム、すなわち、ＬｉＮｉＰＯ_４、Ｌｉ_２ＮｉＰＯ_４Ｆ、Ｌｉ_２ＣｏＰＯ_４Ｆなどが含まれる。リチウム含有量は通常、電池の充電状態によって異なる。正極活物質は、酸化物、マンガン酸塩、ニッケル酸塩、バナジウム酸塩、リン酸塩、またはフルオロリン酸塩などの他の酸素含有材料を備え得る。正極活物質は、式ＬｉｘＭｙＮｚＯを有し得る。ここで、ＭはＮｉ、Ｍｎ、Ｖ、およびＣｏからなるグループから選択され、Ｎは、Ｎｉ、Ｍｎ、Ｖ、Ｃｏ、またはＰなどのＭとは異なるヘテロ原子種である。Ｎは省略され得る。正極活物質は、例えばフルオロリン酸塩として、フッ素化されていてもよい。

一実施形態では、本発明の電池の正極活物質は、ＬｉＣｏＯ_２、ＦｅＳ_２、ＬｉＣｏＰＯ_４、ＬｉＦｅＰＯ_４、Ｌｉ_２ＦｅＳ_２、Ｌｉ_２ＦｅＳｉＯ_４、ＬｉＭｎ_２Ｏ_４、ＬｉＭｎＰＯ_４、ＬｉＮｉＰＯ_４、ＬｉＶ_３Ｏ_８、ＬｉＶ_６Ｏ_１３、ＬｉＶＯＰＯ_４、ＬｉＶＯＰＯ_４Ｆ、Ｌｉ_３Ｖ_２（ＰＯ_４）_３、ＭｎＯ_２、ＭｏＳ_３、Ｓ、ＴｉＳ_２、ＴｉＳ_３、Ｖ_２Ｏ_５、Ｖ_６Ｏ_１３、ＬｉＮｉ_０．５Ｍｎ_１．５Ｏ_４、およびＬｉＭｎＮｉＣｏＡＩＯ_２からなる群から選択される。

別の実施形態では、本発明の電池の正極活物質は、高電圧正極活物質である。さらなる実施形態では、高電圧正極活物質は、ＬｉＣｏＰＯ_４、ＬｉＮｉ_０．５Ｍｎ_１．５Ｏ_４、ＬｉＭｎＰＯ_４、ＬｉＭｎ_２Ｏ_４、ＬｉＣｏＯ_２、ＬｉＮｉ_１／３Ｍｎ_１／３Ｃｏ_１／３Ｏ_２、ＬｉＦｅＰＯ_４、ＬｉＮｉＰＯ_４、Ｌｉ_２ＮｉＰＯ_４Ｆ、Ｌｉ_２ＣｏＰＯ_４Ｆ、ＬｉＭｎＰＯ_４Ｆ、Ｌｉ_２ＣｏＳｉＯ_４、Ｌｉ_２ＭｎＳｉＯ_４、ＦｅＦ_３、ＬｉＭｎ_０．８Ｆｅ_０．１Ｎｉ０．１ＰＯ_４、Ｌｉ_１−ｘＶＯＰＯ_４およびＬｉ_２ＦｅＰＯ_４Ｆからなる群から選択される。

好ましい実施形態では、正極活物質はＬｉＣｏＯ_２である。

一実施形態では、電解質は、酸窒化リチウムリン（ＬｉＰＯＮ）；ホウケイ酸リチウムまたは窒素ドープホウケイ酸リチウム（国際公開第２０１７／２１６５３２号、国際公開第２０１５／１０４５４０号および国際公開第２０１５／１０４５３８号に記載）；硫化物ベースのガラス状およびガラスセラミック電解質（例、ＬＰＳ（ｘＬｉ_２Ｓ−ｙＰ_２Ｓ_５））、Ｌｉ_２−ＳｉＳ_２、ガーネット型固体電解質（例、Ｌｉ_５Ｌａ_３Ｍ_２Ｏ_１２またはＬＬＺＯ（Ｌｉ_７Ｌａ_３Ｚｒ_２Ｏ_１２））、アーガロダイト型（例、Ｌｉ６ＰＳ５Ｘ、Ｘ＝Ｃｌ、Ｂｒ、Ｉ）、酸化物ベースのペロブスカイト型固体電解質、（例、ＬＬＴＯ（Ｌｉ_０．５Ｌａ_０．５ＴｉＯ_３））；ＬＩＳＩＣＯＮ型（例、Ｌｉ_１０ＧｅＰ_２Ｓ_１２）、ＮＡＳＩＣＯＮ型（例、Ｌｉ１．４［Ａｌ_０．４Ｇｅ_１．６（ＰＯ_４）_３］）、ＬＡＴＰ（Ｌｉ_１＋ｘＡｌ_ｘＴｉ_２−ｘ（ＰＯ４）_３）、または固体高分子電解質（例、ポリエチレンオキシド（ＰＥＯ））から選択される。好ましい実施形態では、電解質は、リチウムリン酸窒化物（ＬｉＰＯＮ）を備える。

一実施形態では、本発明の電池で使用される負極活物質は、Ｌｉ_４Ｔｉ_５Ｏ_１２、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｂ、Ａｌ、Ｍｇ、Ｂｉ、Ｓｉ−Ｍ（Ｍ＝Ｍｇ、Ａｌ、Ｓｎ、Ｚｎ、Ａｇ、Ｆｅ、Ｎｉ、Ｍｎ）、ＩｎＳｂ、およびＴｉＯ２、バナジウムおよびモリブデン酸化物、Ｔｉ、Ｎｂ酸化物（ＭｇＴｉ_２Ｏ_５、ＴｉＮｂ_２Ｏ_７）、ＳｎＯ、ＳｎＯ_２、Ｓｂ酸化物、またはゲルマネートを含む金属酸化物から選択され得る。一実施形態では、負極活物質はアモルファスＳｉである。

別の実施形態では、本発明の電池で使用される負極活物質は、リチウムまたはリチウムチタン酸化物などのリチウム化遷移金属酸化物である。負極活物質は、ＬｉＳｉ、ＬｉＳｂまたはＬｉＧｅを含むリチウム金属合金であり得る。負極活物質は、リチウムイオンを可逆的に挿入し得る炭素含有物質（活性炭など）、スズ含有物質、シリコン含有物質、または他の物質であり得る。

負極活物質はさらに、グラファイト、合成グラファイト、コークス、フラーレン、五酸化ニオブ、スズ合金、シリコン（アモルファスシリコンを含む）、酸化チタン、酸化スズ、およびリチウムチタン酸化物を含む。

元素炭素材料を含む負極活物質には、グラファイト、合成グラファイト、コークス、フラーレン、カーボンナノチューブ、他のグラファイトカーボンおよびそれらの組み合わせが含まれる。グラファイトカーボンとは、グラフェンシートの実質的な主要領域を構成するすべての元素炭素材料を指す。

一実施形態では、負極活物質はリチウム金属またはその合金を備え、電池は充電式（二次）リチウムイオン電池である。さらなる実施形態では、負極は、リチウム金属またはリチウム−アルミニウム合金の層を備え得る。別の実施形態では、負極はリチウムである。別の実施形態では、負極は、リチウムを含まないアノードである。別の実施形態では、負極は、リチウムエアアノードである。

いくつかの実施形態では、電極はリチウムインターカレーション電極である。本明細書で使用される場合、「インターカレーション」という用語は、層状構造を有する化合物への分子またはイオンの可逆的な包含または挿入を指す。したがって、リチウムインターカレーション電極は、リチウムイオンが可逆的に含まれるか、または層状構造に挿入され得る電極（例、グラファイト）であり得る。

したがって、プロセスは、（任意の堆積プロセスなどによって）薄膜に形成することができる任意の材料の層を備える薄膜スタックに適用可能である。いくつかの例示的な材料は、薄膜電池を製造するためのスタックという観点において、上記に記されている。他の例の材料には、ホウケイ酸リチウム、窒素ドープホウケイ酸リチウム、酸窒化化合物、ケイ酸リチウム、酸窒化リチウムケイ酸塩、ホウ酸リチウム、酸窒化リチウムホウ酸塩、例えば、ゲルマニウム、アルミニウム、ヒ素、アンチモンなどの１つ以上の他のガラス形成元素を含む、他のリチウム含有酸化物および酸窒化物、ホウ素、ケイ素、ゲルマニウム、アルミニウム、ヒ素、アンチモンなどのガラス形成元素を含む他の化合物、リチウムマンガン酸化物、リチウムマンガンニッケル酸化物、ＬｉＣｏＯ_２、ＬｉＮｉＯ_２、ＬｉＣｏ_１／３Ｎｉ_１／３Ｍｎ_１／３Ｏ_２（ＮＭＣ）、ＬｉＮｉ_０．８Ｃｏ_０．１５Ａｌ_０．０５Ｏ_２（ＮＣＡ）、ＬｉＶ_３Ｏ_８、Ｌｉ_４Ｔｉ_５Ｏ_１２、他のリチウム含有遷移金属酸化物、およびリチウム含有遷移金属酸窒化物および窒素ドープ材料、が含まれる。しかしながら、本開示はこの点に関して決して限定されず、プロセスは一般に薄膜構造に適用され得る。

レーザースポットサイズがカット幅より何倍も小さい場合、幅の広いチャネルの作成には時間がかかる場合があり得るが、カットラインの幅とカットチャネルの最終的な幅は任意のサイズにすることができる。例として、幅が約１ｍｍのカットは、隣接するセル間の適切なレベルの物理的な間隔と分離を提供し、電気的分離と、分離した要素へとウェーハをダイシングするエキシマレーザーシャドウマスキングなどの後続の処理ステップへのアクセスと、の両方を容易にする。したがって、カット幅は、たとえば０．９〜１．１ｍｍ、０．８〜１．２ｍｍ、または０．７〜１．３ｍｍの範囲であり得る。５００μｍ未満または１００μｍ未満などの非常に狭いカット、または１．５ｍｍを超えるまたは２ｍｍを超えるようなより広いカットは、一部の用途に役立ち得る。一般に、このプロセスは任意の幅のカットチャネルを作成するために適用でき、最小幅は使用可能なレーザースポットサイズによって設定される。

本明細書に記載されている様々な実施形態は、請求されている特徴の理解および教示を支援するためにのみ提示されている。これらの実施形態は、実施形態の代表的なサンプルとしてのみ提供され、網羅的および／または排他的ではない。本明細書に記載されている利点、実施形態、例、機能、特徴、構造、および／または他の態様は、請求項によって定義される本発明の範囲に対する制限または請求項の均等物に対する制限と見なされるべきではないこと、および請求される発明の範囲から逸脱することなく、他の実施形態が利用されてもよく、変更が行われてもよいことを理解されたい。本発明の様々な実施形態は、本明細書に具体的に記載されたもの以外の、開示された要素、構成要素、特徴、部品、ステップ、手段などの適切な組み合わせを適切に備え、それらからなり、または実質的になり得る。さらに、この開示は、現在主張されていないが将来主張されるかもしれない、他の発明を含み得る。

国際公開第２０１５／１０４５３８号（ＷＯ２０１５／１０４５３８）（参照文献１） 国際公開第２０１５／１０４５３９号（ＷＯ２０１５／１０４５３９）（参照文献２） 国際公開第２０１５／１０４５４０号（ＷＯ２０１５／１０４５４０）（参照文献３）

Ｈａｍａｄ Ａ．Ｈ．，２０１６，‘Ｅｆｆｅｃｔｓ ｏｆ Ｄｉｆｆｅｒｅｎｔ Ｌａｓｅｒ Ｐｕｌｓｅ Ｒｅｇｉｍｅｓ（Ｎａｎｏｓｅｃｏｎｄ，Ｐｉｃｏｓｅｃｏｎｄ ａｎｄ Ｆｅｍｔｏｓｅｃｏｎｄ） ｏｎ ｔｈｅ Ａｂｌａｔｉｏｎ ｏｆ Ｍａｔｅｒｉａｌｓ ｆｏｒ Ｐｒｏｄｕｃｔｉｏｎ ｏｆ Ｎａｎｏｐａｒｔｉｃｌｅｓ ｉｎ Ｌｉｑｕｉｄ Ｓｏｌｕｔｉｏｎ’（「溶液中でナノ粒子を生成するための材料のアブレーションに対する異なるレーザーパルス方式（ナノ秒、ピコ秒、フェムト秒）の影響」）， ｉｎ Ｖｉｓｋｕｐ Ｒ．， Ｈｉｇｈ Ｅｎｅｒｇｙ ａｎｄ Ｓｈｏｒｔ Ｐｕｌｓｅ Ｌａｓｅｒｓ， Ｉｎｔｅｃｈ， ＤＯＩ： １０．５７７２／６３８９２（参照文献４） Ｃｈｉｃｈｋｏｖ Ｂ．Ｎ．，Ｍｏｍｍａ Ｃ．，Ｎｏｌｔｅ Ｓ．，ｖｏｎ Ａｌｖｅｎｓｌｅｂｅｎ Ｆ．ａｎｄ Ｔｕ：ｎｎｅｒｍａｎｎ Ａ．，Ａｐｐｌ．Ｐｈｙｓ．Ａ，６３，１０９−１１５（１９９６）（参照文献５）

Claims (19)

1. 薄膜構造を処理する方法であって、
   基板の表面に支持された２つ以上の薄膜層のスタックを備える薄膜構造を提供し、前記スタックは基板表面に直交する深さを有するステップと、
   直接書き込みレーザー技術を使用して、前記スタックの前記表面上の所望のカットラインの領域をカバーする走査経路に沿ってレーザービームを走査し、前記カットラインに沿っておよび前記スタックの前記深さを通して、少なくとも前記基板の表面まで前記スタックの材料をアブレーションして、前記スタックの前記深さを通してカットを形成するステップと、を備え、
   ここで、前記直接書き込みレーザー技術は、１０００フェムト秒以下の持続時間、１００〜１５００ｎｍの範囲の波長でパルスを出力し、５０〜１００，０００ｍＪ／ｃｍ^２の範囲のフルエンスを供給する超短パルスレーザーを使用して実装される、方法。
2. 前記レーザー出力パルスは、
   （ａ）３００フェムト秒以下、
   （ｂ）２００フェムト秒以下、または
   （ｃ）１００〜２００フェムト秒
   から選択される持続時間を有する、請求項１に記載の方法。
3. 前記レーザービームは、
   （ａ）１〜１０，０００ｍｍ／ｓ、
   （ｂ）５０〜６００ｍｍ／ｓ、または
   （ｃ）１００〜５００ｍｍ／ｓ
   から選択される走査速度で走査経路に沿って走査される、請求項１に記載の方法。
4. 前記パルスは、
   （ａ）０．１〜１０，０００ｋＨｚ
   （ｂ）１〜１０００ｋＨｚ
   （ｃ）１〜５００ｋＨｚ
   （ｄ）１〜２００ｋＨｚ
   （ｅ）１０〜２００ｋＨｚまたは
   （ｆ）１００〜２００ｋＨｚ
   から選択される繰り返し数で前記レーザーから出力される、請求項１から３のいずれか一項に記載の方法。
5. 前記レーザービームは、前記スタックの前記材料をアブレーションするために、前記走査経路に沿って１回以上走査される、請求項１から４のいずれか一項に記載の方法。
6. 前記レーザービームは、
   （ａ）０．００１〜０．１ｍｍ、
   （ｂ）０．００１〜０．０１ｍｍ、
   （ｃ）０．０１〜０．１ｍｍ、または
   （ｄ）０．０１〜０．０２ｍｍ
   から選択されるスポット幅で前記スタックの前記表面に入射する、請求項１から５のいずれか一項に記載の方法。
7. 前記カットラインは、
   （ａ）０．０１５〜２ｍｍ、
   （ｂ）０．１〜２ｍｍ、または
   （ｃ）０．５〜１ｍｍ
   から選択される幅を有する、請求項１から６のいずれか一項に記載の方法。
8. 前記レーザービームは、前記カットラインの幅の５０分の１以下のスポット幅で前記スタックの前記表面に入射する、請求項１から７のいずれか一項に記載の方法。
9. 前記レーザービームは、スポットの中心で最大となる強度プロファイルを有するスポットを有し、前記スタックの前記表面に入射する、請求項１から８のいずれか一項に記載の方法。
10. 前記強度プロファイルは、ガウスプロファイルまたはベッセルプロファイルである、請求項９に記載の方法。
11. 前記アブレーションは、前記カットが前記基板の前記表面と実質的に同じ深さを有するまで継続されるか、または前記カットが前記基板の前記表面を越えて延在する深さを有するまで継続され、ここで、前記深さは、
    （ａ）５００μｍ以下、
    （ｂ）２００μｍ以下、
    （ｃ）１００μｍ以下、
    （ｄ）１〜１００μｍ、
    （ｅ）１〜５０μｍ、
    （ｆ）１〜２５μｍ、
    （ｇ）１〜１０μｍ、または
    （ｈ）１０μｍ以下
    から選択される、請求項１から１０のいずれか一項に記載の方法。
12. 前記スタックの前記深さは、
    （ａ）２００μｍ以下、
    （ｂ）５０〜２００μｍ、
    （ｃ）５〜１００μｍ、
    （ｄ）５〜５０μｍ、
    （ｅ）１０〜４０μｍ、または
    （ｆ）１０〜２０μｍ
    から選択される、請求項１から１１のいずれか一項に記載の方法。
13. 前記スタックの前記薄膜層は、
    （ａ）正極活物質、
    （ｂ）電解質材料、
    （ｃ）負極活物質、および
    （ｄ）負極集電体
    を備える電池の層に対応する、請求項１から１２のいずれか一項に記載の方法。
14. （ａ）前記基板は、導電性基板であり、
    （ｂ）前記正極活物質は、ＬｉＣｏＯ_２であり、
    （ｃ）前記電解質材料は、ＬＩＰＯＮ、ホウケイ酸リチウム、または窒素ドープホウケイ酸リチウムであり、
    （ｄ）前記負極活物質は、アモルファスＳｉであり、および
    （ｅ）前記負極集電体は、プラチナまたはモリブデンである、
    請求項１３に記載の方法。
15. 前記レーザーは、正弦波パターンで走査される、請求項１から１４のいずれか一項に記載の方法。
16. 前記正弦波パターンは、前記カットライン幅に垂直な伝播を伴う波を備え、ピークトゥピーク振幅がカットライン幅以下である、請求項７から１５のいずれか一項に記載の方法。
17. 前記カットラインは、カットによって前記スタックを互いに分離された複数の要素に分割するように形作られる、請求項１から１６のいずれか一項に記載の方法。
18. 前記方法は、前記カットのラインを通じて前記基板をスライスして前記要素を互いに物理的に分離するステップをさらに含み、必要に応じて、カットの形成と基板のスライスとの間に１つ以上の追加の処理段階を含む、請求項１４に記載の方法。
19. 請求項１から１５のいずれか一項に記載の方法を使用して、薄膜電池層のスタックを備える薄膜構造から、電池用の要素を分離するカットを形成するステップを含む、薄膜電池の製造方法。
    

Images