JP2024154994A - Semiconductor device and semiconductor module - Google Patents
Semiconductor device and semiconductor module Download PDFInfo
- Publication number
- JP2024154994A JP2024154994A JP2023069291A JP2023069291A JP2024154994A JP 2024154994 A JP2024154994 A JP 2024154994A JP 2023069291 A JP2023069291 A JP 2023069291A JP 2023069291 A JP2023069291 A JP 2023069291A JP 2024154994 A JP2024154994 A JP 2024154994A
- Authority
- JP
- Japan
- Prior art keywords
- metal member
- semiconductor device
- electrode terminal
- center
- gravity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置、および、半導体モジュールに係わる。 The present invention relates to a semiconductor device and a semiconductor module.
第1のはんだ層を介して半導体素子が基板に実装され、さらに電極を取り出すための電極端子が第2のはんだ層によって半導体素子に接続された構成の半導体装置が知られている。このような構成の半導体装置において、半導体素子上に電極端子以外の複数の電極パッドが設けられている場合、半導体素子や第1のはんだ層の重心位置と電極端子の重心位置とがずれた状態で、第2のはんだ層によって電極端子が接続される。しかし、半導体素子や第1のはんだ層と電極端子との重心位置がずれた状態では、半導体素子に傾きが発生しやすい。
この対策として、比重の異なる素材を組み合わせて電極端子を構成し、はんだ層や半導体素子の重心位置と電極端子の重心位置とのずれを抑制する構成の半導体装置が提案されている(例えば、特許文献1、特許文献2参照)。
There is known a semiconductor device having a configuration in which a semiconductor element is mounted on a substrate via a first solder layer, and further, an electrode terminal for taking out an electrode is connected to the semiconductor element by a second solder layer. In a semiconductor device having such a configuration, when a plurality of electrode pads other than the electrode terminals are provided on the semiconductor element, the electrode terminals are connected by the second solder layer in a state in which the center of gravity of the semiconductor element or the first solder layer is misaligned with the center of gravity of the electrode terminal. However, in a state in which the center of gravity of the semiconductor element or the first solder layer is misaligned with the center of gravity of the electrode terminal, the semiconductor element is likely to tilt.
As a countermeasure to this problem, a semiconductor device has been proposed in which electrode terminals are formed by combining materials with different specific gravities, thereby suppressing the misalignment between the center of gravity of the solder layer or semiconductor element and the center of gravity of the electrode terminal (see, for example,
しかしながら、上述の特許文献1、および、特許文献2に記載された半導体装置の構成では、比重の異なる2種の素材がそれぞれはんだ層に接触している。このため、いずれか一方の素材の熱伝導率が他方の素材の熱伝導率よりも低くなり、熱伝導率の低い素材が接触する部分では半導体素子の放熱性が低下してしまい、半導体装置の耐熱性が低下しやすくなる。この結果、半導体装置の信頼性が低下してしまう。
However, in the configurations of the semiconductor devices described in the above-mentioned
上述した問題の解決のため、本発明においては、信頼性の低下を抑制することが可能な半導体装置、および、半導体モジュールを提供するものである。 To solve the above problems, the present invention provides a semiconductor device and a semiconductor module that can suppress deterioration in reliability.
また、本発明の上記の目的およびその他の目的と本発明の新規な特徴は、本明細書の記述および添付図面によって明らかにする。 The above and other objects of the present invention, as well as the novel features of the present invention, will become apparent from the description in this specification and the accompanying drawings.
本発明の半導体装置は、基板と、基板上に設けられた第1の導電性接合部材と、第1の導電性接合部材上に設けられた半導体素子と、半導体素子上に設けられた第2の導電性接合部材と、第2の導電性接合部材上に設けられた電極端子とを備える。そして、電極端子は、第1の金属部材と、第1の金属部材と隣接して配置された第1の金属部材よりも熱伝導率が低い第2の金属部材とが一体化された構成を有し、電極端子の第1の導電性接合部材と接触する面の全てが第1の金属部材によって構成される。 The semiconductor device of the present invention comprises a substrate, a first conductive bonding member provided on the substrate, a semiconductor element provided on the first conductive bonding member, a second conductive bonding member provided on the semiconductor element, and an electrode terminal provided on the second conductive bonding member. The electrode terminal has a structure in which a first metal member and a second metal member arranged adjacent to the first metal member and having a lower thermal conductivity than the first metal member are integrated, and all of the surfaces of the electrode terminal that come into contact with the first conductive bonding member are formed of the first metal member.
また、本発明の半導体モジュールは、上記構成の第1の半導体装置と、第2の半導体装置とを備える。第2の半導体装置は、第2の基板と、第2の基板上に設けられた導電性接合部材と、導電性接合部材上に設けられた第2の半導体素子とを備える。 The semiconductor module of the present invention includes a first semiconductor device having the above-described configuration and a second semiconductor device. The second semiconductor device includes a second substrate, a conductive bonding member provided on the second substrate, and a second semiconductor element provided on the conductive bonding member.
本発明によれば、信頼性の低下を抑制することが可能な半導体装置、および、半導体モジュールを提供することができる。 The present invention provides a semiconductor device and a semiconductor module that can suppress deterioration in reliability.
なお、上述した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。 Note that issues, configurations, and advantages other than those described above will become clear from the explanation of the embodiments below.
以下、本発明の実施形態に係る半導体モジュール、および、半導体装置の一例を、図面を参照しながら説明する。なお、本発明は以下の例に限定されるものではない。以下で説明する各図において、共通の部材には同一の符号を付している。また、本明細書で用いる図面において、同一のまたは対応する構成要素には同一の符号を付け、これらの構成要素については繰り返しの説明を省略する場合がある。 Below, an example of a semiconductor module and a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. Note that the present invention is not limited to the following example. In each of the drawings described below, common members are given the same reference numerals. Furthermore, in the drawings used in this specification, identical or corresponding components are given the same reference numerals, and repeated explanations of these components may be omitted.
[半導体モジュール]
本実施形態の半導体モジュールの構成について説明する。図1に、半導体モジュールの概略構成を示す。
図1に示す半導体モジュール1は、第1の半導体装置10と、第2の半導体装置20とから構成される。
第1の半導体装置10は、第1の基板11、第1のはんだ層12、第1の半導体素子13、第2のはんだ層14、および、電極端子15がこの順に積層された構成を有する。電極端子15は、第1の金属部材16と第2の金属部材17とによって構成されている。電極端子15は、第2のはんだ層14に接触面の全てが第1の金属部材16によって構成されている。
[Semiconductor module]
The configuration of the semiconductor module of this embodiment will be described below.
The
The
第2の半導体装置20は、第2の基板21と、第3のはんだ層22を介して第2の基板21に実装された第2の半導体素子23とコンデンサ24とを備える。また、第1の半導体装置10と第2の半導体装置20とは、配線2によって電気的に接続されている。配線2は、例えばワイヤーボンディング(WB)であり、第1の半導体素子13上に設けられた図示しない電極パッドと、第2の基板21上に設けられた図示しない電極パッドとに接続されている。
The
さらに、半導体モジュール1は、電極を取り出すための電極端子15の一部を除き、第1の半導体装置10と第2の半導体装置20との全面が、封止樹脂3によって封止されている。図1に示す半導体モジュール1では、第1の基板11の下面側と、電極端子15の上面とが全て封止樹脂3から露出されている。封止樹脂3は、例えば、熱硬化性のエポキシ樹脂等の絶縁性樹脂から構成される。
Furthermore, in the
第1の基板11、第2の基板21は、例えば、半導体パッケージ用のリードフレームから構成される。
第1のはんだ層12、第2のはんだ層14、および、第3のはんだ層22は、第1の半導体装置10および第2の半導体装置20を構成する導電性接合部材の一例である。導電性接合部材は、第1の半導体素子13、第2の半導体素子23、コンデンサ24、および、電極端子15を接合することが可能な導電性部材により構成される。例えば、導電性接合部材は、ソルダーペーストや銀ペースト等の導電性ペーストを用いて形成される。ソルダーペーストの種類や導電性ペーストの種類、および、ソルダーペーストに用いられるはんだの組成については特に限定されず、半導体装置の実装に用いられる公知のソルダーペーストや導電性ペーストを用いることができる。
第1のはんだ層12は、第1の半導体素子13の一方の主面(裏面)側の全面に形成されている。第2のはんだ層14は、第1の半導体素子13の他方の主面(表面)側において、ボンディングパッド等の配線2が接続される電極を除く位置であり、電極端子15の一方の面側の全面に形成されている。
The
The
The
第1の半導体素子13は、一定の厚さを有する素子であり、第1の基板11よりも小さい面積で形成されている。第1の半導体素子13は、例えば、スイッチング用の素子であるパワーMOSFET(Power Metal-Oxide-Semiconductor Field-Effect Transistor)を備え、内部の半導体チップに絶縁ゲートバイポーラトランジスタ(IGBT)や、DMOS(Double-Diffused Metal Oxide Semiconductor)等が形成されている。
第2の半導体素子23は、例えば、コンデンサ24等の制御用IC(Integrated Circuit)によって構成されている。
The
The
(半導体モジュールの製造方法)
半導体モジュール1は、例えば、以下の工程によって製造される。まず、第1の基板11上に、第1のはんだ層12となるソルダーペーストを塗布し、このソルダーペースト上に第1の半導体素子13を配置する。さらに、第1の半導体素子13上に第2のはんだ層14となるソルダーペーストを塗布し、このソルダーペースト上に電極端子15を配置する。そして、第1の基板11から電極端子15までを積層した状態でリフロー処理を行い、第1のはんだ層12および第2のはんだ層14を溶融し、各構成を接合する。以上の工程で第1の半導体装置10が形成される。
次に、第2の基板21上に第3のはんだ層22を塗布し、この第3のはんだ層22上に第2の半導体素子23とコンデンサ24とを配置する。そして、リフロー処理を行い、第3のはんだ層22を溶融し、各構成を接合する。以上の工程で第2の半導体装置20が形成される。
次に、第1の半導体素子13上に設けられた電極パッドと、第2の基板21上に設けられた電極パッドとを、ボンディングワイヤで接続し、第1の半導体装置10と第2の半導体装置20とを配線2で電気的に接続する。
次に、配線2で接続した第1の半導体装置10と第2の半導体装置20との全体を、封止樹脂3で封止する。
以上の工程により、半導体モジュール1を製造することができる。
(Method of manufacturing a semiconductor module)
The
Next, a
Next, the electrode pads provided on the
Next, the
Through the above steps, the
[電極端子]
次に、第1の半導体装置10を構成する電極端子15について説明する。
電極端子15は、上部側において第1の金属部材16と、第1の金属部材と隣接して配置された第2の金属部材17とが接合され、一体化した構成を有する。また、電極端子15は、第1の半導体素子13の電極に第2のはんだ層14によって接続されている。電極端子15が接続される電極としては、例えば、第1の半導体素子13を構成するMOSFETのソース電極である。そして、電極端子15は、少なくとも一部が封止樹脂3の外部に露出されている。このため、電極端子15によって、第1の半導体素子13の電極が封止樹脂3の外部に取り出される。図1に示す構成では、電極端子15は、第1の半導体装置10の積層方向の上部に露出されている。
[Electrode terminal]
Next, the
The
(重心位置)
図2に示すように、第1の半導体装置10は、積層方向からの投影視において、第1のはんだ層12の重心位置12g、および、第1の半導体素子13の重心位置13gと、電極端子15の重心位置15gとが一致するように実装されている。すなわち、第1のはんだ層12、第1の半導体素子13、および、電極端子15は、いずれかの重心位置12g,13g,15gを通る積層方向の断面において、各構成の重心位置12g,13g,15gが鉛直方向の直線5上に配置される。各構成の重心位置が直線5に配置されることにより、直線5は、第1の半導体装置10において、第1のはんだ層12から電極端子15までの積層構造の重心位置を通る鉛直方向の垂線となる。
図2に示す構成では、第1のはんだ層12および第1の半導体素子13は、中心位置に重心位置12g,13gが配置されている。これに対し、電極端子15は、積層方向の断面において中心位置15cからずれた位置であり、第1のはんだ層12および第1の半導体素子13は、中心位置に重心位置12g,13g側にずれた位置に重心位置15gが配置されている。電極端子15のに重心位置15gの配置方法については後述する。
(Center of gravity position)
2, the
2, the
なお、本形態の第1の半導体装置10において、重心位置12g,13g,15gが一致するとは、各構成の重心位置12g,13g,15gが積層方向の投影視において完全に一致している必要はない。例えば、第1の基板11から電極端子15までを積層した第1の半導体装置10において、第1のはんだ層12と第2のはんだ層14とを加熱溶融した際に、上記積層構造に傾きが生じない程度に、重心位置12g,13g,15gが近似している状態であればよい。
In the
第1の半導体装置10のような積層構造を有る場合、上述のように第1のはんだ層12、第1の半導体素子13、および、電極端子15の重心位置12g,13g,15gが一致していないと、図3に示すように、上記積層構造に傾きが生じやすい。例えば、第1の基板11から電極端子15までを積層配置した状態の第1の半導体装置10において、第1のはんだ層12と第2のはんだ層14とをリフロー等によって溶融した際に、第1の半導体装置10の積層構造に傾きが発生する。この積層構造の傾きは、第1のはんだ層12の重心位置12g、および、第1の半導体素子13の重心位置13gを通る鉛直方向の直線6と、電極端子15の重心位置15gを通るが鉛直方向の直線7とのずれによって発生する。また、第1の半導体装置10における傾きは、第1のはんだ層12が溶融した状態で発生する。従って、第1の半導体装置10における傾きは、電極端子15の重心位置15gと、第1のはんだ層12、および、第1の半導体素子13の重心位置12g,13gとのずれ量が大きいほど発生しやすい。このため、第1のはんだ層12が溶融した際に、上記積層構造に傾きが生じない程度に、第1のはんだ層12、第1の半導体素子13、および、電極端子15の重心位置12g,13g,15gが近似している状態であればよい。
In the case of a laminated structure such as the
(熱伝導部材)
電極端子15は、第1の半導体素子13からの熱を半導体モジュール1の外部に伝達するための熱伝導部材としても機能する。このため、電極端子15は、放熱断面積が極力大きくなるように、第1の半導体素子13の上面の範囲内において可能な限り大きくなるように形成される。
(Heat conductive material)
The
半導体モジュール1は、例えば、自動車用のオルタネータの整流に用いられる半導体装置を含んで構成される。このような用途では、第1の半導体装置10に対して過大な熱を伴う電流が供給される場合がある。この場合、第1の半導体装置10、特に第1の半導体素子13の内部が発熱する。内部に熱が蓄積され、内部の温度が例えば300℃を超えると、第1の半導体素子13を構成するシリコンチップ等の半導体チップのPN接合が破壊され、第1の半導体素子13が性能を維持できなくなる。
このため、第1の半導体素子13の熱を電極端子15から放熱する必要がある。そこで、第1の半導体素子13から電極端子15への放熱性を高めるため、電極端子15の熱伝導率を高めることが求められる。
The
For this reason, it is necessary to dissipate the heat of the
一方で電極端子15のように、第1の金属部材16と第2の金属部材17のような複数の金属材料を組み合わせた構成では、電極端子15内での各金属の熱伝導率が異なる。このため、電極端子15は、金属材料に起因する部分的に熱伝導率が高い部分と熱伝導率が低い部分とが含まれた構成となる。
On the other hand, in a configuration such as
上述の複数の金属部材から構成される電極端子15において、第1の半導体素子13から第2のはんだ層14を介して電極端子15に効率よく熱を伝達させるためには、第2のはんだ層14と接する面が、熱伝導率の高い素材によって構成されることが好ましい。特に、熱伝導率の高い金属材料と第2のはんだ層14とが接する面が大きいほど、第1の半導体素子13内の熱が、電極端子15に効率よく伝達される。
In the
このため、電極端子15は、少なくとも第2のはんだ層14と接する面の全てが、熱伝達率の高い金属材料によって形成されていることが好ましい。また、電極端子15では、第1の金属部材16の熱伝導率が第2の金属部材17よりも高い。したがって、電極端子15は、第2のはんだ層14に接触する全面が、熱伝導率の高い第1の金属部材16によって構成されている。
さらに、熱伝導率の高い第1の金属部材16が、封止樹脂3(図1)から露出する電極端子15の上面まで連続して形成されている。このため、第1の半導体装置10、および、半導体モジュールは、電極端子15から外部への放熱性が高まる。
また、電極端子15において、熱伝導率の高い第1の金属部材16の体積比率が大きい方が、第1の半導体素子13の放熱性を高めることができる。このため、電極端子15は、第1の金属部材16の比率が、第2の金属部材17を含む他の金属部材の比率よりも大きいことが好ましい。
For this reason, it is preferable that at least the entire surface of the
Furthermore, the
Furthermore, in the
(第1の金属部材、第2の金属部材)
上述のように、電極端子15は、第1のはんだ層12および第1の半導体素子13と重心位置を一致させ、且つ、第1の半導体素子13からの放熱性を向上させるための構成が求められる。このため、図4に示すように、電極端子15は、熱伝導率の高い第1の金属部材16と、第1の金属部材16よりも熱伝導率が低く、且つ、第1の金属部材16よりも比重が大きい重い第2の金属部材17Hとから構成される。或いは、図5に示すように、電極端子15は、熱伝導率の高い第1の金属部材16と、第1の金属部材16よりも熱伝導率が低く、且つ、第1の金属部材16よりも比重が小さい第2の金属部材17Lとから構成される。
(First metal member, second metal member)
As described above, the
図4および図5では、第1の半導体装置10の積層方向をz方向として示している。また、z方向に直行する電極端子15の第1の金属部材16および第2の金属部材17の延伸方向をy方向として示している。さらに、z方向およびy方向の両方に直行する第1の金属部材16と第2の金属部材17との接合方向をx方向として示している。
なお、以下の説明では、第1の金属部材16よりも比重が大きい第2の金属部材17Hと、第1の金属部材16よりも比重が小さい第2の金属部材17Lとを区別して説明する必要が無い場合には、単に第2の金属部材17と記載する。
4 and 5, the stacking direction of the
In the following description, when there is no need to distinguish between the
第1の金属部材16と、第2の金属部材17H,17Lは、図4および図5に示すように、それぞれ所定の形状のブロックを組み合わせて一体化させた構成を有する。例えば、電極端子15は、断面がL字型の第1の金属部材16と、第1の金属部材16の内面側を満たす直方体状の第2の金属部材17とから構成される。
As shown in Figures 4 and 5, the
また、電極端子15は、z方向において、第1の金属部材16のみによって構成される下層部15dと、第1の金属部材16と第2の金属部材17とから構成される上層部15uとが一体化された構成を有する。なお、電極端子15は、下層部15d側が第2のはんだ層14に接触する側であり、上層部15u側が封止樹脂3から上面が露出される側である。
第1の金属部材16と第2の金属部材17とは、電極端子15の上層部15uにおいてx方向で接合面を有し、この接合面がy方向に延伸している。また、第1の金属部材16と第2の金属部材17とは、電極端子15の上層部15uと下層部15dとの界面においてz方向で接合面を有し、この接合面がy方向に延伸している。電極端子15は、例えば、第1の金属部材16と第2の金属部材17との表面同士を重ね合わせて圧延することにより、材料間の境界面を拡散接合(元素拡散によって合金化)させる方法によって一体化されている。
Moreover, the
The
なお、第1の金属部材16と第2の金属部材17との形状は特に限定されない。後述のように、第2のはんだ層14に接する面が第1の金属部材16によって形成されていればよい。すなわち、電極端子15は、第1の金属部材16によって形成された下層部を有していればよい。このため、電極端子15は、第2のはんだ層14に接する下層部15d以外の構成は、第1の金属部材16と第2の金属部材17とが一体化した構成であれば特に限定されない。例えば、第1の金属部材16と第2の金属部材17との接合面が局面であったり、接合面が3以上あってもよい。また、第2の金属部材17がy方向の全体にわたって延伸されていなくてもよい。さらに、第2の金属部材17の一部または全部が第1の金属部材16に埋め込まれた構成であってもよい。生産性や信頼性の観点から図4および図5に示すように断面がL字型の第1の金属部材16と、直方体状の第2の金属部材17とを組み合わせることが好ましい。
The shapes of the
電極端子15は、第2のはんだ層14に接続される側、すなわち第1の半導体素子13側の全面に熱伝導率の高い第1の金属部材16を配置される。この構成により、第2の金属部材17が第2のはんだ層14に接する構成に比べ、第1の半導体素子13から電極端子15への熱伝達を向上させることができる。このため、第1の半導体装置10の耐熱性の向上、および、半導体モジュール1の信頼性の向上が可能となる。
電極端子15において下層部15dの厚さは特に限定されない。電極端子15による放熱性や、電極端子15の重心位置15gの設計等に応じて、下層部15dの厚さや電極端子15内での比率を任意に設計することができる。
The
There is no particular limitation on the thickness of the
また、図4に示すように、電極端子15は、積層方向の断面において重心位置15gが、中心位置15cよりも第2の金属部材17H側、且つ、上方に移動している。これは、第2の金属部材17Hが第1の金属部材16よりも比重が大きいためである。このように、第1の金属部材16よりも比重の大きい第2の金属部材17Hを用いる場合には、第1のはんだ層12および第1の半導体素子13の重心位置12g,13gに近い方に第2の金属部材17Hを配置する。すなわち、電極端子15において、第2の金属部材17Hは、第1の半導体装置10の積層構造の重心位置を通る鉛直方向の直線5(図2)に近い方に配置される。
Also, as shown in FIG. 4, the center of
一方、図5に示すように、電極端子15は、積層方向の断面において重心位置15gが、中心位置15cよりも第1の金属部材16側、且つ、下方側に移動している。これは、第2の金属部材17Lが第1の金属部材16よりも比重が小さいためである。このように、第1の金属部材16よりも比重の小さい第2の金属部材17Lを用いる場合には、第1のはんだ層12および第1の半導体素子13の重心位置12g,13gから遠い方に第2の金属部材17Hを配置する。すなわち、電極端子15において、第2の金属部材17Lは、第1の半導体装置10の積層構造の重心位置を通る鉛直方向の直線5(図2)から遠い方に配置される。
On the other hand, as shown in FIG. 5, the center of
図4および図5に示すように、比重の異なる第1の金属部材16と第2の金属部材17とを用いることにより、電極端子15の重心位置15gを中心位置15cからずらすことが可能となる。このため、後述するように、電極端子15の重心位置15gを、第1のはんだ層12、および、第1の半導体素子13の重心位置12g,13gと一致させることが可能となる。この結果、第1の半導体装置10の積層構造の傾きを抑制することができる。
As shown in Figures 4 and 5, by using a
(材料)
第1の金属部材16は、第2の金属部材17よりの熱伝導率の高い金属材料から構成される。第1の金属部材16は、例えば、熱伝導率が高く、且つ、導電性に優れる銅、銀によって構成される。
また、第2の金属部材17は、熱伝導率が第1の金属部材16よりも低く、導電性に優れる材料によって構成される。第1の金属部材16が銀で構成される場合には、第2の金属部材17は、銀よりも熱伝導率の低い銅で形成してもよい。
銅および銀よりも比重の大きい金属としては、例えば、タングステン、タンタル、金、および、鉛白金等が挙げられる。また、銅および銀よりも比重の小さい金属としては、アルミニウム、マグネシウム、ニッケル、クロム、チタン、鉄、および、錫等が挙げられる。また、第1の金属部材16および第2の金属部材17を構成する金属は、合金であってもよく、また、金属以外の添加物を含んでいてもよい。電極端子15は、第1の金属部材16と第2の金属部材17との比重の差が大きいほど設計自由度が向上する。このため、比重、導電性、および熱伝導率等を考慮すると、第1の金属部材16として、銅又は銅を含む合金を用いることが好ましい。そして、第2の金属部材17として、比重の大きい金属の場合はタングステン又はタングステンを含む合金、比重の小さい金属の場合はアルミニウム又はアルミニウムを含む合金を用いることが好ましい。
また、電極端子15は、3種以上の金属、合金等の部材を組み合わせてもよい。この場合にも、第2のはんだ層14と接触する面の全てに最も熱伝導率の高い金属部材を用いることが好ましい。
(material)
The
The
Examples of metals having a higher specific gravity than copper and silver include tungsten, tantalum, gold, and lead-platinum. Examples of metals having a lower specific gravity than copper and silver include aluminum, magnesium, nickel, chromium, titanium, iron, and tin. The metals constituting the
Furthermore, the
(重心位置)
また、第1の半導体装置10において、電極端子15に要求される重心位置15gは、第1の半導体素子13の大きさ(面積)や、第1の半導体素子13上に設けられる電極パッドの位置、電極端子15の大きさに応じて異なる。さらに、電極端子15において、中心位置15cから重心位置15gのずれ量は、適用する第1の金属部材16と第2の金属部材17との比重の差、電極端子15中の第2の金属部材17の体積比率、第2の金属部材17の位置等によって変化する。このため、第1の半導体装置10では、電極端子15に要求される重心位置15gに応じて、第1の金属部材16と第2の金属部材17の素材、第2の金属部材17の配置等を任意に設計する必要がある。
(Center of gravity position)
In the
図6および図7に、電極端子15における第1の金属部材16と第2の金属部材17H,17Lとの組み合わせによって設定される重心位置15gの例を示す。
図6および図7では、第1の半導体装置10の積層方向をz方向として示している。また、z方向に直行する電極端子15の第1の金属部材16および第2の金属部材17の延伸方向をy方向として示している。さらに、z方向およびy方向の両方に直行する第1の金属部材16と第2の金属部材17との接合方向をx方向として示している。また、図6および図7に示す電極端子15は、x方向、y方向、および、z方向をそれぞれ4分割した領域を示している。
なお、図6および図7において、第1の半導体装置10の第1のはんだ層12および第1の半導体素子13の重心位置12g,13gは、電極端子15の中心位置15cよりもx方向のマイナス方向に配置されているものとする。
6 and 7 show examples of center of
6 and 7, the stacking direction of the
In addition, in Figures 6 and 7, the center of
図6は、第1の金属部材16と、第1の金属部材16よりも比重の大きい第2の金属部材17Hを用いた場合の重心位置15gの配置の例である。図6に示すように、第2の金属部材17Hの配置を変更することにより電極端子15に要求される重心位置15gを調整することができる。具体的には、比重の大きい第2の金属部材17Hを、上層部15uにおいて、第1の金属部材16よりも第1の半導体装置10の第1のはんだ層12および第1の半導体素子13の重心位置12g,13g側に配置する。
Figure 6 shows an example of the arrangement of the center of
図6は、第1の金属部材16として銅(Cu)、第1の金属部材16よりも比重の大きい第2の金属部材17Hとしてタングステン(W)を用いた例である。
図6に示す重心位置(1)の例では、第2の金属部材17Hの配置を、x方向の1/2、y方向の全体(1/1)およびz方向の3/4の領域に配置している。この結果電、電極端子15の重心位置15gが、座標(x,y,z)=(5/12,1/2,7/12)の位置に配置されている。
重心位置(2)の例では、第2の金属部材17Hの配置を、x方向の1/2、y方向の全体(1/1)およびz方向の1/2の領域に配置している。この結果電、電極端子15の重心位置15gが、座標(x,y,z)=(5/12,1/2,8/12)の位置に配置されている。
重心位置(3)の例では、第2の金属部材17Hの配置を、x方向の1/3、y方向の全体(1/1)およびz方向の3/4の領域に配置している。この結果電、電極端子15の重心位置15gが、座標(x,y,z)=(4/12,1/2,7/12)の位置に配置されている。
FIG. 6 shows an example in which copper (Cu) is used as the
6, the
In the example of the center of gravity position (2), the
In the example of the center of gravity position (3), the
上述のように、電極端子15において、第2の金属部材17Hの配置を調整することにより、重心位置15gをx,y,z方向で調整することができる。このため、第1の半導体装置10において要求される電極端子15の重心位置15gを、第2の金属部材17Hの配置、体積等の調整によって調整することができる。このように、第1の金属部材16と、第1の金属部材16よりも比重の大きい第2の金属部材17Hとを一体化させた電極端子15を用いることにより、電極端子15の重心位置15gに起因する第1の半導体装置10の積層構造の傾きを抑制することができる。
As described above, in the
次に、図7に示すように、第1の金属部材16よりも比重の小さい第2の金属部材17Lを用いた場合でも、第2の金属部材17の配置を変更することにより電極端子15に要求される重心位置15gを調整することができる。具体的には、比重の小さい第2の金属部材17Lを、上層部15uにおいて、第1の金属部材16よりも第1の半導体装置10の第1のはんだ層12および第1の半導体素子13の重心位置12g,13g側と反対側に配置する。
7, even when a
図7は、第1の金属部材16として銅(Cu)、第1の金属部材16よりも比重の小さい第2の金属部材17Lとしてアルミニウム(Al)を用いた例である。
図7に示す重心位置(1)の例では、第2の金属部材17Lの配置を、x方向の1/2、y方向の全体(1/1)およびz方向の3/4の領域に配置している。この結果電、電極端子15の重心位置15gが、座標(x,y,z)=(5/12,1/2,5/12)の位置に配置されている。
重心位置(2)の例では、第2の金属部材17Lの配置を、x方向の1/2、y方向の全体(1/1)およびz方向の1/2の領域に配置している。この結果電、電極端子15の重心位置15gが、座標(x,y,z)=(5/12,1/2,4/12)の位置に配置されている。
重心位置(3)の例では、第2の金属部材17Lの配置を、x方向の1/3、y方向の全体(1/1)およびz方向の3/4の領域に配置している。この結果電、電極端子15の重心位置15gが、座標(x,y,z)=(4/12,1/2,5/12)の位置に配置されている。
FIG. 7 shows an example in which copper (Cu) is used as the
7, the
In the example of the center of gravity position (2), the
In the example of the center of gravity position (3), the
上述のように、電極端子15において、第2の金属部材17Lの配置を調整することにより、重心位置15gをx,y,z方向で調整することができる。このため、第1の半導体装置10において要求される電極端子15の重心位置15gを、第2の金属部材17Lの配置、体積等の調整によって調整することができる。このように、第1の金属部材16と、第1の金属部材16よりも比重の小さい第2の金属部材17Lとを一体化させた電極端子15を用いることにより、電極端子15の重心位置15gに起因する第1の半導体装置10の積層構造の傾きを抑制することができる。
As described above, in the
なお、第2の金属部材17のx方向、y方向、z方向の長さは、特に限定されず、電極端子15に要求される重心位置15gに応じて任意に設計される。また、第2の金属部材17の形状や第1の金属部材16と第2の金属部材17の接合面の形状も特に限定されず、直方体以外の形状や、長方形以外の接合面であってもよい。第2の金属部材17の形状を変更することにより、より精密な重心位置15gの調整が可能となる。
The lengths of the
なお、本発明は、上記の実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記の実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、本発明は、必ずしも説明した全ての構成を備える態様に限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能である。また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、削除したり、他の構成を追加・置換したりすることが可能である。 The present invention is not limited to the above-described embodiments, and various modifications are possible. For example, the above-described embodiments have been described in detail to clearly explain the present invention, and the present invention is not necessarily limited to an embodiment having all of the configurations described. It is also possible to replace part of the configuration of one embodiment with the configuration of another embodiment. It is also possible to add the configuration of another embodiment to the configuration of one embodiment. It is also possible to delete part of the configuration of each embodiment, or to add or replace other configurations.
1 半導体モジュール、1 半導体装置、2 配線、3 封止樹脂、5,6,7 直線、10 第1の半導体装置、11 第1の基板、12 第1のはんだ層、12g,13g,15g 重心位置、13 第1の半導体素子、14 第2のはんだ層、15 電極端子、15c 中心位置、15d 下層部、15u 上層部、16 第1の金属部材、17,17H,17L 第2の金属部材、20 第2の半導体装置、21 第2の基板、22 第3のはんだ層、23 第2の半導体素子、24 コンデンサ 1 semiconductor module, 1 semiconductor device, 2 wiring, 3 sealing resin, 5, 6, 7 straight line, 10 first semiconductor device, 11 first substrate, 12 first solder layer, 12g, 13g, 15g center of gravity, 13 first semiconductor element, 14 second solder layer, 15 electrode terminal, 15c center position, 15d lower layer, 15u upper layer, 16 first metal member, 17, 17H, 17L second metal member, 20 second semiconductor device, 21 second substrate, 22 third solder layer, 23 second semiconductor element, 24 capacitor
Claims (10)
前記基板上に設けられた第1の導電性接合部材と、
前記第1の導電性接合部材上に設けられた半導体素子と、
前記半導体素子上に設けられた第2の導電性接合部材と、
前記第2の導電性接合部材上に設けられた電極端子と、を備え、
前記電極端子は、第1の金属部材と、前記第1の金属部材と隣接して配置された前記第1の金属部材よりも熱伝導率が低い第2の金属部材とが一体化された構成を有し、
前記電極端子の前記第1の導電性接合部材と接触する面の全てが前記第1の金属部材によって構成される
半導体装置。 A substrate;
a first conductive bonding member provided on the substrate;
a semiconductor element provided on the first conductive bonding member;
a second conductive bonding member provided on the semiconductor element;
an electrode terminal provided on the second conductive bonding member;
the electrode terminal has a configuration in which a first metal member and a second metal member, which is disposed adjacent to the first metal member and has a thermal conductivity lower than that of the first metal member, are integrated together;
the entire surface of the electrode terminal that comes into contact with the first conductive bonding member is made of the first metal member.
前記第1の金属部材のみによって構成される下層部と、
前記下層部上に設けれらた、前記第1の金属部材と前記第2の金属部材とが接合されて一体化した上層部と、有し、
前記下層部と前記上層部とが接合されて一体化されている
請求項1に記載の半導体装置。 The electrode terminal is
a lower layer portion formed only of the first metal member;
an upper layer portion provided on the lower layer portion, in which the first metal member and the second metal member are joined and integrated;
The semiconductor device according to claim 1 , wherein the lower layer and the upper layer are joined together to be integrated.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2 , wherein in the upper layer portion, the second metal member is disposed closer to a center of gravity of the first conductive bonding member than the first metal member is when viewed in a projected manner in the stacking direction.
請求項3に記載の半導体装置。 The semiconductor device according to claim 3 , wherein the second metal member has a specific gravity higher than that of the first metal member.
請求項4に記載の半導体装置。 The semiconductor device according to claim 4 , wherein the first metal member includes copper and the second metal member includes tungsten.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2 , wherein in the upper layer portion, the second metal member is disposed on an opposite side to a center of gravity of the first conductive bonding member in a projected view in the stacking direction with respect to the first metal member.
請求項6に記載の半導体装置。 The semiconductor device according to claim 6 , wherein the second metal member has a specific gravity lower than that of the first metal member.
請求項7に記載の半導体装置。 The semiconductor device according to claim 7 , wherein the first metal member includes copper, and the second metal member includes aluminum.
前記第2の半導体装置は、
第2の基板と、
前記第2の基板上に設けられた導電性接合部材と、
前記導電性接合部材上に設けられた第2の半導体素子と、を備える
半導体モジュール。 A semiconductor device comprising: a first semiconductor device according to claim 1; and a second semiconductor device electrically connected to the first semiconductor device by wiring;
The second semiconductor device includes:
A second substrate;
a conductive bonding member provided on the second substrate;
a second semiconductor element provided on the conductive bonding member.
前記封止樹脂から前記電極端子を構成する前記第1の金属部材と前記第2の金属部材の上部が露出する
請求項9に記載の半導体モジュール。 a sealing resin that seals the first semiconductor device and the second semiconductor device;
The semiconductor module according to claim 9 , wherein upper portions of the first metal member and the second metal member constituting the electrode terminals are exposed from the sealing resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023069291A JP2024154994A (en) | 2023-04-20 | 2023-04-20 | Semiconductor device and semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023069291A JP2024154994A (en) | 2023-04-20 | 2023-04-20 | Semiconductor device and semiconductor module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024154994A true JP2024154994A (en) | 2024-10-31 |
Family
ID=93259189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023069291A Pending JP2024154994A (en) | 2023-04-20 | 2023-04-20 | Semiconductor device and semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2024154994A (en) |
-
2023
- 2023-04-20 JP JP2023069291A patent/JP2024154994A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448645B1 (en) | Semiconductor device | |
| JP5232367B2 (en) | Semiconductor device | |
| US7271477B2 (en) | Power semiconductor device package | |
| US8466548B2 (en) | Semiconductor device including excess solder | |
| EP3157053B1 (en) | Power module | |
| JP7199921B2 (en) | semiconductor equipment | |
| US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
| JP2007234690A (en) | Power semiconductor module | |
| US20080029875A1 (en) | Hermetically sealed semiconductor device module | |
| JP2018137283A (en) | Semiconductor device | |
| CN112106194B (en) | Heat removal components for semiconductor power modules | |
| US20220301965A1 (en) | Semiconductor device | |
| US20220301993A1 (en) | Semiconductor device | |
| JP2017050441A (en) | Semiconductor device | |
| US20220301967A1 (en) | Semiconductor device | |
| US20220301966A1 (en) | Semiconductor device | |
| US12009310B2 (en) | Semiconductor device | |
| US11552065B2 (en) | Semiconductor device | |
| JP2024154994A (en) | Semiconductor device and semiconductor module | |
| TW202226485A (en) | semiconductor device | |
| WO2022070741A1 (en) | Semiconductor device | |
| CN115244669A (en) | Semiconductor device with a plurality of transistors | |
| JP7147186B2 (en) | semiconductor equipment | |
| US12327808B2 (en) | Semiconductor device | |
| JP7668958B2 (en) | Semiconductor device and method for manufacturing the same |