JP2025133185A - Semiconductor Module - Google Patents
Semiconductor ModuleInfo
- Publication number
- JP2025133185A JP2025133185A JP2024030973A JP2024030973A JP2025133185A JP 2025133185 A JP2025133185 A JP 2025133185A JP 2024030973 A JP2024030973 A JP 2024030973A JP 2024030973 A JP2024030973 A JP 2024030973A JP 2025133185 A JP2025133185 A JP 2025133185A
- Authority
- JP
- Japan
- Prior art keywords
- step surface
- substrate
- distance
- semiconductor module
- reference end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】板厚の異なる複数の基板に対しても、１つの仕様の部材を用いて半導体モジュールを組み立てることができるようにする。
【解決手段】ケース（30）の周壁部（32）の内面側には、第１段差面（41）と、第２段差面（42）とが設けられる。第２段差面（42）は、第１段差面（41）よりも基板（10）の外側及び内側の少なくとも一方で第１段差面（41）と平行に延びる。第１段差面（41）よりも基板（10）の外側に設けられている第２段差面（42）は、基準端面（43）から第２段差面（42）までの距離が、基準端面（43）から第１段差面（41）までの距離よりも短い。第１段差面（41）よりも基板（10）の内側に設けられている第２段差面（42）は、基準端面（43）から第２段差面（42）までの距離が、基準端面（43）から第１段差面（41）までの距離よりも長い。
【選択図】図２
A semiconductor module can be assembled using members of a single specification even for a plurality of substrates having different thicknesses.
[Solution] A first step surface (41) and a second step surface (42) are provided on the inner surface side of a peripheral wall portion (32) of a case (30). The second step surface (42) extends parallel to the first step surface (41) at least one of the outer side and the inner side of a substrate (10) relative to the first step surface (41). The second step surface (42) is provided on the outer side of the substrate (10) relative to the first step surface (41), and the distance from a reference end surface (43) to the second step surface (42) is shorter than the distance from the reference end surface (43) to the first step surface (41). The second step surface (42) is provided on the inner side of the substrate (10) relative to the first step surface (41), and the distance from the reference end surface (43) to the second step surface (42) is longer than the distance from the reference end surface (43) to the first step surface (41).
[Selected Figure] Figure 2
Description
本開示は、半導体モジュールに関するものである。 This disclosure relates to a semiconductor module.
特許文献１には、絶縁基板が配置されたベース板と、絶縁基板及びベース板を囲むケースと、ベース板の外周とケースの内周との間に両者に接して設けられたスペーサと、を備えたパワー半導体モジュールが開示されている。ここで、スペーサを設けることにより、様々なサイズのベース板に対して同一サイズのケースを使用することができる、と記載されている。 Patent Document 1 discloses a power semiconductor module that includes a base plate on which an insulating substrate is disposed, a case that surrounds the insulating substrate and base plate, and a spacer that is provided between the outer periphery of the base plate and the inner periphery of the case and in contact with both. It also states that providing the spacer makes it possible to use the same size case for base plates of various sizes.
ところで、特許文献１の発明では、同一サイズのケースを使用するために、様々なサイズのベース板に対応した複数のスペーサを生産する必要がある。そのため、スペーサの仕様が増加してしまい、生産効率の低下や在庫管理の煩雑化が問題となる。 However, with the invention of Patent Document 1, in order to use the same size case, it is necessary to produce multiple spacers that correspond to base plates of various sizes. This increases the number of spacer specifications, leading to problems such as reduced production efficiency and complicated inventory management.
本開示の目的は、板厚の異なる複数の基板に対しても、１つの仕様の部材を用いて半導体モジュールを組み立てることができるようにすることにある。 The purpose of this disclosure is to enable semiconductor modules to be assembled using components with a single specification, even for multiple boards of different thicknesses.
本開示の第１の態様は、基板（10）と、前記基板（10）の実装面（11）を覆うケース（30）と、を備えた半導体モジュールであって、前記ケース（30）は、前記基板（10）の実装面（11）に対向する対向部（31）と、前記対向部（31）の周縁に沿って前記基板（10）側に延びる周壁部（32）と、を有し、前記周壁部（32）の内面側には、前記基板（10）の実装面（11）側に当接する第１段差面（41）と、前記第１段差面（41）よりも前記基板（10）の外側及び内側の少なくとも一方で前記第１段差面（41）と平行に延びる第２段差面（42）と、が設けられ、前記第２段差面（42）が前記第１段差面（41）よりも前記基板（10）の外側に設けられている場合、前記周壁部（32）における前記対向部（31）とは反対側の基準端面（43）から前記第２段差面（42）までの距離は、前記基準端面（43）から前記第１段差面（41）までの距離よりも短く、前記第２段差面（42）が前記第１段差面（41）よりも前記基板（10）の内側に設けられている場合、前記基準端面（43）から前記第２段差面（42）までの距離は、前記基準端面（43）から前記第１段差面（41）までの距離よりも長い。 A first aspect of the present disclosure is a semiconductor module comprising a substrate (10) and a case (30) covering a mounting surface (11) of the substrate (10), wherein the case (30) has a facing portion (31) facing the mounting surface (11) of the substrate (10) and a peripheral wall portion (32) extending toward the substrate (10) along the periphery of the facing portion (31), and the inner surface of the peripheral wall portion (32) has a first step surface (41) abutting against the mounting surface (11) of the substrate (10) and a second step surface (41) extending parallel to the first step surface (41) at least on one side of the substrate (10) outside and inside the first step surface (41). 2), and when the second step surface (42) is provided further outward from the substrate (10) than the first step surface (41), the distance from a reference end surface (43) of the peripheral wall portion (32) on the opposite side from the opposing portion (31) to the second step surface (42) is shorter than the distance from the reference end surface (43) to the first step surface (41); and when the second step surface (42) is provided further inward from the substrate (10) than the first step surface (41), the distance from the reference end surface (43) to the second step surface (42) is longer than the distance from the reference end surface (43) to the first step surface (41).
第１の態様では、第１段差面（41）及び第２段差面（42）を有する１つの仕様のケース（30）を生産すれば、例えば、板厚の異なる複数の基板（10）に対しても、第１段差面（41）又は第２段差面（42）の何れかに基板（10）の実装面（11）側を当接することで、半導体モジュールを組み立てることができる。 In the first aspect, by producing a single specification case (30) having a first step surface (41) and a second step surface (42), a semiconductor module can be assembled for multiple substrates (10) of different thicknesses, for example, by abutting the mounting surface (11) of the substrate (10) against either the first step surface (41) or the second step surface (42).
本開示の第２の態様は、第１の態様の半導体モジュールにおいて、前記第１段差面（41）及び前記第２段差面（42）には、前記周壁部（32）の周方向に沿って延びる溝部（45）が設けられる。 A second aspect of the present disclosure is a semiconductor module according to the first aspect, wherein the first step surface (41) and the second step surface (42) are provided with grooves (45) extending circumferentially around the peripheral wall portion (32).
第２の態様では、溝部（45）に接着剤を充填してケース（30）と基板（10）とを接着することで、基板（10）の実装面（11）と、第１段差面（41）又は第２段差面（42）と、の間から接着剤がはみ出すのを抑えることができる。 In the second aspect, by filling the groove (45) with adhesive to bond the case (30) and the substrate (10), it is possible to prevent the adhesive from spilling out from between the mounting surface (11) of the substrate (10) and the first step surface (41) or the second step surface (42).
本開示の第３の態様は、第１又は２の態様の半導体モジュールにおいて、前記基板（10）の実装面（11）と反対側の面には、板状の導電性部材（15）が設けられ、前記基準端面（43）と、前記導電性部材（15）における前記基板（10）と反対側の面と、が同一平面上に配置される。 A third aspect of the present disclosure is a semiconductor module according to the first or second aspect, in which a plate-shaped conductive member (15) is provided on the surface of the substrate (10) opposite the mounting surface (11), and the reference end surface (43) and the surface of the conductive member (15) opposite the substrate (10) are arranged on the same plane.
第３の態様では、ケース（30）をネジ止めして、例えば、ヒートシンク（20）に固定する際に、基板（10）に対して応力が加わるのを抑えることができる。 In the third aspect, when the case (30) is screwed and fixed to, for example, the heat sink (20), stress applied to the substrate (10) can be reduced.
本開示の第４の態様は、第１～３の態様の何れか１つの半導体モジュールにおいて、前記基板（10）に実装された部品（14）における前記対向部（31）に最も近い箇所から前記基板（10）の実装面（11）までの距離ｈ、前記基準端面（43）から前記対向部（31）までの距離Ｈ、前記基準端面（43）から前記第１段差面（41）までの距離Ｄ１、前記基準端面（43）から前記第２段差面（42）までの距離Ｄ２が、Ｄ１＜Ｈ－ｈ、Ｄ２＜Ｈ－ｈという条件を満たす。 A fourth aspect of the present disclosure is a semiconductor module according to any one of the first to third aspects, wherein the distance h from the point of the component (14) mounted on the substrate (10) closest to the facing portion (31) to the mounting surface (11) of the substrate (10), the distance H from the reference end surface (43) to the facing portion (31), the distance D1 from the reference end surface (43) to the first step surface (41), and the distance D2 from the reference end surface (43) to the second step surface (42) satisfy the conditions D1 < H-h and D2 < H-h.
第４の態様では、基板（10）の実装面（11）側を、第１段差面（41）又は第２段差面（42）の何れに当接させた場合でも、ケース（30）の対向部（31）に部品（14）が干渉するのを抑えることができる。 In the fourth aspect, whether the mounting surface (11) of the substrate (10) is abutted against the first step surface (41) or the second step surface (42), interference of the component (14) with the opposing portion (31) of the case (30) can be prevented.
本開示の第５の態様は、第１～４の態様の何れか１つの半導体モジュールにおいて、前記第１段差面（41）及び前記第２段差面（42）は、前記周壁部（32）の周方向に沿って延びる。 A fifth aspect of the present disclosure is a semiconductor module according to any one of the first to fourth aspects, wherein the first step surface (41) and the second step surface (42) extend along the circumferential direction of the peripheral wall portion (32).
第５の態様では、基板（10）の周縁部を第１段差面（41）又は第２段差面（42）で押さえ付け、基板（10）の傾きを抑えることができる。 In the fifth aspect, the peripheral edge of the substrate (10) is pressed by the first step surface (41) or the second step surface (42), thereby preventing the substrate (10) from tilting.
〈全体構成〉
図１に示すように、半導体モジュール（1）は、基板（10）と、半導体チップ（13）と、導電性部材（15）と、ケース（30）と、を備える。
Overall structure
As shown in FIG. 1, the semiconductor module (1) includes a substrate (10), a semiconductor chip (13), a conductive member (15), and a case (30).
基板（10）は、例えば、セラミックスや窒化アルミニウム等の絶縁性の材料で構成される。基板（10）の実装面（11）には、金属パターン（12）が形成される。金属パターン（12）には、半導体チップ（13）が実装される。 The substrate (10) is made of an insulating material such as ceramics or aluminum nitride. A metal pattern (12) is formed on the mounting surface (11) of the substrate (10). A semiconductor chip (13) is mounted on the metal pattern (12).
半導体チップ（13）は、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やダイオード等である。図１に示す例では、半導体チップ（13）が２つ設けられる。半導体チップ（13）同士は、接続配線（14）で接続される。半導体チップ（13）と金属パターン（12）とは、接続配線（14）で接続される。 The semiconductor chip (13) is, for example, an insulated gate bipolar transistor (IGBT) or a diode. In the example shown in Figure 1, two semiconductor chips (13) are provided. The semiconductor chips (13) are connected to each other by connecting wiring (14). The semiconductor chips (13) and the metal pattern (12) are connected by connecting wiring (14).
金属パターン（12）には、外部ピン（16）の一端が電気的に接続される。外部ピン（16）の他端は、ケース（30）の外部に突出するように延びる。外部ピン（16）の他端は、図示しない制御基板に接続される。 One end of an external pin (16) is electrically connected to the metal pattern (12). The other end of the external pin (16) extends to protrude outside the case (30). The other end of the external pin (16) is connected to a control board (not shown).
導電性部材（15）は、基板（10）における実装面（11）とは反対側の面に設けられる。導電性部材（15）は、板状に形成される。導電性部材（15）は、例えば、銅やアルミニウム等で構成された金属層である。導電性部材（15）は、グリス（21）を介してヒートシンク（20）に熱的に接触される。 The conductive member (15) is provided on the surface of the substrate (10) opposite the mounting surface (11). The conductive member (15) is formed in a plate shape. The conductive member (15) is a metal layer made of, for example, copper or aluminum. The conductive member (15) is in thermal contact with the heat sink (20) via grease (21).
ヒートシンク（20）は、例えば、銅やアルミニウム等の伝熱性材料で構成される。ヒートシンク（20）と、ケース（30）における後述するフランジ部（33）とは、締結ネジ（50）によってネジ止めされる。 The heat sink (20) is made of a heat-conductive material such as copper or aluminum. The heat sink (20) and a flange portion (33) of the case (30), which will be described later, are fastened together with fastening screws (50).
〈ケース〉
ケース（30）は、例えば、絶縁性の樹脂材で構成される。ケース（30）は、内部空間（35）を区画するように基板（10）の実装面（11）を覆う。ケース（30）の内部空間（35）には、封止材（36）が封止される。封止材（36）は、金属パターン（12）、半導体チップ（13）、及び接続配線（14）を覆う。
<case>
The case (30) is made of, for example, an insulating resin material. The case (30) covers the mounting surface (11) of the substrate (10) to define an internal space (35). A sealant (36) is sealed in the internal space (35) of the case (30). The sealant (36) covers the metal pattern (12), the semiconductor chip (13), and the connection wiring (14).
ケース（30）は、対向部（31）と、周壁部（32）と、フランジ部（33）と、を有する。対向部（31）は、基板（10）の実装面（11）に対向する。周壁部（32）は、対向部（31）の周縁に沿って基板（10）側に延びる。フランジ部（33）は、周壁部（32）における対向部（31）とは反対側の周縁に沿って外方に張り出す。 The case (30) has a facing portion (31), a peripheral wall portion (32), and a flange portion (33). The facing portion (31) faces the mounting surface (11) of the board (10). The peripheral wall portion (32) extends toward the board (10) along the peripheral edge of the facing portion (31). The flange portion (33) protrudes outward along the peripheral edge of the peripheral wall portion (32) on the side opposite the facing portion (31).
周壁部（32）の内面側には、階段状に形成された複数の段差面が設けられる。図２に示す例では、段差面は３つ設けられる。３つの段差面のうち、ケース（30）の外側から数えて２番目の段差面には、基板（10）の実装面（11）側が当接している。以下、図２において、基板（10）の実装面（11）側が当接している段差面を、第１段差面（41）とする。残りの段差面を、第２段差面（42）とする。 The inner surface of the peripheral wall portion (32) is provided with multiple stepped surfaces formed in a staircase pattern. In the example shown in Figure 2, three stepped surfaces are provided. Of the three stepped surfaces, the second stepped surface counting from the outside of the case (30) is in contact with the mounting surface (11) side of the substrate (10). Hereinafter, in Figure 2, the stepped surface that is in contact with the mounting surface (11) side of the substrate (10) is referred to as the first stepped surface (41). The remaining stepped surfaces are referred to as second stepped surfaces (42).
図２に示す例では、第２段差面（42）は、第１段差面（41）よりも基板（10）の外側及び内側の両方にそれぞれ設けられる。第２段差面（42）は、第１段差面（41）と平行に延びる。 In the example shown in FIG. 2, the second step surface (42) is provided both on the outer side and the inner side of the substrate (10) relative to the first step surface (41). The second step surface (42) extends parallel to the first step surface (41).
第１段差面（41）よりも基板（10）の外側に設けられている第２段差面（42）は、周壁部（32）における対向部（31）とは反対側の基準端面（43）から第２段差面（42）までの距離が、基準端面（43）から第１段差面（41）までの距離よりも短くなっている。 The second step surface (42), which is located further outward from the substrate (10) than the first step surface (41), has a shorter distance from a reference end surface (43) on the peripheral wall portion (32) opposite the opposing portion (31) to the second step surface (42) than the distance from the reference end surface (43) to the first step surface (41).
一方、第１段差面（41）よりも基板（10）の内側に設けられている第２段差面（42）は、基準端面（43）から第２段差面（42）までの距離が、基準端面（43）から第１段差面（41）までの距離よりも長くなっている。 On the other hand, the second step surface (42), which is located closer to the substrate (10) than the first step surface (41), has a longer distance from the reference end surface (43) to the second step surface (42) than the distance from the reference end surface (43) to the first step surface (41).
第１段差面（41）及び第２段差面（42）は、周壁部（32）の周方向に沿って延びる。第１段差面（41）及び第２段差面（42）には、溝部（45）が設けられる。溝部（45）は、周壁部（32）の周方向に沿って延びる。 The first step surface (41) and the second step surface (42) extend along the circumferential direction of the peripheral wall portion (32). Grooves (45) are provided in the first step surface (41) and the second step surface (42). The grooves (45) extend along the circumferential direction of the peripheral wall portion (32).
図２に示す例では、第１段差面（41）に基板（10）の実装面（11）側が当接している。そこで、第１段差面（41）の溝部（45）に接着剤（46）を充填することで、ケース（30）と基板（10）とを接着するようにしている。 In the example shown in Figure 2, the mounting surface (11) of the substrate (10) abuts against the first step surface (41). Therefore, the groove (45) of the first step surface (41) is filled with adhesive (46) to bond the case (30) and the substrate (10).
ケース（30）の基準端面（43）と、導電性部材（15）における基板（10）と反対側の面とは、同一平面上に配置される。図２に示す例では、基板（10）の板厚ｔ１は、７００μｍである。導電性部材（15）の板厚ｔ２は、３００μｍである。この場合、基準端面（43）から第１段差面（41）までの距離を１０００μｍとすればよい。 The reference end surface (43) of the case (30) and the surface of the conductive member (15) opposite the substrate (10) are arranged on the same plane. In the example shown in Figure 2, the thickness t1 of the substrate (10) is 700 μm. The thickness t2 of the conductive member (15) is 300 μm. In this case, the distance from the reference end surface (43) to the first step surface (41) should be 1000 μm.
これにより、ケース（30）のフランジ部（33）をヒートシンク（20）にネジ止めする際に、基板（10）に対して応力が加わるのを抑えることができる。 This reduces the stress applied to the substrate (10) when the flange portion (33) of the case (30) is screwed to the heat sink (20).
図１に示す例では、２つの半導体チップ（13）同士を接続する接続配線（14）は、側面視で上方に湾曲するように延びる。そのため、基板（10）に実装された部品における対向部（31）に最も近い箇所は、湾曲状に延びる接続配線（14）の頂点位置となる。 In the example shown in Figure 1, the connection wiring (14) connecting the two semiconductor chips (13) extends in an upward curve when viewed from the side. Therefore, the point closest to the opposing portion (31) of the component mounted on the substrate (10) is the vertex of the curved connection wiring (14).
図１及び図２に示すように、基板（10）に実装された部品における対向部（31）に最も近い箇所から基板（10）の実装面（11）までの距離ｈ、基準端面（43）から対向部（31）までの距離Ｈ、基準端面（43）から第１段差面（41）までの距離Ｄ１、基準端面（43）から第２段差面（42）までの距離Ｄ２が、Ｄ１＜Ｈ－ｈ、Ｄ２＜Ｈ－ｈという条件を満たすように設定している。 As shown in Figures 1 and 2, the distance h from the point of the component mounted on the board (10) closest to the facing portion (31) to the mounting surface (11) of the board (10), the distance H from the reference end face (43) to the facing portion (31), the distance D1 from the reference end face (43) to the first step surface (41), and the distance D2 from the reference end face (43) to the second step surface (42) are set to satisfy the conditions D1 < H - h and D2 < H - h.
なお、本実施形態では、第１段差面（41）よりも基板（10）の内側に設けられている第２段差面（42）は、基準端面（43）から第２段差面（42）までの距離が、基準端面（43）から第１段差面（41）までの距離よりも長くなっている。そのため、内側の第２段差面（42）までの距離をＤ２として、上述した条件を満たすように設定している。 In this embodiment, the second step surface (42), which is located further inward on the substrate (10) than the first step surface (41), has a longer distance from the reference end surface (43) to the second step surface (42) than the distance from the reference end surface (43) to the first step surface (41). Therefore, the distance to the inner second step surface (42) is set as D2 to satisfy the above-mentioned condition.
ところで、基板（10）の板厚は、絶縁材料の材料物性値や基板（10）のサイズによって決定される。ここで、材料物性値は、例えば、線膨張係数、ヤング率、及び硬度等の耐応力や、耐電界等のパラメータである。このように、異なる絶縁材料を基板（10）として使用する場合、絶縁材料毎に基板（10）の板厚が異なることとなる。 The thickness of the substrate (10) is determined by the material properties of the insulating material and the size of the substrate (10). Here, material properties include, for example, parameters such as linear expansion coefficient, Young's modulus, and stress resistance such as hardness, as well as electric field resistance. Thus, when different insulating materials are used for the substrate (10), the thickness of the substrate (10) will differ for each insulating material.
以下、図２に示す基板（10）及び導電性部材（15）とは板厚の異なる基板（10）及び導電性部材（15）を、ケース（30）に収容する場合について、図３及び図４を用いて説明する。 The following describes, with reference to Figures 3 and 4, the case in which a substrate (10) and a conductive member (15) with different thicknesses than those shown in Figure 2 are housed in a case (30).
図３に示すように、基板（10）の板厚と導電性部材（15）の板厚とを合計した合計厚みが、図２に示す基板（10）及び導電性部材（15）の合計厚みよりも小さい場合には、第１段差面（41）よりも基板（10）の外側に設けられている第２段差面（42）に、基板（10）の実装面（11）側を当接させる。また、第２段差面（42）の溝部（45）に接着剤（46）を充填することで、ケース（30）と基板（10）とを接着する。 As shown in FIG. 3, when the total thickness of the substrate (10) and the conductive member (15) is smaller than the total thickness of the substrate (10) and the conductive member (15) shown in FIG. 2, the mounting surface (11) of the substrate (10) is abutted against a second step surface (42) that is located further outward on the substrate (10) than the first step surface (41). The case (30) and the substrate (10) are bonded together by filling the groove (45) of the second step surface (42) with adhesive (46).
このとき、基板（10）の板厚ｔ１と導電性部材（15）の板厚ｔ２とを合計した合計厚みは、基準端面（43）から第２段差面（42）までの距離と等しくなっている。図３に示す例では、基板（10）の板厚ｔ１は、３００μｍである。導電性部材（15）の板厚ｔ２は、３００μｍである。この場合、基準端面（43）から第２段差面（42）までの距離を６００μｍとすればよい。 In this case, the total thickness, which is the sum of the thickness t1 of the substrate (10) and the thickness t2 of the conductive member (15), is equal to the distance from the reference end face (43) to the second step face (42). In the example shown in Figure 3, the thickness t1 of the substrate (10) is 300 μm. The thickness t2 of the conductive member (15) is 300 μm. In this case, the distance from the reference end face (43) to the second step face (42) should be 600 μm.
図４に示すように、基板（10）の板厚と導電性部材（15）の板厚とを合計した合計厚みが、図２に示す基板（10）及び導電性部材（15）の合計厚みよりも大きい場合には、第１段差面（41）よりも基板（10）の内側に設けられている第２段差面（42）に、基板（10）の実装面（11）側を当接させる。また、第２段差面（42）の溝部（45）に接着剤（46）を充填することで、ケース（30）と基板（10）とを接着する。 As shown in FIG. 4, when the total thickness of the substrate (10) and the conductive member (15) is greater than the total thickness of the substrate (10) and the conductive member (15) shown in FIG. 2, the mounting surface (11) of the substrate (10) is abutted against a second step surface (42) that is located inside the substrate (10) relative to the first step surface (41). The case (30) and the substrate (10) are bonded together by filling the groove (45) of the second step surface (42) with adhesive (46).
このとき、基板（10）の板厚ｔ１と導電性部材（15）の板厚ｔ２とを合計した合計厚みは、基準端面（43）から第２段差面（42）までの距離と等しくなっている。図４に示す例では、基板（10）の板厚ｔ１は、１００μｍである。導電性部材（15）の板厚ｔ２は、２０００μｍである。この場合、基準端面（43）から第２段差面（42）までの距離を２１００μｍとすればよい。 In this case, the total thickness, which is the sum of the thickness t1 of the substrate (10) and the thickness t2 of the conductive member (15), is equal to the distance from the reference end face (43) to the second step face (42). In the example shown in Figure 4, the thickness t1 of the substrate (10) is 100 μm. The thickness t2 of the conductive member (15) is 2000 μm. In this case, the distance from the reference end face (43) to the second step face (42) should be 2100 μm.
－実施形態の効果－
本実施形態の特徴によれば、第１段差面（41）及び第２段差面（42）を有する１つの仕様のケース（30）を生産すれば、例えば、板厚の異なる複数の基板（10）に対しても、第１段差面（41）又は第２段差面（42）の何れかに基板（10）の実装面（11）側を当接することで、半導体モジュールを組み立てることができる。
--Effects of the embodiment--
According to the features of this embodiment, if a single specification case (30) having the first step surface (41) and the second step surface (42) is produced, a semiconductor module can be assembled for a plurality of substrates (10) having different thicknesses, for example, by abutting the mounting surface (11) of the substrate (10) against either the first step surface (41) or the second step surface (42).
本実施形態の特徴によれば、溝部（45）に接着剤（46）を充填してケース（30）と基板（10）とを接着することで、基板（10）の実装面（11）と、第１段差面（41）又は第２段差面（42）と、の間から接着剤（46）がはみ出すのを抑えることができる。 According to a feature of this embodiment, by filling the groove portion (45) with adhesive (46) and bonding the case (30) and the substrate (10), it is possible to prevent the adhesive (46) from spilling out from between the mounting surface (11) of the substrate (10) and the first step surface (41) or the second step surface (42).
本実施形態の特徴によれば、ケース（30）をネジ止めして、例えば、ヒートシンク（20）に固定する際に、基板（10）に対して応力が加わるのを抑えることができる。 This feature of the present embodiment reduces stress on the substrate (10) when the case (30) is screwed and fixed to, for example, the heat sink (20).
本実施形態の特徴によれば、基板（10）の実装面（11）側を、第１段差面（41）又は第２段差面（42）の何れに当接させた場合でも、ケース（30）の対向部（31）に部品（14）が干渉するのを抑えることができる。 This feature of the present embodiment prevents the component (14) from interfering with the opposing portion (31) of the case (30) regardless of whether the mounting surface (11) of the substrate (10) is in contact with the first step surface (41) or the second step surface (42).
本実施形態の特徴によれば、基板（10）の周縁部を第１段差面（41）又は第２段差面（42）で押さえ付け、基板（10）の傾きを抑えることができる。 This embodiment features the advantage that the peripheral edge of the substrate (10) is pressed by the first step surface (41) or the second step surface (42), thereby preventing the substrate (10) from tilting.
《その他の実施形態》
前記実施形態では、第１段差面（41）及び第２段差面（42）に、周壁部（32）の周方向に沿って延びる溝部（45）が設けられた構成について説明したが、例えば、溝部（45）が無くてもよいし、溝部（45）が全周にわたって設けられていてもよいし、周方向に沿って部分的に複数の箇所に設けられていてもよい。
Other Embodiments
In the above embodiment, a configuration has been described in which the first step surface (41) and the second step surface (42) are provided with groove portions (45) extending along the circumferential direction of the peripheral wall portion (32). However, for example, the groove portions (45) may be absent, or the groove portions (45) may be provided along the entire circumference, or may be provided partially at multiple locations along the circumferential direction.
ここで、溝部（45）が全周にわたって設けられた構成であれば、基板（10）をより固定し易くできる。また、溝部（45）が部分的に複数の箇所に設けられた構成であれば、使用する接着剤（46）の量を少なくすることができる。 Here, if the groove portion (45) is provided around the entire periphery, it becomes easier to fix the substrate (10). Furthermore, if the groove portion (45) is provided in multiple locations, the amount of adhesive (46) used can be reduced.
前記実施形態では、第１段差面（41）及び第２段差面（42）が、周壁部（32）の周方向に沿って延びる構成について説明したが、第１段差面（41）及び第２段差面（42）は、全周にわたって設けられていてもよいし、周方向に沿って部分的に複数の箇所に設けられていてもよい。 In the above embodiment, the first step surface (41) and the second step surface (42) extend along the circumferential direction of the peripheral wall portion (32). However, the first step surface (41) and the second step surface (42) may be provided along the entire circumference, or may be provided at multiple locations along the circumferential direction.
ここで、第１段差面（41）及び第２段差面（42）が全周にわたって設けられた構成であれば、基板（10）の傾きをより抑えることができる。また、第１段差面（41）及び第２段差面（42）が部分的に複数の箇所に設けられた構成であれば、基板（10）の傾きを最低限抑えることができつつ、周壁部（32）の材料を少なくすることができる。 Here, if the first step surface (41) and the second step surface (42) are provided around the entire periphery, tilt of the substrate (10) can be further reduced. Furthermore, if the first step surface (41) and the second step surface (42) are provided partially at multiple locations, tilt of the substrate (10) can be minimized while reducing the amount of material used for the peripheral wall portion (32).
以上、実施形態及び変形例を説明したが、特許請求の範囲の趣旨及び範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。また、以上の実施形態、変形例、その他の実施形態に係る要素を適宜組み合わせたり、置換したりしてもよい。また、明細書及び特許請求の範囲の「第１」、「第２」、「第３」…という記載は、これらの記載が付与された語句を区別するために用いられており、その語句の数や順序までも限定するものではない。 Although the above describes embodiments and variations, it will be understood that various modifications in form and detail are possible without departing from the spirit and scope of the claims. Furthermore, elements of the above embodiments, variations, and other embodiments may be combined or substituted as appropriate. Furthermore, the terms "first," "second," "third," etc. in the specification and claims are used to distinguish between terms to which these terms are attached, and do not limit the number or order of those terms.
以上説明したように、本開示は、半導体モジュールについて有用である。 As described above, the present disclosure is useful for semiconductor modules.
1 半導体モジュール
10 基板
11 実装面
14 接続配線（部品）
15 導電性部材
30 ケース
31 対向部
32 周壁部
41 第１段差面
42 第２段差面
43 基準端面
45 溝部
1. Semiconductor module
10 Substrate
11 Mounting surface
14 Connecting wiring (parts)
15 Conductive materials
30 cases
31 Opposing part
32 Peripheral wall section
41 1st step surface
42 2nd step surface
43 Reference end face
45 Groove
Claims (5)
前記ケース（30）は、前記基板（10）の実装面（11）に対向する対向部（31）と、前記対向部（31）の周縁に沿って前記基板（10）側に延びる周壁部（32）と、を有し、
前記周壁部（32）の内面側には、前記基板（10）の実装面（11）側に当接する第１段差面（41）と、前記第１段差面（41）よりも前記基板（10）の外側及び内側の少なくとも一方で前記第１段差面（41）と平行に延びる第２段差面（42）と、が設けられ、
前記第２段差面（42）が前記第１段差面（41）よりも前記基板（10）の外側に設けられている場合、前記周壁部（32）における前記対向部（31）とは反対側の基準端面（43）から前記第２段差面（42）までの距離は、前記基準端面（43）から前記第１段差面（41）までの距離よりも短く、
前記第２段差面（42）が前記第１段差面（41）よりも前記基板（10）の内側に設けられている場合、前記基準端面（43）から前記第２段差面（42）までの距離は、前記基準端面（43）から前記第１段差面（41）までの距離よりも長い
半導体モジュール。 A semiconductor module comprising a substrate (10) and a case (30) that covers a mounting surface (11) of the substrate (10),
The case (30) has a facing portion (31) facing the mounting surface (11) of the board (10) and a peripheral wall portion (32) extending toward the board (10) along the periphery of the facing portion (31),
a first step surface (41) that abuts against the mounting surface (11) of the substrate (10) and a second step surface (42) that extends parallel to the first step surface (41) at least one of the outer side and the inner side of the substrate (10) relative to the first step surface (41);
When the second step surface (42) is provided on the outer side of the substrate (10) than the first step surface (41), the distance from a reference end surface (43) of the peripheral wall portion (32) on the opposite side to the opposing portion (31) to the second step surface (42) is shorter than the distance from the reference end surface (43) to the first step surface (41),
A semiconductor module in which, when the second step surface (42) is provided closer to the inside of the substrate (10) than the first step surface (41), the distance from the reference end surface (43) to the second step surface (42) is longer than the distance from the reference end surface (43) to the first step surface (41).
前記第１段差面（41）及び前記第２段差面（42）には、前記周壁部（32）の周方向に沿って延びる溝部（45）が設けられる
半導体モジュール。 2. The semiconductor module of claim 1,
The semiconductor module, wherein the first step surface (41) and the second step surface (42) are provided with grooves (45) extending in the circumferential direction of the peripheral wall portion (32).
前記基板（10）の実装面（11）と反対側の面には、板状の導電性部材（15）が設けられ、
前記基準端面（43）と、前記導電性部材（15）における前記基板（10）と反対側の面と、が同一平面上に配置される
半導体モジュール。 3. The semiconductor module according to claim 1,
A plate-shaped conductive member (15) is provided on the surface of the substrate (10) opposite to the mounting surface (11),
The semiconductor module has the reference end surface (43) and a surface of the conductive member (15) opposite to the substrate (10) arranged on the same plane.
前記基板（10）に実装された部品（14）における前記対向部（31）に最も近い箇所から前記基板（10）の実装面（11）までの距離ｈ、前記基準端面（43）から前記対向部（31）までの距離Ｈ、前記基準端面（43）から前記第１段差面（41）までの距離Ｄ１、前記基準端面（43）から前記第２段差面（42）までの距離Ｄ２が、
Ｄ１＜Ｈ－ｈ、Ｄ２＜Ｈ－ｈ
という条件を満たす
半導体モジュール。 3. The semiconductor module according to claim 1,
a distance h from a point of the component (14) mounted on the substrate (10) closest to the opposing portion (31) to the mounting surface (11) of the substrate (10), a distance H from the reference end face (43) to the opposing portion (31), a distance D1 from the reference end face (43) to the first step surface (41), and a distance D2 from the reference end face (43) to the second step surface (42),
D1<H-h, D2<H-h
A semiconductor module that meets the above conditions.
前記第１段差面（41）及び前記第２段差面（42）は、前記周壁部（32）の周方向に沿って延びる
半導体モジュール。 3. The semiconductor module according to claim 1,
The semiconductor module, wherein the first step surface (41) and the second step surface (42) extend along the circumferential direction of the peripheral wall portion (32).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024030973A JP2025133185A (en) | 2024-03-01 | 2024-03-01 | Semiconductor Module |
| PCT/JP2025/006907 WO2025183095A1 (en) | 2024-03-01 | 2025-02-27 | Semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024030973A JP2025133185A (en) | 2024-03-01 | 2024-03-01 | Semiconductor Module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2025133185A true JP2025133185A (en) | 2025-09-11 |
Family
ID=96921504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024030973A Pending JP2025133185A (en) | 2024-03-01 | 2024-03-01 | Semiconductor Module |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2025133185A (en) |
| WO (1) | WO2025183095A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044152A (en) * | 2007-08-06 | 2009-02-26 | Infineon Technologies Ag | Semiconductor module, power semiconductor module, power semiconductor structure, multilayer substrate, power semiconductor module manufacturing method, and multilayer substrate manufacturing method |
| JP2011187711A (en) * | 2010-03-09 | 2011-09-22 | Sansha Electric Mfg Co Ltd | Power semiconductor module |
| JP2012227399A (en) * | 2011-04-21 | 2012-11-15 | Mitsubishi Electric Corp | Housing for built in substrates |
| JP2018190894A (en) * | 2017-05-10 | 2018-11-29 | 株式会社豊田自動織機 | Semiconductor module |
-
2024
- 2024-03-01 JP JP2024030973A patent/JP2025133185A/en active Pending
-
2025
- 2025-02-27 WO PCT/JP2025/006907 patent/WO2025183095A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044152A (en) * | 2007-08-06 | 2009-02-26 | Infineon Technologies Ag | Semiconductor module, power semiconductor module, power semiconductor structure, multilayer substrate, power semiconductor module manufacturing method, and multilayer substrate manufacturing method |
| JP2011187711A (en) * | 2010-03-09 | 2011-09-22 | Sansha Electric Mfg Co Ltd | Power semiconductor module |
| JP2012227399A (en) * | 2011-04-21 | 2012-11-15 | Mitsubishi Electric Corp | Housing for built in substrates |
| JP2018190894A (en) * | 2017-05-10 | 2018-11-29 | 株式会社豊田自動織機 | Semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2025183095A1 (en) | 2025-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747875A (en) | Semiconductor power module with high speed operation and miniaturization | |
| US7518219B2 (en) | Integrated heat spreader lid | |
| JP5511621B2 (en) | Semiconductor device | |
| US6903457B2 (en) | Power semiconductor device | |
| JP2001127238A (en) | Semiconductor module and insulating substrate for semiconductor module | |
| JP3610015B2 (en) | Semiconductor device | |
| WO2018146933A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPS59168656A (en) | Rectifier module with fixing overhang | |
| US20230245948A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP7238353B2 (en) | Semiconductor module and semiconductor device using the same | |
| WO2020121680A1 (en) | Semiconductor device | |
| JP2781329B2 (en) | Semiconductor power module and method of manufacturing the same | |
| JP5222838B2 (en) | Control device | |
| US20080042302A1 (en) | Plastic overmolded packages with molded lid attachments | |
| JPS59132155A (en) | Vessel for semiconductor device | |
| JP4046623B2 (en) | Power semiconductor module and fixing method thereof | |
| US6762491B1 (en) | Power semiconductor device | |
| JP7257977B2 (en) | Semiconductor equipment and semiconductor modules | |
| JP2025133185A (en) | Semiconductor Module | |
| JP4367376B2 (en) | Power semiconductor device | |
| JP2004363521A (en) | Heat dissipation structure of semiconductor device | |
| JP5693395B2 (en) | Semiconductor device | |
| JP3378174B2 (en) | Heat dissipation structure of high heating element | |
| JP2014135374A (en) | Heat transfer substrate | |
| JP2005150309A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250711 |