[go: up one dir, main page]

JP2547823B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2547823B2
JP2547823B2 JP63187179A JP18717988A JP2547823B2 JP 2547823 B2 JP2547823 B2 JP 2547823B2 JP 63187179 A JP63187179 A JP 63187179A JP 18717988 A JP18717988 A JP 18717988A JP 2547823 B2 JP2547823 B2 JP 2547823B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
resin film
insulating resin
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63187179A
Other languages
Japanese (ja)
Other versions
JPH0236542A (en
Inventor
邦宏 坪崎
昌弘 一谷
敏浩 安原
隆志 鈴村
護 御田
喬 森永
好弘 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Resonac Corp
Original Assignee
Hitachi Cable Ltd
Hitachi Chemical Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Chemical Co Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Priority to JP63187179A priority Critical patent/JP2547823B2/en
Publication of JPH0236542A publication Critical patent/JPH0236542A/en
Application granted granted Critical
Publication of JP2547823B2 publication Critical patent/JP2547823B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、インナーリード
に絶縁性樹脂フィルム層を接着する半導体装置に適用し
て有効な技術に関するものである。
Description: TECHNICAL FIELD The present invention relates to a semiconductor device, and more particularly to a technique effectively applied to a semiconductor device in which an insulating resin film layer is bonded to an inner lead.

〔従来の技術〕[Conventional technology]

本発明者は半導体ペレットを樹脂で封止する樹脂封止
型(レジン封止型)半導体装置の開発を行っている。前
記半導体ペレットは1[Mbit]又は4[Mbit]の大容量
のDRAM(ynamic andom ccess emory)である。
樹脂封止型半導体装置はDIP(ual n−line acka
ge),ZIP(igzag n−line ackage)等のピン挿
入型で構成されている。また、樹脂封止型半導体装置は
SOJ(mall ut−line package with bend)等の面
実装型で構成されている。
The present inventor is developing a resin-encapsulated (resin-encapsulated) semiconductor device for encapsulating a semiconductor pellet with a resin. The semiconductor pellet is a DRAM of a large capacity of 1 [Mbit] or 4 [Mbit] (D ynamic R andom A ccess M emory).
Resin-sealed semiconductor device DIP (D ual I n-line P acka
ge), is composed of a pin insertion type, such as ZIP (Z igzag I n-line P ackage). In addition, the resin-sealed semiconductor device
It is constituted by surface mounting, such as SOJ (S mall O ut-line package with J bend).

この種の樹脂封止型半導体装置はタブの表面上に搭載
された半導体ペレットの外部端子(ボンディングパッ
ド)とインナーリードとをボンディングワイヤで接続し
ている。これらの半導体ペレット、インナーリード等は
樹脂封止材(例えばフェノール硬化型エポキシ系樹脂)
で封止されている。
In this type of resin-encapsulated semiconductor device, an external terminal (bonding pad) of the semiconductor pellet mounted on the surface of the tab and an inner lead are connected by a bonding wire. These semiconductor pellets, inner leads, etc. are resin encapsulants (for example, phenol-curable epoxy resin).
It is sealed with.

本発明者が開発中の樹脂封止型半導体装置は統一規格
で例えばリード列ピッチが300〜400[mil]のサイズで
形成されている。これに対して、DRAMの大容量化にとも
なう半導体ペレットのサイズの大型化によって、半導体
ペレットは樹脂封止材の大半の面積を占有してしまう。
この半導体ペレットの大型化は樹脂封止材でのリードの
保持やインナーリードの引き回しができなくなる。
The resin-encapsulated semiconductor device under development by the present inventor is formed under a unified standard, for example, with a lead row pitch of 300 to 400 [mil]. On the other hand, the semiconductor pellet occupies most of the area of the resin encapsulant due to the increase in size of the semiconductor pellet due to the increase in capacity of DRAM.
Due to the increase in size of the semiconductor pellet, it becomes impossible to hold the leads with the resin encapsulant and route the inner leads.

このような問題点を解決する技術として、例えば特開
昭61−218139号公報に記載される所謂タブレス構造を採
用することが有利である。タブレス構造の樹脂封止型半
導体装置は、半導体ペレットの搭載位置にインナーリー
ドを引き回し、このインナーリードで半導体ペレットを
支持している。つまり、タブレス構造の樹脂封止型半導
体装置はタブを廃止している。半導体ペレットとインナ
ーリードとの間には絶縁性樹脂フィルム層を介在させ、
両者は電気的に分離されている。
As a technique for solving such a problem, it is advantageous to adopt a so-called tabless structure described in, for example, Japanese Patent Laid-Open No. 61-218139. In a resin-sealed semiconductor device having a tabless structure, an inner lead is routed to a mounting position of the semiconductor pellet, and the inner lead supports the semiconductor pellet. That is, the resin-sealed semiconductor device having the tabless structure has no tab. An insulating resin film layer is interposed between the semiconductor pellet and the inner lead,
The two are electrically separated.

前記絶縁性樹脂フィルム層はポリイミド樹脂が多く使
用されている。絶縁性樹脂フィルム層は、直接、インナ
ーリードの表面や半導体ペレットに接着できないので、
接着層を介在させてそれらに接着している。接着層はエ
ポキシ樹脂やアクリル樹脂等の熱硬化性樹脂を使用し、
絶縁性樹脂フィルム層は熱圧着によって接着され、さら
に必要に応じて後ベークされる。
Polyimide resin is often used for the insulating resin film layer. Since the insulating resin film layer cannot be directly adhered to the surface of the inner lead or the semiconductor pellet,
It adheres to them through an adhesive layer. The adhesive layer uses a thermosetting resin such as epoxy resin or acrylic resin,
The insulating resin film layer is bonded by thermocompression and further post-baked if necessary.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

本発明者は、前述のタブレス構造の樹脂封止型半導体
装置の開発中にともなう耐湿特性試験の結果、インナー
リード間に電流のリークが多発する事実を確認した。本
発明者は、絶縁性樹脂フィルム層の表面の接着層(熱硬
化性樹脂)と前記樹脂封止材(フェノール硬化型エポキ
シ系樹脂)との接着性が悪く、両者の接着界面に剥離が
生じるため、剥離された接着界面に水が結露し、結露し
た水で電流のリークが発生することが原因であると考え
ている。また、本発明者は、絶縁性樹脂フィルム層と接
着層との接着性が悪いのでその接着界面に結露した水を
介して、さらに接着層の内部に拡散する水を介して、前
述の電流のリークが発生すると考えている。
The present inventor has confirmed the fact that current leakage frequently occurs between inner leads as a result of a moisture resistance characteristic test that accompanies the development of the above-described resinless semiconductor device having a tabless structure. The present inventors have found that the adhesiveness between the adhesive layer (thermosetting resin) on the surface of the insulating resin film layer and the resin sealing material (phenolic curing type epoxy resin) is poor, and peeling occurs at the adhesive interface between them. Therefore, it is considered that water is condensed on the peeled adhesive interface, and the condensed water causes a current leak. In addition, the present inventor has found that the adhesiveness between the insulating resin film layer and the adhesive layer is poor, so that the above-mentioned current of I think there will be a leak.

本発明の目的は、タブレス構造の樹脂封止型半導体装
置において、インナーリード間の電流のリークを低減
し、電気的信頼性を向上することが可能な技術を提供す
ることにある。
An object of the present invention is to provide a technique capable of reducing current leakage between inner leads and improving electrical reliability in a resinless semiconductor device having a tabless structure.

本発明の他の目的は、前記タブレス構造の樹脂封止型
半導体装置において、絶縁性樹脂フィルム層と接着層と
の接着強度を向上し、前記目的を達成することが可能な
技術を提供することにある。
Another object of the present invention is to provide a technique capable of improving the adhesive strength between the insulating resin film layer and the adhesive layer in the resin-sealed semiconductor device having the tabless structure and achieving the above object. It is in.

本発明の他の目的は、前記タブレス構造の樹脂封止型
半導体装置の製造工程の作業性を向上することが可能な
技術を提供することにある。
Another object of the present invention is to provide a technique capable of improving workability in the manufacturing process of the resin-sealed semiconductor device having the tabless structure.

本発明の他の目的は、前記タブレス構造の樹脂封止型
半導体装置において、絶縁性樹脂フィルム層を熱圧着す
る工程の際に空気の巻込みによる接着層の接着性の低下
を防止し、製造上の歩留りを向上することが可能な技術
を提供することにある。
Another object of the present invention is to manufacture a resin-less semiconductor device having the tabless structure, which prevents deterioration of adhesiveness of the adhesive layer due to air entrainment during the step of thermocompression bonding the insulating resin film layer, It is to provide a technology capable of improving the yield above.

本発明の他の目的は、前記タブレス構造の樹脂封止型
半導体装置において、絶縁性樹脂フィルム層を熱圧着す
る工程の際に接着層に残存した溶媒の発泡による接着層
の接着性の低下を防止し、製造上の歩留りを向上するこ
とが可能な技術を提供することにある。
Another object of the present invention is to reduce the adhesiveness of the adhesive layer due to foaming of the solvent remaining in the adhesive layer during the step of thermocompression bonding the insulating resin film layer in the resin-sealed semiconductor device having the tabless structure. It is an object of the present invention to provide a technology capable of preventing and improving the manufacturing yield.

本発明の他の目的は、前記タブレス構造の樹脂封止型
半導体装置において、前記製造上の歩留りを向上すると
共に、接着層の接着強度をさらに向上することが可能な
技術を提供することにある。
Another object of the present invention is to provide a technique capable of improving the manufacturing yield and further improving the adhesive strength of the adhesive layer in the resinless semiconductor device having the tabless structure. .

本発明の他の目的は、インナーリードに絶縁性樹脂フ
ィルム層を接着する、タブレス構造以外の樹脂封止型半
導体装置において、前記目的を達成することが可能な技
術を提供することにある。
Another object of the present invention is to provide a technique capable of achieving the above object in a resin-sealed semiconductor device having a structure other than a tabless structure, in which an insulating resin film layer is bonded to an inner lead.

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
The above and other objects and novel features of the present invention are as follows.
It will be apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means for solving the problem]

本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
The outline of a typical invention disclosed in the present application is briefly described as follows.

(1)インナーリードに絶縁性樹脂フィルム層を接着す
る部分が少なくとも樹脂封止材で封止される半導体装置
において、前記絶縁性樹脂フィルム層とインナーリード
との間にガラス転移温度が170〜260[℃]の範囲のポリ
エーテルアミド又はポリエーテルアミドイミド層を設け
る。
(1) In a semiconductor device in which a portion of the inner lead to which the insulating resin film layer is bonded is sealed with at least a resin sealing material, a glass transition temperature between the insulating resin film layer and the inner lead is 170 to 260. A polyether amide or polyether amide imide layer having a temperature range of [° C.] is provided.

(2)前記半導体装置の絶縁性樹脂フィルム層のインナ
ーリードに接着される側の表面をブラスト法で粗面化す
る。
(2) The surface of the insulating resin film layer of the semiconductor device, which is attached to the inner leads, is roughened by a blast method.

(3)前記半導体装置の製造方法において、前記絶縁性
樹脂フィルム層のインナーリードに接着される側の表面
に接着層として溶媒を若干量残存させたガラス転移温度
が約200〜260[℃]の範囲のポリエーテルアミド又はポ
リエーテルアミドイミド層を形成する工程と、前記イン
ナーリードに前記ポリエーテルアミド又はポリエーテル
アミドイミド層を介在させて前記絶縁性樹脂フィルム層
を熱圧着で接着する工程とを備える。
(3) In the method for manufacturing a semiconductor device, a glass transition temperature of about 200 to 260 [° C.] is obtained by leaving a small amount of a solvent as an adhesive layer on the surface of the insulating resin film layer on the side to be bonded to the inner leads. Forming a polyether amide or polyether amide imide layer in the range, and a step of bonding the insulating resin film layer by thermocompression bonding with the polyether amide or polyether amide imide layer interposed in the inner lead Prepare

(4)前記半導体装置の製造方法において、前記絶縁性
樹脂フィルム層のインナーリードに接着される側の表面
に接着層としてガラス転移温度が約170〜260[℃]の範
囲のポリエーテルアミド又はポリエーテルアミドイミド
層を形成する工程と、前記インナーリードに前記ポリエ
ーテルアミド又はポリエーテルアミドイミド層を介在さ
せて前記絶縁性樹脂フィルム層を部分的に熱圧着で仮付
けする工程と、前記インナーリードに仮付けされた絶縁
性樹脂フィルム層を熱圧着で本付けする工程とを備え
る。
(4) In the method for manufacturing a semiconductor device, a polyether amide or a poly-ether having a glass transition temperature in the range of about 170 to 260 [° C.] is used as an adhesive layer on the surface of the insulating resin film layer on the side to be adhered to the inner leads. A step of forming an ether amide imide layer; a step of temporarily attaching the insulating resin film layer by thermocompression bonding with the polyether amide or polyether amide imide layer interposed in the inner lead; And the step of permanently attaching the insulating resin film layer temporarily attached to the.

(5)前記半導体装置の製造方法において、前記絶縁性
樹脂フィルム層のインナーリードに接着される側の表面
に接着層として溶媒を若干量残存させたガラス転移温度
が約200〜260[℃]の範囲のポリエーテルアミド又はポ
リエーテルアミドイミド層を形成する工程と、前記イン
ナーリードに前記ポリエーテルアミド又はポリエーテル
アミドイミド層を介在させて前記絶縁性樹脂フィルム層
を部分的に熱圧着で仮付けする工程と、前記ポリエーテ
ルアミド又はポリエーテルアミドイミド層の溶媒の残存
量をベーキングによって低減する工程と、前記インナー
リードに仮付けされた絶縁性樹脂フィルム層を熱圧着で
本付けする工程とを備える。
(5) In the method for manufacturing a semiconductor device, a glass transition temperature of about 200 to 260 [° C.] is obtained by leaving a small amount of a solvent as an adhesive layer on the surface of the insulating resin film layer on the side to be adhered to the inner leads. Forming a polyether amide or polyether amide imide layer within the range, and temporarily fixing the insulating resin film layer by thermocompression bonding with the polyether amide or polyether amide imide layer interposed in the inner lead And a step of reducing the residual amount of the solvent of the polyetheramide or polyetheramideimide layer by baking, and a step of permanently attaching the insulating resin film layer temporarily attached to the inner lead by thermocompression bonding. Prepare

〔作用〕[Action]

上述した手段(1)によれば、前記インナーリード、
樹脂封止材の夫々とポリエーテルアミド又はポリエーテ
ルアミドイミド層との接着強度を向上し、両者間の接着
界面の剥離及びその剥離された部分への水の結露を防止
できるので(耐湿性向上)、インナーリード間の電流の
リークを防止し、半導体装置の電気的信頼性を向上する
ことができる。
According to the above-mentioned means (1), the inner lead,
Since the adhesive strength between each of the resin encapsulants and the polyetheramide or polyetheramideimide layer can be improved, and peeling of the adhesive interface between the two and condensation of water on the peeled portion can be prevented (improved moisture resistance) ), Current leakage between the inner leads can be prevented, and the electrical reliability of the semiconductor device can be improved.

前述の手段(2)によれば、前記手段(1)の効果の
他に、前記絶縁性樹脂フィルム層の表面にポリエーテル
アミド又はポリエーテルアミドイミド層を食い込ませる
ことができるので、両者の接着性をより向上し、半導体
装置の電気的信頼性を向上することができる。
According to the above-mentioned means (2), in addition to the effect of the above-mentioned means (1), the surface of the insulating resin film layer can be invaded with the polyetheramide or the polyetheramideimide layer, so that the adhesion of the both Of the semiconductor device, and the electrical reliability of the semiconductor device can be improved.

前述の手段(3)によれば、前記ポリエーテルアミド
又はポリエーテルアミドイミド層の高温軟化流動性を改
善し、インナーリードに絶縁性樹脂フィルム層を接着す
る熱圧着温度を約20〜50[℃]低減することができるの
で、半導体装置の製造工程における作業性を向上するこ
とができる。また、低温度での熱圧着が行えるので、半
導体装置の製造工程時間を短縮することができる。
According to the above means (3), the high temperature softening fluidity of the polyether amide or polyether amide imide layer is improved, and the thermocompression bonding temperature for adhering the insulating resin film layer to the inner lead is about 20 to 50 [° C.]. ] Since it can be reduced, workability in the manufacturing process of a semiconductor device can be improved. Moreover, since thermocompression bonding can be performed at a low temperature, the manufacturing process time of the semiconductor device can be shortened.

前述の手段(4)によれば、前記インナーリードに複
数回の熱圧着で絶縁性樹脂フィルム層を接着し、前記イ
ンナーリードとポリエーテルアミド又はポリエーテルア
ミドイミド層との接着界面に熱圧着時に生じる空気の巻
込みを低減することができるので、インナーリードと絶
縁性樹脂フィルム層との接着強度を高め、半導体装置の
製造上の歩留りを向上することができる。
According to the above-mentioned means (4), the insulating resin film layer is bonded to the inner lead by thermocompression a plurality of times, and at the time of thermocompression bonding at the bonding interface between the inner lead and the polyetheramide or polyetheramideimide layer. Since it is possible to reduce the entrainment of air that occurs, it is possible to increase the adhesive strength between the inner lead and the insulating resin film layer and improve the manufacturing yield of the semiconductor device.

前述の手段(5)によれば、前記ポリエーテルアミド
又はポリエーテルアミドイミド層の高温軟化流動性を改
善して、作業性の高い低温度の熱圧着でインナーリード
に絶縁性樹脂フィルム層を仮付けすることができると共
に、前記ベーキングで絶縁性樹脂フィルム層の脱湿及び
ポリエーテルアミド又はポリエーテルアミドイミド層の
余分な溶媒を気化させ、インナーリードに絶縁性樹脂フ
ィルム層を本付けする際に生じる発泡を低減することが
できるので、接着強度を高め、半導体装置の製造上の歩
留りを向上することができる。また、前記ベーキングで
ポリエーテルアミド又はポリエーテルアミドイミド層か
ら気化された溶媒をインナーリードの被接着面に吸着さ
せ、インナーリードとポリエーテルアミド又はポリエー
テルアミドイミド層との濡れ性を向上することができる
ので、接着強度をさらに高めることができる。
According to the above-mentioned means (5), the high temperature softening fluidity of the polyetheramide or polyetheramideimide layer is improved, and the insulating resin film layer is temporarily provided on the inner lead by thermocompression bonding with high workability and low temperature. In addition to being able to attach the insulating resin film layer to the inner lead, the baking is performed to dehumidify the insulating resin film layer and vaporize excess solvent in the polyetheramide or polyetheramideimide layer. Since the foaming that occurs can be reduced, the adhesive strength can be increased and the manufacturing yield of semiconductor devices can be improved. Further, the solvent vaporized from the polyether amide or polyether amide imide layer by the baking is adsorbed on the adhered surface of the inner lead to improve the wettability between the inner lead and the polyether amide or the polyether amide imide layer. Therefore, the adhesive strength can be further increased.

以下、本発明の構成について、タブレス構造の樹脂封
止型半導体装置に本発明を適用した一実施例とともに説
明する。
Hereinafter, the configuration of the present invention will be described together with an embodiment in which the present invention is applied to a resin-sealed semiconductor device having a tabless structure.

なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and their repeated description will be omitted.

〔発明の実施例〕Example of Invention

本発明の一実施例であるタブレス構造の樹脂封止型半
導体装置の基本的構造を第1図(要部断面図)及び第2
図(平面図)で示す。第1図は第2図をI−I切断線で
切った断面図である。
A basic structure of a resinless semiconductor device having a tabless structure, which is an embodiment of the present invention, is shown in FIGS.
This is shown in the figure (plan view). 1 is a sectional view of FIG. 2 taken along the line I-I.

第1図及び第2図に示すタブレス構造の樹脂封止型半
導体装置1はDIP型で形成されたピン挿入型である。樹
脂封止型半導体装置1は、インナーリード2Aの表面上に
順次積層された接着層3A、絶縁性樹脂フィルム層3B、ダ
イボンド材層3Cの夫々を介在させて半導体ペレット4を
搭載している。半導体ペレット4、インナーリード2Aを
夫々は樹脂封止材6によって封止されている。
The resinless semiconductor device 1 having the tabless structure shown in FIGS. 1 and 2 is a pin insertion type formed by a DIP type. The resin-encapsulated semiconductor device 1 mounts the semiconductor pellet 4 with an adhesive layer 3A, an insulating resin film layer 3B, and a die bond material layer 3C, which are sequentially stacked on the surface of the inner lead 2A, interposed therebetween. The semiconductor pellet 4 and the inner lead 2A are each sealed with a resin sealing material 6.

前記インナーリード2Aの内その複数本は、半導体ペレ
ット4の搭載位置の下側を横切り、半導体ペレット4の
外部端子(ボンディングパッドP)4Aの近傍まで延在し
ている。第2図に示すように、樹脂封止材6の平面形状
及び半導体ペレット4の平面形状は長方形状で構成され
ている。また、アウターリード28は樹脂封止材6の長方
形状の長辺に沿って配列され、半導体ペレット4の外部
端子4Aは長方形状の短辺に沿って配列されている。した
がって、インナーリード2Aの一端側は平面形状がL字型
で構成されている。インナーリード2Aの他端側は前記ア
ウターリード2Bに一体に構成(電気的に接続)されてい
る。
A plurality of the inner leads 2A cross below the mounting position of the semiconductor pellet 4 and extend to the vicinity of the external terminal (bonding pad P) 4A of the semiconductor pellet 4. As shown in FIG. 2, the planar shape of the resin encapsulant 6 and the planar shape of the semiconductor pellet 4 are rectangular. The outer leads 28 are arranged along the long sides of the resin sealing material 6 having a rectangular shape, and the external terminals 4A of the semiconductor pellet 4 are arranged along the short sides of the rectangular shape. Therefore, the one end side of the inner lead 2A has an L-shaped planar shape. The other end side of the inner lead 2A is integrally configured (electrically connected) with the outer lead 2B.

インナーリード2A及びアウターリード2Bは鉄−ニッケ
ル合金材料(例えばニッケルの含有量は50[%])で形
成されている。インナーリード2A及びアウターリード2B
の厚さは例えば0.15〜0.30[mm]の範囲で形成されてい
る。樹脂封止型半導体装置1をDIP型(ZIP型も同様)で
形成する本実施例において、インナーリード2A及びアウ
ターリード2Bの厚さは0.25[mm]で形成されている。後
述するSOJ型の面実装型の樹脂封止型半導体装置1にお
いては、アウターリード2Bの曲げ加工性を良くするため
にインナーリード2A等は約0.20[mm]程度の厚さで形成
されている。なお、インナーリード2A及びアウターリー
ド2Bは銅(Cu)系材料で形成してもよい。
The inner leads 2A and the outer leads 2B are formed of an iron-nickel alloy material (for example, the nickel content is 50 [%]). Inner lead 2A and outer lead 2B
Is formed in the range of 0.15 to 0.30 [mm], for example. In the present embodiment in which the resin-encapsulated semiconductor device 1 is formed by the DIP type (also the ZIP type), the inner leads 2A and the outer leads 2B are formed with a thickness of 0.25 [mm]. In the SOJ type surface mount type resin-sealed semiconductor device 1 described later, the inner leads 2A and the like are formed with a thickness of about 0.20 [mm] in order to improve the bending workability of the outer leads 2B. . The inner leads 2A and the outer leads 2B may be made of a copper (Cu) -based material.

前記半導体ペレット4は単結晶珪素基板で形成されて
いる。半導体ペレット4の表面(インナーリード2Aに対
向する面と反対側の面)には複数の半導体素子が集積さ
れている。本実施例の半導体ペレット4はDRAMを内蔵し
ている。半導体ペレット4は前述のようにその下面を横
切るインナーリード2Aの表面上に絶縁性樹脂フィルム層
3B等を介在させて搭載されている。つまり、この種の樹
脂封止型半導体装置1は半導体ペレット4を搭載するタ
ブが存在しない所謂タブレス構造で構成されている。
The semiconductor pellet 4 is formed of a single crystal silicon substrate. A plurality of semiconductor elements are integrated on the surface of the semiconductor pellet 4 (the surface opposite to the surface facing the inner leads 2A). The semiconductor pellet 4 of this embodiment has a built-in DRAM. As described above, the semiconductor pellet 4 has an insulating resin film layer on the surface of the inner lead 2A that crosses the lower surface thereof.
It is mounted with 3B intervening. That is, this type of resin-encapsulated semiconductor device 1 has a so-called tabless structure in which a tab for mounting the semiconductor pellet 4 does not exist.

半導体ペレット4の長方形状の短辺に沿って配列され
た外部端子4Aはボンディングワイヤ5を介在させてイン
ナーリード2Aに電気的に接続されている。外部端子4A
は、第1図及び第2図に簡略的に示しているが、実際に
は半導体素子を覆う層間絶縁膜の表面上に形成され、フ
ァイナルパッシベーション膜に形成された開口を通して
表面が露出されている。外部端子4Aは半導体素子間を接
続する配線と同一製造工程で形成される。外部端子4Aは
例えばCu,Siが添加されたアルミニウム合金で形成され
ている。
The external terminals 4A arranged along the rectangular short sides of the semiconductor pellet 4 are electrically connected to the inner leads 2A via the bonding wires 5. External terminal 4A
1 is simply shown in FIGS. 1 and 2, but is actually formed on the surface of the interlayer insulating film covering the semiconductor element, and the surface is exposed through the opening formed in the final passivation film. . The external terminal 4A is formed in the same manufacturing process as the wiring connecting the semiconductor elements. The external terminal 4A is formed of, for example, an aluminum alloy to which Cu and Si are added.

ボンディングワイヤ5はAuワイヤを使用している。ボ
ンディングワイヤ5は例えばボール・ボンディング法で
ボンディングされている。ボール・ボンディング法は、
ボンディングワイヤ5の一端側に金属ボールを形成し、
この金属ボールを熱圧着に超音波振動を併用して外部端
子4Aにボンディングするようになっている。ボンディン
グワイヤ5の他端側は同様に熱圧着に超音波振動を併用
してインナーリード2Aの表面にボンディングするように
なっている。また、前記ボンディングワイヤ5としては
Cuワイヤやアルミニウムワイヤを使用してもよい。
The bonding wire 5 is an Au wire. The bonding wire 5 is bonded by, for example, a ball bonding method. The ball bonding method is
Form a metal ball on one end side of the bonding wire 5,
This metal ball is bonded to the external terminal 4A by using thermocompression and ultrasonic vibration together. Similarly, the other end of the bonding wire 5 is bonded to the surface of the inner lead 2A by using thermocompression and ultrasonic vibration. Also, as the bonding wire 5,
Cu wire or aluminum wire may be used.

前記樹脂封止材6は例えば低応力化を図るシリコーン
ゴム及びフィラーを添加したフェノール硬化型エポキシ
型樹脂で形成されている。前記シリコーンゴムは、若干
量添加されおり、フェノール硬化系エポキシ型樹脂の弾
性率を低下させる作用がある。フィラーは、球形の酸化
珪素粒で形成され、熱膨張率を低下させる作用がある。
フィラーは例えば70〜75[重量%]程度フェノール硬化
系エポキシ型樹脂内に添加されている。
The resin encapsulant 6 is formed of, for example, a silicone resin for reducing stress and a phenol curable epoxy resin to which a filler is added. The silicone rubber is added in a slight amount, and has the effect of lowering the elastic modulus of the phenol-curing epoxy resin. The filler is formed of spherical silicon oxide particles and has a function of lowering the coefficient of thermal expansion.
The filler is added to the phenol-curing type epoxy type resin in the range of, for example, 70 to 75% by weight.

前記インナーリード2Aと半導体ペレット4との間に設
けられた絶縁性樹脂フィルム層3Bは熱硬化性樹脂である
ポリイミド樹脂層で形成されている。絶縁性樹脂フィル
ム層3Bであるポリイミド樹脂層は、本実施例の樹脂封止
型半導体装置1において25〜300[μm]程度の範囲の
厚さで形成されている。絶縁性樹脂フィルム層3Bは、機
械的強度の確保、インナーリード2と半導体ペレット4
との間の絶縁耐圧の確保や両者間に作用する電気的容量
の低減を図るため、前記25[μm]以上の厚さで形成さ
れている。また、絶縁性樹脂フィルム層3Bは、基本的に
厚くてもよいが、インナーリード2Aの位置と半導体ペレ
ット4の外部端子4Aの位置との高低差が大きくなり、ボ
ンディングしずらくなるので、前記300[μm]以下の
厚さで形成されている。本実施例の樹脂封止型半導体装
置1においては絶縁性樹脂フィルム層3Bは約125[μ
m]の厚さで形成している。
The insulating resin film layer 3B provided between the inner lead 2A and the semiconductor pellet 4 is formed of a polyimide resin layer which is a thermosetting resin. The polyimide resin layer, which is the insulating resin film layer 3B, is formed in the resin-encapsulated semiconductor device 1 of this embodiment with a thickness in the range of about 25 to 300 [μm]. Insulating resin film layer 3B is used for securing mechanical strength, inner lead 2 and semiconductor pellet 4.
In order to secure the withstand voltage between and and to reduce the electric capacitance acting between the two, it is formed with a thickness of 25 [μm] or more. In addition, the insulating resin film layer 3B may be basically thick, but since the height difference between the position of the inner lead 2A and the position of the external terminal 4A of the semiconductor pellet 4 becomes large and bonding becomes difficult, It is formed with a thickness of 300 [μm] or less. In the resin-sealed semiconductor device 1 of this embodiment, the insulating resin film layer 3B has a thickness of about 125 [μ
m].

前記絶縁性樹脂フィルム層3であるポリイミド樹脂層
は約5×10-6〜30×10-6[℃-1]の範囲の線熱膨張係数
(α)のものを使用する。インナーリード2A及びアウタ
ーリード2Bが鉄−ニッケル合金材料で形成される本実施
例の場合、鉄−ニッケル合金材料の線熱膨張係数が約5
×10-6〜10×10-6[℃-1]であるので、絶縁性樹脂フィ
ルム層3Bは約12×10-6[℃-1]程度の低い範囲の線熱膨
張係数のポリイミド樹脂層を使用するのが好ましい。つ
まり、絶縁性樹脂フィルム層3Bは、インナーリード2A及
びアウターリード2Bの線熱膨張係数に比較的近い低熱膨
張のポリイミド樹脂層で形成し、特にインナーリード2A
の反りを低減するように構成されている。同様に、イン
ナーリード2A及びアウターリード2Bが銅系材料で形成さ
れる場合、銅系材料の線熱膨張係数が約17×10
-6[℃-1]であるので、絶縁性樹脂フィルム層3Bは約20
×10-6[℃-1]程度の高い範囲の線熱膨張係数のポリイ
ミド樹脂層を使用するのが好ましい。
The polyimide resin layer which is the insulating resin film layer 3 has a linear thermal expansion coefficient (α) in the range of about 5 × 10 −6 to 30 × 10 −6 [° C. −1 ]. In the case of the present embodiment in which the inner lead 2A and the outer lead 2B are made of iron-nickel alloy material, the coefficient of linear thermal expansion of the iron-nickel alloy material is about 5.
The insulating resin film layer 3B is a polyimide resin layer having a linear thermal expansion coefficient in the low range of about 12 × 10 −6 [° C. −1 ] because it is × 10 −6 to 10 × 10 −6 [° C. −1 ]. Is preferably used. That is, the insulating resin film layer 3B is formed of a polyimide resin layer having a low thermal expansion relatively close to the linear thermal expansion coefficient of the inner lead 2A and the outer lead 2B, especially the inner lead 2A.
Is configured to reduce the warp of the. Similarly, when the inner lead 2A and the outer lead 2B are made of a copper-based material, the coefficient of linear thermal expansion of the copper-based material is about 17 × 10
Since it is -6 [℃ -1 ], the insulating resin film layer 3B has about 20
It is preferable to use a polyimide resin layer having a linear thermal expansion coefficient in a high range of about 10 −6 [° C. −1 ].

前記絶縁性樹脂フィルム層3Bと半導体ペレット4の裏
面(又は搭載面)との間に設けられたダイボンド材層3C
は熱硬化性樹脂であるポリイミド系樹脂ペースト層で形
成されている。ダイボンド材層3Cであるポリイミド系樹
脂ペースト層は、ポリイミド系樹脂にフィラー(酸化珪
素粒)及び溶媒を添加した。塗布型の絶縁性接着剤であ
る。ポリイミド系樹脂ペースト層は、本実施例の樹脂封
止型半導体装置1において10〜25[μm]程度の範囲の
厚さで絶縁性樹脂フィルム層3Bの表面に形成されてい
る。つまり、ポリイミド系樹脂ペースト層は、半導体ペ
レット4を充分な接着強度で絶縁性樹脂フィルム層3Bの
表面に接着し、しかもそれ自体の線熱膨張係数が絶縁性
樹脂フィルム層3Bに影響しない程度に、前記厚さの範囲
で形成されている。
Die bond material layer 3C provided between the insulating resin film layer 3B and the back surface (or mounting surface) of the semiconductor pellet 4
Is formed of a polyimide resin paste layer which is a thermosetting resin. In the polyimide resin paste layer that is the die bond material layer 3C, a filler (silicon oxide particles) and a solvent were added to the polyimide resin. It is a coating type insulating adhesive. The polyimide-based resin paste layer is formed on the surface of the insulating resin film layer 3B in the resin-encapsulated semiconductor device 1 of this embodiment with a thickness in the range of about 10 to 25 [μm]. That is, the polyimide resin paste layer adheres the semiconductor pellets 4 to the surface of the insulating resin film layer 3B with sufficient adhesive strength, and the linear thermal expansion coefficient of itself does not affect the insulating resin film layer 3B. , Is formed in the above range of thickness.

ダイボンド材層3Cであるポリイミド系樹脂ペースト層
は、インナーリード2Aに接着層3Aを介在させて絶縁性樹
脂フィルム層3Bを接着した後、半導体ペレット4を搭載
する前に絶縁性樹脂フィルム層3Bの表面に塗布される。
したがって、ダイボンド材層3Cが塗布作業で形成される
ことによって、インナーリード2Aの表面に絶縁性樹脂フ
ィルム層3Bを接着する際に、絶縁性樹脂フィルム層3Bが
フィルム貼付装置やボンディング装置に不必要に接着さ
れないので、製造上の作業性を向上することができる。
なお、ダイボンド材層3Cとしては前述のポリイミド系樹
脂ペースト層以外に塗布型のエポキシ系樹脂ペースト層
(熱硬化性樹脂)を使用してもよい。
The polyimide-based resin paste layer, which is the die-bonding material layer 3C, is made of the insulating resin film layer 3B after the insulating resin film layer 3B is bonded to the inner lead 2A with the adhesive layer 3A interposed therebetween and before the semiconductor pellet 4 is mounted. Applied to the surface.
Therefore, when the die-bonding material layer 3C is formed by the coating operation, the insulating resin film layer 3B is not necessary for the film sticking device or the bonding device when the insulating resin film layer 3B is bonded to the surface of the inner lead 2A. Since it is not adhered to, the workability in manufacturing can be improved.
As the die bond material layer 3C, a coating type epoxy resin paste layer (thermosetting resin) may be used in addition to the above-mentioned polyimide resin paste layer.

前記絶縁性樹脂フィルム層3Bとインナーリード2Aとの
間に設けられた接着層3Aは熱可塑性樹脂であるポリエー
テルアミド又はポリエーテルアミドイミド層で形成され
ている。ポリエーテルアミド又はポリエーテルアミドイ
ミド層は、本実施例の樹脂封止型半導体装置1において
10〜50[μm]程度の範囲の厚さで絶縁性樹脂フィルム
層3Bのインナーリード2A側の表面に接着されている。ポ
リエーテルアミド又はポリエーテルアミドイミド層は、
絶縁性樹脂フィルム層3Bとインナーリード2Aとの接着性
を確保し、絶縁性樹脂フィルム層3Bの表面に均一に塗布
できるように、前記10[μm]以上の厚さで形成されて
いる。また、ポリエーテルアミド又はポリエーテルアミ
ドイミド層は、それ自体の線熱膨張係数が絶縁性樹脂フ
ィルム層3Bに影響しない程度にかつその塗布作業が難し
くならない程度に前記50[μm]以下の厚さで形成され
ている。本実施例の樹脂封止型半導体装置1の接着層3A
であるポリエーテルアミド又はポリエーテルアミドイミ
ド層は20[μm]の膜厚で形成している。
The adhesive layer 3A provided between the insulating resin film layer 3B and the inner lead 2A is formed of a polyether amide or polyether amide imide layer which is a thermoplastic resin. The polyether amide or polyether amide imide layer is used in the resin-sealed semiconductor device 1 of this embodiment.
It is adhered to the surface of the insulating resin film layer 3B on the inner lead 2A side with a thickness in the range of about 10 to 50 [μm]. The polyether amide or polyether amide imide layer is
The insulating resin film layer 3B is formed with a thickness of 10 [μm] or more so as to secure the adhesiveness between the insulating resin film layer 3B and the inner leads 2A and to be able to uniformly coat the surface of the insulating resin film layer 3B. Further, the polyether amide or polyether amide imide layer has a thickness of 50 [μm] or less so that the linear thermal expansion coefficient of the polyether amide or the polyether amide imide layer itself does not affect the insulating resin film layer 3B and the coating work is not difficult. Is formed by. Adhesive layer 3A of the resin-encapsulated semiconductor device 1 of this embodiment
The polyether amide or polyether amide imide layer is formed with a film thickness of 20 [μm].

前記接着層3Aは、170〜220[℃]の低い範囲のガラス
転移温度(低Tg)のポリエーテルアミド又はポリエーテ
ルアミドイミド層又は200〜260[℃]の高い範囲のガラ
ス転移温度(高Tg)のポリエーテルアミド又はポリエー
テルアミドイミド層を使用する。前者のポリエーテルア
ミド又はポリエーテルアミドイミド層は軟化温度が約23
0[℃]以上、270[℃]での溶融粘度が105〜106[P]
である。後者のポリエーテルアミド又はポリエーテルア
ミドイミド層は軟化温度が約250[℃]以上、320[℃]
時の溶融粘度が105〜106[P]である。つまり、本実施
例の樹脂封止型半導体装置1は170〜260[℃]の範囲の
ガラス転移温度のポリエーテルアミド又はポリエーテル
アミドイミド層を使用している。
The adhesive layer 3A is a polyetheramide or polyetheramideimide layer having a glass transition temperature (low Tg) in the low range of 170 to 220 [° C] or a glass transition temperature (high Tg) in the high range of 200 to 260 [° C]. The polyether amide or polyether amide imide layer according to 1) is used. The former polyether amide or polyether amide imide layer has a softening temperature of about 23.
Melt viscosity at 0 [℃] or higher and 270 [℃] is 10 5 to 10 6 [P]
Is. The latter polyether amide or polyether amide imide layer has a softening temperature of about 250 [℃] or more and 320 [℃].
The melt viscosity at that time is 10 5 to 10 6 [P]. That is, the resin-encapsulated semiconductor device 1 of this example uses a polyetheramide or polyetheramideimide layer having a glass transition temperature in the range of 170 to 260 [° C].

前記200〜260[℃]の高い範囲のガラス転移温度(高
Tg)のポリエーテルアミド又はポリエーテルアミドイミ
ド層は下記の一般式〈I〉で表される繰返し単位を有す
る重合体である。
High glass transition temperature (high range of 200 to 260 [℃])
The polyetheramide or polyetheramideimide layer of Tg) is a polymer having a repeating unit represented by the following general formula <I>.

前記一般式〈I〉中、R1、R2、R3及びR4は夫々独立に
水素、低級アルキル基、低級アルコキシ基又はハロゲン
基を表している。Xは単なる結合(−)、−O−、−S
−、 −SO2−、 のいずれかである。ここで、R5、R6の夫々は独立して水
素、低級アルキル基、トリフルオロメチル基、トリクロ
ロメチル基又はフェニル基を表している。Yは、 である。ここで、Arは芳香族の二価の基である。Ar′は
芳香族の三価の基である。
In the general formula <I>, R 1 , R 2 , R 3 and R 4 each independently represent hydrogen, a lower alkyl group, a lower alkoxy group or a halogen group. X is a mere bond (-), -O-, -S
-, −SO 2 −, Is one of. Here, each of R 5 and R 6 independently represents hydrogen, a lower alkyl group, a trifluoromethyl group, a trichloromethyl group or a phenyl group. Y is Is. Here, Ar is a divalent aromatic group. Ar 'is an aromatic trivalent group.

好ましい重合体は、前述の一般式〈I〉が、 のいずれかで表される場合である。A preferred polymer has the above general formula <I> Is represented by either of the above.

前記高い範囲のガラス転移温度を有するポリエーテル
アミド又はポリエーテルアミドイミド層は、芳香族ジカ
ルボン酸又はその反応性誘導体及び又は芳香族トリカル
ボン酸又はその反応性誘導体と下記の一般式〈II〉とで
表される芳香族ジアミンを重縮合させることで形成する
ことができる。ここで、下記一般式〈II〉中、R1、R2
R3、R4及びXは前記一般式〈I〉と同意義である。
The polyether amide or polyether amide imide layer having a glass transition temperature in the high range is an aromatic dicarboxylic acid or a reactive derivative thereof and / or an aromatic tricarboxylic acid or a reactive derivative thereof and the following general formula <II>. It can be formed by polycondensing the represented aromatic diamine. Here, in the following general formula <II>, R 1 , R 2 ,
R 3 , R 4 and X have the same meaning as in formula (I).

前記芳香族ジカルボン酸は芳香核に2つのカルボキシ
ル基を結合している。この芳香環は、ヘテロ環の導入さ
れたもの、又は芳香環同志がアルキレン、酸素、カルボ
ニル基等と結合されていてもよい。さらに、前記芳香環
は、例えばアルコキシ、アリルオキシ、アルキルアミ
ノ、ハロゲン等の縮合反応に関与しない置換基が導入さ
れていてもよい。
The aromatic dicarboxylic acid has two carboxyl groups bonded to the aromatic nucleus. The aromatic ring may have a hetero ring introduced therein, or the aromatic rings may be bonded to alkylene, oxygen, a carbonyl group or the like. Further, the aromatic ring may be introduced with a substituent such as alkoxy, allyloxy, alkylamino, or halogen which does not participate in the condensation reaction.

前記芳香族ジカルボン酸としては、テレフタル酸、イ
ソフタル酸、ジフェニルエーテルジカルボン酸−4,
4′、ジフェニルスルホンジカルボン酸−4,4′、ジフェ
ニルジカルボン酸−4,4′及びナフタレンジカルボン酸
−1,5等がある。このうち、テレフタル酸及びイソフタ
ル酸は一般的に入手し易い。
As the aromatic dicarboxylic acid, terephthalic acid, isophthalic acid, diphenyl ether dicarboxylic acid-4,
4 ', diphenyl sulfone dicarboxylic acid-4,4', diphenyl dicarboxylic acid-4,4 'and naphthalene dicarboxylic acid-1,5. Of these, terephthalic acid and isophthalic acid are generally easily available.

また、前記芳香族ジカルボン酸の反応性誘導体として
は、芳香族ジカルボン酸のジクロライド、ジブロマイ
ド、ジエステル等がある。
Examples of the reactive derivative of the aromatic dicarboxylic acid include dichloride, dibromide and diester of the aromatic dicarboxylic acid.

前記芳香族トリカルボン酸は、芳香核に3つのカルボ
キシル基が結合され、かつ3つのカルボキシル基のうち
の2つは隣接炭素に結合している。この芳香環は、ヘテ
ロ環の導入されたもの、又芳香環同志がアルキレン、酸
素、カルボニル基等と結合されていてもよい。さらに、
芳香環は、例えばアルコキシ、アリルオキシ、アルキル
アミノ、ハロゲン等の縮合反応に関与しない置換基が導
入されていてもよい。
The aromatic tricarboxylic acid has three carboxyl groups bonded to the aromatic nucleus, and two of the three carboxyl groups are bonded to adjacent carbons. This aromatic ring may have a hetero ring introduced therein, or the aromatic rings may be bonded to alkylene, oxygen, carbonyl group or the like. further,
The aromatic ring may be introduced with a substituent such as alkoxy, allyloxy, alkylamino, or halogen which does not participate in the condensation reaction.

前記芳香族トリカルボン酸としては、例えばトリメリ
ット酸、3,3,4′−ベンゾフェノントリカルボン酸、2,
3,4′−ジフェニルトリカルボン酸、2,3,6−ピリジント
リカルボン酸、3,4,4′−ベンツアニリドトリカルボン
酸、1,4,5−ナフタリントリカルボン酸、2′−メトキ
シ−3,4,4′−ジフェニルエーテルトリカルボン酸、
2′−クロロベンツアニリド−3,4,4′−トリカルボン
酸等がある。
As the aromatic tricarboxylic acid, for example, trimellitic acid, 3,3,4'-benzophenone tricarboxylic acid, 2,
3,4'-diphenyltricarboxylic acid, 2,3,6-pyridinetricarboxylic acid, 3,4,4'-benzanilide tricarboxylic acid, 1,4,5-naphthalenetricarboxylic acid, 2'-methoxy-3,4, 4'-diphenyl ether tricarboxylic acid,
2'-chlorobenzanilide-3,4,4'-tricarboxylic acid and the like.

また、前記芳香族トリカルボン酸の反応性誘導体とし
ては、芳香族トリカルボン酸の酸無水物、ハライド、エ
ステル、アミド、アンモニウム塩等がある。これらの例
としては、トリメリット酸無水物、トリメリット酸無水
物モノクロライド、1,4−ジカルボキシ−3−N,N−ジメ
チルカルバモイルベンゼン、1,4−ジカルボメトキシ−
3−カルボキシベンゼン、1,4−ジカルボキシ−3−カ
ルボフェノキシベンゼン、2,6−ジカルボキシ−3−カ
ルボメトキシピリジン、1,6−ジカルボキシ−5−カル
バモイルナフタリン、上記芳香族トリカルボン酸類とア
ンモニア、ジメチルアミン、トリチルアミン等からなる
アンモニウム塩類等がある。このうち、トリメリット酸
無水物、トリメリット酸無水物モノクロライドが好まし
い。
Examples of the reactive derivative of the aromatic tricarboxylic acid include acid anhydride, halide, ester, amide and ammonium salt of the aromatic tricarboxylic acid. Examples of these are trimellitic anhydride, trimellitic anhydride monochloride, 1,4-dicarboxy-3-N, N-dimethylcarbamoylbenzene, 1,4-dicarbomethoxy-
3-carboxybenzene, 1,4-dicarboxy-3-carbophenoxybenzene, 2,6-dicarboxy-3-carbomethoxypyridine, 1,6-dicarboxy-5-carbamoylnaphthalene, the above aromatic tricarboxylic acids and ammonia Ammonium salts such as dimethylamine and tritylamine. Of these, trimellitic anhydride and trimellitic anhydride monochloride are preferable.

前記一般式〈II〉で表される芳香族ジアミンは、2,2
−ビス〔4−(4−アミノフェノキシ)フェニル〕プロ
パン、2,2−ビス〔3−メチル−4−(4−アミノフェ
ノキシ)フェニル〕プロパン、2,2−ビス〔4−(4−
アミノフェノキシ)フェニル〕ブタン、2,2−ビス〔3
−メチル−4−(4−アミノフェノキシ)フェニル〕ブ
タン、2,2−ビス〔3,5−ジメチル−4−(4−アミノフ
ェノキシ)フェニル〕ブタン、2,2−ビス〔3,5−ジブロ
モ−4−(4−アミノフェノキシ)フェニル〕ブタン、
1,1,1,3,3,3−ヘキサフルオロ−2,2−ビス〔3−メチル
−4−(4−アミノフェノキシ)フェニル〕プロパン、
1,1−ビス〔4−(4−アミノフェノキシ)フェニル〕
シクロヘキサン、1,1−ビス〔4−(4−アミノフェノ
キシ)フェニル〕シクロペンタン、ビス〔4−(4−ア
ミノフェノキシ)フェニルスルホン〕、ビス〔4−(4
−アミノフェノキシ)フェニルエーテル〕、ビス〔4−
(3−アミノフェノキシ)フェニルスルホン〕、4,4′
−カルボニルビス(P−フェニレンオキシ)ジアミン、
4,4′−ビス(4−アミノフェノキシ)ビフェニル等が
ある。このうち、2,2−ビス〔4−(4−アミノフェノ
キシ)フェニル〕プロパンが好ましい。また、必要に応
じて、前述のジアミン混合物を使用することができる。
The aromatic diamine represented by the general formula <II> is 2,2
-Bis [4- (4-aminophenoxy) phenyl] propane, 2,2-bis [3-methyl-4- (4-aminophenoxy) phenyl] propane, 2,2-bis [4- (4-
Aminophenoxy) phenyl] butane, 2,2-bis [3
-Methyl-4- (4-aminophenoxy) phenyl] butane, 2,2-bis [3,5-dimethyl-4- (4-aminophenoxy) phenyl] butane, 2,2-bis [3,5-dibromo -4- (4-aminophenoxy) phenyl] butane,
1,1,1,3,3,3-hexafluoro-2,2-bis [3-methyl-4- (4-aminophenoxy) phenyl] propane,
1,1-bis [4- (4-aminophenoxy) phenyl]
Cyclohexane, 1,1-bis [4- (4-aminophenoxy) phenyl] cyclopentane, bis [4- (4-aminophenoxy) phenylsulfone], bis [4- (4
-Aminophenoxy) phenyl ether], bis [4-
(3-Aminophenoxy) phenyl sulfone], 4,4 ′
-Carbonylbis (P-phenyleneoxy) diamine,
4,4'-bis (4-aminophenoxy) biphenyl and the like. Of these, 2,2-bis [4- (4-aminophenoxy) phenyl] propane is preferable. Moreover, the said diamine mixture can be used as needed.

また、前記芳香族ジアミンは、既知のジアミン例え
ば、4,4′−ジアミノジフェニルエーテル、4,4′−ジア
ミノジフェニルメタン、4,4′−ジアミノジフェニルス
ルホン、メタフェニレンジアミン、ピペラジン、ヘキサ
メチレンジアミン、ヘプタメチレンジアミン、テトラメ
チレンジアミン、P−キシリレンジアミン、m−キシリ
レンジアミン、3−メチルヘプタメチレンジアミン、1,
3−ビス(3−アミノプロピル)テトラメチルジシロキ
サン等を併用することができる。これらのジアミン類の
ジアミン全体に対する割合は30[mol%]以下であるこ
とが好ましい。前記割合が30[mol%]を越えた場合は
熱安定性や熱溶融性が劣化する傾向がある。
The aromatic diamine is a known diamine, for example, 4,4′-diaminodiphenyl ether, 4,4′-diaminodiphenylmethane, 4,4′-diaminodiphenyl sulfone, metaphenylenediamine, piperazine, hexamethylenediamine, heptamethylene. Diamine, tetramethylenediamine, P-xylylenediamine, m-xylylenediamine, 3-methylheptamethylenediamine, 1,
3-bis (3-aminopropyl) tetramethyldisiloxane and the like can be used in combination. The ratio of these diamines to the total diamines is preferably 30 [mol%] or less. If the ratio exceeds 30 [mol%], the thermal stability and heat melting property tend to deteriorate.

前記芳香族ジカルボン酸、芳香族ジカルボン酸の反応
性誘導体、芳香族トリカルボン酸、芳香族トリカルボン
酸の反応性誘導体等の酸成分は、ジアミンの総量に対し
て80〜120[mol%]の範囲を使用し、特に95〜105[mol
%]の範囲が好ましい。これらを等モル使用した場合に
は最っとも高分子量のものを得ることができる。ジアミ
ンに対する前述の酸成分は多すぎても少なすぎても分子
量を低下させ、機械的強度、耐熱性等が劣下する傾向が
ある。前述のアミンと酸との反応は公知の方法をそのま
ま適用することができ、その反応の際の緒条件等につい
ては特に限定されるものではない。
The acid component such as the aromatic dicarboxylic acid, the reactive derivative of the aromatic dicarboxylic acid, the aromatic tricarboxylic acid, or the reactive derivative of the aromatic tricarboxylic acid has a range of 80 to 120 [mol%] with respect to the total amount of the diamine. Used, especially 95-105 [mol
%] Is preferable. When these are used in equimolar amounts, the highest molecular weight one can be obtained. If the amount of the above-mentioned acid component relative to the diamine is too large or too small, the molecular weight tends to decrease, and the mechanical strength, heat resistance, etc. tend to deteriorate. A known method can be applied as it is to the reaction between the amine and the acid, and the conditions for the reaction are not particularly limited.

また、前記芳香族ジカルボン酸又は芳香族ジカルボン
酸の反応性誘導体とジアミンとの重縮合反応については
公知の方法を利用する。また、芳香族トリカルボン酸又
は芳香族トリカルボン酸の反応性誘導体とジアミンとの
重縮合反応についても同様に公知の方法を利用する。
A known method is used for the polycondensation reaction between the aromatic dicarboxylic acid or the reactive derivative of the aromatic dicarboxylic acid and the diamine. A known method is similarly used for the polycondensation reaction of an aromatic tricarboxylic acid or a reactive derivative of an aromatic tricarboxylic acid and a diamine.

前述の重合体は、ジメチルホルムアミド0.2[重量
%]の溶液において、30[℃]の還元粘度が0.2〜2.0
[dl/g]であることが好ましい。この還元粘度が小さす
ぎると機械的強度や耐熱性が劣化し、大きすぎると熱溶
融性が劣化する傾向にある。
The above polymer has a reduced viscosity of 0.2 to 2.0 at 30 [° C] in a solution of dimethylformamide 0.2 [wt%].
It is preferably [dl / g]. If this reduced viscosity is too small, the mechanical strength and heat resistance will deteriorate, and if it is too large, the heat meltability will tend to deteriorate.

次に、前述の重合体のいくつかの形成方法について説
明する。
Next, several methods for forming the above-mentioned polymer will be described.

(形成方法1) 温度計、撹拌機、窒素導入管、分留頭を取り付けた4
つ口フラスコに、窒素下、2,2−ビス〔4−(4−アミ
ノフェノキシ)フェニル〕プロパン205[g](0.5[mo
l])を入れ、N−メチル−2−ピロリドン705[g]に
溶解する。
(Forming method 1) 4 equipped with a thermometer, a stirrer, a nitrogen introducing pipe, and a fractionating head
In a two-necked flask, under nitrogen, 205 [g] of 2,2-bis [4- (4-aminophenoxy) phenyl] propane (0.5 [mo
l]) and dissolve in 705 [g] N-methyl-2-pyrrolidone.

次に、この溶液を−10[℃]の温度に冷却し、この温
度でトリメリット酸無水物モノクロライド105.3[g]
(0.5[mol])を−5[℃]の温度を越えないように添
加する。
Next, this solution is cooled to a temperature of -10 [° C], and at this temperature trimellitic anhydride monochloride 105.3 [g]
(0.5 [mol]) is added so that the temperature does not exceed -5 [° C].

次に、トリメリット酸無水物モノクロライドが溶解し
た後、トリエチルアミン76[g]を5[℃]の温度を越
えないように添加し、これにN−メチル−2−ピロリド
ン503[g]を追加する。
Next, after the trimellitic anhydride monochloride was dissolved, triethylamine 76 [g] was added so that the temperature did not exceed 5 [° C], and N-methyl-2-pyrrolidone 503 [g] was added to this. To do.

次に、室温で約1時間撹拌後、190[℃]の温度で9
時間反応させ、イミド化を完結させる。
Next, after stirring at room temperature for about 1 hour, at a temperature of 190 [° C],
The reaction is carried out for a time to complete the imidization.

次に、この反応液をメタノール中に投入して、重合体
を単離させる。これを乾燥した後、再度N,N−ジメチル
ホルムアミドに溶解し、メタノール中に投入してポリエ
ーテルアミドイミド重合体を精製し、減圧乾燥させる。
Next, the reaction solution is poured into methanol to isolate the polymer. After this is dried, it is again dissolved in N, N-dimethylformamide, poured into methanol to purify the polyetheramideimide polymer, and dried under reduced pressure.

このようにして得られたポリエーテルアミドイミド重
合体の還元粘度[ηSP/C]は、N,N,−ジメチルホルムア
ミド0.2[重量%]の溶液中、30[℃]で測定した結果
(以下に説明する形成方法においても同様)、0.89[dl
/g]であった。
The reduced viscosity [η SP / C] of the polyether amide imide polymer thus obtained was measured at 30 [° C] in a solution of N, N, -dimethylformamide 0.2 [wt%] (hereinafter The same applies to the forming method described in (1), 0.89 [dl
/ g].

(形成方法2) 温度計、撹拌機、窒素導入管、冷却管を取り付けた4
つ口フラスコに、窒素下、2,2−ビス〔4−(4−アミ
ノフェノキシ)フェニル〕プロパン147.6[g](0.36
[mol])、1,3−ビス(アミノプロピル)テトラメチル
ジシロキサン9.92[g](0.04[mol])及びプロピレ
ンオキサイド34.8[g](0.6[mol])を入れ、N,N,−
ジメチルアセトアミド564[g]に溶解する。
(Forming method 2) 4 equipped with a thermometer, a stirrer, a nitrogen introducing pipe, and a cooling pipe
In a two-necked flask, under nitrogen, 2,2-bis [4- (4-aminophenoxy) phenyl] propane 147.6 [g] (0.36
[Mol]), 1,3-bis (aminopropyl) tetramethyldisiloxane 9.92 [g] (0.04 [mol]) and propylene oxide 34.8 [g] (0.6 [mol]) were added, and N, N,-
It dissolves in dimethylacetamide 564 [g].

次に、この溶液を0[℃]の温度に冷却し、この温度
でトリメリット酸無水物モノクロライド84.2[g](0.
4[mol])を5[℃]の温度を越えないように添加す
る。
Next, this solution was cooled to a temperature of 0 [° C], and at this temperature, trimellitic anhydride monochloride 84.2 [g] (0.
4 [mol]) is added so that the temperature does not exceed 5 [° C].

次に、室温で約3時間撹拌後、無水酢酸200[g]及
びピリジン50[g]を加え、60[℃]の温度で1昼夜撹
拌を続ける。
Next, after stirring at room temperature for about 3 hours, 200 [g] of acetic anhydride and 50 [g] of pyridine are added, and stirring is continued at a temperature of 60 [° C] for one day.

次に、この反応液を前述の形成方法1と同様に単離及
び精製し、ポリエーテルアミドイミド重合体を得る。
Next, this reaction liquid is isolated and purified in the same manner as in the above-mentioned forming method 1 to obtain a polyether amide imide polymer.

このようにして得られたポリエーテルアミドイミド重
合体の還元粘度[ηSP/C]は0.73[dl/g]であった。
The reduced viscosity [η SP / C] of the polyether amide imide polymer thus obtained was 0.73 [dl / g].

(形成方法3) 温度計、撹拌機、窒素導入管、冷却管を取り付けた4
つ口フラスコに、窒素下、2,2−ビス〔4−(4−アミ
ノフェノキシ)フェニル〕プロパン205[g](0.5[mo
l])及びプロピレンオキサイド69.6[g](1.2[mo
l])を入れ、N−メチル−2−ピロリドン1200[g]
に溶解する。
(Forming method 3) 4 equipped with a thermometer, a stirrer, a nitrogen introducing pipe, and a cooling pipe
In a two-necked flask, under nitrogen, 205 [g] of 2,2-bis [4- (4-aminophenoxy) phenyl] propane (0.5 [mo
l]) and propylene oxide 69.6 [g] (1.2 [mo
l]), and N-methyl-2-pyrrolidone 1200 [g]
Dissolve in

次に、この溶液を−5[℃]の温度に冷却し、この温
度でイソフタル酸ジクロライド101.5[g](0.5[mo
l])を20[℃]の温度を越えないように添加する。
Next, this solution was cooled to a temperature of -5 [° C], and 101.5 [g] of isophthalic acid dichloride (0.5 [molar] was added at this temperature.
l]) so that the temperature does not exceed 20 ° C.

次に、室温で約3時間撹拌後、得られた反応液を前述
の形成方法1と同様に単離及び精製し、ポリエーテルア
ミドイミド重合体を形成する。
Next, after stirring at room temperature for about 3 hours, the obtained reaction solution is isolated and purified in the same manner as in the above-mentioned forming method 1 to form a polyether amide imide polymer.

このようにして得られたポリエーテルアミドイミド重
合体の還元粘度[ηSP/C]は1.0[dl/g]であった。
The reduced viscosity [η SP / C] of the polyether amide imide polymer thus obtained was 1.0 [dl / g].

(形成方法4) 温度計、撹拌機、窒素導入管、分留頭を取り付けた4
つ口フラスコに、窒素下、2,2−ビス〔4−(4−アミ
ノフェノキシ)フェニル〕スルホン216[g](0.5[mo
l])を入れ、N−メチル−2−ピロリドン705[g]に
溶解する。
(Forming method 4) 4 equipped with a thermometer, a stirrer, a nitrogen introducing pipe, and a fractionating head
In a two-necked flask, under nitrogen, 2,2-bis [4- (4-aminophenoxy) phenyl] sulfone 216 [g] (0.5 [mo
l]) and dissolve in 705 [g] N-methyl-2-pyrrolidone.

次に、前記形成方法1と同様の方法を行い、ポリエー
テルアミドイミド重合体を形成する。このようにして得
られたポリエーテルアミドイミド重合体の還元粘度[η
SP/C]は0.66[dl/g]であった。この後、前記170〜220
[℃]の低い範囲のガラス転移温度(低Tg)のポリエー
テルアミド又はポリエーテルアミドイミド層について説
明する。このポリエーテルアミド又はポリエーテルアミ
ドイミド層は下記の一般式〈III〉で表される繰返し単
位を有する重合体である。
Next, the same method as the above-mentioned forming method 1 is performed to form a polyether amide imide polymer. The reduced viscosity of the polyether amide imide polymer thus obtained [η
SP / C] was 0.66 [dl / g]. After this, the above 170-220
The polyether amide or polyether amide imide layer having a glass transition temperature (low Tg) in the low [° C.] range will be described. The polyether amide or polyether amide imide layer is a polymer having a repeating unit represented by the following general formula <III>.

前記一般式〈III〉中、mは0,1,2,3又は4を表してい
る。R1は低級アルキル基、R2は低級アルキル基又はハロ
ゲン基を表している。Xは結合であり、 である。ここで、R3、R4の夫々は独立した水素、低級ア
ルキル基、トリフルオロメチル基又はフェニル基を表し
ている。R3、R4の夫々は同一であっても異なっていても
よい。Yは、 である。ここで、Arは芳香族の二価の基である。Ar′は
芳香族の三価の基である。
In the general formula <III>, m represents 0, 1, 2, 3 or 4. R 1 represents a lower alkyl group, and R 2 represents a lower alkyl group or a halogen group. X is a bond, Is. Here, each of R 3 and R 4 independently represents hydrogen, a lower alkyl group, a trifluoromethyl group or a phenyl group. R 3 and R 4 may be the same or different. Y is Is. Here, Ar is a divalent aromatic group. Ar 'is an aromatic trivalent group.

好ましい重合体は、前述の一般式〈III〉が、 のいずれかで表される場合である。A preferred polymer has the above general formula <III>, Is represented by either of the above.

前記低い範囲のガラス転移温度を有するポリエーテル
アミド又はポリエーテルアミドイミド層は、芳香族ジカ
ルボン酸又はその反応性誘導体及び又は芳香族トリカル
ボン酸又はその反応性誘導体と下記の一般式〈IV〉とで
表される芳香族ジアミンを重縮合させることで形成する
ことができる。ここで、下記一般式〈IV〉中、m、R1
R2及びXは前記一般式〈III〉と同意義である。
The polyetheramide or polyetheramideimide layer having a glass transition temperature in the low range is an aromatic dicarboxylic acid or a reactive derivative thereof and / or an aromatic tricarboxylic acid or a reactive derivative thereof and the following general formula <IV>. It can be formed by polycondensing the represented aromatic diamine. Here, in the following general formula <IV>, m, R 1 ,
R 2 and X have the same meaning as in the general formula <III>.

前記一般式〈IV〉で表わされる芳香族ジアミンとして
は、1,3−ビス(3−アミノフェノキシ)ベンゼン、1,3
−ビス(4−アミノフェノキシ)ベンゼン、1,4−ビス
(4−アミノフェノキシ)ベンゼン、4,4′−〔1.3−フ
ェニレンビス(1−メチルエチリデン)〕ビスアニリ
ン、4,4′−〔1.4−フェニレンビス(1−メチルエチリ
デン)〕ビスアニリン、3,3′−〔1.3−フェニレンビス
(1−メチルエチリデン)〕ビスアニリン等がある。
Examples of the aromatic diamine represented by the general formula <IV> include 1,3-bis (3-aminophenoxy) benzene, 1,3
-Bis (4-aminophenoxy) benzene, 1,4-bis (4-aminophenoxy) benzene, 4,4 '-[1.3-phenylenebis (1-methylethylidene)] bisaniline, 4,4'-[1.4- Examples include phenylenebis (1-methylethylidene)] bisaniline and 3,3 '-[1.3-phenylenebis (1-methylethylidene)] bisaniline.

前記200〜260[℃]の高い範囲のガラス転移温度を有
するポリエーテルアミド又はポリエーテルアミドイミド
層(接着層3A)はインナーリード2Aの表面に接着する際
に0.1〜10[重量%]程度の溶媒が残存するように処理
されている。本実施例の樹脂封止型半導体装置1におい
ては高い範囲のガラス転移温度を有するポリエーテルア
ミド又はポリエーテルアミドイミド層に1[重量%]程
度の溶媒が残存するように処理されている。ポリエーテ
ルアミド又はポリエーテルアミドイミド層に残存させる
溶媒はN−メチル−2−ピロリドン、ブチルセロソルブ
アセテート等である。この溶媒は、ポリエーテルアミド
又はポリエーテルアミドイミド層の高温軟化流動性を改
善し、インナーリード2Aに絶縁性樹脂フィルム層3Bを接
着する際の熱圧着温度を約20〜50[℃]低減することが
できる。
The polyether amide or polyether amide imide layer (adhesive layer 3A) having a glass transition temperature in the high range of 200 to 260 [° C.] is about 0.1 to 10 [% by weight] when adhered to the surface of the inner lead 2A. It is treated so that the solvent remains. In the resin-encapsulated semiconductor device 1 of this example, the treatment is performed so that about 1% by weight of the solvent remains in the polyetheramide or polyetheramideimide layer having a glass transition temperature in a high range. The solvent left in the polyether amide or polyether amide imide layer is N-methyl-2-pyrrolidone, butyl cellosolve acetate or the like. This solvent improves the high temperature softening fluidity of the polyether amide or polyether amide imide layer, and reduces the thermocompression bonding temperature for adhering the insulating resin film layer 3B to the inner lead 2A by about 20 to 50 [° C.]. be able to.

前記170〜220[℃]の低い範囲のガラス転移温度を有
するポリエーテルアミド又はポリエーテルアミドイミド
層(接着層3A)は、前述のように軟化温度そのものが低
いので、本実施例においては接着時に前記溶媒を残存さ
せていない。
The polyether amide or polyether amide imide layer having a glass transition temperature in the low range of 170 to 220 [° C.] (adhesion layer 3A) has a low softening temperature itself as described above, and therefore, in this example, at the time of adhesion, The solvent is not left.

このように、タブレス構造の樹脂封止型半導体装置1
において、前記絶縁性樹脂フィルム層3Bとインナーリー
ド2Aとの間に接着層3Aとしてガラス転移温度が170〜260
[℃]の範囲のポリエーテルアミド又はポリエーテルア
ミドイミド層を設ける(絶縁性樹脂フィルム3B及び接着
層3Aで形成される2層構造の絶縁フィルムをインナーリ
ード2Aの表面に接着する)ことにより、前記インナーリ
ード2A、樹脂封止材6の夫々とポリエーテルアミド又は
ポリエーテルアミドイミド層との接着強度を向上し、両
者間の接着界面の剥離及びその剥離された部分に水が結
露するのを防止することができるので(耐湿性向上)、
インナーリード2A間の電流のリークを低減することがで
きる。この結果、タブレス構造の樹脂封止型半導体装置
1は電気的信頼性を向上することができる。また、前記
接着層3Aをポリエーテルアミド又はポリエーテルアミド
イミド層で形成することにより、接着層3Aと絶縁性樹脂
フィルム層3Bとの接着強度を向上して接着界面の剥離を
防止することができ、かつ接着層3A内に拡散する水を低
減することができるので、前述のインナーリード2A間の
電流のリークを低減することができる。
Thus, the resin-less type semiconductor device 1 having the tabless structure
In the above, the glass transition temperature is 170 to 260 as the adhesive layer 3A between the insulating resin film layer 3B and the inner lead 2A.
By providing a polyether amide or polyether amide imide layer in the range of [° C.] (bonding the insulating film having a two-layer structure formed of the insulating resin film 3B and the adhesive layer 3A to the surface of the inner lead 2A), The inner leads 2A and the resin sealing material 6 are respectively improved in adhesive strength with the polyether amide or polyether amide imide layer to prevent peeling of the adhesive interface between the two and condensation of water on the peeled portion. Can be prevented (improved moisture resistance),
It is possible to reduce current leakage between the inner leads 2A. As a result, the resinless semiconductor device 1 having the tabless structure can improve the electrical reliability. Further, by forming the adhesive layer 3A with a polyether amide or a polyether amide imide layer, it is possible to improve the adhesive strength between the adhesive layer 3A and the insulating resin film layer 3B and prevent peeling of the adhesive interface. Moreover, since the water that diffuses into the adhesive layer 3A can be reduced, it is possible to reduce the above-described current leak between the inner leads 2A.

本発明者が行った特性試験によれば、本発明を適用し
たタブレス構造の樹脂封止型半導体装置1で発生するリ
ーク電流(A)は第3図(リーク電流の発生頻度を示す
図)に示すように従来の樹脂封止型半導体装置のリーク
電流(B)に比べて3桁近く低減できる結果を得ること
ができた。
According to the characteristic test conducted by the present inventor, the leakage current (A) generated in the resin-less type semiconductor device 1 having the tabless structure to which the present invention is applied is shown in FIG. 3 (a diagram showing the frequency of generation of leakage current). As shown in the figure, it was possible to obtain the result that the leakage current (B) of the conventional resin-encapsulated semiconductor device can be reduced by about three digits.

また、タブレス構造の樹脂封止型半導体装置1の絶縁
性樹脂フィルム層3Bの少なくともインナーリード2Aに接
着される側の表面(接着層3Aが塗布される側)にはブラ
スト法による粗面化処理が施されている。この粗面化処
理は、例えば絶縁性樹脂フィルム層3Bの表面に深さが約
1.0〜2.5[μm]の凹凸を有するように行われる。接着
層3Aであるポリエーテルアミド又はポリエーテルアミド
イミド層は粗面化処理が施された絶縁性樹脂フィルム層
3Bの表面の凹凸形状に沿うように塗布されている。
Further, at least the surface of the insulating resin film layer 3B of the resin-encapsulated semiconductor device 1 having the tabless structure on the side to be adhered to the inner leads 2A (the side to which the adhesive layer 3A is applied) is roughened by a blast method. Has been applied. This roughening treatment, for example, the depth of the surface of the insulating resin film layer 3B is about
It is performed so as to have an unevenness of 1.0 to 2.5 [μm]. The polyetheramide or polyetheramideimide layer, which is the adhesive layer 3A, is an insulating resin film layer that has been roughened.
It is applied along the uneven shape of the surface of 3B.

このように、タブレス構造の樹脂封止型半導体装置1
において、絶縁性樹脂フィルム層3Bのインナーリード2A
側の表面をブラスト法で粗面化することにより、前記絶
縁性樹脂フィルム層3Bの表面に接着層3Aであるポリエー
テルアミド又はポリエーテルアミドイミド層を食い込ま
せることができるので、絶縁性樹脂フィルム層3Bと接着
層3Aとの接着強度を向上することができる。この結果、
接着層3Aとしてポリエーテルアミド又はポリエーテルア
ミドイミド層を使用したことにより絶縁性樹脂フィルム
層3Bと接着層3Aとの接着強度を向上することができると
共に、絶縁性樹脂フィルム層3Bの表面に粗面化処理を施
したことにより両者の接着強度をより一層向上すること
ができる。したがって、タブレス構造の樹脂封止型半導
体装置1は、前述のインナーリード2A間の電流のリーク
をより低減することができる。
Thus, the resin-less type semiconductor device 1 having the tabless structure
The inner lead 2A of the insulating resin film layer 3B
By roughening the surface of the side by blasting method, it is possible to bite the polyetheramide or polyetheramideimide layer which is the adhesive layer 3A on the surface of the insulating resin film layer 3B, so that the insulating resin film The adhesive strength between the layer 3B and the adhesive layer 3A can be improved. As a result,
By using a polyether amide or a polyether amide imide layer as the adhesive layer 3A, it is possible to improve the adhesive strength between the insulating resin film layer 3B and the adhesive layer 3A, and to roughen the surface of the insulating resin film layer 3B. By applying the surface treatment, the adhesive strength between the two can be further improved. Therefore, the resin-encapsulated semiconductor device 1 having the tabless structure can further reduce the above-described current leak between the inner leads 2A.

本発明者が行ったピール強度試験によれば、絶縁性樹
脂フィルム層3Bの表面に粗面化処理を施さない場合、幅
1[cm]当り約10[g]の剥離力によって接着層3Aは剥
がれてしまうが、絶縁性樹脂フィルム層3Bの表面に粗面
化処理を施した場合、絶縁性樹脂フィルム層3Bから接着
層3Aが剥がれず、接着層3Aが剥がれる前に接着層3A自体
が破断してしまう結果を得ることができた。
According to the peel strength test conducted by the present inventor, when the surface of the insulating resin film layer 3B is not roughened, the adhesive layer 3A has a peeling force of about 10 [g] per width of 1 [cm]. Although it peels off, if the surface of the insulating resin film layer 3B is roughened, the adhesive layer 3A does not peel off from the insulating resin film layer 3B, and the adhesive layer 3A itself breaks before the adhesive layer 3A peels off. I was able to get the result.

また、前述の粗面化処理は、絶縁性樹脂フィルム層3B
の半導体ペレット4側の表面に行ってもよい。
In addition, the roughening treatment described above is performed by the insulating resin film layer 3B.
It may be performed on the surface of the semiconductor pellet 4 side.

次に、本発明者が開発中のDIP型のタブレス構造の樹
脂封止型半導体装置1の具体的な構造について、第4図
(部分断面平面図)を用いて説明する。
Next, a specific structure of the DIP type tabless structure resin-encapsulated semiconductor device 1 under development by the present inventor will be described with reference to FIG. 4 (partial cross-sectional plan view).

第4図に示す樹脂封止型半導体装置1は18本のアウタ
リード2Bを有するDIP型で構成されている。つまり、こ
の樹脂封止型半導体装置1はピン挿入型である。アウタ
ーリード2Bは夫々印加される信号名が規定されている。
Dinはデータ入力信号、Doutはデータ出力信号である。
▲▼はライト・イネーブル信号、▲▼はロウ
・アドレス・ストローブ信号、▲▼はカラム・ア
ドレス・ストローブ信号である。NCは空ピン、A0〜A9は
アドレス信号である。Vccは電源電圧例えば回路の動作
電圧5[V]、Vssは基準電圧例えば回路の接地電圧0
[V]である。
The resin-sealed semiconductor device 1 shown in FIG. 4 is of a DIP type having 18 outer leads 2B. That is, the resin-sealed semiconductor device 1 is a pin insertion type. Signal names applied to the outer leads 2B are specified.
Din is a data input signal and Dout is a data output signal.
▲ ▼ is a write enable signal, ▲ ▼ is a row address strobe signal, and ▲ ▼ is a column address strobe signal. NC is an empty pin and A0 to A9 are address signals. Vcc is a power supply voltage, for example, the operating voltage of the circuit is 5 [V], and Vss is a reference voltage, for example, the ground voltage of the circuit is 0.
[V].

前記第1図及び第2図に示す樹脂封止型半導体装置1
と同様に、第4図に示す樹脂封止型半導体装置1は、イ
ンナーリード2A上に順次積層された接着層3A、絶縁性樹
脂フィルム層3B及びダイボンド材層3Cを介在させて半導
体ペレット4を搭載している。半導体ペレット4は4
[Mbit]の大容量を有するDRAMで構成されている。
The resin-sealed semiconductor device 1 shown in FIG. 1 and FIG.
Similarly, in the resin-encapsulated semiconductor device 1 shown in FIG. 4, the semiconductor pellet 4 is formed by interposing the adhesive layer 3A, the insulating resin film layer 3B, and the die bonding material layer 3C, which are sequentially laminated on the inner lead 2A. It is equipped with. Semiconductor pellet 4 is 4
It is composed of a DRAM having a large capacity of [Mbit].

このDRAMを内蔵する半導体ペレット4は第5図(チッ
プレイアウト図)に示すように平面が長方形上で構成さ
れている。この半導体ペレット4は、長辺方向の寸法が
15.2[mm]、短辺方向の寸法が5.9[mm]のサイズで形
成されている。
As shown in FIG. 5 (chip layout diagram), the semiconductor pellet 4 incorporating this DRAM has a rectangular plane. This semiconductor pellet 4 has a dimension in the long side direction.
The size is 15.2 [mm], and the dimension in the short side direction is 5.9 [mm].

半導体ペレット4の中央部分には1[Mbit]の容量の
メモリセルアレイ(M−ARY)4Bが4マット配置されて
いる。メモリセルアレイ4Bは、図中上下にワード線を延
在させ、図中左右に相補性データ線を延在させている。
ワード線と相補性データ線との交差部には1[bit]の
情報を記憶するメモリセルが配置されている。メモリセ
ルは、メモリセル選択用MISFETと情報蓄積用容量素子と
の直列回路で構成されている。
In the central portion of the semiconductor pellet 4, a memory cell array (M-ARY) 4B having a capacity of 1 [Mbit] is arranged in four mats. The memory cell array 4B has word lines extending vertically in the drawing and complementary data lines extending left and right in the drawing.
A memory cell for storing 1 [bit] of information is arranged at the intersection of the word line and the complementary data line. The memory cell is composed of a series circuit of a memory cell selection MISFET and an information storage capacitive element.

図中上下に配置された2個のメモリセルアレイ4B間に
はXデコーダ回路4C及びワードドライバ回路4Dが配置さ
れている。図中左右に配置された2個のメモリセルアレ
イ4B間にはYデコーダ回路4Eが配置されている。図中右
側のメモリセルアレイ4Bの一端にはセンスアンプ回路・
共通入出力信号線・共通接地線4Fが配置されている。
An X decoder circuit 4C and a word driver circuit 4D are arranged between the two memory cell arrays 4B arranged on the upper and lower sides in the figure. A Y decoder circuit 4E is arranged between two memory cell arrays 4B arranged on the left and right in the figure. At one end of the memory cell array 4B on the right side of the figure, a sense amplifier circuit
Common input / output signal line and common ground line 4F are arranged.

図中、上側のメモリセルアレイ4Bの周囲には、データ
出力バッファ回路4G及び4I、CAS・WE系回路4H、X,Yアド
レスバッファ回路4J、メインアンプ4Kの夫々が配置され
ている。
In the figure, data output buffer circuits 4G and 4I, a CAS / WE system circuit 4H, an X, Y address buffer circuit 4J, and a main amplifier 4K are arranged around the upper memory cell array 4B.

図中、下側のメモリセルアレイ4Bの周囲には、RAS系
回路4L、Xアドレスバッファ回路4M、Yアドレスバッフ
ァ回路4P、X,Yジェネレータ4N、Xジェネレータ4O、SHR
・PCジェネレータ4Qが配置されている。
In the figure, a RAS system circuit 4L, an X address buffer circuit 4M, a Y address buffer circuit 4P, an X, Y generator 4N, an X generator 4O, and a SHR are provided around the lower memory cell array 4B.
・ PC generator 4Q is installed.

このように構成される樹脂封止型半導体装置1は平面
が長方形上の樹脂封止材6の短辺方向の寸法が7.3[m
m]、長辺方向の寸法が22.86[mm](900[mil])で構
成されている。
In the resin-encapsulated semiconductor device 1 configured as above, the dimension of the resin encapsulating material 6 having a rectangular plane in the short side direction is 7.3 [m
m] and the dimension in the long side direction is 22.86 [mm] (900 [mil]).

前記樹脂封止型半導体装置1は第6図(要部拡大平面
図)に示すリードフレーム2を使用することにより形成
されている。このリードフレーム2は、第7図(平面
図)に示すように切断工程及び成型工程前まで複数個直
列に連結され、リードフレームユニット(多連リードフ
レーム)を構成している。本実施例のリードフレームユ
ニットはこれに限定されないが6個のリードフレーム2
を直列に連結している。
The resin-encapsulated semiconductor device 1 is formed by using the lead frame 2 shown in FIG. 6 (enlarged plan view of essential parts). As shown in FIG. 7 (plan view), a plurality of lead frames 2 are connected in series before the cutting step and the molding step to form a lead frame unit (multiple lead frame). The lead frame unit of this embodiment is not limited to this, but the six lead frames 2
Are connected in series.

第6図及び第7図に示すように、インナーリード2A及
びアウターリード2Bの一端側はタイバー2Dを介して外枠
2Fで支持されている。インナーリード2Aのタイバー2Dで
支持される部分の近傍には貫通孔2Cが設けられている。
貫通孔2Cは、その内側に樹脂封止材6を食い込ませ、イ
ンナーリード2A及びアウターリード2Bを樹脂封止材6で
確実に保持できるように構成されている。アウターリー
ド2Bの他端側は内枠2Eを介して外枠2Fに支持されてい
る。図中、符号4を付けて二点鎖線で囲まれた領域内は
半導体ペレット4が搭載される領域である。
As shown in FIGS. 6 and 7, one end of the inner lead 2A and the outer lead 2B is connected to the outer frame through the tie bar 2D.
It is supported on the 2nd floor. A through hole 2C is provided near the portion of the inner lead 2A supported by the tie bar 2D.
The through hole 2C is configured so that the resin sealing material 6 is bitten into the inside thereof and the inner lead 2A and the outer lead 2B can be reliably held by the resin sealing material 6. The other end of the outer lead 2B is supported by the outer frame 2F via the inner frame 2E. In the figure, a region surrounded by a chain double-dashed line with reference numeral 4 is a region where the semiconductor pellet 4 is mounted.

前記リードフレーム2の一端側の外枠2F(図中上側)
には組立用位置合せ孔(パイロットホール)2Gが設けら
れている。この組立用位置合せ孔2Gは、リードフレーム
2に前述の絶縁性樹脂フィルム層3Bを接着層3Aを介して
接着する際やこの絶縁性樹脂フィルム層3B上にダイボン
ド材層3Cを介して半導体ペレット4を搭載する際の位置
合せに使用されている。また、リードフレーム2の他端
側の外枠2F(図中下側)には封止用位置合せ孔2Hが設け
られている。封止用位置合せ孔2Hは、リードフレーム2
に搭載された半導体ペレット4を樹脂封止材6で封止す
る際の位置合せに使用されている。
Outer frame 2F at one end of the lead frame 2 (upper side in the figure)
Is equipped with an assembly alignment hole (pilot hole) 2G. The alignment hole 2G for assembly is used when the above-mentioned insulating resin film layer 3B is bonded to the lead frame 2 via the adhesive layer 3A, or on the insulating resin film layer 3B via the die bond material layer 3C. It is used for alignment when mounting 4. Further, a sealing alignment hole 2H is provided in the outer frame 2F (lower side in the drawing) on the other end side of the lead frame 2. Alignment hole 2H for sealing is lead frame 2
It is used for alignment when the semiconductor pellet 4 mounted on the substrate is sealed with the resin sealing material 6.

次に、本発明者が開発中のZIP型の樹脂封止型半導体
装置1の具体的な構造について、第8図(半導体ペレッ
ト搭載時の部分断面平面図)及び第9図(半導体ペレッ
ト非搭載時の部分断面平面図)を用いて説明する。
Next, FIG. 8 (partial cross-sectional plan view when semiconductor pellets are mounted) and FIG. 9 (semiconductor pellet-non-mounted) regarding a specific structure of the ZIP type resin-sealed semiconductor device 1 under development by the present inventor. (Partial cross-sectional plan view).

第8図及び第9図に示す樹脂封止型半導体装置1は20
本のアウタリード2Bを有するZIP型で構成されている。
この樹脂封止型半導体装置1はピン挿入型である。アウ
ターリード2Bに夫々印加される信号名は前記第4図に示
すDIP型の樹脂封止型半導体装置1のそれと実質的に同
等であるのでここでの説明は省略する。また、ZIP型の
樹脂封止型半導体装置1の半導体ペレット4は、前記第
4図に示すDIP型の樹脂封止型半導体装置1の半導体ペ
レット4と実質的に同様の4[Mbit]の大容量を有する
DRAMで構成されているのでここでの説明は省略する。な
お、第8図中、半導体ペレット4上のPCはDRAMの周辺回
路であり、前記第5図に示すDRAMの周辺回路を総称して
示している。
The resin-sealed semiconductor device 1 shown in FIG. 8 and FIG.
It is a ZIP type having an outer lead 2B of a book.
This resin-encapsulated semiconductor device 1 is a pin insertion type. The signal names applied to the outer leads 2B are substantially the same as those of the DIP type resin-sealed semiconductor device 1 shown in FIG. 4, and therefore the description thereof is omitted here. The semiconductor pellet 4 of the ZIP type resin-encapsulated semiconductor device 1 has a large size of 4 [Mbit] which is substantially the same as the semiconductor pellet 4 of the DIP type resin-encapsulated semiconductor device 1 shown in FIG. Have capacity
Since it is composed of DRAM, its explanation is omitted here. In FIG. 8, PC on the semiconductor pellet 4 is a peripheral circuit of the DRAM, and the peripheral circuits of the DRAM shown in FIG. 5 are generically shown.

また、半導体ペレット4の外部端子4Aはその配置数を
示すために符号P1〜P35を付けている。同様に、樹脂封
止型半導体装置1のアウターリード2Bはその本数を示す
ように符号L1〜L20を付けている。
Further, the external terminals 4A of the semiconductor pellet 4 are given symbols P 1 to P 35 to indicate the number of arrangements. Similarly, the outer lead 2B resin-encapsulated semiconductor device 1 is numbered as L 1 ~L 20 to indicate the number.

このZIP型の樹脂封止型半導体装置1は、第9図に示
すようにタブ2J及びインナーリード2A上に半導体ペレッ
ト4を搭載している。つまり、このZIP型の樹脂封止型
半導体装置1は一部タブレス構造で構成されている。前
記第1図、第2図及び第4図に示す樹脂封止型半導体装
置1と同様に、このZIP型の樹脂封止型半導体装置1は
タブ2J及びインナーリード2A上と半導体ペレット4との
間に前者側から順次積層された接着層3A、絶縁性樹脂フ
ィルム層3B及びダイボンド材層3Cを介在させている。前
述のように、絶縁性樹脂フィルム層3Bはポリイミド樹脂
層で形成され、接着層3Aはポリエーテルアミド又はポリ
エーテルアミドイミド層で形成されている。
In this ZIP type resin-sealed semiconductor device 1, a semiconductor pellet 4 is mounted on a tab 2J and an inner lead 2A as shown in FIG. That is, the ZIP-type resin-encapsulated semiconductor device 1 is partially configured with a tabless structure. Similar to the resin-encapsulated semiconductor device 1 shown in FIGS. 1, 2, and 4, the ZIP-type resin-encapsulated semiconductor device 1 includes a tab 2J, an inner lead 2A, and a semiconductor pellet 4. An adhesive layer 3A, an insulating resin film layer 3B, and a die bond material layer 3C, which are sequentially laminated from the former side, are interposed therebetween. As described above, the insulating resin film layer 3B is formed of a polyimide resin layer, and the adhesive layer 3A is formed of a polyetheramide or polyetheramideimide layer.

前記タブは樹脂封止後のリードフレーム(2)の切断
工程及び成型工程前までタブ吊りリード2Iを介してリー
ドフレーム(2)の外枠(2F)に支持されている。
The tabs are supported by the outer frame (2F) of the lead frame (2) through the tab suspension leads 2I until the step of cutting the resin-sealed lead frame (2) and before the molding step.

ZIP型の樹脂封止型半導体装置1は、樹脂封止材6の
一側面から全部のアウターリード2Bを突出させ、アウタ
ーリード2Bをジグザグに成型している。この種のZIP型
の樹脂封止型半導体装置1は、前述のDIP型の樹脂封止
型半導体装置に比べて実装面積を向上することができ、
大容量の記憶装置(例えばバイトマシン)を構成する場
合に好適である。
In the ZIP-type resin-encapsulated semiconductor device 1, all outer leads 2B are projected from one side surface of the resin encapsulant 6, and the outer leads 2B are formed in a zigzag shape. This type of ZIP-type resin-encapsulated semiconductor device 1 can have a larger mounting area than the DIP-type resin-encapsulated semiconductor device described above.
It is suitable when configuring a large-capacity storage device (for example, a byte machine).

次に、本発明者が開発中のSOJ型のタブレス構造の樹
脂封止型半導体装置の具体的な構造について、第10図及
び第11図(要部断面図)を用いて説明する。
Next, a specific structure of the resin-sealed semiconductor device of the SOJ type tabless structure, which is being developed by the present inventor, will be described with reference to FIGS. 10 and 11 (main part cross-sectional views).

第10図、第11図の夫々に示すSOJ型の樹脂封止型半導
体装置1は、アウターリード2Bの先端側がJ型形状に折
り曲げられ、樹脂封止材6の底面に形成された凹部6Aに
挿入されている。これらの樹脂封止型半導体装置1は面
実装型である。SOJ型の樹脂封止型半導体装置1は前述
のDIP型の樹脂封止型半導体装置1、ZIP型の樹脂封止型
半導体装置1の夫々と同様にインナーリード2A上に半導
体ペレット4を搭載している。インナーリード2Aと半導
体ペレット4との間には、同様に、順次積層された接着
層3A、絶縁性樹脂フィルム層3B及びダイボンド材層3Cが
設けられている。
In the SOJ type resin-encapsulated semiconductor device 1 shown in each of FIGS. 10 and 11, the outer lead 2B has a distal end side bent in a J-shape to form a recess 6A formed in the bottom surface of the resin encapsulant 6. Has been inserted. These resin-encapsulated semiconductor devices 1 are surface-mounted. The SOJ type resin-sealed semiconductor device 1 has the semiconductor pellets 4 mounted on the inner leads 2A like the DIP-type resin-sealed semiconductor device 1 and the ZIP-type resin-sealed semiconductor device 1 described above. ing. Similarly, between the inner lead 2A and the semiconductor pellet 4, an adhesive layer 3A, an insulating resin film layer 3B, and a die bond material layer 3C, which are sequentially laminated, are provided.

第10図に示すSOJ型の樹脂封止型半導体装置1は、前
述のDIP型の樹脂封止型半導体装置1、ZIP型の樹脂封止
型半導体装置1の夫々と同様に、半導体ペレット4の外
部端子4Aが存在しない裏面とインナーリード2Aの表面と
を対向させている。第11図に示すSOJ型の樹脂封止型半
導体装置1は半導体ペレット4の外部端子4Aが存在する
表面(素子形成面)とインナーリード2Aの表面とを対向
させている。つまり、この樹脂封止型半導体装置1は、
インナーリード2Aの方面から接着層3A、絶縁性樹脂フィ
ルム層3B、ダイボンド材層3Cの夫々を順次介在させて半
導体ペレット4の素子形成面に接着されている。半導体
ペレット4の外部端子4Aは略中央部分に配置されてい
る。
The SOJ type resin-encapsulated semiconductor device 1 shown in FIG. 10 is similar to the DIP-type resin-encapsulated semiconductor device 1 and the ZIP-type resin-encapsulated semiconductor device 1 described above. The back surface without the external terminal 4A and the front surface of the inner lead 2A are opposed to each other. In the SOJ type resin-sealed semiconductor device 1 shown in FIG. 11, the surface of the semiconductor pellet 4 on which the external terminals 4A are present (element forming surface) and the surface of the inner lead 2A are opposed to each other. That is, the resin-sealed semiconductor device 1 is
The inner lead 2A is bonded to the element forming surface of the semiconductor pellet 4 with the adhesive layer 3A, the insulating resin film layer 3B, and the die bonding material layer 3C sequentially interposed from the surface of the inner lead 2A. The external terminal 4A of the semiconductor pellet 4 is arranged in a substantially central portion.

次に、前記第4図乃至第7図に示すDIP型の樹脂封止
型半導体装置1の組立方法について、第12図(組立フロ
ー図)を用いて説明する。
Next, a method for assembling the DIP type resin-sealed semiconductor device 1 shown in FIGS. 4 to 7 will be described with reference to FIG. 12 (assembly flow chart).

まず、前記第7図に示すリードフレームユニットを第
13図(貼付装置の概略構成図)に示すフィルム貼付装置
7に供給する〈10〉。前記リードフレームユニットの各
リードフレーム2は本実施例において鉄−ニッケル合金
で形成されている。各リードフレーム2の形状は通常プ
レス加工やエッチング加工によって形成されている。
First, the lead frame unit shown in FIG.
The film is supplied to the film sticking device 7 shown in Fig. 13 (schematic configuration diagram of the sticking device) <10>. Each lead frame 2 of the lead frame unit is made of an iron-nickel alloy in this embodiment. The shape of each lead frame 2 is usually formed by pressing or etching.

次に、フィルム貼付装置7に供給されたリードフレー
ムユニットはフィルム貼付装置7のヒートブロック7Aの
フィルム貼付位置に位置合せされると共に固定される
〈11〉。このリードフレームユニットの位置合せは、各
リードフレーム2の組立用位置合せ孔(パイロットホー
ル)2Gを介して行われる。
Next, the lead frame unit supplied to the film sticking device 7 is aligned with the film sticking position of the heat block 7A of the film sticking device 7 and fixed <11>. The alignment of the lead frame unit is performed through the assembly alignment hole (pilot hole) 2G of each lead frame 2.

次に、フィルム貼付装置7のヒートブロック7Aに対向
する位置に配置されたダイ7B上に長尺の絶縁フィルムを
供給し、この長尺状の絶縁フィルムをダイ7B及パンチガ
イド7Cで挟持する。この絶縁フィルムは、絶縁性樹脂フ
ィルム層3Bとその下面(インナーリード2Aに接着する
側)に塗布された接着層(ポリエーテルアミド又はポリ
エーテルアミドイミド層)3Aとで形成された複合膜であ
る。リードフレーム2は鉄−ニッケル合金材料で形成し
ているので、絶縁性樹脂フィルム層3Bは好ましくは約12
×10-6[℃-1]程度の低い範囲の線熱膨張係数を有する
ポリイミド樹脂層を使用する。接着層3Aであるポリエー
テルアミド又はポリエーテルアミドイミド層は170〜220
[℃]の低い範囲のガラス転移温度又は200〜260[℃]
の高い範囲のガラス転移温度のものを使用する。
Next, a long insulating film is supplied onto the die 7B arranged at a position facing the heat block 7A of the film sticking device 7, and the long insulating film is sandwiched by the die 7B and the punch guide 7C. This insulating film is a composite film formed of an insulating resin film layer 3B and an adhesive layer (polyether amide or polyether amide imide layer) 3A applied to the lower surface (the side that adheres to the inner leads 2A). . Since the lead frame 2 is made of an iron-nickel alloy material, the insulating resin film layer 3B preferably has a thickness of about 12 mm.
A polyimide resin layer having a linear thermal expansion coefficient in the low range of about 10 −6 [° C. −1 ] is used. The adhesion layer 3A has a polyether amide or polyether amide imide layer of 170 to 220
Glass transition temperature in the low range of [℃] or 200-260 [℃]
Use a glass transition temperature in the high range of.

次に、第13図に示すように、ダイ7B及びパンチガイド
7Cで挟持された絶縁フィルムをパンチ7Dで所定のサイズ
に打抜く〈12〉。絶縁フィルムは、前述のDIP型の樹脂
封止型半導体装置1の場合、例えば5.7[mm]×15.5[m
m]のサイズで打抜かれる。
Next, as shown in FIG. 13, the die 7B and the punch guide
The insulating film sandwiched with 7C is punched with punch 7D to a specified size <12>. In the case of the DIP type resin-sealed semiconductor device 1 described above, the insulating film is, for example, 5.7 [mm] × 15.5 [m
It is punched out in the size [m].

次に、第14図(フィルム貼付装置の概略構成図)に示
すように、前記打抜かれた絶縁フィルムの絶縁性樹脂フ
ィルム層3Bをその下層の接着層3Aを介してインナーリー
ド2Aの表面に仮付けする〈13〉。この仮付けは、パンチ
7Dの内部から突出する押付棒7Eを用い、絶縁フィルムの
中心位置近傍において一個所又は複数個所の点付けで行
い、絶縁性樹脂フィルム層3Bが移動しない程度に行う。
Next, as shown in FIG. 14 (schematic configuration diagram of the film sticking apparatus), the insulating resin film layer 3B of the punched insulating film is temporarily attached to the surface of the inner lead 2A via the adhesive layer 3A as the lower layer. Attach <13>. This tack is a punch
The pressing rod 7E protruding from the inside of 7D is used to spot at one or more points in the vicinity of the center position of the insulating film, and the insulating resin film layer 3B is not moved.

200〜260[℃]の高い範囲のガラス転移温度を有する
ポリエーテルアミド又はポリエーテルアミドイミド層を
接着層3Aとし、かつ約1[%]程度の溶媒を残存させた
場合、高温軟化流動性が改善され、約250[℃]程度の
低温度において仮付けを行うことができる。また、仮付
けは後述する本圧着と同等或はそれ以下の極わずかな押
付け力で行うことができる。また、1回の仮付け時間は
0.3〜0.5秒程度の短時間である。
When a polyether amide or polyether amide imide layer having a glass transition temperature in the high range of 200 to 260 [° C.] is used as the adhesive layer 3A and about 1% of the solvent remains, the high temperature softening fluidity is It is improved, and temporary attachment can be performed at a low temperature of about 250 [° C.]. In addition, the temporary attachment can be performed with an extremely slight pressing force equal to or less than the main pressure bonding described later. Also, the temporary tacking time is
It is a short time of about 0.3 to 0.5 seconds.

仮付けはリードフレームユニットの各リードフレーム
2毎に行われる。つまり、本実施例において、1個のリ
ードフレームユニット当り6回の仮付けを行う。各リー
ドフレーム2毎の仮付けは、絶縁フィルムとの位置合せ
を行いながら絶縁フィルムをインナーリード2Aの表面に
接着してゆくので、位置合せ精度の高い仮付けを行うこ
とができる。なお、仮付け不良を生じた場合には、再度
位置合せを行い〈11〉、それ以後の工程を繰返す。
Temporary attachment is performed for each lead frame 2 of the lead frame unit. That is, in this embodiment, temporary attachment is performed 6 times for each lead frame unit. For temporary attachment of each lead frame 2, since the insulating film is adhered to the surface of the inner lead 2A while performing the alignment with the insulating film, the temporary attachment with high alignment accuracy can be performed. If a temporary attachment failure occurs, the alignment is performed again <11> and the subsequent steps are repeated.

次に、仮付けされた絶縁フィルムに第1回目のベーキ
ング処理を施す〈14〉。ベーキング処理は、仮付け温度
の範囲内例えば250〜300[℃]程度の温度で約1分間行
う。ベーキング処理は、絶縁フィルムの脱湿を行うこと
ができ、次段工程の本圧着時において発泡の発生を防止
することができる。
Next, the temporarily attached insulating film is subjected to the first baking treatment <14>. The baking treatment is performed for about 1 minute at a temperature of about 250 to 300 [° C.] within the range of the temporary attachment temperature. The baking treatment can dehumidify the insulating film and prevent the occurrence of foaming during the main pressure bonding in the next step.

また、第1回目のベーキング処理は、200〜260[℃]
の高い範囲のガラス転移温度を有するポリエーテルアミ
ド又はポリエーテルアミドイミド層を接着層3Aとする場
合、接着層3A中に残存する余分な溶媒を低減することが
でき、同様に本圧着時の発泡の発生を防止することがで
きる。さらに、第1回目のベーキング処理は、前記接着
層3A中に残存する溶媒を気化させ、この気化された溶媒
を被接着面となるインナーリード2Aの表面に吸着させる
ことができる。このインナーリード2Aの表面に吸着され
た溶媒は、もともと接着層(ポリエーテルアミド又はポ
リエーテルアミドイミド層)3Aと親和性を有するものな
ので、インナーリード2Aと接着層3Aとの濡れ性を高め、
両者の接着強度を高めることができる。
In addition, the first baking process is 200-260 [℃]
When the polyether amide or polyether amide imide layer having a glass transition temperature in a high range is used as the adhesive layer 3A, the excess solvent remaining in the adhesive layer 3A can be reduced, and similarly foaming at the time of main pressure bonding Can be prevented. Further, in the first baking process, the solvent remaining in the adhesive layer 3A can be vaporized, and the vaporized solvent can be adsorbed on the surface of the inner lead 2A to be adhered. The solvent adsorbed on the surface of the inner lead 2A originally has an affinity with the adhesive layer (polyether amide or polyether amide imide layer) 3A, so the wettability between the inner lead 2A and the adhesive layer 3A is increased,
The adhesive strength between the two can be increased.

ベーキング処理は仮付け温度以下つまり一旦経験した
温度以下においては接着層3Aは良好な接着性を示さない
ので前記250[℃]以上の温度で行う。また、ベーキン
グ処理は370[℃]を越えると接着層3Aが分解して接着
性を失うので300[℃]以下の温度で行う。
The baking treatment is performed at a temperature of 250 [° C.] or higher because the adhesive layer 3A does not exhibit good adhesiveness at a temperature below the temporary bonding temperature, that is, at a temperature once experienced. In addition, the baking treatment is performed at a temperature of 300 [° C.] or less because the adhesive layer 3A decomposes and loses its adhesiveness when the temperature exceeds 370 [° C.].

次に、仮付けされかつ第1回目のベーキング処理が施
された絶縁フィルムに本圧着を施し、インナーリード2A
の表面に接着層3Aを介して絶縁性樹脂フィルム層3Bを確
実に接着する〈15〉。本圧着は約300[℃]の温度で約1
0秒行う。本圧着は、リードフレームユニット単位で行
い、リードフレームユニットの各リードフレーム2のイ
ンナーリード2Aの表面に仮付けされた絶縁フィルムを一
括して接着する。したがって、各リードフレーム2当り
に要する本圧着時間は1回の仮付け時間と略同等にな
る。本圧着は各インナーリード2Aの絶縁フィルムに均一
に押付け圧力を加えることが肝要である。このように本
圧着を行うことにより、絶縁フィルムの接着層3Aとイン
ナーリード2Aとの接着界面に空気が巻込まれることを低
減し、前記接着界面の接着強度を向上することができ
る。本圧着は、リードフレームユニットに対する全体の
押付け圧力を例えば約130[kg]で行う。したがって、
本圧着は絶縁フィルムに受ける単位面積当りの圧力が約
250[g/mm2]、リードフレーム2Aに受ける単位面積当り
の圧力が約800[g/mm2]程度の極わずかの押付け力で行
うことができる。
Next, the insulation film that has been temporarily attached and that has been subjected to the first baking treatment is subjected to full pressure bonding, and the inner lead 2A
The insulating resin film layer 3B is securely adhered to the surface of the via the adhesive layer 3A <15>. Main pressure bonding is about 1 at a temperature of about 300 [° C]
Do 0 seconds. The main pressure bonding is performed for each lead frame unit, and the insulating film temporarily attached to the surface of the inner lead 2A of each lead frame 2 of the lead frame unit is collectively bonded. Therefore, the main pressure bonding time required for each lead frame 2 is approximately the same as the one-time temporary bonding time. It is important for the main pressure bonding to apply a uniform pressing force to the insulating film of each inner lead 2A. By carrying out the main pressure bonding in this way, it is possible to reduce the inclusion of air in the adhesive interface between the adhesive layer 3A of the insulating film and the inner lead 2A, and to improve the adhesive strength of the adhesive interface. The main crimping is performed with the entire pressing pressure against the lead frame unit being, for example, about 130 [kg]. Therefore,
In this full pressure bonding, the pressure per unit area received by the insulating film is approx.
250 [g / mm 2 ], the pressure per unit area received by the lead frame 2A is about 800 [g / mm 2 ] and can be performed with an extremely small pressing force.

次に、200〜260[℃]の高い範囲のガラス転移温度を
有するポリエーテルアミド又はポリエーテルアミドイミ
ド層を接着層3Aとする場合、接着層3A中に残存する余分
な溶媒を実質的に除去するために第2回目のベーキング
処理を行う〈16〉。第2回目のベーキング処理は前記第
1回目のベーキング処理と略同等の温度及び時間で行
う。
Next, when the polyether amide or polyether amide imide layer having a glass transition temperature in the high range of 200 to 260 [° C.] is used as the adhesive layer 3A, the excess solvent remaining in the adhesive layer 3A is substantially removed. In order to do this, the second baking process is performed <16>. The second baking process is performed at substantially the same temperature and time as the first baking process.

前述の第1回目のベーキング処理、本圧着、第2回目
のベーキング処理の夫々はフィルム貼付装置7に組込ん
だヒートブロック7Aを用いて行うが、本発明は必ずしも
これに限定されない。
The above-mentioned first baking processing, main pressure bonding, and second baking processing are each performed using the heat block 7A incorporated in the film sticking device 7, but the present invention is not necessarily limited to this.

次に、フィルム貼付装置7からリードフレームユニッ
トを取り出し〈17〉、このリードフレームユニットをペ
レットボンディング装置に搬送する。ペレットボンディ
ング装置においては、リードフレームユニットの各リー
ドフレーム2のインナーリード2A上に接着された絶縁性
樹脂フィルム層3Bの表面上にダイボンド材層3Cを塗布
し、このダイボンド材層3Cを介して絶縁性樹脂フィルム
層3B上に半導体ペレット4を搭載する〈18〉。
Next, the lead frame unit is taken out from the film sticking device <17> and the lead frame unit is conveyed to the pellet bonding device. In the pellet bonding apparatus, the die bond material layer 3C is applied on the surface of the insulating resin film layer 3B adhered on the inner lead 2A of each lead frame 2 of the lead frame unit, and insulation is performed via this die bond material layer 3C. The semiconductor pellet 4 is mounted on the conductive resin film layer 3B <18>.

次に、ワイヤボンディング装置でワイヤボンディング
を行い、半導体ペレット4の外部端子4Aとインナーリー
ド2Aとをボンディングワイヤ5を介して接続する〈1
9〉。
Next, wire bonding is performed by a wire bonding device, and the external terminal 4A of the semiconductor pellet 4 and the inner lead 2A are connected via the bonding wire 5 <1
9>.

次に、リードフレームユニットをボンディング装置か
ら樹脂封止装置に搬送し、この樹脂封止装置で前記半導
体ペレット4等を樹脂封止材6で封止する〈20〉。
Next, the lead frame unit is conveyed from the bonding device to the resin sealing device, and the semiconductor pellets 4 and the like are sealed with the resin sealing material 6 by the resin sealing device <20>.

次に、前記リードフレームユニットを切断成型装置に
搬送し、この切断成型装置でリードフレーム2の外枠2F
や内枠2E等を切断し、所定の形状に成型〈21〉すること
によって、本実施例のDIP型の樹脂封止型半導体装置1
の組立工程が完了する。
Next, the lead frame unit is conveyed to a cutting / molding apparatus, and the cutting / molding apparatus is used to outer frame 2F of the lead frame 2.
The DIP type resin-sealed semiconductor device 1 according to the present embodiment is obtained by cutting the inner frame 2E and the like and molding it into a predetermined shape <21>.
Is completed.

このように、タブレス構造の樹脂封止型半導体装置1
の組立方法において、前記絶縁性樹脂フィルム層3Bのイ
ンナーリード2Aに接着される側の表面に接着層3Aとして
溶媒を若干量残存させたガラス転移温度が約200〜260
[℃]の範囲のポリエーテルアミド又はポリエーテルア
ミドイミド層を形成する工程と、前記インナーリード2A
に前記ポリエーテルアミド又はポリエーテルアミドイミ
ド層(3A)を介在させて前記絶縁性樹脂フィルム層3Bを
熱圧着で接着する工程とを備えることにより前記ポリエ
ーテルアミド又はポリエーテルアミドイミド層(3A)の
高温軟化流動性を改善し、インナーリード2Aに絶縁性樹
脂フィルム層3Bを接着する熱圧着温度を約20〜50[℃]
低減することができるので、低温プロセスを採用し、樹
脂封止型半導体装置1の組立工程における作業性を向上
することができる。また、樹脂封止型半導体装置1の組
立工程は、低温度で熱圧着が行えるので、組立工程時間
を短縮することができる。
Thus, the resin-less type semiconductor device 1 having the tabless structure
In the method of assembling, the glass transition temperature of the insulating resin film layer 3B having a glass transition temperature of a slight amount of the solvent left as the adhesive layer 3A on the surface of the side to be adhered to the inner leads 2A is about 200 to 260.
Forming a polyether amide or polyether amide imide layer in the range of [° C.], and the inner lead 2A
And the step of adhering the insulating resin film layer 3B by thermocompression with the polyether amide or polyether amide imide layer (3A) interposed therebetween in the polyether amide or polyether amide imide layer (3A). Improves the high temperature softening and fluidity, and the thermocompression bonding temperature for adhering the insulating resin film layer 3B to the inner lead 2A is about 20 to 50 [° C]
Since it can be reduced, it is possible to adopt a low temperature process and improve workability in the assembly process of the resin-sealed semiconductor device 1. Further, in the assembly process of the resin-sealed semiconductor device 1, thermocompression bonding can be performed at a low temperature, so that the assembly process time can be shortened.

また、タブレス構造の樹脂封止型半導体装置1の組立
方法において、前記絶縁性樹脂フィルム層3Bのインナー
リード2Aに接着される側の表面に接着層3Aとしてガラス
転移温度が約170〜260[℃]の範囲のポリエーテルアミ
ド又はポリエーテルアミドイミド層を形成する工程と、
前記インナーリード2Aに前記ポリエーテルアミド又はポ
リエーテルアミドイミド層(3A)を介在させて前記絶縁
性樹脂フィルム層3Bを部分的に熱圧着で仮付けする工程
と、前記インナーリード2Aに仮付けされた絶縁性樹脂フ
ィルム層3Bを熱圧着で本付けする工程とを備えることに
より、前記インナーリード2Aに複数回の熱圧着で絶縁性
樹脂フィルム層3Bを接着し、前記インナーリード2Aとポ
リエーテルアミド又はポリエーテルアミドイミド層(3
A)との接着界面に熱圧着時に生じる空気の巻込みを低
減することができるので、インナーリード2Aとポリエー
テルアミド又はポリエーテルアミドイミド層(3A)との
接着強度を高めて接着不良を低減し、樹脂封止型半導体
装置1の製造上の歩留りを向上することができる。
Further, in the method of assembling the resin-encapsulated semiconductor device 1 having the tabless structure, the glass transition temperature of the adhesive layer 3A is about 170 to 260 [° C.] on the surface of the insulating resin film layer 3B on the side to be bonded to the inner leads 2A. ] Forming a polyetheramide or polyetheramideimide layer in the range of
A step of temporarily attaching the insulating resin film layer 3B by thermocompression with the polyetheramide or polyetheramideimide layer (3A) interposed on the inner lead 2A, and temporarily attaching to the inner lead 2A. By providing a step of permanently bonding the insulating resin film layer 3B by thermocompression bonding, the insulating resin film layer 3B is bonded to the inner lead 2A by a plurality of thermocompression bonding, and the inner lead 2A and the polyether amide are bonded. Or polyether amide imide layer (3
Since air entrainment that occurs during thermocompression bonding at the adhesive interface with A) can be reduced, the adhesive strength between the inner lead 2A and the polyether amide or polyether amide imide layer (3A) is increased to reduce adhesion defects. However, the manufacturing yield of the resin-encapsulated semiconductor device 1 can be improved.

また、タブレス構造の樹脂封止型半導体装置1の組立
方法において、前記絶縁性樹脂フィルム層3Bのインナー
リード2Aに接着される側の表面に接着層3Aとして溶媒を
若干量残存させたガラス転移温度が約200〜260[℃]の
範囲のポリエーテルアミド又はポリエーテルアミドイミ
ド層を形成する工程と、前記インナーリード2Aに前記ポ
リエーテルアミド又はポリエーテルアミドイミド層(3
A)を介在させて前記絶縁性樹脂フィルム層3Bを部分的
に熱圧着で仮付けする工程と、前記ポリエーテルアミド
又はポリエーテルアミドイミド層(3A)の溶媒の残存量
をベーキング処理によって低減する工程と、前記インナ
ーリード2Aに仮付けされた絶縁性樹脂フィルム層3Bを熱
圧着で本付けする工程とを備えることにより、前記ポリ
エーテルアミド又はポリエーテルアミドイミド層(3A)
の高温軟化流動性を改善して、作業性の高い低温度の熱
圧着でインナーリード2Aに絶縁性樹脂フィルム層3Bを仮
付けすることができると共に、前記ベーキング処理で絶
縁性樹脂フィルム層3Bの脱湿及びポリエーテルアミド又
はポリエーテルアミドイミド層(3A)の余分な溶媒を気
化させ、インナーリード2Aに絶縁性樹脂フィルム層3Bを
本付けする際に生じる発泡を低減することができるの
で、接着強度を高めて接着不良を低減し、樹脂封止型半
導体装置1の組立工程上の歩留りを向上することができ
る。また、前記ベーキング処理はポリエーテルアミド又
はポリエーテルアミドイミド層(3A)から気化された溶
媒をインナーリード2Aの被接着面に吸着させ、インナー
リード2Aとポリエーテルアミド又はポリエーテルアミド
イミド層(3A)との濡れ性を向上することができるの
で、接着強度をさらに高めることができる。
Further, in the method for assembling the resin-encapsulated semiconductor device 1 having the tabless structure, the glass transition temperature in which a small amount of solvent remains as the adhesive layer 3A on the surface of the side of the insulating resin film layer 3B that is adhered to the inner leads 2A. Forming a polyether amide or polyether amide imide layer having a temperature range of about 200 to 260 [° C.], and forming the polyether amide or polyether amide imide layer (3) on the inner lead 2A.
A) interposing the insulating resin film layer 3B temporarily by thermocompression, and reducing the residual amount of the solvent of the polyetheramide or polyetheramideimide layer (3A) by baking treatment. By including a step and a step of permanently attaching the insulating resin film layer 3B temporarily attached to the inner lead 2A by thermocompression bonding, the polyetheramide or polyetheramideimide layer (3A)
By improving the high temperature softening fluidity of the insulating resin film layer 3B can be temporarily attached to the inner lead 2A by thermocompression bonding with high workability and low temperature, and by the baking treatment of the insulating resin film layer 3B. Dehumidification and evaporation of excess solvent in the polyetheramide or polyetheramideimide layer (3A) can reduce foaming that occurs when the insulating resin film layer 3B is permanently attached to the inner lead 2A, and It is possible to increase the strength, reduce adhesion defects, and improve the yield in the assembly process of the resin-encapsulated semiconductor device 1. In the baking treatment, the solvent vaporized from the polyether amide or polyether amide imide layer (3A) is adsorbed on the adhered surface of the inner lead 2A, and the inner lead 2A and the polyether amide or polyether amide imide layer (3A). ), The adhesive strength can be further increased.

以上の説明においては、主にタブレス構造の樹脂封止
型半導体装置に本発明を適用した場合について説明した
が、本発明は、タブ上に半導体ペレットを搭載しかつイ
ンナーリードを絶縁性樹脂フィルム層(絶縁性樹脂テー
プ)で固定する樹脂封止型半導体装置に適用することが
できる。この絶縁性樹脂テープは特に長いインナーリー
ドの変形を防止するためにその固定用として使用され、
絶縁性樹脂テープ自体も樹脂封止材で封止される。した
がって、絶縁性樹脂テープの構造としては、前述の実施
例と同様に、絶縁性樹脂フィルム層とそのインナーリー
ド側の面に設けられた接着層(ポリエーテルアミド又は
ポリエーテルアミドイミド層)との複合膜で構成され
る。
In the above description, the case where the present invention is mainly applied to the resin-sealed semiconductor device having the tabless structure has been described. However, the present invention is to mount the semiconductor pellets on the tabs and to provide the inner leads with the insulating resin film layer. It can be applied to a resin-sealed semiconductor device fixed with (insulating resin tape). This insulating resin tape is used for fixing the long inner leads to prevent them from deforming,
The insulating resin tape itself is also sealed with the resin sealing material. Therefore, as the structure of the insulating resin tape, the insulating resin film layer and the adhesive layer (polyether amide or polyether amide imide layer) provided on the inner lead side surface of the insulating resin film layer are formed as in the above-described embodiment. Composed of composite membrane.

また、本発明は、半導体ペレットやインナーリード部
分にポッティング法で樹脂封止材が塗布される、タブレ
ス構造或はタブがある構造のセラミック封止型半導体装
置に適用することができる。
Further, the present invention can be applied to a ceramic-encapsulated semiconductor device having a tabless structure or a structure having a tab, in which a resin encapsulant is applied to a semiconductor pellet or an inner lead portion by a potting method.

また、本発明は、前記タブレス構造の樹脂封止型半導
体装置1の半導体ペレット4をDRAM以外の記憶機能や論
理記能で構成してもよい。
Further, according to the present invention, the semiconductor pellet 4 of the resin-encapsulated semiconductor device 1 having the tabless structure may be configured to have a storage function or a logical memory other than DRAM.

また、本発明は、前記タブレス構造の樹脂封止型半導
体装置1のインナーリード2Aと半導体ペレット4との間
に介在させる接着層3A、絶縁性樹脂フィルム層3B、ダイ
ボンド材層3Cの夫々として下記の材料を使用してもよ
い。
In addition, the present invention provides the adhesive layer 3A, the insulating resin film layer 3B, and the die bond material layer 3C, which are interposed between the inner lead 2A and the semiconductor pellet 4 of the resin-sealed semiconductor device 1 having the tabless structure, as follows. Materials may be used.

(1)接着層3A…ポリエーテルアミド又はポリエーテル
アミドイミド樹脂以外の熱可塑性樹脂、シリコーン樹
脂、Bステージのエポキシ系樹脂、Bステージのポリイ
ミド系樹脂等。熱可塑性樹脂としては、脂環式ポリイミ
ド樹脂、ポリエステル樹脂、ポリスルホン樹脂、芳香族
ポリエーテルイミド樹脂、芳香族ポリエステルイミド樹
脂、ポリフェニレンサルファイド樹脂、ポリケトンイミ
ド樹脂、ポリエーテルケトン樹脂、ポリエーテルサルホ
ン樹脂、ポリサルホン樹脂等である。
(1) Adhesive layer 3A: thermoplastic resin other than polyether amide or polyether amide imide resin, silicone resin, B-stage epoxy resin, B-stage polyimide resin, etc. The thermoplastic resin, alicyclic polyimide resin, polyester resin, polysulfone resin, aromatic polyetherimide resin, aromatic polyester imide resin, polyphenylene sulfide resin, polyketone imide resin, polyether ketone resin, polyether sulfone resin, For example, polysulfone resin.

(2)絶縁性樹脂フィルム層3B…前記熱可塑性樹脂、ポ
リイミド樹脂、ガラスクロス入りエポキシ樹脂等。
(2) Insulating resin film layer 3B ... The thermoplastic resin, polyimide resin, epoxy resin containing glass cloth, etc.

(3)ダイボンド材層3C…前記接着層3Aと同様。(3) Die bond material layer 3C ... Same as the adhesive layer 3A.

以上、本発明者によってなされた発明を前記実施例に
基づき具体的に説明したが、本発明は前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変形し得ることは勿論である。
Although the invention made by the present inventor has been specifically described based on the above-described embodiments, the present invention is not limited to the above-described embodiments and can be variously modified without departing from the scope of the invention. Is.

〔発明の効果〕〔The invention's effect〕

本願において開示された発明のうち、代表的なものの
効果を簡単に説明すれば、次のとおりである。
The effects of typical inventions among the inventions disclosed in the present application will be briefly described as follows.

(1)半導体装置の電気的信頼性を向上することができ
る。
(1) The electrical reliability of the semiconductor device can be improved.

(2)前記半導体装置の電気的信頼性をより向上するこ
とができる。
(2) The electrical reliability of the semiconductor device can be further improved.

(3)半導体装置の製造上の作業性を向上することがで
きる。
(3) Workability in manufacturing a semiconductor device can be improved.

(4)半導体装置の製造上の歩留りを向上することがで
きる。
(4) The manufacturing yield of semiconductor devices can be improved.

(5)半導体装置の製造上の歩留りを向上することがで
きると共に、半導体装置の電気的信頼性を向上すること
ができる。
(5) The manufacturing yield of the semiconductor device can be improved, and the electrical reliability of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例であるタブレス構造の樹脂
封止型半導体装置の基本的構造を示す要部断面図、 第2図は、前記樹脂封止型半導体装置の平面図、 第3図は、前記樹脂封止型半導体装置の電流リーク特性
を示す図、 第4図は、本発明の一実施例であるタブレス構造のDIP
型の樹脂封止型半導体装置の具体的な構造を示す部分断
面平面図、 第5図は、前記樹脂封止型半導体装置の半導体ペレット
のチップレイアウト図、 第6図は、前記樹脂封止型半導体装置で使用されるリー
ドフレームの要部拡大平面図、 第7図は、前記リードフレームの平面図、 第8図は、本発明の一実施例であるタブレス構造のZIP
型の樹脂封止型半導体装置の具体的な構造を示す半導体
ペレット搭載時の部分断面平面図、 第9図は、前記樹脂封止型半導体装置の半導体ペレット
非搭載時の部分断面平面図、 第10図及び第11図は、本発明の一実施例であるタブレス
構造のSOJ型の樹脂封止型半導体装置の具体的な構造を
示す断面図、 第12図は、前記樹脂封止型半導体装置の組立方法を説明
する組立フロー図、 第13図及び第14図は、前記組立工程で使用されるフィル
ム貼付装置の概略構成図である。 図中、1……樹脂封止型半導体装置、2……リードフレ
ーム、2A……インナーリード、2B……アウターリード、
3A……接着層、3B……絶縁性樹脂フィルム層、,3C……
ダイボンド材層、4……半導体ペレット、4A……外部端
子、5……ボンディングワイヤ、6……樹脂封止材、7
……フィルム貼付装置である。
FIG. 1 is a cross-sectional view of an essential part showing a basic structure of a resin-less type semiconductor device having a tabless structure which is an embodiment of the present invention, and FIG. 2 is a plan view of the resin-type semiconductor device. FIG. 3 is a diagram showing a current leakage characteristic of the resin-sealed semiconductor device, and FIG. 4 is a DIP having a tabless structure which is an embodiment of the present invention.
5 is a partial cross-sectional plan view showing a specific structure of a resin-sealed semiconductor device of a mold, FIG. 5 is a chip layout diagram of a semiconductor pellet of the resin-sealed semiconductor device, and FIG. FIG. 7 is an enlarged plan view of a main part of a lead frame used in a semiconductor device, FIG. 7 is a plan view of the lead frame, and FIG.
9 is a partial cross-sectional plan view showing a concrete structure of a resin-encapsulated semiconductor device when a semiconductor pellet is mounted, and FIG. 10 and 11 are cross-sectional views showing a concrete structure of a SOJ type resin-sealed semiconductor device having a tabless structure, which is an embodiment of the present invention, and FIG. 12 is the resin-sealed semiconductor device. 13 and 14 are schematic flow charts of the film sticking apparatus used in the assembling process. In the figure, 1 ... Resin-sealed semiconductor device, 2 ... Lead frame, 2A ... Inner lead, 2B ... Outer lead,
3A …… Adhesive layer, 3B …… Insulating resin film layer,, 3C ……
Die bond material layer, 4 ... Semiconductor pellet, 4A ... External terminal, 5 ... Bonding wire, 6 ... Resin encapsulating material, 7
…… It is a film sticking device.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 一谷 昌弘 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 安原 敏浩 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 鈴村 隆志 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 御田 護 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 森永 喬 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 野村 好弘 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Ichitani 1450, Kamimizuhonmachi, Kodaira-shi, Tokyo Inside the Musashi Factory, Hitachi, Ltd. (72) Toshihiro Yasuhara 1450, Kamisuimoto-cho, Kodaira, Tokyo Stockholders Company Hitachi, Ltd. Musashi Factory (72) Inventor Takashi Suzumura 1450, Kamimizuhonmachi, Kodaira, Tokyo Stock Company Hitachi, Ltd. Musashi Factory (72) Inventor, Mamoru Mita 1450, Kamisuihonmachi, Kodaira, Tokyo Hitachi Ltd. In-house Musashi Plant (72) Inventor Takashi Morinaga 1450, Kamimizuhoncho, Kodaira-shi, Tokyo Hitachi Limited Musashi Plant (72) Inventor Yoshihiro Nomura 1450, Kamimizumoto-cho, Kodaira-shi, Tokyo Hitachi Ltd. Musashi in the factory

Claims (18)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】インナーリードに絶縁性樹脂フィルム層を
接着する部分が少なくとも樹脂封止材で封止される半導
体装置において、前記絶縁性樹脂フィルム層のインナー
リードに接着される側の表面に接着層としてガラス転移
温度が170〜260[℃]の範囲のポリエーテルアミド又は
ポリエーテルアミドイミド層を設けたことを特徴とする
半導体装置。
1. In a semiconductor device in which at least a portion of an insulating resin film layer to be bonded to an inner lead is sealed with a resin sealing material, the insulating resin film layer is bonded to a surface of the insulating resin film layer on a side to be bonded to the inner lead. A semiconductor device comprising a polyetheramide or polyetheramideimide layer having a glass transition temperature in the range of 170 to 260 [° C.] as a layer.
【請求項2】前記ポリエーテルアミド又はポリエーテル
アミドイミド層は170〜220[℃]の低い範囲のガラス転
移温度を有していることを特徴とする特許請求の範囲第
1項に記載の半導体装置。
2. The semiconductor according to claim 1, wherein the polyether amide or polyether amide imide layer has a glass transition temperature in the low range of 170 to 220 [° C.]. apparatus.
【請求項3】前記ポリエーテルアミド又はポリエーテル
アミドイミド層は200〜260[℃]の高い範囲のガラス転
移温度を有していることを特徴とする特許請求の範囲第
1項に記載の半導体装置。
3. The semiconductor according to claim 1, wherein the polyether amide or polyether amide imide layer has a glass transition temperature in a high range of 200 to 260 [° C.]. apparatus.
【請求項4】前記ポリエーテルアミド又はポリエーテル
アミドイミド層は、約10〜50[μm]程度の膜厚で形成
されていることを特徴とする特許請求の範囲第1項乃至
第3項に記載の夫々の半導体装置。
4. The polyether amide or polyether amide imide layer is formed with a film thickness of about 10 to 50 [μm], according to any one of claims 1 to 3. Each semiconductor device described.
【請求項5】前記絶縁性樹脂フィルム層はポリイミド樹
脂層であることを特徴とする特許請求の範囲第1項乃至
第4項に記載の夫々の半導体装置。
5. The semiconductor device according to any one of claims 1 to 4, wherein the insulating resin film layer is a polyimide resin layer.
【請求項6】前記絶縁性樹脂フィルム層は約5×10-6
30×10-6[℃-1]の範囲の線熱膨張係数を有しているこ
とを特徴とする特許請求の範囲第5項に記載の半導体装
置。
6. The insulating resin film layer has a thickness of about 5 × 10 −6 .
The semiconductor device according to claim 5, having a linear thermal expansion coefficient in the range of 30 × 10 −6 [° C. −1 ].
【請求項7】前記絶縁性樹脂フィルム層は約25〜300
[μm]程度の膜厚で形成されていることを特徴とする
特許請求の範囲第5項又は第6項に記載の半導体装置。
7. The insulating resin film layer is about 25-300.
7. The semiconductor device according to claim 5, wherein the semiconductor device is formed with a film thickness of approximately [μm].
【請求項8】前記インナーリードは鉄−ニッケル合金材
料又は銅系材料で形成されていることを特徴とする特許
請求の範囲第1項又は第7項に記載の半導体装置。
8. The semiconductor device according to claim 1, wherein the inner lead is formed of an iron-nickel alloy material or a copper-based material.
【請求項9】前記絶縁性樹脂フィルム層のインナーリー
ドを接着する表面とは反対側の表面には半導体ペレット
を搭載していることを特徴とする特許請求の範囲第1項
乃至第8項に記載の夫々の半導体装置。
9. A semiconductor pellet is mounted on the surface of the insulating resin film layer opposite to the surface on which the inner leads are adhered, and semiconductor pellets are mounted on the surface. Each semiconductor device described.
【請求項10】前記絶縁性樹脂フィルム層と半導体ペレ
ットとの間には接着層としてポリイミド樹脂系ダイボン
ド材層又はエポキシ樹脂系ダイボンド材層が形成されて
いることを特徴とする特許請求の範囲第9項に記載の半
導体装置。
10. A polyimide resin die bond material layer or an epoxy resin die bond material layer is formed as an adhesive layer between the insulating resin film layer and the semiconductor pellet. 9. The semiconductor device according to item 9.
【請求項11】前記樹脂封止材はフェノール硬化型エポ
キシ系樹脂材料であることを特徴とする特許請求の範囲
第1項乃至第10項に記載の夫々の半導体装置。
11. The semiconductor device according to claim 1, wherein the resin sealing material is a phenol-curable epoxy resin material.
【請求項12】前記樹脂封止材はシリコーンゴム及びフ
ィラーが添加されていることを特徴とする特許請求の範
囲第11項に記載の半導体装置。
12. The semiconductor device according to claim 11, wherein the resin sealing material is added with silicone rubber and a filler.
【請求項13】インナーリードに絶縁性樹脂フィルム層
を接着する部分が少なくとも樹脂封止材で封止される半
導体装置において、前記絶縁性樹脂フィルム層のインナ
ーリードに接着される側の表面をブラスト法で粗面に
し、該絶縁性樹脂フィルム層の表面に接着層としてガラ
ス転移温度が170〜260[℃]の範囲のポリエーテルアミ
ド又はポリエーテルアミドイミド層を設けたことを特徴
とする半導体装置。
13. A semiconductor device in which a portion of an insulating resin film layer bonded to an inner lead is sealed with at least a resin sealing material, and a surface of the insulating resin film layer on a side bonded to the inner lead is blasted. And a polyether amide or polyether amide imide layer having a glass transition temperature in the range of 170 to 260 [° C.] as an adhesive layer on the surface of the insulating resin film layer. .
【請求項14】インナーリードに絶縁性樹脂フィルム層
を接着する部分が少なくとも樹脂封止材で封止される半
導体装置の製造方法において、前記絶縁性樹脂フィルム
層のインナーリードに接着される側の表面に接着層とし
て溶媒を若干量残存させたガラス転移温度が約200〜260
[℃]の範囲のポリエーテルアミド又はポリエーテルア
ミドイミド層を形成する工程と、前記インナーリードに
前記ポリエーテルアミド又はポリエーテルアミドイミド
層を介在させて前記絶縁性樹脂フィルム層を熱圧着で接
着する工程とを備えたことを特徴とする半導体装置の製
造方法。
14. In a method of manufacturing a semiconductor device, wherein a portion of an insulating resin film layer to be bonded to an inner lead is sealed with at least a resin sealing material, a portion of the insulating resin film layer to be bonded to the inner lead is provided. The glass transition temperature is about 200-260 with some solvent left as an adhesive layer on the surface.
Forming a polyether amide or polyether amide imide layer in the range of [° C.], and bonding the insulating resin film layer by thermocompression bonding with the polyether amide or polyether amide imide layer interposed in the inner lead A method of manufacturing a semiconductor device, comprising:
【請求項15】前記ポリエーテルアミド又はポリエーテ
ルアミドイミド層に残存させる溶媒はノルマル−メチル
−2−ピロリドン,ブチルセロソルブアセテート等であ
ることを特徴とする特許請求の範囲14項に記載の半導体
装置の製造方法。
15. The semiconductor device according to claim 14, wherein the solvent left in the polyether amide or polyether amide imide layer is normal-methyl-2-pyrrolidone, butyl cellosolve acetate or the like. Production method.
【請求項16】前記ポリエーテルアミド又はポリエーテ
ルアミドイミド層に残存させる溶媒は、0.1〜10[重量
%]程度であることを特徴とする特許請求の範囲第14項
又は第15項に記載の半導体装置の製造方法。
16. The solvent left in the polyether amide or polyether amide imide layer is about 0.1 to 10% by weight, and the solvent according to claim 14 or 15, Manufacturing method of semiconductor device.
【請求項17】インナーリードに絶縁性樹脂フィルム層
を接着する部分が少なくとも樹脂封止材で封止される半
導体装置の製造方法において、前記絶縁性樹脂フィルム
層のインナーリードに接着される側の表面に接着層とし
てガラス転移温度が約170〜260[℃]の範囲のポリエー
テルアミド又はポリエーテルアミドイミド層を形成する
工程と、前記インナーリードに前記ポリエーテルアミド
又はポリエーテルアミドイミド層を介在させて前記絶縁
性樹脂フィルム層を部分的に熱圧着で仮付けする工程
と、前記インナーリードに仮付けされた絶縁性樹脂フィ
ルム層を熱圧着で本付けする工程とを備えたことを特徴
とする半導体装置の製造方法。
17. A method for manufacturing a semiconductor device, wherein at least a portion of an insulating resin film layer bonded to an inner lead is sealed with a resin sealing material, the insulating resin film layer having a portion to be bonded to the inner lead. Forming a polyetheramide or polyetheramideimide layer having a glass transition temperature in the range of about 170 to 260 [° C] as an adhesive layer on the surface, and interposing the polyetheramide or polyetheramideimide layer on the inner lead. And a step of temporarily attaching the insulating resin film layer by thermocompression bonding, and a step of permanently attaching the insulating resin film layer temporarily attached to the inner lead by thermocompression bonding. Of manufacturing a semiconductor device.
【請求項18】インナーリードに絶縁性樹脂フィルム層
を接着する部分が少なくとも樹脂封止材で封止される半
導体装置の製造方法において、前記絶縁性樹脂フィルム
層のインナーリードに接着される側の表面に接着層とし
て溶媒を若干量残存させたガラス転移温度が約200〜260
[℃]の範囲のポリエーテルアミド又はポリエーテルア
ミドイミド層を形成する工程と、前記インナーリードに
前記ポリエーテルアミド又はポリエーテルアミドイミド
層を介在させて前記絶縁性樹脂フィルム層を部分的に熱
圧着で仮付けする工程と、前記ポリエーテルアミド又は
ポリエーテルアミドイミド層の溶媒の残存量をベーキン
グによって低減する工程と、前記インナーリードに仮付
けされた絶縁性樹脂フィルム層を熱圧着で本付けする工
程とを備えたことを特徴とする半導体装置の製造方法。
18. In a method of manufacturing a semiconductor device, wherein a portion of an insulating resin film layer to be bonded to an inner lead is sealed with at least a resin sealing material, a portion of the insulating resin film layer to be bonded to the inner lead is provided. The glass transition temperature is about 200-260 with some solvent left as an adhesive layer on the surface.
A step of forming a polyether amide or polyether amide imide layer in the range of [° C.], and partially heating the insulating resin film layer by interposing the polyether amide or polyether amide imide layer on the inner lead. Temporarily attaching by pressure bonding, reducing the residual amount of the solvent of the polyetheramide or polyetheramideimide layer by baking, and thermobonding the insulating resin film layer temporarily attached to the inner lead A method of manufacturing a semiconductor device, comprising:
JP63187179A 1988-07-26 1988-07-26 Semiconductor device and manufacturing method thereof Expired - Lifetime JP2547823B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63187179A JP2547823B2 (en) 1988-07-26 1988-07-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63187179A JP2547823B2 (en) 1988-07-26 1988-07-26 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0236542A JPH0236542A (en) 1990-02-06
JP2547823B2 true JP2547823B2 (en) 1996-10-23

Family

ID=16201489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63187179A Expired - Lifetime JP2547823B2 (en) 1988-07-26 1988-07-26 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2547823B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378722B2 (en) 1999-11-10 2008-05-27 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164353A (en) * 1990-10-29 1992-06-10 Nec Corp Resin-sealed semiconductor device
JP2808952B2 (en) * 1991-11-27 1998-10-08 日立電線株式会社 Substrate for mounting semiconductor elements
US6372080B1 (en) 1993-03-29 2002-04-16 Hitachi Chemical Company, Ltd Process for fabricating a crack resistant resin encapsulated semiconductor chip package
DE69433535T2 (en) * 1993-03-29 2004-12-23 Hitachi Chemical Co., Ltd. Heat resistant adhesive
US6046072A (en) 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
KR100314540B1 (en) * 1993-06-01 2001-12-28 이데이 노부유끼 Electron gun for cathode ray tube
TW326566B (en) 1996-04-19 1998-02-11 Hitachi Chemical Co Ltd Composite film and lead frame with composite film attached
JPH10330724A (en) 1997-05-30 1998-12-15 Hitachi Chem Co Ltd Heat-resistant adhesive, semiconductor chip with heat-resistant adhesive layer, lead frame with heat-resistant adhesive layer, film with heat-resistant adhesive layer and semiconductor device
JP2006237450A (en) * 2005-02-28 2006-09-07 Sony Corp Semiconductor package and semiconductor device
JP6224292B2 (en) * 2015-04-08 2017-11-01 株式会社日立製作所 Semiconductor device and semiconductor module
US9978669B2 (en) 2016-06-30 2018-05-22 Nxp Usa, Inc. Packaged semiconductor device having a lead frame and inner and outer leads and method for forming

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378722B2 (en) 1999-11-10 2008-05-27 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device
US7479412B2 (en) 1999-11-10 2009-01-20 Hitachi Chemical Company, Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method of producing semiconductor device

Also Published As

Publication number Publication date
JPH0236542A (en) 1990-02-06

Similar Documents

Publication Publication Date Title
US6673650B2 (en) Multi chip semiconductor package and method of construction
JP2547823B2 (en) Semiconductor device and manufacturing method thereof
US6558791B2 (en) Heat-resistant adhesive sheet
JP2702219B2 (en) Semiconductor device and manufacturing method thereof
KR100744675B1 (en) Adhesive film for semiconductor, Lead frame with adhesive film for semiconductor, and semiconductor device using same
JP3719234B2 (en) Adhesive film for semiconductor, lead frame with adhesive film for semiconductor using the same, and semiconductor device
US20080308914A1 (en) Chip package
US6445076B1 (en) Insulating adhesive for electronic parts, and lead frame and semiconductor device using the same
JP2501953B2 (en) Semiconductor device
JP2003100953A (en) Adhesive member
JP2503738B2 (en) Method of joining semiconductor element to lead frame
KR20000052864A (en) Chip supporting substrate for semiconductor package, semiconductor device, and method for manufacturing them
JP2007088501A (en) Adhesive member
JP2748955B2 (en) Semiconductor device
JP3143081B2 (en) Chip support substrate for semiconductor package, semiconductor device, and method of manufacturing semiconductor device
JP2982952B2 (en) Semiconductor device
JPH04341896A (en) Semiconductor devices and memory cards
US7638880B2 (en) Chip package
JP3293753B2 (en) Semiconductor package chip support substrate and semiconductor package using the same
JP2748954B2 (en) Semiconductor device and manufacturing method thereof
JPH01169934A (en) Manufacture of semiconductor device
JP2698065B2 (en) Method for manufacturing semiconductor device
JPH1079401A (en) Semiconductor device and manufacturing method thereof
JP2698064B2 (en) Semiconductor device
JP2698066B2 (en) Semiconductor device

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

EXPY Cancellation because of completion of term