JP2554285Y2 - Instantaneous current supply circuit - Google Patents
Instantaneous current supply circuitInfo
- Publication number
- JP2554285Y2 JP2554285Y2 JP17887186U JP17887186U JP2554285Y2 JP 2554285 Y2 JP2554285 Y2 JP 2554285Y2 JP 17887186 U JP17887186 U JP 17887186U JP 17887186 U JP17887186 U JP 17887186U JP 2554285 Y2 JP2554285 Y2 JP 2554285Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- supply circuit
- instantaneous current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は瞬時電流供給回路に関する。
〔従来の技術〕
一般に、電源回路には内部抵抗があるため、過負荷状
態になると電圧が低下するという特性がある。
これは瞬時的な過負荷状態にあっても同様であり、具
体的にはテープデッキにおいてモーターを起動した場合
やプランジャを作動させた場合等に頻出する現象であっ
て、第３図に示すように、瞬時に電圧が降下する。
〔考案が解決しようとする問題点〕
しかし、このように電圧が降下した場合、交流電源を
電源とする電源回路やスイッチング電源回路にあっては
定電圧回路のロックが外れ、出力波形にリップルノイズ
やポップノイズが重畳して電源供給先の電子機器に悪影
響を与える虞れがある。
本考案は前記事項に鑑みてなされたもので、瞬時的な
過負荷状態にあっても電圧が降下しないようにして電子
機器を保護するようにした瞬時電流供給回路とすること
を技術的課題とする。
〔問題点を解決するための手段〕
本考案は前記技術的課題を解決するために、以下のよ
うな構成とした。
即ち、第１の電源１と、この第１の電源１より絶対値
の大きい第２の電源２と、前記第１の電源１にエミッタ
が接続され前記第２の電源２にコレクタが接続されたト
ランジスタ３と、このトランジスタ３のベースに前記第
１の電源との間に介挿されたダイオード４と、前記トラ
ンジスタのベースとアースとの間に介挿されたコンデン
サ５とを具備して瞬時電流供給回路とした。
なお、トランジスタはFETをも含む概念であることは
いうまでもなく、端子の極性を対応させて用いることが
できる。
〔作用〕
第１の電源１の出力電圧がコンデンサＣの充電電圧よ
りも降下するとトランジスタ３がオンとなり、そのエミ
ッタ及びコレクタが導通する。
すると、第２の電源２が前記第１の電源１に接続さ
れ、負荷に電力を供給する。
〔実施例〕
本考案の実施例を第１図及び第２図に基づいて説明す
る。
第１の電源１の後段には整流用ダイオードD1が接続さ
れ、その出力側とアースGNDとの間には平滑コンデンサC
1が介挿されている。
また、前記平滑コンデンサC1の＋端子は出力端OUTに
なっており、この出力端OUTにはスイッチSWを介して負
荷Ｌが接続されている。
一方、第２の電源２は前記第１の電源１より絶対値が
大きく設定されており、具体的には第１の電源１より出
力電圧が高く設定されている。
第２の電源２後段には、第１の電源１と同様に整流用
ダイオードD2が接続され、その出力側とアースGNDとの
間には平滑コンデンサC2が介挿されている。
前記第１の電源１の出力端と前記第２の電源２の出力
端との間にはトランジスタ３が介挿されている。
このトランジスタ３は、そのエミッタが前記第１の電
源１の出力端に接続され、そのコレクタが前記第２の電
源２に夫々接続されている。
また、このトランジスタ３のベースと前記第１の電源
１との間にはダイオード４が介挿されており、さらに、
前記トランジスタ３のベースとアースGNDとの間にはコ
ンデンサ５が介挿されている。
また、コンデンサ５には並列に保持時間設定用の放電
抵抗Ｒが接続されている。
以下、動作例を説明する。
まず、コンデンサ５にはスイッチSWをオンにする前の
電圧がダイオード４介して充電されている。
ここで、出力端OUTが約0.6V以上降下するような電圧
降下が生ずると、トランジスタ３がオンとなり前記第２
の電源２からコンデンサC1へ電流が供給される。
このため出力端OUTは電圧降下前の電圧を保持するこ
とができる。
なお、トランジスタ３がオンとなる時間は短いためコ
レクタ損失の小さい安価なものを使用することができ
る。
以上、正電源の場合につき説明したが、負電源の場合
でも同様に実施できるのは勿論である。この場合、トラ
ンジスタ３はPNP型を用い、ダイオード４とコンデンサ
５の極性を反転させる。
また、トランジスタ３をダーリントン接続とすれば電
流増幅率が低いものを用いることができる。
〔考案の効果〕
本考案によれば、瞬時的な過負荷状態にあっては第２
の電源から電力が供給され、出力電圧が降下することは
ない。
したがって、この電源に接続された他の電子機器に悪
影響を与える虞れはない。DETAILED DESCRIPTION OF THE INVENTION [Industrial application field] The present invention relates to an instantaneous current supply circuit. [Prior Art] In general, a power supply circuit has an internal resistance, and therefore has a characteristic that a voltage drops when an overload state occurs. This is the same even in an instantaneous overload state. Specifically, this phenomenon frequently occurs when a motor is started or a plunger is operated in a tape deck, and as shown in FIG. Then, the voltage instantaneously drops. [Problems to be solved by the present invention] However, when the voltage drops in this way, in a power supply circuit or a switching power supply circuit that uses an AC power supply as a power supply, the lock of the constant voltage circuit is released, and the output waveform has ripple noise. And pop noise may be superimposed and adversely affect the electronic device to which power is supplied. The present invention has been made in view of the above problem, and has a technical problem to provide an instantaneous current supply circuit that protects an electronic device by preventing a voltage drop even in an instantaneous overload state. I do. [Means for Solving the Problems] The present invention has the following configuration in order to solve the technical problem. That is, a first power supply 1, a second power supply 2 having an absolute value larger than that of the first power supply 1, an emitter connected to the first power supply 1, and a collector connected to the second power supply 2. A transistor 3; a diode 4 interposed between the base of the transistor 3 and the first power supply; and a capacitor 5 interposed between the base of the transistor 3 and the ground. Supply circuit. Needless to say, the concept of the transistor also includes the FET, and the transistor can be used in accordance with the polarity of the terminal. [Operation] When the output voltage of the first power supply 1 drops below the charged voltage of the capacitor C, the transistor 3 is turned on, and the emitter and the collector thereof are turned on. Then, the second power supply 2 is connected to the first power supply 1 and supplies power to the load. [Embodiment] An embodiment of the present invention will be described with reference to FIG. 1 and FIG. The first of the subsequent power supply 1 is connected rectifying diode D 1, between the output side and the ground GND smoothing capacitor C
1 is inserted. Also, the positive terminal of the smoothing capacitor C 1 is turned to the output terminal OUT, the load L is connected via a switch SW to the output terminal OUT. On the other hand, the second power supply 2 is set to have an absolute value larger than that of the first power supply 1, and more specifically, the output voltage is set to be higher than that of the first power supply 1. The second power supply second-stage, the first power source 1 similarly to the rectifier diode D 2 is connected, a smoothing capacitor C 2 is interposed between the output side and the ground GND. A transistor 3 is interposed between the output terminal of the first power supply 1 and the output terminal of the second power supply 2. The transistor 3 has an emitter connected to the output terminal of the first power supply 1 and a collector connected to the second power supply 2. Further, a diode 4 is interposed between the base of the transistor 3 and the first power supply 1.
A capacitor 5 is interposed between the base of the transistor 3 and the ground GND. A discharge resistor R for setting a holding time is connected to the capacitor 5 in parallel. Hereinafter, an operation example will be described. First, the capacitor 5 is charged via the diode 4 with the voltage before the switch SW is turned on. Here, when a voltage drop occurs such that the output terminal OUT drops by about 0.6 V or more, the transistor 3 is turned on and the second
Current is supplied from the power source 2 to the capacitor C 1. Therefore, the output terminal OUT can hold the voltage before the voltage drop. Note that since the time during which the transistor 3 is turned on is short, an inexpensive transistor with small collector loss can be used. The case of the positive power supply has been described above, but it is needless to say that the same can be applied to the case of the negative power supply. In this case, the transistor 3 is of a PNP type and the polarity of the diode 4 and the capacitor 5 is inverted. If the transistor 3 is Darlington-connected, a transistor having a low current amplification factor can be used. [Effects of the Invention] According to the present invention, the second
The power is supplied from the power supply of the first embodiment, and the output voltage does not drop. Therefore, there is no possibility that other electronic devices connected to the power supply will be adversely affected.
【図面の簡単な説明】
第１図及び第２図は本考案の実施例を示し、第１図は回
路図、第２図は過負荷状態における出力電圧特性図、第
３図は一般的な電源による過負荷状態における出力電圧
特性図である。
１……第１の電源、２……第２の電源、３……トランジ
スタ、４……ダイオード、５……コンデンサ。BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 and 2 show an embodiment of the present invention, FIG. 1 is a circuit diagram, FIG. 2 is an output voltage characteristic diagram in an overload state, and FIG. FIG. 4 is an output voltage characteristic diagram in an overload state by a power supply. Reference numeral 1 denotes a first power supply, 2 denotes a second power supply, 3 denotes a transistor, 4 denotes a diode, 5 denotes a capacitor.
Claims (1)
第２の電源と、前記第１の電源にエミッタが接続され前
記第２の電源にコレクタが接続されたトランジスタと、
このトランジスタのベースと前記第１の電源との間に介
挿されたダイオードと、前記トランジスタのベースとア
ースとの間に介挿されたコンデンサとを備えていること
を特徴とする瞬時電流供給回路。(57) [Rules for requesting registration of utility model] A first power supply, a second power supply having an absolute value greater than the first power supply, a transistor having an emitter connected to the first power supply and a collector connected to the second power supply,
An instantaneous current supply circuit comprising: a diode interposed between the base of the transistor and the first power supply; and a capacitor interposed between the base of the transistor and ground. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17887186U JP2554285Y2 (en) | 1986-11-20 | 1986-11-20 | Instantaneous current supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17887186U JP2554285Y2 (en) | 1986-11-20 | 1986-11-20 | Instantaneous current supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6383948U JPS6383948U (en) | 1988-06-01 |
| JP2554285Y2 true JP2554285Y2 (en) | 1997-11-17 |
Family
ID=31121410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17887186U Expired - Lifetime JP2554285Y2 (en) | 1986-11-20 | 1986-11-20 | Instantaneous current supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554285Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI300549B (en) * | 2005-12-20 | 2008-09-01 | Prime View Int Co Ltd | A gate driver circuit for eliminating deficient display apparatus |
-
1986
- 1986-11-20 JP JP17887186U patent/JP2554285Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6383948U (en) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554285Y2 (en) | Instantaneous current supply circuit | |
| JPS60153315U (en) | Constant voltage power supply circuit with overcurrent protection function | |
| JPH0115223Y2 (en) | ||
| JPH0224277Y2 (en) | ||
| JP2517284Y2 (en) | Ringing chuck converter | |
| JPH0380692U (en) | ||
| JPH039019U (en) | ||
| JPS5918496Y2 (en) | voltage stabilizer | |
| JPH02125530U (en) | ||
| JPS58152034U (en) | detection switch circuit | |
| JPH0482712U (en) | ||
| JPS59117289U (en) | Power panel protection circuit | |
| JPS6110042U (en) | switch circuit | |
| JPH03127485U (en) | ||
| JPS58133821U (en) | Overvoltage protection circuit | |
| JPS6025396U (en) | Motor control chopper circuit | |
| JPS58150332U (en) | Surge voltage blanking circuit | |
| JPS6370734U (en) | ||
| JPH0390317U (en) | ||
| JPS6114892U (en) | Overcurrent protection circuit | |
| JPS58184926U (en) | Electronic switch protection circuit | |
| JPS5893040U (en) | DC power supply | |
| JPS5923296U (en) | Small motor drive circuit | |
| JPS6437346U (en) | ||
| JPS6316308U (en) |