JP2587124B2 - 薄膜トランジスタ回路の製造方法 - Google Patents
薄膜トランジスタ回路の製造方法Info
- Publication number
- JP2587124B2 JP2587124B2 JP21232490A JP21232490A JP2587124B2 JP 2587124 B2 JP2587124 B2 JP 2587124B2 JP 21232490 A JP21232490 A JP 21232490A JP 21232490 A JP21232490 A JP 21232490A JP 2587124 B2 JP2587124 B2 JP 2587124B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- ink
- transistor circuit
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Thin Film Transistor (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜トランジスタ回路の製造方法、詳しく
は、大面積のガラス基板上に大規模な薄膜トランジスタ
回路を形成する方法に関する。
は、大面積のガラス基板上に大規模な薄膜トランジスタ
回路を形成する方法に関する。
［従来の技術］ 液晶ディスプレイ等の表示素子の駆動方法には、種々
のものが知られているが、中でもアクティブマトリクス
方式と呼ばれ、ガラス基板上に半導体薄膜を形成して、
この半導体薄膜を用いてダイオードのような非線形素子
やトランジスタ等のスイッチング素子をマトリクス状に
配列してなる基板を作成し、該スイッチング素子によっ
て多数の画素となる液晶などの表示体を駆動するもの
が、近年注目されている。
のものが知られているが、中でもアクティブマトリクス
方式と呼ばれ、ガラス基板上に半導体薄膜を形成して、
この半導体薄膜を用いてダイオードのような非線形素子
やトランジスタ等のスイッチング素子をマトリクス状に
配列してなる基板を作成し、該スイッチング素子によっ
て多数の画素となる液晶などの表示体を駆動するもの
が、近年注目されている。
このような技術は、たとえばリキッドクリスタル・テ
レビジョン・ディスプレイズ：プリンシプル・アンド・
アプロケーションズ・オブ・リキッドクリスタルズ（KT
Kサイエンティフィックパブリッシャーズ刊、1987
年）、第７章、211−277頁に詳しく記述されている。
レビジョン・ディスプレイズ：プリンシプル・アンド・
アプロケーションズ・オブ・リキッドクリスタルズ（KT
Kサイエンティフィックパブリッシャーズ刊、1987
年）、第７章、211−277頁に詳しく記述されている。
第６図はスイッチング素子として薄膜トランジスタ20
を用いたアクティブマトリクス駆動型液晶ディスプレイ
の等価回路を示したものである。第６図中では、１画素
は液晶セル23とこれを駆動する薄膜トランジスタ20で構
成されており、各画素はそれぞれマトリクス状に走査線
21、信号線22によって接続されている。
を用いたアクティブマトリクス駆動型液晶ディスプレイ
の等価回路を示したものである。第６図中では、１画素
は液晶セル23とこれを駆動する薄膜トランジスタ20で構
成されており、各画素はそれぞれマトリクス状に走査線
21、信号線22によって接続されている。
次に、薄膜トランジスタの構造の一例を第７図に示
す。第７図中符号31はポリシリコン、32はソース、33は
ドレイン、34はゲート、35はゲート絶縁膜、36は配線用
メタル電極、37は電極取りだし用コンタクトホール、38
はガラス基板である。また、それぞれの配線用メタル電
極36は第６図の走査線21及び信号線22にそれぞれ接続さ
れている。
す。第７図中符号31はポリシリコン、32はソース、33は
ドレイン、34はゲート、35はゲート絶縁膜、36は配線用
メタル電極、37は電極取りだし用コンタクトホール、38
はガラス基板である。また、それぞれの配線用メタル電
極36は第６図の走査線21及び信号線22にそれぞれ接続さ
れている。
小型テレビやOA用端末装置に用いるアクティブマトリ
クス駆動型液晶ディスプレイでは、液晶セルの画素のサ
イズは小さなものでは数十μｍ角程度となり、それにと
もない薄膜トランジスタのサイズも数〜十数μｍという
微細なものが必要である。
クス駆動型液晶ディスプレイでは、液晶セルの画素のサ
イズは小さなものでは数十μｍ角程度となり、それにと
もない薄膜トランジスタのサイズも数〜十数μｍという
微細なものが必要である。
このような微細な薄膜トランジスタを形成するパター
ニング法として、現在露光装置によるフォトリゾグラフ
ィ法が主に用いられている。この方法では、ミラープロ
ジェクション方式やステッパ方式の投影露光装置を用い
て、30〜40cm角のガラス基板に、解像力３〜４μｍ、位
置合わせ精度±１μm,基板１枚工程あたり約数分のスル
ープットで、微細パターンが形成できる。
ニング法として、現在露光装置によるフォトリゾグラフ
ィ法が主に用いられている。この方法では、ミラープロ
ジェクション方式やステッパ方式の投影露光装置を用い
て、30〜40cm角のガラス基板に、解像力３〜４μｍ、位
置合わせ精度±１μm,基板１枚工程あたり約数分のスル
ープットで、微細パターンが形成できる。
［本発明が解決しようとする課題］ 近年では、HDTVに代表される大容量、大画面の情報表
示装置への要求が高まり、表示面の対角寸法が１メート
ル以上の表示装置、いわゆるメータサイズのディスプレ
イの実現が望まれている。このメータサイズのディスプ
レイをアクティブマトリクス駆動型液晶ディスプレイで
実現するには、第６図における走査線21や信号線22がそ
れぞれ千本以上で、画素数が数百万個以上にしなくては
ならない。このようなディスプレイを生産性良く製造す
るには、一辺が１メートル以上のガラス基板に、数μｍ
〜十数μｍの微細パターンの薄膜トランジスタを数百万
個以上、高スループットで形成する必要がある。
示装置への要求が高まり、表示面の対角寸法が１メート
ル以上の表示装置、いわゆるメータサイズのディスプレ
イの実現が望まれている。このメータサイズのディスプ
レイをアクティブマトリクス駆動型液晶ディスプレイで
実現するには、第６図における走査線21や信号線22がそ
れぞれ千本以上で、画素数が数百万個以上にしなくては
ならない。このようなディスプレイを生産性良く製造す
るには、一辺が１メートル以上のガラス基板に、数μｍ
〜十数μｍの微細パターンの薄膜トランジスタを数百万
個以上、高スループットで形成する必要がある。
ところが、上記露光装置では、光学系における解像力
の制約から、現在一度に露光できる領域の大きさは100
〜150mm角程度が限界とされている。したがって、これ
より大きなサイズの画面を露光しようとすると、画面を
分割して何回も露光するステッパ方式等が必然的とな
る。また高い位置合わせ精度も必要になる。
の制約から、現在一度に露光できる領域の大きさは100
〜150mm角程度が限界とされている。したがって、これ
より大きなサイズの画面を露光しようとすると、画面を
分割して何回も露光するステッパ方式等が必然的とな
る。また高い位置合わせ精度も必要になる。
このような露光装置でメータサイズの基板に微細パタ
ーンを形成しようとすると、画面を百分割程度に分割し
て多数回露光しなければならない。このように多数回露
光を繰り返すということは、基板の移動、停止、露光と
いうステップアンドリピート動作を多数回くりかえされ
なければならず、基板１枚工程当たりのスループットが
数10分かかることになり、生産性の点で大きな問題にな
っている。
ーンを形成しようとすると、画面を百分割程度に分割し
て多数回露光しなければならない。このように多数回露
光を繰り返すということは、基板の移動、停止、露光と
いうステップアンドリピート動作を多数回くりかえされ
なければならず、基板１枚工程当たりのスループットが
数10分かかることになり、生産性の点で大きな問題にな
っている。
また、画面を多数回分割して露光するためには、各露
光領域を高い精度でつなぐための高い位置合わせ精度が
必要になる。しかし、メータサイズの大面積で±数μｍ
の位置合わせを行うことは、非常に困難であり、このた
めディスプレイ上でのわずかなつなぎのズレが画像欠陥
として目立ち、高画質なメータサイズの液晶ディスプレ
イを実現するうえで大きな問題となっている。
光領域を高い精度でつなぐための高い位置合わせ精度が
必要になる。しかし、メータサイズの大面積で±数μｍ
の位置合わせを行うことは、非常に困難であり、このた
めディスプレイ上でのわずかなつなぎのズレが画像欠陥
として目立ち、高画質なメータサイズの液晶ディスプレ
イを実現するうえで大きな問題となっている。
本発明は、上記課題を解決するためになされたもので
あり、メータサイズの大面積の基板上に多数の微細な薄
膜トランジスタ回路をマトリクス状に高スループットで
形成する方法を提供することを目的としている。
あり、メータサイズの大面積の基板上に多数の微細な薄
膜トランジスタ回路をマトリクス状に高スループットで
形成する方法を提供することを目的としている。
［課題を解決するための手段］ 上記の目的は、フォトリゾグラフィ法の代わりにイン
キでパターニングする印刷法を導入するとともに、イン
キで印刷する表面にあらかじめ従来から用いられている
フォトリゾグラフィ用のフォトレジストを塗布してお
き、インキパターンをマスクとしてフォトレジスト膜を
露光することにより達成される。
キでパターニングする印刷法を導入するとともに、イン
キで印刷する表面にあらかじめ従来から用いられている
フォトリゾグラフィ用のフォトレジストを塗布してお
き、インキパターンをマスクとしてフォトレジスト膜を
露光することにより達成される。
［作用］ ステッパ方式のフォトリゾグラフィ法の換わりに印刷
法を用いてフォトレジスト膜の上にインキパターンを形
成することにより、大面積のレジストパターンを形成す
る際に、小面積の部分毎に分割して露光を行う必要がな
くなり、全体を一括的に露光することが可能となるので
生産性良く大面積のアクティブマトリクス駆動型ディス
プレイを実現できる。また、印刷する表面にあらかじめ
従来から用いられているフォトリゾグラフィ用のフォト
レジストを塗布しておくことによって、印刷用インキに
含まれる不純物が半導体薄膜や金属薄膜等を汚染するこ
とを防ぐことが出来る。さらには、スタガ構造の薄膜ト
ランジスタ回路において、ゲート長を印刷法による最小
パターン加工寸法とし、これにイオン注入法を組み合わ
せてソース領域およびドレイン領域を形成することによ
って、個々の薄膜トランジスタの寄生容量成分を最小に
出来、これにより高速動作が可能になり、メータサイズ
のディスプレイを実現できる。また、ゲートと各コンタ
クトホール間の長さを印刷法による位置合わせ精度の限
界寸法以上と広くすることにより、ゲートと配線用メタ
ル電極間のショートを防止することが出来、薄膜トラン
ジスタの無欠陥化が図れ、メータサイズのディスプレイ
の高画質化が図れる。
法を用いてフォトレジスト膜の上にインキパターンを形
成することにより、大面積のレジストパターンを形成す
る際に、小面積の部分毎に分割して露光を行う必要がな
くなり、全体を一括的に露光することが可能となるので
生産性良く大面積のアクティブマトリクス駆動型ディス
プレイを実現できる。また、印刷する表面にあらかじめ
従来から用いられているフォトリゾグラフィ用のフォト
レジストを塗布しておくことによって、印刷用インキに
含まれる不純物が半導体薄膜や金属薄膜等を汚染するこ
とを防ぐことが出来る。さらには、スタガ構造の薄膜ト
ランジスタ回路において、ゲート長を印刷法による最小
パターン加工寸法とし、これにイオン注入法を組み合わ
せてソース領域およびドレイン領域を形成することによ
って、個々の薄膜トランジスタの寄生容量成分を最小に
出来、これにより高速動作が可能になり、メータサイズ
のディスプレイを実現できる。また、ゲートと各コンタ
クトホール間の長さを印刷法による位置合わせ精度の限
界寸法以上と広くすることにより、ゲートと配線用メタ
ル電極間のショートを防止することが出来、薄膜トラン
ジスタの無欠陥化が図れ、メータサイズのディスプレイ
の高画質化が図れる。
本発明で言う薄膜トランジスタ回路とは、ガラス基板
などの基板に設けられる個々の薄膜トランジスタそのも
のと、これら薄膜トランジスタのソース等の電極に接続
される基板上の走査線、信号線、画素電極および抵抗、
コンデンサーなどを包含するものである。
などの基板に設けられる個々の薄膜トランジスタそのも
のと、これら薄膜トランジスタのソース等の電極に接続
される基板上の走査線、信号線、画素電極および抵抗、
コンデンサーなどを包含するものである。
［実施例１］ 本実施例は、Si,Al,SiO2等の被エッチング薄膜のうえ
にフォトレジストを塗布した後に、印刷法によりパター
ニング加工するものである。本実施例を第４図を用いて
説明する。第４図（ａ）は、ガラス基板61上にポリシリ
コン薄膜62を0.1μｍ程度形成したものである。この上
に、ポジ型のフォトレジスト（OFPR−800 30CP,東京応
化）63を１μｍの膜厚に塗布した。
にフォトレジストを塗布した後に、印刷法によりパター
ニング加工するものである。本実施例を第４図を用いて
説明する。第４図（ａ）は、ガラス基板61上にポリシリ
コン薄膜62を0.1μｍ程度形成したものである。この上
に、ポジ型のフォトレジスト（OFPR−800 30CP,東京応
化）63を１μｍの膜厚に塗布した。
そのうえに印刷法を用いてインキ64でインキパターン
を形成する。第１図に印刷法によるインキパターン形成
工程の例を示す。本実施例は、印刷法として数ある印刷
法のうち凹版オフセット法を用いた例である。凹版11
は、インキをのこすべきパターンをエッチングなどによ
り周囲より凹ませて形成してある。この凹版11にインキ
64を塗布した後、ドクターブレード13により余分なイン
キを取り除く（ａ）。次に、ブランケット（転写ロー
ル）14を凹版に接触させながら回転させて凹版11上のイ
ンキパターンをブランケット（転写ロール）14の表面に
転写する（ｂ）（ｃ）。さらに、このブランケット（転
写ロール）14を、ガラス基板61上のポリシリコン薄膜
（被エッチング薄膜）62の上に形成されたフォトレジス
ト膜63に接触して回転させてブランケット（転写ロー
ル）14の表面のインキパターンをフォトレジスト膜63の
上に再度転写する（ｄ）（ｅ）。このとき使用したイン
キは、カーボンブラックをメラミン系熱硬化性樹脂に混
入させ、紫外線遮断特性を有する印刷インキである。こ
の状態を第４図（ｂ）に示す。
を形成する。第１図に印刷法によるインキパターン形成
工程の例を示す。本実施例は、印刷法として数ある印刷
法のうち凹版オフセット法を用いた例である。凹版11
は、インキをのこすべきパターンをエッチングなどによ
り周囲より凹ませて形成してある。この凹版11にインキ
64を塗布した後、ドクターブレード13により余分なイン
キを取り除く（ａ）。次に、ブランケット（転写ロー
ル）14を凹版に接触させながら回転させて凹版11上のイ
ンキパターンをブランケット（転写ロール）14の表面に
転写する（ｂ）（ｃ）。さらに、このブランケット（転
写ロール）14を、ガラス基板61上のポリシリコン薄膜
（被エッチング薄膜）62の上に形成されたフォトレジス
ト膜63に接触して回転させてブランケット（転写ロー
ル）14の表面のインキパターンをフォトレジスト膜63の
上に再度転写する（ｄ）（ｅ）。このとき使用したイン
キは、カーボンブラックをメラミン系熱硬化性樹脂に混
入させ、紫外線遮断特性を有する印刷インキである。こ
の状態を第４図（ｂ）に示す。
この後、インキ層側から超高圧水銀ランプを用いて紫
外線によりフォトレジストを露光、現像すると第４図
（ｃ）のようになる。
外線によりフォトレジストを露光、現像すると第４図
（ｃ）のようになる。
次に、CF4＋３％O2ガスを用いてポリシリコン薄膜62
をエッチングし（第４図（ｄ））、インキおよびフォト
レジストを剥離する。こうしてポリシリコン薄膜62のパ
ターニングを完了する。
をエッチングし（第４図（ｄ））、インキおよびフォト
レジストを剥離する。こうしてポリシリコン薄膜62のパ
ターニングを完了する。
このようにして被エッチング薄膜を加工すれば、大面
積の回路素子を、小面積の部分に分割して露光しなくて
済むので、生産性良く加工することができる。
積の回路素子を、小面積の部分に分割して露光しなくて
済むので、生産性良く加工することができる。
生産ラインでは、第２図に示すように円筒状の凹版4
1、円筒状のブランケット（転写ロール）42,一定速度で
動くベルト43を配置して、ベルト43の上にガラス基板44
を乗せて移動させながら印刷法によるインキパターンの
形成を連続的に行う。
1、円筒状のブランケット（転写ロール）42,一定速度で
動くベルト43を配置して、ベルト43の上にガラス基板44
を乗せて移動させながら印刷法によるインキパターンの
形成を連続的に行う。
以上の説明では、一種の薄膜をエッチングによりパタ
ーニングする方法を説明したが、薄膜トランジスタ回路
などの回路素子は、通常４回から多いときは10数回のパ
ターニングが必要である。第３図（ｄ）に示した構造の
薄膜トランジスタ回路を製造するには第３図に示すよう
に４回のパターニングを行う。すなわち、最初にガラス
基板51の上にポリシリコン薄膜52を0.1μｍ程度の厚さ
に形成して、このポリシリコン薄膜52を上記の印刷法を
用いてパターニングする（第一回パターニング、第３図
（ａ））。次に、ゲート絶縁膜53としてSiO2を0.1μ
ｍ、ゲート電極としてポリシリコン薄膜54を0.1μｍ程
度の厚さに連続して形成する。その後再び、上記の印刷
法を用いてパターニングして、イオン打ち込みによりn+
化する（第二回パターニング、第３図（ｂ））。次に、
絶縁膜55としてSiO2を0.3μｍの厚さに形成する。ここ
でソース、およびドレインの電極を引き出すため上記の
印刷法を用いてコンタクトホール56のパターニングを行
う（第三回パターニング、第３図（ｃ））。最後に、電
極としてAl薄膜57を形成し、上記の印刷法を用いてパタ
ーニングして薄膜トランジスタが完成する（第四回パタ
ーニング、第３図（ｄ））。さらに、ITOなどの透明電
極を形成して、液晶ディスプレイ用薄膜トランジスタ基
板として、カラーフィルターを備えた対向ガラス基板と
組み合わせて、その間隙に液晶材料を封入して大面積の
液晶ディスプレイを容易に製造することができる。
ーニングする方法を説明したが、薄膜トランジスタ回路
などの回路素子は、通常４回から多いときは10数回のパ
ターニングが必要である。第３図（ｄ）に示した構造の
薄膜トランジスタ回路を製造するには第３図に示すよう
に４回のパターニングを行う。すなわち、最初にガラス
基板51の上にポリシリコン薄膜52を0.1μｍ程度の厚さ
に形成して、このポリシリコン薄膜52を上記の印刷法を
用いてパターニングする（第一回パターニング、第３図
（ａ））。次に、ゲート絶縁膜53としてSiO2を0.1μ
ｍ、ゲート電極としてポリシリコン薄膜54を0.1μｍ程
度の厚さに連続して形成する。その後再び、上記の印刷
法を用いてパターニングして、イオン打ち込みによりn+
化する（第二回パターニング、第３図（ｂ））。次に、
絶縁膜55としてSiO2を0.3μｍの厚さに形成する。ここ
でソース、およびドレインの電極を引き出すため上記の
印刷法を用いてコンタクトホール56のパターニングを行
う（第三回パターニング、第３図（ｃ））。最後に、電
極としてAl薄膜57を形成し、上記の印刷法を用いてパタ
ーニングして薄膜トランジスタが完成する（第四回パタ
ーニング、第３図（ｄ））。さらに、ITOなどの透明電
極を形成して、液晶ディスプレイ用薄膜トランジスタ基
板として、カラーフィルターを備えた対向ガラス基板と
組み合わせて、その間隙に液晶材料を封入して大面積の
液晶ディスプレイを容易に製造することができる。
また、フォトレジストにはポジ型とネガ型があるのが
知られているが、被加工面積が全体の面積に比べて非常
に小さい場合、例えば被エッチング薄膜の面積を100と
した時、加工面積が20以下、好ましくは10以下の場合、
すなわち面積比が20％以下、好ましくは10％の場合に
は、ネガ型フォトレジストを使用する方が欠陥の発生を
少なくすることが出来る。
知られているが、被加工面積が全体の面積に比べて非常
に小さい場合、例えば被エッチング薄膜の面積を100と
した時、加工面積が20以下、好ましくは10以下の場合、
すなわち面積比が20％以下、好ましくは10％の場合に
は、ネガ型フォトレジストを使用する方が欠陥の発生を
少なくすることが出来る。
この製造方法で、発明者らは薄膜トランジスタの製造
をテストして、最小線幅10μｍの薄膜トランジスタが良
好に製造できることを確認している。
をテストして、最小線幅10μｍの薄膜トランジスタが良
好に製造できることを確認している。
この実施例による製造方法では、インキが直接被加工
薄膜に触れることがないので、インキから発生する恐れ
のある有害不純物で被加工薄膜を汚染することは無い。
薄膜に触れることがないので、インキから発生する恐れ
のある有害不純物で被加工薄膜を汚染することは無い。
［実施例２］ 本実施例は、印刷法としてスクリーン印刷法を用いた
ものである。ガラス基板上のポリシリコン薄膜に、シッ
プレー社製ポジ型のフォトレジストMP1400をスピンコー
タを用いて塗布し、ピリベーク（90℃30分）を行い、乾
燥後膜厚を約0.9μｍとした。一方、印刷用スクリーン
版はラインケ社製メタライズドスクリーン版230−85Bに
パターンを形成したものを用いた。すなわち、５μｍ厚
のニッケル箔をステンシルとし、ステンシルメッシュに
メッキ法で接着させた版材シートをもちい、ニッケル箔
をエッチング法で所定の形状のポジパターンに穴明け加
工し、このシートの周りを額縁状にポリエステルメッシ
ュを介して、版材に接着させ形成したコンビネーション
タイプのサスペンドメタルスクリーン版を用いた。
ものである。ガラス基板上のポリシリコン薄膜に、シッ
プレー社製ポジ型のフォトレジストMP1400をスピンコー
タを用いて塗布し、ピリベーク（90℃30分）を行い、乾
燥後膜厚を約0.9μｍとした。一方、印刷用スクリーン
版はラインケ社製メタライズドスクリーン版230−85Bに
パターンを形成したものを用いた。すなわち、５μｍ厚
のニッケル箔をステンシルとし、ステンシルメッシュに
メッキ法で接着させた版材シートをもちい、ニッケル箔
をエッチング法で所定の形状のポジパターンに穴明け加
工し、このシートの周りを額縁状にポリエステルメッシ
ュを介して、版材に接着させ形成したコンビネーション
タイプのサスペンドメタルスクリーン版を用いた。
印刷機は、ニューロング社製15GT,インキは東洋イン
キ製造（株）製ソルダーレックスＫ−1000、印刷条件は
印刷速度約30cm/s、印刷圧力3.3kg/cm2のエアー圧力、
版と被印刷物の間隙1.8mm、スキージの硬度75、角度75
度とした。この条件で、上記乾燥後のフォトレジストの
上に印刷した。印刷後、紫外線によりフォトレジストの
露光、現像を行ない、同時にインキも溶解除去した。そ
の後、ポストベーク（150℃20分）を行ない、ポリシリ
コン薄膜上にフォトレジストパターンを形成した。
キ製造（株）製ソルダーレックスＫ−1000、印刷条件は
印刷速度約30cm/s、印刷圧力3.3kg/cm2のエアー圧力、
版と被印刷物の間隙1.8mm、スキージの硬度75、角度75
度とした。この条件で、上記乾燥後のフォトレジストの
上に印刷した。印刷後、紫外線によりフォトレジストの
露光、現像を行ない、同時にインキも溶解除去した。そ
の後、ポストベーク（150℃20分）を行ない、ポリシリ
コン薄膜上にフォトレジストパターンを形成した。
この工程ののち、ポリシリコン薄膜のエッチングを行
ないポリシリコン薄膜のパターニングを完了する。以
後、この繰返しにより回路素子を製造することは、前記
した実施例の通りである。
ないポリシリコン薄膜のパターニングを完了する。以
後、この繰返しにより回路素子を製造することは、前記
した実施例の通りである。
本実施例では、凹版オフセット印刷法に比べ、レジス
トパターンにおけるピンホールの発生が少ないことが特
徴である。但し、パターン精度は凹版オフセット印刷法
が優れているとの実験結果を得ている。
トパターンにおけるピンホールの発生が少ないことが特
徴である。但し、パターン精度は凹版オフセット印刷法
が優れているとの実験結果を得ている。
［実施例３］ 本実施例は、上記の印刷法により製造される薄膜トラ
ンジスタ回路の構造に関するものである。一般に印刷法
でパターニングすると、従来のフォトリゾグラフィ法に
比べ、パターニング可能な線幅は太くならざるを得な
い。例えば、発明者らが凹版オフセット法をテストした
結果ではパターニング可能な最小線幅は約10μｍであっ
た。また印刷法では、アライニング精度（位置合わせ精
度）も従来のフォトリゾグラフィ法に比べ悪くならざる
を得ない。例えば発明者らが凹版オフセット法をテスト
した結果ではアライニング精度（位置合わせ精度）は、
約20μｍであった。そこで、薄膜トランジスタ回路の構
造を次のように決めることにより良好な動作を達成する
薄膜トランジスタ回路を得ることが出来た。
ンジスタ回路の構造に関するものである。一般に印刷法
でパターニングすると、従来のフォトリゾグラフィ法に
比べ、パターニング可能な線幅は太くならざるを得な
い。例えば、発明者らが凹版オフセット法をテストした
結果ではパターニング可能な最小線幅は約10μｍであっ
た。また印刷法では、アライニング精度（位置合わせ精
度）も従来のフォトリゾグラフィ法に比べ悪くならざる
を得ない。例えば発明者らが凹版オフセット法をテスト
した結果ではアライニング精度（位置合わせ精度）は、
約20μｍであった。そこで、薄膜トランジスタ回路の構
造を次のように決めることにより良好な動作を達成する
薄膜トランジスタ回路を得ることが出来た。
ここで薄膜トランジスタとして第３図（ｄ）とおなじ
構造の薄膜トランジスタを第５図に示す。なお、第５図
においてゲート長をdG,ゲートとコンタクトホールまで
の間隔をdCとする。発明者らは、dGをパターニング可能
な最小線幅10μｍとし、さらにイオン注入法をくみあわ
せてソースおよびドレイン領域を形成することにより薄
膜トランジスタの寄生容量を最小にし、さらに、dCを最
小アライニング精度（位置合わせ精度）20μｍとしてゲ
ートと配線用メタル電極間のショートを防止した。
構造の薄膜トランジスタを第５図に示す。なお、第５図
においてゲート長をdG,ゲートとコンタクトホールまで
の間隔をdCとする。発明者らは、dGをパターニング可能
な最小線幅10μｍとし、さらにイオン注入法をくみあわ
せてソースおよびドレイン領域を形成することにより薄
膜トランジスタの寄生容量を最小にし、さらに、dCを最
小アライニング精度（位置合わせ精度）20μｍとしてゲ
ートと配線用メタル電極間のショートを防止した。
この構造によれば、薄膜トランジスタ回路の無欠陥化
が図られ、メータサイズの液晶ディスプレイの高画質化
が実現できる。
が図られ、メータサイズの液晶ディスプレイの高画質化
が実現できる。
［発明の効果］ 以上説明したように、本発明によれば、被エッチング
薄膜をエッチングによりパターニングする際に、被エッ
チング薄膜上にフォトレジスト膜を塗布し、その上に印
刷法によりインキパターンを形成し、このインキパター
ンをマスクとしてフォトレジスト膜を露光する方法を用
いることによって、大面積のレジストパターンを形成す
るのに、小面積の部分毎に分割して露光を行う必要がな
くなり、全体を一括的に露光することが可能となる。し
たがって、これにより大面積の基板上に多数の微細でか
つ動作性が良好で欠陥の少ない薄膜トランジスタ回路を
マトリクス状に高効率で形成することができる。よっ
て、大面積、高画質のアクティブマトリクス駆動型液晶
ディスプレイを生産性よく製造することが可能となる。
また、インキパターンと被エッチング薄膜との間にフォ
トレジスト膜が形成されているので、インキから発生す
る恐れのある有害不純物で被エッチング薄膜が汚染され
ることが無い。
薄膜をエッチングによりパターニングする際に、被エッ
チング薄膜上にフォトレジスト膜を塗布し、その上に印
刷法によりインキパターンを形成し、このインキパター
ンをマスクとしてフォトレジスト膜を露光する方法を用
いることによって、大面積のレジストパターンを形成す
るのに、小面積の部分毎に分割して露光を行う必要がな
くなり、全体を一括的に露光することが可能となる。し
たがって、これにより大面積の基板上に多数の微細でか
つ動作性が良好で欠陥の少ない薄膜トランジスタ回路を
マトリクス状に高効率で形成することができる。よっ
て、大面積、高画質のアクティブマトリクス駆動型液晶
ディスプレイを生産性よく製造することが可能となる。
また、インキパターンと被エッチング薄膜との間にフォ
トレジスト膜が形成されているので、インキから発生す
る恐れのある有害不純物で被エッチング薄膜が汚染され
ることが無い。
第１図は、本発明の製造方法の基本的な一例を工程順に
示した概略説明図、第２図は、本発明の製造方法の具体
的な製造例を示す概略斜視図、第３図は、本発明の製造
方法を用いて薄膜トランジスタ回路を製造する例を工程
順に示した概略説明図、第４図は、本発明の製造方法の
一例を工程順に示した概略説明図、第５図は本発明の製
造方法により製造されるトランジスタ回路の例を示す概
略断面図、 第６図は、薄膜トランジスタ回路を用いたアクティブマ
トリクス駆動型液晶ディスプレイの等価回路図、第７図
は、薄膜トランジスタの構造を示す概略断面図である。 11……凹版 13……ドクターブレード 14……ブランケット（転写ロール） 51……ガラス基板 52……ポリシリコン薄膜 53……ゲート絶縁膜 54……ポリシリコン薄膜 55……絶縁膜 56……コンタクトホール 57……アルミニウム薄膜 61……ガラス基板 62……ポリシリコン薄膜 63……フォトレジスト 64……インキ
示した概略説明図、第２図は、本発明の製造方法の具体
的な製造例を示す概略斜視図、第３図は、本発明の製造
方法を用いて薄膜トランジスタ回路を製造する例を工程
順に示した概略説明図、第４図は、本発明の製造方法の
一例を工程順に示した概略説明図、第５図は本発明の製
造方法により製造されるトランジスタ回路の例を示す概
略断面図、 第６図は、薄膜トランジスタ回路を用いたアクティブマ
トリクス駆動型液晶ディスプレイの等価回路図、第７図
は、薄膜トランジスタの構造を示す概略断面図である。 11……凹版 13……ドクターブレード 14……ブランケット（転写ロール） 51……ガラス基板 52……ポリシリコン薄膜 53……ゲート絶縁膜 54……ポリシリコン薄膜 55……絶縁膜 56……コンタクトホール 57……アルミニウム薄膜 61……ガラス基板 62……ポリシリコン薄膜 63……フォトレジスト 64……インキ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 (72)発明者 秋本 靖匡 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 北村 輝夫 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 森 祐二 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 三上 佳朗 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 桑原 和広 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 葉山 浩 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 浅田 秀樹 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 浅香 健二 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 中村 一範 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 久保薗 健一 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 小林 正芳 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (72)発明者 金子 英二 東京都中央区東日本橋１―６―５ 株式 会社ジーティシー内 (56)参考文献 特開 平２−7563（ＪＰ，Ａ) 特開 昭55−72042（ＪＰ，Ａ) 特開 昭57−59335（ＪＰ，Ａ) 特開 平３−49237（ＪＰ，Ａ)
Claims (2)
- 【請求項１】薄膜トランジスタ回路の製造方法におい
て、少なくとも、被エッチング薄膜上に塗布されたフォ
トレジスト膜の上に印刷法によりインキパターンを形成
する工程と、この後該インキパターンをマスクとして、
前記フォトレジスト膜を露光する工程を有することを特
徴とする薄膜トランジスタ回路の製造方法。 - 【請求項２】請求項第一項記載の薄膜トランジスタ回路
の製造方法において、被エッチング薄膜面積にくらべて
加工面積が小さい場合には、ネガ型フォトレジスト膜の
上に印刷法によりインキパターンを形成することを特徴
とする薄膜トランジスタ回路の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21232490A JP2587124B2 (ja) | 1990-08-09 | 1990-08-09 | 薄膜トランジスタ回路の製造方法 |
| EP91420089A EP0471628A1 (en) | 1990-08-09 | 1991-03-19 | Thin film transistor circuit and its manufacturing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21232490A JP2587124B2 (ja) | 1990-08-09 | 1990-08-09 | 薄膜トランジスタ回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0494115A JPH0494115A (ja) | 1992-03-26 |
| JP2587124B2 true JP2587124B2 (ja) | 1997-03-05 |
Family
ID=16620655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21232490A Expired - Fee Related JP2587124B2 (ja) | 1990-08-09 | 1990-08-09 | 薄膜トランジスタ回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0471628A1 (ja) |
| JP (1) | JP2587124B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9715101D0 (en) * | 1997-07-18 | 1997-09-24 | Environmental Sensors Ltd | The production of microstructures for analysis of fluids |
| DE10033112C2 (de) * | 2000-07-07 | 2002-11-14 | Siemens Ag | Verfahren zur Herstellung und Strukturierung organischer Feldeffekt-Transistoren (OFET), hiernach gefertigter OFET und seine Verwendung |
| GB0105145D0 (en) | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Thin film transistors and method of manufacture |
| US6732643B2 (en) | 2001-11-07 | 2004-05-11 | Lg. Philips Lcd Co., Ltd. | Method for forming pattern using printing process |
| US7569153B2 (en) | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
| KR100909414B1 (ko) | 2002-12-18 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100585871B1 (ko) | 2002-12-18 | 2006-06-02 | 엘지.필립스 엘시디 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| KR100518270B1 (ko) | 2002-12-18 | 2005-10-04 | 엘지.필립스 엘시디 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| GB0230129D0 (en) * | 2002-12-24 | 2003-01-29 | Koninkl Philips Electronics Nv | Method of fabricating a device |
| KR100909419B1 (ko) | 2002-12-27 | 2009-07-28 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100945356B1 (ko) | 2002-12-27 | 2010-03-09 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100945357B1 (ko) | 2002-12-27 | 2010-03-08 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100914200B1 (ko) | 2002-12-27 | 2009-08-27 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100606446B1 (ko) | 2002-12-27 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR100905017B1 (ko) * | 2002-12-27 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100945349B1 (ko) | 2002-12-28 | 2010-03-08 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100909422B1 (ko) | 2002-12-31 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정표시소자의 패턴 및 그 형성방법 |
| KR100990312B1 (ko) * | 2003-06-26 | 2010-10-26 | 엘지디스플레이 주식회사 | 액정표시소자의 스페이서 형성방법 |
| GB2432714A (en) * | 2005-10-06 | 2007-05-30 | Seiko Epson Corp | Thin film transistor and method for fabricating an electronic device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564135A (en) * | 1967-10-12 | 1971-02-16 | Rca Corp | Integrated display panel utilizing field-effect transistors |
| JPS5572042A (en) * | 1978-11-25 | 1980-05-30 | Mitsubishi Electric Corp | Preparation of semiconductor element |
| JPS5759335A (en) * | 1980-09-29 | 1982-04-09 | Hitachi Ltd | Manufacture of semiconductor device |
| EP0193820A3 (en) * | 1985-02-27 | 1988-01-07 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Method for forming a thin film pattern |
| JPH01184381A (ja) * | 1988-01-19 | 1989-07-24 | Toshiba Corp | 冷蔵庫 |
| JPH027563A (ja) * | 1988-06-27 | 1990-01-11 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02117193A (ja) * | 1988-09-30 | 1990-05-01 | Molex Inc | パッド印刷されたリモートコントローラ |
| CA2019046C (en) * | 1989-06-16 | 1998-05-12 | Satoshi Okazaki | Method of printing fine patterns |
-
1990
- 1990-08-09 JP JP21232490A patent/JP2587124B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-19 EP EP91420089A patent/EP0471628A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0494115A (ja) | 1992-03-26 |
| EP0471628A1 (en) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2587124B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| US8291820B2 (en) | Intaglio printing plate, production method for intaglio printing plate, production method for electronic substrate, and production method for display device | |
| CN101378012A (zh) | 电子部件和显示装置及所述电子部件和显示装置的制造方法 | |
| US7795081B2 (en) | Method for manufacturing thin film transistor | |
| KR20030058162A (ko) | 잉크인쇄용 클리체 및 그 제조방법 | |
| US5352634A (en) | Process for fabricating an active matrix circuit | |
| US20020073856A1 (en) | Offset printing of gasket seals for wafer scale processing of microdisplays | |
| JPH04294329A (ja) | 液晶表示装置およびその製造方法 | |
| US20030124865A1 (en) | Method for forming pattern using printing process | |
| TW200422723A (en) | Liquid crystal displays with post spacers, and their manufacture | |
| US7520220B2 (en) | Cliché unit, printing apparatus, and printing method using the same | |
| US7148090B2 (en) | Method of fabricating a TFT device formed by printing | |
| JP2001330851A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| JPH0667135A (ja) | 液晶表示装置の製造方法 | |
| KR20080045669A (ko) | 인쇄 패턴에 의한 패턴 형성 방법 | |
| JP2000162643A (ja) | 液晶表示装置及びその製造方法 | |
| JP2565601B2 (ja) | 薄膜パターン形成方法 | |
| KR20030034975A (ko) | 그라비아인쇄장치 및 이를 이용한 패턴형성방법 | |
| JPH01223429A (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JP2664128B2 (ja) | 金属メッキマスクパターン | |
| JPH0682784A (ja) | 液晶パネルの製造方法 | |
| TWI247919B (en) | Method for fabricating a color filter | |
| JPH09101493A (ja) | 液晶表示素子の製造方法 | |
| JPH05142575A (ja) | 画素駆動用素子の製造方法 | |
| JPS62253125A (ja) | 液晶装置用電極基板の造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |