JP2535058B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2535058B2 JP2535058B2 JP18997988A JP18997988A JP2535058B2 JP 2535058 B2 JP2535058 B2 JP 2535058B2 JP 18997988 A JP18997988 A JP 18997988A JP 18997988 A JP18997988 A JP 18997988A JP 2535058 B2 JP2535058 B2 JP 2535058B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- lead frame
- magazine
- high frequency
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔発明の概要〕 半導体装置の製造方法、特に半導体チップを搭載した
リードフレームへの絶縁膜形成方法に関し、 チップ搭載リードフレームへの高いスループットを持
った絶縁膜形成法を提供することを目的とし、 半導体チップを搭載したリードフレームの側縁を差し
込む溝を１溝おきに接続して、隣り合うリードフレーム
間に高周波電圧を印加可能としたマガジンを用い、該マ
ガジンに前記リードフレームを複数枚差し込んで、絶縁
膜形成ガスを導入される反応炉に入れ、隣り合うリード
フレームに高周波電圧を加えてプラズマ放電を起させ、
該チップ搭載リードフレームの表面に絶縁膜を被着する
工程を有するよう構成する。
リードフレームへの絶縁膜形成方法に関し、 チップ搭載リードフレームへの高いスループットを持
った絶縁膜形成法を提供することを目的とし、 半導体チップを搭載したリードフレームの側縁を差し
込む溝を１溝おきに接続して、隣り合うリードフレーム
間に高周波電圧を印加可能としたマガジンを用い、該マ
ガジンに前記リードフレームを複数枚差し込んで、絶縁
膜形成ガスを導入される反応炉に入れ、隣り合うリード
フレームに高周波電圧を加えてプラズマ放電を起させ、
該チップ搭載リードフレームの表面に絶縁膜を被着する
工程を有するよう構成する。
本発明は半導体装置の製造方法、特に半導体チップを
搭載したリードフレームへの絶縁膜形成方法に関する。
搭載したリードフレームへの絶縁膜形成方法に関する。
半導体装置の高集積化に伴って、素子の信頼性を向上
させるために、半導体チップをリードフレームに搭載
し、ボンディングを行なった段階で、これらの表面を絶
縁膜で覆って保護することが望まれる。本発明はこの絶
縁膜の形成方法に係るものである。
させるために、半導体チップをリードフレームに搭載
し、ボンディングを行なった段階で、これらの表面を絶
縁膜で覆って保護することが望まれる。本発明はこの絶
縁膜の形成方法に係るものである。
半導体チップをリードフレームに搭載し、ワイヤボン
ディングした段階で表面に絶縁膜を被着、形成すること
はまだ行なわれていない。しかしこの絶縁膜形成は有効
である。即ちチップ表面にはカバー膜が形成され、防水
等の対策はとられているが、ボンディングのためパッド
部は露出しており、これにより浸水してパッドコロージ
ョンを起す恐れがある。ワイヤボンディング後、二酸化
シリコンあるいは窒化シリコン膜で覆うと、かゝる事故
は阻止し得ることが期待できる。
ディングした段階で表面に絶縁膜を被着、形成すること
はまだ行なわれていない。しかしこの絶縁膜形成は有効
である。即ちチップ表面にはカバー膜が形成され、防水
等の対策はとられているが、ボンディングのためパッド
部は露出しており、これにより浸水してパッドコロージ
ョンを起す恐れがある。ワイヤボンディング後、二酸化
シリコンあるいは窒化シリコン膜で覆うと、かゝる事故
は阻止し得ることが期待できる。
チップを搭載し、ワイヤボンディングしたリードフレ
ームに絶縁膜を形成するには、かゝるリードフレームを
１枚、１枚、反応炉に並べてプラズマCVDを行なうこと
が考えられるが、これでは前後の工程に比べてスループ
ットが低くなり、量産工程のネックになる恐れがある。
ームに絶縁膜を形成するには、かゝるリードフレームを
１枚、１枚、反応炉に並べてプラズマCVDを行なうこと
が考えられるが、これでは前後の工程に比べてスループ
ットが低くなり、量産工程のネックになる恐れがある。
本発明は、チップ搭載リードフレームへの高いスルー
プットを持った絶縁膜形成法を提供することを目的とす
るものである。
プットを持った絶縁膜形成法を提供することを目的とす
るものである。
第１図に示すように本発明では半導体チップ10の複数
個を搭載したリードフレーム20をマガジン30の溝に差し
込み、こうしてマガジンに複数枚のリードフレームを格
納した状態で、これらのリードフレームに高周波電源40
より電圧を印加してリードフレーム間に高周波電界が発
生し得るようにする。即ち、マガジン30の上、下面の、
リードフレーム20を差し込む溝に配線し、リードフレー
ムの左端より１番目と２番目、２番目と３番目、……に
電源40の一端と他端の電圧が加わるようにする。
個を搭載したリードフレーム20をマガジン30の溝に差し
込み、こうしてマガジンに複数枚のリードフレームを格
納した状態で、これらのリードフレームに高周波電源40
より電圧を印加してリードフレーム間に高周波電界が発
生し得るようにする。即ち、マガジン30の上、下面の、
リードフレーム20を差し込む溝に配線し、リードフレー
ムの左端より１番目と２番目、２番目と３番目、……に
電源40の一端と他端の電圧が加わるようにする。
リードフレーム20は既知のように半導体チップを取付
ける台座部と、該チップのパッド（複数）とワイヤボン
ディングされ該チップの端子ピンとなるリード（複数）
を備える。ワイヤボンディングし、モールドしたのち所
要部を切断して個々のICにする。
ける台座部と、該チップのパッド（複数）とワイヤボン
ディングされ該チップの端子ピンとなるリード（複数）
を備える。ワイヤボンディングし、モールドしたのち所
要部を切断して個々のICにする。
チップ搭載リードフレームの複数枚をマガジン30に差
し込んだ状態で、二酸化シリコンまたは窒化シリコンな
ど絶縁膜を気相成長する反応炉（プラズマCVD炉）に入
れ、電源40によりリードフレーム間に高周波電圧を加
え、炉内に反応ガスを導入し、プラズマCVDを行なう。
し込んだ状態で、二酸化シリコンまたは窒化シリコンな
ど絶縁膜を気相成長する反応炉（プラズマCVD炉）に入
れ、電源40によりリードフレーム間に高周波電圧を加
え、炉内に反応ガスを導入し、プラズマCVDを行なう。
また第２図に示すように第２の本発明では、マガジン
30の上，下板または左，右側板を電極とし、これらの電
極間に高周波電源40により電圧を加え、電極間に高周波
電界を発生させる。（ａ）は左，右側板を電極とする
例、（ｃ）は上，下板を側壁とする例である。個々のリ
ードフレーム20の相互間に電圧を加えることはせず、従
ってこれを差し込む溝に配線することはしない。
30の上，下板または左，右側板を電極とし、これらの電
極間に高周波電源40により電圧を加え、電極間に高周波
電界を発生させる。（ａ）は左，右側板を電極とする
例、（ｃ）は上，下板を側壁とする例である。個々のリ
ードフレーム20の相互間に電圧を加えることはせず、従
ってこれを差し込む溝に配線することはしない。
複数個の半導体チップ10を搭載したリードフレーム20
の複数枚をマガジン30に差し込み、該マガジンを前記反
応炉に入れ、電源40により電極（マガジンの左，右側板
または上，下板）に電圧を加えて電極間（マガジン内）
に高周波電界を発生させ、炉内に反応ガスを導入して、
プラズマCVDを行なう。
の複数枚をマガジン30に差し込み、該マガジンを前記反
応炉に入れ、電源40により電極（マガジンの左，右側板
または上，下板）に電圧を加えて電極間（マガジン内）
に高周波電界を発生させ、炉内に反応ガスを導入して、
プラズマCVDを行なう。
本発明では第１図に示すように、半導体チップ搭載リ
ードフレームの複数枚をマガジンに差し込んで、１枚お
きに同電位として隣り合ったリードフレーム間で高周波
をかけ、マガジンを減圧下にある反応炉に入れて絶縁膜
形成ガスを導入するので、チップおよびリードフレーム
の表面にプラズマCVDにより絶縁膜が成長し、露出して
いるボンディングパッドなどを含めて全面を防水及び電
気的絶縁等することができる。
ードフレームの複数枚をマガジンに差し込んで、１枚お
きに同電位として隣り合ったリードフレーム間で高周波
をかけ、マガジンを減圧下にある反応炉に入れて絶縁膜
形成ガスを導入するので、チップおよびリードフレーム
の表面にプラズマCVDにより絶縁膜が成長し、露出して
いるボンディングパッドなどを含めて全面を防水及び電
気的絶縁等することができる。
第２図の場合も同様で、半導体チップ搭載リードフレ
ームの複数枚をマガジンに差し込んで減圧下にある反応
炉に入れ、該炉に絶縁膜形成ガスを導入し、マガジンの
左，右側板または上，下板に高周波をかけてプラズマを
発生させるので、チップおよびリードフレームの表面に
プラズマCVDにより絶縁膜が成長し、露出しているボン
ディングパッドなどを含めて全面を防水及び電気的絶縁
等することができる。
ームの複数枚をマガジンに差し込んで減圧下にある反応
炉に入れ、該炉に絶縁膜形成ガスを導入し、マガジンの
左，右側板または上，下板に高周波をかけてプラズマを
発生させるので、チップおよびリードフレームの表面に
プラズマCVDにより絶縁膜が成長し、露出しているボン
ディングパッドなどを含めて全面を防水及び電気的絶縁
等することができる。
また第１図、第２図とも、マガジンのまゝ反応炉に入
れて絶縁膜形成するので、生産性が高く、前後の工程が
スループットと比べても遜色なく、生産工程のネックと
なるようなことはない。
れて絶縁膜形成するので、生産性が高く、前後の工程が
スループットと比べても遜色なく、生産工程のネックと
なるようなことはない。
第３図には第１図の発明の実施例を示す。31はマガジ
ンの上板、32は同下板で、これらの内面にはリードフレ
ーム差し込み用の溝33,34が設けられる。これらの溝は
１おきに同電位とされる。即ち１つ置きにリードフレー
ムに対する接触部が設けられ、これらの接触部は配線さ
て電源40の一端に接続可能にされる。本例では上板31の
溝33の左端から奇数番のものに接触部が形成され、これ
らが結線されて電源40の一端に接続され、下板32の溝34
は左端から偶数番のものに接触部が形成され、これらが
結線されて電源40の他端に接続される。これにより、隣
り合うリードフレーム間に高周波電界が生じ、プラズマ
が発生する。
ンの上板、32は同下板で、これらの内面にはリードフレ
ーム差し込み用の溝33,34が設けられる。これらの溝は
１おきに同電位とされる。即ち１つ置きにリードフレー
ムに対する接触部が設けられ、これらの接触部は配線さ
て電源40の一端に接続可能にされる。本例では上板31の
溝33の左端から奇数番のものに接触部が形成され、これ
らが結線されて電源40の一端に接続され、下板32の溝34
は左端から偶数番のものに接触部が形成され、これらが
結線されて電源40の他端に接続される。これにより、隣
り合うリードフレーム間に高周波電界が生じ、プラズマ
が発生する。
マガジン30の左，右側板もリードフレームと同様に導
電体として高周波電源40へ接続し、これらの側板とこれ
に対向するリードフレームとの間にも高周波電界が生
じ、プラズマが発生するようにする。これにより、どの
リードフレームもその表裏面に絶縁膜が成長する。
電体として高周波電源40へ接続し、これらの側板とこれ
に対向するリードフレームとの間にも高周波電界が生
じ、プラズマが発生するようにする。これにより、どの
リードフレームもその表裏面に絶縁膜が成長する。
第４図に第２図の発明の実施例を示す。（ａ）はマガ
ジン30の左，右側板35,36を電極とした例、（ｂ）は
上，下板31,32を電極とした例である。（ａ）では上、
下板31,32は絶縁板とし、（ｂ）では上、下板31、32は
導体とするがリードフレームとの接触部は絶縁する。
（ｂ）でも図示しないが左，右側板はあり、これは絶縁
体としまた金属体として上、下板との間は絶縁する。
ジン30の左，右側板35,36を電極とした例、（ｂ）は
上，下板31,32を電極とした例である。（ａ）では上、
下板31,32は絶縁板とし、（ｂ）では上、下板31、32は
導体とするがリードフレームとの接触部は絶縁する。
（ｂ）でも図示しないが左，右側板はあり、これは絶縁
体としまた金属体として上、下板との間は絶縁する。
反応炉は図示しないが真空チャンバで、CVDを行なう
ときは例えば1.0Torrに減圧し、SiH4，NH3などのガスを
流す。プラズマCVDは熱分解型のCVDに比べて低温で絶縁
膜を成長させることができるから、チップを接着剤で取
付けているリードフレームなどには好適である。
ときは例えば1.0Torrに減圧し、SiH4，NH3などのガスを
流す。プラズマCVDは熱分解型のCVDに比べて低温で絶縁
膜を成長させることができるから、チップを接着剤で取
付けているリードフレームなどには好適である。
以上説明したように本発明によれば、半導体装置の製
造工程において量産性を阻害することなく、リードフレ
ームにチップを搭載しワイヤボンディングした後に絶縁
膜を形成することができ、半導体装置の性能向上に寄与
する所が大きい。
造工程において量産性を阻害することなく、リードフレ
ームにチップを搭載しワイヤボンディングした後に絶縁
膜を形成することができ、半導体装置の性能向上に寄与
する所が大きい。
第１図および第２図は本発明の原理説明図、 第３図および第４図は本発明の実施例を示す斜視図であ
る。 第１図、第２図で10はチップ、20はリードフレーム、30
はマガジン、40は高周波電源である。
る。 第１図、第２図で10はチップ、20はリードフレーム、30
はマガジン、40は高周波電源である。
Claims (2)
- 【請求項１】半導体チップを搭載したリードフレームの
側縁を差し込む溝を１溝おきに接続して、隣り合うリー
ドフレーム間に高周波電圧を印加可能としたマガジンを
用い、 該マガジンに前記リードフレームを複数枚差し込んで、
絶縁膜形成ガスを導入される反応炉に入れ、隣り合うリ
ードフレームに高周波電圧を加えてプラズマ放電を起さ
せ、該チップ搭載リードフレームの表面に絶縁膜を被着
する工程を有することを特徴とした半導体装置の製造方
法。 - 【請求項２】半導体チップを搭載したリードフレームを
複数枚、間隔を置いて収容可能なマガジンの、対向する
面を電極として高周波電圧を印加可能とし、 該マガジンに複数枚のチップ搭載リードフレームを差し
込んで、絶縁膜形成ガスを導入される反応炉に入れ、前
記電極に高周波電圧を加えてマガジン内にプラズマ放電
を起させ、該チップ搭載リードフレームの表面に絶縁膜
を被着する工程を有することを特徴とした半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18997988A JP2535058B2 (ja) | 1988-07-29 | 1988-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18997988A JP2535058B2 (ja) | 1988-07-29 | 1988-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239558A JPH0239558A (ja) | 1990-02-08 |
| JP2535058B2 true JP2535058B2 (ja) | 1996-09-18 |
Family
ID=16250375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18997988A Expired - Fee Related JP2535058B2 (ja) | 1988-07-29 | 1988-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535058B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3874257T2 (de) * | 1987-03-11 | 1993-02-11 | Kanegafuchi Chemical Ind | Hydroxystyren-derivate. |
| GB2238047B (en) * | 1989-11-03 | 1993-02-10 | Orion Yhtymae Oy | Stable polymorphic form of (e)-n,n-diethyl-2-cyano-3-(3,4-dihydroxy-5-nitrophenyl)acrylamide and the process for its preparation |
-
1988
- 1988-07-29 JP JP18997988A patent/JP2535058B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239558A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498901A (en) | Lead frame having layered conductive planes | |
| CA1217876A (en) | Semiconductor device and a method for fabricating the same | |
| TW242697B (en) | Prefabricated semiconductor chip carrier | |
| US4796078A (en) | Peripheral/area wire bonding technique | |
| EP1416533A3 (en) | Power device and direct aluminium bonded substrate thereof | |
| SE0300784D0 (sv) | Electrical connections in substrates | |
| MY123187A (en) | Semiconductor device having a sub- chip- scale package structure and method for forming same | |
| US5354717A (en) | Method for making a substrate structure with improved heat dissipation | |
| TW358990B (en) | Lead frame, semiconductor package having the same and method for manufacturing the same | |
| JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
| US20250183123A1 (en) | Power module having interconnected base plate with molded metal and method of making the same | |
| WO2004070792A3 (en) | Thin multiple semiconductor die package | |
| US3689336A (en) | Fabrication of packages for integrated circuits | |
| JP2535058B2 (ja) | 半導体装置の製造方法 | |
| TW374952B (en) | Semiconductor device substrate, lead frame, semiconductor device and the manufacturing method, circuit substrate and the electronic machine | |
| TWI249828B (en) | Packaging structure for semiconductor chip and the manufacturing method thereof | |
| JP2004153243A (ja) | 電力用半導体装置 | |
| US5902120A (en) | Process for producing spatially patterned components | |
| JPH0250419A (ja) | プラズマｃｖｄ成膜装置 | |
| US20240297147A1 (en) | Hybrid multi-die qfp-qfn package | |
| JP2007035913A (ja) | 半導体装置 | |
| JPS59161828A (ja) | 反応装置 | |
| JPS6118157A (ja) | 半導体装置 | |
| JPS61202477A (ja) | 薄膜光起電力素子 | |
| JPH04152646A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |