JP2679889B2 - 無線通信装置及びその装置の受信制御方式 - Google Patents
無線通信装置及びその装置の受信制御方式Info
- Publication number
- JP2679889B2 JP2679889B2 JP11057591A JP11057591A JP2679889B2 JP 2679889 B2 JP2679889 B2 JP 2679889B2 JP 11057591 A JP11057591 A JP 11057591A JP 11057591 A JP11057591 A JP 11057591A JP 2679889 B2 JP2679889 B2 JP 2679889B2
- Authority
- JP
- Japan
- Prior art keywords
- ldc
- condition
- satisfied
- timing
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、狭帯域デジタル変調方
式の一方式であるＧＭＳＫ（Gaussian filtered Minimu
m Shift Keying) 変調波を受信し周波数検波して得られ
る検波信号をクロック信号によりサンプリングしてデー
タ判定を行う無線通信装置及びその装置の受信制御方式
に関する。
式の一方式であるＧＭＳＫ（Gaussian filtered Minimu
m Shift Keying) 変調波を受信し周波数検波して得られ
る検波信号をクロック信号によりサンプリングしてデー
タ判定を行う無線通信装置及びその装置の受信制御方式
に関する。
【０００２】
【従来の技術】この種の無線通信装置としては、検波信
号に対して直流レベルに対応する基準レベルＬDC並びに
高レベルＬA と低レベルＬB の２つの識別閾値を設定
し、データを受信して復調する場合に、クロック信号の
タイミングでサンプリングした値をこれらのレベルと比
較することによりデータ判定するようになっている。
号に対して直流レベルに対応する基準レベルＬDC並びに
高レベルＬA と低レベルＬB の２つの識別閾値を設定
し、データを受信して復調する場合に、クロック信号の
タイミングでサンプリングした値をこれらのレベルと比
較することによりデータ判定するようになっている。
【０００３】そして従来このような無線通信装置に使用
されるクロック再生方式としては、デジタル方式のＰＰ
Ｌ回路を使用したものが一般的である。これは周波数検
波信号を基準電圧と比較してゼロクロス点を捜し、これ
をトリガーとしてＰＬＬ回路を動作させるものである。
すなわち検波信号がデータの変化点においてゼロを横切
ることを利用してクロック信号の同期を確立しようとす
る方式である。
されるクロック再生方式としては、デジタル方式のＰＰ
Ｌ回路を使用したものが一般的である。これは周波数検
波信号を基準電圧と比較してゼロクロス点を捜し、これ
をトリガーとしてＰＬＬ回路を動作させるものである。
すなわち検波信号がデータの変化点においてゼロを横切
ることを利用してクロック信号の同期を確立しようとす
る方式である。
【０００４】しかし発生するゼロクロス点の全てをＰＬ
Ｌ回路のトリガーとすると受信状態が悪化して検波信号
が歪んだり、ノイズが増加した場合に本来のデータ変化
点以外でもゼロクロス点が頻繁に発生し、再生されるク
ロックが不安定となる。
Ｌ回路のトリガーとすると受信状態が悪化して検波信号
が歪んだり、ノイズが増加した場合に本来のデータ変化
点以外でもゼロクロス点が頻繁に発生し、再生されるク
ロックが不安定となる。
【０００５】そこで再生されたクロックに基づいて次に
到来するゼロクロスを予測する予測時間窓信号を作り、
その時間窓内に発生したゼロクロスのみをＰＬＬ回路の
トリガ−とする方式が特開平１−２４００２４号公報に
開示されている。
到来するゼロクロスを予測する予測時間窓信号を作り、
その時間窓内に発生したゼロクロスのみをＰＬＬ回路の
トリガ−とする方式が特開平１−２４００２４号公報に
開示されている。
【０００６】これは図１４に示すようにアンテナ１で受
信されたＧＭＳＫ変調波が検波器２で検波され、その検
波信号がゼロクロス選択回路３に入力される。ゼロクロ
ス選択回路３は検波信号が基準電圧、すなわちセロレベ
ルをクロスする点を抽出するが、このとき時間窓信号発
生回路４が再生クロックに基づいて予めゼロクロスを予
測する予測時間窓信号を発生するので、ゼロクロス選択
回路３はその予測時間窓信号に基づいて多数のゼロクロ
スのうちからその時間窓内に発生したゼロクロスのみを
抽出する。こうして抽出されたゼロクロス信号と分周器
５からの再生クロックが位相比較器６に入力されて位相
比較される。
信されたＧＭＳＫ変調波が検波器２で検波され、その検
波信号がゼロクロス選択回路３に入力される。ゼロクロ
ス選択回路３は検波信号が基準電圧、すなわちセロレベ
ルをクロスする点を抽出するが、このとき時間窓信号発
生回路４が再生クロックに基づいて予めゼロクロスを予
測する予測時間窓信号を発生するので、ゼロクロス選択
回路３はその予測時間窓信号に基づいて多数のゼロクロ
スのうちからその時間窓内に発生したゼロクロスのみを
抽出する。こうして抽出されたゼロクロス信号と分周器
５からの再生クロックが位相比較器６に入力されて位相
比較される。
【０００７】位相比較器６はゼロクロス信号と再生クロ
ックの位相差に対応する信号を出力し順序フイルタ７に
供給される。順序フイルタ７は入力される位相差信号に
基づいて再生クロックが遅れているときには前進信号を
位相制御回路８に供給し、また再生クロックが進んでい
るときには後退信号を位相制御回路８に供給する。
ックの位相差に対応する信号を出力し順序フイルタ７に
供給される。順序フイルタ７は入力される位相差信号に
基づいて再生クロックが遅れているときには前進信号を
位相制御回路８に供給し、また再生クロックが進んでい
るときには後退信号を位相制御回路８に供給する。
【０００８】位相制御回路８は入力される前進信号ある
いは後退信号によって、再生クロックのＮ倍の周波数の
パルスを発生する高安定固定発振器９からのパルス信号
を制御する。すなわち後退信号のときには入力されるパ
ルス信号の一部を除去し、また前進信号のときには入力
されるパルス信号に一部パルスを挿入する。
いは後退信号によって、再生クロックのＮ倍の周波数の
パルスを発生する高安定固定発振器９からのパルス信号
を制御する。すなわち後退信号のときには入力されるパ
ルス信号の一部を除去し、また前進信号のときには入力
されるパルス信号に一部パルスを挿入する。
【０００９】そして位相制御回路８からパルス信号が分
周器５に供給されて分周される。このときパルス信号の
一部が除去されていると再生クロックの位相が遅れ、ま
た一部パルスが挿入されたときは再生クロックの位相が
進む。このような一連の動作により再生クロックは検波
信号に同期することになる。
周器５に供給されて分周される。このときパルス信号の
一部が除去されていると再生クロックの位相が遅れ、ま
た一部パルスが挿入されたときは再生クロックの位相が
進む。このような一連の動作により再生クロックは検波
信号に同期することになる。
【００１０】ゼロクロス選択回路３は図１５に示すよう
にコンパレータ１１、排他的オアゲート１２、アンドゲ
ート１３、Ｄ形フリップフロップ１４、ＲＳフリップフ
ロップ１５及びインバータ１６で構成されている。そし
て入力される検波信号及び時間窓信号と各部の出力波形
は図１６に示すようになる。
にコンパレータ１１、排他的オアゲート１２、アンドゲ
ート１３、Ｄ形フリップフロップ１４、ＲＳフリップフ
ロップ１５及びインバータ１６で構成されている。そし
て入力される検波信号及び時間窓信号と各部の出力波形
は図１６に示すようになる。
【００１１】一方、直流レベルの補正を行なうものとし
ては実開平２−８２４３号公報のものが知られている。
これは図１７に示すようにアンテナ２１、検波器２２、
減算器２３、データ判定回路２４、直流レベル検出回路
２５からなり、前記直流レベル検出回路２５はＡ／Ｄ変
換器２６、クロック再生回路２７、誤差信号生成回路２
８、積分器２９、Ｄ／Ａ変換器３０で構成されている。
ては実開平２−８２４３号公報のものが知られている。
これは図１７に示すようにアンテナ２１、検波器２２、
減算器２３、データ判定回路２４、直流レベル検出回路
２５からなり、前記直流レベル検出回路２５はＡ／Ｄ変
換器２６、クロック再生回路２７、誤差信号生成回路２
８、積分器２９、Ｄ／Ａ変換器３０で構成されている。
【００１２】この回路ではアンテナ２１で受信されたＧ
ＭＳＫ変調波は検波器２２で検波された後減算器２３を
介してデータ判定回路２４及び直流レベル検出回路２５
にそれぞれ入力される。
ＭＳＫ変調波は検波器２２で検波された後減算器２３を
介してデータ判定回路２４及び直流レベル検出回路２５
にそれぞれ入力される。
【００１３】このときの検波信号のアイパターンは図１
８の(a) に示すようになる。図中ＶR は基準レベル、Ｖ
1 は第１の判定レベル、Ｖ2 は第２の判定レベル、Ｖs
は信号振幅量、Ｖi ，Ｖi-1 ，Ｖi+1 ，Ｖi-2 ，Ｖi+2
は各ビットにおける信号レベルである。
８の(a) に示すようになる。図中ＶR は基準レベル、Ｖ
1 は第１の判定レベル、Ｖ2 は第２の判定レベル、Ｖs
は信号振幅量、Ｖi ，Ｖi-1 ，Ｖi+1 ，Ｖi-2 ，Ｖi+2
は各ビットにおける信号レベルである。
【００１４】直流レベル検出回路２５に入力された検波
信号はＡ／Ｄ変換器２６によってデジタル信号に変換さ
れて誤差信号生成回路２８に入力される。この誤差信号
生成回路２８では以下の動作を行なう。すなわち信号レ
ベルＶ(i) がＶ1 ＜Ｖ(i) のときは補正量としてＶ(i)
−Ｖsを求める。またＶ2 ＜Ｖ(i) ＜Ｖ1 のときは補正
量としてＶ(i) を求め、Ｖ(i) ＜Ｖ2 のときは補正量と
してＶ(i) ＋Ｖs を求める。
信号はＡ／Ｄ変換器２６によってデジタル信号に変換さ
れて誤差信号生成回路２８に入力される。この誤差信号
生成回路２８では以下の動作を行なう。すなわち信号レ
ベルＶ(i) がＶ1 ＜Ｖ(i) のときは補正量としてＶ(i)
−Ｖsを求める。またＶ2 ＜Ｖ(i) ＜Ｖ1 のときは補正
量としてＶ(i) を求め、Ｖ(i) ＜Ｖ2 のときは補正量と
してＶ(i) ＋Ｖs を求める。
【００１５】このような補正量により信号レベルの中心
値に相当する量が得られる。この補正量から基準レベル
ＶR を引いたものを誤差信号生成回路２８の出力として
いる。
値に相当する量が得られる。この補正量から基準レベル
ＶR を引いたものを誤差信号生成回路２８の出力として
いる。
【００１６】誤差信号生成回路２８の出力は積分器２９
に入力されて積分され、さらにＤ／Ａ変換器３０により
アナログ信号に変換された後減算器２３に入力される。
減算器２３では検波信号からアナログ信号を減算する。
こうしてデータ判定回路２４は正確な基準直流レベルを
得てデータ判定を行なう。
に入力されて積分され、さらにＤ／Ａ変換器３０により
アナログ信号に変換された後減算器２３に入力される。
減算器２３では検波信号からアナログ信号を減算する。
こうしてデータ判定回路２４は正確な基準直流レベルを
得てデータ判定を行なう。
【００１７】
【発明が解決しようとする課題】しかし図１４及び図１
５に示すクロック再生方式では時間窓信号の示す予測時
間内に検波信号にノイズが重畳するとこれにより誤動作
を招く問題があった。すなわち図１９に示すように検波
信号にノイズａが重畳することによりアンドゲート１３
の出力が本来は時刻ｔで立上がるべきところ時刻ｔ′で
立上がってしまいずれが生じる。また図１６において検
波信号は時刻ｔB ′でゼロクロスしているのでアンドゲ
ート１３の出力も当然時刻ｔB ′で立上がっている。
５に示すクロック再生方式では時間窓信号の示す予測時
間内に検波信号にノイズが重畳するとこれにより誤動作
を招く問題があった。すなわち図１９に示すように検波
信号にノイズａが重畳することによりアンドゲート１３
の出力が本来は時刻ｔで立上がるべきところ時刻ｔ′で
立上がってしまいずれが生じる。また図１６において検
波信号は時刻ｔB ′でゼロクロスしているのでアンドゲ
ート１３の出力も当然時刻ｔB ′で立上がっている。
【００１８】しかしこのとき本来の正しいクロックタイ
ミング、すなわちデータの変化点は時刻ｔB である。こ
れはＧＭＳＫ変調波を周波数検波して得られた検波信号
においてはゼロクロスが必ずしもデータ変化点に完全に
一致していないために生じることである。
ミング、すなわちデータの変化点は時刻ｔB である。こ
れはＧＭＳＫ変調波を周波数検波して得られた検波信号
においてはゼロクロスが必ずしもデータ変化点に完全に
一致していないために生じることである。
【００１９】ＧＭＳＫ変調波を周波数検波したときの検
波信号のアイパターンを図２０に示しているが、この図
における各点Ａ，Ｂ，Ｂ′，Ｃ，Ｄは図１６の検波信号
の各点に対応している。図２０からも明らかなようにデ
ータの変化点はＢでありその時刻はｔB であるが、ゼロ
クロス点はＢ′である。そのためＢ′点をクロック位相
の制御情報とする従来方式ではアンドゲート１３の出力
の立上がりが本来の時刻ｔB ではなく時刻ｔB ′となり
誤動作を生じる。
波信号のアイパターンを図２０に示しているが、この図
における各点Ａ，Ｂ，Ｂ′，Ｃ，Ｄは図１６の検波信号
の各点に対応している。図２０からも明らかなようにデ
ータの変化点はＢでありその時刻はｔB であるが、ゼロ
クロス点はＢ′である。そのためＢ′点をクロック位相
の制御情報とする従来方式ではアンドゲート１３の出力
の立上がりが本来の時刻ｔB ではなく時刻ｔB ′となり
誤動作を生じる。
【００２０】また点Ｄのような場合はゼロクロス点とデ
ータ変化点が一致するため、点Ｂ′や点Ｄが頻繁に混在
する検波信号を受信すると再生クロックの位相が頻繁に
ゆれ、いわゆるジッタを生じ、不安定となる問題があっ
た。
ータ変化点が一致するため、点Ｂ′や点Ｄが頻繁に混在
する検波信号を受信すると再生クロックの位相が頻繁に
ゆれ、いわゆるジッタを生じ、不安定となる問題があっ
た。
【００２１】そこで本発明は、再生されるクロックと検
波信号の位相差を検出するのに最も適した検波信号波形
を受信したときのみ位相差を検出して再生クロックの発
生を制御することにより、ノイズに強く、位相ジッタの
少ない安定したクロックの再生ができる無線通信装置を
提供しようとするものである。
波信号の位相差を検出するのに最も適した検波信号波形
を受信したときのみ位相差を検出して再生クロックの発
生を制御することにより、ノイズに強く、位相ジッタの
少ない安定したクロックの再生ができる無線通信装置を
提供しようとするものである。
【００２２】また従来のクロック再生方式では、検波信
号が基準電圧をクロスする時刻を再生クロックの位相を
制御する基準としている。このため図１８の(a) のアイ
パターンで示すように、検波信号の中心レベルと基準電
圧ＶRが一致している場合は、再生クロックの位相が図
１８の(b) に示すようにずれていても検波信号が基準電
圧ＶR をクロス時刻ｔi と再生クロックの変化点ｔj と
の位相差θが求まり、その位相差を補正できる。
号が基準電圧をクロスする時刻を再生クロックの位相を
制御する基準としている。このため図１８の(a) のアイ
パターンで示すように、検波信号の中心レベルと基準電
圧ＶRが一致している場合は、再生クロックの位相が図
１８の(b) に示すようにずれていても検波信号が基準電
圧ＶR をクロス時刻ｔi と再生クロックの変化点ｔj と
の位相差θが求まり、その位相差を補正できる。
【００２３】しかし図２１の(a) のアイパターンで示す
ように、検波信号の中心レベルが何等かの理由で基準電
圧ＶR からずれてしまった場合は以下のような問題が発
生する。すなわち図２１の(a) に示すように検波信号の
中心レベルが高い方へドリフトした場合、検波信号が基
準電圧ＶR とクロスするのは点Ｂ1 あるいは点Ｄのよう
な箇所となる。もしこのときの再生クロックが図２１の
(b) に示すように本来正しいものであったとしても、こ
の場合検出されたゼロクロス点とは一致しないので点Ｄ
が検出されるとクロックの位相を進ませることになり、
また点Ｂ1 が検出されるとクロックの位相を遅らせるこ
とになり、誤った位相制御動作を行なってしまう問題が
あった。
ように、検波信号の中心レベルが何等かの理由で基準電
圧ＶR からずれてしまった場合は以下のような問題が発
生する。すなわち図２１の(a) に示すように検波信号の
中心レベルが高い方へドリフトした場合、検波信号が基
準電圧ＶR とクロスするのは点Ｂ1 あるいは点Ｄのよう
な箇所となる。もしこのときの再生クロックが図２１の
(b) に示すように本来正しいものであったとしても、こ
の場合検出されたゼロクロス点とは一致しないので点Ｄ
が検出されるとクロックの位相を進ませることになり、
また点Ｂ1 が検出されるとクロックの位相を遅らせるこ
とになり、誤った位相制御動作を行なってしまう問題が
あった。
【００２４】また図２１の(c) に示すように再生クロッ
クに位相のずれがある場合も同様に点Ｂ1 を通る波形の
ときには位相誤差θが検出されず、また点Ｄを通る波形
のときには誤った位相差θ′が検出され、これに基づい
て誤った位相制御動作を行なってしまう問題があった。
クに位相のずれがある場合も同様に点Ｂ1 を通る波形の
ときには位相誤差θが検出されず、また点Ｄを通る波形
のときには誤った位相差θ′が検出され、これに基づい
て誤った位相制御動作を行なってしまう問題があった。
【００２５】一方、図１７に示す直流レベルの補正を行
なうものでは以下のような問題があった。すなわちＶ
(i) ＞Ｖ1 のときの補正量をＶ(i) −Ｖs として求めて
いたが、ＧＭＳＫ変調波を周波数検波した波形は図１８
の(a) に示すように、Ｖ(i) ＞Ｖ1 となる点はＡ1 、Ａ
2 、Ａ3 の３つの場合があり、それぞれに対応する補正
量は、Ｖ(i) −Ｖs1、Ｖ(i) −Ｖs2、Ｖ(i) −Ｖs とな
る。従って補正量をＶ(i) −Ｖs のみとしたのでは点Ａ
1 、Ａ2 を通る波形の場合に補正に誤差を生じる。Ｖ
(i) ＜Ｖ2 のときも同様である。
なうものでは以下のような問題があった。すなわちＶ
(i) ＞Ｖ1 のときの補正量をＶ(i) −Ｖs として求めて
いたが、ＧＭＳＫ変調波を周波数検波した波形は図１８
の(a) に示すように、Ｖ(i) ＞Ｖ1 となる点はＡ1 、Ａ
2 、Ａ3 の３つの場合があり、それぞれに対応する補正
量は、Ｖ(i) −Ｖs1、Ｖ(i) −Ｖs2、Ｖ(i) −Ｖs とな
る。従って補正量をＶ(i) −Ｖs のみとしたのでは点Ａ
1 、Ａ2 を通る波形の場合に補正に誤差を生じる。Ｖ
(i) ＜Ｖ2 のときも同様である。
【００２６】また上述した補正量の誤差は再生クロック
信号に図１８の(b)に示すように位相ずれがない場合
で、再生クロック信号に図１８の(c) に示すような位相
のずれがあった場合はサンプリング値は例えば点Ｂ3 に
示すようになり、この場合の正しい補正量はＶ(i) −Ｖ
s3となる。もし補正量をＶ(i) −Ｖs 又はＶ(i) −Ｖs1
とした場合、実際には直流レベルがずれていないにも拘
らず、再生クロック信号の位相ずれのために誤った基準
直流レベルの補正を行なってしまうという問題があっ
た。
信号に図１８の(b)に示すように位相ずれがない場合
で、再生クロック信号に図１８の(c) に示すような位相
のずれがあった場合はサンプリング値は例えば点Ｂ3 に
示すようになり、この場合の正しい補正量はＶ(i) −Ｖ
s3となる。もし補正量をＶ(i) −Ｖs 又はＶ(i) −Ｖs1
とした場合、実際には直流レベルがずれていないにも拘
らず、再生クロック信号の位相ずれのために誤った基準
直流レベルの補正を行なってしまうという問題があっ
た。
【００２７】そこで本発明は、検波信号の中心レベルが
基準レベルからずれ、同時に再生クロックの位相がずれ
ている場合においても、基準レベルや識別閾値を正確に
補正でき、また再生クロック信号の位相についても正し
く補正でき、従って常に正しいデータ判定ができる無線
通信装置及びその装置の受信制御方式を提供しようとす
るものである。
基準レベルからずれ、同時に再生クロックの位相がずれ
ている場合においても、基準レベルや識別閾値を正確に
補正でき、また再生クロック信号の位相についても正し
く補正でき、従って常に正しいデータ判定ができる無線
通信装置及びその装置の受信制御方式を提供しようとす
るものである。
【００２８】
【課題を解決するための手段】請求項１対応の発明は、
ＧＭＳＫ変調波を受信し検波信号を得る検波器と、サン
プリングクロック信号を発生させるクロック信号発生器
と、このクロック信号発生器からのクロック信号のタイ
ミングで検波器からの検波信号をサンプリングするサン
プリング回路と、このサンプリング回路でサンプリング
された値を記憶するメモリと、このメモリのサンプリン
グ値に基づいて演算を行ない、クロック信号発生器の位
相制御を行なう位相制御信号を出力するとともに受信デ
ータ判定を行なう演算手段からなる無線通信装置におい
て、演算手段は、検波信号に対して直流レベルに対応す
る基準レベルＬDC並びに高レベルＬA と低レベルＬB の
２つの識別閾値を設定し、任意のタイミングｔn におけ
るサンプリング値Ｅn とタイミングｔn より１クロック
前のタイミングにおけるサンプリング値Ｅn-1 とタイミ
ングｔn より２クロック前のタイミングにおけるサンプ
リング値Ｅn-2 に対して、Ｅn-2 ＜ＬB でかつＬB ≦Ｅ
n-1≦ＬA でかつＬA ＜Ｅn が成立するときは、サンプ
リング値Ｅn-1 が基準レベルＬDCに対してＥn-1 ＜ＬDC
ならばクロック信号発生器を制御して再生されるクロッ
ク信号の位相を遅らせ、Ｅn-1 ＞ＬDCならばクロック信
号発生器を制御して再生されるクロック信号の位相を進
ませる位相制御信号を出力する第１の判定手段と、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、ＬA
＜Ｅn-2 でかつＬB ≦Ｅn-1≦ＬA でかつＥn ＜ＬB が
成立するときは、サンプリング値Ｅn-1 が基準レベルＬ
DCに対してＥn-1＜ＬDCならばクロック信号発生器を制
御して再生されるクロック信号の位相を進ませ、Ｅn-1
＞ＬDCならばクロック信号発生器を制御して再生される
クロック信号の位相を遅らせる位相制御信号を出力する
第２の判定手段を設けたものである。
ＧＭＳＫ変調波を受信し検波信号を得る検波器と、サン
プリングクロック信号を発生させるクロック信号発生器
と、このクロック信号発生器からのクロック信号のタイ
ミングで検波器からの検波信号をサンプリングするサン
プリング回路と、このサンプリング回路でサンプリング
された値を記憶するメモリと、このメモリのサンプリン
グ値に基づいて演算を行ない、クロック信号発生器の位
相制御を行なう位相制御信号を出力するとともに受信デ
ータ判定を行なう演算手段からなる無線通信装置におい
て、演算手段は、検波信号に対して直流レベルに対応す
る基準レベルＬDC並びに高レベルＬA と低レベルＬB の
２つの識別閾値を設定し、任意のタイミングｔn におけ
るサンプリング値Ｅn とタイミングｔn より１クロック
前のタイミングにおけるサンプリング値Ｅn-1 とタイミ
ングｔn より２クロック前のタイミングにおけるサンプ
リング値Ｅn-2 に対して、Ｅn-2 ＜ＬB でかつＬB ≦Ｅ
n-1≦ＬA でかつＬA ＜Ｅn が成立するときは、サンプ
リング値Ｅn-1 が基準レベルＬDCに対してＥn-1 ＜ＬDC
ならばクロック信号発生器を制御して再生されるクロッ
ク信号の位相を遅らせ、Ｅn-1 ＞ＬDCならばクロック信
号発生器を制御して再生されるクロック信号の位相を進
ませる位相制御信号を出力する第１の判定手段と、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、ＬA
＜Ｅn-2 でかつＬB ≦Ｅn-1≦ＬA でかつＥn ＜ＬB が
成立するときは、サンプリング値Ｅn-1 が基準レベルＬ
DCに対してＥn-1＜ＬDCならばクロック信号発生器を制
御して再生されるクロック信号の位相を進ませ、Ｅn-1
＞ＬDCならばクロック信号発生器を制御して再生される
クロック信号の位相を遅らせる位相制御信号を出力する
第２の判定手段を設けたものである。
【００２９】請求項２対応の発明は、演算手段に、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立する毎にサンプリング値Ｅn-1 を制御情報値として
メモリに記憶する第１の記憶処理手段と、メモリに記憶
された制御情報値の最新値を含め予め設定された規定回
数前までの制御情報値の平均値Ｅxを求め、この平均値
Ｅx が基準レベルＬDCに対してＥx ＜ＬDCならばクロッ
ク信号発生器を制御して再生されるクロック信号の位相
を遅らせ、Ｅx ＞ＬDCならばクロック信号発生器を制御
して再生されるクロック信号の位相を進ませる位相制御
信号を出力する第１の判定手段と、任意のタイミングｔ
n におけるサンプリング値Ｅn とタイミングｔn より１
クロック前のタイミングにおけるサンプリング値Ｅn-1
とタイミングｔn より２クロック前のタイミングにおけ
るサンプリング値Ｅn-2 に対して、ＬA ＜Ｅn-2 でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成立する毎にサ
ンプリング値Ｅn-1を制御情報値としてメモリに記憶す
る第２の記憶処理手段と、メモリに記憶された制御情報
値の最新値を含め予め設定された規定回数前までの制御
情報値の平均値Ｅy を求め、この平均値Ｅy が基準レベ
ルＬDCに対してＥy ＜ＬDCならばクロック信号発生器を
制御して再生されるクロック信号の位相を進ませ、Ｅy
＞ＬDCならばクロック信号発生器を制御して再生される
クロック信号の位相を遅らせる位相制御信号を出力する
第２の判定手段を設けたものである。
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立する毎にサンプリング値Ｅn-1 を制御情報値として
メモリに記憶する第１の記憶処理手段と、メモリに記憶
された制御情報値の最新値を含め予め設定された規定回
数前までの制御情報値の平均値Ｅxを求め、この平均値
Ｅx が基準レベルＬDCに対してＥx ＜ＬDCならばクロッ
ク信号発生器を制御して再生されるクロック信号の位相
を遅らせ、Ｅx ＞ＬDCならばクロック信号発生器を制御
して再生されるクロック信号の位相を進ませる位相制御
信号を出力する第１の判定手段と、任意のタイミングｔ
n におけるサンプリング値Ｅn とタイミングｔn より１
クロック前のタイミングにおけるサンプリング値Ｅn-1
とタイミングｔn より２クロック前のタイミングにおけ
るサンプリング値Ｅn-2 に対して、ＬA ＜Ｅn-2 でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成立する毎にサ
ンプリング値Ｅn-1を制御情報値としてメモリに記憶す
る第２の記憶処理手段と、メモリに記憶された制御情報
値の最新値を含め予め設定された規定回数前までの制御
情報値の平均値Ｅy を求め、この平均値Ｅy が基準レベ
ルＬDCに対してＥy ＜ＬDCならばクロック信号発生器を
制御して再生されるクロック信号の位相を進ませ、Ｅy
＞ＬDCならばクロック信号発生器を制御して再生される
クロック信号の位相を遅らせる位相制御信号を出力する
第２の判定手段を設けたものである。
【００３０】請求項３対応の発明は、演算手段に、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正する補正手段を設けたものである。
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正する補正手段を設けたものである。
【００３１】請求項４対応の発明は、演算手段に、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正する補正手段と、条件１の下でＥ1n-1
＜ＬDCが成立するとともに条件２の下でＬDC＜Ｅ2n-1が
成立するときクロック信号発生器を制御して再生される
クロック信号の位相を遅らせる位相制御信号を出力する
判定手段を設けたものである。
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正する補正手段と、条件１の下でＥ1n-1
＜ＬDCが成立するとともに条件２の下でＬDC＜Ｅ2n-1が
成立するときクロック信号発生器を制御して再生される
クロック信号の位相を遅らせる位相制御信号を出力する
判定手段を設けたものである。
【００３２】請求項５対応の発明は、演算手段に、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正する補正手段と、条件１の下でＬDC＜
Ｅ1n-1が成立するとともに条件２の下でＥ2n-1＜ＬDCが
成立するときクロック信号発生器を制御して再生される
クロック信号の位相を進ませる位相制御信号を出力する
判定手段を設けたものである。
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正する補正手段と、条件１の下でＬDC＜
Ｅ1n-1が成立するとともに条件２の下でＥ2n-1＜ＬDCが
成立するときクロック信号発生器を制御して再生される
クロック信号の位相を進ませる位相制御信号を出力する
判定手段を設けたものである。
【００３３】請求項６対応の発明は、演算手段に、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正するとともにその補正量と同量だけ識
別閾値ＬA とＬB を補正する補正手段を設けたものであ
る。
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正するとともにその補正量と同量だけ識
別閾値ＬA とＬB を補正する補正手段を設けたものであ
る。
【００３４】請求項７対応の発明は、演算手段に、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1との平均値に基
準レベルＬDCが一致するよう補正する補正手段を設けた
ものである。
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1との平均値に基
準レベルＬDCが一致するよう補正する補正手段を設けた
ものである。
【００３５】請求項８対応の発明は、演算手段に、任意
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正するとともにその補正量と同量だけ受
信データ判定のための識別閾値を補正する補正手段を設
けたものである。
のタイミングｔn におけるサンプリング値Ｅn とタイミ
ングｔn より１クロック前のタイミングにおけるサンプ
リング値Ｅn-1 とタイミングｔn より２クロック前のタ
イミングにおけるサンプリング値Ｅn-2 に対して、Ｅn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅnが
成立するとき条件１成立を判断する手段と、またＬA ＜
Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成
立するとき条件２成立を判断する手段と、条件１成立時
のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1とし
たとき、条件１の下でＥ1n-1＜ＬDCが成立するとともに
条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１の下
でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ2n-1
≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ1n-1
が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成立す
るとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて基準
レベルＬDCを補正するとともにその補正量と同量だけ受
信データ判定のための識別閾値を補正する補正手段を設
けたものである。
【００３６】請求項９対応の発明は、受信したＧＭＳＫ
変調波を周波数検波して得られる検波信号をクロック信
号発生器からのクロック信号によりサンプリングしてク
ロック信号発生器の位相制御を行なうとともに受信デー
タ判定を行なう無線通信装置の受信制御方式において、
検波信号に対して直流レベルに対応する基準レベルＬDC
並びに高レベルＬA と低レベルＬB の２つの識別閾値を
設定し、クロック信号発生器からのクロック信号のタイ
ミングで検波信号をサンプリングして記憶し、任意のタ
イミングｔn におけるサンプリング値Ｅn とタイミング
ｔn より１クロック前のタイミングにおけるサンプリン
グ値Ｅn-1 とタイミングｔn より２クロック前のタイミ
ングにおけるサンプリング値Ｅn-2 に対して、Ｅn-2 ＜
ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立
するときを条件１とし、またＬA＜Ｅn-2 でかつＬB ≦
Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成立するときを条件２
とし、条件１成立時のＥn-1 をＥ1n-1、条件２成立時の
Ｅn-1 をＥ2n-1としたとき、条件１の下でサンプリング
値Ｅ1n-1が基準レベルＬDCと一致しないか、又は条件２
の下でサンプリング値Ｅ2n-1が基準レベルＬDCと一致し
ないとき、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基
準レベルＬDCが一致するよう補正することにある。
変調波を周波数検波して得られる検波信号をクロック信
号発生器からのクロック信号によりサンプリングしてク
ロック信号発生器の位相制御を行なうとともに受信デー
タ判定を行なう無線通信装置の受信制御方式において、
検波信号に対して直流レベルに対応する基準レベルＬDC
並びに高レベルＬA と低レベルＬB の２つの識別閾値を
設定し、クロック信号発生器からのクロック信号のタイ
ミングで検波信号をサンプリングして記憶し、任意のタ
イミングｔn におけるサンプリング値Ｅn とタイミング
ｔn より１クロック前のタイミングにおけるサンプリン
グ値Ｅn-1 とタイミングｔn より２クロック前のタイミ
ングにおけるサンプリング値Ｅn-2 に対して、Ｅn-2 ＜
ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立
するときを条件１とし、またＬA＜Ｅn-2 でかつＬB ≦
Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成立するときを条件２
とし、条件１成立時のＥn-1 をＥ1n-1、条件２成立時の
Ｅn-1 をＥ2n-1としたとき、条件１の下でサンプリング
値Ｅ1n-1が基準レベルＬDCと一致しないか、又は条件２
の下でサンプリング値Ｅ2n-1が基準レベルＬDCと一致し
ないとき、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基
準レベルＬDCが一致するよう補正することにある。
【００３７】請求項１０対応の発明は、任意のタイミン
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて条件１の下でＥ1n-1＜ＬDCが成立するとともに条件
２の下でＬDC＜Ｅ2n-1が成立するときクロック信号発生
器を制御して再生されるクロック信号の位相を遅らせる
位相制御信号を出力することにある。
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて条件１の下でＥ1n-1＜ＬDCが成立するとともに条件
２の下でＬDC＜Ｅ2n-1が成立するときクロック信号発生
器を制御して再生されるクロック信号の位相を遅らせる
位相制御信号を出力することにある。
【００３８】請求項１１対応の発明は、任意のタイミン
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて条件１の下でＬDC＜Ｅ1n-1が成立するとともに条件
２の下でＥ2n-1＜ＬDCが成立するときクロック信号発生
器を制御して再生されるクロック信号の位相を進ませる
位相制御信号を出力することにある。
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて条件１の下でＬDC＜Ｅ1n-1が成立するとともに条件
２の下でＥ2n-1＜ＬDCが成立するときクロック信号発生
器を制御して再生されるクロック信号の位相を進ませる
位相制御信号を出力することにある。
【００３９】請求項１２対応の発明は、任意のタイミン
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて基準レベルＬDCの補正量と同量だけ識別閾値ＬA と
ＬB を補正することにある。
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて基準レベルＬDCの補正量と同量だけ識別閾値ＬA と
ＬB を補正することにある。
【００４０】請求項１３対応の発明は、任意のタイミン
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて基準レベルＬDCの補正量と同量だけ受信データ判定
のための識別閾値を補正することにある。
グｔn におけるサンプリング値Ｅnとタイミングｔn よ
り１クロック前のタイミングにおけるサンプリング値Ｅ
n-1とタイミングｔn より２クロック前のタイミングに
おけるサンプリング値Ｅn-2に対して、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立すると
きを条件１とし、またＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1
≦ＬA でかつＥn ＜ＬB が成立するときを条件２とし、
条件１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1
をＥ2n-1としたとき、条件１の下でサンプリング値Ｅ1n
-1が基準レベルＬDCと一致しないか、又は条件２の下で
サンプリング値Ｅ2n-1が基準レベルＬDCと一致しないと
き、サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベ
ルＬDCが一致するよう補正するとともにその補正後にお
いて基準レベルＬDCの補正量と同量だけ受信データ判定
のための識別閾値を補正することにある。
【００４１】
【作用】基準レベルＬDC並びに識別閾値ＬA ，ＬB 等は
予め設定しておくか、又は伝送すべきデータに先立って
ダミーデータを付加し、このダミーデータの受信信号レ
ベルより求めて設定するなど、通信の開始時点では基準
レベルＬDCと検波信号の中心レベルが一致するよう設定
されている。
予め設定しておくか、又は伝送すべきデータに先立って
ダミーデータを付加し、このダミーデータの受信信号レ
ベルより求めて設定するなど、通信の開始時点では基準
レベルＬDCと検波信号の中心レベルが一致するよう設定
されている。
【００４２】図１においてデータ変化点に相当する点は
アイパターン上の点ＥR になる。従って時刻ｔR におい
てサンプリングが行われるようにクロックの制御が行わ
れるとクロック信号の同期が得られる。
アイパターン上の点ＥR になる。従って時刻ｔR におい
てサンプリングが行われるようにクロックの制御が行わ
れるとクロック信号の同期が得られる。
【００４３】今時刻ｔn ，ｔn-1 ，ｔn-2 において、点
Ｅn ，Ｅn-1 ，Ｅn-2 のサンプリング値が得られたとす
る。このとき高レベルＬA 、低レベルＬB に対してＥn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の
条件１が成立する。そして検波信号の直流レベルＬDCに
対してＥn-1 ＞ＬDCであるので再生されるクロック信号
の位相を進めるようにクロック信号発生器を制御する。
すなわちサンプリング値Ｅn-1がデータ変化点ＥR に一
致するように位相制御する。これによりサンプリング用
のクロック信号の位相はｔn-1 からｔR に近づき正しい
同期動作が行われるようになる。また図２においてデー
タ変化点に相当する点はアイパターン上の点Ｅl-1 にな
る。
Ｅn ，Ｅn-1 ，Ｅn-2 のサンプリング値が得られたとす
る。このとき高レベルＬA 、低レベルＬB に対してＥn-
2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の
条件１が成立する。そして検波信号の直流レベルＬDCに
対してＥn-1 ＞ＬDCであるので再生されるクロック信号
の位相を進めるようにクロック信号発生器を制御する。
すなわちサンプリング値Ｅn-1がデータ変化点ＥR に一
致するように位相制御する。これによりサンプリング用
のクロック信号の位相はｔn-1 からｔR に近づき正しい
同期動作が行われるようになる。また図２においてデー
タ変化点に相当する点はアイパターン上の点Ｅl-1 にな
る。
【００４４】今時刻ｔl ，ｔl-1 ，ｔl-2 において、点
Ｅl ，Ｅl-1 ，Ｅl-2 のサンプリング値が得られたとす
る。このとき高レベルＬA 、低レベルＬB に対してＥl-
2 ＜ＬB でかつＬB ≦Ｅl-1 ≦ＬA でかつＬA ＜Ｅl の
条件１が成立する。しかしこのときは検波信号の直流レ
ベルＬDCに対してＥl-1 ＝ＬDCであるので再生されるク
ロック信号の位相制御は行われない。このようにクロッ
ク位相がデータ変化点に一致したときはその位相を保持
するよう作用し同期を保持する。
Ｅl ，Ｅl-1 ，Ｅl-2 のサンプリング値が得られたとす
る。このとき高レベルＬA 、低レベルＬB に対してＥl-
2 ＜ＬB でかつＬB ≦Ｅl-1 ≦ＬA でかつＬA ＜Ｅl の
条件１が成立する。しかしこのときは検波信号の直流レ
ベルＬDCに対してＥl-1 ＝ＬDCであるので再生されるク
ロック信号の位相制御は行われない。このようにクロッ
ク位相がデータ変化点に一致したときはその位相を保持
するよう作用し同期を保持する。
【００４５】また時刻ｔl ，ｔl-1 ，ｔl-2 において、
点Ｅl ′，Ｅl-1 ，Ｅl-2 ′のサンプリング値が得られ
たとする。このとき高レベルＬA 、低レベルＬB に対し
てＥl-2 ′＞ＬA でかつＬB ≦Ｅl-1 ≦ＬA でかつＬB
＞Ｅl ′の条件２が成立する。しかしこのときも検波信
号の直流レベルＬDCに対してＥl-1 ＝ＬDCとなるので再
生されるクロック信号の位相制御は行われない。
点Ｅl ′，Ｅl-1 ，Ｅl-2 ′のサンプリング値が得られ
たとする。このとき高レベルＬA 、低レベルＬB に対し
てＥl-2 ′＞ＬA でかつＬB ≦Ｅl-1 ≦ＬA でかつＬB
＞Ｅl ′の条件２が成立する。しかしこのときも検波信
号の直流レベルＬDCに対してＥl-1 ＝ＬDCとなるので再
生されるクロック信号の位相制御は行われない。
【００４６】このように請求項１対応の発明においては
全てのゼロクロスとクロック信号の位相を比較するので
はなく、検波信号波形が条件１又は条件２を満たす波形
であったときのみクロック位相のずれをチェックし、位
相補正するように作用する。
全てのゼロクロスとクロック信号の位相を比較するので
はなく、検波信号波形が条件１又は条件２を満たす波形
であったときのみクロック位相のずれをチェックし、位
相補正するように作用する。
【００４７】条件１を満たす波形は図２のアイパターン
上ではＥm-1 ，Ｅl-1 ，Ｅm の３点全てを通る波形とな
る。また条件２を満たす波形は図２のアイパターン上で
はＥm-1 ′，Ｅl-1 ，Ｅm ′の３点全てを通る波形とな
る。
上ではＥm-1 ，Ｅl-1 ，Ｅm の３点全てを通る波形とな
る。また条件２を満たす波形は図２のアイパターン上で
はＥm-1 ′，Ｅl-1 ，Ｅm ′の３点全てを通る波形とな
る。
【００４８】従ってこのような波形が現れたときにのみ
時刻ｔm-1 からｔm の間に発生したクロックタイミング
ｔn-1 においてサンプリングを行う。そしてこのときの
サンプリング値Ｅn-1 がＬDCに一致するように、すなわ
ちＥn-1 がＥl-1 に一致するように位相制御を行うこと
により、クロック信号の同期を図る。従って図２にＡ
点、Ｂ′点、Ｂ点、Ｃ点（Ｅｍ′点）を通るようなゼロ
クロス点がずれるような波形の場合は位相補正を行わな
いように作用する。
時刻ｔm-1 からｔm の間に発生したクロックタイミング
ｔn-1 においてサンプリングを行う。そしてこのときの
サンプリング値Ｅn-1 がＬDCに一致するように、すなわ
ちＥn-1 がＥl-1 に一致するように位相制御を行うこと
により、クロック信号の同期を図る。従って図２にＡ
点、Ｂ′点、Ｂ点、Ｃ点（Ｅｍ′点）を通るようなゼロ
クロス点がずれるような波形の場合は位相補正を行わな
いように作用する。
【００４９】また請求項２対応の発明においては、条件
１又は条件２が成立する毎にクロック位相の制御を行わ
ずに条件１又は条件２が成立する毎にサンプリングを行
い、このサンプリングの何回分か平均した値を用いてク
ロック位相の制御を行う。これにより単発的に発生する
ノイズやランダムに発生するノイズによる影響を小さく
することが可能となる。
１又は条件２が成立する毎にクロック位相の制御を行わ
ずに条件１又は条件２が成立する毎にサンプリングを行
い、このサンプリングの何回分か平均した値を用いてク
ロック位相の制御を行う。これにより単発的に発生する
ノイズやランダムに発生するノイズによる影響を小さく
することが可能となる。
【００５０】検波信号レベルにドリフトが無く、再生ク
ロックに位相ずれが生じた場合の検波信号のアイパター
ンと再生クロックの関係は図３に示すようになる。ここ
で再生クロックが図３の(c) に示すように進み位相であ
った場合には基準レベルＬDCの補正は行われない。しか
しこのときは再生クロックの位相が遅くなる制御が行わ
れ再生クロックの位相は図３の(b) の状態に近づく。ま
た再生クロックが図３の(d) に示すように遅れ位相であ
った場合にも同様に基準レベルＬDCの補正は行われな
い。しかしこのときは再生クロックの位相が早くなる制
御が行われ再生クロックの位相は図３の(b) の状態に近
づく。
ロックに位相ずれが生じた場合の検波信号のアイパター
ンと再生クロックの関係は図３に示すようになる。ここ
で再生クロックが図３の(c) に示すように進み位相であ
った場合には基準レベルＬDCの補正は行われない。しか
しこのときは再生クロックの位相が遅くなる制御が行わ
れ再生クロックの位相は図３の(b) の状態に近づく。ま
た再生クロックが図３の(d) に示すように遅れ位相であ
った場合にも同様に基準レベルＬDCの補正は行われな
い。しかしこのときは再生クロックの位相が早くなる制
御が行われ再生クロックの位相は図３の(b) の状態に近
づく。
【００５１】検波信号レベルにドリフトが生じた場合の
検波信号のアイパターンと基準レベルＬDC、識別閾値Ｌ
A ，ＬB との関係は図４乃至図７の(a) に示すようにな
る。そして図４及び図５は検波信号レベルが基準レベル
ＬDCに対してマイナス側へドリフトした場合を示し、図
６及び図７は検波信号レベルが基準レベルＬDCに対して
プラス側へドリフトした場合を示し、かつ図４及び図６
は再生クロックの位相が進んだ場合を示し、図５及び図
７は再生クロックの位相が遅れた場合を示している。
検波信号のアイパターンと基準レベルＬDC、識別閾値Ｌ
A ，ＬB との関係は図４乃至図７の(a) に示すようにな
る。そして図４及び図５は検波信号レベルが基準レベル
ＬDCに対してマイナス側へドリフトした場合を示し、図
６及び図７は検波信号レベルが基準レベルＬDCに対して
プラス側へドリフトした場合を示し、かつ図４及び図６
は再生クロックの位相が進んだ場合を示し、図５及び図
７は再生クロックの位相が遅れた場合を示している。
【００５２】検波信号レベルにドリフトが生じ、再生ク
ロックに位相のずれがないときの再生クロックは、例え
ば図４の(b) に示すようになる。この場合Ｅ1n-1＝Ａ＜
ＬDC、Ｅ2n-1＝Ａ＜ＬDCとなり、基準レベルＬDCは点Ａ
に一致するように補正される。この補正は図４の(b) は
検波信号レベルがマイナス側にドリフトした場合である
が図６の(b) に示すように検波信号レベルがプラス側に
ドリフトした場合も同様にして補正される。検波信号レ
ベルにドリフトが生じ、さらに再生クロックも位相にず
れが生じているときの再生クロックは、例えば図４の
(c)(d)(e)に示すようになる。
ロックに位相のずれがないときの再生クロックは、例え
ば図４の(b) に示すようになる。この場合Ｅ1n-1＝Ａ＜
ＬDC、Ｅ2n-1＝Ａ＜ＬDCとなり、基準レベルＬDCは点Ａ
に一致するように補正される。この補正は図４の(b) は
検波信号レベルがマイナス側にドリフトした場合である
が図６の(b) に示すように検波信号レベルがプラス側に
ドリフトした場合も同様にして補正される。検波信号レ
ベルにドリフトが生じ、さらに再生クロックも位相にず
れが生じているときの再生クロックは、例えば図４の
(c)(d)(e)に示すようになる。
【００５３】図４の(c) の場合は、Ｅ1n-1＝Ｄ11＜ＬD
C、Ｅ2n-1＝Ｄ12＜ＬDCであり、かつＥ1n-1≠Ｅ2n-1で
あるから、基準レベルＬDCがＥ1n-1とＥ2n-1の平均値、
すなわち点Ｄ11とＤ12の中央のレベルに一致するように
補正される。点Ｄ11とＤ12の中央のレベルは検波信号レ
ベルの中央に等しいから、検波信号のドリフトの補正は
終了する。この時点で検波信号レベルのドリフトがなく
なり、再生クロックの位相ずれ（進み位相）のみとなる
ため図３の(c) の状態と同じになる。従ってここからは
再生クロックの位相補正が行われる。
C、Ｅ2n-1＝Ｄ12＜ＬDCであり、かつＥ1n-1≠Ｅ2n-1で
あるから、基準レベルＬDCがＥ1n-1とＥ2n-1の平均値、
すなわち点Ｄ11とＤ12の中央のレベルに一致するように
補正される。点Ｄ11とＤ12の中央のレベルは検波信号レ
ベルの中央に等しいから、検波信号のドリフトの補正は
終了する。この時点で検波信号レベルのドリフトがなく
なり、再生クロックの位相ずれ（進み位相）のみとなる
ため図３の(c) の状態と同じになる。従ってここからは
再生クロックの位相補正が行われる。
【００５４】図４の(d) の場合は、Ｅ1n-1＝Ｄ21＜ＬD
C、Ｅ2n-1＝Ｄ22＝ＬDCであり、かつＥ1n-1≠Ｅ2n-1で
あるから、図４の(c) の場合と同じ制御が行われる。そ
の結果基準レベルＬDCの補正と再生クロックの位相の補
正が行われる。
C、Ｅ2n-1＝Ｄ22＝ＬDCであり、かつＥ1n-1≠Ｅ2n-1で
あるから、図４の(c) の場合と同じ制御が行われる。そ
の結果基準レベルＬDCの補正と再生クロックの位相の補
正が行われる。
【００５５】図４の(e) の場合は、Ｅ1n-1＝Ｄ31＜ＬD
C、Ｅ2n-1＝Ｄ32＞ＬDCとなるので、先ず再生クロック
の位相を遅らせる制御を行なう。そして再生クロックを
遅らせて行くと図４の(c) 又は(d) の状態となる。しか
してこの状態からは上述した制御と同様の制御が行われ
て基準レベルＬDCの補正と再生クロックの位相の補正が
行われる。
C、Ｅ2n-1＝Ｄ32＞ＬDCとなるので、先ず再生クロック
の位相を遅らせる制御を行なう。そして再生クロックを
遅らせて行くと図４の(c) 又は(d) の状態となる。しか
してこの状態からは上述した制御と同様の制御が行われ
て基準レベルＬDCの補正と再生クロックの位相の補正が
行われる。
【００５６】以上は図４について述べたが、図５（検波
信号レベルがマイナス側にドリフトして再生クロックが
遅れている場合）、図６（検波信号レベルがプラス側に
ドリフトして再生クロックが進んでいる場合）、図７
（検波信号レベルがプラス側にドリフトして再生クロッ
クが遅れている場合）においても同様の制御が行われ
る。
信号レベルがマイナス側にドリフトして再生クロックが
遅れている場合）、図６（検波信号レベルがプラス側に
ドリフトして再生クロックが進んでいる場合）、図７
（検波信号レベルがプラス側にドリフトして再生クロッ
クが遅れている場合）においても同様の制御が行われ
る。
【００５７】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００５８】図８に示すようにアンテナ３１で受信され
たＧＭＳＫ変調信号は周波数検波器３２によって検波さ
れた後検波信号としてサンプルホールド回路３３に供給
されている。このサンプルホールド回路３３に入力され
た検波信号はクロック信号発生器３４からの再生クロッ
ク信号のタイミングでサンプリングされ、さらにＡ／Ｄ
（アナログ／デジタル）変換器３５でデジタルデータに
変換された後、マイクロコンピュータ３６に取り込まれ
るようになっている。
たＧＭＳＫ変調信号は周波数検波器３２によって検波さ
れた後検波信号としてサンプルホールド回路３３に供給
されている。このサンプルホールド回路３３に入力され
た検波信号はクロック信号発生器３４からの再生クロッ
ク信号のタイミングでサンプリングされ、さらにＡ／Ｄ
（アナログ／デジタル）変換器３５でデジタルデータに
変換された後、マイクロコンピュータ３６に取り込まれ
るようになっている。
【００５９】前記マイクロコンピュータ３６はメモリ３
７を制御し、そのメモリ３７に前記検波器３２やＡ／Ｄ
変換器３５などの回路特性から予め基準レベルＬDC、識
別閾値ＬA ，ＬB を設定する。又はデータに先立って送
信されるダミーデータを受信し、そのダミーデータから
基準レベルＬDC、識別閾値ＬA ，ＬB を計算して求め、
その結果を前記メモリ３７に予め設定する。
７を制御し、そのメモリ３７に前記検波器３２やＡ／Ｄ
変換器３５などの回路特性から予め基準レベルＬDC、識
別閾値ＬA ，ＬB を設定する。又はデータに先立って送
信されるダミーデータを受信し、そのダミーデータから
基準レベルＬDC、識別閾値ＬA ，ＬB を計算して求め、
その結果を前記メモリ３７に予め設定する。
【００６０】前記マイクロコンピュータ３６は前記メモ
リ３７を制御しつつ図９に示す判定処理を行うように設
定されている。すなわちデータのサンプリングタイミン
グになるとデータＥn をサンプリングする。そして予め
設定された高レベルＬA 、低レベルＬB に対してＥn-2
＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条
件１が成立するか否かをチェックし、この条件１が成立
しなければ続いてＬA＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA
でかつＥn ＜ＬB の条件２が成立するか否かをチェッ
クする。この条件２も成立しなければデータＥn-1 をデ
ータＥn-2 とし、データＥn をデータＥn-1 とする。そ
して再度データのサンプリングタイミングに待機する。
リ３７を制御しつつ図９に示す判定処理を行うように設
定されている。すなわちデータのサンプリングタイミン
グになるとデータＥn をサンプリングする。そして予め
設定された高レベルＬA 、低レベルＬB に対してＥn-2
＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条
件１が成立するか否かをチェックし、この条件１が成立
しなければ続いてＬA＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA
でかつＥn ＜ＬB の条件２が成立するか否かをチェッ
クする。この条件２も成立しなければデータＥn-1 をデ
ータＥn-2 とし、データＥn をデータＥn-1 とする。そ
して再度データのサンプリングタイミングに待機する。
【００６１】また前記においてＥn-2 ＜ＬB でかつＬB
≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１が成立すると
続いて検波信号の直流レベルＬDCに対してＥn-1 ＜ＬDC
か否かをチェックし、Ｅn-1 ＜ＬDCで無ければ続いてＥ
n-1＞ＬDCか否かをチェックする。そしてＥn-1 ＞ＬDC
で無ければＥn-1 ＝ＬDCと判断しデータＥn-1 をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１が成立すると
続いて検波信号の直流レベルＬDCに対してＥn-1 ＜ＬDC
か否かをチェックし、Ｅn-1 ＜ＬDCで無ければ続いてＥ
n-1＞ＬDCか否かをチェックする。そしてＥn-1 ＞ＬDC
で無ければＥn-1 ＝ＬDCと判断しデータＥn-1 をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
【００６２】またＥn-1 ＜ＬDCであれば後退信号Ｓ2 を
前記クロック信号発生器３４の位相制御回路３８に出力
する。またＥn-1 ＞ＬDCであれば前進信号Ｓ1 を前記ク
ロック信号発生器３４の位相制御回路３８に出力する。
そしてデータＥn-1 をデータＥn-2 とし、データＥn を
データＥn-1 とする。そして再度データのサンプリング
タイミングに待機する。
前記クロック信号発生器３４の位相制御回路３８に出力
する。またＥn-1 ＞ＬDCであれば前進信号Ｓ1 を前記ク
ロック信号発生器３４の位相制御回路３８に出力する。
そしてデータＥn-1 をデータＥn-2 とし、データＥn を
データＥn-1 とする。そして再度データのサンプリング
タイミングに待機する。
【００６３】また前記においてＬA ＜Ｅn-2 でかつＬB
≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB の条件２が成立すると
続いて検波信号の直流レベルＬDCに対してＥn-1 ＜ＬDC
か否かをチェックし、Ｅn-1 ＜ＬDCで無ければ続いてＥ
n-1＞ＬDCか否かをチェックする。そしてＥn-1 ＞ＬDC
で無ければＥn-1 ＝ＬDCと判断しデータＥn-1 をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB の条件２が成立すると
続いて検波信号の直流レベルＬDCに対してＥn-1 ＜ＬDC
か否かをチェックし、Ｅn-1 ＜ＬDCで無ければ続いてＥ
n-1＞ＬDCか否かをチェックする。そしてＥn-1 ＞ＬDC
で無ければＥn-1 ＝ＬDCと判断しデータＥn-1 をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
【００６４】またＥn-1 ＜ＬDCであれば前進信号Ｓ1 を
前記クロック信号発生器３４の位相制御回路３８に出力
する。またＥn-1 ＞ＬDCであれば後退信号Ｓ2 を前記ク
ロック信号発生器３４の位相制御回路３８に出力する。
そしてデータＥn-1 をデータＥn-2 とし、データＥn を
データＥn-1 とする。そして再度データのサンプリング
タイミングに待機する。
前記クロック信号発生器３４の位相制御回路３８に出力
する。またＥn-1 ＞ＬDCであれば後退信号Ｓ2 を前記ク
ロック信号発生器３４の位相制御回路３８に出力する。
そしてデータＥn-1 をデータＥn-2 とし、データＥn を
データＥn-1 とする。そして再度データのサンプリング
タイミングに待機する。
【００６５】前記クロック信号発生器３４の位相制御回
路３８は固定発振器３９から再生すべきクロック信号の
Ｎ倍の周波数のクロックパルスを受け、そのパルス信号
を前記マイクロコンピュータ３６からの前進信号Ｓ1 又
は後退信号Ｓ2 に応じて制御する。すなわち前進信号Ｓ
1 のときにはパルス信号に一部パルスを挿入し、また後
退信号Ｓ2 のときにはパルス信号の一部を除去する。
路３８は固定発振器３９から再生すべきクロック信号の
Ｎ倍の周波数のクロックパルスを受け、そのパルス信号
を前記マイクロコンピュータ３６からの前進信号Ｓ1 又
は後退信号Ｓ2 に応じて制御する。すなわち前進信号Ｓ
1 のときにはパルス信号に一部パルスを挿入し、また後
退信号Ｓ2 のときにはパルス信号の一部を除去する。
【００６６】前記クロック信号発生器３４は前記位相制
御回路３８からのパルス信号を分周器４０において１／
Ｎの周波数に分周し再生クロック信号を送出するように
なっている。
御回路３８からのパルス信号を分周器４０において１／
Ｎの周波数に分周し再生クロック信号を送出するように
なっている。
【００６７】このような構成の本実施例においては、マ
イクロコンピュータ３６はＡ／Ｄ変換器３５から検波信
号のデジタルデータＥn を取り込むと、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１が成
立するか否かをチェックし、この条件１が成立しなけれ
ば続いてＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつ
Ｅn ＜ＬB の条件２が成立するか否かをチェックする。
イクロコンピュータ３６はＡ／Ｄ変換器３５から検波信
号のデジタルデータＥn を取り込むと、Ｅn-2 ＜ＬB で
かつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１が成
立するか否かをチェックし、この条件１が成立しなけれ
ば続いてＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつ
Ｅn ＜ＬB の条件２が成立するか否かをチェックする。
【００６８】もし条件１が成立すると続いて検波信号の
直流レベルＬDCに対してＥn-1 ＜ＬDCか否かをチェック
する。そしてＥn-1 ＜ＬDCであれば再生クロックの位相
が進んでいると判断し後退信号Ｓ2 を位相制御回路３８
に出力する。またＥn-1 ＞ＬDCであれば再生クロックの
位相が遅れていると判断し前進信号Ｓ1 を位相制御回路
３８に出力する。さらにＥn-1 ＝ＬDCであれば再生クロ
ックの位相が正常であると判断し位相制御回路３８への
信号出力は行わない。
直流レベルＬDCに対してＥn-1 ＜ＬDCか否かをチェック
する。そしてＥn-1 ＜ＬDCであれば再生クロックの位相
が進んでいると判断し後退信号Ｓ2 を位相制御回路３８
に出力する。またＥn-1 ＞ＬDCであれば再生クロックの
位相が遅れていると判断し前進信号Ｓ1 を位相制御回路
３８に出力する。さらにＥn-1 ＝ＬDCであれば再生クロ
ックの位相が正常であると判断し位相制御回路３８への
信号出力は行わない。
【００６９】また条件２が成立すると続いて検波信号の
直流レベルＬDCに対してＥn-1 ＜ＬDCか否かをチェック
する。そしてＥn-1 ＜ＬDCであれば再生クロックの位相
が遅れていると判断し前進信号Ｓ1 を位相制御回路３８
に出力する。またＥn-1 ＞ＬDCであれば再生クロックの
位相が進んでいると判断し後退信号Ｓ2 を位相制御回路
３８に出力する。さらにＥn-1 ＝ＬDCであれば再生クロ
ックの位相が正常であると判断し位相制御回路３８への
信号出力は行わない。
直流レベルＬDCに対してＥn-1 ＜ＬDCか否かをチェック
する。そしてＥn-1 ＜ＬDCであれば再生クロックの位相
が遅れていると判断し前進信号Ｓ1 を位相制御回路３８
に出力する。またＥn-1 ＞ＬDCであれば再生クロックの
位相が進んでいると判断し後退信号Ｓ2 を位相制御回路
３８に出力する。さらにＥn-1 ＝ＬDCであれば再生クロ
ックの位相が正常であると判断し位相制御回路３８への
信号出力は行わない。
【００７０】このように全てのゼロクロスと再生クロッ
ク信号の位相を比較するのではなく、検波信号波形がＥ
n-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn
の条件１又はＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA で
かつＥn ＜ＬB の条件２を満たす波形であったときのみ
再生クロックの位相のずれをチェックし、ずれがあった
ときに位相補正を行うので、再生されるクロックと検波
信号の位相差を検出するのに最も適した検波信号波形を
受信したときのみ位相差を検出して再生クロックの発生
を制御することができ、ノイズに強く、位相ジッタの少
ない安定したクロックの再生ができる。ところでマイク
ロコンピュータ３６からの前進信号Ｓ1 及び後退信号Ｓ
2 による位相制御回路３８の位相制御としては例えば以
下の３通りがある。
ク信号の位相を比較するのではなく、検波信号波形がＥ
n-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn
の条件１又はＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA で
かつＥn ＜ＬB の条件２を満たす波形であったときのみ
再生クロックの位相のずれをチェックし、ずれがあった
ときに位相補正を行うので、再生されるクロックと検波
信号の位相差を検出するのに最も適した検波信号波形を
受信したときのみ位相差を検出して再生クロックの発生
を制御することができ、ノイズに強く、位相ジッタの少
ない安定したクロックの再生ができる。ところでマイク
ロコンピュータ３６からの前進信号Ｓ1 及び後退信号Ｓ
2 による位相制御回路３８の位相制御としては例えば以
下の３通りがある。
【００７１】第１の例は、前進信号Ｓ1 及び後退信号Ｓ
2 をパルス信号とし、マイクロコンピュータ３６は条件
の成立時に前進信号Ｓ1 又は後退信号Ｓ2 を１パルス送
出する。これにより位相制御回路３８は前進信号Ｓ1 を
１パルス受信すると再生クロックの位相を１／Ｎ周期進
める制御を行い、また後退信号Ｓ2 を１パルス受信する
と再生クロックの位相を１／Ｎ周期遅らせる制御を行
う。このようにすれば位相にずれが生じた場合に同期確
立を図るまでの時間はかかるが、検波信号に重畳したノ
イズによる位相誤差は小さくなる。
2 をパルス信号とし、マイクロコンピュータ３６は条件
の成立時に前進信号Ｓ1 又は後退信号Ｓ2 を１パルス送
出する。これにより位相制御回路３８は前進信号Ｓ1 を
１パルス受信すると再生クロックの位相を１／Ｎ周期進
める制御を行い、また後退信号Ｓ2 を１パルス受信する
と再生クロックの位相を１／Ｎ周期遅らせる制御を行
う。このようにすれば位相にずれが生じた場合に同期確
立を図るまでの時間はかかるが、検波信号に重畳したノ
イズによる位相誤差は小さくなる。
【００７２】また第２の例は、マイクロコンピュータ３
６からの前進信号Ｓ1及び後退信号Ｓ2 を単に位相を進
めるか遅らせるかを指示するだけでなく、再生クロック
の位相が検波信号からどのくらいずれているかその位相
差も指示する信号とする。すなわちマイクロコンピュー
タ３６は時刻ｔn-1 におけるサンプリング値Ｅn-1 と直
流レベルＬDCとの差を求め、これにより補正すべき位相
差を計算し、この位相差に見合った大きさの前進信号Ｓ
1 及び後退信号Ｓ2 を位相制御回路３８に供給する。
６からの前進信号Ｓ1及び後退信号Ｓ2 を単に位相を進
めるか遅らせるかを指示するだけでなく、再生クロック
の位相が検波信号からどのくらいずれているかその位相
差も指示する信号とする。すなわちマイクロコンピュー
タ３６は時刻ｔn-1 におけるサンプリング値Ｅn-1 と直
流レベルＬDCとの差を求め、これにより補正すべき位相
差を計算し、この位相差に見合った大きさの前進信号Ｓ
1 及び後退信号Ｓ2 を位相制御回路３８に供給する。
【００７３】これにより位相制御回路３８は前進信号Ｓ
1 を受信すると再生クロックの位相をＭ／Ｎ周期進める
制御を行い、また後退信号Ｓ2 を受信すると再生クロッ
クの位相をＭ／Ｎ周期遅らせる制御を行う。なお、Ｍは
正の整数で位相差に応じて変化し、信号が大きければＭ
も大きく、また信号が小さければＭも小さくなる。
1 を受信すると再生クロックの位相をＭ／Ｎ周期進める
制御を行い、また後退信号Ｓ2 を受信すると再生クロッ
クの位相をＭ／Ｎ周期遅らせる制御を行う。なお、Ｍは
正の整数で位相差に応じて変化し、信号が大きければＭ
も大きく、また信号が小さければＭも小さくなる。
【００７４】このように再生クロックと検波信号の位相
のずれが大きいときには再生クロックの位相制御量を大
きくし、また位相のずれが小さいときには再生クロック
の位相制御量を小さくする。このようにすれば検波信号
にノイズが重畳した場合に位相制御量が大きくずれる虞
があるが同期確立に要する時間を短縮できる。
のずれが大きいときには再生クロックの位相制御量を大
きくし、また位相のずれが小さいときには再生クロック
の位相制御量を小さくする。このようにすれば検波信号
にノイズが重畳した場合に位相制御量が大きくずれる虞
があるが同期確立に要する時間を短縮できる。
【００７５】さらに第３の例は、通信の開始時当初の位
相引き込み動作時においては前述した第２の例の方式を
使用し再生クロックの位相制御量のステップをＭ／Ｎに
して比較的短時間で同期を確立し、一旦同期が確立した
後は前述した第１の例の方式を使用して再生クロックの
位相制御量のステップを１／Ｎに固定する。このように
すれば検波信号に重畳したノイズによる位相誤差を小さ
くできるとともに同期確立に要する時間も短縮できる。
次に本発明の他の実施例を図面を参照して説明する。回
路ブロックは図８と同様である。他の実施例の１つにお
いてはマイクロコンピュータ３６はメモリ３７を制御し
つつ図１０に示す判定処理を行うように設定されてい
る。
相引き込み動作時においては前述した第２の例の方式を
使用し再生クロックの位相制御量のステップをＭ／Ｎに
して比較的短時間で同期を確立し、一旦同期が確立した
後は前述した第１の例の方式を使用して再生クロックの
位相制御量のステップを１／Ｎに固定する。このように
すれば検波信号に重畳したノイズによる位相誤差を小さ
くできるとともに同期確立に要する時間も短縮できる。
次に本発明の他の実施例を図面を参照して説明する。回
路ブロックは図８と同様である。他の実施例の１つにお
いてはマイクロコンピュータ３６はメモリ３７を制御し
つつ図１０に示す判定処理を行うように設定されてい
る。
【００７６】これはデータのサンプリングタイミングに
なるとデータＥn をサンプリングする。そして予め設定
された高レベルＬA 、低レベルＬB に対してＥn-2 ＜Ｌ
B でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１
が成立するか否かをチェックし、この条件１が成立しな
ければ続いてＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬAで
かつＥn ＜ＬB の条件２が成立するか否かをチェックす
る。この条件２も成立しなければデータＥn-1をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
なるとデータＥn をサンプリングする。そして予め設定
された高レベルＬA 、低レベルＬB に対してＥn-2 ＜Ｌ
B でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１
が成立するか否かをチェックし、この条件１が成立しな
ければ続いてＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬAで
かつＥn ＜ＬB の条件２が成立するか否かをチェックす
る。この条件２も成立しなければデータＥn-1をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
【００７７】また前記において条件１が成立するとデー
タＥn-1 を制御情報値Ｖx としてメモリ３７に記憶させ
る。そして３つの制御情報値Ｖx ，Ｖx-1 ，Ｖx-2 の平
均値Ｅx を求める。
タＥn-1 を制御情報値Ｖx としてメモリ３７に記憶させ
る。そして３つの制御情報値Ｖx ，Ｖx-1 ，Ｖx-2 の平
均値Ｅx を求める。
【００７８】この状態で検波信号の直流レベルＬDCに対
してＥx ＜ＬDCか否かをチェックし、Ｅx ＜ＬDCで無け
れば続いてＥx ＞ＬDCか否かをチェックする。そしてＥ
x ＞ＬDCで無ければＥx ＝ＬDCと判断し制御情報値Ｖx-
1 をＶx-2とし、制御情報値Ｖx をＶx-1 とする。さら
にデータＥn-1 をデータＥn-2 とし、データＥn をデー
タＥn-1 とする。そして再度データのサンプリングタイ
ミングに待機する。
してＥx ＜ＬDCか否かをチェックし、Ｅx ＜ＬDCで無け
れば続いてＥx ＞ＬDCか否かをチェックする。そしてＥ
x ＞ＬDCで無ければＥx ＝ＬDCと判断し制御情報値Ｖx-
1 をＶx-2とし、制御情報値Ｖx をＶx-1 とする。さら
にデータＥn-1 をデータＥn-2 とし、データＥn をデー
タＥn-1 とする。そして再度データのサンプリングタイ
ミングに待機する。
【００７９】またＥx ＜ＬDCであれば後退信号Ｓ2 を前
記クロック信号発生器３４の位相制御回路３８に出力す
る。またＥx ＞ＬDCであれば前進信号Ｓ1 を前記クロッ
ク信号発生器３４の位相制御回路３８に出力する。そし
て制御情報値Ｖx-1 をＶx-2とし、制御情報値Ｖx をＶx
-1 とする。さらにデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
記クロック信号発生器３４の位相制御回路３８に出力す
る。またＥx ＞ＬDCであれば前進信号Ｓ1 を前記クロッ
ク信号発生器３４の位相制御回路３８に出力する。そし
て制御情報値Ｖx-1 をＶx-2とし、制御情報値Ｖx をＶx
-1 とする。さらにデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
【００８０】また前記において条件２が成立するとデー
タＥn-1 を制御情報値Ｖy としてメモリ３７に記憶させ
る。そして３つの制御情報値Ｖy ，Ｖy-1 ，Ｖy-2 の平
均値Ｅy を求める。
タＥn-1 を制御情報値Ｖy としてメモリ３７に記憶させ
る。そして３つの制御情報値Ｖy ，Ｖy-1 ，Ｖy-2 の平
均値Ｅy を求める。
【００８１】この状態で検波信号の直流レベルＬDCに対
してＥy ＜ＬDCか否かをチェックし、Ｅy ＜ＬDCで無け
れば続いてＥy ＞ＬDCか否かをチェックする。そしてＥ
y ＞ＬDCで無ければＥy ＝ＬDCと判断し制御情報値Ｖy-
1 をＶy-2とし、制御情報値Ｖy をＶy-1 とする。さら
にデータＥn-1 をデータＥn-2 とし、データＥn をデー
タＥn-1 とする。そして再度データのサンプリングタイ
ミングに待機する。
してＥy ＜ＬDCか否かをチェックし、Ｅy ＜ＬDCで無け
れば続いてＥy ＞ＬDCか否かをチェックする。そしてＥ
y ＞ＬDCで無ければＥy ＝ＬDCと判断し制御情報値Ｖy-
1 をＶy-2とし、制御情報値Ｖy をＶy-1 とする。さら
にデータＥn-1 をデータＥn-2 とし、データＥn をデー
タＥn-1 とする。そして再度データのサンプリングタイ
ミングに待機する。
【００８２】またＥy ＜ＬDCであれば前進信号Ｓ1 を前
記クロック信号発生器３４の位相制御回路３８に出力す
る。またＥy ＞ＬDCであれば後退信号Ｓ2 を前記クロッ
ク信号発生器３４の位相制御回路３８に出力する。そし
て制御情報値Ｖy-1 をＶy-2とし、制御情報値Ｖy をＶy
-1 とする。さらにデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
記クロック信号発生器３４の位相制御回路３８に出力す
る。またＥy ＞ＬDCであれば後退信号Ｓ2 を前記クロッ
ク信号発生器３４の位相制御回路３８に出力する。そし
て制御情報値Ｖy-1 をＶy-2とし、制御情報値Ｖy をＶy
-1 とする。さらにデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
【００８３】本実施例においては、Ｅn-2 ＜ＬB でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１が成立す
るとデータＥn-1 を制御情報値Ｖx としてメモリ３７に
記憶させる。そして３つの制御情報値Ｖx ，Ｖx-1 ，Ｖ
x-2 の平均値Ｅx を求め、この平均値Ｅx を検波信号の
直流レベルＬDCと比較して前進信号Ｓ1 を出力するか後
退信号Ｓ2 を出力させるかそれとも信号を出力しないか
決めている。
ＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１が成立す
るとデータＥn-1 を制御情報値Ｖx としてメモリ３７に
記憶させる。そして３つの制御情報値Ｖx ，Ｖx-1 ，Ｖ
x-2 の平均値Ｅx を求め、この平均値Ｅx を検波信号の
直流レベルＬDCと比較して前進信号Ｓ1 を出力するか後
退信号Ｓ2 を出力させるかそれとも信号を出力しないか
決めている。
【００８４】また、ＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1≦
ＬA でかつＥn ＜ＬB の条件２が成立するとデータＥn-
1 を制御情報値Ｖy としてメモリ３７に記憶させる。そ
して３つの制御情報値Ｖy ，Ｖy-1 ，Ｖy-2 の平均値Ｅ
y を求め、この平均値Ｅy を検波信号の直流レベルＬDC
と比較して前進信号Ｓ1 を出力するか後退信号Ｓ2 を出
力させるかそれとも信号を出力しないか決めている。こ
のように３つの制御情報値の平均値を求めているので検
波信号にノイズがあってもそのノイズの影響を充分に軽
減できる。
ＬA でかつＥn ＜ＬB の条件２が成立するとデータＥn-
1 を制御情報値Ｖy としてメモリ３７に記憶させる。そ
して３つの制御情報値Ｖy ，Ｖy-1 ，Ｖy-2 の平均値Ｅ
y を求め、この平均値Ｅy を検波信号の直流レベルＬDC
と比較して前進信号Ｓ1 を出力するか後退信号Ｓ2 を出
力させるかそれとも信号を出力しないか決めている。こ
のように３つの制御情報値の平均値を求めているので検
波信号にノイズがあってもそのノイズの影響を充分に軽
減できる。
【００８５】また本実施例においても再生されるクロッ
クと検波信号の位相差を検出するのに最も適した検波信
号波形を受信したときのみ位相差を検出して再生クロッ
クの発生を制御することができるので、前記実施例と同
様、ノイズに強く、位相ジッタの少ない安定したクロッ
クの再生ができる。他の実施例の別の１つにおいてはマ
イクロコンピュータ３６はメモリ３７を制御しつつ図１
１に示す判定処理を行うように設定されている。
クと検波信号の位相差を検出するのに最も適した検波信
号波形を受信したときのみ位相差を検出して再生クロッ
クの発生を制御することができるので、前記実施例と同
様、ノイズに強く、位相ジッタの少ない安定したクロッ
クの再生ができる。他の実施例の別の１つにおいてはマ
イクロコンピュータ３６はメモリ３７を制御しつつ図１
１に示す判定処理を行うように設定されている。
【００８６】これはデータのサンプリングタイミングに
なるとデータＥn をサンプリングする。そして予め設定
された高レベルＬA 、低レベルＬB に対してＥn-2 ＜Ｌ
B でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１
が成立するか否かをチェックし、この条件１が成立しな
ければ続いてＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬAで
かつＥn ＜ＬB の条件２が成立するか否かをチェックす
る。この条件２も成立しなければデータＥn-1をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
なるとデータＥn をサンプリングする。そして予め設定
された高レベルＬA 、低レベルＬB に対してＥn-2 ＜Ｌ
B でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn の条件１
が成立するか否かをチェックし、この条件１が成立しな
ければ続いてＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬAで
かつＥn ＜ＬB の条件２が成立するか否かをチェックす
る。この条件２も成立しなければデータＥn-1をデータ
Ｅn-2 とし、データＥn をデータＥn-1 とする。そして
再度データのサンプリングタイミングに待機する。
【００８７】また前記において条件１が成立すると条件
１処理を行ってからデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
１処理を行ってからデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
【００８８】また前記において条件２が成立すると条件
２処理を行ってからデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
２処理を行ってからデータＥn-1 をデータＥn-2 とし、
データＥn をデータＥn-1 とする。そして再度データの
サンプリングタイミングに待機する。
【００８９】前記条件１処理は図１２に示すようにその
ときのデータＥn-1をＥ1n-1とする。そしてＥ1n-1＜ＬD
Cか否かをチェックする。Ｅ1n-1＜ＬDCであれば続いて
Ｅ2n-1≦ＬDCか否かをチェックする。ここでデータＥ2n
-1は条件２が成立したときのデータＥn-1 の値である。
そしてＥ2n-1≦ＬDCでなければ後退信号Ｓ2 を前記クロ
ック信号発生器３４の位相制御回路３８に出力してこの
処理を終了する。
ときのデータＥn-1をＥ1n-1とする。そしてＥ1n-1＜ＬD
Cか否かをチェックする。Ｅ1n-1＜ＬDCであれば続いて
Ｅ2n-1≦ＬDCか否かをチェックする。ここでデータＥ2n
-1は条件２が成立したときのデータＥn-1 の値である。
そしてＥ2n-1≦ＬDCでなければ後退信号Ｓ2 を前記クロ
ック信号発生器３４の位相制御回路３８に出力してこの
処理を終了する。
【００９０】またＥ2n-1≦ＬDCであれば高レベルＬA を
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
【００９１】前記においてＥ1n-1＜ＬDCでなければ続い
てＥ1n-1＝ＬDCか否かをチェックする。そしてＥ1n-1＝
ＬDCであればさらに続いてＥ2n-1＝ＬDCか否かをチェッ
クする。そしてＥ2n-1＝ＬDCであれば何等補正処理をせ
ずにこの処理を終了する。
てＥ1n-1＝ＬDCか否かをチェックする。そしてＥ1n-1＝
ＬDCであればさらに続いてＥ2n-1＝ＬDCか否かをチェッ
クする。そしてＥ2n-1＝ＬDCであれば何等補正処理をせ
ずにこの処理を終了する。
【００９２】またＥ2n-1＝ＬDCで無ければ高レベルＬA
をＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、
また低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−
ＬDC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ
2n-1）／２に補正する。さらにマイクロコンピュータ３
６が行うデータ判定の識別閾値をＬDCの補正量と同量補
正してこの処理を終了する。
をＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、
また低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−
ＬDC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ
2n-1）／２に補正する。さらにマイクロコンピュータ３
６が行うデータ判定の識別閾値をＬDCの補正量と同量補
正してこの処理を終了する。
【００９３】前記においてＥ1n-1＝ＬDCでなければ続い
てＥ2n-1≧ＬDCか否かをチェックする。そしてＥ2n-1≧
ＬDCで無ければ前進信号Ｓ1 を前記クロック信号発生器
３４の位相制御回路３８に出力してこの処理を終了す
る。
てＥ2n-1≧ＬDCか否かをチェックする。そしてＥ2n-1≧
ＬDCで無ければ前進信号Ｓ1 を前記クロック信号発生器
３４の位相制御回路３８に出力してこの処理を終了す
る。
【００９４】またＥ2n-1≧ＬDCであれば高レベルＬA を
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
【００９５】前記条件２処理は図１３に示すようにその
ときのデータＥn-1をＥ2n-1とする。そしてＥ2n-1＜ＬD
Cか否かをチェックする。Ｅ2n-1＜ＬDCであれば続いて
Ｅ1n-1≦ＬDCか否かをチェックする。そしてＥ1n-1≦Ｌ
DCでなければ前進信号Ｓ1 を前記クロック信号発生器３
４の位相制御回路３８に出力してこの処理を終了する。
ときのデータＥn-1をＥ2n-1とする。そしてＥ2n-1＜ＬD
Cか否かをチェックする。Ｅ2n-1＜ＬDCであれば続いて
Ｅ1n-1≦ＬDCか否かをチェックする。そしてＥ1n-1≦Ｌ
DCでなければ前進信号Ｓ1 を前記クロック信号発生器３
４の位相制御回路３８に出力してこの処理を終了する。
【００９６】またＥ1n-1≦ＬDCであれば高レベルＬA を
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
【００９７】前記においてＥ2n-1＜ＬDCでなければ続い
てＥ2n-1＝ＬDCか否かをチェックする。そしてＥ2n-1＝
ＬDCであればさらに続いてＥ1n-1＝ＬDCか否かをチェッ
クする。そしてＥ1n-1＝ＬDCであれば何等補正処理をせ
ずにこの処理を終了する。
てＥ2n-1＝ＬDCか否かをチェックする。そしてＥ2n-1＝
ＬDCであればさらに続いてＥ1n-1＝ＬDCか否かをチェッ
クする。そしてＥ1n-1＝ＬDCであれば何等補正処理をせ
ずにこの処理を終了する。
【００９８】またＥ1n-1＝ＬDCで無ければ高レベルＬA
をＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、
また低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−
ＬDC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ
2n-1）／２に補正する。さらにマイクロコンピュータ３
６が行うデータ判定の識別閾値をＬDCの補正量と同量補
正してこの処理を終了する。
をＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、
また低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−
ＬDC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ
2n-1）／２に補正する。さらにマイクロコンピュータ３
６が行うデータ判定の識別閾値をＬDCの補正量と同量補
正してこの処理を終了する。
【００９９】前記においてＥ2n-1＝ＬDCでなければ続い
てＥ1n-1≧ＬDCか否かをチェックする。そしてＥ1n-1≧
ＬDCで無ければ後退信号Ｓ2 を前記クロック信号発生器
３４の位相制御回路３８に出力してこの処理を終了す
る。
てＥ1n-1≧ＬDCか否かをチェックする。そしてＥ1n-1≧
ＬDCで無ければ後退信号Ｓ2 を前記クロック信号発生器
３４の位相制御回路３８に出力してこの処理を終了す
る。
【０１００】またＥ1n-1≧ＬDCであれば高レベルＬA を
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
ＬA ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−ＬDC｝に補正し、ま
た低レベルＬB をＬB ＋｛（Ｅ1n-1＋Ｅ2n-1）／２−Ｌ
DC｝に補正する。また基準レベルＬDCを（Ｅ1n-1＋Ｅ2n
-1）／２に補正する。さらにマイクロコンピュータ３６
が行うデータ判定の識別閾値をＬDCの補正量と同量補正
してこの処理を終了する。
【０１０１】本実施例においては検波信号レベルにドリ
フトがなく、再生クロック信号に位相のずれが生じた場
合において、再生クロック信号が進み位相であったとき
にはＥ1n-1＜ＬDC、Ｅ2n-1＞ＬDCとなり、基準レベルＬ
DCの補正は行われず、後退信号Ｓ2 が出力されて再生ク
ロック信号の位相が遅くなる制御のみが行われる。
フトがなく、再生クロック信号に位相のずれが生じた場
合において、再生クロック信号が進み位相であったとき
にはＥ1n-1＜ＬDC、Ｅ2n-1＞ＬDCとなり、基準レベルＬ
DCの補正は行われず、後退信号Ｓ2 が出力されて再生ク
ロック信号の位相が遅くなる制御のみが行われる。
【０１０２】また検波信号レベルにドリフトがなく、再
生クロック信号に位相のずれが生じた場合において、再
生クロック信号が遅れ位相であったときにはＥ1n-1＞Ｌ
DC、Ｅ2n-1＜ＬDCとなり、基準レベルＬDCの補正は行わ
れず、前進信号Ｓ1 が出力されて再生クロック信号の位
相が早くなる制御のみが行われる。
生クロック信号に位相のずれが生じた場合において、再
生クロック信号が遅れ位相であったときにはＥ1n-1＞Ｌ
DC、Ｅ2n-1＜ＬDCとなり、基準レベルＬDCの補正は行わ
れず、前進信号Ｓ1 が出力されて再生クロック信号の位
相が早くなる制御のみが行われる。
【０１０３】検波信号レベルにマイナス側へのドリフト
が生じ、再生クロック信号に位相のずれが生じていない
場合は、Ｅ1n-1＜ＬDC、Ｅ2n-1＜ＬDCとなり、基準レベ
ルＬDCは（Ｅ1n-1＋Ｅ2n-1）／２に補正される。またこ
のとき識別閾値である高レベルＬA 及び低レベルＬB も
基準レベルＬDCの補正量分補正される。さらにデータ判
定の識別閾値も基準レベルＬDCの補正量分補正される。
が生じ、再生クロック信号に位相のずれが生じていない
場合は、Ｅ1n-1＜ＬDC、Ｅ2n-1＜ＬDCとなり、基準レベ
ルＬDCは（Ｅ1n-1＋Ｅ2n-1）／２に補正される。またこ
のとき識別閾値である高レベルＬA 及び低レベルＬB も
基準レベルＬDCの補正量分補正される。さらにデータ判
定の識別閾値も基準レベルＬDCの補正量分補正される。
【０１０４】また検波信号レベルにプラス側へのドリフ
トが生じ、再生クロック信号に位相のずれが生じていな
い場合は、Ｅ1n-1＞ＬDC、Ｅ2n-1＞ＬDCとなり、同様に
基準レベルＬDCは（Ｅ1n-1＋Ｅ2n-1）／２に補正され
る。またこのとき識別閾値である高レベルＬA 及び低レ
ベルＬB も基準レベルＬDCの補正量分補正される。さら
にデータ判定の識別閾値も基準レベルＬDCの補正量分補
正される。
トが生じ、再生クロック信号に位相のずれが生じていな
い場合は、Ｅ1n-1＞ＬDC、Ｅ2n-1＞ＬDCとなり、同様に
基準レベルＬDCは（Ｅ1n-1＋Ｅ2n-1）／２に補正され
る。またこのとき識別閾値である高レベルＬA 及び低レ
ベルＬB も基準レベルＬDCの補正量分補正される。さら
にデータ判定の識別閾値も基準レベルＬDCの補正量分補
正される。
【０１０５】検波信号レベルにマイナス側へのドリフト
が生じ、かつ再生クロック信号に進む位相のずれが生じ
ている場合は、Ｅ1n-1＜ＬDC、Ｅ2n-1＜ＬDCで、かつＥ
1n-1≠Ｅ2n-1となるから、先ず基準レベルＬDCは（Ｅ1n
-1＋Ｅ2n-1）／２に補正される。またこのとき識別閾値
である高レベルＬA 及び低レベルＬB も基準レベルＬDC
の補正量分補正される。さらにデータ判定の識別閾値も
基準レベルＬDCの補正量分補正される。
が生じ、かつ再生クロック信号に進む位相のずれが生じ
ている場合は、Ｅ1n-1＜ＬDC、Ｅ2n-1＜ＬDCで、かつＥ
1n-1≠Ｅ2n-1となるから、先ず基準レベルＬDCは（Ｅ1n
-1＋Ｅ2n-1）／２に補正される。またこのとき識別閾値
である高レベルＬA 及び低レベルＬB も基準レベルＬDC
の補正量分補正される。さらにデータ判定の識別閾値も
基準レベルＬDCの補正量分補正される。
【０１０６】そして基準レベルＬDCの補正により検波信
号レベルのドリフトがなくなると、再生クロック信号の
進み位相のずれのみとなるのでここからは上述したよう
にＥ1n-1＜ＬDC、Ｅ2n-1＞ＬDCとなり、基準レベルＬDC
の補正は行われず、後退信号Ｓ2 が出力されて再生クロ
ック信号の位相が遅くなる制御のみが行われる。
号レベルのドリフトがなくなると、再生クロック信号の
進み位相のずれのみとなるのでここからは上述したよう
にＥ1n-1＜ＬDC、Ｅ2n-1＞ＬDCとなり、基準レベルＬDC
の補正は行われず、後退信号Ｓ2 が出力されて再生クロ
ック信号の位相が遅くなる制御のみが行われる。
【０１０７】また検波信号レベルにプラス側へのドリフ
トが生じ、かつ再生クロック信号に進む位相のずれが生
じている場合は、Ｅ1n-1＞ＬDC、Ｅ2n-1＞ＬDCで、かつ
Ｅ1n-1≠Ｅ2n-1となるから、先ず基準レベルＬDCは（Ｅ
1n-1＋Ｅ2n-1）／２に補正される。またこのとき識別閾
値である高レベルＬA 及び低レベルＬBも基準レベルＬD
Cの補正量分補正される。さらにデータ判定の識別閾値
も基準レベルＬDCの補正量分補正される。
トが生じ、かつ再生クロック信号に進む位相のずれが生
じている場合は、Ｅ1n-1＞ＬDC、Ｅ2n-1＞ＬDCで、かつ
Ｅ1n-1≠Ｅ2n-1となるから、先ず基準レベルＬDCは（Ｅ
1n-1＋Ｅ2n-1）／２に補正される。またこのとき識別閾
値である高レベルＬA 及び低レベルＬBも基準レベルＬD
Cの補正量分補正される。さらにデータ判定の識別閾値
も基準レベルＬDCの補正量分補正される。
【０１０８】そして基準レベルＬDCの補正により検波信
号レベルのドリフトがなくなると、再生クロック信号の
進み位相のずれのみとなるのでここからは上述したよう
にＥ1n-1＞ＬDC、Ｅ2n-1＜ＬDCとなり、基準レベルＬDC
の補正は行われず、前進信号Ｓ1 が出力されて再生クロ
ック信号の位相が遅くなる制御のみが行われる。
号レベルのドリフトがなくなると、再生クロック信号の
進み位相のずれのみとなるのでここからは上述したよう
にＥ1n-1＞ＬDC、Ｅ2n-1＜ＬDCとなり、基準レベルＬDC
の補正は行われず、前進信号Ｓ1 が出力されて再生クロ
ック信号の位相が遅くなる制御のみが行われる。
【０１０９】以上の制御は検波信号レベルにマイナス側
へのドリフトが生じ、かつ再生クロック信号に遅れ位相
のずれが生じている場合や検波信号レベルにプラス側へ
のドリフトが生じ、かつ再生クロック信号に遅れ位相の
ずれが生じている場合にも同様に行われる。
へのドリフトが生じ、かつ再生クロック信号に遅れ位相
のずれが生じている場合や検波信号レベルにプラス側へ
のドリフトが生じ、かつ再生クロック信号に遅れ位相の
ずれが生じている場合にも同様に行われる。
【０１１０】このように検波信号レベルと基準レベルＬ
DCにレベルのずれがあってもそれを確実に補正でき、そ
してこの補正後に再生クロック信号の位相のずれの補正
を行うので、常に受信した検波信号を正確な再生クロッ
ク信号でサンプリングすることができ、確実なデータ判
定ができる。
DCにレベルのずれがあってもそれを確実に補正でき、そ
してこの補正後に再生クロック信号の位相のずれの補正
を行うので、常に受信した検波信号を正確な再生クロッ
ク信号でサンプリングすることができ、確実なデータ判
定ができる。
【０１１１】
【発明の効果】以上詳述したように本発明によれば、再
生されるクロックと検波信号の位相差を検出するのに最
も適した検波信号波形を受信したときのみ位相差を検出
して再生クロックの発生を制御することにより、ノイズ
に強く、位相ジッタの少ない安定したクロックの再生が
できる無線通信装置を提供できるものである。
生されるクロックと検波信号の位相差を検出するのに最
も適した検波信号波形を受信したときのみ位相差を検出
して再生クロックの発生を制御することにより、ノイズ
に強く、位相ジッタの少ない安定したクロックの再生が
できる無線通信装置を提供できるものである。
【０１１２】また本発明によれば、検波信号の中心レベ
ルが基準レベルからずれ、同時に再生クロックの位相が
ずれている場合においても、基準レベルや識別閾値を正
確に補正でき、また再生クロック信号の位相についても
正しく補正でき、従って常に正しいデータ判定ができる
無線通信装置及びその装置の受信制御方式を提供できる
ものである。
ルが基準レベルからずれ、同時に再生クロックの位相が
ずれている場合においても、基準レベルや識別閾値を正
確に補正でき、また再生クロック信号の位相についても
正しく補正でき、従って常に正しいデータ判定ができる
無線通信装置及びその装置の受信制御方式を提供できる
ものである。
【図１】 本発明の動作を説明するためのアイパターン
を示す図。
を示す図。
【図２】 本発明の動作を説明するためのアイパターン
を示す図。
を示す図。
【図３】 本発明の動作を説明するためのアイパターン
と再生クロック波形を示す図。
と再生クロック波形を示す図。
【図４】 本発明の動作を説明するためのアイパターン
と再生クロック波形を示す図。
と再生クロック波形を示す図。
【図５】 本発明の動作を説明するためのアイパターン
と再生クロック波形を示す図。
と再生クロック波形を示す図。
【図６】 本発明の動作を説明するためのアイパターン
と再生クロック波形を示す図。
と再生クロック波形を示す図。
【図７】 本発明の動作を説明するためのアイパターン
と再生クロック波形を示す図。
と再生クロック波形を示す図。
【図８】 本発明の一実施例を示す回路ブロック図。
【図９】 同実施例における要部判定処理を示す流れ
図。
図。
【図１０】 本発明の他の実施例における要部判定処理
を示す流れ図。
を示す流れ図。
【図１１】 本発明の他の実施例における要部判定処理
を示す流れ図。
を示す流れ図。
【図１２】 図１１の条件１処理を示す流れ図。
【図１３】 図１１の条件２処理を示す流れ図。
【図１４】 従来例を示す回路ブロック図。
【図１５】 同従来例のゼロクロス選択回路の構成を示
す回路図。
す回路図。
【図１６】 同従来例のゼロクロス選択回路の各部の信
号タイミングを示すタイミング波形図。
号タイミングを示すタイミング波形図。
【図１７】 別の従来例を示す回路ブロック図。
【図１８】 同従来例を説明するためのアイパターンと
再生クロック波形を示す図。
再生クロック波形を示す図。
【図１９】 図１４のゼロクロス選択回路の各部の信号
タイミングを示すタイミング波形図。
タイミングを示すタイミング波形図。
【図２０】 従来の課題を説明するためのアイパターン
図。
図。
【図２１】 従来の課題を説明するためのアイパターン
と再生クロック波形を示す図。
と再生クロック波形を示す図。
３２…周波数検波器、３３…サンプルホールド回路、３
４…クロック信号発生器、３６…マイクロコンピュー
タ、３７…メモリ、３８…位相制御回路。
４…クロック信号発生器、３６…マイクロコンピュー
タ、３７…メモリ、３８…位相制御回路。
Claims (13)
- 【請求項１】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立するときは、サンプリング値Ｅn-1 が基準レベ
ルＬDCに対してＥn-1 ＜ＬDCならば前記クロック信号発
生器を制御して再生されるクロック信号の位相を遅ら
せ、Ｅn-1 ＞ＬDCならば前記クロック信号発生器を制御
して再生されるクロック信号の位相を進ませる位相制御
信号を出力する第１の判定手段と、任意のタイミングｔ
n におけるサンプリング値Ｅn とタイミングｔn より１
クロック前のタイミングにおけるサンプリング値Ｅn-1
とタイミングｔn より２クロック前のタイミングにおけ
るサンプリング値Ｅn-2 に対して、ＬA ＜Ｅn-2 でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB が成立するとき
は、サンプリング値Ｅn-1 が基準レベルＬDCに対してＥ
n-1 ＜ＬDCならば前記クロック信号発生器を制御して再
生されるクロック信号の位相を進ませ、Ｅn-1 ＞ＬDCな
らば前記クロック信号発生器を制御して再生されるクロ
ック信号の位相を遅らせる位相制御信号を出力する第２
の判定手段を設けたことを特徴とする無線通信装置。 - 【請求項２】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立する毎にサンプリング値Ｅn-1を制御情報値と
して前記メモリに記憶する第１の記憶処理手段と、前記
メモリに記憶された制御情報値の最新値を含め予め設定
された規定回数前までの制御情報値の平均値Ｅx を求
め、この平均値Ｅx が基準レベルＬDCに対してＥx＜ＬD
Cならば前記クロック信号発生器を制御して再生される
クロック信号の位相を遅らせ、Ｅx ＞ＬDCならば前記ク
ロック信号発生器を制御して再生されるクロック信号の
位相を進ませる位相制御信号を出力する第１の判定手段
と、任意のタイミングｔn におけるサンプリング値Ｅn
とタイミングｔn より１クロック前のタイミングにおけ
るサンプリング値Ｅn-1 とタイミングｔn より２クロッ
ク前のタイミングにおけるサンプリング値Ｅn-2 に対し
て、ＬA ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn
＜ＬB が成立する毎にサンプリング値Ｅn-1を制御情報
値として前記メモリに記憶する第２の記憶処理手段と、
前記メモリに記憶された制御情報値の最新値を含め予め
設定された規定回数前までの制御情報値の平均値Ｅy を
求め、この平均値Ｅy が基準レベルＬDCに対してＥy ＜
ＬDCならば前記クロック信号発生器を制御して再生され
るクロック信号の位相を進ませ、Ｅy ＞ＬDCならば前記
クロック信号発生器を制御して再生されるクロック信号
の位相を遅らせる位相制御信号を出力する第２の判定手
段を設けたことを特徴とする無線通信装置。 - 【請求項３】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立するとき条件１成立を判断する手段と、またＬ
A ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB
が成立するとき条件２成立を判断する手段と、条件１成
立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1
としたとき、条件１の下でＥ1n-1＜ＬDCが成立するとと
もに条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１
の下でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ
2n-1≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ
1n-1が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成
立するとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて
基準レベルＬDCを補正する補正手段を設けたことを特徴
とする無線通信装置。 - 【請求項４】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立するとき条件１成立を判断する手段と、またＬ
A ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB
が成立するとき条件２成立を判断する手段と、条件１成
立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1
としたとき、条件１の下でＥ1n-1＜ＬDCが成立するとと
もに条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１
の下でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ
2n-1≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ
1n-1が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成
立するとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて
基準レベルＬDCを補正する補正手段と、条件１の下でＥ
1n-1＜ＬDCが成立するとともに条件２の下でＬDC＜Ｅ2n
-1が成立するとき前記クロック信号発生器を制御して再
生されるクロック信号の位相を遅らせる位相制御信号を
出力する判定手段を設けたことを特徴とする無線通信装
置。 - 【請求項５】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立するとき条件１成立を判断する手段と、またＬ
A ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB
が成立するとき条件２成立を判断する手段と、条件１成
立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1
としたとき、条件１の下でＥ1n-1＜ＬDCが成立するとと
もに条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１
の下でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ
2n-1≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ
1n-1が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成
立するとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて
基準レベルＬDCを補正する補正手段と、条件１の下でＬ
DC＜Ｅ1n-1が成立するとともに条件２の下でＥ2n-1＜Ｌ
DCが成立するとき前記クロック信号発生器を制御して再
生されるクロック信号の位相を進ませる位相制御信号を
出力する判定手段を設けたことを特徴とする無線通信装
置。 - 【請求項６】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立するとき条件１成立を判断する手段と、またＬ
A ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB
が成立するとき条件２成立を判断する手段と、条件１成
立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1
としたとき、条件１の下でＥ1n-1＜ＬDCが成立するとと
もに条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１
の下でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ
2n-1≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ
1n-1が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成
立するとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて
基準レベルＬDCを補正するとともにその補正量と同量だ
け識別閾値ＬＡ とＬB を補正する補正手段を設けたこ
とを特徴とする無線通信装置。 - 【請求項７】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立するとき条件１成立を判断する手段と、またＬ
A ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB
が成立するとき条件２成立を判断する手段と、条件１成
立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1
としたとき、条件１の下でＥ1n-1＜ＬDCが成立するとと
もに条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１
の下でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ
2n-1≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ
1n-1が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成
立するとき、サンプリング値Ｅ1n-1とＥ2n-1との平均値
に基準レベルＬDCが一致するよう補正する補正手段を設
けたことを特徴とする無線通信装置。 - 【請求項８】 ＧＭＳＫ変調波を受信し検波信号を得る
検波器と、サンプリングクロック信号を発生させるクロ
ック信号発生器と、このクロック信号発生器からのクロ
ック信号のタイミングで前記検波器からの検波信号をサ
ンプリングするサンプリング回路と、このサンプリング
回路でサンプリングされた値を記憶するメモリと、この
メモリのサンプリング値に基づいて演算を行ない、前記
クロック信号発生器の位相制御を行なう位相制御信号を
出力するとともに受信データ判定を行なう演算手段から
なる無線通信装置において、前記演算手段は、検波信号
に対して直流レベルに対応する基準レベルＬDC並びに高
レベルＬA と低レベルＬB の２つの識別閾値を設定し、
任意のタイミングｔn におけるサンプリング値Ｅn とタ
イミングｔn より１クロック前のタイミングにおけるサ
ンプリング値Ｅn-1 とタイミングｔn より２クロック前
のタイミングにおけるサンプリング値Ｅn-2 に対して、
Ｅn-2 ＜ＬB でかつＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅ
n が成立するとき条件１成立を判断する手段と、またＬ
A ＜Ｅn-2 でかつＬB ≦Ｅn-1 ≦ＬA でかつＥn ＜ＬB
が成立するとき条件２成立を判断する手段と、条件１成
立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n-1
としたとき、条件１の下でＥ1n-1＜ＬDCが成立するとと
もに条件２の下でＥ2n-1≦ＬDCが成立するとき、条件１
の下でＥ1n-1＝ＬDCが成立するとともに条件２の下でＥ
2n-1≠ＬDCが成立するとき並びに条件１の下でＬDC＜Ｅ
1n-1が成立するとともに条件２の下でＬDC≦Ｅ2n-1が成
立するとき、サンプリング値Ｅ1n-1とＥ2n-1に基づいて
基準レベルＬDCを補正するとともにその補正量と同量だ
け受信データ判定のための識別閾値を補正する補正手段
を設けたことを特徴とする無線通信装置。 - 【請求項９】 受信したＧＭＳＫ変調波を周波数検波し
て得られる検波信号をクロック信号発生器からのクロッ
ク信号によりサンプリングして前記クロック信号発生器
の位相制御を行なうとともに受信データ判定を行なう無
線通信装置の受信制御方式において、検波信号に対して
直流レベルに対応する基準レベルＬDC並びに高レベルＬ
A と低レベルＬB の２つの識別閾値を設定し、前記クロ
ック信号発生器からのクロック信号のタイミングで検波
信号をサンプリングして記憶し、任意のタイミングｔn
におけるサンプリング値Ｅn とタイミングｔn より１ク
ロック前のタイミングにおけるサンプリング値Ｅn-1 と
タイミングｔn より２クロック前のタイミングにおける
サンプリング値Ｅn-2 に対して、Ｅn-2 ＜ＬB でかつＬ
B ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立するときを条
件１とし、またＬA ＜Ｅn-2 でかつＬB≦Ｅn-1 ≦ＬA
でかつＥn ＜ＬB が成立するときを条件２とし、条件１
成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ2n
-1としたとき、条件１の下でサンプリング値Ｅ1n-1が基
準レベルＬDCと一致しないか、又は条件２の下でサンプ
リング値Ｅ2n-1が基準レベルＬDCと一致しないとき、サ
ンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベルＬDC
が一致するよう補正することを特徴とする無線通信装置
の受信制御方式。 - 【請求項１０】 受信したＧＭＳＫ変調波を周波数検波
して得られる検波信号をクロック信号発生器からのクロ
ック信号によりサンプリングして前記クロック信号発生
器の位相制御を行なうとともに受信データ判定を行なう
無線通信装置の受信制御方式において、検波信号に対し
て直流レベルに対応する基準レベルＬDC並びに高レベル
ＬA と低レベルＬB の２つの識別閾値を設定し、前記ク
ロック信号発生器からのクロック信号のタイミングで検
波信号をサンプリングして記憶し、任意のタイミングｔ
n におけるサンプリング値Ｅnとタイミングｔn より１
クロック前のタイミングにおけるサンプリング値Ｅn-1
とタイミングｔn より２クロック前のタイミングにおけ
るサンプリング値Ｅn-2 に対して、Ｅn-2 ＜ＬB でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立するときを
条件１とし、またＬA ＜Ｅn-2 でかつＬB≦Ｅn-1 ≦ＬA
でかつＥn ＜ＬB が成立するときを条件２とし、条件
１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ
2n-1としたとき、条件１の下でサンプリング値Ｅ1n-1が
基準レベルＬDCと一致しないか、又は条件２の下でサン
プリング値Ｅ2n-1が基準レベルＬDCと一致しないとき、
サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベルＬ
DCが一致するよう補正するとともにその補正後において
条件１の下でＥ1n-1＜ＬDCが成立するとともに条件２の
下でＬDC＜Ｅ2n-1が成立するとき前記クロック信号発生
器を制御して再生されるクロック信号の位相を遅らせる
位相制御信号を出力することを特徴とする無線通信装置
の受信制御方式。 - 【請求項１１】 受信したＧＭＳＫ変調波を周波数検波
して得られる検波信号をクロック信号発生器からのクロ
ック信号によりサンプリングして前記クロック信号発生
器の位相制御を行なうとともに受信データ判定を行なう
無線通信装置の受信制御方式において、検波信号に対し
て直流レベルに対応する基準レベルＬDC並びに高レベル
ＬA と低レベルＬB の２つの識別閾値を設定し、前記ク
ロック信号発生器からのクロック信号のタイミングで検
波信号をサンプリングして記憶し、任意のタイミングｔ
n におけるサンプリング値Ｅnとタイミングｔn より１
クロック前のタイミングにおけるサンプリング値Ｅn-1
とタイミングｔn より２クロック前のタイミングにおけ
るサンプリング値Ｅn-2 に対して、Ｅn-2 ＜ＬB でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立するときを
条件１とし、またＬA ＜Ｅn-2 でかつＬB≦Ｅn-1 ≦ＬA
でかつＥn ＜ＬB が成立するときを条件２とし、条件
１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ
2n-1としたとき、条件１の下でサンプリング値Ｅ1n-1が
基準レベルＬDCと一致しないか、又は条件２の下でサン
プリング値Ｅ2n-1が基準レベルＬDCと一致しないとき、
サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベルＬ
DCが一致するよう補正するとともにその補正後において
条件１の下でＬDC＜Ｅ1n-1が成立するとともに条件２の
下でＥ2n-1＜ＬDCが成立するとき前記クロック信号発生
器を制御して再生されるクロック信号の位相を進ませる
位相制御信号を出力することを特徴とする無線通信装置
の受信制御方式。 - 【請求項１２】 受信したＧＭＳＫ変調波を周波数検波
して得られる検波信号をクロック信号発生器からのクロ
ック信号によりサンプリングして前記クロック信号発生
器の位相制御を行なうとともに受信データ判定を行なう
無線通信装置の受信制御方式において、検波信号に対し
て直流レベルに対応する基準レベルＬDC並びに高レベル
ＬA と低レベルＬB の２つの識別閾値を設定し、前記ク
ロック信号発生器からのクロック信号のタイミングで検
波信号をサンプリングして記憶し、任意のタイミングｔ
n におけるサンプリング値Ｅnとタイミングｔn より１
クロック前のタイミングにおけるサンプリング値Ｅn-1
とタイミングｔn より２クロック前のタイミングにおけ
るサンプリング値Ｅn-2 に対して、Ｅn-2 ＜ＬB でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立するときを
条件１とし、またＬA ＜Ｅn-2 でかつＬB≦Ｅn-1 ≦ＬA
でかつＥn ＜ＬB が成立するときを条件２とし、条件
１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ
2n-1としたとき、条件１の下でサンプリング値Ｅ1n-1が
基準レベルＬDCと一致しないか、又は条件２の下でサン
プリング値Ｅ2n-1が基準レベルＬDCと一致しないとき、
サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベルＬ
DCが一致するよう補正するとともにその補正後において
基準レベルＬDCの補正量と同量だけ識別閾値ＬA とＬB
を補正することを特徴とする無線通信装置の受信制御方
式。 - 【請求項１３】 受信したＧＭＳＫ変調波を周波数検波
して得られる検波信号をクロック信号発生器からのクロ
ック信号によりサンプリングして前記クロック信号発生
器の位相制御を行なうとともに受信データ判定を行なう
無線通信装置の受信制御方式において、検波信号に対し
て直流レベルに対応する基準レベルＬDC並びに高レベル
ＬA と低レベルＬB の２つの識別閾値を設定し、前記ク
ロック信号発生器からのクロック信号のタイミングで検
波信号をサンプリングして記憶し、任意のタイミングｔ
n におけるサンプリング値Ｅnとタイミングｔn より１
クロック前のタイミングにおけるサンプリング値Ｅn-1
とタイミングｔn より２クロック前のタイミングにおけ
るサンプリング値Ｅn-2 に対して、Ｅn-2 ＜ＬB でかつ
ＬB ≦Ｅn-1 ≦ＬA でかつＬA ＜Ｅn が成立するときを
条件１とし、またＬA ＜Ｅn-2 でかつＬB≦Ｅn-1 ≦ＬA
でかつＥn ＜ＬB が成立するときを条件２とし、条件
１成立時のＥn-1 をＥ1n-1、条件２成立時のＥn-1 をＥ
2n-1としたとき、条件１の下でサンプリング値Ｅ1n-1が
基準レベルＬDCと一致しないか、又は条件２の下でサン
プリング値Ｅ2n-1が基準レベルＬDCと一致しないとき、
サンプリング値Ｅ1n-1とＥ2n-1の平均値に基準レベルＬ
DCが一致するよう補正するとともにその補正後において
基準レベルＬDCの補正量と同量だけ受信データ判定のた
めの識別閾値を補正することを特徴とする無線通信装置
の受信制御方式。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057591A JP2679889B2 (ja) | 1990-07-19 | 1991-05-15 | 無線通信装置及びその装置の受信制御方式 |
| US07/730,474 US5111152A (en) | 1990-07-19 | 1991-07-16 | Apparatus and method for demodulating a digital modulation signal |
| DE69126071T DE69126071T2 (de) | 1990-07-19 | 1991-07-16 | Verfahren und Einrichtung zur Demodulation von digitalem Modulationssignal |
| EP91111869A EP0467306B1 (en) | 1990-07-19 | 1991-07-16 | Apparatus and method for demodulating a digital modulation signal |
| CA002047308A CA2047308C (en) | 1990-07-19 | 1991-07-17 | Apparatus and method for demodulating a digital modulation signal |
| NO912819A NO303370B1 (no) | 1990-07-19 | 1991-07-18 | Demodulasjon av et modulert signal |
| KR1019910012348A KR950005162B1 (ko) | 1990-07-19 | 1991-07-19 | 디지탈 변조신호를 위한 복조장치 및 복조 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19109490 | 1990-07-19 | ||
| JP2-191094 | 1990-07-19 | ||
| JP11057591A JP2679889B2 (ja) | 1990-07-19 | 1991-05-15 | 無線通信装置及びその装置の受信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229750A JPH04229750A (ja) | 1992-08-19 |
| JP2679889B2 true JP2679889B2 (ja) | 1997-11-19 |
Family
ID=26450179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11057591A Expired - Fee Related JP2679889B2 (ja) | 1990-07-19 | 1991-05-15 | 無線通信装置及びその装置の受信制御方式 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5111152A (ja) |
| EP (1) | EP0467306B1 (ja) |
| JP (1) | JP2679889B2 (ja) |
| KR (1) | KR950005162B1 (ja) |
| CA (1) | CA2047308C (ja) |
| DE (1) | DE69126071T2 (ja) |
| NO (1) | NO303370B1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2692420A1 (fr) * | 1992-06-11 | 1993-12-17 | Sgs Thomson Microelectronics | Procédé et dispositif d'asservissement en fréquence et phase d'un oscillateur. |
| DE4221476A1 (de) * | 1992-06-30 | 1994-01-05 | Siemens Ag | Verfahren und Anordnung zur Regeneration eines Binärsignals |
| JP2639326B2 (ja) * | 1993-11-30 | 1997-08-13 | 日本電気株式会社 | 四値ｆｓｋ受信機 |
| US5453715A (en) * | 1994-08-15 | 1995-09-26 | Motorola, Inc. | Communication device with efficient multi-level digital demodulator |
| KR0178750B1 (ko) * | 1996-02-13 | 1999-05-15 | 김광호 | 전-디지탈 심볼타이밍 복구장치 |
| GB2322042B (en) * | 1997-02-05 | 2002-02-06 | Ericsson Telefon Ab L M | Radio architecture |
| US6091940A (en) | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
| US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US7295826B1 (en) | 1998-10-21 | 2007-11-13 | Parkervision, Inc. | Integrated frequency translation and selectivity with gain control functionality, and applications thereof |
| US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
| US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
| US7027786B1 (en) | 1998-10-21 | 2006-04-11 | Parkervision, Inc. | Carrier and clock recovery using universal frequency translation |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
| US7006805B1 (en) | 1999-01-22 | 2006-02-28 | Parker Vision, Inc. | Aliasing communication system with multi-mode and multi-band functionality and embodiments thereof, such as the family radio service |
| US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
| JP3179429B2 (ja) * | 1999-01-29 | 2001-06-25 | 日本電気アイシーマイコンシステム株式会社 | 周波数測定用テスト回路及びそれを備えた半導体集積回路 |
| US6873836B1 (en) | 1999-03-03 | 2005-03-29 | Parkervision, Inc. | Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US7110435B1 (en) | 1999-03-15 | 2006-09-19 | Parkervision, Inc. | Spread spectrum applications of universal frequency translation |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7054296B1 (en) | 1999-08-04 | 2006-05-30 | Parkervision, Inc. | Wireless local area network (WLAN) technology and applications including techniques of universal frequency translation |
| US7072390B1 (en) | 1999-08-04 | 2006-07-04 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments |
| US7082171B1 (en) | 1999-11-24 | 2006-07-25 | Parkervision, Inc. | Phase shifting applications of universal frequency translation |
| US6963734B2 (en) | 1999-12-22 | 2005-11-08 | Parkervision, Inc. | Differential frequency down-conversion using techniques of universal frequency translation technology |
| US7292835B2 (en) | 2000-01-28 | 2007-11-06 | Parkervision, Inc. | Wireless and wired cable modem applications of universal frequency translation technology |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7554508B2 (en) | 2000-06-09 | 2009-06-30 | Parker Vision, Inc. | Phased array antenna applications on universal frequency translation |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| US7010559B2 (en) | 2000-11-14 | 2006-03-07 | Parkervision, Inc. | Method and apparatus for a parallel correlator and applications thereof |
| DE60226978D1 (de) * | 2001-06-27 | 2008-07-17 | Sony Corp | Integrierte schaltungseinrichtung, informationsverarbeitungseinrichtung, informationsaufzeichnungseinrichtungsspeicher-verwaltungsverfahren, mobilendgeräteeinrichtung, integrierte halbleiterschaltungseinrichtung und kommunikationsverfahren mit tragbarem endgerät |
| US7085335B2 (en) | 2001-11-09 | 2006-08-01 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| JP2003229920A (ja) * | 2002-02-01 | 2003-08-15 | General Res Of Electronics Inc | Ｆｓｋ復調信号の中心レベル検出補正回路 |
| US6975848B2 (en) | 2002-06-04 | 2005-12-13 | Parkervision, Inc. | Method and apparatus for DC offset removal in a radio frequency communication channel |
| US7321640B2 (en) | 2002-06-07 | 2008-01-22 | Parkervision, Inc. | Active polyphase inverter filter for quadrature signal generation |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| US8184738B2 (en) | 2005-09-28 | 2012-05-22 | Nec Corporation | Clock reproducing apparatus and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183862A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | デイジタル信号処理回路 |
| NL8603110A (nl) * | 1986-12-08 | 1988-07-01 | Philips Nv | Schakeling voor het terugwinnen van een draaggolf. |
| WO1988005235A1 (fr) * | 1987-01-12 | 1988-07-14 | Fujitsu Limited | Circuit de commande de la temporisation de discrimination |
| JPH01240024A (ja) * | 1988-03-22 | 1989-09-25 | Nippon Telegr & Teleph Corp <Ntt> | クロック再生回路 |
| US5001724A (en) * | 1989-01-13 | 1991-03-19 | Hewlett-Packard Company | Method and apparatus for measuring phase accuracy and amplitude profile of a continuous-phase-modulated signal |
| US4887050A (en) * | 1989-03-31 | 1989-12-12 | Motorola, Inc. | Frequency control apparatus and method for a digital radio receiver |
-
1991
- 1991-05-15 JP JP11057591A patent/JP2679889B2/ja not_active Expired - Fee Related
- 1991-07-16 EP EP91111869A patent/EP0467306B1/en not_active Expired - Lifetime
- 1991-07-16 DE DE69126071T patent/DE69126071T2/de not_active Expired - Fee Related
- 1991-07-16 US US07/730,474 patent/US5111152A/en not_active Expired - Fee Related
- 1991-07-17 CA CA002047308A patent/CA2047308C/en not_active Expired - Fee Related
- 1991-07-18 NO NO912819A patent/NO303370B1/no not_active IP Right Cessation
- 1991-07-19 KR KR1019910012348A patent/KR950005162B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0467306A3 (en) | 1993-06-02 |
| CA2047308A1 (en) | 1992-01-20 |
| DE69126071D1 (de) | 1997-06-19 |
| NO912819L (no) | 1992-01-20 |
| US5111152A (en) | 1992-05-05 |
| JPH04229750A (ja) | 1992-08-19 |
| NO912819D0 (no) | 1991-07-18 |
| KR950005162B1 (ko) | 1995-05-19 |
| DE69126071T2 (de) | 1997-08-28 |
| CA2047308C (en) | 1997-05-06 |
| EP0467306B1 (en) | 1997-05-14 |
| NO303370B1 (no) | 1998-06-29 |
| EP0467306A2 (en) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679889B2 (ja) | 無線通信装置及びその装置の受信制御方式 | |
| EP0812079B1 (en) | Synchronizing apparatus | |
| US6741668B1 (en) | Clock recovery circuit and phase detecting method therefor | |
| US5969894A (en) | Method for detecting data encoded as state transitions in a read signal | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| US6366574B1 (en) | Method and device for recovering synchronization on a signal transmitted to a mobile-telephone receiver | |
| JP2009253951A (ja) | パルス幅補正装置およびパルス幅補正方法 | |
| US6933775B2 (en) | Circuit for detecting and correcting central level of FSK demodulation signal | |
| US20040027948A1 (en) | Reproducing apparatus and related computer program | |
| US7088790B2 (en) | Circuit for detecting a center level of a FSK demodulated signal to correct same | |
| JP2556125B2 (ja) | データ復調装置 | |
| JP3507668B2 (ja) | Ａｓｋ復調装置 | |
| US6700941B1 (en) | Digital demodulation apparatus | |
| EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
| JP3069830B2 (ja) | バイポーラ／ユニポーラ変換回路 | |
| JPH104436A (ja) | クロック再生回路 | |
| JP6502090B2 (ja) | クロックデータ再生回路およびクロックデータ再生方法 | |
| JP2519301B2 (ja) | タイミング再生回路 | |
| JPH05236036A (ja) | データ判定方式 | |
| JPH09181777A (ja) | 入力信号同期処理装置 | |
| JP3165080B2 (ja) | デジタル復調器 | |
| JP3177394B2 (ja) | ディジタルｐｌｌ回路 | |
| JP4034131B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2632068B2 (ja) | タイミング再生装置 | |
| JPH1173740A (ja) | チャネルストリームのエラー訂正装置及びエラー訂正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |