JP2740709B2 - Method for detecting stacking deviation of multilayer printed wiring board - Google Patents
Method for detecting stacking deviation of multilayer printed wiring boardInfo
- Publication number
- JP2740709B2 JP2740709B2 JP4142897A JP14289792A JP2740709B2 JP 2740709 B2 JP2740709 B2 JP 2740709B2 JP 4142897 A JP4142897 A JP 4142897A JP 14289792 A JP14289792 A JP 14289792A JP 2740709 B2 JP2740709 B2 JP 2740709B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- detection
- layer
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は多層印刷配線板の積層ず
れ検出方法に係り、特に内層にクリアランスを持つ電源
層又はアース層を有する多層印刷配線板の電源層又はア
ース層の積層ずれを検出する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for detecting stacking misalignment of a multilayer printed wiring board, and more particularly, to detecting stacking misalignment of a power supply layer or an earth layer of a multilayer printed wiring board having a power supply layer or an earth layer having a clearance in an inner layer. On how to do it.
【0002】印刷配線板の高密度化等のため、多層印刷
配線板が多く使用されているが、電気的特性の確保のた
め、積層ずれの検出が行われる。この積層ずれを正確に
短時間で容易に検出することが必要とされている。2. Description of the Related Art Multilayer printed wiring boards are often used to increase the density of printed wiring boards. However, in order to secure electrical characteristics, detection of stacking deviation is performed. There is a need to accurately detect this stacking deviation accurately in a short time.
【0003】[0003]
【従来の技術】図10(A)は多層印刷配線板51の信
号ランドと信号パターンの平面図を示し、図10(B)
は図10(A)のh−hの面での断面図を示す。また、
図11は図10中円aで囲んだ部分の拡大図を示す。図
10(B)に示すように、多層印刷配線板51は、内層
に独立した電源層40、アース層41を持ち、信号ラン
ド34はクリアランス42によって逃げている。2. Description of the Related Art FIG. 10A is a plan view showing signal lands and signal patterns of a multilayer printed wiring board 51, and FIG.
10A is a cross-sectional view taken along the line hh in FIG. Also,
FIG. 11 is an enlarged view of a portion surrounded by a circle a in FIG. As shown in FIG. 10B, the multilayer printed wiring board 51 has independent power supply layers 40 and ground layers 41 as inner layers, and the signal lands 34 escape by clearances 42.
【0004】信号パターンの特性インピーダンスは信号
パターンの対アース層、又は対電源層に対する幾何学的
距離によって定まり、各種実験式やグリーン関数を用い
た理論式等が存在する。信号パターンの特性インピーダ
ンスを所定の値にする場合は、上記の実験式、理論式等
を用いて印刷配線板のパターン設計を行っている。[0004] The characteristic impedance of a signal pattern is determined by the geometric distance of the signal pattern to a ground layer or a power supply layer, and there are various empirical formulas, theoretical formulas using a Green's function, and the like. When the characteristic impedance of the signal pattern is set to a predetermined value, the pattern design of the printed wiring board is performed using the above empirical formula, theoretical formula, and the like.
【0005】多層印刷配線板51の製造時に積層ずれが
生じて、多層印刷配線板の層を介して対向するアース層
又は電源層と重なる部分の面積が小さくなった信号パタ
ーンは、特性インピーダンスが通過するクリアランスの
数に伴って上昇してしまう。A signal pattern in which the area of a portion overlapping with the ground layer or the power supply layer facing through the layers of the multilayer printed wiring board is reduced due to misalignment during the manufacturing of the multilayer printed wiring board 51, the characteristic impedance is not passed. It increases with the number of clearances to be made.
【0006】図12に示すように電源層40がずれた場
合、クリアランス42間に配置された信号パターン35
bは対向する電源層40と重なる部分の面積が小さくな
り、特性インピーダンスは通過するクリアランス42a
の数に伴って上昇する。When the power supply layer 40 is displaced as shown in FIG.
b is such that the area of the portion overlapping the opposing power supply layer 40 is reduced, and the characteristic impedance is passed through the clearance 42a.
Rise with the number of.
【0007】従って、信号ランド34間を通る信号パタ
ーン35bの特性インピーダンスを所定の値にするよう
に設計してある場合、積層ずれが有ると、実際の特性イ
ンピーダンスが変わってしまい、問題となる。Therefore, when the characteristic impedance of the signal pattern 35b passing between the signal lands 34 is designed to have a predetermined value, the actual characteristic impedance changes if there is a lamination shift, which is a problem.
【0008】また、信号パターン35bの特性インピー
ダンスを問題にしない多層印刷配線板51でも、積層ず
れが有ると信号ランド34と電源層40、アース層41
間の耐電圧を満足できない場合が生じて問題となる。Further, even in a multilayer printed wiring board 51 in which the characteristic impedance of the signal pattern 35b does not matter, if there is a misalignment, the signal land 34, the power supply layer 40, and the ground layer 41
In some cases, the withstand voltage cannot be satisfied.
【0009】上記のような積層ずれにより電気的特性の
規格を満足できない多層印刷配線板を検出し、また製造
時の不良率を低下させるためのデータを得るため、積層
ずれの検出が行われる。In order to detect a multilayer printed wiring board that does not satisfy the standard of electrical characteristics due to the above-described lamination misalignment, and to obtain data for reducing a defective rate during manufacturing, lamination misalignment is detected.
【0010】図13は従来の積層ずれの検出方法を適用
した多層印刷配線板の平面図を示し、図14は図13の
検出用クーポンのX方向に配置したクリアランス71の
部分の説明図を示す。なお、図14(A)はクリアラン
ス71の部分の平面図を示し、図14(B)は図14
(A)のi−iの面での断面図を示す。FIG. 13 is a plan view of a multilayer printed wiring board to which a conventional method for detecting a stacking deviation is applied, and FIG. 14 is an explanatory view of a clearance 71 disposed in the X direction of the detection coupon of FIG. . FIG. 14A is a plan view of a portion of the clearance 71, and FIG.
FIG. 2A is a cross-sectional view taken along the line ii.
【0011】図13に示すように製品基板52の周囲
に、積層ずれ検出用の基板(以後、検出用クーポンと記
す)53を設ける。[0013] As shown in FIG. 13, a substrate 53 (hereinafter, referred to as a detection coupon) 53 for detecting misalignment is provided around a product substrate 52.
【0012】積層ずれ検出用クーポン53は、多層印刷
配線板51の製造時に製品基板52の部分と一体に製造
される部分であり、製品基板52の部分の積層ずれと対
応した積層ずれが現れる。なお、このクーポン53は製
造後に切断して取り除かれる。The lamination displacement detection coupon 53 is a part that is manufactured integrally with the product substrate 52 when the multilayer printed wiring board 51 is produced, and a lamination displacement corresponding to the lamination displacement of the product substrate 52 appears. The coupon 53 is cut and removed after manufacturing.
【0013】検出用クーポン53の内層に製品基板52
の電源層40(図10(B)参照)と一体に電源層61
を形成し、製品基板52のアース層41(図10(B)
参照)と一体にアース層62を形成する。この電源層6
1、アース層62には、検出用クーポン53の辺に沿う
方向に複数のクリアランス71を設けておく。検出用ク
ーポン53の表面層には、クリアランス71の内側に配
置されるスルーホール54aを有するランド54を形成
しておく。A product substrate 52 is provided on the inner layer of the detection coupon 53.
Power supply layer 61 (see FIG. 10B).
Is formed, and the ground layer 41 of the product substrate 52 (FIG. 10B)
) Is formed integrally with the ground layer 62. This power supply layer 6
1. The ground layer 62 is provided with a plurality of clearances 71 in a direction along the sides of the detection coupon 53. In the surface layer of the detection coupon 53, a land 54 having a through hole 54a disposed inside the clearance 71 is formed.
【0014】図13に示すように、X方向及びY方向の
積層ずれを検出するため、クリアランス71とランド5
4は、X方向に並ぶものと、Y方向に並ぶものの2種類
が形成してある。As shown in FIG. 13, a clearance 71 and a land 5 are detected in order to detect a stacking deviation in the X and Y directions.
No. 4 is formed in two types, one arranged in the X direction and one arranged in the Y direction.
【0015】従来は、先ず、印刷配線板の積層後にこの
クリアランス71の中心を通るa−aの面、及びb−b
の面まで検出用クーポン53を削りだし、次いで、クリ
アランス71の中心を通る断面での内層の電源層61、
アース層62の位置を顕微鏡等を使って調べて、積層ず
れの検出を行っていた。図14は電源層61が−X方向
に積層ずれを起こし、クリアランス71aが−X方向に
ずれている場合を示している。Conventionally, first, after lamination of a printed wiring board, a plane a-a passing through the center of the clearance 71 and bb
The coupon 53 for detection is cut out to the surface of, and then the power supply layer 61 of the inner layer in the cross section passing through the center of the clearance 71,
The position of the earth layer 62 was checked using a microscope or the like, and the misalignment was detected. FIG. 14 shows a case where the power supply layer 61 causes a stacking shift in the −X direction and the clearance 71a shifts in the −X direction.
【0016】[0016]
【発明が解決しようとする課題】しかるに、従来の検出
用クーポンを設けて、印刷配線板の積層後にクリアラン
スの部分での断面を調べて積層ずれを検出する方法で
は、熟練した作業者による印刷配線板の削りだしが必要
で、工数がかかっていた。また、作業者の育成に時間が
かかっていた。However, in the conventional method of providing a detection coupon and checking the cross section at the clearance after lamination of the printed wiring board to detect lamination displacement, a printed wiring by a skilled worker is required. The plate had to be cut, which required a lot of work. Also, it took time to train workers.
【0017】本発明は上記の点に鑑みてなされたもの
で、多層印刷配線板製造時の積層ずれを、短時間で容易
に検出できる多層印刷配線板の積層ずれ検出方法を提供
することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has as its object to provide a method for detecting a multilayer misalignment in a multilayer printed wiring board, which can easily detect a misalignment in the production of the multilayer printed wiring board in a short time. And
【0018】[0018]
【課題を解決するための手段】請求項1の発明では、多
層印刷配線板の内層の電源層21及び/又はアース層2
2、23を、その一部に複数対並べて配したクリアラン
ス18を有する構成とすると共に、多層印刷配線板の表
面層又は内層に、電源層21及び/又はアース層22、
23の各対のクリアランス18の間の領域を延在するよ
うに検出用パターン15a〜15hを形成し、検出用パ
ターン15a〜15hの特性インピーダンスを測定する
ことにより、多層印刷配線板の積層ずれを検出する。According to the first aspect of the present invention, the power supply layer 21 and / or the ground layer 2 in the inner layer of the multilayer printed wiring board are provided.
2 and 23 have a clearance 18 in which a plurality of pairs are arranged in a part thereof, and a power supply layer 21 and / or an earth layer 22 are provided on a surface layer or an inner layer of the multilayer printed wiring board.
The detection patterns 15a to 15h are formed so as to extend in the area between the clearances 18 of each pair of 23, and the characteristic impedance of the detection patterns 15a to 15h is measured. To detect.
【0019】請求項2の発明では、積層ずれ検出用パタ
ーン15a,15b;15c,15d;15e,15
f;15g,15hは平行に配された2本のパターンと
する。According to the second aspect of the present invention, the patterns 15a, 15b; 15c, 15d;
f; 15g and 15h are two patterns arranged in parallel.
【0020】請求項3の発明では、複数対のクリアラン
ス18を直交する2方向に並べて形成すると共に、検出
用パターン15a〜15hを直交する2方向に並べて形
成する。According to the third aspect of the present invention, a plurality of pairs of the clearances 18 are formed in two orthogonal directions and the detection patterns 15a to 15h are formed in two orthogonal directions.
【0021】[0021]
【作用】請求項1の発明では、検出用パターンの特性イ
ンピーダンスを測定することにより、積層ずれを検出す
ることができるため、削りだし作業を不要とし、積層ず
れの検出を容易にし、検出にかかる時間を短縮すること
が可能である。According to the first aspect of the present invention, the stacking misalignment can be detected by measuring the characteristic impedance of the detection pattern, so that the shaving operation is not required, the stacking misalignment can be easily detected, and the detection can be performed. It is possible to save time.
【0022】請求項2の発明では、クリアランス間の領
域に2本の平行な検出用パターンを形成するため、2本
の検出用パターンの特性インピーダンスを規格値と比較
することにより、検出用パターンと直交する方向の積層
ずれを方向も含めて検出することができる。According to the second aspect of the present invention, in order to form two parallel detection patterns in a region between the clearances, the characteristic impedance of the two detection patterns is compared with a standard value, thereby making the detection patterns and the detection patterns compatible. It is possible to detect the stacking deviation in the orthogonal direction including the direction.
【0023】請求項3の発明では、検出用パターンを直
交する2方向に配置しているため、積層ずれの面内での
方向を検出することができる。According to the third aspect of the present invention, since the detection patterns are arranged in two orthogonal directions, it is possible to detect the direction of the misalignment in the plane.
【0024】[0024]
【実施例】図1は本発明の一実施例を適用した多層印刷
配線板11の平面図を示し、図2は図1の検出用パター
ン15とクリアランス18の説明図を示す。また、図3
(A)は検出用パターン15とクリアランス18の一部
の拡大図を示し、図3(B)は、図3(A)のj−jを
通る面での断面図を示す。FIG. 1 is a plan view of a multilayer printed wiring board 11 to which one embodiment of the present invention is applied, and FIG. 2 is an explanatory view of a detection pattern 15 and a clearance 18 of FIG. FIG.
3A is an enlarged view of a part of the detection pattern 15 and the clearance 18, and FIG. 3B is a cross-sectional view taken along a plane JJ in FIG. 3A.
【0025】図1中、12は製品基板を示し、13は積
層ずれ検出用クーポンを示す。積層ずれ検出用クーポン
13は、多層印刷配線板11の製造時に製品基板12の
部分と一体に製造される部分であり、製品基板12の部
分の積層ずれと対応した積層ずれが現れる。なお、この
クーポン13は製造後に切断して取り除かれる。In FIG. 1, reference numeral 12 denotes a product substrate, and reference numeral 13 denotes a coupon for detecting misalignment. The lamination displacement detection coupon 13 is a part that is manufactured integrally with the product substrate 12 when the multilayer printed wiring board 11 is produced, and a lamination displacement corresponding to the lamination displacement of the product substrate 12 appears. The coupon 13 is cut and removed after manufacturing.
【0026】図1の多層印刷配線板11は、図10に示
すように、製品基板12の表面と裏面に信号パターンが
形成され、内層に電源層、及びアース層が形成されてい
る4層基板である。As shown in FIG. 10, the multilayer printed wiring board 11 shown in FIG. 1 has a four-layer board in which a signal pattern is formed on the front and back surfaces of a product board 12, and a power supply layer and an earth layer are formed in an inner layer. It is.
【0027】検出用クーポン13には、図3(B)に示
すように、製品基板12の電源層と一体に内層の電源層
21が形成され、また、製品基板12のアース層と一体
に内層のアース層22が形成されている。As shown in FIG. 3B, the detection coupon 13 has an inner power supply layer 21 formed integrally with the power supply layer of the product substrate 12, and an inner layer formed integrally with the ground layer of the product substrate 12. Is formed.
【0028】また、検出用クーポン13には、スルーホ
ール14aを有するランド14が複数対形成され、電源
層21及びアース層22には、ランド14を逃げるクリ
アランス18が設けられている。検出用クーポン13の
上面には、複数対のクリアランス18の間の領域19
に、2本の平行な検出用パターン15a,15bが形成
されている。また、検出用クーポン13の下面には、複
数対のクリアランス18の間の領域19に、2本の平行
な検出用パターン15c,15dが形成されている。The detection coupon 13 is formed with a plurality of pairs of lands 14 having through holes 14a, and the power supply layer 21 and the ground layer 22 are provided with clearances 18 for escaping the lands 14. The upper surface of the detection coupon 13 has an area 19 between the plurality of pairs of the clearances 18.
, Two parallel detection patterns 15a and 15b are formed. On the lower surface of the detection coupon 13, two parallel detection patterns 15c and 15d are formed in a region 19 between the plural pairs of clearances 18.
【0029】なお、図3に示すように、検出用パターン
15は、ランド14側の縁が平面図で見てクリアランス
18の縁に接する位置に配置してある。As shown in FIG. 3, the detection pattern 15 is arranged at a position where the edge on the land 14 side contacts the edge of the clearance 18 in a plan view.
【0030】図1に示すように、クリアランス18の対
と検出用パターン15は、多層印刷配線板11の隣合う
2辺に沿って、図中X方向に延在するものとY方向に延
在するものの2種類が形成されている。As shown in FIG. 1, the pair of clearances 18 and the detection patterns 15 extend along two adjacent sides of the multilayer printed wiring board 11 in the X direction and in the Y direction in the drawing. Two types are formed.
【0031】Y方向に延在する検出用パターン15とク
リアランス18の組合せでは、図1に示すように、X方
向に所定の間隔で並んだクリアランス18の対がY方向
に所定の等間隔で複数対配置されており、2本の平行な
検出用パターン15a、15bは、クリアランス18の
各対の間の領域19(図3参照)をY方向に延在するよ
うに形成されている。In the combination of the detection pattern 15 and the clearance 18 extending in the Y direction, as shown in FIG. 1, a plurality of pairs of the clearances 18 arranged at a predetermined interval in the X direction are arranged at predetermined equal intervals in the Y direction. The two parallel detection patterns 15a and 15b are arranged in pairs, and are formed so as to extend in the Y direction in a region 19 (see FIG. 3) between each pair of the clearances 18.
【0032】X方向に延在する検出用パターン15とク
リアランス18の組合せでは、図1に示すように、Y方
向に所定の間隔で並んだクリアランス18の対がX方向
に所定の等間隔で複数対配置されており、2本の平行な
検出用パターン15a、15bは、クリアランス18の
各対の間の領域19(図3参照)をX方向に延在するよ
うに形成されている。In the combination of the detection patterns 15 and the clearances 18 extending in the X direction, as shown in FIG. 1, a plurality of pairs of the clearances 18 arranged at predetermined intervals in the Y direction are arranged at predetermined equal intervals in the X direction. The two parallel detection patterns 15a and 15b are arranged in pairs, and are formed so as to extend in the X direction in a region 19 (see FIG. 3) between each pair of the clearances 18.
【0033】図2は図1のY方向に延在する検出用パタ
ーン15とクリアランス18の組合せの説明図を示す。
2本の検出用パターン15a、15bはクリアランス1
8をn対(図2の例では10対)通過するように形成さ
れており、一端は測定のためのランドP1 、P3 に接続
され他端はP2 、P4 に接続されている。なお、X方向
に並んだ一対のクリアランス18のピッチ、クリアラン
ス18の各対間のY方向のピッチは、所定の一定値、例
えば、共に2.54mmとする。FIG. 2 is an explanatory view of a combination of the detection pattern 15 and the clearance 18 extending in the Y direction in FIG.
The two detection patterns 15a and 15b have the clearance 1
8 are passed through n pairs (10 pairs in the example of FIG. 2). One end is connected to lands P1 and P3 for measurement, and the other end is connected to P2 and P4. The pitch between the pair of clearances 18 arranged in the X direction and the pitch in the Y direction between each pair of the clearances 18 are a predetermined constant value, for example, 2.54 mm.
【0034】次に、本実施例における積層ずれ検出方法
の手順について記す。多層印刷配線板11の製作工程
で、先ず、検出用クーポン13の部分に、クリアランス
18を有する内層の電源層21を製品基板12の電源層
40と一体に形成し、クリアランス18を有する内層の
アース層22を製品基板12のアース層41と一体に形
成する。Next, the procedure of the method for detecting a stack displacement in this embodiment will be described. In the manufacturing process of the multilayer printed wiring board 11, first, the inner power supply layer 21 having the clearance 18 is formed integrally with the power supply layer 40 of the product substrate 12 in the portion of the detection coupon 13 and the inner ground having the clearance 18 is grounded. The layer 22 is formed integrally with the ground layer 41 of the product substrate 12.
【0035】次に、表面の検出用パターン15とスルー
ホール14aを有するランド14を形成する。上記のよ
うにして、多層印刷配線板11ができた後に、検出用パ
ターン15の特性インピーダンスを測定し、この測定値
から積層ずれを検出する。Next, a land 14 having a surface detection pattern 15 and a through hole 14a is formed. After the formation of the multilayer printed wiring board 11 as described above, the characteristic impedance of the detection pattern 15 is measured, and the misalignment is detected from the measured value.
【0036】以下に検出用パターン15の特性インピー
ダンスの測定と、積層ずれの検出について説明する。検
出用パターン15は前記したように、クリアランス18
を所定数n個通過するように配置してある。ここでは、
図3に示すように、検出用パターン15をY方向に配置
し、X方向の積層ずれを検出する場合について説明す
る。The measurement of the characteristic impedance of the detection pattern 15 and the detection of the stacking deviation will be described below. As described above, the detection pattern 15 has the clearance 18.
Through a predetermined number n. here,
As shown in FIG. 3, a case will be described in which the detection patterns 15 are arranged in the Y direction and a stacking deviation in the X direction is detected.
【0037】特性インピーダンスの測定では、検出用パ
ターン15と多層印刷配線板11の層を介して対向する
電源層21又はアース層22をアースとしたときの、検
出用パターン15の特性インピーダンスを測定する。In the measurement of the characteristic impedance, the characteristic impedance of the detection pattern 15 is measured when the power supply layer 21 or the earth layer 22 opposed to the detection pattern 15 via the layer of the multilayer printed wiring board 11 is grounded. .
【0038】検出用パターン15の一端と電源層21又
はアース層22間には所定の特性インピーダンスの値の
終端を接続する。特性インピーダンス測定器の出力端子
の信号側を検出用パターン15の他端に接続し、GND
側を電源層21又はアース層22に接続して、検出用パ
ターン15の特性インピーダンスを測定する。A terminal having a predetermined characteristic impedance value is connected between one end of the detection pattern 15 and the power supply layer 21 or the earth layer 22. Connect the signal side of the output terminal of the characteristic impedance measuring instrument to the other end of the detection pattern 15, and
The side is connected to the power supply layer 21 or the earth layer 22, and the characteristic impedance of the detection pattern 15 is measured.
【0039】例えば図2の検出用パターン15aの特性
インピーダンスを測定する場合は、端子P2 と電源層2
1間に終端を接続し、特性インピーダンス測定器の出力
端子の信号側を端子P1 に接続し、GND側を電源層2
1に接続して、特性インピーダンスを測定する。For example, when measuring the characteristic impedance of the detection pattern 15a shown in FIG.
1, a signal side of an output terminal of the characteristic impedance measuring instrument is connected to a terminal P1, and a GND side is a power supply layer 2.
1 and measure the characteristic impedance.
【0040】図5は通過するクリアランス数と検出用パ
ターン15の特性インピーダンスの関係を示す。図5
は、所定の特性インピーダンスの値を50Ωとした場合
の図である。FIG. 5 shows the relationship between the number of passing clearances and the characteristic impedance of the detection pattern 15. FIG.
FIG. 4 is a diagram when a predetermined characteristic impedance value is set to 50Ω.
【0041】図3に示すように積層ずれが無い場合は、
検出用パターン15の特性インピーダンスは図5のIに
示すように通過するクリアランス18の数によらず、所
定の規格値の範囲に入る。一方、図4に示すように電源
層21に−X方向の積層ずれが有る場合は、電源層21
の積層ずれの影響を受ける検出用パターン15bの特性
インピーダンスは、図5IIに示すように、通過するクリ
アランス18aの数の増加に伴って値が増加する。When there is no misalignment as shown in FIG.
The characteristic impedance of the detection pattern 15 falls within a predetermined standard range irrespective of the number of the clearances 18 passing therethrough as shown by I in FIG. On the other hand, when the power supply layer 21 has a stacking deviation in the −X direction as shown in FIG.
As shown in FIG. 5II, the value of the characteristic impedance of the detection pattern 15b affected by the stacking deviation increases as the number of the clearances 18a passing therethrough increases.
【0042】従って、クリアランス18を所定数n個通
過する検出用パターン15の特性インピーダンスを測定
することで、この測定値からX方向の積層ずれを検出す
ることができる。Therefore, by measuring the characteristic impedance of the detection pattern 15 passing through the predetermined number n of the clearances 18, it is possible to detect the stacking deviation in the X direction from the measured value.
【0043】図6は検出用パターンが40個のクリアラ
ンス18を通過するように配置されている場合で、図4
に示すような積層ずれが有る場合の特性インピーダンス
の測定値の例を示す。FIG. 6 shows a case where the detection patterns are arranged so as to pass through the forty clearances 18, and FIG.
4 shows an example of measured values of characteristic impedance when there is a stacking deviation as shown in FIG.
【0044】図4の場合、電源層21が−X方向に、ほ
ぼ、検出用パターン15のパターン幅の分ずれている。
このため、検出用パターン15bの特性インピーダンス
が規格値(例えば50Ω±10%)を外れ、50Ωより
大幅に大きい75.7Ωとなっている。一方、他の検出
用パターン15a、15c、15dは電源層21のずれ
の影響を受けないため、特性インピーダンスは、規格値
内に入っている。In the case of FIG. 4, the power supply layer 21 is displaced in the −X direction substantially by the pattern width of the detection pattern 15.
For this reason, the characteristic impedance of the detection pattern 15b deviates from the standard value (for example, 50Ω ± 10%), and is 75.7Ω, which is much larger than 50Ω. On the other hand, since the other detection patterns 15a, 15c, and 15d are not affected by the shift of the power supply layer 21, the characteristic impedance is within the standard value.
【0045】従って、検出用パターン15a、15b、
15c、15dの特性インピーダンスを測定すると、1
5bの特性インピーダンスだけが規格値より大きい値と
なっていることから、電源層21が−X方向に積層ずれ
を起こしていることが検出できる。Therefore, the detection patterns 15a, 15b,
When measuring the characteristic impedance of 15c and 15d, 1
Since only the characteristic impedance 5b has a value larger than the standard value, it can be detected that the power supply layer 21 has a stacking deviation in the −X direction.
【0046】図7は電源層21が+X方向の積層ずれが
有る場合の断面図を示し、図8は積層ずれ検出パターン
が40個のクリアランス18を通過するように配置され
ている場合で、図7に示すような積層ずれが有る場合の
特性インピーダンスの測定値の例を示す。FIG. 7 is a cross-sectional view when the power supply layer 21 has a stacking shift in the + X direction, and FIG. 8 shows a case where the stacking shift detection pattern is arranged so as to pass through 40 clearances 18. 7 shows an example of measured values of characteristic impedance when there is a stacking deviation as shown in FIG.
【0047】図7の場合、電源層21が+X方向に、ほ
ぼ、検出用パターン15のパターン幅の分ずれている。
このため、検出用パターン15aの特性インピーダンス
が規格値(例えば50Ω±10%)を外れ、50Ωより
大幅に大きい75.7Ωとなっている。一方、他の検出
用パターン15b、15c、15dは電源層21のずれ
の影響を受けないため、特性インピーダンスは、規格値
内に入っている。In the case of FIG. 7, the power supply layer 21 is shifted in the + X direction substantially by the pattern width of the detection pattern 15.
For this reason, the characteristic impedance of the detection pattern 15a deviates from the standard value (for example, 50Ω ± 10%), and is 75.7Ω which is much larger than 50Ω. On the other hand, since the other detection patterns 15b, 15c, and 15d are not affected by the displacement of the power supply layer 21, the characteristic impedance is within the standard value.
【0048】従って、検出用パターン15a、15b、
15c、15dの特性インピーダンスを測定すると、1
5aの特性インピーダンスだけが規格値より大きい値と
なっていることから、電源層21が+X方向に積層ずれ
を起こしていることが検出できる。Therefore, the detection patterns 15a, 15b,
When measuring the characteristic impedance of 15c and 15d, 1
Since only the characteristic impedance 5a has a value larger than the standard value, it can be detected that the power supply layer 21 has a stacking deviation in the + X direction.
【0049】上記のように、検出用パターン15a、1
5b、15c、15dの各特性インピーダンスを測定し
て、規格値と比較することで、内層の電源層21及びア
ース層22のX方向の積層ずれを方向も含めて検出でき
る。従って、製品基板12の電源層40及びアース層4
1のX方向の積層ずれを方向も含めて検出することがで
きる。As described above, the detection patterns 15a, 1
By measuring each of the characteristic impedances 5b, 15c, and 15d and comparing them with the standard values, it is possible to detect the stacking deviation of the inner power supply layer 21 and the earth layer 22 in the X direction, including the direction. Therefore, the power supply layer 40 and the ground layer 4 of the product substrate 12
It is possible to detect the stacking deviation in the X direction including the direction.
【0050】なお、検出用クーポン13には、上記のY
方向に配置した検出用パターン15の他に、X方向に配
置した検出用パターン15も形成してあるので、この検
出用パターン15の特性インピーダンスの測定により、
Y方向の積層ずれも上記の説明と同様に検出することが
できる。従って、本実施例では、X方向の積層ずれ及び
Y方向の積層ずれを方向も含めて検出することができ
る。The detection coupon 13 includes the above Y
Since the detection pattern 15 arranged in the X direction is also formed in addition to the detection pattern 15 arranged in the direction, the characteristic impedance of the detection pattern 15 is measured.
The stacking deviation in the Y direction can be detected in the same manner as described above. Therefore, in this embodiment, the stacking shift in the X direction and the stacking shift in the Y direction can be detected including the direction.
【0051】なお、本実施例ではスルーホール14aを
有するランド14を形成しているが、このスルーホール
14aを有するランド14は必ずしも必要ではなく、内
層の電源層21、アース層22に、ランド14に対応す
るクリアランス18を形成すれば、ランド14が無くて
も同様に積層ずれを検出することができる。In this embodiment, the land 14 having the through hole 14a is formed. However, the land 14 having the through hole 14a is not necessarily required. Is formed, the stacking deviation can be similarly detected without the land 14.
【0052】また、本実施例は、4層印刷配線板で検出
用パターンを表面層に形成する場合であるが、これに限
らず、内層に検出用パターンを形成して内層の電源層又
はアース層の積層ずれを検出することもできる。In this embodiment, the detection pattern is formed on the surface layer using a four-layer printed wiring board. However, the present invention is not limited to this. The detection pattern is formed on the inner layer and the inner power supply layer or the ground is formed. It is also possible to detect a layer misalignment.
【0053】図9は7層印刷配線板における一例を示す
断面図である。図9に示すように内層にも検出用パター
ン15e、15f、15g、15hが形成される場合、
表面層の検出用パターン15a、15b、15c、15
dの特性インピーダンスと共に、内層の検出用パターン
15e、15f、15g、15hの特性インピーダンス
も測定することにより、内層のアース層22、23、及
び電源層21の積層ずれを検出することができる。FIG. 9 is a sectional view showing an example of a seven-layer printed wiring board. As shown in FIG. 9, when the detection patterns 15e, 15f, 15g, and 15h are also formed in the inner layer,
Surface layer detection patterns 15a, 15b, 15c, 15
By measuring the characteristic impedance of the inner layer detection patterns 15e, 15f, 15g, and 15h together with the characteristic impedance of d, the misalignment of the inner layer earth layers 22, 23 and the power supply layer 21 can be detected.
【0054】[0054]
【発明の効果】請求項1の発明によれば、検出用パター
ンの特性インピーダンスを測定することにより、積層ず
れを検出することができるため、多層印刷配線板製造時
の積層ずれを、短時間で容易に検出できる等の特長を有
する。According to the first aspect of the present invention, the stacking misalignment can be detected by measuring the characteristic impedance of the detection pattern. It has features such as easy detection.
【0055】請求項2の発明によれば、積層ずれの方向
を検出できるため、より正確な積層ずれの検出ができ
る。According to the second aspect of the present invention, since the direction of the stacking shift can be detected, the stacking shift can be detected more accurately.
【0056】請求項3の発明によれば、面内で積層ずれ
の方向を検出できるため、更に正確な積層ずれの検出が
できる。According to the third aspect of the present invention, since the direction of the lamination misalignment can be detected in the plane, the lamination misalignment can be detected more accurately.
【図1】本発明の一実施例を適用した多層印刷配線板の
平面図である。FIG. 1 is a plan view of a multilayer printed wiring board to which an embodiment of the present invention has been applied.
【図2】検出用パターンとクリアランスの説明図であ
る。FIG. 2 is an explanatory diagram of a detection pattern and a clearance.
【図3】検出用パターンとクリアランスの説明図であ
る。FIG. 3 is an explanatory diagram of a detection pattern and a clearance.
【図4】−X方向の積層ずれが有る場合の説明図であ
る。FIG. 4 is an explanatory diagram in the case where there is a stacking deviation in the −X direction.
【図5】通過クリアランス数と特性インピーダンスの関
係を示す図である。FIG. 5 is a diagram showing the relationship between the number of passage clearances and characteristic impedance.
【図6】図4の場合の特性インピーダンスの測定値の例
を示す図である。FIG. 6 is a diagram illustrating an example of measured values of characteristic impedance in the case of FIG. 4;
【図7】+X方向の積層ずれが有る場合の断面図であ
る。FIG. 7 is a cross-sectional view when there is a stacking deviation in the + X direction.
【図8】図7の場合の特性インピーダンスの測定値の例
を示す図である。8 is a diagram showing an example of measured values of characteristic impedance in the case of FIG. 7;
【図9】内層に検出用パターンを形成する場合の一例を
示す図である。FIG. 9 is a diagram illustrating an example of a case where a detection pattern is formed in an inner layer.
【図10】多層印刷配線板の説明図である。FIG. 10 is an explanatory diagram of a multilayer printed wiring board.
【図11】図10中円aで囲んだ部分の拡大図である。FIG. 11 is an enlarged view of a portion surrounded by a circle a in FIG.
【図12】積層ずれを生じたときの図11と同じ部分の
拡大図である。FIG. 12 is an enlarged view of the same portion as in FIG. 11 when a stacking error has occurred.
【図13】従来の積層ずれ検出方法を適用した多層印刷
配線板の平面図である。FIG. 13 is a plan view of a multilayer printed wiring board to which a conventional stacking deviation detecting method is applied.
【図14】検出用クーポンのクリアランス部分の説明図
である。FIG. 14 is an explanatory diagram of a clearance portion of the detection coupon.
11 多層印刷配線板 12 製品基板 13 検出用クーポン 14 ランド 14a スルーホール 15a〜15h 検出用パターン 18 クリアランス 21 電源層 22 アース層 DESCRIPTION OF SYMBOLS 11 Multilayer printed wiring board 12 Product board 13 Coupon for detection 14 Land 14a Through hole 15a-15h Pattern for detection 18 Clearance 21 Power supply layer 22 Earth layer
Claims (3)
及び/又はアース層(22、23)を、その一部に複数
対並べて配したクリアランス(18)を有する構成とす
ると共に、多層印刷配線板の表面層又は内層に、該電源
層(21)及び/又はアース層(22、23)の各対の
クリアランス(18)の間の領域を延在するように検出
用パターン(15a〜15h)を形成し、該検出用パタ
ーン(15a〜15h)の特性インピーダンスを測定す
ることにより、該多層印刷配線板の積層ずれを検出する
ことを特徴とする多層印刷配線板の積層ずれ検出方法。An internal power supply layer of a multilayer printed wiring board (21).
And / or a ground layer (22, 23) having a clearance (18) in which a plurality of pairs are arranged in a part thereof, and a power supply layer (21) and a power layer (21) on a surface layer or an inner layer of the multilayer printed wiring board. And / or forming the detection patterns (15a to 15h) so as to extend between the clearances (18) of each pair of the ground layers (22, 23), and characteristics of the detection patterns (15a to 15h). A method for detecting a stacking shift of a multilayer printed wiring board, comprising detecting a stacking shift of the multilayer printed wiring board by measuring impedance.
15c,15d;15e,15f;15g,15h)は
平行に配された2本のパターンであることを特徴とする
請求項1記載の多層印刷配線板の積層ずれ検出方法。2. The detection pattern (15a, 15b;
2. The method according to claim 1, wherein 15c, 15d; 15e, 15f; 15g, 15h) are two patterns arranged in parallel.
交する2方向に並べて形成すると共に、前記検出用パタ
ーン(15a〜15h)を直交する2方向に並べて形成
することを特徴とする請求項1記載の多層印刷配線板の
積層ずれ検出方法。3. The apparatus according to claim 1, wherein the plurality of pairs of clearances are formed in two orthogonal directions and the detection patterns are formed in two orthogonal directions. The method for detecting a stacking deviation of a multilayer printed wiring board according to the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142897A JP2740709B2 (en) | 1992-06-03 | 1992-06-03 | Method for detecting stacking deviation of multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4142897A JP2740709B2 (en) | 1992-06-03 | 1992-06-03 | Method for detecting stacking deviation of multilayer printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335754A JPH05335754A (en) | 1993-12-17 |
| JP2740709B2 true JP2740709B2 (en) | 1998-04-15 |
Family
ID=15326144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4142897A Expired - Fee Related JP2740709B2 (en) | 1992-06-03 | 1992-06-03 | Method for detecting stacking deviation of multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740709B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010052783A1 (en) * | 2008-11-06 | 2010-05-14 | 富士機工電子株式会社 | Multilayer printed circuit board, method for examining multilayer printed circuit board, system for examining multilayer printed circuit board, and method for manufacturing multilayer printed circuit board |
| JP4617399B2 (en) * | 2010-07-09 | 2011-01-26 | 富士機工電子株式会社 | Multilayer printed wiring board, multilayer printed wiring board inspection method, multilayer printed wiring board inspection system, and multilayer printed wiring board manufacturing method |
-
1992
- 1992-06-03 JP JP4142897A patent/JP2740709B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335754A (en) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512181B2 (en) | Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board | |
| US7656166B2 (en) | Multilayer wiring board and method for testing the same | |
| KR101333412B1 (en) | Wired circuit board and production method thereof | |
| JP4034888B2 (en) | Test coupon on printed wiring board | |
| US20070167056A1 (en) | Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof | |
| JP2740709B2 (en) | Method for detecting stacking deviation of multilayer printed wiring board | |
| US7013563B2 (en) | Method of testing spacings in pattern of openings in PCB conductive layer | |
| JP2638555B2 (en) | Multilayer printed wiring board | |
| JPH09205281A (en) | Method for inspecting inner-layer circuit pattern deviation of multilayer printed wiring board | |
| US6316731B1 (en) | Method of forming a printed wiring board with compensation scales | |
| JP3206635B2 (en) | Multilayer printed wiring board | |
| JPH0548272A (en) | Printed wiring board | |
| CN100490603C (en) | Circuit board capable of verifying lamination sequence | |
| JPH0432216A (en) | Evaluation method for overlay accuracy and dimensional accuracy | |
| JPS634960B2 (en) | ||
| JPH03256398A (en) | Multilayer interconnection board | |
| US5486656A (en) | Printed circuit board having an extra plate connected to a product portion | |
| JP2002094197A (en) | Printed wiring board and method of detecting interlayer misregistration thereof | |
| JP4309882B2 (en) | Wiring board for multi-cavity | |
| JP2005268414A (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JPS62169496A (en) | Method for detecting discrepancy of inner layer of multilayer printed wiring board | |
| JPH0699334A (en) | Correcting method for machining position of multilayer substrate | |
| CN1387396A (en) | Impedance measuring structure | |
| JPS63155686A (en) | Wiring board and manufacture of the same | |
| JPH06291466A (en) | Test pattern of multilayer printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980113 |
|
| LAPS | Cancellation because of no payment of annual fees |