[go: up one dir, main page]

JP2898459B2 - Volume control circuit - Google Patents

Volume control circuit

Info

Publication number
JP2898459B2
JP2898459B2 JP4047196A JP4719692A JP2898459B2 JP 2898459 B2 JP2898459 B2 JP 2898459B2 JP 4047196 A JP4047196 A JP 4047196A JP 4719692 A JP4719692 A JP 4719692A JP 2898459 B2 JP2898459 B2 JP 2898459B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
charging
capacitor
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4047196A
Other languages
Japanese (ja)
Other versions
JPH05251966A (en
Inventor
隆夫 合屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP4047196A priority Critical patent/JP2898459B2/en
Publication of JPH05251966A publication Critical patent/JPH05251966A/en
Application granted granted Critical
Publication of JP2898459B2 publication Critical patent/JP2898459B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Television Receiver Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電圧制御増幅器とデジ
タル/アナログ(以下「D/A」と略称することもあ
る。)変換器とを使用して、音量機器における音量をフ
ェードイン、フェードアウト制御する音量コントロール
回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention uses a voltage controlled amplifier and a digital / analog (hereinafter sometimes abbreviated as "D / A") converter to fade-in and fade-out the volume of a volume device. The present invention relates to a volume control circuit for controlling.

【0002】[0002]

【従来の技術】音量機器において、タイマを用いて設定
時間経過したときにオンさせたり、スリープモードで設
定時間経過後にオフさせたりする場合に、音量を緩やか
に時間をかけて変化させる必要がある。従来は、このよ
うな動作モードに応じてフェードイン、フェードアウト
するために、D/A変換器の入力データとして1dB〜
2dBの細かなステップで変化する多量のデータを最終
目的のレベルになるまで送り続ける必要がある。
2. Description of the Related Art When a sound volume device is turned on after a lapse of a set time using a timer or turned off after a lapse of a set time in a sleep mode, it is necessary to gradually change the volume over time. . Conventionally, in order to perform fade-in and fade-out according to such an operation mode, input data of a D / A converter is 1 dB to 1 dB.
It is necessary to continuously send a large amount of data that changes in small steps of 2 dB until the final target level is reached.

【0003】[0003]

【発明が解決しようとする課題】このように多量の入力
データを送り続けるには、コントローラ側の負荷が増大
する。このために、たとえばメモリ装置に容量の大きな
ものが必要となり装置コストが高くつくこととなる。一
方、入力データ量を減らした場合には、各ステップ間の
データのレベル差が大きくなって段階的な変化となり、
なだらかに変化させることができず聞き苦しい問題があ
る。
In order to keep sending such a large amount of input data, the load on the controller increases. For this reason, for example, a memory device having a large capacity is required, and the device cost is increased. On the other hand, when the amount of input data is reduced, the level difference of the data between each step becomes large and changes stepwise.
There is a problem that cannot be changed smoothly and is hard to hear.

【0004】本発明の目的は、音量制御データである入
力制御信号を細かなステップの多量の制御データに変え
ることなく、1ステップの大きな変化を与えるだけで音
量をフェードインあるいはフェードアウトさせることが
可能であって、回路構成が簡単で、低コスト化が図れる
音量コントロール回路を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to make it possible to fade in or fade out a volume by giving a large change in one step without changing an input control signal which is volume control data into a large amount of control data in fine steps. It is another object of the present invention to provide a sound volume control circuit having a simple circuit configuration and capable of reducing costs.

【0005】[0005]

【課題を解決するための手段】本発明は、デジタル音量
制御データを直流電圧に変換して出力するデジタル/ア
ナログ変換器と、デジタル/アナログ変換器からの出力
電圧を積分し、制限抵抗Rおよび充電用コンデンサC4
が直列に接続され、充電用コンデンサC4の両端から出
力電圧が導出される積分回路と、該充電用コンデンサC
4よりも容量が大きな複数の充電用コンデンサC1,
2,C3と、該複数の充電用コンデンサC1,C2,C
3のうちのいずれかを選択的に、該積分回路の充電用コ
ンデンサC4に並列に接続するか、または非接続のまま
にするかを選択する選択回路と、該複数の充電用コンデ
ンサC1,C2,C3と積分回路のコンデンサC4との
間にそれぞれ挿入され、抵抗値積分回路の制限抵抗Rに
対して充分に大きい充放電用抵抗rと、積分回路からの
出力電圧によって利得が制御される電圧制御増幅器とを
含むことを特徴とする音量コントロール回路である。
SUMMARY OF THE INVENTION The present invention provides a digital / analog converter which converts digital volume control data into a DC voltage and outputs the DC voltage, and integrates an output voltage from the digital / analog converter to form a limiting resistor R and Charging capacitor C4
Are connected in series, an integration circuit from which the output voltage is derived from both ends of the charging capacitor C4, and the charging capacitor C4.
A plurality of charging capacitors C1, each having a capacity larger than 4
2, C3 and the plurality of charging capacitors C1, C2, C
3 and a selection circuit for selecting whether to connect in parallel to the charging capacitor C4 of the integration circuit or to leave the connection unconnected, and the plurality of charging capacitors C1 and C2. , C3 and the capacitor C4 of the integrating circuit, respectively, a charging / discharging resistor r sufficiently larger than the limiting resistor R of the resistance integrating circuit, and a voltage whose gain is controlled by the output voltage from the integrating circuit. A volume control circuit including a control amplifier.

【0006】[0006]

【作用】本発明に従えば、入力されたデジタル音量制御
データに対応した直流電圧が発生するデジタル/アナロ
グ変換器の出力を制限抵抗Rと充電用コンデンサC4と
の直列接続で形成される積分回路を経て、利得が制御可
能な電圧制御増幅器に対し制御電圧として入力する。
According to the present invention, the output of the digital / analog converter which generates a DC voltage corresponding to the input digital volume control data is integrated by a series connection of a limiting resistor R and a charging capacitor C4. , And is input as a control voltage to a voltage-controlled amplifier whose gain can be controlled.

【0007】このとき、積分回路における時定数が小さ
ければ、デジタル/アナログ変換器への入力に応じて電
圧制御増幅器の出力を速い応答速度で変化させることが
でき、逆に時定数が大きければ遅い応答速度で緩やかに
変化させることが可能である。
At this time, if the time constant of the integrating circuit is small, the output of the voltage controlled amplifier can be changed at a high response speed in accordance with the input to the digital / analog converter, and conversely, if the time constant is large, it is slow. It is possible to gradually change the response speed.

【0008】積分回路の充電用コンデンサC4には、容
量が大きい複数の充電用コンデンサC1,C2,C3の
うちの1つを選択的に接続可能であり、積分回路におけ
る時定数を動作モードに応じて適宜設定することによっ
て、デジタル/アナログ変換器には、希望する最終レベ
ルに対応するデジタル音量制御データのみ入力すれば、
設定される時定数でなめらかに音量が変化するフェード
イン、フェードアウトの制御が可能である。複数の充電
用コンデンサC1,C2,C3には、充放電用抵抗rが
それぞれ直列に接続され、r>>Rであるので、確実な
フェードアウト作動を行うことができる。
One of a plurality of large-capacity charging capacitors C1, C2 and C3 can be selectively connected to the charging capacitor C4 of the integrating circuit, and the time constant of the integrating circuit is set according to the operation mode. By properly setting the digital / analog converter, if only the digital volume control data corresponding to the desired final level is input,
It is possible to control fade-in and fade-out in which the volume changes smoothly with the set time constant. A plurality of charging / discharging resistors r are connected in series to the plurality of charging capacitors C1, C2, and C3, respectively. Since r >> R, a reliable fade-out operation can be performed.

【0009】[0009]

【実施例】図1は本発明の基礎となる技術を示す回路図
である。信号増幅回路中に入力側から電圧制御増幅器1
と増幅器4たとえば電力増幅器とが直列に介設される。
電圧制御増幅器1は、利得制御用入力端子を備えてい
て、この入力端子に入力される制御電圧の高低に対応し
て利得が増減変化する利得可変増幅器からなる。電圧制
御増幅器1は入力信号S1が入力されると、与えられた
前記制御電圧値によって決まる利得で増幅して電圧を出
力し、電力増幅器4に与える。電力増幅器4は、この入
力を電力増幅して後段のたとえば拡声装置に出力し、か
くしてスピーカから音声が発せられる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram showing the technology underlying the present invention. Voltage control amplifier 1 from the input side in the signal amplification circuit
And an amplifier 4 such as a power amplifier are interposed in series.
The voltage control amplifier 1 is provided with a gain control input terminal, and is composed of a variable gain amplifier whose gain increases and decreases according to the level of a control voltage input to this input terminal. When the voltage control amplifier 1 receives the input signal S 1, the voltage control amplifier 1 amplifies the gain with a gain determined by the applied control voltage value, outputs a voltage, and supplies the voltage to the power amplifier 4. The power amplifier 4 power-amplifies this input and outputs it to the subsequent stage, for example, a loudspeaker, so that the speaker emits sound.

【0010】電圧制御増幅器1の利得制御用入力端子に
対して、D/A変換器2が時定数選択回路3を介して接
続される。D/A変換器2は、フェードインあるいはフ
ェードアウトする際の最終レベルに対応するデジタル音
量制御データDが入力され、これをそのレベルに対応し
た値の直流電圧に変換して出力する。一方、時定数選択
回路3は、制限抵抗Rと充電用コンデンサC4とからな
る所定の時定数を持つCR積分回路と、選択スイッチ5
を介して充電用コンデンサC4に選択的に並列接続され
る複数の充電用コンデンサC1,C2,C3とを備えて
いて、各コンデンサC1〜C4の容量によって決まる複
数の異なる時定数のうち任意の1つを、選択スイッチ5
の操作によって選択し得る機能を有する。
A D / A converter 2 is connected to a gain control input terminal of the voltage control amplifier 1 via a time constant selection circuit 3. The D / A converter 2 receives digital volume control data D corresponding to the final level at the time of fade-in or fade-out, converts the data into a DC voltage having a value corresponding to the level, and outputs the DC voltage. On the other hand, the time constant selection circuit 3 includes a CR integration circuit having a predetermined time constant including a limiting resistor R and a charging capacitor C4, and a selection switch 5
And a plurality of charging capacitors C1, C2, and C3 selectively connected in parallel to the charging capacitor C4 through the capacitor C4, and any one of a plurality of different time constants determined by the capacitances of the capacitors C1 to C4. One, select switch 5
Has a function that can be selected by the operation of

【0011】上述する構成において、D/A変換器2が
デジタル音量制御データのレベルに応じた直流電圧を出
力すると、この直流電圧は、制限抵抗Rを通じて電圧制
御増幅器1に制御電圧として与えられる。このとき、コ
ンデンサC4の値が他のコンデンサC1〜C3に比して
充分小容量であって、選択端子T1〜T3に入力される
選択信号がなく選択スイッチ5がオフ状態でコンデンサ
C1〜C3が選択されない場合には、時定数選択回路3
は最短時間の時定数を選択しているため、D/A変換器
2の入力に応じて電圧制御増幅器1からは速い応答で変
化する出力が発生する。
In the above configuration, when the D / A converter 2 outputs a DC voltage corresponding to the level of the digital volume control data, the DC voltage is supplied to the voltage control amplifier 1 through the limiting resistor R as a control voltage. At this time, the value of the capacitor C4 is sufficiently small as compared with the other capacitors C1 to C3, there is no selection signal input to the selection terminals T1 to T3, the selection switch 5 is off, and the capacitors C1 to C3 are If not selected, the time constant selection circuit 3
Since the shortest time constant is selected, the voltage controlled amplifier 1 generates an output that changes with a fast response in accordance with the input of the D / A converter 2.

【0012】選択端子T1〜T3のいずれかに動作モー
ドに対応する選択信号が入力されることによって、コン
デンサC1〜C3のうちの一つが選択されてコンデンサ
C4に並列に接続される。その結果、コンデンサC4に
よって決まる当初の時定数に比して、はるかに長くする
ことが可能となり、たとえば動作モードとしてスリープ
モードなどを選択して音量をなめらかに、かつ聴取者に
とって違和感を覚えさせないように変化させたいとき
は、抵抗RとコンデンサC4+C1〜C3で決定される
時定数を選択することで、D/A変換器2には、希望す
る最終レベルのデータだけ入力すればよく、増幅器4か
らはなめらかな音量の変化が得られる。たとえば、タイ
マで機器がオンとなったとき、D/A変換器2への入力
データDは最終のデータを入力し、選択信号によってコ
ンデンサC1〜C3のいずれかを選んでコンデンサC4
に並列接続させておくと、この時定数選択回路3によっ
て決まる時定数に基づいて、なめらかな音量変化のフェ
ードインが可能である。
When a selection signal corresponding to the operation mode is input to any of the selection terminals T1 to T3, one of the capacitors C1 to C3 is selected and connected to the capacitor C4 in parallel. As a result, the time constant can be made much longer than the initial time constant determined by the capacitor C4. For example, a sleep mode or the like is selected as an operation mode so that the volume is smooth and the listener does not feel uncomfortable. , The time constant determined by the resistor R and the capacitors C4 + C1 to C3 is selected, so that only the data of the desired final level needs to be input to the D / A converter 2. A smooth volume change is obtained. For example, when the device is turned on by a timer, the input data D to the D / A converter 2 receives the final data, selects one of the capacitors C1 to C3 according to the selection signal, and selects the capacitor C4.
, A smooth volume change fade-in is possible based on the time constant determined by the time constant selection circuit 3.

【0013】図2は本発明の一実施例の回路図であり、
図1の構成を基礎として、特にフェードアウトを行うも
のに使用して好適な装置である。時定数選択回路3にお
いて、選択接続されるための各コンデンサC1〜C3に
は、充放電用抵抗rがそれぞれ直列接続されている。こ
の場合、充放電用抵抗rはr>>Rに設定しておく。通
常の聴取使用状態からスリープモード等の設定時間経過
後オフにする場合でフェードアウトするようなときに
は、選択信号によってコンデンサC1〜C3のうちの希
望するものを選択し希望の時定数を設定する。
FIG. 2 is a circuit diagram of one embodiment of the present invention.
Based on the configuration of FIG. 1, it is a device that is particularly suitable for use in fading out. In the time-constant selection circuit 3, each of the capacitors C1 to C3 to be selectively connected is connected in series with a charging / discharging resistor r. In this case, the charge / discharge resistance r is set to r >> R. When fading out when turning off after a lapse of a set time such as a sleep mode from a normal listening use state, a desired one of the capacitors C1 to C3 is selected by a selection signal and a desired time constant is set.

【0014】D/A変換器2の出力、すなわち最終デー
タを0としても、RとC4+選択容量C1〜C3で設定
される時定数で放電により、電圧制御増幅器1に対する
制御電圧はなめらかに低下するので、確実なフェードア
ウト作動が行える。
Even if the output of the D / A converter 2, that is, the final data is set to 0, the control voltage for the voltage control amplifier 1 is smoothly reduced by discharging with the time constant set by R and C4 + selection capacitors C1 to C3. Therefore, a reliable fade-out operation can be performed.

【0015】フェードインする場合には、コンデンサC
1〜C3を非選択として、RとC4とで決まる時定数で
なめらかに変化する出力を増幅器4から出せるようにす
ればよい。
When fading in, the capacitor C
1 to C3 may be deselected so that the amplifier 4 can output an output that smoothly changes with a time constant determined by R and C4.

【0016】[0016]

【発明の効果】以上のように本発明によれば、デジタル
/アナログ変換器からの出力電圧を、時定数回路で動作
モードに対応して選択した時定数によって漸増あるいは
漸減するように変化させた後、利得が変化可能な電圧制
御増幅器に制御電圧として与えることによって、デジタ
ル/アナログ制御データの量、すなわちステップ数を少
なくしてもなめらかな音量変化を行わせることができ
る。
As described above, according to the present invention, the output voltage from the digital / analog converter is changed so as to gradually increase or decrease according to the time constant selected according to the operation mode in the time constant circuit. Thereafter, by applying the control voltage to the voltage control amplifier whose gain can be changed, a smooth volume change can be performed even if the amount of digital / analog control data, that is, the number of steps is reduced.

【0017】その結果、音量制御データを発生させるマ
イクロコンピュータ等制御器に対する負荷(仕事量)が
減少することになり、メモリが節約可能であって、しか
もデジタル制御をしながら段階状のレベル変化を回避し
てなめらかにフェードイン、フェードアウトができる優
れた効果が奏される。特に、フェードアウトを確実に行
うことができる。
As a result, the load (work load) on a controller such as a microcomputer for generating the volume control data is reduced, and the memory can be saved. Excellent effect of avoiding and smoothly fading in and out is achieved. In particular, fade-out can be reliably performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の基礎となる技術を示す回路図である。FIG. 1 is a circuit diagram showing a technique on which the present invention is based.

【図2】本発明の一実施例の回路図である。FIG. 2 is a circuit diagram of one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 電圧制御増幅器 2 D/A変換器 3 時定数選択回路 4 増幅器 5 選択スイッチ DESCRIPTION OF SYMBOLS 1 Voltage control amplifier 2 D / A converter 3 Time constant selection circuit 4 Amplifier 5 Selection switch

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03G 3/02 H04N 5/60 H04R 3/00 310 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03G 3/02 H04N 5/60 H04R 3/00 310

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 デジタル音量制御データを直流電圧に変
換して出力するデジタル/アナログ変換器と、 デジタル/アナログ変換器からの出力電圧を積分し、制
限抵抗Rおよび充電用コンデンサC4が直列に接続さ
れ、充電用コンデンサC4の両端から出力電圧が導出さ
れる積分回路と、 該充電用コンデンサC4よりも容量が大きな複数の充電
用コンデンサC1,2,C3と、 該複数の充電用コンデンサC1,C2,C3のうちのい
ずれかを選択的に、該積分回路の充電用コンデンサC4
に並列に接続するか、または非接続のままにするかを選
択する選択回路と、 該複数の充電用コンデンサC1,C2,C3と積分回路
のコンデンサC4との間にそれぞれ挿入され、抵抗値積
分回路の制限抵抗Rに対して充分に大きい充放電用抵抗
rと、 積分回路からの出力電圧によって利得が制御される電圧
制御増幅器とを含むことを特徴とする音量コントロール
回路。
1. A digital / analog converter which converts digital volume control data into a DC voltage and outputs the DC voltage, and integrates an output voltage from the digital / analog converter to connect a limiting resistor R and a charging capacitor C4 in series. And an integration circuit from which the output voltage is derived from both ends of the charging capacitor C4; a plurality of charging capacitors C1, C2 having a larger capacity than the charging capacitor C4; and a plurality of charging capacitors C1, C2. , C3, and the charging capacitor C4 of the integration circuit.
And a selection circuit for selecting whether to be connected in parallel or to be left unconnected, and respectively inserted between the plurality of charging capacitors C1, C2, C3 and the capacitor C4 of the integrating circuit, A volume control circuit, comprising: a charge / discharge resistance r sufficiently larger than a limiting resistance R of the circuit; and a voltage control amplifier whose gain is controlled by an output voltage from an integration circuit.
JP4047196A 1992-03-04 1992-03-04 Volume control circuit Expired - Fee Related JP2898459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4047196A JP2898459B2 (en) 1992-03-04 1992-03-04 Volume control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4047196A JP2898459B2 (en) 1992-03-04 1992-03-04 Volume control circuit

Publications (2)

Publication Number Publication Date
JPH05251966A JPH05251966A (en) 1993-09-28
JP2898459B2 true JP2898459B2 (en) 1999-06-02

Family

ID=12768376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4047196A Expired - Fee Related JP2898459B2 (en) 1992-03-04 1992-03-04 Volume control circuit

Country Status (1)

Country Link
JP (1) JP2898459B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206361A (en) * 2008-02-28 2009-09-10 Disco Abrasive Syst Ltd Cutting apparatus and cutting method of plate-like material

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730351A (en) * 1993-07-12 1995-01-31 Nec Corp Output controller
JP5720457B2 (en) * 2011-07-15 2015-05-20 三菱電機株式会社 Lighting control circuit and lighting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206361A (en) * 2008-02-28 2009-09-10 Disco Abrasive Syst Ltd Cutting apparatus and cutting method of plate-like material

Also Published As

Publication number Publication date
JPH05251966A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
KR101012962B1 (en) Automatic gain control circuit
JPH09130245A (en) Gain varying circuit
US6775387B1 (en) Three-step ramped reference to reduce popping noises on audio circuit
JP2898459B2 (en) Volume control circuit
JPH08213849A (en) Audio mute circuit
JP3764046B2 (en) Power amplifier start-up circuit device and control method thereof
JP2877813B2 (en) Volume and sound quality adjustment device
JPH0937381A (en) Output level switching circuit
JP2767389B2 (en) Equalizer and audio device using the same
JP2592645Y2 (en) Auditory correction circuit
JP3247526B2 (en) Audio signal level adjustment device
JP3038729B2 (en) Power amplifier output signal control circuit
JPH066889A (en) Method for adjusting sound volume output circuit
JPH0343804B2 (en)
JP3921733B2 (en) Input signal controller
JPS6158047B2 (en)
JP2540558B2 (en) Audio equipment
JP3485489B2 (en) Speaker drive
JPH0311942Y2 (en)
JPH06310966A (en) Reproduction device for audio signal
JPH0846460A (en) Amplifier circuit
JPH0644176Y2 (en) Volume and sound quality adjustment device
JPH07303015A (en) Tube amplifier
JP3545239B2 (en) Electronic volume circuit
JPH0713348Y2 (en) Speaker protection circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees