[go: up one dir, main page]

JP3082682B2 - Test circuit for D / A converter and microcomputer provided with the same - Google Patents

Test circuit for D / A converter and microcomputer provided with the same

Info

Publication number
JP3082682B2
JP3082682B2 JP08275704A JP27570496A JP3082682B2 JP 3082682 B2 JP3082682 B2 JP 3082682B2 JP 08275704 A JP08275704 A JP 08275704A JP 27570496 A JP27570496 A JP 27570496A JP 3082682 B2 JP3082682 B2 JP 3082682B2
Authority
JP
Japan
Prior art keywords
converter
output
circuit
potential
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08275704A
Other languages
Japanese (ja)
Other versions
JPH10126265A (en
Inventor
茂 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08275704A priority Critical patent/JP3082682B2/en
Publication of JPH10126265A publication Critical patent/JPH10126265A/en
Application granted granted Critical
Publication of JP3082682B2 publication Critical patent/JP3082682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はD/A変換器の試験
回路と、この試験回路を備えるマイクロコンピュータに
関する。
The present invention relates to a test circuit for a D / A converter and a microcomputer provided with the test circuit.

【0002】[0002]

【従来の技術】従来より、D/A変換器の変換特性の試
験回路として、特開平1−240017号公報及び特開
平2−135923号公報に記載されたものがある。特
開平1−240017号公報においては、図6に示すよ
うに、D/A変換器101の出力と、このD/A変換器
101の出力をフィルタ102を通した後の出力の両者
をアナログ比較器103で比較し、その比較出力差を比
較器104において比較し、D/A変換器の出力が正常
な場合に比べて大きく外れた場合は、不良と判定する技
術が記載されている。
2. Description of the Related Art Conventionally, as a test circuit for testing the conversion characteristics of a D / A converter, there are those disclosed in Japanese Patent Application Laid-Open Nos. 1-240017 and 2-135923. In Japanese Patent Application Laid-Open No. 1-240017, as shown in FIG. 6, both the output of the D / A converter 101 and the output of the D / A converter 101 after passing through the filter 102 are compared in an analog manner. A technique is described in which a comparison is made by a comparator 103 and a comparison output difference is compared by a comparator 104, and when the output of the D / A converter deviates significantly from that in a normal case, it is determined to be defective.

【0003】また、特開平2−135923号公報にお
いては、図7に示すように、被検査D/A変換器111
とは別に設けた基準D/A変換器112に、検査用デジ
タルコードをインバータ113によりビット反転したデ
ジタルコードを入力し、両D/A変換器111,112
のアナログ出力電圧を加算器114において加算した出
力をハイレベルとローレベルの各コンパレータ115,
116により比較し、全てのデジタルコード入力に対し
て一定の加算出力電圧が得られるか否かを判定回路11
7において判定することにより被検査D/A変換器の良
否判定を行う技術が記載されている。
In Japanese Patent Laid-Open Publication No. Hei 2-135923, as shown in FIG.
A digital code obtained by bit-inverting the digital code for inspection by an inverter 113 is input to a reference D / A converter 112 provided separately from the D / A converters 111 and 112.
Are added to the analog output voltage of the adder 114 in the adder 114. The outputs of the comparators 115,
A comparison circuit 116 determines whether a constant added output voltage is obtained for all digital code inputs.
7 describes a technique for judging the quality of the D / A converter to be inspected by making a judgment.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、特開平
1−240017号公報の技術では、D/A変換器出力
が発生しない場合、すなわちハイインピーダンス出力状
態となるデジタルコード入力が存在する不良品が、良品
として判定されることがある。これは、ハイインピーダ
ンス出力状態の場合は、D/A変換器出力線及びフィル
タ出力線の電圧は、直前のデジタルコード入力において
発生した電圧を保持しており、両者の差異が無いからで
ある。また、特開平2−135923号公報の技術で
は、基準D/A変換器及び加算器等の試験回路を、被測
定D/A変換器と同一の半導体集積回路上に実現した場
合は素子面積が大きくなり、製造コストの増大を招くこ
とがあく。これは別に設けた基準D/A変換器や加算器
等の試験回路の規模が大きいからである。
However, according to the technique disclosed in Japanese Patent Application Laid-Open No. 1-240017, when a D / A converter output is not generated, that is, a defective product in which a digital code input which is in a high impedance output state exists, It may be judged as good. This is because in the high impedance output state, the voltage of the D / A converter output line and the filter output line holds the voltage generated at the last digital code input, and there is no difference between the two. In the technique disclosed in JP-A-2-135923, when a test circuit such as a reference D / A converter and an adder is realized on the same semiconductor integrated circuit as the D / A converter to be measured, the element area is reduced. This increases the manufacturing cost. This is because the scale of the test circuit such as the reference D / A converter and the adder provided separately is large.

【0005】本発明の目的は、D/A変換器出力が、ハ
イインピーダンス出力状態となるデジタルコード入力が
存在する不良品を不良として判定でき、しかもこれを最
小の規模で実現することが可能な試験回路とこれを備え
るマイクロコンピュータを提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to be able to judge a defective product having a digital code input whose D / A converter output is in a high-impedance output state as defective, and to realize this with a minimum scale. An object of the present invention is to provide a test circuit and a microcomputer including the same.

【0006】[0006]

【課題を解決するための手段】本発明のD/A変換器の
試験回路は、D/A変換器と、前記D/A変換器の出力
線に流れる電流を検出する電流検出手段と、この検出結
果を記憶し、かつ記憶された検出結果を良否判定信号と
して出力する良否判定信号出力手段を備え、前記D/A
変換器は、第1電位と第2電位を分圧するための抵抗
と、入力デジタルコードに対応して前記抵抗中の任意の
分圧点を出力線に導出するスイッチ素子群とを備え、前
記電流検出手段は、前記出力線に接続されたプルアップ
抵抗回路及びプルダウン抵抗回路と、前記出力線に出力
される電圧を判定する電圧判定回路とで構成され、前記
プルアップ抵抗回路及びプルダウン抵抗回路は、前記入
力デジタルコードに対して、前記スイッチ素子群が前記
第2電位から中点電位の範囲内の分圧点を導出する際に
前記出力線に前記プルアップ抵抗回路は接続されるが前
記プルダウン抵抗回路は接続されず、前記入力デジタル
コードに対して、前記スイッチ素子群が前記中点電位か
ら前記第1電位の範囲内の分圧点を導出する際に前記出
力線にプルダウン抵抗回路は接続されるが前記プルアッ
プ抵抗回路は接続されず、前記電圧判定回路は、前記出
力線から前記抵抗中の分圧点に至る経路のオープン故障
のときに生じる電圧と、当該経路の正常時に出力される
電圧との相違を判定して結果を出力するものであること
を特徴とする。
A test circuit for a D / A converter according to the present invention comprises: a D / A converter; current detection means for detecting a current flowing through an output line of the D / A converter; storing the detection result, and comprises a quality determination signal output means for outputting the stored detection result as the quality judgment signal, the D / a
The converter includes a resistor for dividing the first potential and the second potential.
And any of the resistors corresponding to the input digital code
A switch element group that derives a voltage dividing point to an output line.
The current detecting means includes a pull-up connected to the output line.
A resistor circuit and a pull-down resistor circuit, and output to the output line
A voltage determination circuit for determining a voltage to be applied,
The pull-up resistor circuit and pull-down resistor circuit
For the digital code, the switch element group is
When deriving the voltage dividing point within the range of the midpoint potential from the second potential
The pull-up resistor circuit is connected to the output line but before
The pull-down resistor circuit is not connected and the input digital
For the code, whether the switch element group is the midpoint potential
When deriving a voltage dividing point within the range of the first potential from
Although a pull-down resistor circuit is connected to the power line,
The resistor circuit is not connected, and the voltage determination circuit
Open fault in the path from the line of force to the voltage divider in the resistor
Output when the path is normal and the path is normal
Outputs the result by judging the difference from the voltage
It is characterized by.

【0007】また、本発明のマイクロコンピュータは、
前記したD/A変換器の試験回路と、この試験回路から
出力される良否判定信号を保持するレジスタを備えてお
り、このレジスタに保持されたデータを読み出して出力
ポートへ出力することを特徴とする。また、電圧出力型
D/A変換器を備える逐次比較型A/D変換器を搭載し
たマイクロコンピュータにおいて、前記D/A変換器の
出力線に流れる電流を検出する電流検出手段と、前記検
出結果に基づき良否判定信号を出力する良否判定信号出
力手段を備え、前記D/A変換器は、第1電位と第2電
位を分圧するための抵抗と、入力デジタルコードに対応
して前記抵抗中の任意の分圧点を出力線に導出するスイ
ッチ素子群とを備える電圧出力型D/A変換器で構成さ
れ、前記電流検出手段は、試験時に前記D/A変換器の
第1電位または第2電位の端子を開放とした状態で出力
線に第3電位を印加し、前記出力線に流れる電流を検出
し、前記良否判定信号出力手段は前記試験時における前
記出力線に流れる電流に基づいて前記スイッチ素子群の
開放故障による良否判定信号を出力するように構成さ
れ、前記良否判定信号をCPUより読み出したのち出力
端子に出力することで、前記D/A変換器のスイッチ素
子の開放故障により生じるA/D変換器のミッシングコ
ード不良モードを検出することを特徴とする。なお、前
記D/A変換器の出力線の電流を検出する手段は電流セ
ンスアンプ回路で構成される。
Further, the microcomputer of the present invention comprises:
A test circuit for the D / A converter and a register for holding a pass / fail judgment signal output from the test circuit are provided, and the data held in the register is read and output to an output port. I do. In a microcomputer equipped with a successive approximation type A / D converter having a voltage output type D / A converter, current detection means for detecting a current flowing through an output line of the D / A converter; The D / A converter includes a resistor for dividing the first potential and the second potential, and a resistor in the resistor corresponding to an input digital code. A voltage output type D / A converter including a switch element group for leading an arbitrary voltage dividing point to an output line, wherein the current detecting means is configured to output a first potential or a second potential of the D / A converter during a test. Output with the potential terminal open
A third potential is applied to the line, a current flowing through the output line is detected, and the pass / fail judgment signal output means outputs a pass / fail judgment signal based on an open fault of the switch element group based on the current flowing through the output line during the test. The A / D converter is configured to read the pass / fail judgment signal from the CPU and output the same to an output terminal, so that a missing code failure mode of the A / D converter caused by an open failure of the switch element of the D / A converter is provided. Is detected. The means for detecting the current of the output line of the D / A converter is constituted by a current sense amplifier circuit.

【0008】[0008]

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の第1の実施形態の回
路図であり、D/A変換器1と、このD/A変換器1の
出力線10に接続されて出力線10の電流を検出するた
めのセンスアンプ回路11と、このセンスアンプ回路1
1の出力17をラッチして判定信号21を出力するラッ
チ回路20とを備えている。前記D/A変換器1は、デ
コーダ2においてデジタル入力信号8を入力とし、この
入力データに応じてスイッチ用トランジスタ4〜7のい
ずれか1つをオンさせる。スイッチ用トランジスタ7
は、基準電圧信号9と接地電位間に接続された抵抗アレ
イ3の各節点及びD/A変換器出力線10間に接続され
る。したがって、出力線10には、入力データ及び基準
電圧信号9の電圧値により決定される電圧が出力され
る。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a first embodiment of the present invention. The D / A converter 1 is connected to an output line 10 of the D / A converter 1 for detecting a current of the output line 10. The sense amplifier circuit 11 and the sense amplifier circuit 1
And a latch circuit 20 that latches the output 17 of the first signal and outputs a determination signal 21. The D / A converter 1 receives the digital input signal 8 in the decoder 2 and turns on one of the switching transistors 4 to 7 in accordance with the input data. Switching transistor 7
Are connected between each node of the resistor array 3 connected between the reference voltage signal 9 and the ground potential and the D / A converter output line 10. Therefore, a voltage determined by the input data and the voltage value of the reference voltage signal 9 is output to the output line 10.

【0009】また、前記センスアンプ回路11は、カレ
ントミラー型センスアンプを構成するPchトランジス
タ13,14は、Nchトランジスタ15を介してD/
A変換器1の出力線10に接続される。抵抗12は、セ
ンスアンプの負荷用抵抗である。Nchトランジスタ1
5のゲート電極には、テストモード信号19及びクロッ
ク信号18を入力とするアンドゲート16が接続されて
いる。テストモード時には、クロック信号18に同期し
てNchトランジスタ15がオンされ、Pchトランジ
スタ14とNchトランジスタ15及びスイッチ用トラ
ンジスタ4〜7のいずれか1つを介して電流が流れ、セ
ンスアンプ回路11の出力17に所定の出力電圧が発生
する。ラッチ回路20は、前記クロック信号18に同期
して動作され、出力された電圧を保持し、この電圧を判
定信号21として出力する。
In the sense amplifier circuit 11, the Pch transistors 13 and 14 constituting the current mirror type sense amplifier are connected to the D /
It is connected to the output line 10 of the A converter 1. The resistor 12 is a load resistor of the sense amplifier. Nch transistor 1
The AND gate 16 to which the test mode signal 19 and the clock signal 18 are input is connected to the gate electrode 5. In the test mode, the Nch transistor 15 is turned on in synchronization with the clock signal 18, a current flows through one of the Pch transistor 14, the Nch transistor 15 and the switching transistors 4 to 7, and the output of the sense amplifier circuit 11 is output. At 17, a predetermined output voltage is generated. The latch circuit 20 operates in synchronization with the clock signal 18, holds the output voltage, and outputs this voltage as the determination signal 21.

【0010】次に、第1の実施形態の動作について、図
2及び図3を参照して詳細に説明する。図2は、非テス
トモード時の動作例であり、デジタル入力信号8が変化
すると、同図(a)のように、各ビットP0,P1,P
2,…のレベルが変化され、これに伴ってスイッチ用ト
ランジスタ4〜7が選択的にオンされるため、D/A変
換器出力線10の出力線の電圧は、同図(b)のように
デジタル入力信号8のデジタル値に依存して変化する。
ここで、例えば、スイッチ用トランジスタ5がオンしな
い不良時、あるいはスイッチ用トランジスタ5と抵抗ア
レイ3またはD/A変換器出力線10とを接続する配線
に断線が存在する等の異常動作時においては、スイッチ
用トランジスタ5が動作されるタイミングt3 において
D/A変換器出力線がハイインピーダンス状態となり、
したがって同図(b)の破線のようにD/A変換器の出
力線10に付加された容量によりt2 で発生された電位
が保持される状態となる。本来の正常動作時には同図
(b)の鎖線のようにスイッチ用トランジスタ4がオン
するタイミングt2 時に発生した電圧より高い電圧が発
生される。
Next, the operation of the first embodiment will be described in detail with reference to FIGS. FIG. 2 shows an example of the operation in the non-test mode. When the digital input signal 8 changes, as shown in FIG.
Since the levels of 2,... Are changed and the switching transistors 4 to 7 are selectively turned on accordingly, the voltage of the output line of the D / A converter output line 10 becomes as shown in FIG. Changes depending on the digital value of the digital input signal 8.
Here, for example, at the time of a failure when the switching transistor 5 is not turned on, or at the time of abnormal operation such as disconnection of the wiring connecting the switching transistor 5 and the resistor array 3 or the D / A converter output line 10. , D / a converter output line becomes high impedance state at the timing t 3 when the switching transistor 5 is operated,
Accordingly, the potential generated at t 2 is held by the capacitance added to the output line 10 of the D / A converter as shown by the broken line in FIG. The original normal operating voltage higher than the voltage switching transistor 4 is generated at the timing t 2 is turned on as in chain line in FIG. (B) is generated.

【0011】このような不良状態が生じた場合における
テストモード時の動作例を図3に示す。このテストモー
ド時は、基準電圧信号9は開放状態とする。同図におい
て、t12は、スイッチ用トランジスタ6がオンするタイ
ミングであり、センスアンプ回路11内のPchトラン
ジスタ14及びNchトランジスタ15及びスイッチ用
トランジスタ6を介して出力線10に電流が流れ、セン
スアンプ回路11の出力17には、クロック信号18が
Hレベルのタイミングに所定の電位が発生し、ラッチ回
路20の出力である判定信号21は、Hレベルとなり、
良品と判定される。一方、t13では、正常時にはスイッ
チ用トランジスタ5がオンして、t12と同一の動作が行
われる。ところが、前記したような不良状態が生じてD
/A変換器の出力線10がハイインピーダンス状態とさ
れた場合には、センスアンプ回路11には電流が流れ
ず、出力17は接地電位となる。したがって、ラッチ回
路20の出力である判定信号21はLレベルとなり不良
品と判定される。
FIG. 3 shows an operation example in the test mode when such a defective state occurs. In this test mode, the reference voltage signal 9 is open. In the figure, t 12 is timing when the switching transistor 6 is turned on, current flows through the output line 10 via the Pch transistor 14 and Nch transistor 15 and the switching transistor 6 in the sense amplifier circuit 11, a sense amplifier A predetermined potential is generated at the output 17 of the circuit 11 at the timing when the clock signal 18 is at the H level, and the determination signal 21 output from the latch circuit 20 is at the H level.
It is determined to be good. Meanwhile, the t 13, the switch transistor 5 during normal turned on, t 12 same operation are performed. However, the defective state described above occurs and D
When the output line 10 of the / A converter is in a high impedance state, no current flows through the sense amplifier circuit 11, and the output 17 is at the ground potential. Therefore, the determination signal 21 which is the output of the latch circuit 20 becomes L level and is determined to be defective.

【0012】このように、この第1の実施形態では、D
/A変換器1の出力がハイインピーダンス出力状態とな
る不良モードを簡単な構成のセンスアンプ回路11を用
いて容易に検出することが可能である。このため、製造
コストの増大を招くことなくハイインピーダンス出力状
態の不良モードを検出する試験回路が構成できる。
As described above, in the first embodiment, D
It is possible to easily detect a failure mode in which the output of the / A converter 1 becomes a high impedance output state by using the sense amplifier circuit 11 having a simple configuration. Therefore, a test circuit that detects a failure mode in a high impedance output state without increasing the manufacturing cost can be configured.

【0013】次に、本発明の第2の実施形態について図
4を参照して説明する。同図において、D/A変換器1
は前記第1の実施形態と同様であるが、ここでは抵抗ア
レイ3の抵抗値をrとし、その中点よりも電源Vdd側
にスイッチ用トランジスタ4が接続され、中点よりも接
地側にスイッチ用トランジスタ5,6,7が接続されて
いるものとする。また、このD/A変換器1の出力線1
0の電流を検出するための手段として、ここではプルア
ップ抵抗回路と、プルダウン抵抗回路と、電圧判定回路
とを備える構成とされている。
Next, a second embodiment of the present invention will be described with reference to FIG. In the figure, a D / A converter 1
Is the same as in the first embodiment, except that the resistance value of the resistor array 3 is r, the switching transistor 4 is connected to the power supply Vdd side from the middle point, and the switch is connected to the ground side than the middle point. Transistors 5, 6, 7 are connected. The output line 1 of the D / A converter 1
As means for detecting a current of 0, here, a configuration is provided that includes a pull-up resistance circuit, a pull-down resistance circuit, and a voltage determination circuit.

【0014】前記プルアップ抵抗回路は、電源Vddと
出力線10との間に介挿された抵抗値rの抵抗50およ
びPchトランジスタ53と、このPchトランジスタ
53のゲートに接続されたナンドゲート55とで構成さ
れ、このナンドゲート55の入力にはインバータ54を
介したデジタル入力信号8の最上位ビットPn信号と、
テスト信号19が入力される。また、前記プルダウン抵
抗回路は、接地と出力線10との間に介挿された抵抗値
rの抵抗51およびNchトランジスタ52と、このN
chトランジスタ52のゲートに接続されたアンドゲー
ト56とで構成され、このアンドゲート56の入力には
デジタル入力信号8の最上位ビットPn信号と、テスト
信号19が入力される。
The pull-up resistor circuit includes a resistor 50 having a resistance value r interposed between the power supply Vdd and the output line 10, a Pch transistor 53, and a NAND gate 55 connected to the gate of the Pch transistor 53. The input of the NAND gate 55 includes the most significant bit Pn signal of the digital input signal 8 via the inverter 54,
The test signal 19 is input. The pull-down resistor circuit includes a resistor 51 and an Nch transistor 52 having a resistance value r interposed between the ground and the output line 10.
The AND gate 56 is connected to the gate of the channel transistor 52. The input of the AND gate 56 receives the most significant bit Pn signal of the digital input signal 8 and the test signal 19.

【0015】さらに、前記電圧判定回路は、前記最上位
ビットPnと出力線10をそれぞれ入力するアンドゲー
ト58と、インバータ57を介した前記最上位ビットP
nと出力線10をそれぞれ入力するナンドゲート59
と、これらアンドゲート58とナンドゲート59を入力
とし、判定信号61を出力するオアゲート60とで構成
される。ここで、アンドゲート58のしきい値電圧(V
i)は、0.4×Vdd以下に設定されており、ナンド
ゲート59の入力しきい値電圧(Vi)は0.6×Vd
d以上に設定されている。
Further, the voltage judgment circuit includes an AND gate 58 for inputting the most significant bit Pn and the output line 10, respectively, and the most significant bit Pn via an inverter 57.
NAND gate 59 for inputting n and output line 10 respectively
And an OR gate 60 that receives the AND gate 58 and the NAND gate 59 as inputs and outputs a determination signal 61. Here, the threshold voltage (V
i) is set to 0.4 × Vdd or less, and the input threshold voltage (Vi) of the NAND gate 59 is 0.6 × Vd
d or more.

【0016】この構成によれば、デジタル入力信号8の
最上位ビットPnが、Lレベルの場合、Pchトランジ
スタ53がオンし、出力線10にプルアップ抵抗回路が
接続される。このため、スイッチ用トランジスタ5〜7
のいずれかがオンしている正常動作の場合には、D/A
変換器出力線10に発生する電位は、(数1)に示され
るように、0.6×Vdd以下となる。
According to this configuration, when the most significant bit Pn of the digital input signal 8 is at L level, the Pch transistor 53 is turned on, and the pull-up resistor circuit is connected to the output line 10. Therefore, the switching transistors 5 to 7
In the case of the normal operation in which either of them is ON, the D / A
The potential generated on the converter output line 10 becomes 0.6 × Vdd or less as shown in (Equation 1).

【数1】 そして、前記したようにナンドゲート59の入力しきい
値電圧(Vi)は0.6×Vdd以上に設定されている
ため、ナンドゲート59の出力はHレベルとなり、オア
ゲート60の出力である判定信号61はHとなり良品と
判定される。
(Equation 1) As described above, since the input threshold voltage (Vi) of the NAND gate 59 is set to 0.6 × Vdd or more, the output of the NAND gate 59 becomes H level, and the judgment signal 61 which is the output of the OR gate 60 becomes H and is determined to be good.

【0017】一方、スイッチ用トランジスタ5〜7がオ
ンしない不良動作時においては、D/A変換器の出力線
10の電位はVddであり、ナンドゲート59の出力は
Lレベルとなり、オアゲート60の出力である判定信号
61はLレベルとなり不良品と判定される。
On the other hand, during a defective operation in which the switching transistors 5 to 7 are not turned on, the potential of the output line 10 of the D / A converter is Vdd, the output of the NAND gate 59 is at L level, and the output of the OR gate 60 is A certain determination signal 61 becomes L level and is determined to be defective.

【0018】また、デジタル入力信号8の最上位ビット
PnがHレベルの場合、Nchトランジスタ52がオン
し、出力線10にプルダウン抵抗回路が接続される。こ
のため、スイッチ用トランジスタ4がオンしている正常
動作の場合には、D/A変換器出力線10に発生する電
位は、0.4×Vdd以上である。
When the most significant bit Pn of the digital input signal 8 is at the H level, the Nch transistor 52 is turned on, and a pull-down resistor circuit is connected to the output line 10. Therefore, in a normal operation in which the switching transistor 4 is turned on, the potential generated on the D / A converter output line 10 is 0.4 × Vdd or more.

【数2】 そして、前記したようにアンドゲート58のしきい値電
圧(Vi)は、0.4×Vdd以下に設定されているた
め、アンドゲート58の出力はHレベルとなりオアゲー
ト60の出力である判定信号はHレベルとなり良品と判
定される。
(Equation 2) As described above, since the threshold voltage (Vi) of the AND gate 58 is set to 0.4 × Vdd or less, the output of the AND gate 58 becomes H level, and the judgment signal which is the output of the OR gate 60 becomes It becomes the H level and is determined to be good.

【0019】一方、スイッチ用トランジスタ4がオンし
ない不良動作時においては、D/A変換器の出力線10
の電位は接地電位であり、アンドゲート58の出力はL
レベルとなり、オアゲート60の出力である判定信号6
1はLレベルとなり、不良品と判定される。
On the other hand, during a defective operation in which the switching transistor 4 is not turned on, the output line 10 of the D / A converter
Is the ground potential, and the output of the AND gate 58 is L
Level, and the judgment signal 6 which is the output of the OR gate 60
1 is at the L level and is determined to be defective.

【0020】この第2の実施形態においては、カレント
ミラー型センスアンプ回路を使用していない。したがっ
て、設計時、抵抗アレイ3の抵抗値及びセンスアンプ回
路を構成するトランジスタの電流供給能力をふまえて最
適なセンスアンプ動作点を決定する作業が不要であり、
設計が容易という利点を有する。また、製造上のばらつ
きによるセンスアンプ動作点の変動を考慮する必要がな
く、かつ広範な電源電圧にて安定に動作するという回路
特性上の利点を有する。
In the second embodiment, no current mirror type sense amplifier circuit is used. Therefore, at the time of designing, there is no need to determine the optimum sense amplifier operating point based on the resistance value of the resistor array 3 and the current supply capability of the transistors constituting the sense amplifier circuit.
It has the advantage of easy design. In addition, there is no need to consider variations in the operating point of the sense amplifier due to manufacturing variations, and there is an advantage in circuit characteristics that the device operates stably with a wide range of power supply voltages.

【0021】更に、本発明の第1の実施形態のD/A変
換器の試験回路を応用したマイクロコンピュータの例に
ついて、図5を参照して説明する。この応用例では、本
発明の試験回路をマイクロコンピュータに内蔵される逐
次比較型D/A変換器に適用した例である。同図におい
て、D/A変換器1の出力線10には、図1に示したよ
うなセンスアンプ回路85が接続され、このセンスアン
プ回路85によるD/A変換器の出力ハイインピーダン
ス不良モード検出結果は、モードレジスタ86及びリー
ドバッファ87を介してデータバス88へ伝達され、出
力ポート89を介して出力端子90に出力される。
Further, an example of a microcomputer to which the test circuit of the D / A converter according to the first embodiment of the present invention is applied will be described with reference to FIG. In this application example, the test circuit of the present invention is applied to a successive approximation D / A converter built in a microcomputer. 1, a sense amplifier circuit 85 as shown in FIG. 1 is connected to the output line 10 of the D / A converter 1, and the sense amplifier circuit 85 detects the output high impedance failure mode of the D / A converter. The result is transmitted to the data bus 88 via the mode register 86 and the read buffer 87 and output to the output terminal 90 via the output port 89.

【0022】一方、前記D/A変換器1の出力線10は
コンパレータ82の負入力に入力される。このコンパレ
ータ82の正入力には、入力端ANinに入力されるア
ナログ入力信号80をサンプルホールド回路81で保持
した電圧が入力される。そして、このコンパレータ82
の比較出力は、逐次比較レジスタ83に入力され、ここ
から逐次比較レジスタ出力84が出力される。この逐次
比較レジスタ出力84は前記D/A変換器1にデジタル
入力信号8として入力されることになる。
On the other hand, the output line 10 of the D / A converter 1 is input to the negative input of the comparator 82. The voltage of the analog input signal 80 input to the input terminal ANin, which is held by the sample and hold circuit 81, is input to the positive input of the comparator 82. Then, the comparator 82
Is input to the successive approximation register 83, from which the successive approximation register output 84 is output. This successive approximation register output 84 is input to the D / A converter 1 as a digital input signal 8.

【0023】この応用例を含むマイクロコンピュータに
おいては、A/D変換器の一部を構成するD/A変換器
1の、出力ハイインピーダンス不良モードを予め検出で
きるので、A/D変換器としての不良解析を容易に行な
うことが可能となる。また、D/A変換器1の出力ハイ
インピーダンス不良品を予め除去できるので、A/D変
換器としてのミッシングコード不良品(あるA/D変換
出力デジタル値が存在しない不良モード)を予め除去可
能であり、A/D変換器の試験に、高精度の測定器を必
要としなくなるという利点がある。
In the microcomputer including this application example, the output high impedance failure mode of the D / A converter 1 constituting a part of the A / D converter can be detected in advance. Failure analysis can be easily performed. Further, since the output high-impedance defective product of the D / A converter 1 can be removed in advance, it is possible to remove in advance the missing code defective product (defective mode in which a certain A / D conversion output digital value does not exist) as the A / D converter. Therefore, there is an advantage that a high-precision measuring instrument is not required for testing the A / D converter.

【0024】[0024]

【発明の効果】以上説明したように本発明は、試験回路
を、D/A変換器出力線に接続されたプルアップ抵抗回
路とプルダウン抵抗回路、及び電圧判定回路により構成
して、不良モード検出を行うことにより、D/A変換器
出力のハイインピーダンス不良モード検出を、安定かつ
広範囲の電源電圧で動作可能にでき、回路設計も容易に
なる。また、本発明の試験回路をマイクロコンピュータ
に内蔵される逐次比較型A/D変換器の一部として構成
することにより、逐次比較型A/D変換器の一部を構成
するD/A変換器の、出力ハイインピーダンス不良モー
ドを予め検出しておくことができ、逐次比較型A/D変
換器のミッシングコード不良モードを容易に検出でき、
逐次比較型A/D変換器の試験に、高精度の測定器を必
要としなくなるという利点がある。
As described above, according to the present invention , a test circuit is constituted by a pull-up resistor circuit and a pull-down resistor circuit connected to a D / A converter output line, and a voltage judgment circuit to detect a failure mode. Is performed, the detection of the high impedance failure mode of the output of the D / A converter can be performed stably with a wide range of power supply voltage, and the circuit design becomes easy. In addition, the test circuit of the present invention may be a microcomputer.
As part of successive approximation A / D converter built in
To form a part of successive approximation type A / D converter
Output high impedance failure mode of the D / A converter
Can be detected in advance, and the successive approximation A / D conversion
The missing code failure mode of the exchanger can be easily detected,
A high-precision measuring instrument is required for testing the successive approximation type A / D converter.
There is an advantage that it is no longer necessary.

【0025】また、本発明のマイクロコンピュータで
は、電圧出力型D/A変換器にデジタル信号を入力した
際の出力線における電流を検出してD/A変換器のスイ
ッチ素子群の開放故障により生じるA/D変換器のミッ
シングコード不良を検出しているので、試験回路として
簡単な構成のセンスアンプ回路を用いることでD/A変
換器出力のハイインピーダンス不良モードを容易に検出
することができ、製造上のコスト増大を招くことなく検
出回路を半導体集積回路上に実現できる。
In the microcomputer of the present invention,
Input a digital signal to the voltage output type D / A converter
Current in the output line at the time of
Of the A / D converter caused by the open failure of the
Since a single code defect is detected, it can be used as a test circuit.
D / A conversion is possible by using a sense amplifier circuit with a simple configuration.
Easily detect high impedance failure mode of converter output
Inspection without increasing manufacturing costs.
The output circuit can be realized on a semiconductor integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のD/A変換器の試験回路の第1の実施
形態の回路図である。
FIG. 1 is a circuit diagram of a first embodiment of a test circuit of a D / A converter according to the present invention.

【図2】図1のD/A変換器の動作を説明するためのタ
イムチャートである。
FIG. 2 is a time chart for explaining an operation of the D / A converter of FIG. 1;

【図3】図1における試験回路の動作を説明するための
タイムチャートである。
FIG. 3 is a time chart for explaining an operation of the test circuit in FIG. 1;

【図4】本発明の試験回路の第2の実施形態の回路図で
ある。
FIG. 4 is a circuit diagram of a test circuit according to a second embodiment of the present invention.

【図5】第1の実施形態の試験回路を適用した逐次比較
型A/D変換器のブロック回路図である。
FIG. 5 is a block circuit diagram of a successive approximation A / D converter to which the test circuit of the first embodiment is applied.

【図6】従来のD/A変換器の試験回路の一例のブロッ
ク回路図である。
FIG. 6 is a block circuit diagram of an example of a test circuit of a conventional D / A converter.

【図7】従来のD/A変換器の試験回路の他の例のブロ
ック回路図である。
FIG. 7 is a block circuit diagram of another example of a test circuit of a conventional D / A converter.

【符号の説明】[Explanation of symbols]

1 D/A変換器 2 デコーダ 3 抵抗アレイ 4〜7 スイッチ用トランジスタ 8 デジタル入力信号 9 基準電圧信号 10 D/A変換器の出力線 11 センスアンプ回路 13,14 Pchトランジスタ 15 Nchトランジスタ 16 アンドゲート 20 ラッチ回路 50,51 抵抗 52 Nchトランジスタ 53 Pchトランジスタ 55,59 ナンドゲート 56,58 アンドゲート 60 オアゲート 80 アナログ入力信号 81 サンプルホールド回路 82 コンパレータ 83 逐次比較レジスタ 85 センスアンプ回路 86 モードレジスタ 90 出力端子 DESCRIPTION OF SYMBOLS 1 D / A converter 2 Decoder 3 Resistance array 4-7 Switching transistor 8 Digital input signal 9 Reference voltage signal 10 D / A converter output line 11 Sense amplifier circuit 13, 14 Pch transistor 15 Nch transistor 16 AND gate 20 Latch circuit 50, 51 Resistance 52 Nch transistor 53 Pch transistor 55, 59 NAND gate 56, 58 AND gate 60 OR gate 80 Analog input signal 81 Sample hold circuit 82 Comparator 83 Successive comparison register 85 Sense amplifier circuit 86 Mode register 90 Output terminal

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 D/A変換器と、前記D/A変換器の出
力線に流れる電流を検出する電流検出手段と、この検出
結果を記憶し、かつ記憶された検出結果を良否判定信号
として出力する良否判定信号出力手段を備え、前記D/
A変換器は、第1電位と第2電位を分圧するための抵抗
と、入力デジタルコードに対応して前記抵抗中の任意の
分圧点を出力線に導出するスイッチ素子群とを備え、前
記電流検出手段は、前記出力線に接続されたプルアップ
抵抗回路及びプルダウン抵抗回路と、前記出力線に出力
される電圧を判定する電圧判定回路とで構成され、前記
プルアップ抵抗回路及びプルダウン抵抗回路は、前記入
力デジタルコードに対して、前記スイッチ素子群が前記
第2電位から中点電位の範囲内の分圧点を導出する際に
前記出力線に前記プルアップ抵抗回路は接続されるが前
記プルダウン抵抗回路は接続されず、前記入力デジタル
コードに対して、前記スイッチ素子群が前記中点電位か
ら前記第1電位の範囲内の分圧点を導出する際に前記出
力線にプルダウン抵抗回路は接続されるが前記プルアッ
プ抵抗回路は接続されず、前記電圧判定回路は、前記出
力線から前記抵抗中の分圧点に至る経路のオープン故障
のときに生じる電圧と、当該経路の正常時に出力される
電圧との相違を判定して結果を出力するものであること
を特徴とするD/A変換器の試験回路。
And 1. A D / A converter, and a current detecting means for detecting a current flowing through the output line of the D / A converter, and stores the detection result, and the stored detection result as quality determination signal Output means for outputting a pass / fail judgment signal;
The A converter is a resistor for dividing the first potential and the second potential.
And any of the resistors corresponding to the input digital code
A switch element group that derives a voltage dividing point to an output line.
The current detecting means includes a pull-up connected to the output line.
A resistor circuit and a pull-down resistor circuit, and output to the output line
A voltage determination circuit for determining a voltage to be applied,
The pull-up resistor circuit and pull-down resistor circuit
For the digital code, the switch element group is
When deriving the voltage dividing point within the range of the midpoint potential from the second potential
The pull-up resistor circuit is connected to the output line but before
The pull-down resistor circuit is not connected and the input digital
For the code, whether the switch element group is the midpoint potential
When deriving a voltage dividing point within the range of the first potential from
Although a pull-down resistor circuit is connected to the power line,
The resistor circuit is not connected, and the voltage determination circuit
Open fault in the path from the line of force to the voltage divider in the resistor
Output when the path is normal and the path is normal
A test circuit for a D / A converter, which determines a difference from a voltage and outputs a result .
【請求項2】 請求項1に記載のD/A変換器の試験回
路と、前記試験回路から出力される前記良否判定信号を
保持するレジスタを備え、前記レジスタに保持されたデ
ータを読み出して出力ポートへ出力することを特徴とす
るマイクロコンピュータ。
Wherein the test circuit of the D / A converter according to claim 1, comprising a register for holding the quality determination signal output from the test circuit, the output reads data held in the register A microcomputer which outputs to a port.
【請求項3】 請求項1または2に記載のD/A変換器
の試験回路を含んで構成される逐次比較型A/D変換器
を備えるマイクロコンピュータ。
3. A microcomputer including a successive approximation type A / D converter configured to include a test circuit of the D / A converter according to claim 1 or 2.
【請求項4】 電圧出力型D/A変換器を備える逐次比
較型A/D変換器を搭載したマイクロコンピュータにお
いて、前記D/A変換器の出力線に流れる電流を検出す
る電流検出手段と、前記検出結果に基づき良否判定信号
を出力する良否判定信号出力手段を備え、前記D/A変
換器は、第1電位と第2電位を分圧するための抵抗と、
入力デジタルコードに対応して前記抵抗中の任意の分圧
点を出力線に導出するスイッチ素子群とを備える電圧出
力型D/A変換器で構成され、前記電流検出手段は、試
験時に前記D/A変換器の第1電位または第2電位の端
子を開放とした状態で出力線に第3電位を印加し、前記
出力線に流れる電流を検出し、前記良否判定信号出力手
段は前記試験時における前記出力線に流れる電流に基づ
いて前記スイッチ素子群の開放故障による良否判定信号
を出力するように構成され、前記良否判定信号をCPU
より読み出したのち出力端子に出力することで、前記D
/A変換器のスイッチ素子の開放故障により生じるA/
D変換器のミッシングコード不良モードを検出すること
を特徴とするマイクロコンピュータ。
4. A microcomputer equipped with a successive approximation type A / D converter having a voltage output type D / A converter, wherein current detection means for detecting a current flowing through an output line of the D / A converter; A quality determination signal output unit that outputs a quality determination signal based on the detection result, wherein the D / A converter includes a resistor for dividing a first potential and a second potential;
A switch element group for leading an arbitrary voltage dividing point in the resistor to an output line in accordance with the input digital code. A third potential is applied to the output line while the terminal of the first potential or the second potential of the A / A converter is open, and a current flowing through the output line is detected. And outputting a pass / fail judgment signal due to an open failure of the switch element group based on the current flowing through the output line in
After reading out the data, the data is output to the output terminal.
A / A caused by the open failure of the switch element of the converter
A microcomputer for detecting a missing code failure mode of a D converter.
【請求項5】 前記D/A変換器の出力線の電流を検出
する手段が電流センスアンプ回路で構成される請求項4
記載のマイクロコンピュータ。
5. A method for detecting a current of an output line of the D / A converter.
5. The device according to claim 4, wherein the means for performing the operation includes a current sense amplifier circuit.
The microcomputer as described .
JP08275704A 1996-10-18 1996-10-18 Test circuit for D / A converter and microcomputer provided with the same Expired - Fee Related JP3082682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08275704A JP3082682B2 (en) 1996-10-18 1996-10-18 Test circuit for D / A converter and microcomputer provided with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08275704A JP3082682B2 (en) 1996-10-18 1996-10-18 Test circuit for D / A converter and microcomputer provided with the same

Publications (2)

Publication Number Publication Date
JPH10126265A JPH10126265A (en) 1998-05-15
JP3082682B2 true JP3082682B2 (en) 2000-08-28

Family

ID=17559210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08275704A Expired - Fee Related JP3082682B2 (en) 1996-10-18 1996-10-18 Test circuit for D / A converter and microcomputer provided with the same

Country Status (1)

Country Link
JP (1) JP3082682B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4949659B2 (en) * 2005-09-02 2012-06-13 ルネサスエレクトロニクス株式会社 DRIVE CIRCUIT TEST METHOD AND DISPLAY DEVICE DRIVE CIRCUIT

Also Published As

Publication number Publication date
JPH10126265A (en) 1998-05-15

Similar Documents

Publication Publication Date Title
US9322871B2 (en) Current measurement circuit and method of diagnosing faults in same
US6255839B1 (en) Voltage applied type current measuring circuit in an IC testing apparatus
JPH06500419A (en) Semiconductor memory test circuit device using parallel testing with various test patterns
JPH08330959A (en) Failure detection method for AD input circuit
EP0838689B1 (en) Test of circuits with Schmitt inputs
JP3082682B2 (en) Test circuit for D / A converter and microcomputer provided with the same
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
US20040088631A1 (en) Method and device for signaling a transmission fault on a data line
JP3677343B2 (en) Electronic circuit function inspection circuit
KR100457033B1 (en) Analog / digital converter
KR20050046426A (en) Device for measuring supply voltage
JP2001035335A (en) Relay failure detecting device
JPH0794683A (en) Semiconductor integrated circuit device having self-diagnostic function
JP3011095B2 (en) Semiconductor integrated circuit device having self-diagnosis function
JP2648218B2 (en) Semiconductor device
US6693437B2 (en) Method and apparatus for identifying state-dependent, defect-related leakage currents in memory circuits
KR100506667B1 (en) Semiconductor integrated circuit
JP2001296334A (en) Integrated circuit and failure detection method
JP2009133762A (en) Semiconductor device and its test method
JP3049049B1 (en) Semiconductor integrated circuit and test method thereof
JP2005078603A (en) Test method of data processor
US20060156139A1 (en) Systems and methods for facilitating testing of integrated circuits
JP2002257904A (en) Semiconductor inspection device, semiconductor integrated circuit, and semiconductor inspection method
JPH10253710A (en) Semiconductor device and measuring method thereof
JPH0855489A (en) Semiconductor memory device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees