[go: up one dir, main page]

JP3094470B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3094470B2
JP3094470B2 JP03020361A JP2036191A JP3094470B2 JP 3094470 B2 JP3094470 B2 JP 3094470B2 JP 03020361 A JP03020361 A JP 03020361A JP 2036191 A JP2036191 A JP 2036191A JP 3094470 B2 JP3094470 B2 JP 3094470B2
Authority
JP
Japan
Prior art keywords
etching
gas
silicon
trench
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03020361A
Other languages
English (en)
Other versions
JPH04237125A (ja
Inventor
新吾 門村
哲治 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03020361A priority Critical patent/JP3094470B2/ja
Priority to KR1019920000712A priority patent/KR100218772B1/ko
Priority to US07/824,165 priority patent/US5268070A/en
Publication of JPH04237125A publication Critical patent/JPH04237125A/ja
Application granted granted Critical
Publication of JP3094470B2 publication Critical patent/JP3094470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/963Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
シリコン・トレンチ・エッチング等の高アスペクト比加
工を良好な異方性をもって高速に行う方法に関する。
【0002】
【従来の技術】VLSI、ULSI等の高集積化及び高
性能化が図られた半導体装置は、各種パターンのアスペ
クト比が増大され、このような半導体装置を製造するた
めに用いられるドライエッチング技術も、高アスペクト
比加工を良好な異方性をもって行うことが要求されてい
る。
【0003】シリコン系材料層の高アスペクト比加工を
行うものとして、容量素子の形成や素子分離を目的とし
て行われるシリコン・トレンチ・エッチングである。ト
レンチの深さはデバイスの種類や用途により異なり、容
量素子では4〜5μm、素子分離ではMOSトランジス
タ用で1μm、バイポーラ・トランジスタ用で4μm程
度とされているが、その開口径はいずれも0.35〜
1.0μm程度である。シリコン・トレンチ・エッチン
グには、マスク・パターンやエッチング・パラメータ等
によってトレンチの断面形状が複雑に変化し、後工程に
おけるトレンチの埋め込みや容量の制御等が困難とな
る。したがって、主としてラジカル反応に基づいてエッ
チングを進行させるフッ素系ガス等をエッチング・ガス
の主成分とするのでは高異方性の達成が困難であり、通
常は塩素系ガスが使用される。SiCl4とN2の混合ガ
ス系はその代表例である。これは、SiCl4から主エ
ッチング種としてCl+を生成させるとともに、N2の添
加によりSixyClzの堆積を可能とし、これを側壁
保護に利用して高異方性を達成するようにしたものであ
る。
【0004】本願出願人は、上述のガス系にClF3
のフッ素系ガスを添加することも提案している。これ
は、異方性を損なわない範囲内でF*を生成し得るガス
を添加することにより、Cl+と単結晶シリコンとの反
応によりエッチング速度を高めるようにするものであ
る。
【0005】
【発明が解決しようとする課題】ところで、ドライエッ
チングにおいては、上述のような高異方性,高速性の
他、低汚染性も要求される。特に、シリコン・トレンチ
・エッチングではプロセス時間が長いために、エッチン
グ中のパーティクル発生をいかに抑制するかが重要なポ
イントとなる。したがって、低汚染性の観点からはSi
xyClzのような反応生成物の生成量は低減させるこ
とが望ましいが、エッチング速度を向上させる目的で添
加されたフッ素系ガスの影響が大きく現れ異方性が低下
してしまう。
【0006】パーティクル汚染の抑制に効果的なガス系
として、本願出願人は先に特願平2−199249号明
細書において、被エッチング基板を0℃以下に冷却した
状態でS2Cl2のような塩化イオウ系ガス、若しくはS
2Br2等の臭化イオウ系ガスを主体とするエッチング・
ガスを使用してシリコン系材料層をエッチングする技術
を提案している。これは、いわゆる低温エッチングによ
るラジカル反応の抑制と側壁保護との併用により高異方
性を達成しようとする技術である。例えば、S2Br2
使用する場合、側壁保護はS2Br2から解離生成するS
を主体とし、これにエッチング反応生成物であるSiB
x等が混在してなる堆積物により行われる。この堆積
物は、エッチング終了後に被エッチング基板を室温ない
しはそれ以上に加熱することにより容易に揮発除去でき
るため、パーティクル汚染を起こすおそれがない。しか
し、エッチング反応自体はCl+若しくはBr+によるイ
オン・アシスト反応で律速されているためエッチング速
度は低くなってしまう。
【0007】このように、ドライエッチングにおいて高
異方性、高速性、低汚染性をすべて満足させることは容
易ではなく、より優れたプロセスが求められている。
【0008】そこで、本発明は、シリコン系材料層のエ
ッチングにおいて、これらの諸要求をすべて満足し得る
ドライエッチング方法を提供することを課題とする。
【0009】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
であり、被エッチング基板を0℃以下に冷却しながら、
22、SF2,SF4、S210から選ばれるいずれか
1種の第1のガスと、S3Cl2、S2Cl2、SCl2
ら選ばれるいずれか1種の第2ガスとを含むエッチング
・ガスを用いてシリコン系材料層のエッチングを行うよ
うにしたものである。
【0010】
【作用】本発明は、高異方性、高速性、低汚染性のすべ
ての要件を満たすため、昇華性物質による強固な側壁保
護を行いながら、反応系に若干のF*も存在させること
によりエッチング速度を向上させるようにしたものであ
る。そこで、エッチング・ガスの組成としてフッ化イオ
ウと塩化イオウとの混合ガス系を用いるようにしたもの
である。
【0011】ここでフッ化イオウとして、S22、SF
2,SF4及びS210の1種が用いられる。フッ化イオ
ウとして、この他にSF6が安定な化合物として既にド
ライエッチング用のガスとして実用化されているが、F
/S比(1分子中のフッ素原子数とイオウ原子数との
比)が大きいため、多量のF*を発生させ、さらに放電
解離によってもSをほとんど生成しないことが確認され
ており、本発明の目的には適さない。
【0012】一方、塩化イオウとして、S3Cl2、S2
Cl2及びSCl2のいずれか1種が用いられる。
【0013】上記フッ化イオウ及び塩化イオウは、いず
れも放電解離によりプラズマ中にSを生成させることが
できる。生成したSは、被エッチング基板が冷却されて
いることにより容易にその表面へ析出する。ここで、イ
オンの入射面では堆積したSは直ちにスパッタ除去され
るが、イオンの入射が少ないパターン側壁部ではSの堆
積が続き、これが側壁保護膜として機能する。そして、
被エッチング基板の低温冷却によりラジカル反応もある
程度抑制されているので、高異方性が確保される。しか
も、堆積したSは、エッチング終了後に被エッチング基
板の温度を室温若しくはそれ以上に上昇させれば容易に
昇華除去することができるため、エッチング系内にパー
ティクル汚染を抑えることができる。
【0014】一方、シリコン系材料層のエッチングに寄
与するのは、主として上記塩化イオウから生成するCl
+、Cl2 +等のイオンであり、これに同じく塩化イオウ
から生成するCl*やフッ化イオウから生成するF*等が
加わる。この中で、F*は半径が小さく、容易に単結晶
シリコンの結晶格子内に侵入して化学反応を進行させ
る、究めて反応性に富む化学種である。したがって、ガ
ス系にフッ化イオウが添加され、エッチング系内にF*
が供給されることにより、塩素系イオンのみによる場合
よりもエッチング速度は大幅に増大する。
【0015】エッチング速度の増大を目的としてフッ素
系ガスを添加することは従来からも試みられてきたが、
その際には異方性の確保に強力な側壁保護が必要とな
り、結果としてパーティクル汚染を免れないという問題
があった。本発明では、塩化イオウとフッ化イオウの双
方からSが供給されるので効果的な側壁保護が行われる
ことに加えて、堆積したSが容易に昇華除去できる物質
であるため、このような問題は生じない。さらに、本発
明で使用されるエッチング・ガスにはBrが含まれてい
ないため、SiBrxの過剰な堆積によるマイクロロー
ディング効果の発生や汚染等を抑えることができる。
【0016】
【実施例】以下、本発明の具体的な実施例について図1
(a)及び(b)を参照しながら説明する。
【0017】本実施例は、第1ガスとしてS22、第2
ガスとしてS2Cl2を使用し、これらの混合ガスを用い
てシリコン・トレンチ・エッチングを行うものである。
【0018】まず、一例として図1(a)に示すよう
に、シリコン基板1上に酸化シリコンからなるエッチン
グ・マスク2が形成された被エッチング基板(ウェハ)
を用意した。エッチング・マスク2には、パターニング
により約0.5μm幅の開口部3が形成されている。
【0019】ここで、ウェハを有磁場マイクロ波プラズ
マ・エッチング装置にセットし、ウェハ載置電極に内蔵
された冷却配管にエタノール等の冷媒を循環させること
により該ウェハを約−70℃に冷却した。S22流量を
5SCCM、S2Cl2流量を20SCCM、ガス圧を
1.3Pa(10mTorr)、マイクロ波パワーを8
50W、RFバイアス・パワーを00Wとする条件でシ
リコン基板1のエッチングを行った。
【0020】エッチング条件は、S2Cl2の放電解離に
よりプラズマ中にCl+,Cl2 +等のイオンを主エッチ
ング種として発生させ、低ガス圧下で高バイアスを印加
することにより高異方性を達成するようにしたものであ
る。このエッチングはイオン・アシスト反応を主体とし
て進行するが、これと同時にS22の放電解離により生
成するF*もラジカル反応を起こしエッチングに寄与す
る。したがって、約5000Å/分の速いエッチング速
度が達成された。
【0021】このエッチング反応系では、S22及びS
2Cl2の双方から放電解離により生成したSが低温冷却
されたウェハに接触してパターン側壁部に堆積し、図1
(b)に示されるように側壁保護膜4が形成された。
【0022】ところで、シリコン・トレンチ・エッチン
グのように入射イオン・エネルギーの高い条件で長時間
の加工が行われるプロセスでは、エッチングの進行に伴
ってエッチング・マスク2の端部が後退して丸みを帯び
易い。あるいは、レジストの解像限界を越えた微細な開
口径が要求される場合には、RIE(反応性イオン・エ
ッチング)でエッチバックを行うことによりエッチング
・マスク2にサイドウォールを形成することもある。こ
のようにマスク端部が丸みを帯びている場合、この部分
に入射したイオンが散乱されて斜め入射成分に変換さ
れ、これがパターン側壁部を攻撃してアンダカットやボ
ウイング(bowing)等の形状異常を発生させる原因とな
り易い。本発明では、上述のようにSにより効果的な側
壁保護が行われることにより、4μmの深さのエッチン
グを行った場合にも極めて良好な異方性形状を有するト
レンチ3aが形成された。
【0023】側壁保護膜4は、エッチング終了後にウェ
ハを約90℃に加熱することにより昇華除去され、何ら
エッチング系内にパーティクル汚染を発生させることは
なかった。この加熱は、低温エッチング後のウェハ上へ
の結露を防止するための加熱をもって兼用させることが
できる。
【0024】なお、本発明は上述の実施例に限定される
ものではなく、例えばエッチング・ガスには各種の添加
ガスを混合してもよい。例えば、N2を添加した場合に
は反応生成物による側壁保護の強化を図ることができ、
またH2、H2S、シラン系ガスのようにエッチング系内
にH*及び/又はシリコン系活性種を供給し得るガスを
添加すれば、過剰なハロゲン・ラジカルを捕捉し、Sの
堆積効果を高めることができる。さらに、スパッタリン
グ効果、冷却効果、希釈効果を得る目的でHe、Ar等
の希ガスを添加するようにしてもよい。
【0025】また、上述のシリコン・トレンチ・エッチ
ングのプロセスは、容量素子を形成するためのいわゆる
ディープ・トレンチ(deep trench)の形成を前提とし
たものであったが、MOSトランジスタの素子分離等に
用いられるいわゆるシャロー・トレンチ(shallow tren
ch)に適用してもよい。この場合には、ゲート・プロセ
スと同様の基板構造を有するウェハに対して有機レジス
ト材料層をマスクとするエッチングが行われる。したが
って、パターン側壁部に堆積したSはウェハの加熱によ
り除去されることはもちろんであるが、有機レジスト材
料層を除去するためのアッシング処理によっても除去さ
れることとなる。
【0026】
【発明の効果】上述したように、本発明は、シリコン系
材料層のエッチングにおいて高異方性、高速性、低汚染
性の同時達成が可能となり、微細なデザイン・ルールに
基づく高集積度及び高性能を達成する半導体装置を製造
することができる。
【図面の簡単な説明】
【図1】本発明のドライエッチング方法をシリコン・ト
レンチ・エッチングに適用した一例をその工程順にした
がって示す概略断面図であり、(a)はエッチング前の
ウェハの状態、(b)はエッチング終了後のウェハの状
態をそれぞれ示す。
【符号の説明】
1 シリコン基板、 2 エッチング・マスク、 3
開口部、 3a トレンチ、 4 側壁保護膜(S)。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 被エッチング基板を0℃以下に冷却しな
    がら、S22、SF2,SF4、S210から選ばれるい
    ずれか1種の第1のガスと、S3Cl2、S2Cl2、SC
    2から選ばれるいずれか1種の第2ガスとを含むエッ
    チング・ガスを用いてシリコン系材料層のエッチングを
    行うことを特徴とするドライエッチング方法。
JP03020361A 1991-01-22 1991-01-22 ドライエッチング方法 Expired - Fee Related JP3094470B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03020361A JP3094470B2 (ja) 1991-01-22 1991-01-22 ドライエッチング方法
KR1019920000712A KR100218772B1 (ko) 1991-01-22 1992-01-20 드라이에칭방법
US07/824,165 US5268070A (en) 1991-01-22 1992-01-22 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03020361A JP3094470B2 (ja) 1991-01-22 1991-01-22 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04237125A JPH04237125A (ja) 1992-08-25
JP3094470B2 true JP3094470B2 (ja) 2000-10-03

Family

ID=12024954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03020361A Expired - Fee Related JP3094470B2 (ja) 1991-01-22 1991-01-22 ドライエッチング方法

Country Status (3)

Country Link
US (1) US5268070A (ja)
JP (1) JP3094470B2 (ja)
KR (1) KR100218772B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225623B2 (ja) * 1992-09-21 2001-11-05 ソニー株式会社 微細粒子検出方法及び微細粒子除去方法
JPH0786244A (ja) * 1993-09-13 1995-03-31 Sony Corp ドライエッチング方法
AU2683995A (en) * 1994-09-02 1996-03-27 Stichting Voor De Technische Wetenschappen Process for producing micromechanical structures by means of reactive ion etching
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
KR100277968B1 (ko) * 1998-09-23 2001-03-02 구자홍 질화갈륨 기판 제조방법
JP3527901B2 (ja) * 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
US7749400B2 (en) * 2005-12-16 2010-07-06 Jason Plumhoff Method for etching photolithographic substrates
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856249B2 (ja) * 1978-09-07 1983-12-14 松下電子工業株式会社 プラズマ反応による薄膜の製造方法
US4807016A (en) * 1985-07-15 1989-02-21 Texas Instruments Incorporated Dry etch of phosphosilicate glass with selectivity to undoped oxide
JPS63181430A (ja) * 1987-01-23 1988-07-26 Matsushita Electronics Corp 半導体装置の製造方法
JPS648628A (en) * 1987-06-30 1989-01-12 Kyocera Corp Gas etching
JPS6432627A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method
JPH02309631A (ja) * 1989-05-24 1990-12-25 Matsushita Electron Corp プラズマエッチング方法

Also Published As

Publication number Publication date
JPH04237125A (ja) 1992-08-25
US5268070A (en) 1993-12-07
KR100218772B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
JP3000717B2 (ja) ドライエッチング方法
JP3116569B2 (ja) ドライエッチング方法
US5354421A (en) Dry etching method
JP3094470B2 (ja) ドライエッチング方法
JP3160961B2 (ja) ドライエッチング方法
JP3198538B2 (ja) ドライエッチング方法
JP3440735B2 (ja) ドライエッチング方法
JP2687787B2 (ja) ドライエッチング方法
JP3208596B2 (ja) ドライエッチング方法
JP3111643B2 (ja) ドライエッチング方法
JP3371642B2 (ja) シリコン系材料層のプラズマエッチング方法
JPH08115900A (ja) シリコン系材料層のパターニング方法
JP3079656B2 (ja) ドライエッチング方法
JP3111640B2 (ja) ドライエッチング方法
JP3038984B2 (ja) ドライエッチング方法
JPH053177A (ja) ドライエツチング方法
JPH0817170B2 (ja) 半導体装置のエッチング方法
JP3116421B2 (ja) ドライエッチング方法
JPH0513381A (ja) ドライエツチング方法
JPH0536645A (ja) ドライエツチング方法
JP3120569B2 (ja) ドライエッチング方法
JP3104388B2 (ja) ドライエッチング方法
JP3454051B2 (ja) ドライエッチング方法
JP2002261077A (ja) ドライエッチング方法
JPH04334022A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees