JP3150144B2 - 高圧安定化電源回路 - Google Patents
高圧安定化電源回路Info
- Publication number
- JP3150144B2 JP3150144B2 JP51113891A JP51113891A JP3150144B2 JP 3150144 B2 JP3150144 B2 JP 3150144B2 JP 51113891 A JP51113891 A JP 51113891A JP 51113891 A JP51113891 A JP 51113891A JP 3150144 B2 JP3150144 B2 JP 3150144B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- transformer
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 7
- 239000002131 composite material Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining DC voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 技術分野 この発明は電磁偏向を用いる陰極線管（以下、CRTと
称する）の高圧安定化電源回路に係り、特に応答速度が
速くしかも低消費電力で動作可能な高圧安定化電源回路
に関する。
称する）の高圧安定化電源回路に係り、特に応答速度が
速くしかも低消費電力で動作可能な高圧安定化電源回路
に関する。
背景技術 カラーCRTはビーム電流が白黒CRTに比べて数倍も多
く、画面によって平均ビーム電流が大幅に変化する。こ
のため高圧の電圧変動率が悪くなり、水平振幅の変化、
フォーカスやコンバーゼンスの劣化などCRTの動作に悪
影響を及ぼす。そこで、従来より平均のビーム電流が変
化しても高圧が変動しないように安定化を計った幾つか
の高圧安定化電源回路が知られている。
く、画面によって平均ビーム電流が大幅に変化する。こ
のため高圧の電圧変動率が悪くなり、水平振幅の変化、
フォーカスやコンバーゼンスの劣化などCRTの動作に悪
影響を及ぼす。そこで、従来より平均のビーム電流が変
化しても高圧が変動しないように安定化を計った幾つか
の高圧安定化電源回路が知られている。
図７は高圧制御トランジスタを使用した高圧安定化電
源回路を示し、参照符号10は水平出力トランジスタ、12
はダンパダイオード、14は共振コンデンサ、16は偏向コ
イル、18は直流阻止コンデンサであり、通常の水平出力
回路を構成し、フライバックトランス20の２次側コイル
202に接続されたダイオード22を介して高圧出力を得て
いる。フライバックトランス20の２次側には、１次側コ
イル201の中間タップからダイオード24、抵抗26を介し
て高圧制御トランジスタ28のコレクタが接続される。高
圧制御トランジスタ28のエミッタは抵抗30を介して１次
側コイル201および２次側コイル203に接続されると共に
供給電源Vccに接続される。２次側コイル203の両端には
ダイオード32とコンデンサ34の直列回路が並列に接続さ
れ、更にコンデンサ34に可変抵抗36が並列接続される。
この可変抵抗36のセンタには前記高圧制御トランジスタ
28のベースが接続される。
源回路を示し、参照符号10は水平出力トランジスタ、12
はダンパダイオード、14は共振コンデンサ、16は偏向コ
イル、18は直流阻止コンデンサであり、通常の水平出力
回路を構成し、フライバックトランス20の２次側コイル
202に接続されたダイオード22を介して高圧出力を得て
いる。フライバックトランス20の２次側には、１次側コ
イル201の中間タップからダイオード24、抵抗26を介し
て高圧制御トランジスタ28のコレクタが接続される。高
圧制御トランジスタ28のエミッタは抵抗30を介して１次
側コイル201および２次側コイル203に接続されると共に
供給電源Vccに接続される。２次側コイル203の両端には
ダイオード32とコンデンサ34の直列回路が並列に接続さ
れ、更にコンデンサ34に可変抵抗36が並列接続される。
この可変抵抗36のセンタには前記高圧制御トランジスタ
28のベースが接続される。
このように構成される図７に示す高圧安定化電源回路
では、１次側コイル201のパルス電圧をダイオード24で
整流しその直流正電圧を抵抗26を介して高圧制御トラン
ジスタ28のコレクタに印加し、２次側コイル203のパル
スをダイオード32で整流してその直流電圧を可変抵抗36
を介して高圧制御トランジスタ28のベースに加え、高圧
制御トランジスタ28を順方向にバイアスしてコレクタ電
流が流れている状態で使用する。従って、偏向出力の一
部は抵抗26と高圧制御トランジスタ28で消費している。
また、水平出力トランジスタ10のコレクタ電流による抵
抗30における電圧降下も同時に高圧制御トランジスタの
ベースに印加されダイオード32の整流電圧を打消す方向
に働くため、高圧電流が増加して水平出力トランジスタ
10のコレクタ電流が増加すると、抵抗30の電圧降下が増
大し、高圧制御トランジスタ28のベース電圧が低下して
高圧制御トランジスタ28のコレクタ電流が減少する。こ
の結果制御回路での損失が少なくなり高圧を上昇させる
方向に働き、常に高圧出力レベルを一定に保つよう動作
するものである。
では、１次側コイル201のパルス電圧をダイオード24で
整流しその直流正電圧を抵抗26を介して高圧制御トラン
ジスタ28のコレクタに印加し、２次側コイル203のパル
スをダイオード32で整流してその直流電圧を可変抵抗36
を介して高圧制御トランジスタ28のベースに加え、高圧
制御トランジスタ28を順方向にバイアスしてコレクタ電
流が流れている状態で使用する。従って、偏向出力の一
部は抵抗26と高圧制御トランジスタ28で消費している。
また、水平出力トランジスタ10のコレクタ電流による抵
抗30における電圧降下も同時に高圧制御トランジスタの
ベースに印加されダイオード32の整流電圧を打消す方向
に働くため、高圧電流が増加して水平出力トランジスタ
10のコレクタ電流が増加すると、抵抗30の電圧降下が増
大し、高圧制御トランジスタ28のベース電圧が低下して
高圧制御トランジスタ28のコレクタ電流が減少する。こ
の結果制御回路での損失が少なくなり高圧を上昇させる
方向に働き、常に高圧出力レベルを一定に保つよう動作
するものである。
また図８に示す供給電源制御方式の高圧安定化電源回
路では、供給電源Vccとフライバックトランス20の１次
側コイル201間にシリーズに高圧制御トランジスタ28を
接続し、高圧制御トランジスタ28のベースに抵抗38を介
してトランジスタ40を接続している。このような構成に
よる高圧安定化電源回路はCRTのアノード電流を２次側
コイル202の帰線に入れた抵抗42で検出し、これをトラ
ンジスタ40で電圧増幅して高圧制御トランジスタ28のコ
レクタ・エミッタ間電圧VCEを変化させ、実質的な供給
電圧を変化して高圧を安定化するものである。
路では、供給電源Vccとフライバックトランス20の１次
側コイル201間にシリーズに高圧制御トランジスタ28を
接続し、高圧制御トランジスタ28のベースに抵抗38を介
してトランジスタ40を接続している。このような構成に
よる高圧安定化電源回路はCRTのアノード電流を２次側
コイル202の帰線に入れた抵抗42で検出し、これをトラ
ンジスタ40で電圧増幅して高圧制御トランジスタ28のコ
レクタ・エミッタ間電圧VCEを変化させ、実質的な供給
電圧を変化して高圧を安定化するものである。
さらに、図９に示す高圧安定化電源回路は、高圧出力
回路の電圧をブリーダ抵抗44,46により分圧して演算増
幅器48の一方に入力し、他方の入力に接続される基準電
圧Vrefとの差電圧に応じたこの演算増幅器48の出力をス
イッチング制御回路50に入力する。スイッチング制御回
路50により高圧制御トランス54の１次側コイル541に接
続されるスイッチングトランジスタ52をオン／オフし２
次側コイル542に発生する電圧をダイオード56で整流し
てフライバックトランス20の２次側コイル202に高圧側
の変動を打消す方向に印加することにより安定化を図る
ものである。
回路の電圧をブリーダ抵抗44,46により分圧して演算増
幅器48の一方に入力し、他方の入力に接続される基準電
圧Vrefとの差電圧に応じたこの演算増幅器48の出力をス
イッチング制御回路50に入力する。スイッチング制御回
路50により高圧制御トランス54の１次側コイル541に接
続されるスイッチングトランジスタ52をオン／オフし２
次側コイル542に発生する電圧をダイオード56で整流し
てフライバックトランス20の２次側コイル202に高圧側
の変動を打消す方向に印加することにより安定化を図る
ものである。
また、ウエッブ等の米国特許第4,614,899号にはフラ
イバック型高電圧源のようなパルス電圧電源のための調
整器が開示されている。フィードバック回路を使用し、
ここで高電圧出力のサンプルを基準電圧と比較し、２つ
の電圧間の差に基づき付加電圧をフライバック変圧器の
入力側に付加して出力電圧を所望レベルに維持するもの
で、エネルギ蓄積変圧器の二次側を電源のフライバック
変圧器の一次側と相互接続し、フライバック変圧器の一
次側のタップ点からフライバックパルスのサンプルによ
りライン掃引調時情報を受入れると共に電圧差に基づき
オン・オフするスイッチ回路を設けた構成を採ってい
る。
イバック型高電圧源のようなパルス電圧電源のための調
整器が開示されている。フィードバック回路を使用し、
ここで高電圧出力のサンプルを基準電圧と比較し、２つ
の電圧間の差に基づき付加電圧をフライバック変圧器の
入力側に付加して出力電圧を所望レベルに維持するもの
で、エネルギ蓄積変圧器の二次側を電源のフライバック
変圧器の一次側と相互接続し、フライバック変圧器の一
次側のタップ点からフライバックパルスのサンプルによ
りライン掃引調時情報を受入れると共に電圧差に基づき
オン・オフするスイッチ回路を設けた構成を採ってい
る。
しかしながら、前述した高圧安定化電源回路によれ
ば、図７および図８の方式ではいずれも常に一定の直流
電流を高圧制御用に流さねばならず、高圧制御用トラン
ジスタとして高価な高耐圧大電力トランジスタを必要と
する点、および消費電力が大きすぎる点などの難点があ
る。また回路構成上、応答速度がシリーズレギュレータ
の限界内に制限される。図９の方式ではフライバックト
ランスの帰線に高圧制御トランスを接続して構成したス
イッチング制御を行う部分の応答は速いが、高圧制御ト
ランスの出力をダイオードにより整流してフライバック
トランスの帰線に接続しているため、この時定数により
応答速度が制限されてしまう点、また、フライバックト
ランスの帰線に接続しているため０〜1KV以上の広範囲
な高圧を制御しなければならない点などの問題点があ
る。また、ウエッブ等の回路構成では、スイッチング回
路を構成するスイッチングトランジスタを駆動するた
め、駆動回路にフライバックと同期を採った矩形波発生
回路を形成しなければならず、これらの回路が複雑とな
り高価となる難点があった。
ば、図７および図８の方式ではいずれも常に一定の直流
電流を高圧制御用に流さねばならず、高圧制御用トラン
ジスタとして高価な高耐圧大電力トランジスタを必要と
する点、および消費電力が大きすぎる点などの難点があ
る。また回路構成上、応答速度がシリーズレギュレータ
の限界内に制限される。図９の方式ではフライバックト
ランスの帰線に高圧制御トランスを接続して構成したス
イッチング制御を行う部分の応答は速いが、高圧制御ト
ランスの出力をダイオードにより整流してフライバック
トランスの帰線に接続しているため、この時定数により
応答速度が制限されてしまう点、また、フライバックト
ランスの帰線に接続しているため０〜1KV以上の広範囲
な高圧を制御しなければならない点などの問題点があ
る。また、ウエッブ等の回路構成では、スイッチング回
路を構成するスイッチングトランジスタを駆動するた
め、駆動回路にフライバックと同期を採った矩形波発生
回路を形成しなければならず、これらの回路が複雑とな
り高価となる難点があった。
そこで、本発明の目的は、低消費電力で応答速度も速
く、しかも比較的低圧のトランジスタを使用することが
できて回路構成も簡単で、設計も容易な高圧安定化電源
回路を提供することである。
く、しかも比較的低圧のトランジスタを使用することが
できて回路構成も簡単で、設計も容易な高圧安定化電源
回路を提供することである。
発明の開示 本発明に係る高圧安定化電源回路は、フライバックト
ランスの１次側コイルに水平出力パルスを入力し、フラ
イバックトランスの２次側コイルに発生した高圧パルス
をダイオードにより整流して高圧出力を得ると共に高圧
出力の変動を押えるよう構成する高圧安定化電源回路に
おいて、 前記フライバックトランスの１次側コイルに高圧制御
トランスの２次側コイルを接続配置し、 高圧出力のフィードバック電圧と所定の基準電圧との
差電圧に応じた直流電圧を出力する演算振幅器と、 フライバックトランスの１次側コイルと偏向コイルと
のインダクタンスの比率に基づいて前記高圧制御トラン
スの２次側に流れる水平出力パルスに同期した鋸歯状波
電流によって高圧制御トランスの１次側に自動的に発生
する矩形波電圧をベース入力とすると共にエミッタに前
記演算増幅器の出力を接続する第１のトランジスタと、 この第１のトランジスタのオン・オフに応じて前記高
圧制御トランスの１次側コイルに流れる電流を制御する
第２のトランジスタとからなる制御回路を前記高圧制御
トランスの１次側に接続配置して高圧出力レベルを一定
に保持するよう構成することを特徴とする。
ランスの１次側コイルに水平出力パルスを入力し、フラ
イバックトランスの２次側コイルに発生した高圧パルス
をダイオードにより整流して高圧出力を得ると共に高圧
出力の変動を押えるよう構成する高圧安定化電源回路に
おいて、 前記フライバックトランスの１次側コイルに高圧制御
トランスの２次側コイルを接続配置し、 高圧出力のフィードバック電圧と所定の基準電圧との
差電圧に応じた直流電圧を出力する演算振幅器と、 フライバックトランスの１次側コイルと偏向コイルと
のインダクタンスの比率に基づいて前記高圧制御トラン
スの２次側に流れる水平出力パルスに同期した鋸歯状波
電流によって高圧制御トランスの１次側に自動的に発生
する矩形波電圧をベース入力とすると共にエミッタに前
記演算増幅器の出力を接続する第１のトランジスタと、 この第１のトランジスタのオン・オフに応じて前記高
圧制御トランスの１次側コイルに流れる電流を制御する
第２のトランジスタとからなる制御回路を前記高圧制御
トランスの１次側に接続配置して高圧出力レベルを一定
に保持するよう構成することを特徴とする。
本発明に係る高圧安定化電源回路によれば、フライバ
ックトランスの１次側にシリーズに接続配置した高圧制
御トランスの１次側に制御回路を設け、この制御回路が
高圧出力の検出電圧の変動に応じた電流制御を行い、高
圧制御トランスの２次側に発生するパルスの波高値を制
御する。制御回路は高圧変動を抑制するように波高値を
制御して高圧制御トランスの２次側パルスをフライバッ
クトランスの１次側に重畳することにより高圧出力の変
動を抑制することができる。
ックトランスの１次側にシリーズに接続配置した高圧制
御トランスの１次側に制御回路を設け、この制御回路が
高圧出力の検出電圧の変動に応じた電流制御を行い、高
圧制御トランスの２次側に発生するパルスの波高値を制
御する。制御回路は高圧変動を抑制するように波高値を
制御して高圧制御トランスの２次側パルスをフライバッ
クトランスの１次側に重畳することにより高圧出力の変
動を抑制することができる。
図面の簡単な説明 図１は本発明に係る高圧安定化電源回路の一実施例を
示す回路構成図、図２は本発明に係る高圧安定化電源回
路の動作を説明するための各部の電圧・電流波形図、図
３は本発明に係る高圧安定化電源回路における高圧制御
トランスの１次側回路の電圧・電流波形図、図４は本発
明に係る高圧安定化電源回路における高圧制御トランス
の２次側回路の電圧波形図、図５は本発明に係る高圧安
定化電源回路における高圧制御トランスとフライバック
トランスの各入出力波形の概略を示す説明図、図６は本
発明に係る高圧安定化電源回路の別の実施例を示す回路
構成図、図７は高圧制御トランジスタを使用した高圧安
定化電源回路の従来構成例を示す回路図、図８は供給電
源制御方式の高圧安定化電源回路の従来構成例を示す回
路図、図９はスイッチング制御回路を使用した従来の高
圧安定化電源回路の概略構成例を示す回路図である。
示す回路構成図、図２は本発明に係る高圧安定化電源回
路の動作を説明するための各部の電圧・電流波形図、図
３は本発明に係る高圧安定化電源回路における高圧制御
トランスの１次側回路の電圧・電流波形図、図４は本発
明に係る高圧安定化電源回路における高圧制御トランス
の２次側回路の電圧波形図、図５は本発明に係る高圧安
定化電源回路における高圧制御トランスとフライバック
トランスの各入出力波形の概略を示す説明図、図６は本
発明に係る高圧安定化電源回路の別の実施例を示す回路
構成図、図７は高圧制御トランジスタを使用した高圧安
定化電源回路の従来構成例を示す回路図、図８は供給電
源制御方式の高圧安定化電源回路の従来構成例を示す回
路図、図９はスイッチング制御回路を使用した従来の高
圧安定化電源回路の概略構成例を示す回路図である。
発明を実施するための最良の形態 次に本発明に係る高圧安定化電源回路の実施例につ
き、添付図面を参照しながら以下詳細に説明する。
き、添付図面を参照しながら以下詳細に説明する。
図１は、本発明の一実施例を示す高圧安定化電源回路
の接続図である。なお、図１において、図７乃至図９に
示した回路と同一の構成部分については、同一の参照符
号を付して説明する。水平出力トランジスタ10のベース
はトランス60の２次コイルに接続し、トランス60の１次
コイルの一端には電源E2を接続すると共に他端にはエミ
ッタ接地した水平ドライブトランジスタ62のコレクタを
接続する。水平ドライブトランジスタ62のベースには、
図示しない水平発振器の出力が接続される。水平出力ト
ランジスタ10のコレクタには図７と同様に、ダイパダイ
オード12と、共振コンデンサ14と、偏向コイル16および
直流阻止コンデンサ18の直列回路とを並列に接続して水
平出力回路を構成する。さらに、水平出力トランジスタ
10のコレクタをフライバックトランス20の１次側コイル
201の一端に接続すると共にダイオード64を介して高圧
制御トランジスタ70の１次側コイル701およびダイオー
ド66のカソードに接続する。フライバックトランス20の
１次側コイル201の他端は高圧制御トランス70の２次側
コイル702を介して電源E1に接続する。フライバックト
ランジスタ20の２次側コイル202の一端は接地し、他端
はダイオード22を介して図示しないCRTのアノードに接
続すると共に抵抗44,46を介して接地する。抵抗44と46
の接続点は、演算増幅器72の一方の入力端子に接続す
る。演算増幅器72の他方の入力端子は、可変抵抗74を介
して電源E3に接続する。演算増幅器72の出力端子はnpn
トランジスタ76のエミッタに接続し、npnトランジスタ7
6のコレクタはpnpトランジスタ80のベースに接続すると
共に、抵抗78を介して電源E1と、pnpトランジスタ80の
エミッタおよびダイオード86のカソードに接続する。np
nトランジスタ76のベースは抵抗82を介して接地すると
共に、抵抗84を介してpnpトランジスタ80のコレクタお
よびダイオード86のアノードと、ダイオード88のカソー
ドおよび高圧制御トランス70の１次側コイル701の他端
とに接続する。ダイオード88のアノードは接地する。
の接続図である。なお、図１において、図７乃至図９に
示した回路と同一の構成部分については、同一の参照符
号を付して説明する。水平出力トランジスタ10のベース
はトランス60の２次コイルに接続し、トランス60の１次
コイルの一端には電源E2を接続すると共に他端にはエミ
ッタ接地した水平ドライブトランジスタ62のコレクタを
接続する。水平ドライブトランジスタ62のベースには、
図示しない水平発振器の出力が接続される。水平出力ト
ランジスタ10のコレクタには図７と同様に、ダイパダイ
オード12と、共振コンデンサ14と、偏向コイル16および
直流阻止コンデンサ18の直列回路とを並列に接続して水
平出力回路を構成する。さらに、水平出力トランジスタ
10のコレクタをフライバックトランス20の１次側コイル
201の一端に接続すると共にダイオード64を介して高圧
制御トランジスタ70の１次側コイル701およびダイオー
ド66のカソードに接続する。フライバックトランス20の
１次側コイル201の他端は高圧制御トランス70の２次側
コイル702を介して電源E1に接続する。フライバックト
ランジスタ20の２次側コイル202の一端は接地し、他端
はダイオード22を介して図示しないCRTのアノードに接
続すると共に抵抗44,46を介して接地する。抵抗44と46
の接続点は、演算増幅器72の一方の入力端子に接続す
る。演算増幅器72の他方の入力端子は、可変抵抗74を介
して電源E3に接続する。演算増幅器72の出力端子はnpn
トランジスタ76のエミッタに接続し、npnトランジスタ7
6のコレクタはpnpトランジスタ80のベースに接続すると
共に、抵抗78を介して電源E1と、pnpトランジスタ80の
エミッタおよびダイオード86のカソードに接続する。np
nトランジスタ76のベースは抵抗82を介して接地すると
共に、抵抗84を介してpnpトランジスタ80のコレクタお
よびダイオード86のアノードと、ダイオード88のカソー
ドおよび高圧制御トランス70の１次側コイル701の他端
とに接続する。ダイオード88のアノードは接地する。
このように構成された本発明に係る高圧安定化電源回
路の動作につき、以下詳細に図２乃至図４の波形図を使
用して説明する。
路の動作につき、以下詳細に図２乃至図４の波形図を使
用して説明する。
先ず、動作原理について説明する。共振コンデンサ14
の容量をC0,偏向コイル16のインダクタンス値をLy、走
査期間をＴとすれば、水平出力トランジスタ10のコレク
タ端に発生するパルス電圧vcpは過渡現象理論から次式
で表される。
の容量をC0,偏向コイル16のインダクタンス値をLy、走
査期間をＴとすれば、水平出力トランジスタ10のコレク
タ端に発生するパルス電圧vcpは過渡現象理論から次式
で表される。
フライバックトランス20の１次側コイル201は交流的
には偏向コイル16と並列接続されているため、高圧制御
トランス70の２次側コイル電流i2は偏向コイル16のイン
ダクタンス値Lyとフライバックトランス20の１次側コイ
ル201のインダクタンス値LP1との比率に基づいて流れる
電流である。通常、インダクタンス値LyおよびLP1の関
係は、 Ly＜＜LP1 であるので、電流i2と偏向電流iyとの関係は、 i2＜＜iy である。
には偏向コイル16と並列接続されているため、高圧制御
トランス70の２次側コイル電流i2は偏向コイル16のイン
ダクタンス値Lyとフライバックトランス20の１次側コイ
ル201のインダクタンス値LP1との比率に基づいて流れる
電流である。通常、インダクタンス値LyおよびLP1の関
係は、 Ly＜＜LP1 であるので、電流i2と偏向電流iyとの関係は、 i2＜＜iy である。
ここで、pnpトランジスタ80が完全にOFFの状態の場合
を考えると、高圧制御トランス70の２次側には図１中に
i2で示す電流が常に流れているため、電磁気学の理論式 ｅ＝−Ｌ・di/dt に基づき、pnpトランジスタ80のコレクタには図２にvC1
で示すように、矩形の電圧波形が発生する。また、ダイ
オード64,66,86,88の接続により、高圧制御トランス70
の１次側コイル電流i1の正負伴に電流の通過経路が形成
される。高圧制御トランス70の１次側コイル電流i1と２
次側コイル電流i2とは波高値が異なるのみで、高圧制御
トランス70の巻線比n2/n1に基づいた電流値となる。す
なわち、 i1＝（n2/n1）・i2 で表される。
を考えると、高圧制御トランス70の２次側には図１中に
i2で示す電流が常に流れているため、電磁気学の理論式 ｅ＝−Ｌ・di/dt に基づき、pnpトランジスタ80のコレクタには図２にvC1
で示すように、矩形の電圧波形が発生する。また、ダイ
オード64,66,86,88の接続により、高圧制御トランス70
の１次側コイル電流i1の正負伴に電流の通過経路が形成
される。高圧制御トランス70の１次側コイル電流i1と２
次側コイル電流i2とは波高値が異なるのみで、高圧制御
トランス70の巻線比n2/n1に基づいた電流値となる。す
なわち、 i1＝（n2/n1）・i2 で表される。
図１に示す本発明に係る高圧安定化電源回路は、npn
トランジスタ76のエミッタに直流電圧を印加し、npnト
ランジスタ76のコレクタ電流を制御することによりpnp
トランジスタ80のベース電圧を制御し、pnpトランジス
タ80のコレクタに流れる電流が図２に示す電流iaの一部
を制御する。これにより、高圧制御トランス70の２次側
コイル702に発生する電流i2をフライバック期間Trに重
畳し、高圧出力を制御するものである。
トランジスタ76のエミッタに直流電圧を印加し、npnト
ランジスタ76のコレクタ電流を制御することによりpnp
トランジスタ80のベース電圧を制御し、pnpトランジス
タ80のコレクタに流れる電流が図２に示す電流iaの一部
を制御する。これにより、高圧制御トランス70の２次側
コイル702に発生する電流i2をフライバック期間Trに重
畳し、高圧出力を制御するものである。
ここでpnpトランジスタ80により制御可能な範囲は、
図２に示す走査期間ＴにおけるT2区間のみである。T1区
間は負の電流であるため、pnpトランジスタ80による制
御範囲から除外しなければならない。npnトランジスタ7
6はベースに抵抗82,84で分圧された電圧vC1が入力され
ることにより、vC1に応じた矩形波電圧でスイッチング
され、pnpトランジスタ80を駆動する。
図２に示す走査期間ＴにおけるT2区間のみである。T1区
間は負の電流であるため、pnpトランジスタ80による制
御範囲から除外しなければならない。npnトランジスタ7
6はベースに抵抗82,84で分圧された電圧vC1が入力され
ることにより、vC1に応じた矩形波電圧でスイッチング
され、pnpトランジスタ80を駆動する。
次に、高圧出力の制御過程を波形等を用いて、さらに
説明する。今、高圧出力の負荷が増加し高圧出力電圧HV
が低下したとすると、高圧出力電圧HVの変動は抵抗46で
検出されて演算増幅器72の一方の入力端子にフィードバ
ックされ、他方の入力端子の可変抵抗74で設定した所定
の基準値との差に応じて演算増幅器72の出力が低下す
る。従って、npnトランジスタ76のエミッタ電圧が低下
した分、すなわちベース・エミッタ間電圧が増加した分
npnトランジスタ76のコレクタ電流がより多く流れるた
めpnpトランジスタ80のベース電圧が低下し、この結果
図３に高圧制御トランスの１次側の電圧・電流波形を示
すようにpnpトランジスタ80のコレクタ電流iC1が流れる
ため、vC1のデューティが変化する。つまり、走査期間
ＴにおけるT1区間がΔＴだけ広がることになる。この走
査期間ＴにおけるΔＴ区間はnpnトランジスタ76がONし
ているため、 ｉ＝（E1/L1）・ｔ の式に従った電流が流れようとする。ここで、L1は高圧
制御トランス70の１次側コイル701のインダクタンスで
ある。このΔＴ区間の電流増加した分、ダイオード86,6
6を流れる電流iD86（＝iD66）は減少し、iD86が減少し
た分ダイオード88を流れる電流iD88のピーク値が増加す
る。結果的に、ダイオード64を流れる電流iD64は iD64＝iC1＋iD88 の大きさの電流が流れる。このダイオード64を流れる電
流iD64は、pnpトランジスタ80がOFFしたとき、 iD64＝iD88 となるが、pnpトランジスタ80がONすると、 ｉ＝（E1/L1）・ｔ に従ってiC1が流れ、このiD64＝iC1＋iD88の電流がダイ
オード64を通過して水平出力回路へと流れる。
説明する。今、高圧出力の負荷が増加し高圧出力電圧HV
が低下したとすると、高圧出力電圧HVの変動は抵抗46で
検出されて演算増幅器72の一方の入力端子にフィードバ
ックされ、他方の入力端子の可変抵抗74で設定した所定
の基準値との差に応じて演算増幅器72の出力が低下す
る。従って、npnトランジスタ76のエミッタ電圧が低下
した分、すなわちベース・エミッタ間電圧が増加した分
npnトランジスタ76のコレクタ電流がより多く流れるた
めpnpトランジスタ80のベース電圧が低下し、この結果
図３に高圧制御トランスの１次側の電圧・電流波形を示
すようにpnpトランジスタ80のコレクタ電流iC1が流れる
ため、vC1のデューティが変化する。つまり、走査期間
ＴにおけるT1区間がΔＴだけ広がることになる。この走
査期間ＴにおけるΔＴ区間はnpnトランジスタ76がONし
ているため、 ｉ＝（E1/L1）・ｔ の式に従った電流が流れようとする。ここで、L1は高圧
制御トランス70の１次側コイル701のインダクタンスで
ある。このΔＴ区間の電流増加した分、ダイオード86,6
6を流れる電流iD86（＝iD66）は減少し、iD86が減少し
た分ダイオード88を流れる電流iD88のピーク値が増加す
る。結果的に、ダイオード64を流れる電流iD64は iD64＝iC1＋iD88 の大きさの電流が流れる。このダイオード64を流れる電
流iD64は、pnpトランジスタ80がOFFしたとき、 iD64＝iD88 となるが、pnpトランジスタ80がONすると、 ｉ＝（E1/L1）・ｔ に従ってiC1が流れ、このiD64＝iC1＋iD88の電流がダイ
オード64を通過して水平出力回路へと流れる。
ダイオード64を流れる電流iD64は、 iD64＝iC1＋iD88 となるが、２つの電流の傾きはそれぞれ異なる場合もあ
る。何故ならば、pnpトランジスタ80のコレクタ電流iC1
の傾きは、 E1/L1 であり、ダイオード88を流れる電流iD88の傾きは、高圧
制御トランス70の２次側と相似であるからである。
る。何故ならば、pnpトランジスタ80のコレクタ電流iC1
の傾きは、 E1/L1 であり、ダイオード88を流れる電流iD88の傾きは、高圧
制御トランス70の２次側と相似であるからである。
図３から理解されるように、pnpトランジスタ80のコ
レクタ電流iC1の増加によりダイオード64を流れる電流i
D64の増加分だけダイオード86,66を流れる電流iD86（＝
iD66）の負のピーク値が減少して、iD64の正のピーク値
が増加したことになり、DC的にコレクタ電流iC1が正の
方向へ移動した形となるのみで、高圧制御トランス70の
１次側コイル701に流れる鋸歯状波電流i1（＝（n2/n1）
・i2）のピーク値は、常に一定な値を示す。
レクタ電流iC1の増加によりダイオード64を流れる電流i
D64の増加分だけダイオード86,66を流れる電流iD86（＝
iD66）の負のピーク値が減少して、iD64の正のピーク値
が増加したことになり、DC的にコレクタ電流iC1が正の
方向へ移動した形となるのみで、高圧制御トランス70の
１次側コイル701に流れる鋸歯状波電流i1（＝（n2/n1）
・i2）のピーク値は、常に一定な値を示す。
図４は高圧制御トランス70の２次側の電圧を示す電圧
波形図であるが、水平出力トランジスタ10のコレクタの
電圧vcpに対し、ダイオード64を流れる電流iD64はフラ
イバック期間TrにおいてはOFFし、走査期間Ｔ（＝T1＋T
2）においてのみONしていようとするが、フライバック
期間Tr間の正の電流iD64はダイオード64を通過して流れ
るため、この間ダイオード64はONしている。従って、水
平出力トランジスタ10のコレクタで発生するパルス電圧
vcpの幅より半分近い幅のパルスvpが発生する。
波形図であるが、水平出力トランジスタ10のコレクタの
電圧vcpに対し、ダイオード64を流れる電流iD64はフラ
イバック期間TrにおいてはOFFし、走査期間Ｔ（＝T1＋T
2）においてのみONしていようとするが、フライバック
期間Tr間の正の電流iD64はダイオード64を通過して流れ
るため、この間ダイオード64はONしている。従って、水
平出力トランジスタ10のコレクタで発生するパルス電圧
vcpの幅より半分近い幅のパルスvpが発生する。
図４に示した高圧制御トランス70の２次側コイル702
に電圧パルスep1が発生する理由について、図５を用い
て説明する。巻線比n1:n2の高圧制御トランス70の１次
側コイル701の両端にそれぞれ入力される電圧波形vC1お
よびvpの内、vpは高圧制御トランス70により極性が反転
して２次側コイル702に表れるため、２次側コイル702に
出力されるvC1およびvpの混合出力ep1は、 ep1＝（n2/n1）・（vC1＋vp） で表され、図５に示すようになる。図４のep1波形中に
示した斜線の面積は常に一定であるので、このパルスe
p1は水平出力トランジスタ10のコレクタの電圧vcpのデ
ューティ比が変化すると、ep1のデューティ比の増減はe
p1のピーク値の増減となって現れる。
に電圧パルスep1が発生する理由について、図５を用い
て説明する。巻線比n1:n2の高圧制御トランス70の１次
側コイル701の両端にそれぞれ入力される電圧波形vC1お
よびvpの内、vpは高圧制御トランス70により極性が反転
して２次側コイル702に表れるため、２次側コイル702に
出力されるvC1およびvpの混合出力ep1は、 ep1＝（n2/n1）・（vC1＋vp） で表され、図５に示すようになる。図４のep1波形中に
示した斜線の面積は常に一定であるので、このパルスe
p1は水平出力トランジスタ10のコレクタの電圧vcpのデ
ューティ比が変化すると、ep1のデューティ比の増減はe
p1のピーク値の増減となって現れる。
高圧制御トランス70の２次側コイル702に発生した電
圧パルスep1は、フライバックトランス20の１次側コイ
ル201の一端に供給され、他端には水平出力パルスvcpが
供給される。このときのフライバックトンランス20の１
次側コイル201の合成電圧パルスep2はep1がvcpに対して
負の極性であるため、 ep2＝vcp−（−ep1） ＝vcp＋ep1 となる。
圧パルスep1は、フライバックトランス20の１次側コイ
ル201の一端に供給され、他端には水平出力パルスvcpが
供給される。このときのフライバックトンランス20の１
次側コイル201の合成電圧パルスep2はep1がvcpに対して
負の極性であるため、 ep2＝vcp−（−ep1） ＝vcp＋ep1 となる。
今、水平出力パルスvcpは一定であるが、高圧出力HV
の負荷の増加により高圧出力HVの電圧が低下しようとし
た場合、高圧制御トランス70の２次側フイル702の電圧
パルスep1は前述したようにピーク値が増加し、従って
フライバックトランス20の１次側コイル201の合成電圧
パルスep2のピーク値も増加して高圧出力HVの電圧を高
くするよう動作する。逆に高圧出力HVの電圧が高くなろ
うとすると、電圧パルスep1のピーク値が減少し高圧出
力HVの電圧を下げようと動作するので、高圧電源回路の
安定化を計ることができる。
の負荷の増加により高圧出力HVの電圧が低下しようとし
た場合、高圧制御トランス70の２次側フイル702の電圧
パルスep1は前述したようにピーク値が増加し、従って
フライバックトランス20の１次側コイル201の合成電圧
パルスep2のピーク値も増加して高圧出力HVの電圧を高
くするよう動作する。逆に高圧出力HVの電圧が高くなろ
うとすると、電圧パルスep1のピーク値が減少し高圧出
力HVの電圧を下げようと動作するので、高圧電源回路の
安定化を計ることができる。
図６は、本発明に係る高圧安定化電源回路の別の実施
例を示す接続図である。説明の便宜上、図１に示す回路
と同一構成部分には同一の参照符号を付して詳細な説明
を省略する。本実施例回路においても、例えば高圧出力
HVの電圧が増加した場合、この電圧増加を検出抵抗46で
検出し、この電圧値が演算増幅器72の一方の入力端子に
フィードバックされ、他方の入力端子で可変抵抗74によ
り設定した所定の基準値との差に応じて演算増幅器72の
出力が低下する。従って、pnpトランジスタ80のエミッ
タ電圧が低下した分、すなわちベース・エミッタ間電圧
が減少した分、npnトランジスタ76のベース電圧がより
低下し、npnトランジスタ76のコレクタ電流が減少す
る。この結果、高圧制御トランス70の２次側のコイルに
発生するパルス電圧ep1のピーク値が低下し、フライバ
ックトランス20の１次側コイル201の合成電圧パルスep2
のピーク値も低下し、高圧出力HVの電圧を下げるよう動
作して安定化を計る。
例を示す接続図である。説明の便宜上、図１に示す回路
と同一構成部分には同一の参照符号を付して詳細な説明
を省略する。本実施例回路においても、例えば高圧出力
HVの電圧が増加した場合、この電圧増加を検出抵抗46で
検出し、この電圧値が演算増幅器72の一方の入力端子に
フィードバックされ、他方の入力端子で可変抵抗74によ
り設定した所定の基準値との差に応じて演算増幅器72の
出力が低下する。従って、pnpトランジスタ80のエミッ
タ電圧が低下した分、すなわちベース・エミッタ間電圧
が減少した分、npnトランジスタ76のベース電圧がより
低下し、npnトランジスタ76のコレクタ電流が減少す
る。この結果、高圧制御トランス70の２次側のコイルに
発生するパルス電圧ep1のピーク値が低下し、フライバ
ックトランス20の１次側コイル201の合成電圧パルスep2
のピーク値も低下し、高圧出力HVの電圧を下げるよう動
作して安定化を計る。
前述した実施例から明らかなように、本発明によれ
ば、高圧制御トランスの１次側に設けた制御回路によ
り、高圧制御トランスの２次側に発生するパルスの波高
値を制御する。この波高値が制御されたパルスをフライ
バックトランスの１次側で水平出力パルスと重畳するこ
とにより、フライバックトランスの２次側の高圧出力を
一定に制御している。この様な構成のため、従来例で示
した図７および図８の回路のように常に一定の直流電流
を流す必要がないので電力消費が極めて少なく、応答速
度もスイッチング動作による制御であるため速い。ま
た、図９の回路に比べて高圧制御トランスの波高値の変
化分は、制御しようとする高圧の1/n（ただし、ここで
ｎはフライバックトランスの巻線比）で済むため、図９
の回路のように０〜1kV以上という広範囲の高圧を制御
する必要がなく、高圧制御トランスの設計が容易となる
利点を有する。さらに、スイッチング動作をさせるトラ
ンジスタへの入力信号回路は、高圧制御トランスの２次
側を流れる鋸歯状波により１次側に自動的に発生する矩
形波を使用するため、このパルス幅を制御するだけでよ
く、ウエッブ等のように通常スイッチングレギュレータ
等で用いられる制御用ICなど別個の回路によりフライバ
ックトランスの１次側のタップから取り出す同期信号と
組み合わせて形成する矩形波発生回路を設ける必要がな
く回路が簡単になり低コストで構成することができる。
ば、高圧制御トランスの１次側に設けた制御回路によ
り、高圧制御トランスの２次側に発生するパルスの波高
値を制御する。この波高値が制御されたパルスをフライ
バックトランスの１次側で水平出力パルスと重畳するこ
とにより、フライバックトランスの２次側の高圧出力を
一定に制御している。この様な構成のため、従来例で示
した図７および図８の回路のように常に一定の直流電流
を流す必要がないので電力消費が極めて少なく、応答速
度もスイッチング動作による制御であるため速い。ま
た、図９の回路に比べて高圧制御トランスの波高値の変
化分は、制御しようとする高圧の1/n（ただし、ここで
ｎはフライバックトランスの巻線比）で済むため、図９
の回路のように０〜1kV以上という広範囲の高圧を制御
する必要がなく、高圧制御トランスの設計が容易となる
利点を有する。さらに、スイッチング動作をさせるトラ
ンジスタへの入力信号回路は、高圧制御トランスの２次
側を流れる鋸歯状波により１次側に自動的に発生する矩
形波を使用するため、このパルス幅を制御するだけでよ
く、ウエッブ等のように通常スイッチングレギュレータ
等で用いられる制御用ICなど別個の回路によりフライバ
ックトランスの１次側のタップから取り出す同期信号と
組み合わせて形成する矩形波発生回路を設ける必要がな
く回路が簡単になり低コストで構成することができる。
以上、本発明の好適な実施例について説明したが、本
発明は前記実施例に限定されることなく、本発明の精神
を逸脱しない範囲内において種々の設計変更をなし得る
ことは勿論である。
発明は前記実施例に限定されることなく、本発明の精神
を逸脱しない範囲内において種々の設計変更をなし得る
ことは勿論である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−108373（ＪＰ，Ａ) 特開 昭62−154976（ＪＰ，Ａ) 特開 平２−71671（ＪＰ，Ａ) 特開 平２−214267（ＪＰ，Ａ) 特開 昭54−64417（ＪＰ，Ａ) 特開 昭51−76012（ＪＰ，Ａ) 特開 昭62−109475（ＪＰ，Ａ) 米国特許4614899（ＵＳ，Ａ) 米国特許5189599（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/18
Claims (1)
- 【請求項１】フライバックトランスの１次側コイルに水
平出力パルスを入力し、フライバックトランスの２次側
コイルに発生した高圧パルスをダイオードにより整流し
て高圧出力を得ると共に高圧出力の変動を押えるよう構
成する高圧安定化電源回路において、 前記フライバックトランスの１次側コイルに高圧制御ト
ランスの２次側コイルを接続配置し、 高圧出力のフィードバック電圧と所定の基準電圧との差
電圧に応じた直流電圧を出力する演算増幅器と、 フライバックトランスの１次側コイルと偏向コイルとの
インダクタンスの比率に基づいて前記高圧制御トランス
の２次側に流れる水平出力パルスに同期した鋸歯状波電
流によって高圧制御トランスの１次側に自動的に発生す
る矩形波電圧をベース入力とすると共にエミッタに前記
演算増幅器の出力を接続する第１のトランジスタと、 この第１のトランジスタのオン・オフに応じて前記高圧
制御トランスの１次側コイルに流れる電流を制御する第
２のトランジスタとからなる制御回路を前記高圧制御ト
ランスの１次側に接続配置して高圧出力レベルを一定に
保持するよう構成することを特徴とする高圧安定化電源
回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1991/000856 WO1993000765A1 (en) | 1991-06-26 | 1991-06-26 | Stabilized high voltage power supply circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3150144B2 true JP3150144B2 (ja) | 2001-03-26 |
Family
ID=14014474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51113891A Expired - Fee Related JP3150144B2 (ja) | 1991-06-26 | 1991-06-26 | 高圧安定化電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5317495A (ja) |
| JP (1) | JP3150144B2 (ja) |
| WO (1) | WO1993000765A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0136037B1 (ko) * | 1994-08-30 | 1998-04-27 | 김광호 | 모니터의 수평사이즈 조절장치 |
| KR100190538B1 (ko) * | 1996-11-15 | 1999-06-01 | 윤종용 | Crt편향신호제어장치 |
| KR100190165B1 (ko) * | 1996-12-04 | 1999-06-01 | 윤종용 | 광대역 고압 안정화 회로 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4614899A (en) | 1983-07-08 | 1986-09-30 | Data Ray Corporation | Voltage regulator for pulsed voltage power supplies |
| US5189599A (en) | 1991-08-14 | 1993-02-23 | Zenith Electronics Corporation | High voltage regulator for an integrated horizontal sweep system |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5176012A (ja) * | 1974-12-26 | 1976-07-01 | Sony Corp | Kodenatsuchoseikairo |
| JPS5593374A (en) * | 1979-01-10 | 1980-07-15 | Matsushita Electric Ind Co Ltd | High voltage circuit |
| US4531181A (en) * | 1982-12-22 | 1985-07-23 | General Electric Company | High voltage power supply |
| US4561047A (en) * | 1983-12-19 | 1985-12-24 | General Electric Company | Switching regulator current limit circuit |
| JPS62109475A (ja) * | 1985-11-07 | 1987-05-20 | Victor Co Of Japan Ltd | 水平偏向回路 |
| KR960008384B1 (en) * | 1987-04-30 | 1996-06-26 | Murata Manufactory K K | High-voltage generation apparatus |
| JPH01200877A (ja) * | 1988-02-05 | 1989-08-14 | Victor Co Of Japan Ltd | 水平偏向高圧出力回路 |
| JPH02222374A (ja) * | 1989-02-23 | 1990-09-05 | Sony Corp | 高電圧発生回路 |
| JP2690358B2 (ja) * | 1989-06-02 | 1997-12-10 | 株式会社日立製作所 | ディスプレイ |
| KR930000096Y1 (ko) * | 1989-12-18 | 1993-01-09 | 삼성전관 주식회사 | 수평발진 주파수 변화에 따른 고압 안정화 회로 |
-
1991
- 1991-06-26 WO PCT/JP1991/000856 patent/WO1993000765A1/ja unknown
- 1991-06-26 JP JP51113891A patent/JP3150144B2/ja not_active Expired - Fee Related
- 1991-06-26 US US07/974,597 patent/US5317495A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4614899A (en) | 1983-07-08 | 1986-09-30 | Data Ray Corporation | Voltage regulator for pulsed voltage power supplies |
| US5189599A (en) | 1991-08-14 | 1993-02-23 | Zenith Electronics Corporation | High voltage regulator for an integrated horizontal sweep system |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993000765A1 (en) | 1993-01-07 |
| US5317495A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| JP3150144B2 (ja) | 高圧安定化電源回路 | |
| US6282071B1 (en) | Frequency dependent X-ray protection for a multimedia monitor | |
| KR930004005B1 (ko) | 라스터폭 제어를 위한 텔레비젼 편향회로 | |
| EP0313391B1 (en) | High voltage power supply for video apparatus | |
| KR100233758B1 (ko) | 파라볼라 전압 발생 회로 | |
| US6104174A (en) | High voltage power supply circuit | |
| US4649465A (en) | Voltage stabilizer for a high-voltage generating circuit | |
| JP2781917B2 (ja) | テレビジョン受像機用電源 | |
| US4651063A (en) | Horizontal deflection circuit | |
| US4885510A (en) | Beam current compensated vertical size control | |
| JPH0568178A (ja) | 偏向電流発生回路 | |
| JP3510058B2 (ja) | 偏向装置 | |
| US4812720A (en) | High voltage stabilization circuit for video display apparatus | |
| US6262898B1 (en) | Circuit for driving a switching transistor | |
| JP2599790B2 (ja) | 水平偏向回路 | |
| KR0137275B1 (ko) | 텔레비젼 편향 장치 | |
| JP2889372B2 (ja) | 安定化電源回路 | |
| JPS62109475A (ja) | 水平偏向回路 | |
| JP2002135615A (ja) | フィードバック制御型容量性変圧機能を備えた偏向回路 | |
| JP2692445B2 (ja) | 水平偏向高圧発生回路 | |
| JP3339294B2 (ja) | 水平偏向高圧発生回路 | |
| EP0972342B1 (en) | Circuit for driving a switching transistor | |
| KR19990003853A (ko) | 다중 모드 모니터의 수평 편향 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |