[go: up one dir, main page]

JP3173318B2 - Etching method and method for manufacturing semiconductor device - Google Patents

Etching method and method for manufacturing semiconductor device

Info

Publication number
JP3173318B2
JP3173318B2 JP10431795A JP10431795A JP3173318B2 JP 3173318 B2 JP3173318 B2 JP 3173318B2 JP 10431795 A JP10431795 A JP 10431795A JP 10431795 A JP10431795 A JP 10431795A JP 3173318 B2 JP3173318 B2 JP 3173318B2
Authority
JP
Japan
Prior art keywords
etching
paste
semiconductor
resin
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10431795A
Other languages
Japanese (ja)
Other versions
JPH0817789A (en
Inventor
博文 一ノ瀬
勉 村上
明男 長谷部
諭 新倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10431795A priority Critical patent/JP3173318B2/en
Publication of JPH0817789A publication Critical patent/JPH0817789A/en
Application granted granted Critical
Publication of JP3173318B2 publication Critical patent/JP3173318B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Weting (AREA)
  • Photovoltaic Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、エッチング方法、半導
体素子の製造方法及びそれに使用し得るエッチング処理
剤に関し、より詳しくは、簡単で選択精度に優れ、非エ
ッチング領域及び非エッチング層への損傷を非常に少な
くすることが可能なエッチング方法及び該エッチング方
法を用いることにより、良好な特性の光起電力素子等の
半導体素子の製造方法及びその方法に使用し得るエッチ
ング剤に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method, a method for manufacturing a semiconductor device, and an etching agent which can be used for the method, and more particularly, to a simple and excellent selection accuracy, damage to non-etched regions and non-etched layers. The present invention relates to an etching method capable of greatly reducing the temperature, a method of manufacturing a semiconductor device such as a photovoltaic device having excellent characteristics by using the etching method, and an etching agent usable in the method.

【0002】[0002]

【従来の技術】エッチングの技術は光起電力の一つであ
る太陽電池やフォトダイオードなどの様々な用途の半導
体素子の製造過程において広く使用される。
2. Description of the Related Art Etching technology is widely used in the process of manufacturing semiconductor devices for various uses such as solar cells and photodiodes, which are one of photovoltaic devices.

【0003】例えば、ダイオード、IC等の半導体素子
においては、金属導電膜もしくは透明導電膜の電極もし
くは基材あるいは半導体層のパターニング分離等に使用
されている。
For example, in a semiconductor element such as a diode or an IC, it is used for patterning and separating an electrode or a base material or a semiconductor layer of a metal conductive film or a transparent conductive film.

【0004】また、太陽電池等の半導体素子において
は、透明導電膜や電極半導体層のパターニング、分離等
に使用されている。集積型太陽電池においても導電層・
半導体層の分離パターニング等に使用されている。
[0004] In semiconductor elements such as solar cells, they are used for patterning and separating transparent conductive films and electrode semiconductor layers. Conductive layers in integrated solar cells
It is used for separation patterning of semiconductor layers.

【0005】具体的には、例えば、非晶質シリコン太陽
電池では、光透過性基板上に設けられた透明性導電膜の
パターニング分離等に使用されたり、非晶質シリコン層
上に設けられた透明性導電膜のパターニング分離等に使
用されている。
More specifically, for example, in an amorphous silicon solar cell, it is used for patterning and separation of a transparent conductive film provided on a light-transmitting substrate, or provided on an amorphous silicon layer. It is used for patterning separation of a transparent conductive film.

【0006】具体的な製造工程の概略の例をあげて説明
する。光透過性絶縁基板上に透明性導電膜を成膜し、こ
の膜にエッチングにより太陽電池セルの所定パターンを
形成し、パターニングされた透明性導電膜上に光電変換
層である非晶質シリコン層を成膜し、その上に背面電極
を形成することにより製造される非晶質シリコン太陽電
池に使用されている。
A description will be given of a schematic example of a specific manufacturing process. A transparent conductive film is formed on a light-transmitting insulating substrate, a predetermined pattern of a solar cell is formed by etching the film, and an amorphous silicon layer serving as a photoelectric conversion layer is formed on the patterned transparent conductive film. Is used for an amorphous silicon solar cell manufactured by forming a back electrode thereon.

【0007】また、別には、金属基板に非晶質シリコン
層を成膜し、次に、透明性導電膜を成膜し、この膜をエ
ッチングによりパターン形成し、その上に銀などの集電
用のグリッド電極を形成し製造される非晶質シリコン太
陽電池に使用されている。
[0007] Separately, an amorphous silicon layer is formed on a metal substrate, and then a transparent conductive film is formed. This film is patterned by etching, and a current collector such as silver is formed thereon. Used in amorphous silicon solar cells manufactured by forming grid electrodes for use.

【0008】基板上の透明性導電膜を成膜後、選択的エ
ッチングによりパターニングする方法としては、特開昭
55−108779号公報及び米国特許4419530
号に開示されているような化学エッチング法が知られて
いる。
[0008] As a method of patterning by selective etching after forming a transparent conductive film on a substrate, Japanese Patent Application Laid-Open No. 55-108779 and US Pat.
Chemical etching methods such as those disclosed in US Pat.

【0009】より具体的に透明性導電膜のパターニング
方法の一例について説明する。まず、透明性導電膜上に
シルクスクリーン印刷やフレキソ印刷あるいはその他の
印刷方法によって、またはスピンナーや印刷によって形
成されたフォトレジストに所望パターンで露光、現像し
てレジストによる所望のポジパターンを形成する。次
に、レジストパターンのネガ部分(透明性導電膜の露出
部分)に相当する透明性導電膜を、塩化第二鉄溶液や酸
性溶液である硝酸溶液などのエッチング液でエッチング
して除去し、レジストパターンに対応した透明性導電膜
を残す。あるいは、レジストパターンのネガ部分をプラ
ズマエッチング処理などのドライエッチング方法などで
処理してレジストパターンに対応した透明性導電膜を残
す。そして、ポジ部分に残っているレジストパターン
(シルクスクリーン用インクなどの印刷インクや樹脂、
フォトレジストの硬化物のパターン)を剥離剤によって
溶解除去及び/又は剥離除去し、又はドライプロセス
(プラズマ灰化処理など)等によって除去して、所望の
パターン形状の透明性導電膜を得ていた。
An example of a method for patterning a transparent conductive film will be described more specifically. First, a photoresist formed by silk screen printing, flexo printing, or another printing method on a transparent conductive film, or by spinner or printing is exposed and developed with a desired pattern to form a desired positive pattern of the resist. Next, the transparent conductive film corresponding to the negative portion of the resist pattern (the exposed portion of the transparent conductive film) is removed by etching with an etching solution such as a ferric chloride solution or a nitric acid solution which is an acidic solution. The transparent conductive film corresponding to the pattern is left. Alternatively, the negative portion of the resist pattern is processed by a dry etching method such as plasma etching to leave a transparent conductive film corresponding to the resist pattern. Then, the resist pattern (printing ink such as silk screen ink or resin, resin,
The transparent conductive film having a desired pattern shape was obtained by dissolving and / or stripping and removing the pattern of the cured product of the photoresist with a stripping agent, or by removing with a dry process (such as plasma ashing). .

【0010】しかしながら、従来のエッチングの方法に
よるパターニングではいずれもフォトレジストなどによ
るレジストのポジパターンの形成し、露光、現像、エッ
チングレジスト剥離、後処理とエッチングの前工程及び
後工程が多い。
However, in the conventional patterning by the etching method, there are many steps before and after the formation of a positive pattern of a resist using a photoresist or the like, exposure, development, peeling of the etching resist, post-processing and etching.

【0011】また、化学エッチングはエッチング溶液中
で行うため、レジストの膨張、剥離によるエッチング精
度低下を呈することがある。また、厳密な溶液の温度管
理も必要である。
Further, since the chemical etching is performed in an etching solution, the etching accuracy may be reduced due to expansion and peeling of the resist. Strict solution temperature control is also required.

【0012】一方、ドライエッチングは精度の他界パタ
ーニングが可能であるが、処理速度が遅く、装置自身の
処理能力が低く結果として製造コストが高くなる。
[0012] On the other hand, although dry etching can perform precision cross-field patterning, the processing speed is slow, the processing capability of the apparatus itself is low, and as a result, the manufacturing cost is high.

【0013】またフォトレジストの剥離には非常に強力
な酸化剤を必要とする場合がある。強力な酸化剤は、取
り扱いが危険であること、廃液処理も難しい。プラズマ
灰化法によるレジストの除去は溶液を使用せず無公害な
レジスト除去方法であるといえるが、全てのレジストに
対して利用できるわけではない。
In some cases, a very strong oxidizing agent is required for removing the photoresist. Strong oxidants are dangerous to handle and difficult to dispose of. Although the removal of the resist by the plasma ashing method can be said to be a non-polluting resist removal method without using a solution, it cannot be used for all the resists.

【0014】一方、透明性導電膜をエッチングしてパタ
ーニングする工程を経て形成された太陽電池では、パタ
ーニング不良(パターニングライン断線等)が生じると
ショートやシャントや外観不良が生じる場合がある。そ
の結果、変換効率等の特性低下や性能のばらつき、ある
いは製造歩留まりの低下を生じる場合がある。
On the other hand, in a solar cell formed through a step of patterning by etching a transparent conductive film, a short circuit, a shunt, or a poor appearance may occur when a patterning defect (patterning line disconnection, etc.) occurs. As a result, characteristics such as conversion efficiency may be degraded, performance may be varied, or manufacturing yield may be reduced.

【0015】[0015]

【発明が解決しようとする課題】本発明は上記したよう
な問題点に鑑みて成されたものであり、処理工程数が少
なく、簡便で選択精度に優れ、エッチングによる損傷が
非常に少ないエッチング方法および該方法を利用した工
程を有する半導体素子の製造方法を提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has an improved number of processing steps, is simple, has excellent selection accuracy, and has very little etching damage. It is another object of the present invention to provide a method for manufacturing a semiconductor device having a process utilizing the method.

【0016】また、本発明は安定して被エッチング膜を
含む被エッチング材料エッチングすることが可能で工程
不良の発生がなく、低コストで効率の良いエッチング処
理を行うことのできる被エッチング膜のエッチング方法
および該方法を利用した工程を有する半導体素子の製造
方法を提供することを目的とする。
Further, according to the present invention, a material to be etched including a film to be etched can be stably etched, a process defect does not occur, and a low cost and efficient etching process can be performed on a film to be etched. It is an object of the present invention to provide a method and a method for manufacturing a semiconductor device having a process utilizing the method.

【0017】加えて本発明は、歩留りが高く、エッチン
グ不良によって発生することのあるショートやシャン
ト、あるいは外観不良がない被エッチング膜のエッチン
グ方法を利用した工程を有する半導体素子の製造方法を
提供することを目的とする。
In addition, the present invention provides a method of manufacturing a semiconductor device having a process utilizing a method of etching a film to be etched which has a high yield and has no short circuit or shunt or poor appearance which may be caused by poor etching. The purpose is to:

【0018】更に本発明は長時間の保存でも安定した特
性を有するエッチング処理剤を提供することを目的とす
る。
It is a further object of the present invention to provide an etching agent having stable properties even when stored for a long time.

【0019】加えて、本発明は導電膜、更には透明性導
電膜のエッチングに用いて好適なエッチング方法、該エ
ッチング方法を有する半導体素子の製造方法及びそれに
使用し得るエッチング処理剤を提供するものである。
In addition, the present invention provides an etching method suitable for etching a conductive film, and further, a transparent conductive film, a method for manufacturing a semiconductor device having the etching method, and an etching agent usable for the method. It is.

【0020】[0020]

【0021】[0021]

【課題を解決するための手段】 発明の半導体素子の製
造方法は、エッチングされる材料上に少なくとも一種類
の高分子樹脂からなる微粒子体とエッチング性溶液とを
有するペースト物を配する工程と前記材料上のペースト
を100℃以上かつ前記微粒子体の融点以下の温度で熱
処理する工程とを有することを特徴とする。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: disposing a paste having fine particles made of at least one kind of polymer resin and an etching solution on a material to be etched; Heat-treating the paste on the material at a temperature not lower than 100 ° C. and not higher than the melting point of the fine particles.

【0022】また、本発明のエッチング処理剤は、エッ
チング性溶液と少なくと一種の高分子微粒子体とを有す
ることが望ましい。
The etching agent of the present invention desirably has an etching solution and at least one kind of polymer fine particles.

【0023】[0023]

【0024】(エッチング) 本発明により良好なエッチングパターン得られる理由は
以下のように考えられる。
(Etching) The reason why a good etching pattern can be obtained by the present invention is considered as follows.

【0025】一般に、化学エッチングと呼ばれる方法で
は、酸やアルカル等のエッチング製溶液を用いる。ここ
では、被エッチング膜の表面の原子とエッチング溶液が
反応し、出来た反応生成物が溶解し除去される。
Generally, in a method called chemical etching, an etching solution such as an acid or an alkali is used. Here, atoms on the surface of the film to be etched react with the etching solution, and the resulting reaction product is dissolved and removed.

【0026】一方、例えば、非晶質太陽電池などに用い
られる透明製導電膜としては、可視光に対する透明性と
電気伝導性で優れた特性をもつSnO2,In23,I
TO(In23+SnO2)膜などが使用される。これ
らの透明性導電膜の製法としては、真空蒸着法、イオン
化蒸着方、スパッタリング法、CVD法、プラズマCV
D法、スプレー法等を用いることができ、所望に応じて
適宜選択される。
On the other hand, for example, as a transparent conductive film used for an amorphous solar cell or the like, SnO 2 , In 2 O 3 , I, which have excellent characteristics in terms of transparency to visible light and electric conductivity, are used.
For example, a TO (In 2 O 3 + SnO 2 ) film is used. The method for producing these transparent conductive films includes vacuum deposition, ionization deposition, sputtering, CVD, and plasma CV.
A method D, a spray method, or the like can be used, and is appropriately selected as desired.

【0027】これらの透明性導電膜は、例えば、前記酸
やアルカリ等のエッチング性溶液、すなわち濃硫酸、濃
塩酸、塩化鉄溶液などと接触させた状態で熱を加えるこ
とにより透明性導電膜とエッチング性溶液とが反応し溶
解する。従って、透明性導電膜を形成した基板をエッチ
ング溶液に浸漬させ加熱することにより透明性導電膜を
エッチングすることが可能である。
These transparent conductive films are formed by applying heat while being brought into contact with an etching solution such as the above-mentioned acid or alkali, ie, a concentrated sulfuric acid, a concentrated hydrochloric acid, an iron chloride solution or the like. Reacts and dissolves with the etching solution. Therefore, it is possible to etch the transparent conductive film by immersing the substrate on which the transparent conductive film is formed in an etching solution and heating the substrate.

【0028】しかしながら、透明性導電膜を所望のパタ
ーンにパターンニングするためには前述のごとく透明性
導電膜を残したい部分に対応して表面をマスクしてエッ
チング性溶液と接触させないためレジストのパターン形
成が必須となり、フォトレジストと通称される感光剤な
どを用いて複雑なパターニングを行っている。
However, in order to pattern the transparent conductive film into a desired pattern, as described above, the surface is masked corresponding to the portion where the transparent conductive film is desired to be left, and the resist pattern is not contacted with the etching solution. Formation is indispensable, and complicated patterning is performed using a photosensitive agent commonly called a photoresist.

【0029】本発明では、エッチング性溶液を単独で用
いて、それとレジストを表面に形成した透明性導電膜を
接触させるのではなく、高分子微粒子体と混練したペー
スト物を透明性導電膜上に積層してパターニングを同時
に行う。従って、マスクによるパターニングを必要とし
ない。しかも、ポジパターンの形成、露光、現像といっ
たエッチング前工程、マスクの剥離といったエッチング
後工程を必要とせず工程を大幅に少なくすることが出来
る。また、100℃以上に加熱することによりエッチン
グ性溶液と透明性導電膜との反応を速めることができエ
ッチング時間を短縮できる。なお、60℃未満の場合
は、エッチング性溶液と透明性導電膜との反応が不十分
なため、パターニングによって得られるラインの線幅が
不均一になることや、断線が生じることがある。加え
て、本発明ではエッチング性溶液に基板全体を浸漬する
わけではないため、多層上の透明性導電膜をエッチング
する場合であっても、透明性導電膜の下層の膜に溶液の
影響を及ぼすことも避けられる。
In the present invention, instead of using an etching solution alone and bringing a transparent conductive film having a resist formed on the surface into contact with the solution, a paste kneaded with polymer fine particles is placed on the transparent conductive film. Lamination and patterning are performed simultaneously. Therefore, patterning with a mask is not required. In addition, a pre-etching step such as formation, exposure and development of a positive pattern and a post-etching step such as stripping of a mask are not required, so that the number of steps can be greatly reduced. Further, by heating to 100 ° C. or higher, the reaction between the etching solution and the transparent conductive film can be accelerated, and the etching time can be shortened. If the temperature is lower than 60 ° C., the reaction between the etching solution and the transparent conductive film is insufficient, so that the line width of the line obtained by patterning may be non-uniform or the wire may be disconnected. In addition, since the present invention does not mean that the entire substrate is immersed in the etching solution, even when etching the transparent conductive film on the multilayer, the solution affects the film below the transparent conductive film. Things can be avoided.

【0030】本発明において、前記高分子微粒子体はエ
ッチング性溶液と混練することにより粘度を増加させる
役割を果たす。粘度が増加したペースト物は液体状では
ないため、処理時間を短縮化することにより、だれずに
パターニングすることが可能となる。微粒子体の材料と
して高分子樹脂の微粒子体を用いることにより容易にペ
ースト物が得られる。
In the present invention, the polymer fine particles serve to increase the viscosity by kneading with the etching solution. Since the paste having the increased viscosity is not in a liquid state, it is possible to perform patterning without anyone by shortening the processing time. The paste can be easily obtained by using the fine particles of the polymer resin as the material of the fine particles.

【0031】使用される高分子樹脂としてはポリメタク
リル酸メチルのようなアクリル樹脂、シリコーン樹脂、
ベンゾグアナミン樹脂、四フッ化エチレン樹脂やポリフ
ッ化ビニルのようなフッ素樹脂、ウレタン樹脂、ポリス
チレン樹脂が好適に使用される。これらの高分子樹脂は
更に耐溶剤性や耐酸性が付与されることにより耐腐蝕性
が向上し、より安定なペースト物が得られる。
As the polymer resin used, acrylic resin such as polymethyl methacrylate, silicone resin,
Benzoguanamine resin, fluorine resin such as ethylene tetrafluoride resin and polyvinyl fluoride, urethane resin, and polystyrene resin are preferably used. These polymer resins are further imparted with solvent resistance and acid resistance, so that the corrosion resistance is improved and a more stable paste can be obtained.

【0032】エッチング反応を速めるため100℃以上
で加熱する場合には、加熱温度で組成や状態が変化しな
いように加熱温度より融点の高い分子樹脂が好適に用い
られる。このような高分子樹脂を選択することで高分子
樹脂はエッチング時の加熱で変化しないため、ペースト
物内のエッチング液が反応中に高分子微粒子体は無用な
変化をしたり反応することがなく、ペースト物が基板に
結着して除去しにくくなる等の弊害から逃れられる。
When heating at a temperature of 100 ° C. or more to accelerate the etching reaction, a molecular resin having a melting point higher than the heating temperature is preferably used so that the composition or state does not change at the heating temperature. By selecting such a polymer resin, the polymer resin does not change by heating at the time of etching, so that the polymer particles do not change or react unnecessarily during the reaction of the etchant in the paste. In addition, it is possible to avoid the adverse effects such as the fact that the paste is hardly removed by binding to the substrate.

【0033】高分子微粒子体の形状は基本的には均質な
球状粒子であるが、それ以外の様々な形状のものでも良
く、構造的にも多種の高分子の混ざりあった構造又は積
層された構造、他の材料との複合粒子構造であってもよ
い。
The shape of the polymer fine particles is basically a homogeneous spherical particle, but may be of various shapes other than the above. The structure may be a mixed structure of various polymers or a laminated structure. The structure may be a composite particle structure with another material.

【0034】また、高分子微粒子体とエッチング性溶液
を均一に混練、分散することにより、ペースト物が透明
性導電膜等の被エッチング膜上に付与された部分では、
エッチング性溶液が透明性導電膜等の被エッチング膜と
均一に接触、反応することができ均一なパターン形成が
可能になる。本発明に使用される高分子微粒子体の粒子
径は均質分散可能なだけ小さく設計されることが望まし
い。具体的には平均粒子径を20μm以下とするのが好
ましく、より好ましくは0.1μm〜20μm、更に好
ましくは0.2μm〜10μmとするのが望ましい。
Further, by uniformly kneading and dispersing the polymer fine particles and the etching solution, in the portion where the paste is provided on the film to be etched such as a transparent conductive film,
The etching solution can uniformly contact and react with a film to be etched such as a transparent conductive film, and a uniform pattern can be formed. It is desirable that the particle size of the polymer fine particles used in the present invention is designed to be as small as possible to be homogeneously dispersed. Specifically, the average particle diameter is preferably 20 μm or less, more preferably 0.1 μm to 20 μm, and further preferably 0.2 μm to 10 μm.

【0035】また、印刷法を用いる際には高分子微粒子
体に柔軟性を付与したり、グリセリンなどを添加し潤滑
性を持たせて印刷性を向上させると良い。なお、平均粒
子径やグリセリンの添加量、その他ペーストの粘度をあ
げる増粘剤や水のようなペーストの粘度を下げたり腐食
性をコントロールする希釈剤やその添加量はエッチング
する線幅や精度に合わせて適宜選択して混合することが
好ましい。
When the printing method is used, it is preferable to improve the printability by imparting flexibility to the polymer fine particles or adding lubricating properties by adding glycerin or the like. The average particle size, the amount of glycerin added, and other thickeners that increase the viscosity of the paste, diluents that lower the viscosity of the paste, such as water, and control the corrosiveness, and the amount of the addition depend on the line width and accuracy of etching. It is preferable to appropriately select and mix them together.

【0036】前記ペースト物を透明性導電膜等の被エッ
チング膜上に所望のパターンで形成するためには公知の
方法が用いられる。すなわち、ある程度の粘度を持つた
めスクリーン印刷が可能であり、所望のパターニングを
形成した版を用いてパターン形成が出来る。また、塗布
法やドッティング法を用いて簡易的にパターン形成する
こともできる。更には、ディスペンサーによってペース
ト物を付与しても良い。
A known method is used to form the paste in a desired pattern on a film to be etched such as a transparent conductive film. That is, since it has a certain degree of viscosity, screen printing is possible, and pattern formation can be performed using a plate on which desired patterning has been formed. Further, a simple pattern can be formed by using a coating method or a dotting method. Further, the paste may be applied by a dispenser.

【0037】また、前記ペースト物の膜厚はエッチング
除去される透明性導電膜等の被エッチング膜の材質や厚
さや範囲によって適宜決められるが、具体的には10μ
m以上2mm未満とするのが好ましい。たいていの場合
10μm以上とするとペースト物内のエッチング液が透
明性導電膜等の被エッチング膜と十分に反応し、未エッ
チング部なしにパターン形成でき、2mm未満とすると
ペースト物の横方向へのだれが生じず、線幅の均一なパ
ターン形成ができる。
The thickness of the paste is appropriately determined depending on the material, thickness and range of a film to be etched such as a transparent conductive film to be removed by etching.
It is preferably at least m and less than 2 mm. In most cases, when the thickness is 10 μm or more, the etchant in the paste reacts sufficiently with the film to be etched such as a transparent conductive film, and a pattern can be formed without an unetched portion. When the thickness is less than 2 mm, the paste is dripped in a lateral direction. Does not occur, and a pattern having a uniform line width can be formed.

【0038】ペースト物を積層した後は、所望の条件で
温風オーブンやIR(赤外)オーブンを用いて加熱す
る。エッチング反応を速めるために高温で加熱すること
が効果的であり、100℃以上の温度とするのが望まし
い。また、100℃以上に加熱し反応を速めることによ
りペーストの液だれを防止することができ、より一層良
好なパターニングが可能となる。加熱完了後、水または
溶剤でペースト物を洗い流し除去する。用いる高分子微
粒子体の融点を加熱温度より高くすると、微粒子体は加
熱時においても熱的に安定であり、微粒子同士で反応す
ることもなく、溶融して基板に着することがないので
容易に除去される。
After laminating the pastes, they are heated under a desired condition using a warm air oven or an IR (infrared) oven. It is effective to heat at a high temperature in order to accelerate the etching reaction, and it is desirable to set the temperature to 100 ° C. or higher. Further, by heating to 100 ° C. or higher to accelerate the reaction, dripping of the paste can be prevented, and more favorable patterning can be performed. After the heating is completed, the paste is washed off with water or a solvent and removed. A higher than the heating temperature of the melting point of the polymer microparticle material used, particulate matter is thermally stable even at the time of heating, it without reacting with fine particles, easily since no forms an wear substrate by melting Is removed.

【0039】次に、本発明のエッチング方法を利用して
作製された半導体素子の一つである光起電力素子200
を図1を用いて説明する。図において201は支持基
板、202は下部電極、203,204,205はそれ
ぞれ半導体層、206は上部電極としての透明性導電
膜、207はエッチングにより透明性導電膜が除去され
パターニングされた部分、208はグリッド電極を表
す。
Next, a photovoltaic device 200 which is one of the semiconductor devices manufactured by using the etching method of the present invention.
Will be described with reference to FIG. In the figure, 201 is a supporting substrate, 202 is a lower electrode, 203, 204, and 205 are semiconductor layers respectively, 206 is a transparent conductive film as an upper electrode, 207 is a portion obtained by removing the transparent conductive film by etching, and 208 Represents a grid electrode.

【0040】支持基板201上には下部電極202が形
成され、該電極202上にアモルファス、多結晶又は微
結晶を有する非単結晶の半導体層203,204,20
5が順に積層される。この非単結晶の半導体層203,
204,205はシリコン原子を有するものが好適に使
用される。具体的には非晶質シリコン系半導体を有する
半導体層が好適である。非単結晶の半導体層203,2
04,205は一般にはn型(p型),i型,p型(n
型)の導電型をそれぞれ有する。半導体層204はその
中を更に多層領域に分けてもよく、たとえば3つの領域
に分けて、上下を非単結晶シリコン半導体領域、その間
に非単結晶シリコンゲルマニウム半導体領域を設けてよ
い。
A lower electrode 202 is formed on a supporting substrate 201, and a non-single-crystal semiconductor layer 203, 204, 20 having an amorphous, polycrystalline or microcrystalline structure is formed on the lower electrode 202.
5 are sequentially stacked. This non-single-crystal semiconductor layer 203,
Those having silicon atoms 204 and 205 are preferably used. Specifically, a semiconductor layer having an amorphous silicon-based semiconductor is preferable. Non-single-crystal semiconductor layers 203 and 2
04 and 205 are generally n-type (p-type), i-type and p-type (n
Type). The semiconductor layer 204 may be further divided into multilayer regions. For example, the semiconductor layer 204 may be divided into three regions, and a non-single-crystal silicon semiconductor region may be provided above and below, and a non-single-crystal silicon germanium semiconductor region may be provided therebetween.

【0041】また、nip型(又はpin型)の組を図
1に示されるような1つ有するいわゆるシングルセルタ
イプ以外に、2つ有するいわゆるタンデムセルタイプや
3つ有するいわゆるトリプルセルタイプ(図2)、ある
いはそれ以上有してもよい。
In addition to the so-called single cell type having one set of nip type (or pin type) as shown in FIG. 1, a so-called tandem cell type having two sets or a so-called triple cell type having three sets (FIG. 2) ) Or more.

【0042】図1においては半導体層205上に上部電
極としての透明性導電膜206が形成され、所望のパタ
ーンにパターニングされて上部電極とされる。そして該
透明性導電膜206上には必要に応じてグリッド電極が
形成されている。
In FIG. 1, a transparent conductive film 206 as an upper electrode is formed on a semiconductor layer 205, and is patterned into a desired pattern to form an upper electrode. A grid electrode is formed on the transparent conductive film 206 as needed.

【0043】太陽電池により、より多くの電力を得るに
は大面積化の必要があるが、変換効率は面積が大きくな
るにつれて減少する傾向にある。これは透明性導電膜2
06の抵抗による電力損失などが主たる原因である。そ
のため、グリッド電極208の集電効率との関係から太
陽電池の有効面積が決定されるが、透明性導電膜206
のパターニングを正確に行うことにより、太陽電池の有
効面積が増加し、出力の向上がはかれる。
Although it is necessary to increase the area to obtain more power by using a solar cell, the conversion efficiency tends to decrease as the area increases. This is a transparent conductive film 2
The main cause is power loss due to the resistor No. 06. Therefore, the effective area of the solar cell is determined from the relationship with the current collection efficiency of the grid electrode 208.
By performing the patterning accurately, the effective area of the solar cell is increased, and the output is improved.

【0044】また、パターニングの際にパターニングラ
イン207が所望通り形成されないと、有効面積外のシ
ャント部からリーク電流が発生し効率低下の原因とな
る。従って、エッチングの際、透明性導電膜が完全に除
去されることが必要となる。
If the patterning line 207 is not formed as desired at the time of patterning, a leak current is generated from a shunt portion outside the effective area, causing a reduction in efficiency. Therefore, it is necessary that the transparent conductive film be completely removed during the etching.

【0045】[0045]

【実施態様例】次に本発明が好適に適用可能な太陽電池
の(光起電力素子の)他の実施態様構成例について図を
用いて説明する。
Next, another embodiment of a solar cell (of a photovoltaic element) to which the present invention can be suitably applied will be described with reference to the drawings.

【0046】本発明を適用することができる太陽電池の
好適な構成例を図2及び図3にそれぞれ模式的に示す。
FIGS. 2 and 3 schematically show preferred examples of the structure of a solar cell to which the present invention can be applied.

【0047】図1に示した光起電力素子は基板と反対側
から光入射するシングルセル構造のたとえば非晶質シリ
コン系太陽電池の例であったが、前述したように図2に
示されるようにトリプル構造とした非晶質シリコン系太
陽電池としてもよい。
The photovoltaic element shown in FIG. 1 is an example of an amorphous silicon solar cell having a single cell structure in which light enters from the side opposite to the substrate, for example, as shown in FIG. Alternatively, an amorphous silicon solar cell having a triple structure may be used.

【0048】なお、図3は図1及び図2の太陽電池を光
入射側から見た図である。図3においては基板201の
大きさとその上に設けられる下部電極202、半導体層
203,204,205(又は半導体層203,20
4,205,213,214,215,223,22
4,225)、透明性導電膜206の外周が一致された
場合を示している。
FIG. 3 is a view of the solar cell of FIGS. 1 and 2 viewed from the light incident side. In FIG. 3, the size of the substrate 201, the lower electrode 202 provided thereon, and the semiconductor layers 203, 204, 205 (or the semiconductor layers 203, 20)
4,205,213,214,215,223,22
4, 225), and the case where the outer periphery of the transparent conductive film 206 is matched.

【0049】更に、図示しないが、透明性絶縁基板上に
堆積した非晶質シリコン系太陽電池においても本発明の
思想を用いた構成は適用可能であることは言うまでもな
い。
Further, although not shown, it goes without saying that the structure using the concept of the present invention can be applied to an amorphous silicon solar cell deposited on a transparent insulating substrate.

【0050】(基板) 基板201はアモルファスシリコンのような薄膜の太陽
電池の場合の半導体層203,204,205を機械的
に支持する部材であり、また場合によっては電極として
用いられる。前記基板201は、半導体層203,20
4,205を成膜するときの加熱温度に耐える耐熱性が
要求されるが、導電性のものでも電気絶縁性のものでも
良く、導電性の材料としては、具体的にはFe,Ni,
Cr,Al,Mo,Au,Nb,Ta,V,Ti,P
t,Pb,Ti等の金属またはこれらの合金、例えば真
鍮、ステンレス鋼等の薄板及びその複合体やカーボンシ
ート、亜鉛メッキ鋼板等が挙げられ、電気絶縁性材料と
しては、ポリエステル、ポリエチレン、ポリカーボネー
ト、セルロースアセテート、ポリプロピレン、ポリ塩化
ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミ
ド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィル
ムまたはシートまたはこれらとガラスファイバー、カー
ボンファイバー、ホウ素ファイバー、金属繊維等との複
合体、及びこれらの金属の薄板、樹脂シート等の表面に
異種材質の金属薄膜及び/またはSiO2,Si34
Al23,AlN等の絶縁性薄膜を、スパッタ法、蒸着
法、鍍金法等により表面コーティング処理を行ったも
の、及びガラス、セラミックス等、あるいはそれらの積
層構造体が挙げられる。
(Substrate) The substrate 201 is a member for mechanically supporting the semiconductor layers 203, 204, and 205 in the case of a thin-film solar cell such as amorphous silicon, and is used as an electrode in some cases. The substrate 201 includes semiconductor layers 203 and 20
4,205 is required to have heat resistance to withstand the heating temperature at the time of forming the film, and may be a conductive material or an electrically insulating material.
Cr, Al, Mo, Au, Nb, Ta, V, Ti, P
Metals such as t, Pb, and Ti or alloys thereof, for example, thin plates such as brass and stainless steel and composites thereof, carbon sheets, galvanized steel plates, and the like. Examples of the electrically insulating material include polyester, polyethylene, polycarbonate, and the like. Cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy or other heat-resistant synthetic resin film or sheet or a composite of these with glass fiber, carbon fiber, boron fiber, metal fiber, etc. And metal thin films of different materials and / or SiO 2 , Si 3 N 4 ,
Examples thereof include those obtained by subjecting an insulating thin film such as Al 2 O 3 or AlN to a surface coating treatment by a sputtering method, a vapor deposition method, a plating method, or the like, glass, ceramics, and the like, or a laminated structure thereof.

【0051】(下部電極) 下部電極202は、半導体層203,204,205で
発生した電力を取り出すための一方の電極であり、半導
体層203に対してはオーミックコンタクトするような
仕事関数を持つことが要求される。材料としては、A
l,Ag,Pt,Au,Ni,Ti,Mo,W,Fe,
V,Cr,Cu,ステンレス,真鍮,ニクロムSn
2,In23,ZnO,ITO等のいわゆる金属単体
又は合金、及び透明導電性酸化物(TCO)等が用いら
れる。
(Lower electrode) The lower electrode 202 is one electrode for extracting electric power generated in the semiconductor layers 203, 204, and 205, and has a work function that makes ohmic contact with the semiconductor layer 203. Is required. The material is A
1, Ag, Pt, Au, Ni, Ti, Mo, W, Fe,
V, Cr, Cu, stainless steel, brass, nichrome Sn
A so-called simple metal or alloy such as O 2 , In 2 O 3 , ZnO, and ITO, and a transparent conductive oxide (TCO) are used.

【0052】前記下部電極202の表面は平滑であるこ
とが好ましいが、光の乱反射を起こさせる場合には必要
に応じて凹凸を形成してテクスチャー化しても良い。ま
た、基板201が半導体層203とオーミックコンタク
トする導電性材料であるときは、前記下部電極202は
必ずしも設ける必要はない。下部電極はメッキ、蒸着、
スパッタ等の方法を用いて形成することができる。
The surface of the lower electrode 202 is preferably smooth. However, in the case of causing irregular reflection of light, irregularities may be formed and textured as necessary. When the substrate 201 is a conductive material that makes ohmic contact with the semiconductor layer 203, the lower electrode 202 is not necessarily provided. The lower electrode is plated, evaporated,
It can be formed by a method such as sputtering.

【0053】(半導体層) 半導体層は上述したようにアモルファス材料、多結晶材
料、微結晶材料もしくはそれらの混在物を含む非単結晶
材料を用いることができる。
(Semiconductor Layer) As described above, a non-single-crystal material containing an amorphous material, a polycrystalline material, a microcrystalline material, or a mixture thereof can be used for the semiconductor layer.

【0054】上述したように、非単結晶の半導体層とし
てはアモルファスシリコン系半導体が好適に使用し得る
が、中でもi型導電型の半導体層204を形成する半導
体材料としては、a−Si:H,a−Si:F,a−S
i:H:F,a−SiGe:H,a−SiGe:F,a
−SiGe:H:F,a−SiC:H,a−SiC:,
SiC:H:F等のいわゆるIV族及びIV族合金系ア
モルファス半導体が好適な材料として挙げられる。
As described above, as the non-single-crystal semiconductor layer, an amorphous silicon-based semiconductor can be preferably used. Among them, a-Si: H: , A-Si: F, a-S
i: H: F, a-SiGe: H, a-SiGe: F, a
-SiGe: H: F, a-SiC: H, a-SiC :,
So-called group IV and group IV alloy-based amorphous semiconductors such as SiC: H: F are suitable materials.

【0055】i型導電型の半導体層204の両側に設け
られるp型導電型又はn型導電型の半導体層203,2
05を構成する半導体材料としては、前述したi型導電
型層を構成する半導体材料に価電子制御剤をドーピング
することによって得られる。
P-type or n-type semiconductor layers 203 and 2 provided on both sides of i-type semiconductor layer 204.
The semiconductor material constituting 05 is obtained by doping a valence electron controlling agent into the semiconductor material constituting the above-described i-type conductivity type layer.

【0056】具体的には、p型半導体を得るための価電
子制御剤としては周期律表第III族の元素を挙げるこ
とができ、原料としてこの元素を含む化合物が用いられ
る。第III族の元素としては、B,Al,Ga,In
が挙げられ、特にBが好ましい元素として挙げられる。
n型半導体を得るための価電子制御剤としては周期律表
第V族の元素を挙げることができ、原料としてこの元素
を含む化合物が用いられる。第V族の元素としては、
P,N,As,Sbが挙げられ、特にP,Asが好まし
い元素として挙げられる。
Specifically, examples of the valence electron controlling agent for obtaining a p-type semiconductor include an element of Group III of the periodic table, and a compound containing this element is used as a raw material. Group III elements include B, Al, Ga, In
And B is particularly preferred.
Examples of a valence electron controlling agent for obtaining an n-type semiconductor include an element of Group V of the periodic table, and a compound containing this element is used as a raw material. Group V elements include:
P, N, As, and Sb are included, and P and As are particularly preferable elements.

【0057】アモルファスシリコン半導体層の成膜法と
しては、蒸着法、スパッタリング法、RFプラズマCV
D法、マイクロ波プラズマCVD法、VHF波プラズマ
CVD法、ECR法、熱CVD法、LPCV法、光CV
D法等の公知の方法を所望に応じて用いることができ
る。工業的に採用されている方法としては、原料ガスを
RFプラズマで分解し、基板上に体積させるRFプラズ
マCVD法が好んで用いられる。さらに、RFプラズマ
CVD法に於いては、原料ガスの分解効率が約10%と
低いことや、堆積速度が1Å/secから10Å/se
c程度と遅いことが問題であるが、この点を改善できる
成膜法としてマイクロ波プラズマCVD法やVHF波プ
ラズマCVD法が注目されている。
As a method of forming the amorphous silicon semiconductor layer, a vapor deposition method, a sputtering method, an RF plasma CV
D method, microwave plasma CVD method, VHF wave plasma CVD method, ECR method, thermal CVD method, LPCV method, optical CV
Known methods such as Method D can be used as desired. As a method adopted industrially, an RF plasma CVD method in which a raw material gas is decomposed by RF plasma and deposited on a substrate is preferably used. Further, in the RF plasma CVD method, the decomposition efficiency of the raw material gas is as low as about 10%, and the deposition rate is 1Å / sec to 10Å / sec.
The problem is that it is as slow as c, but microwave plasma CVD and VHF wave plasma CVD have attracted attention as a film formation method that can improve this point.

【0058】以上の成膜を行うため反応装置としては、
バッチ式の装置や連続成膜装置などの公知の装置が所望
に応じて使用できる。本発明の半導体装置、中でも太陽
電池に於いては、分光感度や電圧の向上を目的として半
導体接合を2以上積層するいわゆるタンデムセルやトリ
プルセルにも用いることが出来る。
As a reaction apparatus for performing the above film formation,
Known devices such as a batch type device and a continuous film forming device can be used as desired. The semiconductor device of the present invention, particularly a solar cell, can also be used in a so-called tandem cell or triple cell in which two or more semiconductor junctions are stacked for the purpose of improving spectral sensitivity and voltage.

【0059】(上部電極) 上部電極として使用可能な材料は基本的に下部電極に使
用可能な材料が適用可能である。また、光透過性の電極
とするか遮光性の電極とするかは、素子への光入射が上
部電極側から成されるか基板側から成されるかで適宜決
められる。
(Upper Electrode) As a material usable for the upper electrode, a material usable for the lower electrode can be basically applied. Whether a light-transmitting electrode or a light-blocking electrode is used is appropriately determined depending on whether light is incident on the element from the upper electrode side or the substrate side.

【0060】上部電極は、抵抗加熱蒸着法、電子ビーム
加熱蒸着法、スパッタリング法、スプレー法等を用いる
ことができ、所望に応じて適宜選択される。
As the upper electrode, a resistance heating evaporation method, an electron beam heating evaporation method, a sputtering method, a spray method, or the like can be used, and is appropriately selected as desired.

【0061】もちろん、先に形成されている半導体層や
下部電極に悪影響を与えることのない方法や形成温度が
採用される。
Of course, a method and a forming temperature that do not adversely affect the previously formed semiconductor layer and lower electrode are employed.

【0062】図7は太陽電池(光起動力半導体装置)と
しての別の半導体装置の層構造の一例を説明するための
模式的断面図である。
FIG. 7 is a schematic cross-sectional view for explaining an example of the layer structure of another semiconductor device as a solar cell (light-activated semiconductor device).

【0063】図7に示されるように、作製される光起電
力装置400、基板401、第1の電極402、半導体
404、第2の電極406を含む構造を有し、第1の電
極層をエッチングした第1の溝403、半導体層をエッ
チングした第2の溝405、第2の電極層をエッチング
した溝407もまた図7に示される。
As shown in FIG. 7, it has a structure including a photovoltaic device 400 to be manufactured, a substrate 401, a first electrode 402, a semiconductor 404, and a second electrode 406. FIG. 7 also shows the first groove 403 etched, the second groove 405 etched in the semiconductor layer, and the groove 407 etched in the second electrode layer.

【0064】この構造は以下のように形成される。ま
ず、第1の電極層が基板401上に堆積され、該第1の
電極層がエッチングによってパターニングされ第1の溝
403と第1の電極402が形成される。半導体層は第
1の電極402と基板401上に堆積され、該半導体層
は半導体404を形成するために半導体層をエッチング
して形成された第2の溝405によって分離される。
This structure is formed as follows. First, a first electrode layer is deposited on a substrate 401, and the first electrode layer is patterned by etching to form a first groove 403 and a first electrode 402. A semiconductor layer is deposited on the first electrode 402 and the substrate 401, and the semiconductor layers are separated by a second groove 405 formed by etching the semiconductor layer to form a semiconductor 404.

【0065】続いて第2の電極層が半導体と第1の電極
上に堆積され、第2の電極層は第2の電極406を形成
するために第2の電極層をエッチングして形成された溝
407によって分離される。
Subsequently, a second electrode layer was deposited on the semiconductor and the first electrode, and the second electrode layer was formed by etching the second electrode layer to form the second electrode 406. Separated by groove 407.

【0066】上述した溝は本発明のエッチングペースト
を使用して各電極層又は半導体層から除去され形成され
る。
The above-mentioned grooves are formed by removing the respective electrode layers or the semiconductor layers using the etching paste of the present invention.

【0067】上述した工程によって図7に示される太陽
電池は得られる。この太陽電池は横方向に並んで配され
直列に複数の半導体を接続される。
The solar cell shown in FIG. 7 is obtained by the above-described steps. The solar cells are arranged side by side in the horizontal direction, and a plurality of semiconductors are connected in series.

【0068】[0068]

【実施例】次に本発明の高分子微粒子体およびエッチン
グ性溶液を混練したペースト物を用いたエッチング法に
ついて必要に応じて図面を使用して具体的に説明する。
Next, an etching method using a paste obtained by kneading a polymer fine particle and an etching solution according to the present invention will be described in detail with reference to the drawings as necessary.

【0069】(試験例1) 図1及び図2はそれぞれ本実施例のパターニングを説明
するための模式的断面図である。
(Test Example 1) FIGS. 1 and 2 are schematic cross-sectional views for explaining patterning in this embodiment.

【0070】まず、11cm×11cm角のガラス基板
101上にスプレー法によってSnO2膜102を成膜
した。なお、成膜温度は450℃、膜厚は450nmと
した。
First, an SnO 2 film 102 was formed on a glass substrate 101 of 11 cm × 11 cm square by a spray method. Note that the film formation temperature was 450 ° C. and the film thickness was 450 nm.

【0071】次いで、以下のようにしてエッチングペー
スト物を作製した。まず、結晶水を有する塩化第二鉄
(6水和物)57gを80℃で湯浴加熱して溶融しエッ
チング性溶液として用い、これに粒子径5μmのアクリ
ル樹脂の微粒子体(アクリルビーズ)40g及びグリセ
リン18gを混練し、ペースト物を作製した。次に、不
図示のスクリーン印刷機で線幅1mmのラインで、10
cm×10cm角のパターンで前記ペースト物103を
膜厚30μmで印刷し(図4)、不図示の赤外線オーブ
ン170℃で5分間加熱した。その後基板をオーブンか
ら取り出して冷却後、基板を純水で洗浄しペースト物を
除去した。これを前記オーブンで80℃で3分間保持
し、乾燥し、10cm×10cm角のパターン104が
得られた(図5)。同様のパターニングを施した基板を
合計100個作製し、エッチングを評価した。
Next, an etching paste was prepared as follows. First, 57 g of ferric chloride (hexahydrate) having water of crystallization was melted by heating in a hot water bath at 80 ° C. and used as an etching solution, and 40 g of acrylic resin fine particles (acrylic beads) having a particle diameter of 5 μm were added thereto. And 18 g of glycerin were kneaded to prepare a paste. Next, a line having a line width of 1 mm was printed on a screen printing machine (not shown).
The paste 103 was printed at a thickness of 30 μm in a pattern of cm × 10 cm square (FIG. 4), and heated in an infrared oven (not shown) at 170 ° C. for 5 minutes. Thereafter, the substrate was taken out of the oven and cooled, and then the substrate was washed with pure water to remove a paste. This was kept in the oven at 80 ° C. for 3 minutes and dried to obtain a pattern 104 of 10 cm × 10 cm square (FIG. 5). A total of 100 substrates having the same patterning were produced, and the etching was evaluated.

【0072】上記のように透明性導電膜はパターニング
された基板の実際のラインの観察と線幅計測を行ったと
ころ、線幅は平均で1.0mm±0.1mmを有する均
一なパターニングラインが形成された。
As described above, when the actual line of the patterned substrate was observed and the line width was measured, a uniform patterning line having an average line width of 1.0 mm ± 0.1 mm was obtained. Been formed.

【0073】(試験例2) 高分子微粒子体を粒径10μmのシリコーン樹脂の微粒
子(シリコーンビーズ、融点300℃)を用い、ペース
ト配合を以下のようにした以外は試験例1と同様にして
透明性導電膜をパターニングし、試験例1と同様にライ
ンの観察と線幅計測を行ったところ、エッチングのむら
はなく、線幅の平均値が1.0mm±0.1mmの均一
なパターニングラインが得られていた。
Test Example 2 Transparent polymer particles were prepared in the same manner as in Test Example 1 except that silicone resin fine particles (silicone beads, melting point: 300 ° C.) having a particle size of 10 μm were used as the polymer fine particles and the paste was mixed as follows. The conductive film was patterned, and the line was observed and the line width was measured in the same manner as in Test Example 1. As a result, there was no uneven etching, and a uniform patterning line having an average line width of 1.0 mm ± 0.1 mm was obtained. Had been.

【0074】 塩化鉄(6水和物) 58.8g シリコーンビーズ 40.0g グリセリン 18.0gIron chloride (hexahydrate) 58.8 g Silicone beads 40.0 g Glycerin 18.0 g

【0075】(試験例3) 高分子微粒子体を粒径5μmのシリコーン樹脂の微粒子
(融点300℃)及び8μmのアクリル樹脂の微粒子
(融点250℃)を50%分量ずつ混合する以外は試験
例1と同様にして透明導電膜をパターニングし、試験例
1と同様の観察と線幅計測を行ったところ、線幅は1.
0mm±0.1mmで均一なパターニングラインが得ら
れた。
Test Example 3 Test Example 1 was repeated except that polymer fine particles were mixed with silicone resin fine particles having a particle size of 5 μm (melting point: 300 ° C.) and acrylic resin fine particles having a particle size of 8 μm (melting point: 250 ° C.) by 50%. The transparent conductive film was patterned in the same manner as described above, and the same observation and line width measurement as in Test Example 1 were performed.
A uniform patterning line of 0 mm ± 0.1 mm was obtained.

【0076】(試験例4) 試験例1と同様なガラス基板にスパッタリング法によっ
てITO膜(成膜温度450℃、膜厚500μm)を成
膜した後、試験例1と同様にしてエッチングパターニン
グを行った。その後、試験例1と同様の観察と線幅計測
をおこなったところ、エッチングむらもなく、線幅の平
均も1.0mm±0.1mmで均一なラインのパターニ
ングを行うことができた。
Test Example 4 An ITO film (film formation temperature: 450 ° C., film thickness: 500 μm) was formed on the same glass substrate as in Test Example 1 by a sputtering method, and etching and patterning were performed in the same manner as in Test Example 1. Was. Thereafter, the same observation and line width measurement as in Test Example 1 were performed. As a result, there was no etching unevenness and the average line width was 1.0 mm ± 0.1 mm, and a uniform line could be patterned.

【0077】(試験例5) エッチングによるパターニング処理温度を60℃、10
0℃、200℃、300℃とした以外は試験例1と同様
にして、それぞれ50個ずつのパターニングを施した基
板を作製した。作製された基板を試験例1と同様の観察
と線幅計測を行った。その結果を表1に示す。
Test Example 5 A patterning temperature of 60 ° C.
Except that the temperature was set to 0 ° C., 200 ° C., and 300 ° C., 50 substrates were patterned in the same manner as in Test Example 1. Observation and line width measurement of the manufactured substrate were performed in the same manner as in Test Example 1. Table 1 shows the results.

【0078】[0078]

【表1】 [Table 1]

【0079】表1に示されるように、加熱温度を調製す
ることで同じエッチングペーストを使用した場合であっ
てもパターニング精度が変化することがわかる。特に加
熱温度が低いもの程線幅が不均一になるが、これはエッ
チング処理時間を適切にすることで解消することができ
る。たとえば、加熱温度を100℃とした場合、10分
間の処理でエッチングむらなく、線幅を1.0mm±
0.1mmとすることができる。言いかえれば、適切な
加熱温度とすることで短時間で不良エッチング部のない
高精度のパターニングを行うことができる。
As shown in Table 1, it is found that the patterning accuracy changes by adjusting the heating temperature even when the same etching paste is used. In particular, the lower the heating temperature, the more the line width becomes non-uniform, but this can be solved by making the etching time appropriate. For example, when the heating temperature is 100 ° C., the line width is 1.0 mm ± without unevenness in the etching for 10 minutes.
It can be 0.1 mm. In other words, by setting an appropriate heating temperature, high-precision patterning without a defective etching portion can be performed in a short time.

【0080】また、粒子体の融点温度以下で加熱するこ
とは、基板洗浄後に基板上へのペーストの残存もなく、
外観上より良好なパターニングを行うことができるとこ
とがわかる。
Heating at a temperature equal to or lower than the melting point of the particles can prevent the paste from remaining on the substrate after the substrate is washed.
It can be seen that better patterning can be performed in appearance.

【0081】(試験例6) 次に高分子微粒子体の粒子径を0.01μm、0.1μ
m、20μm、30μmとする以外は試験例1と同様に
して、それぞれ50個ずつのパターニングを施した基板
を作製した。作製された基板を試験例1と同様の観察と
線幅計測を行った。その結果を表2に示す。
Test Example 6 Next, the particle size of the polymer fine particles was adjusted to 0.01 μm and 0.1 μm.
In the same manner as in Test Example 1 except that m, 20 μm, and 30 μm were used, 50 patterned substrates were produced. Observation and line width measurement of the manufactured substrate were performed in the same manner as in Test Example 1. Table 2 shows the results.

【0082】[0082]

【表2】 [Table 2]

【0083】表2に示されるように、高分子微粒子体の
粒子径を調製することで同じエッチング性溶液、添加剤
としてのグリセリンを使用した場合であってもパターニ
ング精度が変化することがわかる。
As shown in Table 2, it is understood that the patterning accuracy changes even when the same etching solution and glycerin as an additive are used by adjusting the particle diameter of the polymer fine particles.

【0084】本実施例の結果からは、とくに線幅1.0
mmのパターンを形成する場合、高分子粒子体の粒子径
を0.1μm〜20μmにすることによりエッチング性
溶液が粒子体と均一に混ざり合い、且つ液だれを生じ
ず、粒子体がエッチング性溶液を効果的に支持し、良好
なパターニングを行えることがわかる。
From the results of the present embodiment, it is particularly clear that the line width is 1.0.
When a pattern of mm is formed, the etching solution is uniformly mixed with the particles by setting the particle diameter of the polymer particles to 0.1 μm to 20 μm, and dripping does not occur. It can be seen that the patterning can be effectively supported and good patterning can be performed.

【0085】もちろん、スクリーンやパターニング線幅
を考慮すれば0.01μmや30μmの粒子径の高分子
粒子体であっても良好なエッチングを行うことができ
る。
Of course, in consideration of the screen and the patterning line width, good etching can be performed even with a polymer particle having a particle diameter of 0.01 μm or 30 μm.

【0086】(比較例1) 高分子微粒子体のかわりに粒径10μmのタンパク微粒
子体を用いた以外は試験例1と同様にして透明性導電膜
をパターニングし、次に試験例1と同様の観察を行っ
た。
(Comparative Example 1) A transparent conductive film was patterned in the same manner as in Test Example 1 except that a protein fine particle having a particle size of 10 μm was used instead of the polymer fine particles, and then the same as in Test Example 1. Observations were made.

【0087】その結果、基板洗浄後に基板上にエッチン
グペーストの残存が観察された。線幅は0.1mm〜
2.0mmと不均一なものであった。
As a result, a residue of the etching paste was observed on the substrate after cleaning the substrate. Line width is 0.1mm ~
It was nonuniform with 2.0 mm.

【0088】(試験例7) 本発明の一実施例として、本発明のエッチングパターニ
ング工程を入れたpin接合型シング構成の非晶質太陽
電池200(図1)の作製方法について説明する。
Test Example 7 As an example of the present invention, a method of manufacturing an amorphous solar cell 200 (FIG. 1) having a pin-junction type and including an etching patterning step according to the present invention will be described.

【0089】まず、十分に脱脂、洗浄したSUS基板S
US430BA製基板201を不示図のDCスパッタ装
置に入れAgを4000Å厚堆積し、その後該Ag上に
ZnOを4000Å厚堆積して下部電極202を形成し
た。DCスパッタ装置から基板を取り出し、不図示のR
FプラズマCVD成膜装置に入れ、n層203、i層2
04、p層205の順で半導体層の堆積を行った。その
後、RFプラズマCVD成膜装置から基板を取り出し、
不図示の抵抗加熱の蒸着装置に入れ、反射防止効果を兼
ねた機能を有する透明性導電膜206としてITO膜を
成膜(成膜温度450℃、膜厚700Å)し、蒸着装置
から基板を取り出した。
First, a sufficiently degreased and cleaned SUS substrate S
US430BA substrate 201 was placed in a DC sputtering apparatus (not shown), and Ag was deposited to a thickness of 4000 mm, and then ZnO was deposited to a thickness of 4000 mm on the Ag to form lower electrode 202. The substrate is taken out of the DC sputtering apparatus, and R (not shown) is used.
F plasma CVD film forming apparatus, n layer 203, i layer 2
04 and a p-layer 205 were deposited in this order. After that, the substrate is taken out from the RF plasma CVD film forming apparatus,
An ITO film is formed as a transparent conductive film 206 having a function also as an anti-reflection effect (film formation temperature: 450 ° C., film thickness: 700 ° C.), and the substrate is taken out from the vapor deposition device. Was.

【0090】次に、試験例1と同様にしてペースト物を
作製し、不図示のスクリーン印刷機でITO膜上に図に
示すように線幅1mmのラインで、10cm×10cm
角のパターンに印刷し、不図示の赤外線オーブン170
℃で5分間加熱した。その後基板をオーブンから取り出
して冷却後、基板を純水で洗浄しペースト物を除去し、
10cm×10cm角のパターン207を得た。これを
前記オーブンで80℃で3分間保持し乾燥した。さら
に、集電用のグリッド電極208を銀ペーストのスクリ
ーン印刷で形成した。
Next, a paste was prepared in the same manner as in Test Example 1, and a line having a line width of 1 mm as shown in FIG.
Infrared oven 170 (not shown) printed on corner pattern
Heated at ° C. for 5 minutes. After removing the substrate from the oven and cooling, the substrate is washed with pure water to remove the paste,
A 10 cm × 10 cm square pattern 207 was obtained. This was kept in the oven at 80 ° C. for 3 minutes and dried. Further, a grid electrode 208 for current collection was formed by screen printing of a silver paste.

【0091】上記のように、パターニングされた非晶質
太陽電池を100個作製し、その初期特性を以下のよう
に測定した。
As described above, 100 patterned amorphous solar cells were manufactured, and their initial characteristics were measured as follows.

【0092】まず、暗状態での電圧電流特性を測定し、
原点付近の傾きからシャント抵抗を求めたところ、平均
で120.2kΩcm2であった。
First, voltage-current characteristics in a dark state were measured.
When the shunt resistance was determined from the inclination near the origin, it was 120.2 kΩcm 2 on average.

【0093】次に、AM1.5グローバルの太陽光スペ
クトルで100mWcm2 の光量の擬似太陽光源(SP
IRE社製)を用いて太陽電池特性を測定し、変換効率
を求めたところ、平均で7.5%であった。
Next, a pseudo solar light source (SP) having a light amount of 100 mWcm 2 in the sunlight spectrum of AM1.5 global
The solar cell characteristics were measured using IRE (manufactured by IRE), and the conversion efficiency was determined. The result was 7.5% on average.

【0094】また、試験例1と同様の観察を行ったとこ
ろ、ITO膜で形成された透明性導電膜206は不良の
未エッチング部やエッチングむらがなく、線幅も均一で
極めて良好にパターニングされていた。
When the same observation as in Test Example 1 was performed, the transparent conductive film 206 formed of an ITO film was free from defective unetched portions and uneven etching, had a uniform line width, and was patterned very well. I was

【0095】以上のとおり、本発明のエッチングを用い
て作製した太陽電池は不要なショートやシャント、断線
もなく良好な特性を示した。
As described above, the solar cell manufactured by using the etching of the present invention exhibited good characteristics without unnecessary short circuit, shunt, and disconnection.

【0096】(試験例8) 高分子微粒子体を粒径8μmのボリエチレン樹脂の微粒
子体とした以外は試験例7と同様にして透明性導電膜を
パターニングし、非晶質太陽電池を100個作製した。
次に試験例7と同様の手順で初期特性を測定したとこ
ろ、シャント抵抗が平均115.5kΩcm2、変換効
率が平均7.5%であった。
(Test Example 8) A transparent conductive film was patterned in the same manner as in Test Example 7 except that the polymer fine particles were made of polyethylene resin fine particles having a particle diameter of 8 µm, thereby producing 100 amorphous solar cells. did.
Next, when the initial characteristics were measured in the same procedure as in Test Example 7, the shunt resistance was 115.5 kΩcm 2 on average, and the conversion efficiency was 7.5% on average.

【0097】また、試験例1と同様の観察を行ったとこ
ろ、透明性導電膜は不良の未エッチング部やエッチング
むらがなく、均一な線幅のパターニングが行われてい
た。
When the same observation as in Test Example 1 was made, it was found that the transparent conductive film had no defective unetched portions or uneven etching, and was patterned with a uniform line width.

【0098】以上のとおり、本実施例の太陽電池も不必
要なショートやシャント、断線がなく、良好な特性を示
した。
As described above, the solar cell of this example also exhibited good characteristics without unnecessary short circuits, shunts, and disconnections.

【0099】(試験例9) 太陽電池の構成をトリプルセル型として半導体層の形成
にマイクロ波CVD法を用いた以外はほぼ試験例7と同
様の方法で以下のようにして非晶質太陽電池300を作
製した。まず、SUS基板201上にAgとZnOから
なる下部電極202を形成し、その後、不図示のマイク
ロ波プラズマCVD成膜装置に入れ、n層203、i層
204、p層205の順でボトム層を形成した。次に、
同様にn層213、i層214、p層215の順でミド
ル層を形成し、続いてn層223、i層224、p層2
25の順でトップ層を順次形成し、半導体層を堆積し
た。次に試験例7と同様に反射防止効果を兼ねた機能を
有する透明性導電膜206としてITO膜を成膜し、エ
ッチングによるパターニングを行い、非晶質太陽電池3
00を100個作製した。
Test Example 9 An amorphous solar cell was manufactured in the following manner in substantially the same manner as in Test Example 7, except that the configuration of the solar cell was a triple cell type and a microwave CVD method was used to form a semiconductor layer. 300 were produced. First, a lower electrode 202 made of Ag and ZnO is formed on a SUS substrate 201, and then placed in a microwave plasma CVD film forming apparatus (not shown), and an n-layer 203, an i-layer 204, and a p-layer 205 are formed in this order. Was formed. next,
Similarly, a middle layer is formed in the order of the n-layer 213, the i-layer 214, and the p-layer 215, followed by the n-layer 223, the i-layer 224, and the p-layer 2.
A top layer was sequentially formed in the order of 25, and a semiconductor layer was deposited. Next, an ITO film was formed as a transparent conductive film 206 having a function also as an anti-reflection effect as in Test Example 7, and patterning was performed by etching.
00 were produced.

【0100】次に試験例7と同様の手順で初期特性を測
定したところ、シャント抵抗が平均123.0kΩcm
2、変換効率が平均10.4%であった。また試験例1
と同様の観察を行ったところ、不良な未エッチング部や
エッチングむらもなく、均一な線幅のパターニングが行
われていた。
Next, when the initial characteristics were measured in the same procedure as in Test Example 7, the average shunt resistance was 123.0 kΩcm.
2. Conversion efficiency was 10.4% on average. Test Example 1
When the same observation was made, patterning with a uniform line width was performed without defective unetched portions or uneven etching.

【0101】以上のとおり、本実施例のトリプルセル型
太陽電池もシングルセル型の太陽電池と同様にショート
がなく、シャント不良や断線もない良好なものであっ
た。
As described above, the triple-cell type solar cell of this example was also good, with no short-circuit, no shunt failure and no disconnection, like the single-cell type solar cell.

【0102】(試験例10) エッチング処理時の加熱温度を60℃、100℃、20
0℃、300℃とした以外は試験例7と同様にシングル
セル型太陽電池をそれぞれ50個ずつ作製し、それぞれ
試験例7と同様に初期特性の測定とパターニング部の観
察を行った。その結果を表3に示す。
(Test Example 10) The heating temperature during the etching treatment was set to 60 ° C, 100 ° C,
Except for 0 ° C. and 300 ° C., 50 single-cell solar cells were produced in the same manner as in Test Example 7, and the initial characteristics were measured and the patterning portion was observed in the same manner as in Test Example 7. Table 3 shows the results.

【0103】[0103]

【表3】 [Table 3]

【0104】表3に示されるように加熱温度を調製する
ことで同じエッチングペーストを用いて同じ処理を行っ
た場合でも完成した太陽電池の特性が変化することがわ
かる。特に加熱温度の低いものはシャント抵抗および変
換効率いずれも低い値になっている。
As shown in Table 3, by adjusting the heating temperature, the characteristics of the completed solar cell change even when the same processing is performed using the same etching paste. In particular, those having a low heating temperature have low values of both the shunt resistance and the conversion efficiency.

【0105】また、より高温に加熱することでより短時
間で処理を行うことができるが、粒子体の融点以下とす
ることはペースト残渣が生じずにより好ましいこともわ
かった。
Further, the treatment can be carried out in a shorter time by heating to a higher temperature, but it has been found that it is more preferable that the temperature is lower than the melting point of the particles because no paste residue is generated.

【0106】(比較例2) 試験例7と同様の工程を経て透明性導電膜まで形成した
後、透明性導電膜上に感光性樹脂のレジストを塗布、乾
燥した。次に試験例7と同様のパターンを形成するた
め、感光性樹脂上にマスクを重ね、紫外線光をマスクを
通して感光性樹脂に照射した(露光)。続いて、マスク
を除去した後、感光性樹脂を現像し、所望のレジストパ
ターンを形成した。
Comparative Example 2 After forming a transparent conductive film through the same steps as in Test Example 7, a photosensitive resin resist was applied on the transparent conductive film and dried. Next, in order to form the same pattern as in Test Example 7, a mask was overlaid on the photosensitive resin, and the photosensitive resin was irradiated with ultraviolet light through the mask (exposure). Subsequently, after removing the mask, the photosensitive resin was developed to form a desired resist pattern.

【0107】レジストパターンが形成された太陽電池基
板を塩化鉄溶液内に30分間浸漬し透明性導電膜をエッ
チング処理した後、十分に純水洗浄した。洗浄後レジス
トパターンをアルコールを用いて除去し、再び純水洗浄
した後、乾燥した。
The solar cell substrate on which the resist pattern was formed was immersed in an iron chloride solution for 30 minutes to etch the transparent conductive film, and then sufficiently washed with pure water. After washing, the resist pattern was removed using alcohol, washed again with pure water, and dried.

【0108】続いて、試験例7と同様に透明性導電膜上
に集電電極を形成しシングルセル型の太陽電池を完成し
た。
Subsequently, a collecting electrode was formed on the transparent conductive film in the same manner as in Test Example 7 to complete a single-cell solar cell.

【0109】完成した太陽電池の初期特性を試験例7と
同様に測定したところ、シャント抵抗が10kΩcm2
のものが10%あり、また変換効率は5.3±1.8%
とばらつきが大きかった。シャントが生じているものの
パターニングラインを顕微鏡で観察したところ、不充分
なエッチング状態であった。
When the initial characteristics of the completed solar cell were measured in the same manner as in Test Example 7, the shunt resistance was 10 kΩcm 2.
Are 10%, and the conversion efficiency is 5.3 ± 1.8%
And the variation was large. When a patterning line was observed with a microscope although a shunt was generated, the patterning line was in an insufficiently etched state.

【0110】この不良は、感光性樹脂のパターニングの
際に不要な感光性樹脂の除去が不充分であったためと考
えられる。また、変換効率の低いもののなかには、シリ
ーズ抵抗が高いものがあり、これは液処理中に半導体層
の一部に剥離が生じたためと考えられる。
This defect is considered to be due to insufficient removal of the unnecessary photosensitive resin during patterning of the photosensitive resin. Some of the low conversion efficiencies have a high series resistance, which is considered to be due to peeling of a part of the semiconductor layer during the liquid treatment.

【0111】(試験例11) エッチングの長期安定性を確認するために、試験例1と
同様な方法を自動化し、10秒タクトで1000回印
刷、試験例1と同様にしてパターニングを行った。その
後10000回目に透明性導電膜がパターニングされた
基板について試験例1と同様の観察、線幅の測定を行っ
たところ試験例1と同様に良好なパターンが得られた。
(Test Example 11) In order to confirm the long-term stability of the etching, the same method as in Test Example 1 was automated, printed 1000 times with a 10-second tact, and patterned in the same manner as in Test Example 1. Thereafter, the same observation and line width measurement as in Test Example 1 were performed on the substrate on which the transparent conductive film was patterned at the 10000th time. As a result, a good pattern was obtained as in Test Example 1.

【0112】(試験例12) エッチングの長期安定性を確認するためにペースト物作
製後、60日間保存後に、試験例1と同様にしてパター
ニングを行った。また、試験例1と同様の観察、線幅の
測定を行ったところ試験例1と同様に良好なパターンが
得られた。
(Test Example 12) In order to confirm the long-term stability of the etching, after the paste was prepared, and after storing for 60 days, patterning was performed in the same manner as in Test Example 1. When the same observation and measurement of the line width as in Test Example 1 were performed, a good pattern was obtained as in Test Example 1.

【0113】(試験例13) 1つのpin構造を有するアモルファス太陽電池(40
0)を上述した本発明のパターニング工程を含む工程を
用いて作製した。
Test Example 13 Amorphous solar cell (40) having one pin structure
0) was manufactured using the above-described steps including the patterning step of the present invention.

【0114】まず、絶縁体としてDCスパッタリングに
よって堆積されたSiC層を有するステンレス基板40
1を準備し、その基板をDCスパッタリング装置(不図
示)中に載置した。アルミニウム膜がSiC層上に堆積
され、エッチングペーストを用いて第1の電極が形成さ
れた。
First, a stainless steel substrate 40 having an SiC layer deposited by DC sputtering as an insulator
1 was prepared, and the substrate was placed in a DC sputtering apparatus (not shown). An aluminum film was deposited on the SiC layer, and a first electrode was formed using an etching paste.

【0115】エッチングペーストは燐酸、硝酸、そして
酢酸の混合液のエッチング液を使用したものを除いて試
験例1と同様に準備した。そのエッチングペーストを微
細なパターンを形成するためスクリーン印刷機(不図
示)を使用して第1の電極層上に塗布した。
The etching paste was prepared in the same manner as in Test Example 1 except that an etching paste of a mixed solution of phosphoric acid, nitric acid and acetic acid was used. The etching paste was applied on the first electrode layer using a screen printer (not shown) to form a fine pattern.

【0116】次に試験例7に述べたようにベーキング
(熱処理)、洗浄、乾燥した。次にn型層、i型層、そ
してp型層を順に有する半導体層を試験例7のように第
1の電極と基板上に堆積した。
Next, baking (heat treatment), washing, and drying were performed as described in Test Example 7. Next, a semiconductor layer having an n-type layer, an i-type layer, and a p-type layer in this order was deposited on the first electrode and the substrate as in Test Example 7.

【0117】微細パターン(溝405)を形成するため
スクリーン印刷機(不図示)によって半導体層上にフッ
酸、硝酸そして酢酸を混合した溶液を有するエッチング
ペーストを印刷した。
An etching paste having a mixed solution of hydrofluoric acid, nitric acid and acetic acid was printed on the semiconductor layer by a screen printer (not shown) in order to form a fine pattern (groove 405).

【0118】次に、半導体形成後、第2の電極を形成す
るため半導体と第1の電極上にITOを堆積した。
Next, after forming the semiconductor, ITO was deposited on the semiconductor and the first electrode to form a second electrode.

【0119】次に、試験例1と同様にエッチングペース
トを準備し、スクリーン印刷機(不図示)を使用してI
TO上に塗布した。上記エッチングペーストを使用して
パターニングされ、溝407が形成された。
Next, an etching paste was prepared in the same manner as in Test Example 1, and was subjected to I-screen printing using a screen printing machine (not shown).
Coated on TO. The groove 407 was formed by patterning using the etching paste.

【0120】上述したごとく作製された100個の太陽
電池(直列接続モノシリック型)を試験例7と同様に初
期特性を測定した。
The initial characteristics of 100 solar cells (series-connected monolithic type) manufactured as described above were measured in the same manner as in Test Example 7.

【0121】その結果、シャント抵抗の平均値は12
1.5kΩcm2で変換効率の平均値は7.8%であっ
た。
As a result, the average value of the shunt resistance was 12
At 1.5 kΩcm 2 , the average value of the conversion efficiency was 7.8%.

【0122】エッチングの品質は目視で判定した。その
結果エッチングされる領域中に残渣を見い出せなかっ
た。また、エッチングの均一性に優れ、得られたパター
ンは均一な線幅を有していた。
The quality of the etching was visually determined. As a result, no residue could be found in the region to be etched. Further, the etching uniformity was excellent, and the obtained pattern had a uniform line width.

【0123】以上のように本発明のエッチング技術を用
いて作製された太陽電池は電気的な短絡やシャントの欠
陥がなく優れた特性を示した。また形成された線の断線
も生じなかった。
As described above, the solar cell manufactured by using the etching technique of the present invention exhibited excellent characteristics without electrical short circuit and shunt defect. Also, no disconnection of the formed line occurred.

【0124】なお、本発明は上述の実施例に限定される
ものではなく、本発明の主旨の範囲内で適宜変形、組合
せが可能である。
The present invention is not limited to the above-described embodiment, but can be appropriately modified and combined within the scope of the present invention.

【0125】また、半導体素子は上記した太陽電池のよ
うな光起電力素子以外に、透明性導電膜を有するフォト
トランジスタ、フォトダイオード、CCDなどのような
フォトセンサも含まれ、また広義には、液晶装置のよう
な基板上に透明性導電膜を被着したような素子も含む。
The semiconductor element includes a photovoltaic element such as a solar cell, a phototransistor having a transparent conductive film, a photodiode, a photosensor such as a CCD, and the like. An element such as a liquid crystal device having a transparent conductive film deposited on a substrate is also included.

【0126】[0126]

【発明の効果】以上説明したように、本発明によれば、
処理工程数が少なく、簡便で選択精度に優れたエッチン
グ方法および該方法を利用した工程を有する半導体素子
の製造方法を提供することができる。
As described above, according to the present invention,
It is possible to provide an etching method which requires a small number of processing steps, is simple and has excellent selection accuracy, and a method for manufacturing a semiconductor element having steps utilizing the method.

【0127】また、本発明によれば、安定して透明性導
電膜をエッチングすることが可能で、工程不良の発生が
なく、低コストで効率の良いエッチング処理を行うこと
のできる透明性導電膜のエッチング方法および該方法を
利用した工程を有する半導体素子の製造方法を提供する
ことができる。
Further, according to the present invention, the transparent conductive film can be stably etched, the process defect does not occur, and the transparent conductive film can be efficiently etched at low cost. And a method for manufacturing a semiconductor device having a process utilizing the method.

【0128】加えて本発明によれば、歩留りが高く、エ
ッチング不良によって発生することのあるショートやシ
ャントあるいは外観不良がない透明性導電膜のエッチン
グ方法を利用した工程を有する半導体素子の製造方法を
提供することができる。
In addition, according to the present invention, there is provided a method of manufacturing a semiconductor device having a process utilizing a method of etching a transparent conductive film which has a high yield and has no short circuit, shunt or poor appearance which may be caused by defective etching. Can be provided.

【0129】また、本発明によれば、長時間の保存でも
安定した特性を有するエッチング処理剤を提供すること
ができる。
Further, according to the present invention, it is possible to provide an etching agent having stable characteristics even when stored for a long time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】太陽電池の層構成の一例を説明するための模式
的断面図である。
FIG. 1 is a schematic cross-sectional view illustrating an example of a layer configuration of a solar cell.

【図2】太陽電池の層構成の一例を説明するための模式
的断面図である。
FIG. 2 is a schematic cross-sectional view illustrating an example of a layer configuration of a solar cell.

【図3】太陽電池の上面構成の一例を説明するための模
式的平面図である。
FIG. 3 is a schematic plan view for explaining an example of a top configuration of a solar cell.

【図4】エッチング処理の一例を説明するための被処理
物の模式的断面図である。
FIG. 4 is a schematic cross-sectional view of an object to be processed for explaining an example of an etching process.

【図5】エッチング処理の一例を説明するための被処理
物の模式的断面図である。
FIG. 5 is a schematic cross-sectional view of an object to be processed for explaining an example of an etching process.

【図6】図5に示される被処理物の模式的平面図であ
る。
FIG. 6 is a schematic plan view of the object shown in FIG.

【図7】本発明を使用して直列化した太陽電池(光起電
力素子)の模式的断面図である。
FIG. 7 is a schematic sectional view of a solar cell (photovoltaic element) serialized using the present invention.

【符号の説明】[Explanation of symbols]

101ガラス基板、 102,106 透明性導電膜、 103 ペースト物、 104,207 パターニングライン、 200,300 光起電力素子本体、 201 SUS基板、 202 下部電極、 203,213,223 n層、 204,214,224 i層、 205,215,225 p層、 208 グリッド電極、 400 光起電力装置、 401 基板、 402 第1の電極、 403 第1の電極層をエッチングした第1の溝、 404 半導体、 405 半導体層をエッチングした第2の溝、 406 第2の電極、 407 第2の電極層をエッチングした溝。 101 glass substrate, 102, 106 transparent conductive film, 103 paste, 104, 207 patterning line, 200, 300 photovoltaic element main body, 201 SUS substrate, 202 lower electrode, 203, 213, 223 n layer, 204, 214 , 224 i-layer, 205, 215, 225 p-layer, 208 grid electrode, 400 photovoltaic device, 401 substrate, 402 first electrode, 403 first groove etched first electrode layer, 404 semiconductor, 405 A second groove obtained by etching the semiconductor layer; 406 a second electrode; and 407 a groove obtained by etching the second electrode layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新倉 諭 東京都大田区下丸子3丁目30番2号キヤ ノン株式会社内 (56)参考文献 特開 平1−147078(JP,A) 特開 昭57−89482(JP,A) 特開 平2−42766(JP,A) 特公 昭46−37401(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H01L 21/306,21/308 C23F 1/00 - 3/06 H05K 3/06 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Satoshi Niikura Canon Inc. 3- 30-2 Shimomaruko, Ota-ku, Tokyo (56) References JP-A 1-147078 (JP, A) JP-A 57 -89482 (JP, A) JP-A-2-42766 (JP, A) JP-B-46-37401 (JP, B1) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/306, 21/308 C23F 1/00-3/06 H05K 3/06

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 エッチングされる材料上に少なくとも一
種類の高分子樹脂からなる微粒子体とエッチング性溶液
とを有するペースト物を配する工程と前記材料上のペー
ストを100℃以上かつ前記微粒子体の融点以下の温度
で熱処理する工程とを有することを特徴とする半導体素
子の製造方法。
A step of disposing a paste having fine particles of at least one kind of polymer resin and an etching solution on a material to be etched; A step of performing a heat treatment at a temperature equal to or lower than the melting point.
【請求項2】 前記高分子樹脂はアクリル樹脂、シリコ
ーン樹脂、ベンゾグアナミン樹脂、フッ素樹脂、ウレタ
ン樹脂、ポリスチレン樹脂からなる群から選択された少
なくとも一種の樹脂を有する請求項に記載の半導体素
子の製造方法。
Wherein said polymer resin is an acrylic resin, the manufacture of semiconductor devices according to claim 1 comprising the silicone resin, benzoguanamine resin, fluorine resin, urethane resin, at least one resin selected from the group consisting of polystyrene resin Method.
【請求項3】 前記微粒子体の平均粒子径が20μm以
下である請求項7に記載の半導体素子の製造方法。
3. The method according to claim 7, wherein the fine particles have an average particle diameter of 20 μm or less.
【請求項4】 前記ペースト物は印刷法、塗布法または
ドッティング法のいずれかにより配される請求項に記
載の半導体素子の製造方法。
Wherein said paste comprises printing method, a method of manufacturing a semiconductor device according to claim 1 which is arranged by either coating or dotting method.
【請求項5】 前記半導体素子は非単結晶半導体層を有
する請求項に記載の半導体素子の製造方法。
5. A method of manufacturing a semiconductor device according to claim 1 wherein the semiconductor device having a non-single-crystal semiconductor layer.
【請求項6】 前記非単結晶半導体層はシリコン原子を
含む非晶質半導体材料を有する請求項に記載の半導体
素子の製造方法。
6. The method according to claim 5 , wherein the non-single-crystal semiconductor layer includes an amorphous semiconductor material containing silicon atoms.
【請求項7】 前記半導体素子は光起電力素子、フォト
センサ、液晶装置から選択された1つである請求項
記載の半導体素子の製造方法。
Wherein said semiconductor element is a photovoltaic element, a photosensor, a method of manufacturing a semiconductor device according to claim 1 which is one selected from the liquid crystal device.
【請求項8】 前記エッチングされる材料は透明性導電
膜である請求項1に記載の半導体素子の製造方法。
8. The method according to claim 1, wherein the material to be etched is a transparent conductive film.
【請求項9】 前記エッチングされる材料は金属である
請求項に記載の半導体素子の製造方法。
9. The method according to claim 1 material to be the etching is a metal.
【請求項10】 前記ペースト物は10μm以上2mm
未満の厚さに配される請求項に記載の半導体素子の製
造方法。
10. The paste material has a size of 10 μm or more and 2 mm or more.
The method for manufacturing a semiconductor device according to claim 1 , wherein the semiconductor device is arranged to have a thickness of less than.
【請求項11】 前記ペースト物は更にグリセリンを有
する請求項に記載の半導体素子の製造方法。
11. The method according to claim 1 having the paste was further glycerine.
【請求項12】 前記半導体素子はp型半導体層、i型
半導体層およびn型半導体層をこの順で有する請求項
に記載の半導体素子の製造方法。
12. The method of claim 1, having the semiconductor element is a p-type semiconductor layer, an i-type semiconductor layer and n-type semiconductor layer in this order
3. The method for manufacturing a semiconductor device according to item 1.
【請求項13】 前記熱処理工程後に前記ペースト物を
洗浄除去する工程を有する請求項に記載の半導体素子
の製造方法。
13. The method according to claim 1 comprising the step of washing away the paste was after the thermal treatment process.
JP10431795A 1994-04-28 1995-04-27 Etching method and method for manufacturing semiconductor device Expired - Fee Related JP3173318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10431795A JP3173318B2 (en) 1994-04-28 1995-04-27 Etching method and method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9275694 1994-04-28
JP6-92756 1994-04-28
JP10431795A JP3173318B2 (en) 1994-04-28 1995-04-27 Etching method and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0817789A JPH0817789A (en) 1996-01-19
JP3173318B2 true JP3173318B2 (en) 2001-06-04

Family

ID=26434130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10431795A Expired - Fee Related JP3173318B2 (en) 1994-04-28 1995-04-27 Etching method and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3173318B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8309857B2 (en) 2009-09-14 2012-11-13 Konica Minolta Holdings, Inc. Pattern electrode manufacturing method and pattern electrode

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10150040A1 (en) * 2001-10-10 2003-04-17 Merck Patent Gmbh Etching passivating and antireflection layers made from silicon nitride on solar cells comprises applying a phosphoric acid and/or etching medium containing a salt of phosphoric acid the surface regions to be etched
DE10241300A1 (en) 2002-09-04 2004-03-18 Merck Patent Gmbh Etching for silicon surfaces and layers, used in photovoltaic, semiconductor and high power electronics technology, for producing photodiode, circuit, electronic device or solar cell, is thickened alkaline liquid
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
JP2006274437A (en) * 2005-03-30 2006-10-12 Neos Co Ltd Treatment method of surface roughening aluminum and aluminum alloy
JP4628168B2 (en) * 2005-04-14 2011-02-09 株式会社ネオス Method for roughening metal surface
DE102005031469A1 (en) * 2005-07-04 2007-01-11 Merck Patent Gmbh Medium for the etching of oxidic, transparent, conductive layers
DE102005033724A1 (en) * 2005-07-15 2007-01-18 Merck Patent Gmbh Printable etching media for silicon dioxide and silicon nitride layers
DE102005035255A1 (en) * 2005-07-25 2007-02-01 Merck Patent Gmbh Etching media for oxide, transparent, conductive layers
KR101188425B1 (en) * 2005-08-24 2012-10-05 엘지디스플레이 주식회사 Etching tape and method for fabricating array substrate of liquid crystal display using the etching tape
DE102006051735A1 (en) * 2006-10-30 2008-05-08 Merck Patent Gmbh Printable medium for the etching of oxidic, transparent, conductive layers
DE102006051952A1 (en) * 2006-11-01 2008-05-08 Merck Patent Gmbh Particle-containing etching pastes for silicon surfaces and layers
CN102369258B (en) * 2009-03-30 2014-12-10 东丽株式会社 Agent for removing conductive film and method for removing conductive film
WO2019058642A1 (en) * 2017-09-22 2019-03-28 株式会社カネカ Patterning sheet and etched structure production method
EP3761766A1 (en) * 2019-07-03 2021-01-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Anisotropic etching using additives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8309857B2 (en) 2009-09-14 2012-11-13 Konica Minolta Holdings, Inc. Pattern electrode manufacturing method and pattern electrode

Also Published As

Publication number Publication date
JPH0817789A (en) 1996-01-19

Similar Documents

Publication Publication Date Title
US5688366A (en) Etching method, method of producing a semiconductor device, and etchant therefor
JP3173318B2 (en) Etching method and method for manufacturing semiconductor device
CN114447152B (en) Heterojunction solar cell and method for preparing the same
EP2428997B1 (en) Solar cell with electroplated metal grid
US8399287B1 (en) Method of manufacturing solar cell
US9496429B1 (en) System and method for tin plating metal electrodes
US20100243059A1 (en) Solar battery cell
TWI416751B (en) Surface treatment
WO1992007386A1 (en) Monolithic solar cell array and method for its manufacture
JP2011238903A (en) Structure of solar cell grid stacks and method for manufacturing the same
US10861987B2 (en) Method for manufacturing selective emitter using surface structure and solar cell including selective emitter using surface structure
WO2023169245A1 (en) Method for preparing solar cell, and solar cell
US6491808B2 (en) Electrolytic etching method, method for producing photovoltaic element, and method for treating defect of photovoltaic element
CN109427917A (en) A kind of heterojunction solar battery method for making its electrode
CN113471337A (en) Preparation method of heterojunction solar cell
TW201733150A (en) Method for manufacturing photoelectric conversion device
CN110034208A (en) A kind of back contacts heterojunction solar battery production method
EP3916813A1 (en) Double-sided power generation solar cell and fabricating method therefor
JP2004221188A (en) Back junction solar cell and method of manufacturing the same
CN113380922A (en) Preparation method and selective emitter solar cell
CN111009588A (en) PERC battery and preparation method thereof
CN111403551A (en) Preparation method of high-efficiency monocrystalline silicon PERC solar cell
US5489555A (en) Method for forming a photoelectric conversion device
EP3576160A1 (en) Solar cell and preparation method thereof
CN215163230U (en) Patterned mask of single-sided or double-sided solar cell and solar cell

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees