[go: up one dir, main page]

JP3192546B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3192546B2
JP3192546B2 JP7769994A JP7769994A JP3192546B2 JP 3192546 B2 JP3192546 B2 JP 3192546B2 JP 7769994 A JP7769994 A JP 7769994A JP 7769994 A JP7769994 A JP 7769994A JP 3192546 B2 JP3192546 B2 JP 3192546B2
Authority
JP
Japan
Prior art keywords
silicon film
amorphous silicon
crystal
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7769994A
Other languages
English (en)
Other versions
JPH07283135A (ja
Inventor
直樹 牧田
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7769994A priority Critical patent/JP3192546B2/ja
Priority to TW084102422A priority patent/TW255988B/zh
Priority to US08/421,910 priority patent/US5619044A/en
Priority to CN95103967A priority patent/CN1051877C/zh
Priority to KR1019950009162A priority patent/KR100193144B1/ko
Publication of JPH07283135A publication Critical patent/JPH07283135A/ja
Priority to US08/777,029 priority patent/US5837569A/en
Application granted granted Critical
Publication of JP3192546B2 publication Critical patent/JP3192546B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁性基板上に、また
は基板上に形成した絶縁膜上に、ＴＦＴ（薄膜トランジ
スタ）の活性領域が形成された半導体装置およびその製
造方法に関し、特にアクティブマトリクス型液晶表示装
置等に利用できる半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】ガラス等の絶縁性基板上にＴＦＴを有す
る半導体装置としては、これらのＴＦＴを画素の駆動に
用いるアクティブマトリクス型液晶表示装置やイメージ
センサー等が知られている。これらの装置に用いられる
ＴＦＴの活性領域には、薄膜状のケイ素半導体を用いる
のが一般的であり、この薄膜状のケイ素半導体は、非晶
質ケイ素（ａ−Ｓｉ）半導体からなるものと結晶性を有
するケイ素半導体からなるものの２つに大別される。
【０００３】前者の非晶質ケイ素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられている。しかし、非
晶質ケイ素半導体では、導電性等の物性が結晶性を有す
るケイ素半導体に比べて劣るので、今後、より高速特性
を得るために、結晶性を有するケイ素半導体からなるＴ
ＦＴの作製方法の確立が強く求められていた。なお、後
者の結晶性を有するケイ素半導体としては、多結晶性ケ
イ素、微結晶性ケイ素、結晶成分を含む非晶質ケイ素、
結晶性と非結晶性の中間の状態を有するセミアモルファ
スケイ素等が知られている。
【０００４】上述した結晶性を有する薄膜状のケイ素半
導体を得る方法としては以下の３つが知られている。
【０００５】（１）成膜時に結晶性を有するケイ素半導
体膜を直接成膜する方法 （２）非晶質のケイ素半導体膜を成膜しておき、レーザ
光のエネルギーにより結晶性を有せしめる方法 （３）非晶質のケイ素半導体膜を成膜しておき、熱エネ
ルギーを加えることにより結晶性を有せしめる方法 しかし、これらの方法には以下のような問題点がある。
【０００６】（１）の方法による場合には、成膜工程と
結晶化とが同時に進行する。よって、大粒径の結晶性ケ
イ素を得るためにはケイ素膜を厚膜にすることが不可欠
であり、良好な半導体物性を有する膜を基板上に全面に
渡って均一に成膜することが技術上困難である。また、
成膜温度が６００℃以上と高いので、安価なガラス基板
が使用できないというコスト上の問題があった。
【０００７】（２）の方法による場合は、溶融固化過程
の結晶化現象を利用するので、小粒径ながら粒界が良好
に処理され、高品質な結晶性ケイ素膜が得られる。しか
し、現在最も一般的に使用されているエキシマレーザー
を例にとると、レーザー光の照射面積が小さいため、ス
ループットが低いという問題があり、また大面積基板の
全面を均一に処理するにはレーザーの安定性が充分では
ない。よって、次世代の技術という感が強い。
【０００８】（３）の方法による場合は、上記（１）お
よび（２）の方法と比較すると大面積に対応できるとい
う利点はあるが、結晶化に際して６００℃以上の高温で
数十時間にわたる加熱処理を必要とする。従って、安価
なガラス基板の使用とスループットの向上を考えると、
加熱温度を下げると共に短時間で結晶化させるという相
反する問題を同時に解決する必要がある。また、この方
法は固相結晶化現象を利用するので、結晶粒が基板面に
平行に拡がって数μｍの粒径を持つものも現れ、成長し
た結晶粒同士がぶつかり合って粒界が形成されるため、
その粒界はキャリアに対するトラップ準位として働くの
で、ＴＦＴの移動度を低下させる大きな原因となってい
る。
【０００９】そこで、このような様々な問題点を解決す
べく、上記（３）の方法において結晶化に必要な温度の
低温化と処理時間の短縮を両立させ、さらには粒界の影
響を最小限に抑えた結晶性ケイ素薄膜の作製方法が提案
されている（特願平５−２１８１５６）。
【００１０】この提案方法では、結晶成長の核としてニ
ッケルやパラジウム、さらには鉛等の不純物元素の極微
量（１×１０18ｃｍ-3程度）を非晶質ケイ素膜に導入す
ることにより、結晶化初期の核生成速度とその後の核成
長速度とが飛躍的に向上され、従来考えられなかった５
８０℃以下の温度において４時間程度の時間で十分な結
晶性が得られる。この成長メカニズムは、まず不純物元
素を核とした結晶核発生が早期に起こり、その後、その
不純物元素が触媒となって結晶成長を助長し、結晶化が
急激に進行するものと理解される。そういう意味から、
以後、これらの不純物元素を触媒元素と称する。
【００１１】この方法によれば、基板の一部に上記触媒
元素を選択的に導入することにより、レーザー結晶化と
同様に、同一基板内に選択的に結晶性ケイ素膜と非晶質
ケイ素膜とを形成することが可能となる。また、加熱処
理をさらに継続させると、選択的に触媒元素が導入され
て結晶化している部分から、その周辺部の非晶質部分
へ、横方向（基板面に平行な方向）に結晶成長部分が延
びる。以後、この横方向結晶成長部分をラテラル成長部
と称する。このラテラル成長部では、基板と平行に針状
または柱状の結晶が成長方向に沿って延びており、その
成長方向においては結晶粒界が存在しない。よって、こ
のラテラル成長部を利用してＴＦＴのチャネル部を形成
すると、高性能なＴＦＴが実現可能となる。
【００１２】このラテラル成長部を利用したＴＦＴの作
製工程を、図１４を参照しながら説明する。この図は、
ＴＦＴを基板上面から見た場合の平面図である。
【００１３】まず、基板全面に形成された非晶質ケイ素
膜上に、二酸化ケイ素等の絶縁性薄膜からなるマスクを
堆積する。そのマスクに触媒元素添加用の穴５００を開
けて、非晶質ケイ素膜に触媒元素を導入する。
【００１４】次に、約５５０℃の温度で４時間程度の加
熱処理を行う。すると、穴５００の下の触媒元素が添加
された非晶質ケイ素膜領域（触媒元素添加領域）が結晶
化し、それ以外の部分が非晶質ケイ素のままで残る。さ
らに８時間程度加熱処理を継続すると、触媒元素添加領
域を中心として成長方向５０１に横方向結晶成長が拡が
り、ラテラル成長部５０２が形成される。
【００１５】その後、このラテラル成長部５０２を利用
して、従来の方法に従ってＴＦＴを作製する。この際、
ラテラル成長部５０２に対してソース領域５０３、チャ
ネル領域５０４およびドレイン領域５０５を、図１４に
示すような配置で設けると、キャリアが移動する方向と
結晶成長方向５０１とが同一方向となる。よって、キャ
リアの移動方法に結晶粒界が存在しない高移動度ＴＦＴ
を実現することができる。
【００１６】このようにして作製したＴＦＴにおいて
は、Ｎチャネル型ＴＦＴで移動度８０〜１００ｃｍ2／
Ｖｓ、Ｐチャネル型ＴＦＴで移動度６０〜８０ｃｍ2／
Ｖｓが得られている。このＴＦＴを液晶表示装置に用い
ることにより、表示部、即ちアクティブマトリクス領域
のスイッチング素子以外に、Ｘデコーダー／ドライバー
やＹデコーダー／ドライバー等の周辺駆動回路を同一基
板上に同工程で作製することができる。
【００１７】
【発明が解決しようとする課題】図１５に、ディスプレ
ーからＣＰＵ、メモリーまでを含めた液晶表示装置の電
気光学システムのブロック図を示す。この図において、
一点鎖線内に示す領域が、上述の特願平５−２１８１５
６の技術を用いることによりガラスなどの１枚の基板上
に上記表示部を作製できる領域である。さらに、製品の
低コスト化、モジュールのコンパクト化、実装工程の簡
略化を図るためには、より高度な集積化を実現化する必
要があるが、図１５に示すように電気光学システム全て
を１枚の基板上に構成させるのが好ましい。
【００１８】しかし、ＣＰＵを構成する半導体素子は、
周辺駆動回路を構成する半導体素子に比べて、さらなる
高速動作を必要とする。よって、上述の特願平５−２１
８１５６の技術ではＴＦＴの移動度が不十分であり、ア
クティブマトリクス領域が形成されたアクティブマトリ
クス基板上にＣＰＵを形成することはできない。このた
め、現在は、単結晶シリコン基板を用いて形成されたＩ
Ｃチップをアクティブマトリクス基板に実装して対応し
ている。
【００１９】なお、ガラス等の透明絶縁性基板上に単結
晶シリコンに匹敵する程の高移動度を有する結晶性ケイ
素膜を作製することができれば、アクティブマトリクス
領域を駆動する周辺駆動回路の性能を格段に向上できる
だけでなく、１枚の基板上に、ディスプレーからＣＰ
Ｕ、メモリーまでを含めた液晶表示装置を形成し、さら
にイメージセンサー、タッチオペレーション等の機能を
付加することも可能となる。
【００２０】本発明は、このような従来技術の課題を解
決すべくなされたものであり、基板上に単結晶に匹敵す
る程の高移動度を有する結晶性ケイ素膜が形成された半
導体装置およびその製造方法を提供することを目的とす
る。
【００２１】
【課題を解決するための手段】本発明の半導体装置は、
絶縁性表面を有する基板上に、結晶性を有するケイ素膜
からなる活性領域が形成された半導体装置であって、該
活性領域は、第１の非晶質ケイ素膜に結晶化を助長する
触媒元素を導入して加熱することにより結晶成長させた
単結晶に近い結晶性を有する針状結晶または柱状結晶を
種結晶として、第２の非晶質ケイ素膜を結晶成長させた
ものからなり、そのことにより上記目的が達成される。
【００２２】本発明の半導体装置は、絶縁性表面を有す
る基板上に、結晶性を有するケイ素膜からなる活性領域
が形成された半導体装置であって、該活性領域は、第１
の非晶質ケイ素膜に結晶化を助長する触媒元素を導入し
て加熱することにより結晶成長させた針状結晶または柱
状結晶を種結晶として、第２の非晶質ケイ素膜を結晶成
長させたものからなり、該種結晶となる針状結晶または
柱状結晶の膜厚は、１００ｎｍ以下であることにより、
上記課題が達成される。
【００２３】上記第２の非晶質ケイ素膜は、レーザー光
照射または強光の照射により結晶成長されたものであっ
てもよい。
【００２４】上記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐ
ｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｐ、Ａｓお
よびＳｂから選択される一種または複数種類の元素とす
ることができる。
【００２５】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板上に、結晶性を有するケイ素膜からな
る活性領域が形成された半導体装置の製造方法であっ
て、基板上に第１の非晶質ケイ素膜を形成する工程と、
該第１の非晶質ケイ素膜を形成する工程の前または後に
おいて、該第１の非晶質ケイ素膜の結晶化を助長する触
媒元素を、該第１の非晶質ケイ素膜の一部に選択的に導
入する工程と、該第１の非晶質ケイ素膜を加熱により結
晶化させ、該触媒元素が選択的に導入された領域の周辺
部においては基板表面に対して概略平行な方向に結晶成
長を行わせる工程と、該基板表面に対して概略平行な方
向に結晶成長された領域の結晶性ケイ素膜上に絶縁性薄
膜を形成し、該絶縁性薄膜および該結晶性ケイ素膜を、
該結晶性ケイ素膜の結晶成長方向に沿った線状の境界を
持つよう部分的に除去する工程と、該結晶性ケイ素膜の
上に第２の非晶質ケイ素膜を形成する工程と、該第２の
非晶質ケイ素膜を、熱加熱、レーザー光照射または強光
の照射により結晶成長させる工程とを含み、そのことに
より上記目的が達成される。
【００２６】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板上に、結晶性を有するケイ素膜からな
る活性領域が形成された半導体装置の製造方法であっ
て、基板上に第１の非晶質ケイ素膜を形成する工程と、
該第１の非晶質ケイ素膜を形成する工程の前または後に
おいて、該第１の非晶質ケイ素膜の結晶化を助長する触
媒元素を、該第１の非晶質ケイ素膜の一部に選択的に導
入する工程と、該第１の非晶質ケイ素膜を加熱により結
晶化させ、該触媒元素が選択的に導入された領域の周辺
部においては基板表面に対して概略平行な方向に結晶成
長を行わせる工程と、該基板表面に対して概略平行な方
向に結晶成長された領域の結晶性ケイ素膜を、該結晶性
ケイ素膜の結晶成長方向に沿った線状に形成する工程
と、該結晶性ケイ素膜の上に第２の非晶質ケイ素膜を形
成する工程と、該第２の非晶質ケイ素膜を、熱加熱、レ
ーザー光照射または強光の照射により結晶成長させる工
程とを含み、そのことにより上記目的が達成される。
【００２７】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板上に、結晶性を有するケイ素膜からな
る活性領域が形成された半導体装置の製造方法であっ
て、基板上に第１の非晶質ケイ素膜を形成する工程と、
該第１の非晶質ケイ素膜を形成する工程の前または後に
おいて、該第１の非晶質ケイ素膜の結晶化を助長する触
媒元素を、該第１の非晶質ケイ素膜の一部に選択的に導
入する工程と、該第１の非晶質ケイ素膜を加熱により結
晶化させ、該触媒元素が選択的に導入された領域の周辺
部においては基板表面に対して概略平行な方向に結晶成
長を行わせる工程と、該基板表面に対して概略平行な方
向に結晶成長された領域の結晶性ケイ素膜上に絶縁性薄
膜を形成し、該絶縁性薄膜を該結晶性ケイ素膜の結晶成
長方向に沿った線状に除去する工程と、該結晶性ケイ素
膜の上に第２の非晶質ケイ素膜を形成する工程と、該第
２の非晶質ケイ素膜を、熱加熱、レーザー光照射または
強光の照射により結晶成長させる工程とを含み、そのこ
とにより上記目的が達成される。
【００２８】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板上に、結晶性を有するケイ素膜からな
る活性領域が形成された半導体装置の製造方法であっ
て、基板上に第１の非晶質ケイ素膜を形成する工程と、
該第１の非晶質ケイ素膜を線状に形成する工程と、該第
１の非晶質ケイ素膜を形成する工程の前または後におい
て、該第１の非晶質ケイ素膜の結晶化を助長する触媒元
素を、線状に形成された第１の非晶質ケイ素膜の一部に
選択的に導入する工程と、該第１の非晶質ケイ素膜を加
熱により結晶化させ、該触媒元素が選択的に導入された
領域から、該第１の非晶質ケイ素膜の線状パターンの方
向に沿って基板表面に対して概略平行な方向に結晶成長
を行わせる工程と、該基板表面に対して概略平行な方向
に結晶成長された結晶性ケイ素膜の上に第２の非晶質ケ
イ素膜を形成する工程と、該第２の非晶質ケイ素膜を、
熱加熱、レーザー光照射または強光の照射により結晶成
長させる工程とを含み、そのことにより上記目的が達成
される。
【００２９】上記第１の非晶質ケイ素膜を膜厚１００ｎ
ｍ以下に形成するのが好ましい。
【００３０】上記第１の非晶質ケイ素膜を結晶化してな
る線状の結晶性ケイ素の線幅を２００ｎｍ以下に形成す
るのが好ましい。
【００３１】上記絶縁性薄膜を線状に除去する際の線幅
を２００ｎｍ以下にするのが好ましい。
【００３２】上記触媒元素としては、Ｎｉ、Ｃｏ、Ｐ
ｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｐ、
ＡｓおよびＳｂから選択される一種または複数種類の元
素を用いることができる。上記針状結晶または柱状結晶
は、層厚方向には単一の結晶粒しか存在しないことが好
ましい。
【００３３】
【作用】絶縁性表面を有する基板上に形成された非晶質
ケイ素膜に触媒元素を導入して加熱することにより、触
媒元素を核とした針状結晶または柱状結晶状態で結晶成
長が行われる。ここで、絶縁性表面を有する基板とは、
ガラスなどの絶縁性基板のみならず、絶縁性の有無に拘
らず表面が絶縁性膜で覆われた基板を含む。上記針状結
晶または柱状結晶の１本ずつは、それぞれ良好な単結晶
であり、これらを種結晶として非晶質ケイ素膜を結晶成
長させると、単結晶に限りなく近い良好な結晶性ケイ素
膜を得ることができる。このように良好な結晶性を有す
る結晶性ケイ素膜を活性領域として半導体装置を作製す
ることにより、従来では得られなかった高移動度素子を
ガラスなどの絶縁性表面を有する基板上に作製すること
ができる。
【００３４】上記針状結晶または柱状結晶は、その成長
方向を軸として結晶方位が成長と共に回転しており、針
状結晶および柱状結晶一本の幅は１００ｎｍ程度であ
る。出発膜（非晶質ケイ素膜）の膜厚が１００ｎｍ以下
の場合には、結晶方位の回転が抑制されて一本の結晶の
幅が広くなるので、さらに良好な結晶性を示す。よっ
て、第１の非晶質膜の膜厚は、１００ｎｍ以下であるの
が好ましい。本発明者らの実験によると、出発非晶質ケ
イ素膜の膜厚を５０ｎｍとすれば、一本の針状結晶また
は柱状結晶の膜厚も５０ｎｍとなるので、針状結晶また
は柱状結晶の幅が１５０〜２００ｎｍに拡がることが確
認されている。
【００３５】上記針状結晶または柱状結晶を種結晶とし
て非晶質ケイ素膜を結晶化させる場合、熱加熱による処
理でも同様の効果が得られるが、レーザー光または強光
を照射して加熱することにより、種結晶の結晶性をその
まま反映した良好な結晶性ケイ素膜を得ることができ
る。
【００３６】上記触媒元素としては、Ｎｉを用いた場合
に最も顕著な効果を得ることができるが、その他、Ｃ
ｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ、
ＡｓおよびＳｂを用いることができる。これらの触媒元
素から選択される一種または複数種類の元素であれば、
微量（１×１０18ｃｍ-3程度）でも結晶化助長の効果を
有するので、半導体素子に悪影響を及ぼすおそれがな
い。
【００３７】このような半導体装置の製造において、第
１の方法では、第１の非晶質ケイ素膜の結晶化を助長す
る触媒元素を選択的に導入して、第１の非晶質ケイ素膜
を加熱により結晶化させると、触媒元素が選択的に導入
された領域の周辺部においては基板表面に対して概略平
行な方向に結晶成長が行われて、針状結晶または柱状結
晶が得られる。この針状結晶または柱状結晶上に絶縁性
薄膜を形成し、絶縁性薄膜および結晶性ケイ素膜を結晶
性ケイ素膜の結晶成長方向に沿った線状の境界を持つよ
う部分的に除去して、その上に第２の非晶質ケイ素膜を
形成する。その後、第２の非晶質ケイ素膜を、熱加熱、
レーザー光照射または強光の照射により結晶成長させる
と、針状結晶または柱状結晶を種結晶とした結晶成長が
起こり、単結晶に限りなく近い良好な結晶性ケイ素膜を
得ることができる。
【００３８】第２の方法では、上記基板表面に対して概
略平行な方向に結晶成長された針状結晶または柱状結晶
を結晶成長方向に沿った線状に形成し、その上に第２の
非晶質ケイ素膜を形成する。その後、第２の非晶質ケイ
素膜を、熱加熱、レーザー光照射または強光の照射によ
り、針状結晶または柱状結晶を種結晶として結晶成長さ
せる。上記線状の結晶性ケイ素の線幅は、種結晶となる
針状結晶または柱状結晶の幅と同程度以下、具体的には
２００ｎｍ以下に形成するのが好ましい。
【００３９】第３の方法では、上記針状結晶または柱状
結晶上に形成された絶縁性薄膜を、結晶性ケイ素膜の結
晶成長方向に沿った線状に除去し、その上に第２の非晶
質ケイ素膜を形成する。その後、第２の非晶質ケイ素膜
を、熱加熱、レーザー光照射または強光の照射により、
針状結晶または柱状結晶を種結晶として結晶成長させ
る。上記絶縁性薄膜を線状に除去する際の線幅は、種結
晶となる針状結晶または柱状結晶の幅と同程度以下、具
体的には２００ｎｍ以下に形成するのが好ましい。
【００４０】第４の方法では、基板上に第１の非晶質ケ
イ素膜を線状に形成し、その一部に第１の非晶質ケイ素
膜の結晶化を助長する触媒元素を選択的に導入する。こ
の第１の非晶質ケイ素膜を加熱により結晶化させると、
該触媒元素が選択的に導入された領域から、該第１の非
晶質ケイ素膜の線状パターンの方向に沿って基板表面に
対して概略平行な方向に結晶成長が行われ、針状結晶ま
たは柱状結晶が得られる。この針状結晶または柱状結晶
の上に第２の非晶質ケイ素膜を形成し、熱加熱、レーザ
ー光照射または強光の照射により、針状結晶または柱状
結晶を種結晶として結晶成長させる。上記第１の非晶質
ケイ素膜を結晶化して得られる線状の結晶性ケイ素の線
幅は、結晶粒界の存在しない単結晶状態とするために
は、２００ｎｍ以下に形成するのが好ましい。
【００４１】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。尚、以下の実施例で得られるＴＦＴ
は、アクティブマトリクス型液晶表示装置のドライバー
回路や画素部分は勿論のこと、同一基板上にＣＰＵが構
成された素子にも使用することができる。また、これら
ＴＦＴの応用範囲としては、液晶表示装置のみでなく、
一般に薄膜集積回路と称される半導体装置全てに利用す
ることができる。
【００４２】（実施例１）本実施例では、ガラス基板上
に形成されたＮ型ＴＦＴに本発明を利用した場合につい
て説明する。
【００４３】図１は、結晶性ケイ素膜の作製工程の概要
を示す平面図である。図２は図１のＡ−Ａ’線断面図、
図３は図１のＢ−Ｂ’線断面図であり、図２（Ａ）→図
２（Ｄ）→図３（Ｅ）→図３（Ｉ）の順に従って工程が
進行する。図４は、図３（Ｉ）の後に行う工程を示す断
面図である。
【００４４】図４（Ｍ）に、本実施例のＴＦＴの断面図
を示す。このＴＦＴにおいては、ガラス基板１０１上
に、基板からの不純物の拡散を防止する為に、酸化ケイ
素からなる下地膜１０２が形成され、その上に、ソース
／ドレイン領域１１６、１１７およびチャネル領域を有
する結晶性ケイ素からなる活性領域１１２が形成され、
その上に酸化ケイ素からなるゲート絶縁膜１１３が形成
されている。
【００４５】ゲート絶縁膜１１３の上にチャネル領域と
対向するように、例えばアルミニウム膜からなるゲート
電極１１４が形成され、その表面にゲート電極１１４を
陽極酸化してなる酸化物層１１５が形成されている。酸
化物層１１５の上を覆って、酸化ケイ素または窒化ケイ
素からなる層間絶縁膜１１８が形成され、さらにその上
に金属材料、例えば窒化チタンとアルミニウムとの多層
膜からなるＴＦＴの電極・配線１１９、１２０が形成さ
れてている。この電極・配線１１９、１２０は、ゲート
絶縁膜１１３および層間絶縁膜１１８に形成されたコン
タクトホールを介してソース／ドレイン領域１１６、１
１７と電気的に接続されている。
【００４６】この構成のＴＦＴは、以下のようにして作
製することができる。まず、図１〜図３を用いて、ＴＦ
Ｔの活性領域を構成する結晶性ケイ素膜の作製工程まで
を説明する。
【００４７】図２（Ａ）に示すように、ガラス基板１０
１上に、例えばスパッタリング法により厚さ２００ｎｍ
程度の酸化ケイ素からなる下地膜１０２を形成する。そ
の上に、例えば減圧ＣＶＤ法またはプラズマＣＶＤ法に
より８０ｎｍの第１の真性（Ｉ型）非晶質ケイ素膜１０
３を成膜する。非晶質ケイ素膜１０３の厚さとしては、
２５〜１００ｎｍの範囲であればよい。
【００４８】次に、厚さ５０ｎｍ程度の酸化ケイ素膜ま
たは窒化ケイ素膜等の絶縁性薄膜によりマスク１０４を
形成し、これを選択的に除去して触媒元素注入窓１０５
を開ける。この状態を基板上面から見ると、図１に示す
触媒元素注入窓１０５を通して、図２（Ａ）に示すよう
に第１の非晶質ケイ素膜１０３が露呈され、他の部分は
マスクされた状態となっている。
【００４９】その後、図２（Ｂ）に示すように、例えば
酢酸ニッケルまたは硝酸ニッケル等のニッケル塩の水溶
液１０６を基板全面に塗布し、スピンナーにて均一に乾
燥させる。この水溶液中のニッケル濃度は５０〜２００
ｐｐｍが適当であり、好ましくは１００ｐｐｍである。
このとき、触媒元素注入窓１０５の形成された非晶質ケ
イ素膜１０３部分には、水溶液１０６のＮｉイオンが接
触しているため、ニッケル微量添加（１×１０18ｃｍ-3
程度）が選択的に行われる。
【００５０】次に、これを水素還元雰囲気下（好ましく
は水素の分圧が０．１〜１気圧）または不活性雰囲気下
（大気圧）、加熱温度５２０〜５８０℃で数時間〜数十
時間、例えば５５０℃で１６時間アニールして結晶化さ
せる。この際、ニッケル微量添加が選択的に行われた非
晶質ケイ素膜１０３部分（窓１０５の部分）において
は、基板１０１に対して垂直方向に第１の非晶質ケイ素
膜１０３の結晶化が起こり、結晶性ケイ素膜１０３ａが
形成される。また、窓１０５の部分の周辺領域では、図
２（Ｃ）の矢印１０７に示すように、非晶質ケイ素膜１
０３部分（窓１０５の部分）から横方向（基板１０１と
平行な方向）に結晶成長が起こり、横方向に結晶成長し
た結晶性ケイ素膜１０３ｂが形成される。それ以外の領
域では、非晶質ケイ素膜はそのまま非晶質ケイ素膜１０
３ｃとして残される。なお、上述した結晶成長に際し、
矢印１０７で示される基板と平行な方向の結晶成長の距
離は、８０μｍ程度である。
【００５１】その後、図２（Ｄ）に示すように、マスク
１０４を除去する。ここで、図２（Ｃ）または図２
（Ｄ）は、図１においてＡ−Ａ′で切断した断面に対応
する。
【００５２】上記横方向に結晶成長した結晶性ケイ素膜
１０３ｂの結晶成長先端部分の拡大平面図を図１の下側
に示す。この結晶性ケイ素膜１０３ｂは、針状結晶また
は柱状結晶で構成されており、結晶成長方向に沿ってこ
れらの結晶が整然と並んでいる。膜面上側から見た一本
の針状結晶または柱状結晶の幅は、８０〜１００ｎｍで
ある。これは、出発非晶質ケイ素膜１０３の膜厚を８０
ｎｍとした場合であり、出発非晶質ケイ素膜１０３の膜
厚を５０ｎｍとすれば、一本の針状結晶または柱状結晶
の幅は１５０〜２００ｎｍに拡がる。また、上記結晶性
ケイ素膜１０３ｂを図１のＢ−Ｂ’線断面から眺める
と、図３（Ｅ）に示すように、膜厚方向には単一の結晶
粒しか存在しない。
【００５３】引き続いて、図３（Ｆ）に示すように、結
晶性ケイ素膜１０３ａ、１０３ｂ領域および非晶質ケイ
素膜１０３ｃ領域を有するケイ素膜１０３上に、膜厚１
０〜１００ｎｍ、例えば２０ｎｍの酸化ケイ素膜または
窒化ケイ素膜などの絶縁性薄膜１０８を設ける。
【００５４】次に、図３（Ｇ）に示すように、横方向に
成長された結晶性ケイ素膜１０３ｂの結晶成長方向１０
７（例えば図１のＡ−Ａ’線の方向）に沿った線状の境
界を持つよう絶縁性薄膜１０８と結晶性ケイ素膜１０３
ｂとを部分的に、例えばエッチングにより除去する。結
晶性ケイ素膜１０３ｂは、エッチングされたラインに沿
って、その側面が露呈した状態となる。ここで、露呈し
た結晶性ケイ素膜１０３ｂの側面部の結晶１０９は、一
本の針状結晶または柱状結晶の側面部であり、結晶粒界
がほとんど存在せず、非常に単結晶に近い状態を示す。
【００５５】次に、図３（Ｈ）に示すように、例えば減
圧ＣＶＤ法またはプラズマＣＶＤ法により、厚さ１００
ｎｍ程度の第２の非晶質ケイ素膜１１０を成膜し、これ
にレーザー光１１１を照射する。非晶質ケイ素膜１１０
の厚み範囲としては、５０〜２００ｎｍであればよい。
レーザー照射により、第２の非晶質ケイ素膜１１０は、
針状結晶または柱状結晶１０９を種結晶として結晶化さ
れて結晶性ケイ素膜１１０となる。ここでは、レーザー
光１１１としてＫｒＦエキシマレーザー（波長２４８ｎ
ｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザー
を用いてもよい。照射条件はエネルギー密度２００〜４
００ｍＪ／ｃｍ2、例えば３００ｍＪ／ｃｍ2として一カ
所につき数ショット照射した。照射時に、基板を２００
〜４００℃に加熱すると、さらに効果を増大させること
ができる。
【００５６】その後、図３（Ｉ）に示すように、ＴＦＴ
の活性領域（素子領域）１１２となる結晶性ケイ素膜１
１０部分を残してそれ以外の領域をエッチング除去し、
素子間分離を行う。以上により得られた結晶性ケイ素膜
領域１１２は、単結晶シリコンに極めて近い良好な結晶
性を示し、ガラス基板上に形成される結晶性ケイ素膜と
しては、過去に全く例が無いような高品質な結晶性ケイ
素膜を得ることができる。
【００５７】このようにして得られた結晶性ケイ素膜を
用いてＮ型ＴＦＴを作製する工程について、図４を参照
しながら説明する。
【００５８】まず、図４（Ｊ）に示すように、活性領域
となる結晶性ケイ素膜１１２を覆うように厚さ２０〜１
５０ｎｍ、例えば１００ｎｍの酸化ケイ素膜からなるゲ
ート絶縁膜１１３を成膜する。このゲート絶縁膜１１３
の形成は、ここではＴＥＯＳを原料として、ＲＦプラズ
マＣＶＤ法により、酸素と共に基板温度１５０〜６００
℃、好ましくは３００〜４５０℃で分解・堆積した。他
の方法として、ＴＥＯＳを原料として、減圧プラズマＣ
ＶＤ法または常圧ＣＶＤ法により、オゾンガスと共に基
板温度３５０〜６００℃、好ましくは４００〜５５０℃
で形成してもよい。
【００５９】成膜後、ゲート絶縁膜１１３自身のバルク
特性、および結晶性ケイ素膜とゲート絶縁膜との界面特
性を向上させるために、不活性ガス雰囲気下で４００〜
６００℃で３０〜６０分のアニールを行った。
【００６０】引き続いて、スパッタリング法により厚さ
４００〜８００ｎｍ、例えば６００ｎｍのアルミニウム
を成膜する。このアルミニウム膜を図４（Ｋ）に示すよ
うにパターニングしてゲート電極１１４を形成し、さら
にその表面を陽極酸化して表面に酸化物層１１５を形成
する。この陽極酸化は、酒石酸が１〜５％含まれたエチ
レングリコール溶液中で行い、最初一定電流で２２０Ｖ
まで電圧を上げ、その状態で１時間保持することにより
反応を終了させた。得られた酸化物層１１５の厚さは２
００ｎｍであった。ここで、酸化物層１１５の厚みは、
後のイオンドーピング工程でオフセットゲート領域を形
成するので、オフセットゲート領域の長さをこの陽極酸
化工程で決めることができる。また、この酸化物層１１
５を形成することにより、後の工程でゲート電極１１４
を構成するアルミニウム膜にヒロックが発生することを
防止することができる。
【００６１】続いて、イオンドーピング法により、ゲー
ト電極１１４とその周囲の酸化物層１１５をマスクとし
て、活性領域１１２に不純物（リン）を注入する。ドー
ピングガスとして、フォスフィン（ＰＨ3）を用い、加
速電圧を６０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ
量は１×１０15〜８×１０15ｃｍ-2、例えば２×１０15
ｃｍ-2とする。この工程により、不純物が注入された領
域１１６と１１７とは、後にＴＦＴのソース／ドレイン
領域となり、ゲート電極１１４と酸化物層１１５とによ
りマスクされて不純物が注入されない領域は、後にＴＦ
Ｔのチャネル領域となる。
【００６２】その後、図４（Ｌ）に示すように、レーザ
ー光の照射によりアニールを行ってイオン注入した不純
物の活性化を行うと同時に、上記の不純物導入工程で結
晶性が劣化した部分の結晶性を改善させる。ここでは、
レーザー光としてＸｅＣｌエキシマレーザー（波長３０
８ｎｍ、パルス幅４０ｎｓｅｃ）を用いて照射した。レ
ーザー光の照射条件は、エネルギー密度が１５０〜４０
０ｍＪ／ｃｍ2、好ましくは２００〜２５０ｍＪ／ｃｍ2
である。このようにして形成されたＮ型不純物（リン）
領域１１６、１１７のシート抵抗は２００〜８００Ω／
□であった。なお、他のレーザーを用いてもよい。
【００６３】続いて、図４（Ｍ）に示すように、厚さ６
０００オングストローム程度の酸化ケイ素膜または窒化
ケイ素膜からなる層間絶縁膜１１８を、例えばプラズマ
ＣＶＤ法により形成する。ここで、酸化ケイ素膜を形成
する場合には、ＴＥＯＳを原料として使用し、酸素と共
にＲＦプラズマＣＶＤ法により分解・堆積する方法、も
しくはＴＥＯＳを原料として使用し、オゾンガスと共に
減圧プラズマＣＶＤ法または常圧ＣＶＤ法により分解・
堆積する方法により形成すると、段差被覆性に優れた良
好な層間絶縁膜が得られる。また、窒化ケイ素膜を形成
する場合には、ＳｉＨ4とＮＨ3とを原料ガスとしてプラ
ズマＣＶＤ法により成膜すると、活性領域とゲート絶縁
膜との界面へ水素を供給でき、結晶性ケイ素膜中の不対
結合手を低減する効果があり、ＴＦＴ特性を向上させる
ことができる。
【００６４】次に、層間絶縁膜１１８にコンタクトホー
ルを形成して、金属材料、例えば窒化チタンとアルミニ
ウムとの多層膜によってＴＦＴの電極・配線１１９、１
２０を形成し、ソース／ドレイン領域１１６１１６、１
１７と接続させる。上記多層膜は、窒化チタン膜上にア
ルミニウム膜が存在する構成であり、窒化チタン膜は半
導体層へのアルミニウムの拡散を防止する役割を果た
す。以下の実施例でも同様である。
【００６５】最後に、１気圧の水素雰囲気で３５０℃、
３０分のアニールを行い、ＴＦＴを完成させる。
【００６６】得られたＴＦＴは、アクティブマトリクス
型液晶表示装置の周辺ドライバー回路や画素部分のスイ
ッチング素子、またはＣＰＵが構成された薄膜集積回路
に使用することができる。画素電極のスイッチング素子
として用いる場合には、電極１１９または１２０をＩＴ
Ｏ等の透明導電膜からなる画素電極に接続し、もう一方
の電極から信号を入力する構成とする。また、ＣＰＵ等
の薄膜集積回路に用いる場合には、ゲート電極１１４上
にもコンタクトホールを形成し、必要とする配線を形成
してゲート電極１１４と接続させる構成とする。
【００６７】このようにして得られたＮ型ＴＦＴにおい
ては、活性領域１１２が単結晶シリコンに極めて近い良
好な結晶性を有する結晶性ケイ素膜からなるので、２０
０〜３００ｃｍ2／Ｖｓという非常に高い電界効果移動
度を示した。
【００６８】（実施例２）本実施例では、ガラス基板上
に形成されたＮ型ＴＦＴとＰ型ＴＦＴとを相補型に構成
したＣＭＯＳ構造の回路に本発明を利用した場合につい
て説明する。
【００６９】図５は、結晶性ケイ素膜の作製工程の概要
を示す平面図である。図６は図５のＣ−Ｃ’線断面図、
図７は図５のＤ−Ｄ’線断面図であり、図６（Ａ）→図
６（Ｄ）→図７（Ｅ）→図７（Ｉ）の順に従って工程が
進行する。図８は、ＣＭＯＳ構造の回路の作製工程を示
す断面図であり、（Ｊ）→（Ｍ）の順に従って工程が進
行する。
【００７０】図８（Ｍ）に、本実施例のＣＭＯＳ構造の
回路の断面図を示す。この回路においては、ガラス基板
２０１上に、基板からの不純物の拡散を防止する為に、
酸化ケイ素からなる下地膜２０２が形成されている。そ
の上には、ソース／ドレイン領域２１７、２１８および
チャネル領域を有する結晶性ケイ素からなるＮ型ＴＦＴ
の活性領域２１２と、ソース／ドレイン領域２１９、２
２０およびチャネル領域を有する結晶性ケイ素からなる
Ｐ型ＴＦＴの活性領域２１３とが形成されている。
【００７１】活性領域２１２と２１３が形成さられた基
板２０１の上には、酸化ケイ素からなるゲート絶縁膜２
１４が形成され、各ＴＦＴのチャネル領域と対向するよ
うにアルミニウム膜からなるゲート電極２１５、２１６
が形成されている。その上を覆って、酸化ケイ素からな
る層間絶縁膜２２１が形成され、さらにその上に、金属
材料、例えば窒化チタンとアルミニウムの多層膜からな
るＴＦＴの電極・配線２２２、２２３、２２４が形成さ
れている。この電極・配線２２２、２２３、２２４は、
ゲート絶縁膜２１４および層間絶縁膜２２１に形成され
たコンタクトホールを介してソース／ドレイン領域２１
７、２１８、２１９、２２０と電気的に接続されてい
る。
【００７２】このＣＭＯＳ構造回路は、以下のようにし
て作製することができる。まず、図５〜図７を用いて、
ＴＦＴの活性領域を構成する結晶性ケイ素膜の作製工程
までを説明する。
【００７３】図６（Ａ）に示すように、ガラス基板２０
１上に、例えばスパッタリング法により厚さ１００ｎｍ
程度の酸化ケイ素からなる下地膜２０２を形成する。そ
の上に、減圧ＣＶＤ法により、厚さ２５〜１００ｎｍ、
例えば５０ｎｍの第１の真性（Ｉ型）非晶質ケイ素膜２
０３を成膜する。
【００７４】次に、厚さ５０ｎｍ程度の酸化ケイ素膜ま
たは窒化ケイ素膜等の絶縁性薄膜によりマスク２０４を
形成し、これを選択的に除去して触媒元素注入窓２０５
を開ける。この状態を基板上面から見ると、図５に示す
触媒元素注入窓２０５を通して、図６（Ａ）に示すよう
に第１の非晶質ケイ素膜２０３が露呈され、他の部分は
マスクされた状態となっている。
【００７５】その後、図６（Ｂ）に示すように、例えば
スパッタリング法により厚さ２ｎｍのケイ化ニッケル膜
２０６（ＮｉＳｉX、０．４≦Ｘ≦２．５、例えば２．
０）を成膜する。ケイ化ニッケル膜２０６の厚み範囲と
しては、０．５〜２０ｎｍが適当である。この成膜によ
り、触媒元素注入窓２０５の形成された非晶質ケイ素膜
２０３部分にニッケル微量添加（１×１０18ｃｍ-3程
度）が選択的に行われる。これを水素還元雰囲気下また
は不活性雰囲気下、例えば加熱温度５５０℃で１６時間
アニールして結晶化させる。
【００７６】この際、ニッケル微量添加が選択的に行わ
れた非晶質ケイ素膜２０３部分（窓２０５の部分）にお
いては、基板２０１に対して垂直方向に第１の非晶質ケ
イ素膜２０３の結晶化が起こり、結晶性ケイ素膜２０３
ａが形成される。また、非晶質ケイ素膜２０３部分（窓
２０５の部分）の周辺領域では、図６（Ｃ）の矢印２０
７に示すように、結晶性ケイ素膜２０３ａから横方向
（基板２０１と平行な方向）に結晶成長が起こり、横方
向に結晶成長した結晶性ケイ素膜２０３ｂが形成され
る。それ以外の領域では、非晶質ケイ素膜はそのまま非
晶質ケイ素膜２０３ｃとして残される。上記結晶成長に
際し、矢印２０７で示される基板と平行な方向の結晶成
長の距離は、８０μｍ程度である。その後、図６（Ｄ）
に示すように、マスク２０４を除去する。ここで、図６
（Ｃ）および図６（Ｄ）は、図５においてＣ−Ｃ′で切
断した断面に対応する。
【００７７】上記横方向に結晶成長した結晶性ケイ素膜
２０３ｂは、実施例１と同様に針状結晶または柱状結晶
で構成されており、結晶成長方向に沿ってこれらの結晶
が整然と並んでいる。膜面上側から見た一本の針状結晶
または柱状結晶の幅は、１５０〜２００ｎｍである。こ
れは、出発非晶質ケイ素膜の膜厚を８０ｎｍとした場合
である。この結晶性ケイ素膜２０３ｂを、図５のＤ−
Ｄ’線断面から眺めると、図７（Ｅ）に示すように、膜
厚方向には単一の結晶粒しか存在しない。
【００７８】引き続いて、図７（Ｆ）に示すように、横
方向に成長された結晶性ケイ素膜２０３ｂを、その結晶
成長方向に沿った線状にパターニングし、後に種結晶と
して用いられる島状の結晶性ケイ素膜２０９を形成す
る。この島状の結晶性ケイ素膜２０９を基板上面から見
ると、図５に示すような配置となっている。この時、線
状パターンの線幅Ｘを針状結晶または柱状結晶の結晶幅
と同程度以下、具体的には２００ｎｍ以下にすると、島
状の結晶性ケイ素膜２０９に結晶粒界が存在しないか、
あるいは１つだけ存在する状態となって、単結晶に近い
良好な結晶性を得ることができる。また、線状パターン
の線幅Ｘを２００ｎｍ以上にした場合、島状の結晶性ケ
イ素２０９の中に２本以上の針状結晶または柱状結晶が
並ぶことになるが、その両端の部分は各々一本の針状結
晶または柱状結晶により構成されているので、これを種
結晶としてＤ−Ｄ’線方向へ結晶成長させる場合には、
素子領域として用いてもとりわけ問題は生じない。この
実施例では、線状パターンの線幅Ｘを２００ｎｍとして
島状の結晶性ケイ素膜２０９を形成した。
【００７９】次に、図７（Ｇ）に示すように、例えば減
圧ＣＶＤ法により厚さ１００ｎｍ程度の第２の非晶質ケ
イ素膜２１０を成膜する。この非晶質ケイ素膜２１０の
厚み範囲は、５０〜２００ｎｍが適当である。
【００８０】次に、図７（Ｈ）に示すようにレーザー光
２１１を照射する。これにより第２の非晶質ケイ素膜２
１０は、島状の結晶性ケイ素（針状結晶または柱状結
晶）２０９を種結晶として結晶化されて結晶性ケイ素膜
２１０となる。ここではレーザー光２１１としてＸｅＣ
ｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎ
ｓｅｃ）を用いた。レーザー光の照射条件としては、照
射時に基板温度を２００〜４５０℃に加熱し、エネルギ
ー密度を２００〜４００ｍＪ／ｃｍ2にして照射を行っ
た。
【００８１】その後、図７（Ｉ）に示すように、ＴＦＴ
の活性領域（素子領域）２１２、２１３となる結晶性ケ
イ素膜２１０を残してそれ以外の領域をエッチング除去
し、素子間分離を行う。以上により得られた結晶性ケイ
素膜領域２１２、２１３は、単結晶シリコンに極めて近
い良好な結晶性を示し、高品質な結晶性ケイ素膜を得る
ことができる。
【００８２】このようにして得られた結晶性ケイ素膜を
用いてＮ型ＴＦＴとＰ型ＴＦＴとを相補型に構成したＣ
ＭＯＳ構造の回路を作製する工程について、図８を参照
しながら説明する。
【００８３】まず、図８（Ｊ）に示すように、活性領域
となる結晶性ケイ素膜２１２、２１３を覆うように厚さ
１００ｎｍの酸化ケイ素膜からなるゲート絶縁膜２１４
を成膜する。ここでは、スパッタリング法によりゲート
絶縁膜２１４を形成した。また、ターゲットとしては酸
化ケイ素を用い、基板を３５０℃に加熱し、スパッタリ
ング雰囲気は酸素とアルゴンとを用い、アルゴン／酸素
＝０．１以下とした。基板温度の範囲は２００〜４００
℃が適当であり、アルゴン／酸素の範囲は０〜０．５が
適当である。
【００８４】引き続いて、例えばスパッタリング法によ
り厚さ６００ｎｍのアルミニウム膜を成膜する。アルミ
ニウム膜の厚み範囲は４００〜８００ｎｍが適当であ
る。このアルミニウム膜を図８（Ｋ）に示すようにパタ
ーニングしてゲート電極２１５、２１６を形成した。
【００８５】続いて、例えばイオンドーピング法によ
り、ゲート電極２１５、２１６をマスクとして、活性領
域２１２に不純物（リン）を、また、活性領域２１３に
不純物（ホウ素）を注入する。ドーピングガスとして、
フォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ6）を用
い、前者は加速電圧を６０〜９０ｋｅＶ、例えば８０ｋ
ｅＶとし、後者は加速電圧を４０〜８０ｋｅＶ、例えば
６５ｋｅＶとする。ドーズ量は１×１０15〜８×１０15
ｃｍ-2、例えばリンを２×１０15ｃｍ-2、ホウ素を５×
１０15ｃｍ-2とする。この工程により、不純物が注入さ
れた領域２１７、２１８、２１９、２２０は、後にＴＦ
Ｔのソース／ドレイン領域となり、ゲート電極２１５、
２１６によりマスクされて不純物が注入されない領域
は、後にＴＦＴのチャネル領域となる。上記ドーピング
に際しては、ドーピングが不要な領域をフォトレジスト
で覆うことにより、それぞれの元素を選択的にドーピン
グすることができる。この結果、Ｎ型の不純物領域２１
７、２１８と、Ｐ型の不純物領域領域２１９、２２０と
が形成され、図８（Ｍ）に示すように、Ｎチャネル型Ｔ
ＦＴとＰチャネル型ＴＦＴとを形成することができる。
【００８６】その後、図８（Ｌ）に示すように、レーザ
ー光の照射によりアニールを行ってイオン注入した不純
物の活性化を行う。ここではレーザー光としてＫｒＦエ
キシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用い、照射条件はエネルギー密度２５０ｍＪ／ｃ
ｍ2として一カ所につき数ショット照射した。
【００８７】続いて、図８（Ｍ）に示すように、例えば
プラズマＣＶＤ法により厚さ６００ｎｍ程度の酸化ケイ
素膜からなる層間絶縁膜２２１を形成する。これにコン
タクトホールを形成して、金属材料、例えば窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極・配線２
２２、２２３、２２４を形成し、ソース／ドレイン領域
２１７、２１８、２１９、２２０と接続させる。最後に
水素プラズマ雰囲気で３５０℃、３０分のアニールを行
い、ＴＦＴを完成させる。
【００８８】このようにして得られたＣＭＯＳ構造の回
路において、Ｎ型ＴＦＴの電界効果移動度は２００〜３
００ｃｍ2／Ｖｓ、Ｐ型ＴＦＴの電界効果移動度は１５
０〜２３０ｃｍ2／Ｖｓという非常に高い値を示した。
【００８９】（実施例３）本実施例では、実施例１およ
び２と異なる方法を用いて結晶性ケイ素膜を作製した。
図９は、本実施例における結晶性ケイ素膜の作製工程の
概要を示す平面図である。図１０は図９のＦ−Ｆ’線断
面図であり、図１０（Ｅ）→図１０（Ｉ）の順に従って
工程が進行する。
【００９０】まず、実施例１の図２または実施例２の図
６に示した工程と同様にして、ガラス基板３０１上に横
方向に結晶成長した結晶性ケイ素膜３０３ｂを形成す
る。図９において、３０５は選択的にニッケル微量添加
が行われた領域を示し、この領域では縦方向（基板３０
１に垂直な方向）に結晶性ケイ素膜３０３ａが形成され
る。また、領域３０５の周辺領域では、矢印３０７に示
すように、領域３０５から横方向（基板３０１と平行な
方向）に結晶成長が起こり、横方向に結晶成長した結晶
性ケイ素膜３０３ｂが形成される。それ以外の領域で
は、非晶質ケイ素膜はそのまま非晶質ケイ素膜として残
される。図９においてＥ−Ｅ’線で切断した断面は、図
２の（Ｃ）、（Ｄ）および図６の（Ｃ）、（Ｄ）に対応
する。
【００９１】上記横方向に結晶成長した結晶性ケイ素膜
３０３ｂは、針状結晶または柱状結晶で構成されてお
り、結晶成長方向に沿ってこれらの結晶が整然と並んで
いる。この結晶性ケイ素膜３０３ｂを、図９のＦ−Ｆ’
線断面から眺めると、図１０（Ｅ）に示すように、膜厚
方向には単一の結晶粒しか存在しない。
【００９２】引き続いて、図１０（Ｆ）に示すように、
結晶性ケイ素膜３０３ａ、３０３ｂ領域および非晶質ケ
イ素膜領域を有するケイ素膜３０３上に、膜厚１０〜１
００ｎｍ、例えば２０ｎｍの酸化ケイ素膜などの絶縁性
薄膜３０８を設ける。続いて、横方向に成長された結晶
性ケイ素膜３０３ｂの結晶成長方向３０７に沿った線状
に酸化ケイ素膜３０８を部分的に除去する。この状態を
基板上方から見ると、図９に示すように、絶縁性薄膜３
０８に設けられたスリット状窓３０９を通して結晶性ケ
イ素膜３０３ｂが露呈した状態となる。この時、スリッ
ト状窓３０９の幅Ｘ’を針状結晶または柱状結晶の結晶
幅と同程度以下、具体的には２００ｎｍ以下にすると、
スリット状窓３０９を通して露呈している結晶性ケイ素
膜３０３ｂの中には結晶粒界が存在しないか、あるいは
１つだけ存在する状態となって、種結晶として良好な結
晶性を得ることができる。スリット状窓の幅Ｘ’を２０
０ｎｍ以上にした場合、スリット状窓３０９を通して露
呈している結晶性ケイ素膜３０３ｂの中に２本以上の針
状結晶または柱状結晶が並ぶことになるが、その両端の
部分は各々一本の針状結晶または柱状結晶により構成さ
れているので、これを種結晶としてＦ−Ｆ’線方向へ結
晶成長させる場合には、素子領域として用いてもとりわ
け問題は生じない。この実施例では、スリット状窓の幅
Ｘ’を５００ｎｍとして、絶縁性薄膜３０８にスリット
状窓３０９を開口した。
【００９３】次に、図１０（Ｇ）に示すように、例えば
減圧ＣＶＤ法により厚さ５０ｎｍ程度の第２の非晶質ケ
イ素膜３１０を成膜し、窒素等の不活性ガス雰囲気中、
５５０〜６００℃で数十時間の熱処理を行う。これによ
り第２の非晶質ケイ素膜３１０は、スリット状窓３０９
を通して露呈している、針状結晶または柱状結晶の結晶
性ケイ素膜３０３ｂ部分を種結晶として結晶化されて結
晶性ケイ素膜３１０となる。この時、図１０（Ｈ）に示
すように、スリット状窓３０９の上部においては、その
下の横方向結晶性ケイ素膜３０３ｂの結晶性を反映して
結晶粒界Ｔが現れるが、スリット状窓３０９の両端から
は結晶粒界の無い結晶性ケイ素膜３１０が形成される。
【００９４】その後、図１０（Ｉ）に示すように、ＴＦ
Ｔの活性領域（素子領域）３１２となる部分を残して結
晶性ケイ素膜３１０をパターニングし、それ以外の領域
をエッチング除去して素子間分離を行う。以上により得
られた結晶性ケイ素膜領域３１２は、単結晶シリコンに
極めて近い良好な結晶性を示し、ガラス基板上に形成さ
れる結晶性ケイ素膜としては、極めて高品質な結晶性ケ
イ素膜を得ることができる。
【００９５】このようにして得られた結晶性ケイ素膜領
域３１２をＴＦＴの活性領域として、実施例１または２
と同様にして目的とする半導体装置を作製する。
【００９６】得られる半導体装置においては、ＴＦＴの
活性領域３１２が単結晶シリコンに極めて近い良好な結
晶性を有する結晶性ケイ素膜からなるので、非常に高い
電界効果移動度を得ることができた。
【００９７】（実施例４）本実施例では、実施例１、２
および３と異なる方法を用いて結晶性ケイ素膜を作製し
た。図１１は、結晶性ケイ素膜の作製工程の概要を示す
平面図である。図１２は図１１のＧ−Ｇ’線断面図であ
り、図１３は図１１のＨ−Ｈ’線断面図であり、図１２
（Ａ）→図１２（Ｅ）→図１３（Ｆ）→図１３（Ｉ）の
順に従って工程が進行する。
【００９８】まず、ガラス基板４０１上に、例えばスパ
ッタリング法により厚さ１００ｎｍ程度の酸化ケイ素か
らなる下地膜４０２を形成する。その上に、例えばプラ
ズマＣＶＤ法により厚さ４０ｎｍの第１の真性（Ｉ型）
非晶質ケイ素膜４０３を成膜する。非晶質ケイ素膜４０
３の厚み範囲は２５〜１００ｎｍが適当である。
【００９９】次に、この非晶質ケイ素膜４０３を線状に
パターニングし、余分な部分を除去して、図１１および
図１２（Ａ）に示すような島状の非晶質ケイ素膜４０３
を形成する。
【０１００】次に、図１２（Ｂ）に示すように、厚さ５
０ｎｍ程度の酸化ケイ素膜または窒化ケイ素膜等の絶縁
性薄膜によりマスク４０４を形成し、これを選択的に除
去して触媒元素注入窓４０５を開ける。この状態を基板
上面から見ると、図１１に示すように、触媒元素注入窓
４０５を通して線状に形成された第１の非晶質ケイ素膜
４０３の端部が露呈され、他の部分はマスクされた状態
となっている。
【０１０１】その後、図１２（Ｃ）に示すように、例え
ば蒸着法により厚さ１ｎｍのニッケル膜４０６を成膜す
る。ニッケル膜４０６の厚み範囲は０．５〜２０ｎｍが
適当である。この成膜により、触媒元素注入窓４０５の
形成された非晶質ケイ素膜４０３部分にニッケル微量添
加（１×１０18ｃｍ-3程度）が選択的に行われる。これ
を水素還元雰囲気下または不活性雰囲気下、例えば加熱
温度５５０℃で１６時間アニールして結晶化させる。
【０１０２】この際、ニッケル微量添加が選択的に行わ
れた非晶質ケイ素膜４０３部分（窓４０５の部分）にお
いては、基板４０１に対して垂直方向に第１の非晶質ケ
イ素膜４０３の結晶化が起こり、結晶性ケイ素膜４０３
ａが形成される。また、結晶性ケイ素膜４０３ａの周辺
領域では、図１２（Ｄ）の矢印４０７に示すように、結
晶性ケイ素膜４０３ａから横方向（基板４０１と平行な
方向）に結晶成長が起こり、横方向に結晶成長した結晶
性ケイ素膜４０３ｂが形成される。このとき、線状の非
晶質ケイ素膜４０３の線幅Ｘ''を２００ｎｍ以下にする
と、得られる結晶性ケイ素膜４０３ｂは結晶粒界が存在
しない単結晶状態のケイ素膜となる。これは、横方向に
成長された結晶性ケイ素膜４０３ｂを構成する針状結晶
または柱状結晶の一本の結晶幅が２００ｎｍ程度である
ので、線状にパターニングされた非晶質ケイ素膜４０３
が一本の針状結晶または柱状結晶として結晶化されるか
らである。
【０１０３】その後、図１２（Ｅ）に示すように、ニッ
ケル微量添加が行われた非晶質ケイ素膜４０３部分（窓
４０５の部分）に形成された結晶性ケイ素膜４０３ａと
マスク４０４とを除去して図１２（Ｅ）に示すような島
状の結晶性ケイ素膜４０３ｂを得る。この状態を図１１
のＨ−Ｈ’線断面から見ると、図１３（Ｆ）のようにな
る。
【０１０４】引き続いて、図１３（Ｇ）に示すように、
例えば減圧ＣＶＤ法により厚さ８０ｎｍ程度の第２の非
晶質ケイ素膜４１０を成膜し、図１３（Ｈ）に示すよう
にレーザー光４１１を照射する。これにより第２の非晶
質ケイ素膜４１０は、島状となっている針状結晶または
柱状結晶の結晶性ケイ素膜４０３ｂを種結晶として結晶
化されて結晶性ケイ素膜４１０となる。
【０１０５】その後、図１３（Ｉ）に示すように、ＴＦ
Ｔの活性領域（素子領域）４１２となる結晶性ケイ素膜
４１０を残してそれ以外の領域をエッチング除去し、素
子間分離を行う。以上により得られた結晶性ケイ素膜領
域４１２は、単結晶シリコンに極めて近い良好な結晶性
を示し、ガラス基板上に形成される結晶性ケイ素膜とし
ては、極めて高品質な結晶性ケイ素膜を得ることができ
る。
【０１０６】このようにして得られた結晶性ケイ素膜領
域４１２をＴＦＴの活性領域として、実施例１または２
と同様にして目的とする半導体装置を作製する。
【０１０７】得られる半導体装置においては、ＴＦＴの
活性領域４１２が単結晶シリコンに極めて近い良好な結
晶性を有する結晶性ケイ素膜からなるので、非常に高い
電界効果移動度を得ることができた。
【０１０８】以上、本発明の実施例について具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、本発明の技術思想に基づいて各種の変形が可能であ
る。
【０１０９】例えば上記実施例１〜４において、ニッケ
ルを導入する方法としては、第１の非晶質ケイ素膜１０
３、２０３、３０３、４０３の表面にニッケル塩水溶液
を塗布し、あるいはケイ化ニッケル薄膜またはニッケル
薄膜（極めて薄いため膜として観察することは困難であ
る）を形成することにより選択的にニッケル微量添加を
行って、この部分から結晶成長を行う方法を採用した。
しかし、第１の非晶質ケイ素膜１０３、２０３、３０
３、４０３を形成する前に、その表面に選択的にニッケ
ル微量添加を行う方法でもよい。即ち、ニッケル微量添
加は非晶質ケイ素膜の上面に行っても下面に行ってもよ
く、結晶成長は非晶質ケイ素膜の上面側から行っても下
面側から行ってもよい。また、予め非晶質ケイ素膜を成
膜し、イオンドーピング法を用いてニッケルイオンを非
晶質ケイ素膜に選択的に注入する方法を採用してもよ
い。この場合は、ニッケル元素の濃度を制御することが
できる。また、ニッケルの薄膜を成膜する代わりに、Ｎ
ｉ電極を用いてプラズマ処理によりニッケル微量添加を
行ってもよい。結晶化を助長する触媒元素としては、ニ
ッケルを用いた場合に最も顕著な効果を得ることができ
るが、その他、コバルト、パラジウム、白金、銅、銀、
金、インジウム、錫、アルミニウム、リン、ヒ素および
アンチモンを用いても同様な効果を得ることができる。
これらの触媒元素から選択される一種または複数種類の
元素であれば、微量（１×１０18ｃｍ-3程度）でも結晶
化を助長する効果を有するので、半導体素子に悪影響を
及ぼすおそれがない。
【０１１０】上記実施例では結晶化に際して、パルスレ
ーザーであるエキシマレーザー照射による加熱を行った
が、それ以外のレーザー（例えば連続発振レーザーであ
るＡｒレーザー等）を用いても同様の加熱処理を行うこ
とができる。また、レーザーの代わりに、レーザー光と
同等の強行、例えば赤外光、フラッシュランプ等を使用
して短時間に１０００〜１２００℃（シリコンモニター
の温度）まで上昇させて試料を加熱する所謂ＲＴＡ（ラ
ピッド・サーマル・アニール、またはＲＴＰ（ラピッド
・サーマル・プロセス）とも称する）等を用いてもよ
い。実施例３に示したように単なる熱加熱処理でも十分
な効果が得られるが、レーザー光照射や強行照射を行っ
た場合には、種結晶である針状結晶または柱状結晶の結
晶性をそのまま反映した良好な結晶性ケイ素膜が得られ
る。
【０１１１】さらに、液晶表示用のアクティブマトリク
ス基板以外に本発明を適用することもできる。例えば、
密着型イメージセンザー、ドライバー内蔵型サーマルヘ
ッド、有機系ＥＬなどを発光素子としたドライバー内蔵
型の光書き込み素子や表示素子、三次元ＩＣなどの半導
体装置などが挙げられ、本発明を適用することによりこ
れらの素子の高速化、高解像度化等の高性能化を実現す
ることができる。さらに、上記実施例で説明したＭＯＳ
型トランジスタに限らず、結晶性半導体を素子材料とし
たバイポーラトランジスタや静電誘導トランジスタを初
めとして半導体プロセスおよび半導体装置全般に幅広く
応用することができる。
【０１１２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、絶縁性表面を有する基板上に、結晶性を有す
るケイ素膜からなる活性領域が形成された半導体装置に
おいて、第１の非晶質ケイ素膜に結晶化を助長する触媒
元素を導入して加熱することにより結晶成長させた針状
結晶または柱状結晶を種結晶として、第２の非晶質ケイ
素膜を結晶成長させた結晶性ケイ素膜を形成しているの
で、単結晶に非常に近い結晶性ケイ素膜を得ることがで
きる。この結晶性ケイ素膜を活性領域としてガラス基板
上にＴＦＴを形成すると、活性領域を単結晶シリコン基
板を用いて形成した場合に匹敵する程の高移動度を有す
るＴＦＴを得ることができる。安価なガラス基板上にこ
のような高移動度のＴＦＴを再現性よく作製する技術は
従来存在せず、本発明を液晶表示装置に用いることによ
り、１枚のガラス基板上にディスプレー、Ｘ／Ｙドライ
バー、ＣＰＵ、メモリーまでを搭載した、従来では不可
能であった集積回路を実現することができる。
【図面の簡単な説明】
【図１】実施例１の半導体装置における結晶性ケイ素膜
の作製工程の概要を示す平面図である。
【図２】図１のＡ−Ａ’線断面図である。
【図３】図１のＢ−Ｂ’線断面図である。
【図４】実施例１の半導体装置の製造工程の概要を示す
断面図である。
【図５】実施例２の半導体装置における結晶性ケイ素膜
の作製工程の概要を示す平面図である。
【図６】図５のＣ−Ｃ’線断面図である。
【図７】図５のＤ−Ｄ’線断面図である。
【図８】実施例２の半導体装置の製造工程の概要を示す
断面図である。
【図９】実施例３の半導体装置における結晶性ケイ素膜
の作製工程の概要を示す平面図である。
【図１０】図９のＦ−Ｆ’線断面図である。
【図１１】実施例３の半導体装置における結晶性ケイ素
膜の作製工程の概要を示す平面図である。
【図１２】図１１のＧ−Ｇ’線断面図である。
【図１３】図１１のＨ−Ｈ’線断面図である。
【図１４】従来の半導体装置における結晶性ケイ素膜の
作製工程の概要を示す平面図である。
【図１５】液晶表示装置の電気光学システムのブロック
図である。
【符号の説明】
１０１、２０１、３０１、４０１ ガラス基板 １０２、２０２、３０２、４０２ 下地膜 １０３、２０３、４０３ 第１の非晶質ケイ素膜 １０３ａ、２０３ａ、３０３ａ、４０３ａ 結晶性ケイ
素膜 １０３ｂ、２０３ｂ、３０３ｂ、４０３ｂ 結晶性ケイ
素膜 １０４、２０４、４０４ マスク １０５、２０５、４０５ 触媒元素注入窓 ３０５ ニッケル微量添加領域 １０７、２０７、３０７、４０７ 結晶成長方向 １１０、２１０、３１０、４１０ 第２の非晶質ケイ素
膜（結晶性ケイ素膜） １１２、２１２、２１３、３１２、４１２ 活性領域 １１３、２１４ ゲート絶縁膜 １１４、２１５、２１６ ゲート電極 １１５ 酸化物層（陽極酸化層） １１６、１１７、２１７、２１８、２１９、２２０ ソ
ース／ドレイン領域 １１８、２２１ 層間絶縁膜 １１９、１２０、２２２、２２３、２２４ 電極・配線

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁性表面を有する基板上に、結晶性を
    有するケイ素膜からなる活性領域が形成された半導体装
    置であって、 該活性領域は、第１の非晶質ケイ素膜に結晶化を助長す
    る触媒元素を導入して加熱することにより結晶成長させ
    た単結晶に近い結晶性を有する針状結晶または柱状結晶
    を種結晶として、第２の非晶質ケイ素膜を結晶成長させ
    たものからなる半導体装置。
  2. 【請求項２】 絶縁性表面を有する基板上に、結晶性を
    有するケイ素膜からなる活性領域が形成された半導体装
    置であって、 該活性領域は、第１の非晶質ケイ素膜に結晶化を助長す
    る触媒元素を導入して加熱することにより結晶成長させ
    た針状結晶または柱状結晶を種結晶として、第２の非晶
    質ケイ素膜を結晶成長させたものからなり、 該 種結晶となる針状結晶または柱状結晶の膜厚が１００
    ｎｍ以下である半導体装置。
  3. 【請求項３】 前記第２の非晶質ケイ膜が、レーザー光
    照射または強光の照射により結晶成長されたものである
    請求項１または２に記載の半導体装置。
  4. 【請求項４】 前記触媒元素が、Ｎｉ、Ｃｏ、Ｐｄ、Ｐ
    ｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｐ、Ａｓお
    よびＳｂから選択される一種または複数種類の元素であ
    る請求項１または２に記載の半導体装置。
  5. 【請求項５】 絶縁性表面を有する基板上に、結晶性を
    有するケイ素膜からなる活性領域が形成された半導体装
    置の製造方法であって、 基板上に第１の非晶質ケイ素膜を形成する工程と、 該第１の非晶質ケイ素膜を形成する工程の前または後に
    おいて、該第１の非晶質ケイ素膜の結晶化を助長する触
    媒元素を、該第１の非晶質ケイ素膜の一部に選択的に導
    入する工程と、 該第１の非晶質ケイ素膜を加熱により結晶化させ、該触
    媒元素が選択的に導入された領域の周辺部においては基
    板表面に対して概略平行な方向に結晶成長を行わせる工
    程と、 該基板表面に対して概略平行な方向に結晶成長された領
    域の結晶性ケイ素膜上に絶縁性薄膜を形成し、該絶縁性
    薄膜および該結晶性ケイ素膜を、該結晶性ケイ素膜の結
    晶成長方向に沿った線状の境界を持つよう部分的に除去
    する工程と、 該結晶性ケイ素膜の上に第２の非晶質ケイ素膜を形成す
    る工程と、 該第２の非晶質ケイ素膜を、熱加熱、レーザー光照射ま
    たは強光の照射により結晶成長させる工程と、 を含む半導体装置の製造方法。
  6. 【請求項６】 絶縁性表面を有する基板上に、結晶性を
    有するケイ素膜からなる活性領域が形成された半導体装
    置の製造方法であって、 基板上に第１の非晶質ケイ素膜を形成する工程と、 該第１の非晶質ケイ素膜を形成する工程の前または後に
    おいて、該第１の非晶質ケイ素膜の結晶化を助長する触
    媒元素を、該第１の非晶質ケイ素膜の一部に選択的に導
    入する工程と、 該第１の非晶質ケイ素膜を加熱により結晶化させ、該触
    媒元素が選択的に導入された領域の周辺部においては基
    板表面に対して概略平行な方向に結晶成長を行わせる工
    程と、 該基板表面に対して概略平行な方向に結晶成長された領
    域の結晶性ケイ素膜を、該結晶性ケイ素膜の結晶成長方
    向に沿った線状に形成する工程と、 該結晶性ケイ素膜の上に第２の非晶質ケイ素膜を形成す
    る工程と、 該第２の非晶質ケイ素膜を、熱加熱、レーザー光照射ま
    たは強光の照射により結晶成長させる工程と、 を含む半導体装置の製造方法。
  7. 【請求項７】 絶縁性表面を有する基板上に、結晶性を
    有するケイ素膜からなる活性領域が形成された半導体装
    置の製造方法であって、 基板上に第１の非晶質ケイ素膜を形成する工程と、 該第１の非晶質ケイ素膜を形成する工程の前または後に
    おいて、該第１の非晶質ケイ素膜の結晶化を助長する触
    媒元素を、該第１の非晶質ケイ素膜の一部に選択的に導
    入する工程と、 該第１の非晶質ケイ素膜を加熱により結晶化させ、該触
    媒元素が選択的に導入された領域の周辺部においては基
    板表面に対して概略平行な方向に結晶成長を行わせる工
    程と、 該基板表面に対して概略平行な方向に結晶成長された領
    域の結晶性ケイ素膜上に絶縁性薄膜を形成し、該絶縁性
    薄膜を該結晶性ケイ素膜の結晶成長方向に沿った線状に
    除去する工程と、 該結晶性ケイ素膜の上に第２の非晶質ケイ素膜を形成す
    る工程と、 該第２の非晶質ケイ素膜を、熱加熱、レーザー光照射ま
    たは強光の照射により結晶成長させる工程と、 を含む半導体装置の製造方法。
  8. 【請求項８】 絶縁性表面を有する基板上に、結晶性を
    有するケイ素膜からなる活性領域が形成された半導体装
    置の製造方法であって、 基板上に第１の非晶質ケイ素膜を形成する工程と、 該第１の非晶質ケイ素膜を線状に形成する工程と、 該第１の非晶質ケイ素膜を形成する工程の前または後に
    おいて、該第１の非晶質ケイ素膜の結晶化を助長する触
    媒元素を、線状に形成された第１の非晶質ケイ素膜の一
    部に選択的に導入する工程と、 該第１の非晶質ケイ素膜を加熱により結晶化させ、該触
    媒元素が選択的に導入された領域から、該第１の非晶質
    ケイ素膜の線状パターンの方向に沿って基板表面に対し
    て概略平行な方向に結晶成長を行わせる工程と、 該基板表面に対して概略平行な方向に結晶成長された結
    晶性ケイ素膜の上に第２の非晶質ケイ素膜を形成する工
    程と、 該第２の非晶質ケイ素膜を、熱加熱、レーザー光照射ま
    たは強光の照射により結晶成長させる工程と、 を含む半導体装置の製造方法。
  9. 【請求項９】 前記第１の非晶質ケイ素膜を膜厚１００
    ｎｍ以下に形成する請求項５、６、７または８に記載の
    半導体装置の製造方法。
  10. 【請求項１０】 前記第１の非晶質ケイ素膜を結晶化し
    てなる線状の結晶性ケイ素の線幅を２００ｎｍ以下に形
    成する請求項６または８に記載の半導体装置。
  11. 【請求項１１】 前記絶縁性薄膜を線状に除去する際の
    線幅を２００ｎｍ以下にする請求項７に記載の半導体装
    置の製造方法。
  12. 【請求項１２】 前記触媒元素として、Ｎｉ、Ｃｏ、Ｐ
    ｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｐ、
    ＡｓおよびＳｂから選択される一種または複数種類の元
    素を用いる請求項５、６、７または８に記載の半導体装
    置の製造方法。
  13. 【請求項１３】 前記針状結晶または柱状結晶は、層厚
    方向には単一の結晶粒しか存在しない、請求項１または
    ２に記載の半導体装置。
JP7769994A 1994-04-15 1994-04-15 半導体装置およびその製造方法 Expired - Fee Related JP3192546B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP7769994A JP3192546B2 (ja) 1994-04-15 1994-04-15 半導体装置およびその製造方法
TW084102422A TW255988B (en) 1994-04-15 1995-03-14 Device and process of semiconductor transistor
US08/421,910 US5619044A (en) 1994-04-15 1995-04-14 Semiconductor device formed with seed crystals on a layer thereof
CN95103967A CN1051877C (zh) 1994-04-15 1995-04-14 半导体器件及其制造方法
KR1019950009162A KR100193144B1 (ko) 1994-04-15 1995-04-15 반도체 장치 및 그 제조 방법
US08/777,029 US5837569A (en) 1994-04-15 1996-12-30 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7769994A JP3192546B2 (ja) 1994-04-15 1994-04-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07283135A JPH07283135A (ja) 1995-10-27
JP3192546B2 true JP3192546B2 (ja) 2001-07-30

Family

ID=13641151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7769994A Expired - Fee Related JP3192546B2 (ja) 1994-04-15 1994-04-15 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US5619044A (ja)
JP (1) JP3192546B2 (ja)
KR (1) KR100193144B1 (ja)
CN (1) CN1051877C (ja)
TW (1) TW255988B (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6337109B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of producing crystalline semiconductor
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3597305B2 (ja) * 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6287900B1 (en) * 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
US5888295A (en) * 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5994164A (en) * 1997-03-18 1999-11-30 The Penn State Research Foundation Nanostructure tailoring of material properties using controlled crystallization
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US6524662B2 (en) * 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW543206B (en) * 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6426547B1 (en) * 2000-12-12 2002-07-30 Information Business Machines Corporation Lateral polysilicon pin diode and method for so fabricating
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4974425B2 (ja) * 2001-09-10 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6727517B2 (en) * 2001-09-28 2004-04-27 The Hong Kong University Of Science And Technology Three dimensional integrated circuits
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100796489B1 (ko) * 2001-12-28 2008-01-21 엘지.필립스 엘시디 주식회사 터치패널장치 및 그의 제조방법
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004273698A (ja) * 2003-03-07 2004-09-30 Casio Comput Co Ltd 半導体薄膜の製造方法
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100699991B1 (ko) * 2004-08-23 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2007053398A (ja) * 2006-10-18 2007-03-01 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5879645B2 (ja) * 2014-02-26 2016-03-08 株式会社半導体エネルギー研究所 アクティブマトリックス型表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JPH06108022A (ja) * 1992-09-30 1994-04-19 Sekisui Chem Co Ltd 粘着テープの製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3190483B2 (ja) * 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP3105396B2 (ja) * 1994-05-20 2000-10-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5468974A (en) * 1994-05-26 1995-11-21 Lsi Logic Corporation Control and modification of dopant distribution and activation in polysilicon
JP3514891B2 (ja) * 1994-10-07 2004-03-31 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW448584B (en) * 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
US5837569A (en) 1998-11-17
CN1120240A (zh) 1996-04-10
CN1051877C (zh) 2000-04-26
KR100193144B1 (ko) 1999-07-01
KR950034849A (ko) 1995-12-28
US5619044A (en) 1997-04-08
TW255988B (en) 1995-09-01
JPH07283135A (ja) 1995-10-27

Similar Documents

Publication Publication Date Title
JP3192546B2 (ja) 半導体装置およびその製造方法
JP3072005B2 (ja) 半導体装置及びその製造方法
JP3138169B2 (ja) 半導体装置の製造方法
US5696003A (en) Method for fabricating a semiconductor device using a catalyst introduction region
KR0183063B1 (ko) 반도체장치 및 그 제조방법
US6642073B1 (en) Semiconductor circuit and method of fabricating the same
JPH086053A (ja) 液晶表示装置
JP3389022B2 (ja) 半導体装置
JP3277082B2 (ja) 半導体装置およびその製造方法
JP3269738B2 (ja) 半導体装置およびその製造方法
JP3059337B2 (ja) 半導体装置およびその製造方法
JP3234714B2 (ja) 半導体装置およびその製造方法
JP3076490B2 (ja) 半導体装置の製造方法
JP3107345B2 (ja) 半導体装置の製造方法
JP3269734B2 (ja) 半導体装置及びその製造方法
JP3192555B2 (ja) 半導体装置の製造方法
JPH08148425A (ja) 半導体装置およびその製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JPH0822954A (ja) 結晶性ケイ素膜、並びに半導体装置およびその製造方法
JP3204489B2 (ja) 半導体装置の製造方法
JP3227392B2 (ja) 半導体装置およびその製造方法
JP3859516B2 (ja) 半導体装置の製造方法
JP3496763B2 (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置
JP3233794B2 (ja) 半導体装置およびその製造方法
JP2001155995A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080525

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees