[go: up one dir, main page]

JP3134357B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3134357B2
JP3134357B2 JP03153655A JP15365591A JP3134357B2 JP 3134357 B2 JP3134357 B2 JP 3134357B2 JP 03153655 A JP03153655 A JP 03153655A JP 15365591 A JP15365591 A JP 15365591A JP 3134357 B2 JP3134357 B2 JP 3134357B2
Authority
JP
Japan
Prior art keywords
diffusion layer
type diffusion
protection circuit
radiator
input protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03153655A
Other languages
Japanese (ja)
Other versions
JPH053286A (en
Inventor
記史 左藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03153655A priority Critical patent/JP3134357B2/en
Publication of JPH053286A publication Critical patent/JPH053286A/en
Application granted granted Critical
Publication of JP3134357B2 publication Critical patent/JP3134357B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に
入力保護回路を有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having an input protection circuit.

【0002】[0002]

【従来の技術】LSIにおいては、ESD(静電放電)
等の過大電圧入力に対する対策として、入力保護回路が
設けられているものがある。
2. Description of the Related Art In an LSI, ESD (electrostatic discharge) is used.
In some cases, an input protection circuit is provided as a countermeasure against excessive voltage input.

【0003】入力保護回路の第一の従来例として、図3
に示すような等価回路で示される形式の回路を挙げるこ
とができる。この回路は図のようにMOSトランジスタ
Mを用いたものであり、この形式の入出力保護回路はB
DS型入力保護回路とも呼ばれている。従来、BVDS
入力保護回路は図5(a),(b)に示される例のよう
な構成で製作される。これは通常のMOSトランジスタ
であり、P- 型シリコン基板1cの表面部に選択的に形
成されたN型拡散層2c,2dをソース領域、ドレイン
領域として有し、N型拡散層2c,2dにはそれぞれソ
ース電極配線4b、ドレイン電極配線5bがオーム接触
している。又、ソース電極配線4bはゲート電極配線3
bと適当な箇所で接続されているものとする。
FIG. 3 shows a first conventional example of an input protection circuit.
The circuit of the type shown by the equivalent circuit shown in FIG. This circuit uses a MOS transistor M as shown in FIG.
It is also called a V DS input protection circuit. Conventionally, a BV DS type input protection circuit is manufactured with a configuration as shown in FIGS. 5A and 5B. This is a normal MOS transistor having N-type diffusion layers 2c and 2d selectively formed on the surface of a P - type silicon substrate 1c as source and drain regions. Are in ohmic contact with the source electrode wiring 4b and the drain electrode wiring 5b, respectively. Also, the source electrode wiring 4b is
b is connected at an appropriate place.

【0004】次に、入力保護回路の第二の従来例とし
て、図4に示すような等価回路で示される形式の回路を
挙げることができる。この回路は図のようなダイオード
Dを用いたものである。この形式の入力保護回路は、従
来、図6(a),(b)に示される例のような構成で製
作される。すなわち、P- 型シリコン基板1dに選択的
に形成されたN型拡散層9bと、N型拡散層9bに形成
されたP型拡散層10bとからなるPN接合ダイオード
であり、陽極配線11b,陰極配線12bはそれぞれP
型拡散層10b、N型拡散層9bと接触している。
Next, as a second conventional example of the input protection circuit, there is a circuit of a type shown by an equivalent circuit as shown in FIG. This circuit uses a diode D as shown. Conventionally, this type of input protection circuit is manufactured with a configuration as shown in FIGS. 6 (a) and 6 (b). That is, it is a PN junction diode composed of an N type diffusion layer 9b selectively formed on the P type silicon substrate 1d and a P type diffusion layer 10b formed on the N type diffusion layer 9b. The wirings 12b are P
And the N type diffusion layer 9b.

【0005】また、入出力保護回路のMOSトランジス
タやダイオード自身のESD等の過大電圧入力に対する
耐性を向上する従来の方法としては、入力保護回路の前
後に抵抗器を配置する方法や、MOSトランジスタやダ
イオードのPN接合部とP型拡散層あるいはN型拡散層
に接する電極との距離を大きくして、その距離間の抵抗
値を大きくする方法などが挙げられる。
As a conventional method for improving the resistance of a MOS transistor or a diode of an input / output protection circuit to an excessive voltage input such as ESD, a method of arranging a resistor before and after the input protection circuit, a method of using a MOS transistor or a MOS transistor, has been proposed. There is a method in which the distance between the PN junction of the diode and the electrode in contact with the P-type diffusion layer or the N-type diffusion layer is increased, and the resistance value between the distances is increased.

【0006】[0006]

【発明が解決しようとする課題】前述した従来の技術の
問題点としては、入力保護回路に用いている半導体素子
のPN接合部に局部的に熱が発生した場合、それを放熱
する対策が講じられていないことがあげられる。
As a problem of the prior art described above, when heat is locally generated at a PN junction of a semiconductor element used in an input protection circuit, measures are taken to radiate the heat. That is not done.

【0007】LSI中の半導体素子のESD(静電放
電)による接合破壊は、ジュール熱の発生による接合部
の溶解によって起こっていると言われている。
It is said that the junction breakdown of a semiconductor element in an LSI due to ESD (electrostatic discharge) is caused by the melting of the junction due to the generation of Joule heat.

【0008】すなわち、従来の半導体装置においては、
ESDによって過大電力が入力されたときに、入力保護
回路に用いている半導体素子のPN接合部に熱が発生
し、その熱が十分に逃がされないためにその部分が溶解
し、その素子が破壊される、という現象が起こりやすい
という問題点がある。
That is, in a conventional semiconductor device,
When excessive power is input by ESD, heat is generated at the PN junction of the semiconductor element used in the input protection circuit, and the heat is not sufficiently released, so that the part is melted and the element is destroyed. The problem is that there is a tendency for the phenomenon to occur.

【0009】[0009]

【課題を解決するための手段】 本発明は、半導体基板
の表面部に選択的に形成された第1導電型拡散層と、前
記第1導電型拡散層に接触するドレイン電極とを有する
MOSトランジスタを含む入力保護回路を備えた半導体
装置において、前記第1導電型拡散層には、前記MOS
トランジスタの前記ドレイン電極とチャネル部とに挟ま
れて、金属膜または合金膜からなる放熱器が設けられて
いるというものである。
Means for Solving the Problems The present invention has a first conductivity type diffusion layer selectively formed on a surface portion of a semiconductor substrate, and a drain electrode in contact with the first conductivity type diffusion layer.
In a semiconductor device provided with an input protection circuit including a MOS transistor , the first conductivity type diffusion layer includes the MOS transistor.
Between the drain electrode and the channel of the transistor.
Thus, a radiator made of a metal film or an alloy film is provided.

【0010】[0010]

【実施例】次に本発明の実施例について図面を参照して
説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0011】図1(a)は本発明の第1の実施例の一部
の平面図である。また、図1(b)は図1(a)のX−
X線断面図である。
FIG. 1A is a partial plan view of a first embodiment of the present invention. FIG. 1B is a cross-sectional view of FIG.
It is an X-ray sectional view.

【0012】MOSトランジスタにタングステン膜でで
きている放熱器7aが設けられている。この放熱器は、
ドレイン電極配線5aとソース電極配線4aとに挟まれ
て配置されているが、N型拡散層7a以外には、電気的
に接触はしておらず、このN型拡散層7aのみに接触し
ている。
A MOS transistor is provided with a radiator 7a made of a tungsten film. This radiator is
Although arranged between the drain electrode wiring 5a and the source electrode wiring 4a, there is no electrical contact except for the N-type diffusion layer 7a. I have.

【0013】この半導体素子は、前述のBVDS型入力保
護回路のMOSトランジスタMとして用いられるが、E
SDなどによって過大電圧が入力されたときにジュール
熱を発生し溶融破壊を起こしやすい箇所であるドレイン
電極配線5a近傍のPN接合部の付近に熱伝導率の大き
い金属膜を放熱器として配置したことによって、PN接
合部に発生するジュール熱の散逸を促進し、溶融破壊を
起こりにくくする。
This semiconductor element is used as the MOS transistor M of the above-mentioned BV DS type input protection circuit.
A metal film having a high thermal conductivity is disposed as a radiator near the PN junction near the drain electrode wiring 5a, which is a place where the Joule heat is generated when an excessive voltage is input due to SD or the like and the melt breakdown is likely to occur. This promotes the dissipation of Joule heat generated at the PN junction and makes it less likely to cause melt fracture.

【0014】図7は、本実施例の効果を示す特性図であ
る。図中「放熱器配置」は本実施例の放熱器を入力保護
回路に配置した半導体装置を示し「放熱器なし」は入力
保護回路に放熱器を用いていない従来の半導体装置を示
す。いずれにおいても、入力保護トランジスタのチャネ
ル長は2μm、チャネル幅は100μm、放熱器の寸法
は、長さ2μm,幅90μm,長さ4μmである。この
ように、従来の装置に比べて、放熱器を入力保護回路に
配置した本実施例の半導体装置では、ESD耐圧が20
0〜400V程度向上している。
FIG. 7 is a characteristic diagram showing the effect of this embodiment. In the figure, "radiator arrangement" indicates a semiconductor device in which the radiator of the present embodiment is arranged in the input protection circuit, and "no radiator" indicates a conventional semiconductor device in which no radiator is used in the input protection circuit. In each case, the channel length of the input protection transistor is 2 μm, the channel width is 100 μm, and the dimensions of the radiator are 2 μm in length, 90 μm in width, and 4 μm in length. As described above, in the semiconductor device of the present embodiment in which the radiator is arranged in the input protection circuit, the ESD withstand voltage is lower than that of the conventional device.
It is improved by about 0 to 400V.

【0015】なお、放熱器の材料は電極配線の材料と同
じ材料(アルミニウムやタングステンシリサイドなど)
を用いても同様の効果が得られる。
The material of the radiator is the same as the material of the electrode wiring (eg, aluminum or tungsten silicide).
The same effect can be obtained by using.

【0016】図2(a)は第2の実施例の一部の平面図
である。また、図2(b)は図2(a)のX−X線断面
図である。
FIG. 2A is a partial plan view of the second embodiment. FIG. 2B is a cross-sectional view taken along line XX of FIG. 2A.

【0017】放熱器7bは第1の実施例と同様にタング
ステン膜でできている。このような、タングステン放熱
器は、やはりPN接合ダイオードのN型拡散層9a以外
には、電気的に接触はしておらず、このN型拡散層9a
のみに接触している。また、陽極配線11aと陰極配線
12aに挟まれた部分を有している。
The radiator 7b is made of a tungsten film as in the first embodiment. Such a tungsten radiator also has no electrical contact except for the N-type diffusion layer 9a of the PN junction diode.
Only in contact. Further, it has a portion sandwiched between the anode wiring 11a and the cathode wiring 12a.

【0018】このようなPN接合ダイオードを図4のD
として用いた半導体装置において、ESDなどによって
過大電圧が入力されたときにジュール熱を発生し溶融破
壊を起こしやすい箇所であるPN接合部の付近に熱伝導
率の大きいタングステンなどの金属膜を放熱器として配
置したことによって、接合部に発生するジュール熱の散
逸を促進し、溶融破壊を起こりにくくする。
Such a PN junction diode is shown in FIG.
In a semiconductor device used as a radiator, a metal film such as tungsten having a high thermal conductivity is radiated near a PN junction, which is a place where a Joule heat is generated when an excessive voltage is input due to ESD or the like and melting breakdown is likely to occur. By arranging as, the dissipation of the Joule heat generated at the joint is promoted, and the melt fracture is less likely to occur.

【0019】なお、放熱器の材料は電極配線の材料と同
じ材料を用いても同様の効果が得られる。
The same effect can be obtained by using the same material for the radiator as the material for the electrode wiring.

【0020】[0020]

【発明の効果】本発明によれば、半導体装置に、ESD
などによって過大電圧が入力されたときに、入力保護回
路に用いられるトランジスタやダイオード等の半導体素
子中のPN接合部等にジュール熱が発生した際に、放熱
器によってその部分の熱の散逸を促進し、溶融破壊を起
こしにくくできる。
According to the present invention, a semiconductor device is provided with an ESD.
When an excessive voltage is input due to, for example, Joule heat generated at a PN junction or the like in a semiconductor element such as a transistor or a diode used in an input protection circuit, a heat radiator promotes heat dissipation in that part. Therefore, it is possible to prevent the occurrence of melt fracture.

【0021】したがって、半導体装置の過大電圧入力に
対する耐性を高めることができるという効果がある。
Therefore, there is an effect that the resistance of the semiconductor device to excessive voltage input can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す平面図(図1
(a))および断面図(図1(b))である。
FIG. 1 is a plan view (FIG. 1) showing a first embodiment of the present invention;
(A)) and sectional drawing (FIG.1 (b)).

【図2】本発明の第2の実施例を示す平面図(図2
(a))および断面図(図2(b))である。
FIG. 2 is a plan view (FIG. 2) showing a second embodiment of the present invention;
(A)) and sectional drawing (FIG. 2 (b)).

【図3】入力保護回路の一例を示す回路図である。FIG. 3 is a circuit diagram illustrating an example of an input protection circuit.

【図4】入力保護回路の他の例を示す回路図である。FIG. 4 is a circuit diagram showing another example of the input protection circuit.

【図5】第1の従来例を示す平面図(図5(a))およ
び断面図(図5(b))である。
FIG. 5 is a plan view (FIG. 5A) and a cross-sectional view (FIG. 5B) showing a first conventional example.

【図6】第2の従来例を示す平面図(図6(a))およ
び断面図(図6(b))である。
6A and 6B are a plan view (FIG. 6A) and a cross-sectional view (FIG. 6B) showing a second conventional example.

【図7】第1の実施例の効果の説明に使用する特性図で
ある。
FIG. 7 is a characteristic diagram used for describing the effect of the first embodiment.

【符号の説明】 1a,1b,1c,1d P- 型シリコン基板 2a,2b,2c,2d N型拡散層 3a,3b ゲート電極配線 4a,4b ソース電極配線 5a,5b ドレイン電極配線 6a,6b コンタクト穴 7a,7b 放熱器 8a〜8d 絶縁膜 9a,9b N型拡散層 10a,10b P型拡散層 11a,11b 陽極配線 12a,12b 陰極配線 13a,13b コンタクト穴 14a,14b コンタクト穴[Description of Signs] 1a, 1b, 1c, 1d P - type silicon substrate 2a, 2b, 2c, 2d N type diffusion layer 3a, 3b Gate electrode wiring 4a, 4b Source electrode wiring 5a, 5b Drain electrode wiring 6a, 6b Contact Holes 7a, 7b Heatsinks 8a to 8d Insulating film 9a, 9b N-type diffusion layer 10a, 10b P-type diffusion layer 11a, 11b Anode wiring 12a, 12b Cathode wiring 13a, 13b Contact hole 14a, 14b Contact hole

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板の表面部に選択的に形成され
た第1導電型拡散層と、前記第1導電型拡散層に接触す
るドレイン電極とを有するMOSトランジスタを含む入
力保護回路を備えた半導体装置において、前記第1導電型拡散層には、 前記MOSトランジスタの
前記ドレイン電極とチャネル部とに挟まれて、金属膜ま
たは合金膜からなる放熱器が設けられていることを特徴
とする半導体装置。
1. An input protection circuit including a MOS transistor having a first conductivity type diffusion layer selectively formed on a surface portion of a semiconductor substrate, and a drain electrode contacting the first conductivity type diffusion layer. In the semiconductor device, the first conductivity type diffusion layer is sandwiched between the drain electrode of the MOS transistor and a channel portion, and has a metal film and a metal film.
Or a radiator comprising an alloy film .
JP03153655A 1991-06-26 1991-06-26 Semiconductor device Expired - Fee Related JP3134357B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03153655A JP3134357B2 (en) 1991-06-26 1991-06-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03153655A JP3134357B2 (en) 1991-06-26 1991-06-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH053286A JPH053286A (en) 1993-01-08
JP3134357B2 true JP3134357B2 (en) 2001-02-13

Family

ID=15567287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03153655A Expired - Fee Related JP3134357B2 (en) 1991-06-26 1991-06-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3134357B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019452A (en) 2003-06-23 2005-01-20 Toshiba Corp Semiconductor device
JP5078312B2 (en) * 2005-10-19 2012-11-21 セイコーインスツル株式会社 Semiconductor integrated circuit device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH053286A (en) 1993-01-08

Similar Documents

Publication Publication Date Title
JP2810874B2 (en) Semiconductor device
JP2576433B2 (en) Protection circuit for semiconductor device
JPH08274267A (en) Semiconductor device
JPH07122558A (en) Semiconductor device
JPH10270640A (en) Semiconductor integrated circuit device
JP3134357B2 (en) Semiconductor device
JPH09139468A (en) Semiconductor integrated circuit device
JP3036448B2 (en) Semiconductor device
JPH0587152B2 (en)
JPH0334660B2 (en)
JP2854900B2 (en) Semiconductor device
JP4136372B2 (en) Semiconductor device
JP3123139B2 (en) Semiconductor integrated circuit
JP2727910B2 (en) Semiconductor integrated circuit device
JP3240511B2 (en) ESD protection circuit and method of forming the circuit
JP2776569B2 (en) Semiconductor device
JP3894620B2 (en) Semiconductor device
JP3830871B2 (en) Electrostatic discharge protection element
JP2000040821A (en) Semiconductor device protection device
JPH07147384A (en) Semiconductor device
JP3148979B2 (en) ESD protection circuit and method of forming the circuit
JPS599955A (en) Complementary insulated gate field effect semiconductor integrated circuit device
JPH0658945B2 (en) Semiconductor device
JPH0716006B2 (en) Semiconductor device
JPH0468575A (en) Electrostatic breakdown protective element of semiconductor integrated circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees