[go: up one dir, main page]

JP3265838B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP3265838B2
JP3265838B2 JP16938894A JP16938894A JP3265838B2 JP 3265838 B2 JP3265838 B2 JP 3265838B2 JP 16938894 A JP16938894 A JP 16938894A JP 16938894 A JP16938894 A JP 16938894A JP 3265838 B2 JP3265838 B2 JP 3265838B2
Authority
JP
Japan
Prior art keywords
film
forming
thin film
silicon nitride
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16938894A
Other languages
Japanese (ja)
Other versions
JPH0837308A (en
Inventor
晃 中村
文昭 江本
耕司 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP16938894A priority Critical patent/JP3265838B2/en
Publication of JPH0837308A publication Critical patent/JPH0837308A/en
Application granted granted Critical
Publication of JP3265838B2 publication Critical patent/JP3265838B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタ、特に
画像表示のための液晶表示装置に使用される液晶ディス
プレイを駆動する薄膜トランジスタの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, particularly a thin film transistor for driving a liquid crystal display used in a liquid crystal display device for displaying images.

【0002】[0002]

【従来の技術】1955年頃よりテレビジョン受像機の
ディスプレイとして実用化が始まったCRTすなわちブ
ラウン管はその用途を拡大し、その後40年近く民生
用、産業用を問わずテレビ、コンピュータ、計測機器等
の各種表示装置として主役の地位を揺るぎないものとし
てきた。しかし1980年代に入って各種電子機器のポ
ータブル化の要望が高まるにしたがって軽薄短小なる言
葉が流行し、ラジオやラジカセ、ヘッドホンステレオな
どを先頭に、特に民生機器を中心に電子機器の小型、薄
型化競争が激しくなった。
2. Description of the Related Art CRTs or cathode ray tubes, which have been put into practical use as displays for television receivers since about 1955, have expanded their uses, and have been used for televisions, computers, measuring instruments, etc. for almost 40 years for both consumer and industrial use. Various display devices have been able to maintain the leading role. However, with the increasing demand for portable electronic devices in the 1980's, light and thin words became popular, leading to radio, radio and cassette players, headphone stereos, etc. Competition has intensified.

【0003】一方ディスプレイの方も軽量、薄型を特徴
とする直流ガス放電を利用するプラズマディスプレイ
(PDP)、エレクトロクロミックディスプレイ(EC
D)、液晶ディスプレイ(LCD)その他電気泳動を利
用するものなどが実用化のために盛んに研究開発されて
きた。特に液晶ディスプレイは同じ時期に実用化され始
めた卓上電子計算機、すなわち電卓の表示部やデジタル
ウオッチの表示盤として急速にその地歩を固めてきた。
さらに1990年に登場したTFT液晶ディスプレイは
カラーフィルタの高度な製造技術の進展とともに薄型、
軽量、低消費電力だけでなく表示色数、精細度、画面寸
法など表示能力の面からもブラウン管に迫るものとなっ
てきた。
On the other hand, the displays are also light and thin, and are characterized by a plasma display (PDP) and an electrochromic display (EC) using DC gas discharge.
D), a liquid crystal display (LCD) and others utilizing electrophoresis have been actively researched and developed for practical use. In particular, liquid crystal displays have rapidly solidified their use as desktop electronic calculators that have begun to be put into practical use at the same time, that is, display units of calculators and display panels of digital watches.
In addition, TFT liquid crystal displays, which appeared in 1990, have become thinner with the development of advanced color filter manufacturing technology.
In addition to light weight and low power consumption, the number of display colors, definition, and screen dimensions have come close to cathode ray tubes in terms of display capabilities.

【0004】その後、液晶ディスプレイは応用範囲を拡
大し、いまや薄型、軽量ディスプレイの主流として携帯
用小型カラーテレビジョン受像機や、ラップトップコン
ピュータ、ノート型パーソナルコンピュータ、および車
載用ナビゲータシステム等の各種表示装置として使用さ
れ出した。また最近では、家庭用小型ビデオカメラのビ
ューファインダーや投射型ディスプレイ(プロジェク
タ)といった小型で高精細表示への応用へと展開しつつ
ある。
Since then, the range of applications of liquid crystal displays has been expanded, and thin and lightweight displays are now mainly used for various displays such as portable small color television receivers, laptop computers, notebook personal computers, and in-vehicle navigator systems. Used as a device. Recently, it has been applied to small and high-definition displays such as viewfinders and projection displays (projectors) of small home video cameras.

【0005】このような液晶カラーテレビジョン受像機
や液晶ビューファインダーでは、高画質が得られるアモ
ルファスシリコンまたは多結晶シリコン等よりなる薄膜
トランジスタ(以下、TFTという)を用いたアクティ
ブマトリックス方式の液晶表示装置が使用されており、
これらの画面は数万個から数十万個の画素で構成され、
きわめて高度な製造技術により無欠陥に近い状態で製造
されなければならない。
In such a liquid crystal color television receiver and a liquid crystal viewfinder, an active matrix type liquid crystal display device using a thin film transistor (hereinafter, referred to as a TFT) made of amorphous silicon or polycrystalline silicon capable of obtaining high image quality is used. Used
These screens consist of tens of thousands to hundreds of thousands of pixels,
It must be manufactured in a state close to defect-free by extremely advanced manufacturing technology.

【0006】このように無欠陥で形成された数十万の画
素を構成するTFTではリークまたはアルミニウム配線
等の腐食断線の原因となる外部よりのイオン汚染や水分
の浸透による汚染を防止するために表面保護膜を必要と
する。従来この目的のためにTFTの表面に膜厚500
〜1000nmのシリコン窒化膜を低温で気相成長する
ことが行われている。一方、このようにして形成された
画素を駆動するためのTFTには表示画質を向上させる
ためにオン電流を大きくし、オフ電流を小さくすること
が要求される。したがって、一般的にはつぎにこのTF
T基板を水素ガス雰囲気中、380℃で30分間処理す
ることによってTFTの特性を回復させていた。
[0006] In the TFTs constituting hundreds of thousands of pixels formed without defects as described above, in order to prevent contamination due to ionic contamination or moisture penetration from outside, which causes leakage or corrosion and disconnection of aluminum wiring and the like. Requires a surface protection film. Conventionally, a film thickness of 500
Vapor-phase growth of a silicon nitride film of about 1000 nm at a low temperature has been performed. On the other hand, TFTs for driving the pixels formed in this manner are required to increase the on-current and reduce the off-current in order to improve display quality. Therefore, in general, this TF
The characteristics of the TFT were recovered by treating the T substrate at 380 ° C. for 30 minutes in a hydrogen gas atmosphere.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このシ
リコン窒化膜はTFT製造法における最後の工程におい
てTFTの特性回復のために実施される水素ガス中熱処
理時の温度でクラックが生じるという問題を有してい
た。特に、TFTの特性回復のためには高温における水
素ガス中熱処理が有利であり、400℃以上の温度で行
うのが好ましいが、そうするとこのシリコン窒化膜に与
えるクラック発生などのダメージが大きくなり、表面保
護膜としての役割を果たせなくなるという課題を生じ
た。
However, this silicon nitride film has a problem that cracks occur at the temperature at the time of heat treatment in hydrogen gas which is performed in the last step of the TFT manufacturing method to recover the characteristics of the TFT. I was In particular, a heat treatment in a hydrogen gas at a high temperature is advantageous for recovering the characteristics of the TFT, and it is preferable to perform the heat treatment at a temperature of 400 ° C. or more. There has been a problem that a role as a protective film cannot be fulfilled.

【0008】本発明は上記課題を解決するものであり、
TFTの特性を従来よりさらに改善するために行われる
水素ガス中熱処理の比較的高温での処理温度においてT
FTの表面に形成された保護膜にクラック等の障害を生
じることなく、外部からのさまざまな汚染から防護する
ことができる表面保護膜を備えた薄膜トランジスタの製
造方法を提供することを目的とする。
[0008] The present invention is to solve the above problems,
At a relatively high processing temperature of the heat treatment in hydrogen gas performed to further improve the characteristics of the TFT,
It is an object of the present invention to provide a method of manufacturing a thin film transistor having a surface protective film capable of protecting various types of external contamination without causing a failure such as a crack in the protective film formed on the surface of the FT.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明は、石英基板上に多結晶シリコン膜を形成した
後薄膜トランジスタ形成領域となる多結晶シリコン膜を
選択的に残す工程と、ゲート酸化膜および多結晶シリコ
ン膜からなるゲート電極を形成する工程と、イオン注入
により薄膜トランジスタのドレイン領域およびソース領
域を形成する工程と、全面にシリコン酸化膜などの層間
絶縁膜を形成する工程と、層間絶縁膜にドレイン領域お
よびソース領域に達するコンタクト孔を形成する工程
と、全面にアルミニウムを主成分とする導電膜を形成し
た後選択的にエッチングして電極配線を形成する工程
と、電極配線を含む薄膜トランジスタ構成部を保護する
ためのシリコン窒化膜をその内部応力が3.0×10 9
〜4.2×10 9 ダイン/cm2の範囲内の圧縮応力を備
えるように形成した後、前記圧縮応力が1.6×109
2.7×109ダイン/cm2の引っ張り応力となるよう
に400〜500℃の範囲内の温度の水素ガス中で熱処
理する工程とからなる。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a method for forming a polycrystalline silicon film on a quartz substrate and then selectively leaving a polycrystalline silicon film to be a thin film transistor forming region; Forming a gate electrode made of an oxide film and a polycrystalline silicon film, forming a drain region and a source region of the thin film transistor by ion implantation, forming an interlayer insulating film such as a silicon oxide film on the entire surface, Forming a contact hole reaching the drain region and the source region in the insulating film, forming a conductive film containing aluminum as a main component over the entire surface, and then selectively etching to form an electrode wiring; The internal stress of the silicon nitride film for protecting the thin film transistor component is 3.0 × 10 9
After being formed to have a compressive stress in the range of 4.2 × 10 9 dynes / cm 2 , the compressive stress becomes 1.6 × 10 9 to
A heat treatment in a hydrogen gas at a temperature in the range of 400 to 500 ° C. so as to have a tensile stress of 2.7 × 10 9 dynes / cm 2 .

【0010】[0010]

【作用】したがって本発明によれば、石英基板上に形成
された多結晶シリコン膜を活性領域とし、電極配線を備
えたTFTの上に内部応力が3.0×10 9 〜4.2×1
9 ダイン/cm2の範囲内の圧縮応力を有するシリコン
窒化膜をプラズマCVD装置により形成した後、前記圧
縮応力が1.6×109〜2.7×109ダイン/cm2
引っ張り応力となるようにこのTFTを400〜500
℃の範囲内の温度で水素ガス中において熱処理すること
によってこのシリコン窒化膜の内部に生じさせていた圧
縮応力を適度な引っ張り応力へ変化させているために従
来のような過大な引っ張り応力が内部に発生せず、した
がってシリコン窒化膜にクラックなどを生じることがな
く表面保護膜としての機能を保持することができる。ま
た、従来よりも高温で熱処理することが可能となるた
め、TFTの特性回復を従来よりもさらに効果的に実施
することができる。
Therefore, according to the present invention, the polycrystalline silicon film formed on the quartz substrate is used as an active region, and the internal stress is 3.0 × 10 9 to 4.2 × 1 on the TFT provided with the electrode wiring.
0 9 was formed by a plasma CVD device, a silicon nitride film having a compressive stress in the range of dynes / cm 2, tensile wherein compressive stress of 1.6 × 10 9 ~2.7 × 10 9 dynes / cm 2 Stress This TFT is set to 400 to 500 so that
Heat treatment in hydrogen gas at a temperature in the range of ℃ changes the compressive stress generated inside the silicon nitride film into an appropriate tensile stress. Therefore, the function as a surface protection film can be maintained without generating cracks or the like in the silicon nitride film. Further, since the heat treatment can be performed at a higher temperature than in the related art, the characteristics of the TFT can be recovered more effectively than in the related art.

【0011】[0011]

【実施例】以下、本発明の薄膜トランジスタの製造方法
における一実施例について、図面を参照しながら説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method for manufacturing a thin film transistor according to the present invention will be described below with reference to the drawings.

【0012】図1は本一実施例の製造方法を示す工程断
面図である。図1(a)に示すように、石英等よりなる
透明絶縁基板1の上に膜厚100nm程度の多結晶シリ
コン膜を形成した後、TFT形成領域となる多結晶シリ
コン膜2を選択的にドライエッチングすることによって
残す。
FIG. 1 is a process sectional view showing the manufacturing method of the embodiment. As shown in FIG. 1A, after a polycrystalline silicon film having a thickness of about 100 nm is formed on a transparent insulating substrate 1 made of quartz or the like, a polycrystalline silicon film 2 serving as a TFT formation region is selectively dried. Leave by etching.

【0013】つぎに図1(b)に示すように、ゲート酸
化膜3および多結晶シリコン膜からなるゲート電極4を
形成する。つぎに図1(c)に示すように、イオン注入
によって多結晶シリコン膜2上のドレイン領域5および
ソース領域6を形成する。
Next, as shown in FIG. 1B, a gate oxide film 3 and a gate electrode 4 made of a polycrystalline silicon film are formed. Next, as shown in FIG. 1C, a drain region 5 and a source region 6 on the polycrystalline silicon film 2 are formed by ion implantation.

【0014】つぎに図1(d)に示すように、全面にシ
リコン酸化膜などの層間絶縁膜7を被覆した後、図1
(e)に示すように、層間絶縁膜7にドレイン領域5お
よびソース領域6に達するコンタクト孔8を設け、つぎ
に全面にアルミニウムを主成分とする導電膜を形成した
後、選択的にエッチングして電極配線9を形成する。
Next, as shown in FIG. 1D, after covering the entire surface with an interlayer insulating film 7 such as a silicon oxide film,
As shown in (e), a contact hole 8 reaching the drain region 5 and the source region 6 is provided in the interlayer insulating film 7, and a conductive film containing aluminum as a main component is formed on the entire surface, and then selectively etched. The electrode wiring 9 is formed.

【0015】つぎに、このようにして構成されたTFT
の全面に、図1(f)に示すように、表面保護膜として
シリコン窒化膜10を形成する。このとき形成されるシ
リコン窒化膜の内部には、圧縮応力として3.0×10 9
〜4.2×10 9 ダイン/cm2の範囲内の内部応力が形
成される。なお、シリコン窒化膜10の下にシリコン酸
化膜を形成しておいてもよい。
Next, the TFT thus constructed
As shown in FIG. 1F, a silicon nitride film 10 is formed as a surface protection film on the entire surface of the substrate. The inside of the silicon nitride film formed at this time has a compressive stress of 3.0 × 10 9
An internal stress in the range of 44.2 × 10 9 dynes / cm 2 is formed. Note that a silicon oxide film may be formed below the silicon nitride film 10.

【0016】つぎに図1(g)に示すように、このTF
Tが形成された石英基板1を400〜500℃の範囲内
の温度で水素ガス中において熱処理をすることによって
本実施例におけるTFTが完成する。
Next, as shown in FIG.
The TFT according to the present embodiment is completed by subjecting the quartz substrate 1 on which T is formed to a heat treatment in a hydrogen gas at a temperature in the range of 400 to 500 ° C.

【0017】つぎに本実施例におけるシリコン窒化膜の
内部応力について説明する。内部応力の測定は石英基板
1の変形量(反り量)をフラットネステスターで測定
し、次式(1)より算出した。
Next, the internal stress of the silicon nitride film in this embodiment will be described. The internal stress was measured by measuring the amount of deformation (warpage) of the quartz substrate 1 with a flatness tester and calculating from the following equation (1).

【0018】 δf=4・E・D2・δ/3(1−ν)・d・L2 ………… (1) ここで、式(1)は変形量δと内部応力δfの関係式で
あって、Lは変形量δを測定した間隔、dはシリコン窒
化膜の厚さ、Dは石英基板の厚さ、νはポアソン比、E
はヤング率である。測定に使用した材料の数値を式
(1)に代入して次の関係式(2)を得た。
Δ f = 4 · E · D 2 · δ / 3 (1-ν) · d · L 2 (1) Here, the equation (1) represents the deformation amount δ and the internal stress δ f . L is the interval at which the deformation amount δ is measured, d is the thickness of the silicon nitride film, D is the thickness of the quartz substrate, ν is the Poisson's ratio, E
Is the Young's modulus. The following relational expression (2) was obtained by substituting the numerical values of the materials used for the measurement into the expression (1).

【0019】 δf=3.69×1011・δ ………… (2) つぎにシリコン窒化膜10の形成後、および温度450
℃で水素ガス中熱処理を施した後のシリコン窒化膜10
の内部応力の測定結果を表1に、また参考として従来例
を表2に示す。なお、表1および表2における負号の変
形量は凹変形を示し、負号の内部応力は圧縮応力を意味
する。
Δ f = 3.69 × 10 11 · δ (2) Next, after formation of the silicon nitride film 10 and at a temperature of 450
Silicon nitride film 10 after heat treatment in hydrogen gas at 100 ° C.
Table 1 shows the measurement results of the internal stresses of Table 1, and Table 2 shows a conventional example for reference. In Tables 1 and 2, the amount of deformation of the minus sign indicates a concave deformation, and the internal stress of the minus sign means a compressive stress.

【0020】[0020]

【表1】 [Table 1]

【0021】[0021]

【表2】 [Table 2]

【0022】表1に見られるように、シリコン窒化膜1
0を形成した直後の内部応力は3.0×109〜4.2×
109ダイン/cm2の圧縮応力を有しているが、水素ガ
ス中熱処理後ではその応力の極性が反転し、1.6×1
9〜2.7×109ダイン/cm2の引っ張り応力へ変化
している。
As can be seen from Table 1, the silicon nitride film 1
The internal stress immediately after forming 0 is 3.0 × 10 9 to 4.2 ×
Although it has a compressive stress of 10 9 dynes / cm 2 , the polarity of the stress is reversed after heat treatment in hydrogen gas, and 1.6 × 1
0 9 ~2.7 × 10 9 has been changed to a tensile stress dyne / cm 2.

【0023】一方、表2に示す従来例では、すでにシリ
コン窒化膜形成後の内部応力として2.7×109〜2.
8×109ダイン/cm2の引っ張り応力を生じており、
これが高温の水素ガス中熱処理によってさらにその引っ
張り応力が増大し、水素ガス中熱処理後では9.2×1
10〜11.1×1010ダイン/cm2に達している。こ
の大きな引っ張り応力が従来のシリコン窒化膜のクラッ
クの原因となっているのである。
On the other hand, in the conventional example shown in Table 2, the internal stress after the formation of the silicon nitride film is 2.7 × 10 9 to 2.2.
8 × 10 9 dynes / cm 2 tensile stress
This is because the tensile stress is further increased by the heat treatment in a high-temperature hydrogen gas.
0 10 to 11.1 × 10 10 dynes / cm 2 . This large tensile stress causes the conventional silicon nitride film to crack.

【0024】このように、上記実施例によれば、シリコ
ン窒化膜の形成時の内部応力を3.0×10 9 〜4.2×
10 9 ダイン/cm2の範囲の圧縮応力を備えるように制
御することにより、400〜500℃の範囲内の温度で
水素ガス中熱処理を行っても、従来のような過大な引っ
張り応力が内部に発生することはなく、したがってクラ
ック発生などの障害からTFTを保護することができ
る。
As described above, according to the above embodiment, the internal stress at the time of forming the silicon nitride film is 3.0 × 10 9 to 4.2 ×.
By controlling so as to have a compressive stress in the range of 10 9 dynes / cm 2 , even if the heat treatment in hydrogen gas is performed at a temperature in the range of 400 to 500 ° C., an excessive tensile stress as in the related art is generated inside. It does not occur, so that the TFT can be protected from obstacles such as cracks.

【0025】なお、シリコン窒化膜成形後の圧縮応力が
2.0×109ダイン/cm2未満の場合は水素ガス中に
おける加熱処理後の引っ張り応力が過大となり、シリコ
ン窒化膜のクラック発生の原因となる。また圧縮応力が
5.0×109ダイン/cm2を超える場合、シリコン窒
化膜にクラックが入ることはないが、石英基板等の透明
絶縁基板の反りが過大となり、自動搬送時および露光工
程において問題が発生し、極端な場合は透明絶縁基板が
割れることがある。
If the compressive stress after the formation of the silicon nitride film is less than 2.0 × 10 9 dynes / cm 2 , the tensile stress after the heat treatment in hydrogen gas becomes excessive, causing the silicon nitride film to crack. Becomes When the compressive stress exceeds 5.0 × 10 9 dynes / cm 2 , cracks do not occur in the silicon nitride film, but the warp of the transparent insulating substrate such as a quartz substrate becomes excessive, so that during the automatic transfer and the exposure process, Problems occur, and in extreme cases, the transparent insulating substrate may crack.

【0026】また水素ガス中熱処理の際の熱処理温度が
400℃未満ではTFTの特性回復が不十分であり、5
00℃を超えるとシリコン窒化膜にクラックが入る。
If the heat treatment temperature during the heat treatment in hydrogen gas is lower than 400 ° C., the characteristics of the TFT are not sufficiently recovered.
If the temperature exceeds 00 ° C., cracks occur in the silicon nitride film.

【0027】なお本実施例ではシリコン窒化膜の例につ
いて説明したが、本発明は特にこの範囲に限定されるも
のではなく、シリコン酸化窒化膜においても同様の効果
が期待できるものである。
In this embodiment, an example of a silicon nitride film has been described. However, the present invention is not particularly limited to this range, and similar effects can be expected in a silicon oxynitride film.

【0028】[0028]

【発明の効果】本発明は、石英基板上に形成された多結
晶シリコン膜を活性領域とし、電極配線を備えたTFT
の上に内部応力が3.0×10 9 〜4.2×10 9 ダイン
/cm2の範囲内の圧縮応力を有するシリコン窒化膜を
プラズマCVD装置により形成した後、前記圧縮応力が
1.6×109〜2.7×109ダイン/cm2の引っ張り
応力となるようにこのTFTを400〜500℃の範囲
内の温度で水素ガス中熱処理しているために、シリコン
窒化膜にクラックなどを生じることがなく表面保護膜と
しての機能を保持することができ、また従来よりも高温
で熱処理することが可能となるためTFTの特性回復の
効果を従来よりもさらに向上させることができる。
お、内部応力を2.0×10 9 〜5.0×10 9 ダイン/
cm 2 の範囲としても同様の効果を得られる。
According to the present invention, a TFT provided with an electrode wiring using a polycrystalline silicon film formed on a quartz substrate as an active region is provided.
After forming a silicon nitride film having a compressive stress in the range of 3.0 × 10 9 to 4.2 × 10 9 dynes / cm 2 by a plasma CVD apparatus on the silicon nitride film, the compressive stress becomes 1.6. Since the TFT is heat-treated in a hydrogen gas at a temperature within a range of 400 to 500 ° C. so as to have a tensile stress of × 10 9 to 2.7 × 10 9 dynes / cm 2 , cracks or the like may occur in the silicon nitride film. Therefore, the function as a surface protective film can be maintained without causing the heat treatment, and the heat treatment can be performed at a higher temperature than in the related art, so that the effect of restoring the characteristics of the TFT can be further improved as compared with the related art. What
The internal stress is 2.0 × 10 9 to 5.0 × 10 9 dynes /
The same effect can be obtained even when the area is in the range of cm 2 .

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(g)は本発明の一実施例における薄
膜トランジスタの製造方法を示す工程断面図
FIGS. 1A to 1G are process cross-sectional views illustrating a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 石英基板(透明絶縁基板) 2 多結晶シリコン膜 3 ゲート酸化膜 4 ゲート電極 5 ドレイン領域 6 ソース領域 7 層間絶縁膜 8 コンタクト孔 9 電極配線 10 シリコン窒化膜 Reference Signs List 1 quartz substrate (transparent insulating substrate) 2 polycrystalline silicon film 3 gate oxide film 4 gate electrode 5 drain region 6 source region 7 interlayer insulating film 8 contact hole 9 electrode wiring 10 silicon nitride film

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−132433(JP,A) 特開 昭63−165(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/318 ────────────────────────────────────────────────── (5) References JP-A-63-132433 (JP, A) JP-A-63-165 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786 H01L 21/336 H01L 21/318

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 石英基板上に多結晶シリコン膜を形成し
た後薄膜トランジスタ形成領域となる多結晶シリコン膜
を選択的に残す工程と、ゲート酸化膜および多結晶シリ
コン膜からなるゲート電極を形成する工程と、イオン注
入によって薄膜トランジスタのドレイン領域およびソー
ス領域を形成する工程と、全面にシリコン酸化膜などの
層間絶縁膜を形成する工程と、前記層間絶縁膜に前記ド
レイン領域およびソース領域に達するコンタクト孔を形
成する工程と、全面にアルミニウムを主成分とする導電
膜を形成した後選択的にエッチングして電極配線を形成
する工程と、前記電極配線を含み薄膜トランジスタ構成
部を保護するためのシリコン窒化膜をその内部応力が
3.0×10 9 〜4.2×10 9 ダイン/cm2の範囲内
の圧縮応力を備えるようにプラズマCVD装置により形
成した後、前記圧縮応力が1.6×109〜2.7×109
ダイン/cm2の引っ張り応力となるように400〜5
00℃の範囲内の温度の水素ガス中で熱処理する工程と
からなる薄膜トランジスタの製造方法。
1. A step of forming a polycrystalline silicon film on a quartz substrate and then selectively leaving a polycrystalline silicon film to be a thin film transistor forming region, and a step of forming a gate electrode comprising a gate oxide film and a polycrystalline silicon film. Forming a drain region and a source region of the thin film transistor by ion implantation, forming an interlayer insulating film such as a silicon oxide film over the entire surface, and forming a contact hole reaching the drain region and the source region in the interlayer insulating film. Forming a conductive film containing aluminum as a main component over the entire surface and then selectively etching to form an electrode wiring; and forming a silicon nitride film for protecting the thin film transistor component including the electrode wiring. Its internal stress
After being formed by a plasma CVD apparatus so as to have a compressive stress in a range of 3.0 × 10 9 to 4.2 × 10 9 dynes / cm 2 , the compressive stress is 1.6 × 10 9 to 2.7 ×. 10 9
400 to 5 so that a tensile stress of dyne / cm 2 is obtained.
Performing a heat treatment in a hydrogen gas at a temperature in the range of 00 ° C.
JP16938894A 1994-07-21 1994-07-21 Method for manufacturing thin film transistor Expired - Fee Related JP3265838B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16938894A JP3265838B2 (en) 1994-07-21 1994-07-21 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16938894A JP3265838B2 (en) 1994-07-21 1994-07-21 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH0837308A JPH0837308A (en) 1996-02-06
JP3265838B2 true JP3265838B2 (en) 2002-03-18

Family

ID=15885677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16938894A Expired - Fee Related JP3265838B2 (en) 1994-07-21 1994-07-21 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3265838B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JP2007005627A (en) * 2005-06-24 2007-01-11 Sony Corp Method for manufacturing semiconductor device
US10191215B2 (en) 2015-05-05 2019-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Waveguide fabrication method

Also Published As

Publication number Publication date
JPH0837308A (en) 1996-02-06

Similar Documents

Publication Publication Date Title
JP2001051292A (en) Semiconductor device and semiconductor display device
JP4967631B2 (en) Display device
JP2781706B2 (en) Semiconductor device and manufacturing method thereof
JPH10270710A (en) Liquid crystal display device and manufacture thereof
JP2000022462A (en) Thin film transistor circuit and semiconductor display device using the same
JP2000039628A (en) Semiconductor display device
US20100072479A1 (en) LCD Pixel Array Structure
JP3265838B2 (en) Method for manufacturing thin film transistor
WO2020186985A1 (en) Low-temperature polysilicon substrate and manufacturing method therefor, and array substrate and display device
JP2008042218A (en) Method for manufacturing thin film transistor panel
JPH06242311A (en) Color filter for liquid crystal display
JPH10135480A (en) Color display device, method of manufacturing the same, and color liquid crystal device
US6716658B2 (en) Method of preventing generation of particles in chamber
JPH0980412A (en) Liquid crystal display manufacturing method
JP2003297750A (en) Semiconductor device and manufacturing method thereof
JPS6066286A (en) Display panel and manufacture thereof
JPH1152426A (en) Liquid crystal display device and method of manufacturing the same
KR20010004016A (en) Method of manufacturing TFT-LCD
KR100590917B1 (en) Manufacturing method of liquid crystal display device
JP2009210681A (en) Display and manufacturing method therefor
JPH06160897A (en) Liquid crystal display
US20080124846A1 (en) Method of fabricating thin film transistor
JP3255752B2 (en) Method for manufacturing semiconductor device
JPH104194A (en) Thin film transistor and manufacture thereof
JP2009117455A (en) Semiconductor device manufacturing method, electro-optical device manufacturing method, electronic device manufacturing method, semiconductor device, electro-optical device, and electronic device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees