JP3319561B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3319561B2 JP3319561B2 JP4507296A JP4507296A JP3319561B2 JP 3319561 B2 JP3319561 B2 JP 3319561B2 JP 4507296 A JP4507296 A JP 4507296A JP 4507296 A JP4507296 A JP 4507296A JP 3319561 B2 JP3319561 B2 JP 3319561B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- electrode
- transistor
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に関
する。[0001] The present invention relates to a liquid crystal display device.
【0002】[0002]
【従来の技術】液晶ディスプレイは、薄型で低消費電力
であり、ノート型パソコンなどに広く用いられている。
特に消費電力が小さいことが他のCRT、プラズマディ
スプレイなどのディスプレイと比べて優れた特徴であ
り、今後は携帯情報機器への応用が期待されている。2. Description of the Related Art Liquid crystal displays are thin and have low power consumption, and are widely used in notebook computers and the like.
In particular, low power consumption is an excellent feature compared to other displays such as CRTs and plasma displays, and is expected to be applied to portable information devices in the future.
【0003】携帯機器の場合、ディスプレイの消費電力
が500mW以下、できれば数mWと小さいことが望ま
しい。この要求に対して、従来はTN型液晶の単純マト
リクス型でバックライトが不要で消費電力の小さい反射
型を用いてきた。しかし、TN型では偏光板が必要であ
り反射率が30%程度と暗いこと、単純マトリクス型で
は画素数を増やすとコントラストが下がりさらに見にく
くなるなどの問題がある。そこで、液晶表示に偏光板を
用いないPCGH(相変化ゲストホスト型)モードを用
いてアクティブマトリクスによる駆動を行うことによ
り、反射率が高く、コントラストも高い表示を得ること
が試みられている。In the case of a portable device, it is desirable that the power consumption of the display is 500 mW or less, preferably as small as several mW. In response to this requirement, a reflection type of a simple matrix type of TN type liquid crystal which does not require a backlight and has low power consumption has been conventionally used. However, the TN type requires a polarizing plate and has a reflectance as low as about 30%, and the simple matrix type has a problem that the contrast is reduced when the number of pixels is increased, making it more difficult to see. Therefore, an attempt has been made to obtain a display having a high reflectance and a high contrast by performing driving using an active matrix using a PCGH (phase change guest host type) mode without using a polarizing plate for a liquid crystal display.
【0004】図7にこのような従来例の構成を示す。同
図に示す回路構成は、従来の透過型TN液晶のアクティ
ブマトリクスと同等であり、信号線71、ゲート線72
およびその交点にある薄膜トランジスタTFT73によ
り、各画素の液晶74および蓄積容量線75に接続され
た蓄積容量76に電荷を与える。液晶74には交流を印
加する必要があり、対向基板の対向電極77の電圧を中
心に正電圧、負電圧となるように信号線電圧を与えて実
現している。FIG. 7 shows the configuration of such a conventional example. The circuit configuration shown in the figure is equivalent to the active matrix of the conventional transmission type TN liquid crystal, and includes a signal line 71 and a gate line 72.
And a thin film transistor TFT 73 at the intersection thereof applies a charge to the liquid crystal 74 of each pixel and the storage capacitor 76 connected to the storage capacitor line 75. It is necessary to apply an alternating current to the liquid crystal 74, and this is realized by applying a signal line voltage so as to be a positive voltage and a negative voltage around the voltage of the counter electrode 77 of the counter substrate.
【0005】このような液晶ディスプレイでは、表示が
全く変化しない場合でも交流電圧を印加する必要がある
ため、フレーム周期で選択されるごとに画素電位を書換
えている。容量に交流を印加する場合の消費電力は、 P=f×V2 ×C (周波数f;電圧V;容量C) であるから、周波数が高いほど、電圧が高いほど、容量
が大きいほど消費電力が大きい。In such a liquid crystal display, an AC voltage needs to be applied even when the display does not change at all. Therefore, the pixel potential is rewritten every time a selection is made in a frame cycle. The power consumption when applying an alternating current to the capacitance is: P = f × V 2 × C (frequency f; voltage V; capacitance C), so the higher the frequency, the higher the voltage, and the larger the capacitance, the more the power consumption Is big.
【0006】液晶ディスプレイで交流駆動する場合に
は、各画素の駆動周波数はフレーム周波数、信号線の駆
動周波数はフレーム周波数と走査線本数の積、信号線ド
ライバICの駆動周波数は、画面の総画素数とフレーム
周波数の積の値、もし分割駆動すればさらに分割数で割
った値、となる。現状で、対角10.4インチのカラーVG
A(640×RGB×480画素)では信号線ICの消
費電力は1W程度であるから、A4サイズで150dpi相当
の高精細LCDの画素数ではVGAの6.25倍の1600
×1200画素程度となり、2〜3W以上と大きくなっ
てしまうことが予想される。これでは携帯情報機器に用
いるのはバッテリの使用時間が短く、問題がある。In the case of AC driving with a liquid crystal display, the driving frequency of each pixel is the frame frequency, the driving frequency of the signal line is the product of the frame frequency and the number of scanning lines, and the driving frequency of the signal line driver IC is the total pixel of the screen. The value is the product of the number and the frame frequency, or the value obtained by further dividing by the number of divisions if divided driving is performed. Currently, 10.4 inch diagonal color VG
In A (640 × RGB × 480 pixels), the power consumption of the signal line IC is about 1 W. Therefore, the number of pixels of an A4 size high-definition LCD equivalent to 150 dpi is 1600 which is 6.25 times that of VGA.
It is expected to be about × 1200 pixels, which will be as large as 2 to 3 W or more. In this case, the use time of the battery is short in a portable information device, which is problematic.
【0007】この問題に対して双安定の強誘電性液晶
(SSFLC)を用いると液晶にメモリ性があり、表示
が変らない限り電圧の供給を停止することができること
が知られており、消費電力の低減が可能である。It is known that the use of a bistable ferroelectric liquid crystal (SSFLC) for this problem has a memory property and that the supply of voltage can be stopped as long as the display does not change. Can be reduced.
【0008】しかし、双安定の強誘電性液晶では、衝撃
により配向が乱れて表示不良が発生する問題があり、携
帯型表示デバイスとしては採用できない。さらにメモリ
性を持った液晶では表示品位(コントラスト、反射率な
ど)が制限されることが多く、たとえばSSFLCでは
偏光板の使用が不可欠の表示モードであり、反射率は3
0%程度と暗い画面しか得られない問題もあった。However, a bistable ferroelectric liquid crystal has a problem that the orientation is disturbed by an impact and a display failure occurs, and thus cannot be adopted as a portable display device. In addition, display quality (contrast, reflectance, etc.) is often limited in a liquid crystal having memory properties. For example, in SSFLC, the use of a polarizing plate is an indispensable display mode.
There was also a problem that only a dark screen of about 0% could be obtained.
【0009】[0009]
【発明が解決しようとする課題】前述したように、パソ
コンの画面や携帯情報機器の画面などでは静止画が多く
画面が書き変らなくも信号線に交流を供給することにな
り、電力を無駄に消費していることになる。As described above, on the screen of a personal computer or the screen of a portable information device, there are many still images, and alternating current is supplied to the signal lines even if the screen is not rewritten. You are consuming.
【0010】そこで、本発明では上述の問題点を解決
し、電力消費を低減することを目的とする。Therefore, an object of the present invention is to solve the above-mentioned problems and reduce power consumption.
【0011】さらに、本発明では画素回路の簡略化を図
ることで高精細化を実現することも目的とする。Another object of the present invention is to realize high definition by simplifying the pixel circuit.
【0012】[0012]
【課題を解決するための手段】このような問題を解決す
るため、請求項1記載の液晶表示装置は、第1および第
2の電極間に挟まれた液晶層と、いずれも異なる表示信
号を供給する第1ないし第3の信号供給線と、選択信号
を供給する手段と、ゲート部に前記選択信号を保持する
強誘電体を有し、ソース電極が前記第1の信号供給線に
接続され、ドレイン電極が前記第1の電極に接続される
ように備えられた、第1の閾値電圧および第1の極性を
有する第1の電界効果型トランジスタと、ゲート部に前
記選択信号を保持する強誘電体を有し、ソース電極が前
記第2の信号供給線に接続されるように備えられた、前
記第1の閾値電圧より絶対値の大きな第2の閾値電圧お
よび前記第1の極性を有する第2の電界効果型トランジ
スタと、ゲート部に前記選択信号を保持する強誘電体を
有し、ソース電極が前記第2の電界効果型トランジスタ
のドレイン電極に接続され、ドレイン電極が前記第1の
電極に接続されるように備えられた、前記第1の閾値電
圧および第2の極性を有する第3の電界効果型トランジ
スタと、ゲート部に前記選択信号を保持する強誘電体を
有し、ソース電極が前記第3の信号供給線に接続され、
ドレイン電極が前記第3の電界効果型トランジスタのソ
ース電極に接続されるように備えられた、前記第2の閾
値電圧および前記第2の極性を有する第4の電界効果型
トランジスタとを具備する。この発明では、液晶に印加
する電圧が3種類になるので、階調を得ることができ
る。 In order to solve such a problem, the liquid crystal display device according to the first aspect has first and second liquid crystal display devices .
Liquid crystal layer sandwiched between two electrodes
First to third signal supply lines for supplying signals, and a selection signal
And a gate unit for holding the selection signal.
A ferroelectric substance, and a source electrode connected to the first signal supply line.
Connected and the drain electrode is connected to the first electrode
A first threshold voltage and a first polarity
Having a first field-effect transistor and a gate
It has a ferroelectric that holds the selection signal, and the source electrode is
Wherein the first signal supply line is connected to the second signal supply line.
A second threshold voltage having an absolute value larger than the first threshold voltage;
And a second field effect transistor having the first polarity
And a ferroelectric that holds the selection signal in the gate section.
Having a source electrode of the second field effect transistor
And the drain electrode is connected to the first electrode.
Said first threshold voltage provided to be connected to an electrode;
Field-effect transistor having pressure and second polarity
And a ferroelectric that holds the selection signal in the gate section.
A source electrode is connected to the third signal supply line;
The drain electrode is the source of the third field-effect transistor.
The second threshold provided to be connected to a source electrode.
Value field voltage and a fourth field effect type having the second polarity
A transistor. In the present invention, the
Since there are three types of voltages to be applied, gradation can be obtained.
You.
【0013】ここで、第1の電極とは例えば画素電極、
第2の電極とは例えば対向電極、基準電位とは例えば対
向電極の電位のことで、例えばグランド電位である。Here, the first electrode is, for example, a pixel electrode,
The second electrode is, for example, a counter electrode, and the reference potential is, for example, a potential of the counter electrode, for example, a ground potential.
【0014】 第1の表示信号、第2の表示信号は、画
素の状態、すなわち第1の電極と第2の電極との間に挟
持された液晶層の状態を制御する信号である。第1の表
示信号、第2の表示信号は、一方が直流で他方が交流、
あるいは両方が直流または交流であってもよい。例えば
第1の表示信号として交流を印加し、第2の表示信号と
して一定電位を印加してもよい。また第1の表示信号を
供給する手段、第2の表示信号を供給する手段は、例え
ば給電線路のような形態である。第1の表示信号を供給
する手段、第2の表示信号を供給する手段ばかりでな
く、第3の表示信号を供給する手段、第4の表示信号を
供給する手段等を設け、それらの手段に供給される表示
信号も選択的に液晶に印加するようにしてもよい 。 [0014] The first display signal and the second display signal are image signals.
Element state, that is, sandwiched between the first electrode and the second electrode.
This is a signal for controlling the state of the held liquid crystal layer. First table
One of the indication signal and the second indication signal is DC, the other is AC,
Alternatively, both may be DC or AC. For example
An alternating current is applied as the first display signal, and the second display signal and
Then, a constant potential may be applied. Also, the first display signal is
The means for supplying and the means for supplying the second display signal are, for example,
This is a form like a feed line. Supply the first display signal
Means for supplying the second display signal.
Means for supplying a third display signal;
Providing means for supplying, etc., and indications supplied to those means
A signal may also be selectively applied to the liquid crystal .
【0015】選択信号は、画素の状態を選択するためのA selection signal is used to select a state of a pixel.
信号であり、例えば選択信号線を介して駆動回路より印Signal from the drive circuit via a selection signal line, for example.
加される。選択信号線と強誘電体との間にはスイッチンBe added. A switch is placed between the selection signal line and the ferroelectric.
グ素子、例えばゲートが走査線に接続されたFETを介Via a switching element, for example, an FET whose gate is connected to a scanning line.
挿する。走査線と選択信号線とスイッチング素子によInsert. Scan lines, select signal lines and switching elements
り、任意の画素の状態を制御することが出来る。つまりThus, the state of an arbitrary pixel can be controlled. I mean
任意の画素に印加される表示信号を、選択信号により、A display signal applied to an arbitrary pixel is changed according to a selection signal.
第1の表示信号と第2の表示信号から選択することがでIt is possible to select between the first display signal and the second display signal.
きる。選択信号は強誘電体の分極状態として保持されWear. The selection signal is held as the ferroelectric polarization state.
る。You.
【0016】 「強誘電体に保持された選択信号に応じAccording to the selection signal held in the ferroelectric,
て、第1または第2の表示信号を第1の電極に印加するApplying the first or second display signal to the first electrode
選択手段」は、例えばスイッチング素子のような形態でThe `` selection means '' is, for example, in the form of a switching element.
あるが、制御素子のような形態であつても構わない。スHowever, it may be in the form of a control element. S
イッチング素子としては、一対のpチャネルとnチャネルA pair of p-channel and n-channel switching elements
の電界効果トランジスタがある。電界効果トランジスタField effect transistor. Field effect transistor
としては、薄膜トランジスタがある。薄膜トランジスタThere is a thin film transistor. Thin film transistor
の構成はトップゲート型、ボトムゲート型など必要に応Configuration is top gate type, bottom gate type, etc.
じて設計するようにすればよい。そして、例えばpチャWhat is necessary is just to design. And, for example, p-cha
ネルとnチャネルの電界効果トランジスタのゲートに同And the gate of the n-channel field-effect transistor.
じ信号を印加するだけで、相補的に一方をオン、他方をOne signal is turned on and the other is turned on simply by applying the same signal.
オフさせることができ、第1の電極に印加する電圧を選Can be turned off and select the voltage to be applied to the first electrode.
択することができる。また選択の形態としては、強誘電You can choose. As a mode of selection, ferroelectric
体が保持した選択手段に応じて相補的にオン・オフするComplementarily turns on and off according to the selection means held by the body
第1のスイッチング素子と第2のスイッチング素子があThe first switching element and the second switching element
る。第1のスイッチング素子がオンの時には第1の表示You. The first display when the first switching element is on
信号が第1の電極に印加され、第2のスイッチング素子A signal is applied to a first electrode and a second switching element
がオンの時には第2の表示信号が第1の電極に印加されIs turned on, a second display signal is applied to the first electrode.
ることになる。Will be.
【0017】 そして強誘電体と、選択手段を構成するAnd a ferroelectric material and a selection unit.
前記第1のスイッチング素子および第2のスイッチングThe first switching element and the second switching
素子を用いて、強誘電体の分極状態に応じてオン・オフOn / off according to the polarization state of the ferroelectric using the element
するようにすればよい。選択手段を構成する第1のスイWhat should I do? The first switch constituting the selecting means
ッチング素子および第2のスイッチング素子を、強誘電The switching element and the second switching element
体の分極状態に応じて相補的にオン・オフするようにすTurn on and off complementarily according to the polarization state of the body
れば、第1の表示信号が液晶層に印加されている状態If the first display signal is applied to the liquid crystal layer,
と、第2の表示信号が液晶層に印加されている状態とをAnd the state where the second display signal is applied to the liquid crystal layer.
自動的に切り換えることができる。相補的にオン・オフIt can be switched automatically. Complementary on / off
する第1のスイッチング素子および第2のスイッチングFirst switching element and second switching
素子の形態としては、例えば相補型MOSFETがある。このAs a form of the element, for example, there is a complementary MOSFET. this
相補型MOSFETのゲート部に、保持手段として強誘電体をFerroelectric as a holding means in the gate of the complementary MOSFET
備えてもよいし、相補型MOSFETのゲート部と接続して強Or connected to the gate of a complementary MOSFET
誘電体を備えてもよい。強誘電体は第1のスイッチングA dielectric may be provided. Ferroelectric is the first switching
素子と第2のスイッチング素子をとで分離していてもよThe element and the second switching element may be separated from each other.
いし、一体的に形成して共用してもよい。Alternatively, they may be formed integrally and shared.
【0018】[0018]
【0019】[0019]
【0020】[0020]
【0021】[0021]
【0022】[0022]
【0023】[0023]
【発明の実施の形態】図1は本発明に係る液晶表示装置
の1画素の等価回路図を示す。FIG. 1 is an equivalent circuit diagram of one pixel of a liquid crystal display device according to the present invention.
【0024】同図に示すように、単位画素には、画素選
択用トランジスタ1、これを選択する走査線2、画素の
状態を決める信号を供給する信号線3、がそれぞれゲー
トおよびソースの接続される。As shown in FIG. 1, a unit pixel has a pixel selection transistor 1, a scanning line 2 for selecting the pixel selection transistor, and a signal line 3 for supplying a signal for determining the state of the pixel. You.
【0025】画素選択用トランジスタ1のドレインには
nチャネル型トランジスタ4、pチャネル型トランジス
タ5のゲートが接続される。トランジスタ4、5のゲー
ト部には強誘電体が設けられ、内部分極の状態によって
トランジスタがオン、オフを保持することができる。強
誘電体はトランジスタのゲート絶縁膜の一部に設けるこ
ととした。nチャネル型、pチャネル型トランジスタ
4、5のソース側を2つの配線7、8にそれぞれ接続
し、ドレイン側を相互に接続して液晶6に電圧を印加す
るようにする。液晶6の他方の電位は対向電極9となっ
ている。The gates of an n-channel transistor 4 and a p-channel transistor 5 are connected to the drain of the transistor 1 for pixel selection. The gates of the transistors 4 and 5 are provided with a ferroelectric substance, and the transistors can be kept on and off depending on the state of internal polarization. The ferroelectric is provided on part of the gate insulating film of the transistor. The sources of the n-channel and p-channel transistors 4 and 5 are connected to the two wirings 7 and 8, respectively, and the drains are connected to each other to apply a voltage to the liquid crystal 6. The other potential of the liquid crystal 6 is a counter electrode 9.
【0026】配線7に対向電極9の電位を中心に60H
z程度の交流を印加し、配線7を対向電極9と同じ電位
とすると、ゲート信号がオン(図2A)、走査信号パル
スが印加(図2B)のときでトランジスタ4がオン(図
2D)しているときには液晶6に所定の交流電圧が印加
され(図2E)、ゲート信号オフ(図2A)、走査信号
パルスがオフ(図2B)のときでトランジスタ5がオン
(図2C)しているときには液晶6には電圧が印加され
ない状態を得る(図2E)。この2つの状態はトランジ
スタ4、5によってメモリされているので画像が変化し
なければ、信号線3に高周波の交流を印加する必要がな
く、低消費電力が実現される。トランジスタ4、5は同
じゲート電位を印加しても相反的に動作するので画素回
路が大幅に簡略される。信号線を2本にして2つのトラ
ンジスタを独立に制御することも可能であるが、それに
比べて外部駆動回路が簡略になるとともに、画素の高集
積化が図られる。The potential of the counter electrode 9 is set to 60
When an alternating current of about z is applied to set the wiring 7 to the same potential as the counter electrode 9, the gate signal is turned on (FIG. 2A), and the transistor 4 is turned on (FIG. 2D) when the scanning signal pulse is applied (FIG. 2B). When a predetermined AC voltage is applied to the liquid crystal 6 (FIG. 2E), the gate signal is OFF (FIG. 2A), the scanning signal pulse is OFF (FIG. 2B), and the transistor 5 is ON (FIG. 2C). A state where no voltage is applied to the liquid crystal 6 is obtained (FIG. 2E). Since these two states are stored by the transistors 4 and 5, if the image does not change, it is not necessary to apply a high-frequency alternating current to the signal line 3 and low power consumption is realized. Since the transistors 4 and 5 operate reciprocally even when the same gate potential is applied, the pixel circuit is greatly simplified. Although it is possible to control two transistors independently by using two signal lines, an external drive circuit is simplified and higher integration of pixels is achieved.
【0027】なお、配線7、8には上記の信号のかけ方
に限定されない。両者とも直流の電位とすることもかま
わない。The wirings 7 and 8 are not limited to the above-described signal application. Both may be DC potentials.
【0028】図3は図1の回路を実現した画素の平面
図、図4は図3のA−A’断面図を示す。図3の30X(X=
1 〜9)は図1の番号Xと対応させている。なお、図3の
309 は画素電極を示す。FIG. 3 is a plan view of a pixel which realizes the circuit of FIG. 1, and FIG. 4 is a sectional view taken along the line AA 'of FIG. 30X (X =
1 to 9) correspond to the number X in FIG. In addition, FIG.
Reference numeral 309 denotes a pixel electrode.
【0029】図4を用いて本発明の主要なプロセスを説
明する。まず、絶縁性基板401 にアモルファスシリコン
膜を堆積し、エキシマレーザアニールにより多結晶化さ
せ、島状にパターニングする。nチャネルトランジスタ
407 およびpチャネルトランジスタ408 のチャネル領域
402 は多結晶シリコン(膜厚70nm)である。なお、本例
ではn-ch、p-chともノンドープの多結晶シリコンとした
がTFTのしきい値電圧制御のためにn-ch,p-ch それぞ
れ独立にわずかにドーピングしてもよい。The main process of the present invention will be described with reference to FIG. First, an amorphous silicon film is deposited on the insulating substrate 401, polycrystallized by excimer laser annealing, and patterned into an island shape. n-channel transistor
407 and channel region of p-channel transistor 408
402 is polycrystalline silicon (70 nm thick). In this example, both n-ch and p-ch are non-doped polycrystalline silicon, but n-ch and p-ch may be slightly doped independently for controlling the threshold voltage of the TFT.
【0030】続いて強誘電体を含むゲート絶縁膜405 を
堆積する。本例ではECR-CVD で堆積したシリコン酸化膜
(膜厚50nm)とチタン酸バリウム( BaTiO3 )強誘電体
膜(膜厚20〜400nm )の積層とした。強誘電体単層でも
よく、強誘電体の上に絶縁膜を設けたもの、3層にした
もの、強誘電体と常誘電体の間に中間電極を設けたもの
などもよい。強誘電体としては、PZT( [Pb(Zr,Ti)O
3 ] )などのペロブスカイト型酸化物の他、層状酸化物
(Bi4 Ti3 O 12など)を用いてもよく、有機材料(ビニ
ィデンフルオライド(VDF;vinylidene fluoride) とトリ
フロエチレン(TrFE;trifluoroethylene)の混合物など)
でもよい。成膜方法として、スパッタ法、ゾル・ゲル
法、レーザアブレーション法、CVD法、などを用いる
ことができる。Subsequently, a gate insulating film 405 containing a ferroelectric is deposited. In this example, a silicon oxide film (50 nm thick) deposited by ECR-CVD and a barium titanate (BaTiO 3 ) ferroelectric film (20 to 400 nm thick) were laminated. A ferroelectric single layer may be used, an insulating film provided on a ferroelectric, a three-layered one, an intermediate electrode provided between a ferroelectric and a paraelectric, and the like may be used. PZT ([Pb (Zr, Ti) O
3 ]), layered oxides (such as Bi 4 Ti 3 O 12 ) may be used as well as organic materials (vinylidene fluoride (VDF; vinylidene fluoride) and trifluoroethylene (TrFE)). a mixture of trifluoroethylene)
May be. As a film formation method, a sputtering method, a sol-gel method, a laser ablation method, a CVD method, or the like can be used.
【0031】その上にゲート電極406 を形成し、イオン
ドーピングでソース、ドレイン領域を形成する。n-chT
FT407 ではソース、ドレイン領域403 に燐を、p-chT
FT408 ではソース、ドレイン領域404 にボロンを、そ
れぞれドープした。また、それぞれLDD構造とし、ソ
ース、ドレイン領域とチャネルとの間に中濃度不純物領
域を設けた。全体をシリコン酸化膜ないしシリコン窒化
膜などの層間絶縁膜409 で覆い、スルーホールを開けた
後にソース、ドレイン電極およびこれと接続される配線
410,411,412 を形成した。その上にアクリル樹脂、BC
B(ベンゾシクロブテン)などの第2の層間絶縁膜413
と堆積し、スルーホールを開けた後に画素電極414 を形
成した。A gate electrode 406 is formed thereon, and source and drain regions are formed by ion doping. n-chT
In the FT 407, phosphorus is added to the source and drain regions 403, and p-chT
In the FT408, the source and drain regions 404 are doped with boron. In addition, each has an LDD structure, and a medium-concentration impurity region is provided between the source / drain region and the channel. The whole is covered with an interlayer insulating film 409 such as a silicon oxide film or a silicon nitride film, and after opening a through hole, the source and drain electrodes and the wiring connected thereto are formed.
410,411,412 were formed. Acrylic resin, BC on it
Second interlayer insulating film 413 such as B (benzocyclobutene)
After forming a through hole, a pixel electrode 414 was formed.
【0032】以上でTFTアレイが完成し、ガラスない
しプラスチックなどの対向基板417および対向電極416
との間に液晶を配置して表示装置が完成する。Thus, the TFT array is completed, and the counter substrate 417 and the counter electrode 416 made of glass or plastic are used.
The display device is completed by arranging the liquid crystal between them.
【0033】液晶には、ゲストホスト型液晶を用いた。
ホスト液晶を90〜360度回転させたもの、配向がラ
ンダムになるアモルファスゲストホスト型などがコント
ラスト、反射率を高める上で有効である。また、TN型で
もよく、コレステリック液晶を用いた選択反射−透過モ
ードでもよく、強誘電性液晶、反強誘電性液晶、高分子
分散型液晶、OCBモード液晶、などを用いてもよい。
表示方式も自由であり、光学的な変化の分類でいえば、
透過−吸収を得るもの、透過−散乱を得るもの、散乱−
吸収を得るもの、などいずれでもよい。画素の素子数が
多いので素子の上に絶縁膜を設けて画素電極を形成した
反射型が望ましいが、画素サイズによっては透過型でも
可能である。モノクロでもカラー表示でも当然かまわな
い。液晶層は単層でも多層でもよい。As the liquid crystal, a guest-host type liquid crystal was used.
A liquid crystal in which the host liquid crystal is rotated by 90 to 360 degrees, an amorphous guest host type in which the orientation is random, and the like are effective in increasing the contrast and the reflectance. Further, a TN type, a selective reflection-transmission mode using a cholesteric liquid crystal may be used, and a ferroelectric liquid crystal, an antiferroelectric liquid crystal, a polymer dispersed liquid crystal, an OCB mode liquid crystal, or the like may be used.
The display method is also free, and speaking of the optical change classification,
Transmission-absorption, transmission-scattering, scattering-
Any of those that obtain absorption may be used. Since the number of pixel elements is large, a reflection type in which an insulating film is provided on the elements to form pixel electrodes is desirable, but a transmission type is also possible depending on the pixel size. Naturally, it can be monochrome or color display. The liquid crystal layer may be a single layer or a multilayer.
【0034】図4の構造では画素電極がTFT部および
配線を覆うようにしているが、本発明のように液晶には
常時(画素を選択していない期間)決められた信号が供
給されるされるため、従来例と異なり、画素電極と信号
線、走査線、その他の配線との寄生容量によるノイズの
問題がなく、設計が容易となる。つまり、従来は、画素
電極でTFT部等を覆うようにした場合、画素電極とT
FT部等との間に寄生容量が発生し、TFT部等の電気
的特性に悪影響を与え、表示品質等に悪影響を与えてい
た。これに対して、本発明では、画素電極の下に強誘電
体を含むトランジスタを配置したので、寄生容量による
表示品質等の劣化はなくなる。In the structure shown in FIG. 4, the pixel electrode covers the TFT portion and the wiring, but a predetermined signal is always supplied to the liquid crystal (a period during which no pixel is selected) as in the present invention. Therefore, unlike the conventional example, there is no problem of noise due to the parasitic capacitance between the pixel electrode and the signal line, the scanning line, or other wiring, and the design becomes easy. That is, conventionally, when the TFT portion and the like are covered with the pixel electrode, the pixel electrode
A parasitic capacitance is generated between the FT portion and the like, which has an adverse effect on electrical characteristics of the TFT portion and the like, and has a bad effect on display quality and the like. On the other hand, in the present invention, since a transistor including a ferroelectric substance is arranged below the pixel electrode, deterioration in display quality and the like due to parasitic capacitance is eliminated.
【0035】図1の選択トランジスタは1つの場合に限
らず、縦横に設けた走査線の交点のみに信号線電圧が印
加されるようなANDを取る2つのトランジスタの回路
などを用いることもできる。また、1つの選択線の情報
を読み取り、画素選択および信号受信を行う回路として
もよい。The selection transistor in FIG. 1 is not limited to one, and a circuit of two transistors which take an AND operation such that a signal line voltage is applied only to the intersection of scanning lines provided vertically and horizontally can also be used. Alternatively, a circuit that reads information of one selection line, and performs pixel selection and signal reception may be used.
【0036】以上の実施例ではトランジスタを多結晶シ
リコンTFTとしたが、アモルファスシリコンTFTで
もよく、微結晶シリコンでもシリコン−ゲルマニウム合
金などでもよい。トランジスタ構造はプレーナ型に限ら
ず、スタッガ型、逆スタッガ型でもよく、セルフアライ
ン型に限らず、非セルフアライン型でも構わない。In the above embodiment, the transistor is a polycrystalline silicon TFT. However, the transistor may be an amorphous silicon TFT, microcrystalline silicon or a silicon-germanium alloy. The transistor structure is not limited to a planar type, and may be a staggered type or an inverted staggered type, and is not limited to a self-aligned type, and may be a non-self-aligned type.
【0037】図5は本発明の他の例の画素部の回路図を
示す。本例では、nチャネルトランジスタ505 およびp
チャネルトランジスタ503 は通常の電界効果トランジス
タでチャネル部が多結晶シリコンまたは、アモルファス
シリコンでできており、ソース、ドレイン領域の不純物
のキャリアが電子か正孔かでnチャネルかpチャネルか
が決まる。強誘電体はゲート電極に接続された強誘電体
コンデンサ504,506 によって構成されている。FIG. 5 is a circuit diagram of a pixel portion according to another example of the present invention. In this example, the n-channel transistor 505 and p
The channel transistor 503 is a normal field-effect transistor, and its channel portion is made of polycrystalline silicon or amorphous silicon. Whether the n-channel or the p-channel is determined depending on whether the impurity carriers in the source and drain regions are electrons or holes. The ferroelectric is constituted by ferroelectric capacitors 504 and 506 connected to the gate electrode.
【0038】この一対のトランジスタのゲートに電圧を
与えるのに、2つの選択用トランジスタ501,502 があ
り、1つの走査線510 ともう1つの走査線511 の両方が
ハイレベル(トランジスタ501,502 がnチャネルの場
合)の時に信号線512 からの電圧がかかるようになって
いる。これにより、任意画素のみに信号を与えることが
できる。To apply a voltage to the gates of this pair of transistors, there are two selection transistors 501 and 502, and both one scanning line 510 and the other scanning line 511 are at a high level (when the transistors 501 and 502 are n-channel). ), The voltage from the signal line 512 is applied. Thereby, a signal can be given only to an arbitrary pixel.
【0039】本例では、強誘電体とトランジスタが分離
されており、プロセス的に作りやすい特徴がある。In this embodiment, the ferroelectric material and the transistor are separated from each other, and have a feature that they can be easily formed in a process.
【0040】なお、強誘電体コンデンサとトランジスタ
は平面的に離れていてもいなくてもよい。すなわちゲー
ト電極とチャネルの間に強誘電体と常誘電体からなるゲ
ート絶縁膜を配し、その間に中間電極を設けることも可
能である。また、強誘電体に接する電極にはITOなど
の酸化物電極を採用できる。It should be noted that the ferroelectric capacitor and the transistor may or may not be planarly separated. That is, a gate insulating film made of a ferroelectric substance and a paraelectric substance can be arranged between the gate electrode and the channel, and an intermediate electrode can be provided between them. In addition, an oxide electrode such as ITO can be used as the electrode in contact with the ferroelectric.
【0041】トランジスタの構造はプレーナ型にかぎら
ず、スタッガ型、逆スタッガ型などいずれでもよく、半
導体には多結晶シリコンなどの他に単結晶シリコン、微
結晶シリコン、シリコン−ゲルマニウム合金、Te,C
dSeなどの半導体でもよい。 また、図5では、各ト
ランジスタ507,508 のゲートにそれぞれ強誘電体コンデ
ンサ504,506 が接続されていたが、図6に示すように選
択用トランジスタ601のドレインと2つのトランジスタ6
02,603 のゲート間を1つの強誘電体コンデンサ604 を
介して接続してもよい。The structure of the transistor is not limited to a planar type, and may be a staggered type, an inverted staggered type, or the like. In addition to polycrystalline silicon, semiconductors such as monocrystalline silicon, microcrystalline silicon, silicon-germanium alloy, Te, C
A semiconductor such as dSe may be used. In FIG. 5, the ferroelectric capacitors 504 and 506 are connected to the gates of the transistors 507 and 508, respectively. However, as shown in FIG.
02, 603 may be connected via one ferroelectric capacitor 604.
【0042】図8にさらに他の例を示す。この例では、
液晶に印加する電圧が2種より多い種類、例えば4種類
を印加することができる。同図では、液晶812 に対して
pチャネル、nチャネルの一対のトランジスタ802,803
があり、これには強誘電体がゲート絶縁膜に儲けtr荒
れている。強誘電体の分極が反転することでトランジス
タ803 がオンとなるゲート電圧をVth1 、同時にトラン
ジスタ802 はオンからオフとなるようにする。FIG. 8 shows still another example. In this example,
More than two types of voltages to be applied to the liquid crystal, for example, four types can be applied. In the figure, a pair of p-channel and n-channel transistors 802 and 803 are connected to a liquid crystal 812.
In this method, a ferroelectric material is used for a gate insulating film, and it is rough. When the polarization of the ferroelectric is inverted, the gate voltage at which the transistor 803 is turned on is set to Vth1, and at the same time, the transistor 802 is turned from on to off.
【0043】トランジスタ803 には、pチャネル、nチ
ャネルの一対のトランジスタ804,805 が接続され、同時
に強誘電体を含み、ただししきい値電圧がトランジスタ
802,803 と異なったVth2 を持つ。The transistor 803 is connected to a pair of p-channel and n-channel transistors 804 and 805, and includes a ferroelectric material.
It has Vth2 different from 802,803.
【0044】トランジスタ805 には、pチャネル、nチ
ャネルの一対のトランジスタ806,807 が接続され、Vth
3 、Vth3'のしきい値電圧を持つ。これらのゲートは、
接続され、画素選択用トランジスタ801 によって駆動さ
れる。A pair of p-channel and n-channel transistors 806 and 807 are connected to the transistor 805.
3 has a threshold voltage of Vth3 '. These gates
Are connected and driven by the pixel selection transistor 801.
【0045】画素選択用トランジスタ801 からの信号が
十分負になっていれば、トランジスタ802 はオンとな
る。そこで、液晶812 は、信号線808 の信号が印加され
る。Vth1 <Vth2 <Vth3 とすれば、符号816 の電圧
がVth1 を越えるとトランジスタ802 がオフし、トラン
ジスタ803 がオンしているので、信号線809 の信号が液
晶812 に印加される。符号816 の電圧がVth2 を越える
とトランジスタ804 がオフし、トランジスタ805 がオン
する。トランジスタ806 はオンしたままなので信号線81
0 の信号が液晶812 に印加される。符号816 の電圧がV
th3 を越えるとトランジスタ806 がオフし、トランジス
タ807 がオンするため、信号線811 の信号が液晶812 に
印加される。When the signal from the pixel selecting transistor 801 is sufficiently negative, the transistor 802 is turned on. Therefore, the signal of the signal line 808 is applied to the liquid crystal 812. Assuming that Vth1 <Vth2 <Vth3, when the voltage 816 exceeds Vth1, the transistor 802 is turned off and the transistor 803 is turned on, so that the signal on the signal line 809 is applied to the liquid crystal 812. When the voltage 816 exceeds Vth2, the transistor 804 turns off and the transistor 805 turns on. Since the transistor 806 remains on, the signal line 81
A signal of 0 is applied to the liquid crystal 812. The voltage of code 816 is V
When it exceeds th3, the transistor 806 is turned off and the transistor 807 is turned on, so that the signal on the signal line 811 is applied to the liquid crystal 812.
【0046】このようにすることで、4種類の信号を切
り替えてかつメモリ性を持たせることができる。Vthを
変える方法として、強誘電体の膜厚を変える他に、常誘
電体ゲート絶縁膜の膜厚を変える方法もある。また、チ
ャネルにドーピングすることでもよい。図5、図6のよ
うに強誘電体コンデンサを接続する方法でもよい。これ
により、階調を得ることができる。In this way, four types of signals can be switched and a memory can be provided. As a method of changing Vth, besides changing the thickness of the ferroelectric, there is also a method of changing the thickness of the paraelectric gate insulating film. Alternatively, the channel may be doped. A method of connecting ferroelectric capacitors as shown in FIGS. Thereby, a gradation can be obtained.
【0047】なお、信号線808,809,810,811 の信号は、
各画素に外部から印加するようにすればよいが、例えば
信号線808,811 の信号のみを外部から与えて、信号線80
9,810,の信号については画素内で分割抵抗や容量分割で
作ることができる。The signals on the signal lines 808, 809, 810, 811 are:
What is necessary is just to apply externally to each pixel. For example, only the signals of the signal lines 808 and 811 are externally applied, and
The 9,810 signals can be created by dividing resistors or dividing capacitors in a pixel.
【0048】その他、本発明の趣旨を逸脱しない範囲で
あれば様々な変形をすることは可能である。In addition, various modifications can be made without departing from the spirit of the present invention.
【0049】[0049]
【発明の効果】以上詳述したように、本発明によれば、
液晶ディスプレイでの消費電力を低減することができ
る。液晶には所定の電位が常時印加されるので、良好な
画質が得られる。また、回路が簡略となり高精細化が実
現される。As described in detail above, according to the present invention,
Power consumption of the liquid crystal display can be reduced. Since a predetermined potential is constantly applied to the liquid crystal, good image quality can be obtained. Further, the circuit is simplified and high definition is realized.
【図1】 本発明に係る画素部の回路図。FIG. 1 is a circuit diagram of a pixel portion according to the present invention.
【図2】 本発明に係る液晶表示装置の駆動タイミイグ
チャート。FIG. 2 is a driving timing chart of the liquid crystal display device according to the present invention.
【図3】 本発明に係る画素部の平面図。FIG. 3 is a plan view of a pixel portion according to the present invention.
【図4】 本発明に係る画素部の断面図。FIG. 4 is a cross-sectional view of a pixel portion according to the present invention.
【図5】 本発明の他の例に係る画素部の回路図。FIG. 5 is a circuit diagram of a pixel portion according to another example of the present invention.
【図6】 本発明の他の例に係る画素部の回路図。FIG. 6 is a circuit diagram of a pixel portion according to another example of the present invention.
【図7】 従来の画素部の回路図。FIG. 7 is a circuit diagram of a conventional pixel portion.
【図8】 本発明の他の例に係る画素部の回路図。FIG. 8 is a circuit diagram of a pixel portion according to another example of the present invention.
1 画素選択薄膜トランジスタ 2 走査線 3 信号線 4 ゲートに強誘電体を含むnチャネル型薄膜トラン
ジスタ 5 ゲートに強誘電体を含むpチャネル型薄膜トラン
ジスタ 6 液晶 7、8 信号供給線 9 対向電極REFERENCE SIGNS LIST 1 pixel selection thin film transistor 2 scanning line 3 signal line 4 n-channel thin film transistor including ferroelectric in gate 5 p-channel thin film transistor including ferroelectric in gate 6 liquid crystal 7, 8 signal supply line 9 counter electrode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−118912(JP,A) 特開 平5−119298(JP,A) 特開 昭49−131646(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-6-118912 (JP, A) JP-A-5-119298 (JP, A) JP-A-49-131646 (JP, A) (58) Investigation Field (Int.Cl. 7 , DB name) G02F 1/1362 G02F 1/1343
Claims (1)
層と、Layers and いずれも異なる表示信号を供給する第1ないし第3の信First to third signals for supplying different display signals
号供給線と、No. supply line, 選択信号を供給する手段と、Means for providing a selection signal; ゲート部に前記選択信号を保持する強誘電体を有し、ソA gate portion having a ferroelectric material for holding the selection signal;
ース電極が前記第1の信号供給線に接続され、ドレインA source electrode connected to the first signal supply line;
電極が前記第1の電極に接続されるように備えられた、An electrode is provided to be connected to the first electrode;
第1の閾値電圧および第1の極性を有する第1の電界効A first field effect having a first threshold voltage and a first polarity
果型トランジスタと、Fruit transistor, ゲート部に前記選択信号を保持する強誘電体を有し、ソA gate portion having a ferroelectric material for holding the selection signal;
ース電極が前記第2の信号供給線に接続されるように備So that the source electrode is connected to the second signal supply line.
えられた、前記第1の閾値電圧より絶対値の大きな第2A second threshold voltage having an absolute value larger than the first threshold voltage;
の閾値電圧および前記第1の極性を有する第2の電界効Threshold voltage and a second field effect having the first polarity
果型トランジスタと、Fruit transistor, ゲート部に前記選択信号を保持する強誘電体を有し、ソA gate portion having a ferroelectric material for holding the selection signal;
ース電極が前記第2の電界効果型トランジスタのドレイThe source electrode is a drain of the second field effect transistor.
ン電極に接続され、ドレイン電極が前記第1の電極に接Drain electrode is connected to the first electrode.
続されるように備えられた、前記第1の閾値電圧およびThe first threshold voltage, and
第2の極性を有する第3の電界効果型トランジスタと、A third field-effect transistor having a second polarity; ゲート部に前記選択信号を保持する強誘電体を有し、ソA gate portion having a ferroelectric material for holding the selection signal;
ース電極が前記第3の信号供給線に接続され、ドレインA source electrode is connected to the third signal supply line,
電極が前記第3の電界効果型トランジスタのソース電極The electrode is a source electrode of the third field effect transistor
に接続されるように備えられた、前記第2の閾値電圧おThe second threshold voltage and the second threshold voltage
よび前記第2の極性を有する第4の電界効果型トランジAnd a fourth field effect transistor having the second polarity
スタとを具備することを特徴とする液晶表示装置。A liquid crystal display device comprising:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4507296A JP3319561B2 (en) | 1996-03-01 | 1996-03-01 | Liquid crystal display |
| US08/808,855 US6072454A (en) | 1996-03-01 | 1997-02-28 | Liquid crystal display device |
| KR1019970006860A KR100270147B1 (en) | 1996-03-01 | 1997-02-28 | Lcd apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4507296A JP3319561B2 (en) | 1996-03-01 | 1996-03-01 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09236823A JPH09236823A (en) | 1997-09-09 |
| JP3319561B2 true JP3319561B2 (en) | 2002-09-03 |
Family
ID=12709147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4507296A Expired - Fee Related JP3319561B2 (en) | 1996-03-01 | 1996-03-01 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319561B2 (en) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19712233C2 (en) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Liquid crystal display and manufacturing method therefor |
| JPH11282006A (en) * | 1998-03-27 | 1999-10-15 | Sony Corp | Liquid crystal display device |
| JP3622592B2 (en) * | 1999-10-13 | 2005-02-23 | 株式会社日立製作所 | Liquid crystal display |
| TW573165B (en) * | 1999-12-24 | 2004-01-21 | Sanyo Electric Co | Display device |
| KR100706222B1 (en) * | 2000-06-27 | 2007-04-11 | 삼성전자주식회사 | Liquid Crystal Display Having Partial Display Mode And Its Driving Method |
| TW594329B (en) | 2000-09-18 | 2004-06-21 | Sanyo Electric Co | Active matrix type display device |
| TW507192B (en) | 2000-09-18 | 2002-10-21 | Sanyo Electric Co | Display device |
| JP4963761B2 (en) * | 2000-09-18 | 2012-06-27 | 三洋電機株式会社 | Display device |
| JP5019668B2 (en) * | 2000-09-18 | 2012-09-05 | 三洋電機株式会社 | Display device and control method thereof |
| US7019727B2 (en) | 2000-09-18 | 2006-03-28 | Sanyo Electric Co., Ltd. | Display device |
| US7081875B2 (en) | 2000-09-18 | 2006-07-25 | Sanyo Electric Co., Ltd. | Display device and its driving method |
| EP1575024A1 (en) | 2000-11-06 | 2005-09-14 | Sanyo Electric Co., Ltd. | Active matrix display device with pixels having analog and digital memories |
| JP3982992B2 (en) | 2000-12-07 | 2007-09-26 | 三洋電機株式会社 | Active matrix display device |
| JP3730159B2 (en) * | 2001-01-12 | 2005-12-21 | シャープ株式会社 | Display device driving method and display device |
| TWI242085B (en) | 2001-03-29 | 2005-10-21 | Sanyo Electric Co | Display device |
| JP4845281B2 (en) | 2001-04-11 | 2011-12-28 | 三洋電機株式会社 | Display device |
| JP2002372703A (en) | 2001-04-11 | 2002-12-26 | Sanyo Electric Co Ltd | Display device |
| JP3883817B2 (en) | 2001-04-11 | 2007-02-21 | 三洋電機株式会社 | Display device |
| JP4868652B2 (en) | 2001-04-11 | 2012-02-01 | 三洋電機株式会社 | Display device |
| JP2002311901A (en) | 2001-04-11 | 2002-10-25 | Sanyo Electric Co Ltd | Display device |
| JP4204204B2 (en) | 2001-04-13 | 2009-01-07 | 三洋電機株式会社 | Active matrix display device |
| TWI236558B (en) | 2001-04-13 | 2005-07-21 | Sanyo Electric Co | Active matrix type display device |
| US6956553B2 (en) | 2001-04-27 | 2005-10-18 | Sanyo Electric Co., Ltd. | Active matrix display device |
| KR100481213B1 (en) * | 2001-12-28 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display device and method of driving the same |
| KR20080080117A (en) * | 2005-11-16 | 2008-09-02 | 폴리머 비젼 리미티드 | Method for addressing activemetric displays with ferroelectric thin film transistor based pixels |
| JP7638643B2 (en) * | 2020-08-21 | 2025-03-04 | 株式会社半導体エネルギー研究所 | Semiconductor device and electronic device |
-
1996
- 1996-03-01 JP JP4507296A patent/JP3319561B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09236823A (en) | 1997-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319561B2 (en) | Liquid crystal display | |
| US6072454A (en) | Liquid crystal display device | |
| US5952991A (en) | Liquid crystal display | |
| US5986724A (en) | Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT | |
| US5349366A (en) | Electro-optical device and process for fabricating the same and method of driving the same | |
| US8144102B2 (en) | Memory element and display device | |
| US6384818B1 (en) | Electrooptical device and method of fabricating the same | |
| US7342615B2 (en) | Image display and manufacturing method of the same | |
| US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
| CA2286007C (en) | Active matrix display having pixel driving circuits with integrated charge pumps | |
| JP5050108B2 (en) | Display device and electronic book including the display device | |
| US6759680B1 (en) | Display device having thin film transistors | |
| CN1344965A (en) | Display device | |
| KR20140104039A (en) | Method for driving liquid crystal display device | |
| TW200302936A (en) | Liquid crystal display | |
| US6873378B2 (en) | Liquid crystal display panel | |
| JP4077935B2 (en) | Liquid crystal element | |
| EP1246159A2 (en) | Active matrix display device with faster static memory circuit implemented at pixel level | |
| JP3442551B2 (en) | Liquid crystal display | |
| KR101073364B1 (en) | Display device | |
| US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| EP1189195A2 (en) | Active matrix display device | |
| JP2003315817A (en) | Display device | |
| US7348953B1 (en) | Method of driving liquid crystal display device | |
| WO2023087775A1 (en) | Non-volatile ferroelectric capacitor and display driving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |