[go: up one dir, main page]

JP3320299B2 - Electron emitting element, electron source, and method of manufacturing image forming apparatus - Google Patents

Electron emitting element, electron source, and method of manufacturing image forming apparatus

Info

Publication number
JP3320299B2
JP3320299B2 JP5255196A JP5255196A JP3320299B2 JP 3320299 B2 JP3320299 B2 JP 3320299B2 JP 5255196 A JP5255196 A JP 5255196A JP 5255196 A JP5255196 A JP 5255196A JP 3320299 B2 JP3320299 B2 JP 3320299B2
Authority
JP
Japan
Prior art keywords
electron
voltage
image
thin film
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5255196A
Other languages
Japanese (ja)
Other versions
JPH09223459A (en
Inventor
武夫 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5255196A priority Critical patent/JP3320299B2/en
Publication of JPH09223459A publication Critical patent/JPH09223459A/en
Application granted granted Critical
Publication of JP3320299B2 publication Critical patent/JP3320299B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、電
子源、画像形成装置の製造方法に関する。
The present invention relates to an electron-emitting device, an electron source, and a method for manufacturing an image forming apparatus.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下FE型と略す)、金属/絶縁層/金属
型(以下MIM型と略す)や表面伝導型電子放出素子等
がある。FE型の例としてはW.P.Dyke &
W.W.Dolan,“Field emissio
n”,Advance in Electron Ph
ysics,8,89(1956)あるいはC.A.S
pindt,“PHYSICAL Propertie
s of thin−film field emis
sion cathodes with molybd
enium cones”J.Appl.Phys.,
47,52488(1976)等が知られている。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as FE type), a metal / insulating layer / metal type (hereinafter abbreviated as MIM type), and a surface conduction type electron emission element. As an example of the FE type, W. P. Dyke &
W. W. Dolan, "Field emissio
n ", Advance in Electron Ph
ysics, 8, 89 (1956) or C.I. A. S
pindt, "PHYSICAL Properties"
s of thin-film field emis
sion cathodes with mollybd
eneium cones "J. Appl. Phys.,
47, 52488 (1976) and the like.

【0003】MIM型の例としてはC.A.Mead.
“Operation of Tunnel−Emis
sion Devices”,J.Apply.Phy
s.,32,646(1961)等に開示されたものが
知られている。
As an example of the MIM type, C.I. A. Mead.
“Operation of Tunnel-Emis
site Devices, ”J. Apply. Phys.
s. , 32, 646 (1961).

【0004】表面伝導型電子放出素子型の例としては、
M.I.Elinson,Radio Eng.Ele
ctron Pys.,10,(1965)等がある。
Examples of the surface conduction electron-emitting device type include:
M. I. Elinson, Radio Eng. Ele
ctron Pys. , 10, (1965).

【0005】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記Elinso
n等によるSnO2 薄膜を用いたもの、Au薄膜による
もの[G.Dittmer,“Thin SolidF
ilms”,9,317(1972)].In23
SnO2 薄膜によるもの[M.Hart well a
nd C.G.Fonstad,“IEEETran
s.ED Conf.”,519(1975)]、カー
ボン薄膜によるもの[荒木久他,真空,第26巻,第1
号,22頁(1983)]等が報告されている。
[0005] The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type electron-emitting device, the above-mentioned Elinso
n using an SnO 2 thin film, an Au thin film [G. Dittmer, “Thin SolidF
ilms ", 9,317 (1972)] . In 2 0 3 /
According to SnO 2 thin film [M. Hart well a
nd C.I. G. FIG. Fonstad, “IEEE Tran
s. ED Conf. , 519 (1975)], based on a carbon thin film [Hisashi Araki et al., Vacuum, Vol. 26, No. 1
No. 22, p. 22 (1983)].

【0006】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM.Hartwellの素子構
成を図23に示す。同図において221は基板である。
224は導電性薄膜で、H型形状のパターンに、スパッ
タで形成された金属酸化物薄膜等からなり、後述の通電
フォーミングと呼ばれる通電処理により電子放出部22
3が形成される。尚、図中の素子電極間隔Lは、0.5
〜1mm、Wは、0.1mmで設定されている。尚、電
子放出部223の位置および形状については、不明であ
るので模式図として表した。
A typical device configuration of these surface conduction electron-emitting devices is described in the aforementioned M.A. FIG. 23 shows an element configuration of Hartwell. In the figure, 221 is a substrate.
Reference numeral 224 denotes a conductive thin film, which is formed of a metal oxide thin film or the like formed by sputtering in an H-shaped pattern.
3 is formed. The element electrode interval L in the figure is 0.5
11 mm and W are set at 0.1 mm. Since the position and shape of the electron emitting portion 223 are not known, they are shown as schematic diagrams.

【0007】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜224を予め
通電フォーミングと呼ばれる通電処理によって電子放出
部223を形成するのが一般的であった。即ち、通電フ
ォーミングとは前記導電性薄膜224両端に直流電圧あ
るいは非常にゆっくりとした昇電圧例えば1V/分程度
を印加通電し、導電性薄膜を局所的に破壊、変形もしく
は変質せしめ、電気的に高抵抗な状態にした電子放出部
223を形成することである。尚、電子放出部223は
導電性薄膜224の一部に亀裂が発生しその亀裂付近か
ら電子放出が行われる。前記通電フォーミング処理をし
た表面伝導型電子放出素子は、上述導電性薄膜224に
電圧を印加し、素子に電流を流すことにより、上述電子
放出部223より電子を放出せしめるものである。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion 223 has generally been formed by applying a current to the conductive thin film 224 before the electron emission by an energization process called energization forming. That is, energization forming means applying a DC voltage or a very slowly increasing voltage, for example, about 1 V / min, to both ends of the conductive thin film 224 and energizing the conductive thin film 224 to locally destroy, deform or alter the conductive thin film. This is to form the electron-emitting portion 223 in a high-resistance state. In the electron emitting portion 223, a crack is generated in a part of the conductive thin film 224, and electrons are emitted from the vicinity of the crack. The surface conduction type electron-emitting device that has been subjected to the energization forming process causes the electron-emitting portion 223 to emit electrons by applying a voltage to the conductive thin film 224 and flowing a current through the device.

【0008】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数素子
を配列形成できる利点がある。そこで、この特徴を生か
せるようないろいろな応用が研究されている。例えば、
荷電ビーム源、表示装置等があげられる。多数の表面伝
導型電子放出素子を配列形成した例としては、後述する
様に、梯型配置と呼ぶ並列に表面伝導型電子放出素子を
配列し、個々の素子の両端を配線(共通配線とも呼ぶ)
で、それぞれ結線した行を多数行配列した電子源があげ
られる(例えば、特開昭64−031332、特開平1
−283749、2−257552等)。また、特に表
示装置等の画像形成装置においては、近年、液晶を用い
た平板型表示装置が、CRTに替わって、普及してきた
が、自発光型でないため、バックライトを持たなければ
ならない等の問題点があり、自発光型の表示装置の開発
が、望まれてきた。自発光型表示装置としては、表面伝
導型電子放出素子を多数配置した電子源と電子源より放
出された電子によって、可視光を発光せしめる蛍光体と
を組み合わせた表示装置である画像形成装置が、あげら
れる(例えば、USP5066883)。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arranged and formed over a large area because the structure is simple and the production is easy. Therefore, various applications that make use of this feature are being studied. For example,
Examples include a charged beam source and a display device. As an example in which a large number of surface conduction electron-emitting devices are arranged and formed, as will be described later, a surface conduction electron-emitting device is arranged in parallel called a trapezoidal arrangement, and both ends of each element are interconnected (also referred to as a common interconnect). )
An electron source in which a number of connected lines are arranged in a large number of rows (for example, Japanese Patent Application Laid-Open No.
-283749, 2-257552, etc.). In particular, in image forming apparatuses such as display apparatuses, flat panel display apparatuses using liquid crystal have recently become popular in place of CRTs. However, since they are not self-luminous, they must have a backlight. There is a problem, and development of a self-luminous display device has been desired. As a self-luminous display device, an image forming apparatus that is a display device combining an electron source having a large number of surface conduction electron-emitting devices and a phosphor that emits visible light by electrons emitted from the electron source, (Eg, US Pat. No. 5,066,883).

【0009】[0009]

【発明が解決しようとする課題】従来、導電性薄膜22
4は金属膜に比較し、抵抗が十分大きなもので構成して
いた。これは、通電フォーミングにより電子放出部を形
成するため、電子放出部形成用の導電性薄膜の抵抗を小
さくすると通電フォーミングに要する電流が大きくな
り、複数素子を同時に通電フォーミングするマルチ電子
源などの製造には現実的でない大電流仕様の通電処置装
置が必要になってしまうためである。
Conventionally, the conductive thin film 22
No. 4 was formed of a material having a sufficiently large resistance as compared with the metal film. This is because forming the electron-emitting portion by energizing forming reduces the resistance of the conductive thin film for forming the electron-emitting portion, thereby increasing the current required for energizing forming. This requires an energization treatment device with a large current specification that is not practical.

【0010】一方、これら電子源およびこれを用いた画
像形成装置においては、装置の大型化(大面積化)に伴
い、素子電極等のパターンニングには、表面伝導型電子
放出素子の素子電極間の長さ(ギャップ長)が、3μm
以上好ましくは、数10μm以上であることが、露光機
の性能、および歩留まり等製造上の問題より必要とな
る。
On the other hand, in these electron sources and image forming apparatuses using the same, patterning of element electrodes and the like is performed between element electrodes of a surface-conduction type electron-emitting element with the enlargement of the apparatus (larger area). Length (gap length) is 3 μm
More preferably, it is required to be several tens μm or more in view of the performance of the exposure apparatus and production problems such as yield.

【0011】上述の導電性薄膜として金属の酸化物ある
いは金属と酸化物の混合物薄膜を用いて適度な抵抗の薄
膜を実現しているが、特に広ギャップ長の素子におい
て、フォーミング時に電極ギャップ内に形成される亀裂
幅に分布が発生するという問題が発生する場合があっ
た。これは広ギャップにすることでギャップ内に該導電
性薄膜の膜厚分布等で発生する抵抗分布が大きくなり、
通電フォーミングで消費される電力が局所的に異なって
しまうことで亀裂幅に分布が発生したものである。亀裂
幅分布が存在する素子の駆動電極間に電圧をかけ、電子
を亀裂部から放出させる際、この分布により、亀裂部に
印加される電界強度にも分布が発生し、電子放出部が一
部に偏り結果として蛍光体の画素中心と電子ビーム中心
がずれてしまい輝度が低下する場合もあり、輝度の分布
を発生させる原因となっていた。更に上記金属酸化物の
膜厚が薄く抵抗が大きい場合、フォーミング電流が流れ
ず、亀裂が形成されない部分が発生した。これは電子放
出駆動の際、オーミックなリーク電流となり、駆動電力
を上昇させる原因ともなっていた。
Although a thin film of an appropriate resistance is realized by using a metal oxide or a thin film of a mixture of a metal and an oxide as the above-mentioned conductive thin film, particularly in a device having a wide gap length, a thin film is formed in an electrode gap during forming. There has been a case where a problem occurs that a distribution occurs in the formed crack width. This is because by making the gap wide, the resistance distribution generated by the film thickness distribution of the conductive thin film in the gap becomes large,
The distribution of the crack width is caused by locally different power consumed in the energization forming. When a voltage is applied between the drive electrodes of an element with a crack width distribution and electrons are emitted from the crack, this distribution also produces a distribution in the electric field intensity applied to the crack, and the electron emission part is partially As a result, the center of the pixel of the phosphor and the center of the electron beam may be displaced and the luminance may be reduced, which causes a distribution of luminance. Further, when the thickness of the metal oxide was small and the resistance was large, the forming current did not flow, and a portion where no crack was formed occurred. This causes an ohmic leakage current during the electron emission driving, which also causes an increase in driving power.

【0012】ここで、該導電性薄膜の膜厚分布が存在し
た場合のフォーミング時の亀裂形成について図22を用
いて説明する。図22(a)中、1は絶縁性基板、2、
3は金属の電極で素子に電流を注入するものである。4
は導電性薄膜、217は導電性薄膜の中央部、218、
219は導電性薄膜の両端部を示す。フォーミングは外
部の電源Vから電極2、3を通じて導電性薄膜に電圧を
印加して電流を流すことで行うのであるが、ここでは電
子放出部が電極間の中央部で形成される際、その両端部
218、219と中央部217で導電性薄膜の膜厚が異
なる場合を考え、その中央部217の膜厚が両端部21
8、219に比較して厚いとしたが、一般には、導電性
薄膜の膜厚は異なっていても構わない。
Here, crack formation during forming when the conductive thin film has a film thickness distribution will be described with reference to FIG. In FIG. 22A, reference numeral 1 denotes an insulating substrate;
Reference numeral 3 denotes a metal electrode for injecting current into the device. 4
Is a conductive thin film, 217 is a central portion of the conductive thin film, 218,
Reference numeral 219 denotes both ends of the conductive thin film. Forming is performed by applying a voltage from an external power supply V to the conductive thin film through the electrodes 2 and 3 to flow a current. Here, when an electron emission portion is formed at the center between the electrodes, both ends thereof are formed. Consider the case where the thickness of the conductive thin film is different between the portions 218 and 219 and the central portion 217.
8 and 219, but the thickness of the conductive thin film may be generally different.

【0013】この際、導電性薄膜中央部217の膜厚を
ds、幅をws、抵抗をRs、両端部218、219の
導電性薄膜の膜厚をdf、幅をwf、抵抗をRfとする
と、素子は、図22(b)のような等価回路でフォーミ
ングされることになる。導電性薄膜の抵抗率を一定値ρ
とし、フォーミングに必要な電力をP0とすると導電性
薄膜は並列につながった抵抗成分となるため、電力P0
を印加するのに必要な駆動電圧は両端部218、219
でVf、中央部でVsとすると数1式で示される。
At this time, assuming that the thickness of the conductive thin film central portion 217 is ds, the width is ws, the resistance is Rs, the thickness of the conductive thin film at both ends 218 and 219 is df, the width is wf, and the resistance is Rf. Are formed by an equivalent circuit as shown in FIG. Constant resistivity ρ of the conductive thin film
When the power required for forming is P0, the conductive thin film becomes a resistance component connected in parallel.
The drive voltage required to apply
, Vs at the center and Vs at the center.

【0014】[0014]

【数1】 すなわちdsに対するdfの比が小さくなるほどVfは
大きくなってしまい、極端に薄くなった場合、フォーミ
ングに必要な電圧が過剰に大きくなり、既にフォーミン
グされている亀裂幅を広げたり、通電により該導電性薄
膜の還元が進行し、低抵抗化により大電流が流れる等に
より亀裂幅の分布発生の原因となる場合があった。
(Equation 1) That is, as the ratio of df to ds becomes smaller, Vf becomes larger. When the ratio becomes extremely thin, the voltage required for forming becomes excessively large. In some cases, the reduction of the thin film progresses and a large current flows due to a reduction in resistance, which may cause the generation of a crack width distribution.

【0015】図22(c)のようにフォーミングが不完
全な場合、電子放出駆動時のリーク電流による消費電力
の増加の要因となっていた。素子数を増やすと、リーク
電流は素子数に応じて大きくなるため、画素数を増やし
た高品位画像形成装置、ならびに大画面画像形成装置で
は消費電力が不必要に大きくなる欠点を有していた。さ
らに、電力の効率向上を考えると素子の膜厚分布を小さ
く抑える必要が生じ、素子形状の設計の自由度を制限
し、印刷、インクジェット法、バブルジェット法など簡
便な製造方法による導電性薄膜では、膜厚分布を小さく
形成するのは難しく、大量生産は困難であるという問題
があった。
When the forming is incomplete as shown in FIG. 22 (c), the leakage current at the time of the electron emission driving causes an increase in power consumption. When the number of elements is increased, the leakage current increases in accordance with the number of elements. Therefore, a high-quality image forming apparatus having an increased number of pixels and a large-screen image forming apparatus have a disadvantage that power consumption is unnecessarily large. . In addition, considering the improvement of power efficiency, it is necessary to keep the film thickness distribution of the element small, which limits the degree of freedom in designing the element shape, and in the case of a conductive thin film formed by a simple manufacturing method such as printing, an ink jet method, and a bubble jet method. In addition, there is a problem that it is difficult to form a small film thickness distribution and mass production is difficult.

【0016】そこで本発明の目的は、かかる従来の問題
を鑑みて、簡易な構成でかつ容易に、装置の大型化(大
面積化)にも適用可能な、電力効率の良い電子放出素
子、したがって輝度むらの少ない画像形成装置を実現す
ることにある。
In view of the above problems, an object of the present invention is to provide a power-efficient electron-emitting device which has a simple configuration and can be easily applied to a large-sized device (large area). An object of the present invention is to realize an image forming apparatus with less luminance unevenness.

【0017】[0017]

【課題を解決するための手段】この目的を達成するため
本発明では、電極間に電子放出部が形成された導電性膜
を有する電子放出素子の製造方法において、前記電子放
出部の形成工程が、酸化物あるいは金属と酸化物とで構
成された導電性膜への第1の通電工程と、該通電工程後
の導電性膜の還元工程と、該還元工程後の導電性膜への
第2の通電工程とを有することを特徴とする。
According to the present invention, there is provided a method for manufacturing an electron-emitting device having a conductive film in which an electron-emitting portion is formed between electrodes. A first energizing step to a conductive film composed of an oxide or a metal and an oxide, and after the energizing step
A step of reducing the conductive film of
And a second energizing step.

【0018】また、前記還元工程前の導電性膜が、Pd
O、SnO2、In23、PbO、Sb23、MoO、
MoO2から選ばれる酸化物、あるいはPd、Pt、R
u、Ag、Au、Ti、In、Mo、Cu、Cr、F
e、Zn、Sn、Ta、W、Pbから選ばれる金属と前
記酸化物との混合物で構成されていることを特徴とす
る。
Further, the conductive film before the reduction step is made of Pd
O, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , MoO,
Oxides selected from MoO 2 , or Pd, Pt, R
u, Ag, Au, Ti, In, Mo, Cu, Cr, F
It is characterized by comprising a mixture of a metal selected from e, Zn, Sn, Ta, W, and Pb and the oxide.

【0019】また、前記還元工程の前に行われる第1の
通電工程は、前記導電性膜に流れる電流が所定の電流値
以下になったところで終了することを特徴とする。
Further, the first energizing step performed before the reducing step is terminated when a current flowing through the conductive film becomes a predetermined current value or less.

【0020】また、基体上に、複数の電子放出素子が配
置された電子源の製造方法において、前記電子放出素子
が、上記いずれかの方法にて製造されることを特徴とす
る。
In a method of manufacturing an electron source having a plurality of electron-emitting devices arranged on a substrate, the electron-emitting devices are manufactured by any one of the above-described methods.

【0021】また、基体上に、複数の電子放出素子が配
置された電子源と、前記電子源からの電子の照射により
画像を形成する画像形成部材とを有する画像形成装置の
製造方法において、前記電子放出素子が、上記いずれか
の方法にて製造されることを特徴とする。
Further, in the method of manufacturing an image forming apparatus having an electron source in which a plurality of electron-emitting devices are arranged on a base, and an image forming member for forming an image by irradiating electrons from the electron source, An electron-emitting device is manufactured by one of the above methods.

【0022】[0022]

【発明の実施の形態】次に本発明の好ましい実施形態を
示す。まず、本発明の特徴であるフォーミング工程につ
いて図1を用いて説明する。通電フォーミングと呼ばれ
る通電処理は、素子電極2、3間に、不図示の電源より
通電し、導電性薄膜4の部位に、構造の変化した電子放
出部5を形成するものである。この通電フォーミングに
より導電性薄膜4を局所的に破壊、変形もしくは変質せ
しめ、構造の変化した部位を電子放出部5と呼ぶ。通電
フォーミングの電圧波形の例を図2に示す。
Next, preferred embodiments of the present invention will be described. First, a forming process which is a feature of the present invention will be described with reference to FIG. The energization process called energization forming energizes a power supply (not shown) between the element electrodes 2 and 3 to form an electron emitting portion 5 having a changed structure at a portion of the conductive thin film 4. The conductive thin film 4 is locally destroyed, deformed or deteriorated by the energization forming, and a portion where the structure is changed is referred to as an electron emitting portion 5. FIG. 2 shows an example of the voltage waveform of the energization forming.

【0023】図2におけるT1及びT2は、電圧波形の
パルス幅とパルス間隔であり、T1を1マイクロ秒〜1
0ミリ秒、T2を10マイクロ秒〜100ミリ秒とし、
三角波の波高値(通電フォーミングパルスのピーク電
圧)は、例えば0.1Vステップ程度づつ、増加させ、
適当な真空雰囲気下で印加する。
In FIG. 2, T1 and T2 are a pulse width and a pulse interval of the voltage waveform, and T1 is 1 microsecond to 1 microsecond.
0 milliseconds, T2 is 10 microseconds to 100 milliseconds,
The peak value of the triangular wave (the peak voltage of the energizing forming pulse) is increased, for example, by about 0.1 V step,
Apply under an appropriate vacuum atmosphere.

【0024】尚、三角波の波高値と波高値での電流値を
図3に示した。電流の波高値のピーク値をImax、こ
の時の電圧をVmaxとしている。
FIG. 3 shows the peak value of the triangular wave and the current value at the peak value. The peak value of the peak value of the current is Imax, and the voltage at this time is Vmax.

【0025】通常、通電フォーミング処理の終了は、三
角波の最大電圧印加時の電流値がピークパルス間隔T2
中に、導電性薄膜4を局所的に破壊、変形しない程度の
電圧、例えば0.1V程度の電圧で、素子電流を測定
し、抵抗値を求め、例えば、1Mオーム以上の抵抗を示
した時、通電フォーミングを終了とする。しかし、前述
した導電性薄膜の膜厚分布により高抵抗化が困難な場
合、Imaxに対して一定の割合の電流値となったとこ
ろで第1回目のフォーミングを終了する。Imaxに対
する割合は該導電性薄膜の材料、平均膜厚により適当に
設定するものであるが、好ましくは90%以下である
(Iend/Imax≦0.9)。
Normally, when the energization forming process is completed, the current value when the maximum voltage of the triangular wave is applied is equal to the peak pulse interval T2.
When the element current is measured at a voltage at which the conductive thin film 4 does not locally break or deform, for example, a voltage of about 0.1 V, and a resistance value is obtained, for example, when a resistance of 1 M ohm or more is indicated. Then, the energization forming is terminated. However, in the case where it is difficult to increase the resistance due to the thickness distribution of the conductive thin film described above, the first forming is terminated when the current value reaches a certain ratio with respect to Imax. The ratio to Imax is appropriately set according to the material and the average thickness of the conductive thin film, but is preferably 90% or less (Iend / Imax ≦ 0.9).

【0026】そして次に真空中における加熱処理、還元
ガス雰囲気処理等により還元処理を行う。これは還元処
理装置7に素子を装着し、導電性薄膜4の全面が完全に
還元されるまで処理を行う。
Next, a reduction treatment is performed by heat treatment in a vacuum, reduction gas atmosphere treatment, or the like. In this process, the element is mounted on the reduction processing apparatus 7 and the processing is performed until the entire surface of the conductive thin film 4 is completely reduced.

【0027】そして最後に還元後の導電性薄膜を、再度
通電フォーミングする。工程の内容は第1回目と同様に
して行い、素子電流を測定し、抵抗値を求め、例えば、
1Mオーム以上の抵抗を示した時、通電フォーミングを
終了する。ここで還元により膜厚が薄く抵抗の比較的高
かった部分が低抵抗化し、電流が流れる様になるため低
電圧でフォーミングが終了可能となるわけである。
Finally, the conductive thin film after the reduction is subjected to energization forming again. The contents of the process are performed in the same manner as the first time, the element current is measured, and the resistance value is obtained.
When a resistance of 1 M ohm or more is indicated, the energization forming is terminated. Here, the portion where the film thickness is small and the resistance is relatively high is reduced by the reduction and the current flows, so that the forming can be completed at a low voltage.

【0028】これにより電子放出素子は、フォーミング
により形成される亀裂が均一になり、電子放出部の位置
および放出量の再現性が増し、製造歩留まりが向上す
る。また、多数の素子を形成した場合、素子間の電子放
出量のばらつきが減少し、均一性も向上する。更に、大
面積基板上に電子放出素子を形成する場合、本発明の製
造方法を用いることで該導電性薄膜の膜厚のマージンを
広げることが可能となるため、印刷、インクジェット、
バブルジェット、スプレー法等の簡便な方法で、安価に
素子を製造可能となる。そして上記電子源を用いた画像
形成装置によれば、大型で輝度の均一性が高い表示装置
が実現可能となる。
As a result, in the electron-emitting device, the crack formed by the forming becomes uniform, the reproducibility of the position and the emission amount of the electron-emitting portion is increased, and the production yield is improved. Also, when a large number of devices are formed, the variation in the amount of electron emission between the devices is reduced, and the uniformity is improved. Furthermore, when forming an electron-emitting device on a large-area substrate, it is possible to increase the margin of the thickness of the conductive thin film by using the manufacturing method of the present invention, printing, inkjet,
The device can be manufactured at low cost by a simple method such as a bubble jet method or a spray method. According to the image forming apparatus using the above-mentioned electron source, a large-sized display device having high uniformity of luminance can be realized.

【0029】まず、平面型表面伝導型電子放出素子につ
いて説明する。図4は、本発明を適用可能な平面型表面
伝導型電子放出素子の構成を示す模式図であり、図4
(a)は平面図、図4(b)は断面図である。図4にお
いて1は基板、2と3は素子電極、4は導電性薄膜、5
は電子放出部である。
First, the plane type surface conduction electron-emitting device will be described. FIG. 4 is a schematic diagram showing a configuration of a flat surface conduction electron-emitting device to which the present invention can be applied.
4A is a plan view, and FIG. 4B is a sectional view. In FIG. 4, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, 5
Denotes an electron emission portion.

【0030】基板1としては、石英ガラス、Na等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等により形成したSiO2 を積層したガラ
ス基板及びアルミナ等のセラミックス及びSi基板等を
用いることができる。
Examples of the substrate 1 include quartz glass, glass having a reduced content of impurities such as Na, blue plate glass, a glass substrate obtained by laminating SiO 2 formed on a blue plate glass by a sputtering method, ceramics such as alumina, and a Si substrate. Can be used.

【0031】対向する素子電極2、3の材料としては、
一般的な導体材料を用いることができる。これは例えば
Ni、Cr、Au、Mo、W、Pt、Ti、Al、C
u、Pd等の金属或は合金およびPd、Ag、Au、R
uO2 、Pd−Ag等の金属或は金属酸化物とガラス等
から構成される印刷導体、In23 等の透明導電体お
よびポリシリコン等の半導体材料等から適宜選択するこ
とができる。
The materials of the opposing device electrodes 2 and 3 are as follows.
General conductor materials can be used. This includes, for example, Ni, Cr, Au, Mo, W, Pt, Ti, Al, C
metals or alloys such as u, Pd and Pd, Ag, Au, R
It can be appropriately selected from a printed conductor composed of a metal such as uO 2 or Pd-Ag and a metal oxide and glass, a transparent conductor such as In 2 O 3 , and a semiconductor material such as polysilicon.

【0032】素子電極間隔L、素子電極長さW、導電性
薄膜4の形状等は、応用される形態等を考慮して、設計
される。素子電極間隔Lは、好ましくは、数千オングス
トロームから数百マイクロメートルの範囲とすることが
でき、より好ましくは、素子電極間に印加する電圧等を
考慮して数マイクロメートルから数十マイクロメートル
の範囲とすることができる。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L can be preferably in the range of several thousand angstroms to several hundred micrometers, and more preferably several micrometer to several tens of micrometer in consideration of a voltage applied between the element electrodes. Range.

【0033】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数マイクロメートルから数百マイク
ロメートルの範囲とすることができる。素子電極2、3
の膜厚dは、数百オングストロームから数マイクロメー
トルの範囲とすることができる。
The length W of the device electrode can be in the range of several micrometers to several hundred micrometers in consideration of the resistance value of the electrode and the electron emission characteristics. Device electrodes 2, 3
Can be in the range of hundreds of angstroms to several micrometers.

【0034】尚、図4に示した構成だけでなく、基板1
上に、導電性薄膜4、対向する素子電極2、3の順に積
層した構成とすることもできる。
It should be noted that not only the structure shown in FIG.
A configuration in which the conductive thin film 4 and the opposing device electrodes 2 and 3 are laminated on the above in this order can also be adopted.

【0035】導電性薄膜4には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極2、3へのステップカ
バレージ、素子電極2、3間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は、
数オングストロームから数千オングストロームの範囲と
するのが好ましく、より好ましくは10オングストロー
ムより500オングストロームの範囲とするのが良い。
その抵抗値は、Rsが102 から107 Ω/□の値であ
る。なおRsは、厚さがt、幅がwで長さが1の薄膜の
抵抗Rを、R=Rs(1/w)とおいたときに現れる。
As the conductive thin film 4, a fine particle film composed of fine particles is preferably used in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage to the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, a forming condition described later, and the like.
The thickness is preferably in the range of several angstroms to several thousand angstroms, and more preferably in the range of 10 angstroms to 500 angstroms.
The resistance value is such that Rs is 10 2 to 10 7 Ω / □. Note that Rs appears when the resistance R of a thin film having a thickness of t, a width of w, and a length of 1 is set as R = Rs (1 / w).

【0036】 導電性薄膜4を構成する材料は、Pd
O、SnO2、In2 3、PbO、Sb23、MoO,
MoO2等の酸化物、あるいはPd、Pt、Ru、A
g、Au、Ti、In、Mo、Cu、Cr、Fe、Z
n、Sn、Ta、W、Pb等の金属と前記酸化物との混
合物等の中から適宜選択される。
The material forming the conductive thin film 4 is Pd
O, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , MoO,
Oxides such as MoO 2 , or Pd, Pt, Ru, A
g, Au, Ti, In, Mo, Cu, Cr, Fe, Z
It is appropriately selected from a mixture of a metal such as n, Sn, Ta, W, Pb and the above oxide, and the like.

【0037】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、数オングストロームから数千オン
グストロームの範囲、好ましくは、10Åから200Å
の範囲である。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure in a state in which the fine particles are individually dispersed and arranged or in a state in which the fine particles are adjacent to each other or overlap each other (when some fine particles are formed). To form an island-like structure as a whole). The particle size of the fine particles ranges from several Angstroms to several thousand Angstroms, preferably from 10 ° to 200 °.
Range.

【0038】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。小さ
な粒子を「微粒子」と呼び、これよりも小さなものを
「超微粒子」と呼ぶ。「超微粒子」よりもさらに小さく
原子の数が数百個程度以下のものを「クラスター」と呼
ぶことは広く行われている。しかしながら、それぞれの
境は厳密なものではなく、どの様な性質に注目して分類
するかにより変化する。また、「微粒子」と「超微粒
子」を一括して「微粒子」と呼ぶ場合もあり、本明細書
中での記述はこれに沿ったものである。
In the present specification, the term “fine particles” is frequently used, and the meaning will be described. Small particles are called "fine particles" and smaller ones are called "ultra fine particles". It is widely practiced to call a “cluster” smaller than “ultrafine particles” and having a few hundred atoms or less. However, each boundary is not strict and changes depending on what kind of property is focused on. In addition, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.

【0039】「実験物理学講座14表面・微粒子」(木
下是雄編、共立出版1986年9月1日発行)では次の
ように記述されている。「本稿で微粒子と言うときには
その直径がだいたい2〜3μm程度から10nm程度ま
でとし、特に超微粒子というときは粒径10nm程度か
ら2〜3nm程度までを意味することにする。両者を一
括して単に微粒子と書くこともあってけっして厳密なも
のではなく、だいたいの目安である。粒子を構成する原
子の数が2個から数十〜数百個程度の場合はクラスター
と呼ぶ。」(195ページ22〜26行目)。
The following is described in "Experimental Physics Course 14 Surface / Particles" (edited by Yoshio Kinoshita, published by Kyoritsu Shuppan, September 1, 1986). "In this paper, when we say fine particles, the diameter is about 2 to 3 μm to about 10 nm, and especially when we say ultrafine particles, we mean about 10 nm to about 2 to 3 nm. It is not a strict one because it is sometimes written as a fine particle, and is a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. " ~ Line 26).

【0040】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。「創
造科学技術推進制度の“超微粒子プロジェクト”(19
81〜1986)では、粒子の大きさ(径)がおよそ1
〜100nmの範囲のものを“超微粒子”(ultra
fineparticle)と呼ぶことにした。すると
1個の超微粒子はおよそ100〜108個くらいの原子
の集合体ということになる。原子の尺度でみれば超微粒
子は大〜巨大粒子である。」(「超微粒子ー創造科学技
術ー」林主税、上田良二、田崎明編;三田出版1988
年2ページ1〜4行目)「超微粒子よりさらに小さいも
の、すなわち原子が数個〜数百個で構成される1個の粒
子は、ふつうクラスターと呼ばれる」(同書2ページ1
2〜13行目)。
In addition, the definition of “ultrafine particles” in the “Hayashi / Ultrafine Particle Project” of the New Technology Development Corporation was that the lower limit of the particle size was even smaller, as follows. "Ultra-fine particle project" of the Creative Science and Technology Promotion System (19
81-1986), the size (diameter) of the particles is about 1
超 100 nm range is referred to as “ultrafine particles” (ultra fine particles).
fineparticle). Then one of the ultra-fine particles will be referred to a collection of about 100 to 10 8 much of the atom. Ultra-fine particles are large to giant particles on an atomic scale. ("Ultra Fine Particles-Creative Science and Technology-" Hayashi Tax, Ryoji Ueda, Akira Tazaki, Mita Publishing 1988
2nd page, 1st to 4th year) "A particle smaller than an ultrafine particle, that is, a single particle composed of several to several hundred atoms is usually called a cluster."
Lines 2-13).

【0041】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数オングストローム〜10オング
ストローム程度、上限は数μm程度のものを指すことと
する。
Based on the above general term,
In this specification, the term “fine particles” refers to an aggregate of a large number of atoms and molecules, and the lower limit of the particle diameter is about several Å to about 10 Å, and the upper limit is about several μm.

【0042】電子放出部5は、導電性薄膜4の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜4の
膜厚、膜質、材料及び後述する通電フォーミング等の手
法等に依存したものとなる。電子放出部5の内部には、
数オングストロームから数百オングストロームの範囲の
粒径の導電性微粒子が存在する場合もある。この導電性
微粒子は導電性薄膜4を構成する材料の元素の一部、あ
るいは全ての元素を含有するものとなる。電子放出部5
及びその近傍の導電性薄膜4には、炭素あるいは炭素化
合物を有することもできる。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive thin film 4, and depends on the thickness, film quality, material, and the method of energization forming and the like of the conductive thin film 4, which will be described later. It will be. Inside the electron emission unit 5,
In some cases, conductive fine particles having a particle size in the range of several angstroms to several hundred angstroms are present. The conductive fine particles contain some or all of the elements of the material constituting the conductive thin film 4. Electron emission unit 5
Also, the conductive thin film 4 in the vicinity thereof may contain carbon or a carbon compound.

【0043】次に、垂直型表面伝導型電子放出素子につ
いて説明する。図5は、本発明の表面伝導型電子放出素
子を適用できる垂直型表面伝導型電子放出素子の一例を
示す模式図である。図5においては、図4に示した部位
と同じ部位には図4に付した符号と同一の符号を付して
いる。21は、段差形成部である。基板1、素子電極2
および3、導電性薄膜4、電子放出部5は、前述した平
面型表面伝導型電子放出素子の場合と同様の材料で構成
することができる。段差形成部21は、真空蒸着法、印
刷法、スパッタ法等で形成されたSiO2 等の絶縁性材
料で構成することができる。段差形成部21の膜厚は、
先に述べた平面型表面伝導型電子放出素子の素子電極間
隔Lに対応し、数千オングストロームから数十マイクロ
メートルの範囲とすることができる。この膜厚は、段さ
形成部の製法、および、素子電極間に印加する電圧を考
慮して設定されるが、数百オングストロームから数マイ
クロメートルの範囲が好ましい。
Next, the vertical surface conduction electron-emitting device will be described. FIG. 5 is a schematic diagram showing an example of a vertical surface conduction electron-emitting device to which the surface conduction electron-emitting device of the present invention can be applied. In FIG. 5, the same portions as those shown in FIG. 4 are denoted by the same reference numerals as those in FIG. 21 is a step forming part. Substrate 1, device electrode 2
And 3, the conductive thin film 4, and the electron-emitting portion 5 can be made of the same material as in the case of the above-mentioned flat surface conduction electron-emitting device. The step forming portion 21 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The film thickness of the step forming portion 21 is
The distance can be in the range of several thousand angstroms to several tens of micrometers corresponding to the element electrode interval L of the flat surface conduction electron-emitting element described above. This film thickness is set in consideration of the manufacturing method of the step forming portion and the voltage applied between the device electrodes, but is preferably in the range of several hundred angstroms to several micrometers.

【0044】導電性薄膜4は、素子電極2および3と段
差形成部21作製後、該素子電極2、3の上に積層され
る。電子放出部5は、図5においては、段差形成部21
に形成されているが、作製条件、フォーミング条件等に
依存し、形状、位置ともこれに限られるものでない。
The conductive thin film 4 is laminated on the device electrodes 2 and 3 after the device electrodes 2 and 3 and the step forming portion 21 are formed. In FIG. 5, the electron emitting section 5 includes a step forming section 21.
However, depending on manufacturing conditions, forming conditions, and the like, the shape and position are not limited to these.

【0045】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図6に模式的
に示す。
There are various methods for manufacturing the above-mentioned surface conduction electron-emitting device, one example of which is schematically shown in FIG.

【0046】以下、図4及び6を参照しながら製造方法
の一例について説明する。図6においても、図4に示し
た部位と同じ部位には図4に付した符号と同一の符号を
付している。
Hereinafter, an example of the manufacturing method will be described with reference to FIGS. In FIG. 6 as well, the same parts as those shown in FIG. 4 are denoted by the same reference numerals as in FIG.

【0047】(1)基板1を洗剤、純水および有機溶剤
等を用いて十分に洗浄し、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、例えばフォトリソグラフィ
技術を用いて基板1上に素子電極2、3を形成する(図
6(a))。
(1) The substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent, and the like, and after the element electrode material is deposited by a vacuum deposition method, a sputtering method, or the like, the substrate 1 is formed on the substrate 1 by using, for example, a photolithography technique. Next, device electrodes 2 and 3 are formed (FIG. 6A).

【0048】(2)素子電極2、3を設けた基板1に、
有機金属溶液を塗布して、有機金属薄膜を形成する。有
機金属溶液には、前述の導電性膜4の材料の金属を主元
素とする有機金属化合物の溶液を用いることができる。
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングし、導電性薄膜4を形成する
(図6(b))。ここでは、有機金属溶液の塗布法を挙
げて説明したが、導電性薄膜4の形成法はこれに限られ
るものでなく、真空蒸着法、スパッタ法、化学的気相堆
積法、分散塗布法、ディッピング法、スピンナー法、ス
プレー法等の他パターニングを必要としないインクジェ
ット法、バブルジェット法を用いることもできる。
(2) On the substrate 1 provided with the device electrodes 2 and 3,
An organometallic solution is applied to form an organometallic thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used.
The organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive thin film 4 (FIG. 6B). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive thin film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, In addition to the dipping method, the spinner method, and the spray method, an inkjet method and a bubble jet method that do not require patterning can be used.

【0049】(3)つづいて本発明の特徴であるフォー
ミング工程について図1を用いて説明する。
(3) The forming step which is a feature of the present invention will be described with reference to FIG.

【0050】通電フォーミングに呼ばれる通電処理は、
素子電極2、3間に、不図示の電源より、通電し、導電
性薄膜4の部位に、構造の変化した電子放出部5を形成
するものである。この通電フォーミングにより導電性薄
膜4を局所的に破壊、変形もしくは変質せしめ、構造の
変化した部位を電子放出部5と呼ぶ。通電フォーミング
の電圧波形の例を図2に示す。
The energization processing called energization forming includes:
A power is supplied from a power source (not shown) between the device electrodes 2 and 3 to form an electron-emitting portion 5 having a changed structure at a portion of the conductive thin film 4. The conductive thin film 4 is locally destroyed, deformed or deteriorated by the energization forming, and a portion where the structure is changed is referred to as an electron emitting portion 5. FIG. 2 shows an example of the voltage waveform of the energization forming.

【0051】図2におけるT1及びT2は、電圧波形の
パルス幅とパルス間隔であり、T1を1マイクロ秒〜1
0ミリ秒、T2を10マイクロ秒〜100ミリ秒とし、
三角波の波高値(通電フォーミングパルスのピーク電
圧)は、例えば0.1Vステップ程度づつ、増加させ、
適当な真空雰囲気下で印加する。尚、三角波の波高値と
波高値での電流値を図3に示した。電流の波高値のピー
ク値をImax、この時の電圧をVmaxとしている。
In FIG. 2, T1 and T2 are the pulse width and pulse interval of the voltage waveform, and T1 is 1 microsecond to 1 microsecond.
0 milliseconds, T2 is 10 microseconds to 100 milliseconds,
The peak value of the triangular wave (the peak voltage of the energizing forming pulse) is increased, for example, by about 0.1 V step,
Apply under an appropriate vacuum atmosphere. The peak value of the triangular wave and the current value at the peak value are shown in FIG. The peak value of the peak value of the current is Imax, and the voltage at this time is Vmax.

【0052】通常、通電フォーミング処理の終了は、三
角波の最大電圧印加時の電流値がピークパルス間隔T2
中に、導電性薄膜4を局所的に破壊、変形しない程度の
電圧、例えば0.1V程度の電圧で、素子電流を測定
し、抵抗値を求め、例えば、1Mオーム以上の抵抗を示
した時、通電フォーミングを終了とする。しかし、前述
した導電性薄膜の膜厚分布により高抵抗化が困難な場
合、Imaxに対して一定の割合の電流値となったとこ
ろ、あるいはVmaxに対して一定の割合の電圧となっ
たところで第1回目のフォーミングを終了する。Ima
x、Vmaxに対する割合は該導電性薄膜の材料、平均
膜厚により適当に設定するものであるが、好ましくは9
0%以下である。
Normally, the energization forming process is terminated when the current value when the maximum voltage of the triangular wave is applied is equal to the peak pulse interval T2.
When the element current is measured at a voltage at which the conductive thin film 4 does not locally break or deform, for example, a voltage of about 0.1 V, and a resistance value is obtained, for example, when a resistance of 1 M ohm or more is indicated. Then, the energization forming is terminated. However, in the case where it is difficult to increase the resistance due to the thickness distribution of the conductive thin film described above, when the current value becomes a constant ratio with respect to Imax, or when the voltage becomes a constant ratio with respect to Vmax, The first forming is completed. Ima
The ratio to x and Vmax is appropriately set depending on the material and the average film thickness of the conductive thin film.
0% or less.

【0053】(4)そして次に真空中における加熱処
理、還元ガス雰囲気処理等により還元処理を行う。これ
は還元処理装置7(図1)に素子を装着し、導電性薄膜
4の全面が完全に還元されるまで処理を行う。
(4) Then, reduction treatment is performed by heat treatment in a vacuum, reduction gas atmosphere treatment, or the like. In this process, the element is mounted on the reduction processing device 7 (FIG. 1), and the processing is performed until the entire surface of the conductive thin film 4 is completely reduced.

【0054】(5)そして最後に還元後の導電性薄膜
を、再度通電フォーミングする。工程の内容は第1回目
と同様にして行い、素子電流を測定し、抵抗値を求め、
例えば、1Mオーム以上の抵抗を示した時、通電フォー
ミングを終了する。ここで還元により膜厚が薄く抵抗の
比較的高かった部分が低抵抗化し、電流が流れる様にな
るため低電圧でフォーミングが終了可能となるわけであ
る。
(5) Finally, the conductive thin film after reduction is subjected to energization forming again. The contents of the process are performed in the same manner as the first time, the element current is measured, the resistance value is obtained,
For example, when a resistance of 1 M ohm or more is indicated, the energization forming is terminated. Here, the portion where the film thickness is small and the resistance is relatively high is reduced by the reduction and the current flows, so that the forming can be completed at a low voltage.

【0055】(6)フォーミングを終えた素子には活性
化工程と呼ばれる処理を施すのが好ましい。活性化工程
とは、この工程により、素子電流If、放出電流Ie
が、著しく変化する工程である。
(6) It is preferable to perform a process called an activation step on the device after the forming. The activation step means that the element current If, the emission current Ie
Is a step that changes significantly.

【0056】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、パル
スの印加を繰り返すことで行うことができる。この雰囲
気は、例えば油拡散ポンプやロータリーポンプなどを用
いて真空容器内に排気した場合に雰囲気内に残留する有
機ガスを利用して形成することができる他、イオンポン
プなどにより一旦十分に排気した真空中に適当な有機物
質のガスを導入することによっても得られる。このとき
の好ましい有機物質のガス圧は、前述の応用の形態、真
空容器の形状や、有機物質の種類などにより異なるため
場合に応じ適宜設定される。適当な有機物質としては、
アルカン、アルケン、アルキンの脂肪族炭化水素類、芳
香族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン酸、スルホン酸等
の有機酸類等を挙げることができ、具体的には、メタ
ン、エタン、プロパンなどCn2n+2で表される飽和炭
化水素、エチレン、プロピレンなどCn2n等の組成式
で表される不飽和炭化水素、ベンゼン、トルエン、メタ
ノール、エタノール、ホルムアルデヒド、アセトアルデ
ヒド、アセトン、メチルエチルケトン、メチルアミン、
エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸
等が使用できる。この処理により、雰囲気中に存在する
有機物質から、炭素あるいは炭素化合物が素子上に堆積
し、素子電流If、放出電流Ieが、著しく変化するよ
うになる。
The activation step can be performed, for example, by repeating the application of a pulse in an atmosphere containing an organic substance gas, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when exhausted into a vacuum vessel using, for example, an oil diffusion pump or a rotary pump, or sufficiently exhausted once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case. Suitable organic materials include
Aliphatic hydrocarbons such as alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, and organic acids such as sulfonic acids can be mentioned. the methane, ethane, propane C n H 2n such + 2 represented by saturated hydrocarbons, ethylene, propylene C n H 2n such unsaturated hydrocarbon represented by composition formula such as benzene, toluene, methanol, Ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine,
Ethylamine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.

【0057】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
The end of the activation step is determined as appropriate while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.

【0058】炭素および炭素化合物とは、例えばグラフ
ァイト(いわゆるHOPG’、PG(GC)を包含す
る、HOPGはほぼ完全なグラファイトの結晶構造、P
Gは結晶粒が200オングストローム程度で結晶構造が
やや乱れたもの、GCは結晶粒が20オングストローム
程度になり結晶構造の乱れがさらに大きくなったものを
指す。)や非晶質カーボン(アモルファスカーボン及
び、アモルファスカーボンと前記グラファイトの微結晶
の混合物を指す)であり、その膜厚は、500オングス
トローム以下の範囲とするのが好ましく、300オング
ストローム以下の範囲とすることがより好ましい。
Carbon and carbon compounds include, for example, graphite (so-called HOPG ', PG (GC); HOPG has a substantially complete graphite crystal structure;
G indicates that the crystal grain is about 200 angstroms and the crystal structure is slightly disordered, and GC indicates that the crystal grain is about 20 angstroms and the disorder of the crystal structure is further increased. ) And amorphous carbon (refer to amorphous carbon and a mixture of amorphous carbon and the above-mentioned graphite microcrystals), and the film thickness is preferably in the range of 500 Å or less, and more preferably in the range of 300 Å or less. Is more preferable.

【0059】(7)このような工程を経て得られた電子
放出素子は、安定化工程を行うことが好ましい。この工
程は、真空容器内の有機物質を排気する工程である。真
空容器を排気する真空排気装置は、装置から発生するオ
イルが素子の特性に影響を与えないように、オイルを使
用しないものを用いるのが好ましい。具体的には、ソー
プションポンプ、イオンポンプ等の真空排気装置を挙げ
ることができる。
(7) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump and an ion pump can be used.

【0060】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1×10-8Torr以下が好まし
く、さらには1×10-10 Torr以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、80〜200℃で5時間以上が望ま
しいが、特にこの条件に限るものではなく、真空容器の
大きさや形状、電子放出素子の構成などの諸条件により
適宜選ばれる条件により行う。真空容器内の圧力は極力
低くすることが必要で、1〜3×10-7Torr以下が
好ましく、さらに1×10-8Torr以下が特に好まし
い。
In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated therefrom is used, it is necessary to keep the partial pressure of this component as low as possible. . The partial pressure of the organic component in the vacuum vessel is preferably 1 × 10 −8 Torr or less, more preferably 1 × 10 −10 Torr or less, at a partial pressure at which the carbon and carbon compounds are not newly deposited. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating conditions at this time are desirably 5 hours or more at 80 to 200 ° C., but are not particularly limited to these conditions, depending on conditions appropriately selected according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. Do. The pressure in the vacuum vessel needs to be as low as possible, preferably 1 to 3 × 10 −7 Torr or less, and more preferably 1 × 10 −8 Torr or less.

【0061】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することができる。
It is preferable that the atmosphere at the time of driving after the stabilization process is performed is the same as that at the end of the stabilization treatment, but the present invention is not limited to this. Even if the degree of vacuum itself is slightly reduced, sufficiently stable characteristics can be maintained.

【0062】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
結果として素子電流If、放出電流Ieが、安定する。
上述した工程を経て得られた本発明を適用可能な電子放
出素子の基本特性について図7、図8を参照しながら説
明する。
By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed.
As a result, the element current If and the emission current Ie are stabilized.
The basic characteristics of the electron-emitting device to which the present invention can be applied obtained through the above-described steps will be described with reference to FIGS.

【0063】図7は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図7においても、図4に示した部
位と同じ部位には図4に付した符号と同一の符号を付し
ている。図7において、55は真空容器であり、56は
排気ポンプである。真空容器55内には電子放出素子が
配されている。即ち、1は電子放出素子を構成する基体
であり、2及び3は素子電極、4は導電性薄膜、5は電
子放出部である。51は電子放出素子に素子電圧Vfを
印加するための電源、50は素子電極2、3間の導電性
薄膜4を流れる素子電流Ifを測定するための電流計、
54は素子の電子放出部より放出される放出電流Ieを
捕捉するためのアノード電極である。53はアノード電
極54に電圧を印加するための高圧電源、52は素子の
電子放出部5より放出される放出電流Ieを測定するた
めの電流計である。一例として、アノード電極の電圧を
1kV〜10kVの範囲とし、アノード電極と電子放出
素子との距離Hを2mm〜8mmの範囲として測定を行
うことができる。
FIG. 7 is a schematic diagram showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. In FIG. 7 as well, the same parts as those shown in FIG. 4 are denoted by the same reference numerals as in FIG. In FIG. 7, 55 is a vacuum vessel, and 56 is an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. That is, 1 is a substrate constituting an electron-emitting device, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is an electron-emitting portion. 51 is a power supply for applying a device voltage Vf to the electron-emitting device, 50 is an ammeter for measuring a device current If flowing through the conductive thin film 4 between the device electrodes 2 and 3,
Reference numeral 54 denotes an anode electrode for capturing an emission current Ie emitted from the electron emission portion of the device. Reference numeral 53 denotes a high-voltage power supply for applying a voltage to the anode electrode 54, and reference numeral 52 denotes an ammeter for measuring an emission current Ie emitted from the electron emission section 5 of the device. As an example, the measurement can be performed with the voltage of the anode electrode in the range of 1 kV to 10 kV and the distance H between the anode electrode and the electron-emitting device in the range of 2 mm to 8 mm.

【0064】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ56は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより200℃まで加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。
The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere, such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere. The exhaust pump 56 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultra high vacuum device system including an ion pump and the like. The entire vacuum processing apparatus equipped with the electron source substrate shown here is
It can be heated to 200 ° C. by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.

【0065】図8は、図7に示した真空処理装置を用い
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図8においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。図8からも明らかなように、本発明を
適用可能な表面伝導型電子放出素子は、放出電流Ieに
関して対する三つの特徴的性質を有する。
FIG. 8 shows the emission current Ie, the device current If, and the device voltage V measured using the vacuum processing apparatus shown in FIG.
It is the figure which showed the relationship of f typically. In FIG. 8,
Since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales. As apparent from FIG. 8, the surface conduction electron-emitting device to which the present invention can be applied has three characteristic properties with respect to the emission current Ie.

【0066】即ち、(i)本素子はある電圧(しきい値
電圧と呼ぶ、図8中のVth)以上の素子電圧を印加す
ると急激に放出電流Ieが増加し、一方しきい値電圧V
th以下では放出電流Ieがほとんど検出されない。つ
まり、放出電流Ieに対する明確なしきい値電圧Vth
を持った非線形素子である。(ii)放出電流Ieが素
子電圧Vfに単調増加依存するため、放出電流Ieは素
子電圧Vfで制御できる。(iii)アノード電極54
に捕捉される放出電荷は、素子電圧Vfを印加する時間
に依存する。つまり、アノード電極54に捕捉される電
荷量は、素子電圧Vfを印加する時間により制御でき
る。
That is, (i) when an element voltage higher than a certain voltage (called a threshold voltage, Vth in FIG. 8) is applied to the present element, the emission current Ie sharply increases, while the threshold voltage Ve is increased.
Below th, the emission current Ie is hardly detected. That is, a clear threshold voltage Vth for the emission current Ie
Is a non-linear element having (Ii) Since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf. (Iii) Anode electrode 54
Is dependent on the time for applying the device voltage Vf. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0067】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。
As can be understood from the above description, the surface conduction electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.

【0068】図8においては、素子電流Ifが素子電圧
Vfに対して単調増加する(以下、「MI特性」とい
う。)例を実線に示した。素子電流Ifが素子電圧Vf
に対して電圧制御型負性抵抗特性(以下、「VCNR特
性」という。)を示す場合もある(不図示)。これら特
性は、前述の工程を制御することで制御できる。
FIG. 8 shows an example in which the element current If monotonically increases with respect to the element voltage Vf (hereinafter referred to as “MI characteristic”). The element current If is equal to the element voltage Vf.
May exhibit a voltage control type negative resistance characteristic (hereinafter, referred to as “VCNR characteristic”) in some cases (not shown). These characteristics can be controlled by controlling the aforementioned steps.

【0069】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子の複数個を基板上に配列し、例えば電子源
あるいは、画像形成装置が構成できる。
An application example of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of surface conduction electron-emitting devices to which the present invention is applicable on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0070】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動するはしご状配置のものがある。これ
とは別に、電子放出素子をX方向及びY方向に行列状に
複数個配し、同じ行に配された複数の電子放出素子の電
極の一方を、X方向の配線に共通に接続し、同じ列に配
された複数の電子放出素子の電極の他方を、Y方向の配
線に共通に接続するものが挙げられる。このようなもの
は所謂単純マトリクス配置である。まず単純マトリクス
配置について以下に詳述する。
Various arrangements of the electron-emitting devices can be employed. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-like arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.

【0071】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり(i)〜(iii)の特
性がある。即ち、表面伝導型電子放出素子からの放出電
子は、しきい値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値と幅で制御できる。一方、
しきい値電圧以下では、殆ど放出されない。この特性に
よれば、多数の電子放出素子を配置した場合において
も、個々の素子に、パルス状電圧を適宜印加すれば、入
力信号に応じて、表面伝導型電子放出素子を選択して電
子放出量を制御できる。
The surface conduction electron-emitting device to which the present invention can be applied has the characteristics (i) to (iii) as described above. That is, when the electrons emitted from the surface conduction electron-emitting device are equal to or higher than the threshold voltage, they can be controlled by the peak value and the width of the pulse-like voltage applied between the opposing device electrodes. on the other hand,
Below the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the devices, a surface-conduction electron-emitting device is selected according to an input signal to emit electrons. You can control the amount.

【0072】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図9を用いて説明する。図9において、71は電子
源基板、72はX方向配線、73はY方向配線である。
74は表面伝導型電子放出素子、75は結線である。な
お、表面伝導型電子放出素子74は、前述した平面型あ
るいは垂直型のどちらであってもよい。
Hereinafter, based on this principle, an electron source substrate obtained by disposing a plurality of electron-emitting devices to which the present invention can be applied will be described with reference to FIG. In FIG. 9, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring.
74 is a surface conduction electron-emitting device, and 75 is a connection. Note that the surface conduction electron-emitting device 74 may be of the above-described flat type or vertical type.

【0073】m本のX方向配線72は、DX1、DX
2、・・・ 、DXmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は、適宜設計され
る。Y方向配線73は、DY1、DY2、・・・ 、DYn
のn本の配線よりなり、X方向配線72と同様に形成さ
れる。これらm本のX方向配線72とn本のY方向配線
73との間には、不図示の層間絶縁層が設けられてお
り、両者を電気的に分離している(m、nは、共に正の
整数)。
The m X-directional wirings 72 are DX1, DX
, DXm, and can be formed of a conductive metal or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness, and width of the wiring are appropriately designed. , DYn, DY1, DY2,.
And formed in the same manner as the X-direction wiring 72. An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 to electrically separate them (m and n are both Positive integer).

【0074】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が、適宜設定される。X方向配
線72とY方向配線73は、それぞれ外部端子として引
き出されている。
An interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. In particular, the film thickness and the thickness are set so as to withstand the potential difference at the intersection of the X-directional wiring 72 and the Y-directional wiring 73. The material and manufacturing method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.

【0075】表面伝導型放出素子74を構成する一対の
電極(不図示)は、m本のX方向配線72とn本のY方
向配線73と導電性金属等からなる結線75によって電
気的に接続されている。
A pair of electrodes (not shown) constituting the surface conduction electron-emitting device 74 are electrically connected to m X-directional wires 72 and n Y-directional wires 73 by a connection 75 made of a conductive metal or the like. Have been.

【0076】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be partially or entirely the same or different from each other. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.

【0077】X方向配線72には、X方向に配列した表
面伝導型放出素子74の行を、選択するための走査信号
を印加する不図示の走査信号印加手段が接続される。一
方、Y方向配線73には、Y方向に配列した表面伝導型
放出素子74の各列を入力信号に応じて、変調するため
の不図示の変調信号発生手段が接続される。各電子放出
素子に印加される駆動電圧は、当該素子に印加される走
査信号と変調信号の差電圧として供給される。
The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction. On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0078】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図10と図
11及び図12を用いて説明する。図10は画像形成装
置の表示パネルの一例を示す模式図であり、図11は図
10の画像形成装置に使用される蛍光膜の模式図であ
る。図12はNTSC方式のテレビ信号に応じて表示を
行なうための駆動回路の一例を示すブロック図である。
In the above configuration, individual elements can be selected and driven independently using simple matrix wiring. An image forming apparatus configured using such an electron source having a simple matrix arrangement will be described with reference to FIGS. 10, 11, and 12. FIG. FIG. 10 is a schematic view showing an example of a display panel of the image forming apparatus, and FIG. 11 is a schematic view of a fluorescent film used in the image forming apparatus of FIG. FIG. 12 is a block diagram showing an example of a drive circuit for performing display according to an NTSC television signal.

【0079】図10において、71は電子放出素子を複
数配した電子源基板、81は電子源基板71を固定した
リアプレート、86はガラス基板83の内面に蛍光膜8
4とメタルバック85等が形成されたフェースプレート
である。82は、支持枠であり該支持枠82には、リア
プレート81、フェースプレート86がフリットガラス
等を用いて接続されている。88は外囲器であり、例え
ば大気中あるいは、窒素中で、400〜500℃の温度
範囲で10分以上焼成することで、封着して構成され
る。
In FIG. 10, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 8 on the inner surface of a glass substrate 83;
4 is a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing in a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.

【0080】74は、図4における電子放出部に相当す
る。72、73は、表面伝導型電子放出素子の一対の素
子電極と接続されたX方向配線及びY方向配線である。
Reference numeral 74 corresponds to the electron-emitting portion in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0081】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成しても良い。一方、フェースプレート86、リ
アプレート81間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器88を構成することもできる。
The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81 as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by providing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, an envelope 88 having sufficient strength against atmospheric pressure can be formed.

【0082】図11は、蛍光膜を示す模式図である。蛍
光膜84は、モノクロームの場合は蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列によりブラックストライプあるいはブラックマトリ
クスなどと呼ばれる黒色導電材91と蛍光体92とから
構成することができる。ブラックストライプ、ブラック
マトリクスを設ける目的は、カラー表示の場合、必要と
なる三原色蛍光体の各蛍光体92間の塗り分け部を黒く
することで混色等を目立たなくすることと、蛍光膜84
における外光反射によるコントラストの低下を抑制する
ことにある。ブラックストライプの材料としては、通常
用いられている黒鉛を主成分とする材料の他、導電性が
あり、光の透過及び反射が少ない材料を用いることがで
きる。
FIG. 11 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it can be composed of a black conductive material 91 called a black stripe or a black matrix and a fluorescent material 92 depending on the arrangement of the fluorescent materials. The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 92 of the necessary three primary color phosphors black in the case of color display so that color mixing and the like become inconspicuous.
In suppressing a decrease in contrast due to reflection of external light. As a material for the black stripe, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.

【0083】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体の保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる。)を行い、
その後Alを真空蒸着等を用いて堆積させることで作製
できる。
The method of applying the fluorescent substance to the glass substrate 83 can employ a precipitation method, a printing method or the like irrespective of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improve brightness by specular reflection to the 6 side, act as an electrode for applying electron beam acceleration voltage, protect phosphor from damage due to collision of negative ions generated in the envelope, etc. It is. The metal back performs a smoothing process (usually called “filming”) on the inner surface of the phosphor film after the phosphor film is formed,
Thereafter, it can be manufactured by depositing Al using vacuum evaporation or the like.

【0084】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。前述の封着を行う際に
は、カラーの場合は各色蛍光体と電子放出素子とを対応
させる必要があり、十分な位置合わせが不可欠となる。
The face plate 86 further has the fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84. When performing the above-described sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable.

【0085】図10に示した画像形成装置は、例えば以
下のようにして製造される。外囲器88は、前述の安定
化工程と同様に、適宜加熱しながら、イオンポンプ、ソ
ープションポンプなどのオイルを使用しない排気装置に
より不図示の排気管を通じて排気し、10-7Torr程
度の真空度の有機物質の十分少ない雰囲気にした後、封
止が成される。外囲器88の封止後の真空度を維持する
ために、ゲッター処理を行うこともできる。これは、外
囲器88の封止を行う直前あるいは封止後に、抵抗加熱
あるいは高周波加熱等を用いた加熱により、外囲器88
内の所定の位置(不図示)に配置されたゲッターを加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ba
等が主成分であり、該蒸着膜の吸着作用により、例えば
1×10-5ないしは1×10-7Torrの真空度を維持
するものである。ここで、表面伝導型電子放出素子のフ
ォーミング処理以降の工程は、適宜設定できる。
The image forming apparatus shown in FIG. 10 is manufactured, for example, as follows. The envelope 88 is evacuated through an exhaust pipe (not shown) by an exhaust device that does not use oil, such as an ion pump and a sorption pump, while appropriately heating, as in the above-described stabilizing step, and is discharged at about 10 −7 Torr. After the atmosphere is made sufficiently low in the degree of vacuum of the organic substance, sealing is performed. In order to maintain a vacuum degree after the envelope 88 is sealed, a getter process may be performed. This is because immediately before or after the sealing of the envelope 88, the heating of the envelope 88 is performed by resistance heating or high-frequency heating.
This is a process of heating a getter disposed at a predetermined position (not shown) in the inside to form a deposited film. Getter is usually Ba
Is a main component, and maintains a vacuum degree of, for example, 1 × 10 −5 or 1 × 10 −7 Torr by the adsorption action of the deposited film. Here, steps after the forming process of the surface conduction electron-emitting device can be appropriately set.

【0086】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行うための駆動回路の構成
例について、図12を用いて説明する。図12におい
て、101は画像表示パネル、102は走査回路、10
3は制御回路、104はシフトレジスタである。105
はラインメモリ、106は同期信号分離回路、107は
変調信号発生器、Vx及びVaは直流電圧源である。
Next, an example of the configuration of a driving circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . 12, 101 is an image display panel, 102 is a scanning circuit, 10
3 is a control circuit, and 104 is a shift register. 105
Is a line memory, 106 is a synchronization signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0087】表示パネル101は、端子Dox1〜Do
xm、端子Doy1〜Doyn、及び高圧端子Hvを介
して外部の電気回路と接続している。端子Dox1〜D
oxmには、表示パネル内に設けられている電子源、即
ち、M行N列の行列状にマトリクス配線された表面伝導
型電子放出素子群を一行(N素子)ずつ順次駆動するた
めの走査信号が印加される。
The display panel 101 has terminals Dox1 to Dox
xm, terminals Doy1 to Doyn, and a high voltage terminal Hv are connected to an external electric circuit. Terminals Dox1 to D
oxm is a scanning signal for sequentially driving an electron source provided in the display panel, that is, a group of surface conduction electron-emitting devices arranged in a matrix of M rows and N columns, one row at a time (N elements). Is applied.

【0088】端子Doy1〜Doynには、前記走査信
号により選択された一行の表面伝導型電子放出素子の各
素子の出力電子ビームを制御するための変調信号が印加
される。高圧端子Hvには、直流電圧源Vaより、例え
ば10K[V]の直流電圧が供給されるが、これは表面
伝導型電子放出素子から放出される電子ビームに蛍光体
を励起するのに十分なエネルギーを付与するための加速
電圧である。
A modulation signal for controlling an output electron beam of each of the surface conduction electron-emitting devices in one row selected by the scanning signal is applied to the terminals Doy1 to Doyn. The high voltage terminal Hv is supplied with a DC voltage of, for example, 10 K [V] from a DC voltage source Va, which is sufficient to excite the phosphor into an electron beam emitted from the surface conduction electron-emitting device. It is an accelerating voltage for applying energy.

【0089】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1ないしSmで模式的に示している)ある。各ス
イッチング素子は、直流電圧源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dox1ないしDoxmと電気
的に接続される。S1〜Smの各スイッチング素子は、
制御回路103が出力する制御信号Tscanに基づい
て動作するものであり、例えばFETのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。
The scanning circuit 102 will be described. This circuit includes M switching elements inside (in the drawing, S1 to Sm are schematically shown). Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level),
It is electrically connected to terminals Dox1 to Doxm of the display panel 101. Each switching element of S1 to Sm is
It operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.

【0090】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
In the case of the present embodiment, the DC voltage source Vx uses a driving voltage applied to an element that is not scanned based on the characteristics (electron emission threshold voltage) of the surface conduction type electron emission element. It is set to output a constant voltage that is equal to or lower than the voltage.

【0091】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路103は、同期信
号分離回路106より送られる同期信号Tsyncに基
づいて、各部に対してTscan及びTsft及びTm
ryの各制御信号を発生する。
The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 103 sends Tscan, Tsft, and Tm to each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
ry control signals are generated.

【0092】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路106により分離された同期信号は、垂直同
期信号と水平同期信号よりなるが、ここでは説明の便宜
上Tsync信号として図示した。前記テレビ信号から
分離された画像の輝度信号成分は便宜上DATA信号と
表した。該DATA信号はシフトレジスタ104に入力
される。
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience. The DATA signal is input to the shift register 104.

【0093】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1〜IdnのN個の並列信号として前記シフト
レジスタ104より出力される。
The shift register 104 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. (Ie, the control signal Tsft can be said to be a shift clock of the shift register 104). The data of one line of the image subjected to the serial / parallel conversion (corresponding to the drive data of N electron-emitting devices) is output from the shift register 104 as N parallel signals Id1 to Idn.

【0094】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1〜Idnの内容を記憶する。記憶された
内容は、I’d1〜I’dnとして出力され、変調信号
発生器107に入力される。
The line memory 105 is a storage device for storing data for one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 107.

【0095】変調信号発生器107は、画像データI’
d1〜I’dnの各々に応じて表面伝導型電子放出素子
の各々を適切に駆動変調するための信号源であり、その
出力信号は、端子Doy1〜Doynを通じて表示パネ
ル111内の表面伝導型電子放出素子に印加される。
The modulation signal generator 107 outputs the image data I '
The signal source is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of d1 to I'dn, and its output signal is supplied to the surface conduction electron-emitting device in the display panel 111 through terminals Doy1 to Doyn. Applied to the emitting element.

【0096】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させることにより出力電子ビームの強度を制御
することが可能である。また、パルスの幅Pwを変化さ
せることにより出力される電子ビームの電荷の総量を制
御することが可能である。
As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics with respect to the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
And electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when applying a pulsed voltage to this element,
For example, when a voltage lower than the electron emission threshold is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold is applied, an electron beam is output. At this time, the pulse peak value V
By changing m, the intensity of the output electron beam can be controlled. In addition, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.

【0097】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が採用できる。電圧変調方式を実施するに際
しては、変調信号発生器107として、一定長さの電圧
パルスを発生し、入力されるデータに応じて適宜パルス
の波高値を変調するような電圧変調方式の回路を用いる
ことができる。
Therefore, a voltage modulation method, a pulse width modulation method, or the like can be adopted as a method of modulating the electron-emitting device in accordance with an input signal. When implementing the voltage modulation method, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 107. be able to.

【0098】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
When implementing the pulse width modulation method,
As the modulation signal generator 107, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data can be used.

【0099】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
The shift register 104 and the line memory 10
5 can be either a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0100】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには106の出力部にA/D変
換器を設ければ良い。これに関連してラインメモリ10
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器107に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器107には、例えばD/A変換
回路を用い、必要に応じて増幅回路などを付加する。パ
ルス幅変調方式の場合、変調信号発生器107には、例
えば高速の発振器及び発振器の出力する波数を計数する
計数器(カウンタ)及び計数器の出力値と前記メモリの
出力値を比較する比較器(コンパレータ)を組み合せた
回路を用いる。必要に応じて、比較器の出力するパルス
幅変調された変調信号を表面伝導型電子放出素子の駆動
電圧にまで電圧増幅するための増幅器を付加することも
できる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronizing signal separating circuit 106 into a digital signal. For this purpose, an A / D converter may be provided at the output of the synchronizing signal 106. In connection with this, the line memory 10
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit used for modulation signal generator 107 is slightly different. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 107, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.

【0101】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VCO)を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。
In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier can be used as the modulation signal generator 107, and a level shift circuit and the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.

【0102】このような構成をとり得る本発明を適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dox1〜Doxm、Doy1〜Doynを介し
て電圧を印加することにより、電子放出が生ずる。高圧
端子Hvを介してメタルバック95、あるいは透明電極
(不図示)に高圧を印加し、電子ビームを加速する。加
速された電子は、蛍光膜84に衝突し、発光が生じて画
像が形成される。
In the image display apparatus to which the present invention can be applied, which has such a configuration, by applying a voltage to each electron-emitting device via external terminals Dox1 to Doxm and Doy1 to Doyn, the electron-emitting device can emit electrons. Occurs. A high voltage is applied to the metal back 95 or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.

【0103】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、NTSC方式を挙げたが入力信号はこれに限
られるものではなく、PAL、SECAM方式など
他、これよりも、多数の走査線からなるTV信号(例え
ば、MUSE方式をはじめとする高品位TV)方式をも
採用できる。
The configuration of the image forming apparatus described here is based on the present invention.
1 is an example of an image forming apparatus to which the present invention can be applied.
Various modifications are possible based on the technical idea. For input signal
As for the NTSC system, the input signal is limited to this.
Not PAL, SECAM, etc.of
Besides, a TV signal composed of a larger number of scanning lines (for example,
For example, high-definition TV) systems such as the MUSE system
Can be adopted.

【0104】次に、はしご型配置の電子源及び画像形成
装置について図13及び図14を用いて説明する。図1
3は、はしご型配置の電子源の一例を示す模式図であ
る。図13において、110は電子源基板、111は電
子放出素子である。112、Dx1〜Dx10は、電子
放出素子111を接続するための共通配線である。電子
放出素子111は、基板110上に、X方向に並列に複
数個配されている(これを素子行と呼ぶ)。この素子行
が複数個配されて、電子源を構成している。各素子行の
共通配線間に駆動電圧を印加することで、各素子行を独
立に駆動させることができる。即ち、電子ビームを放出
させたい素子行には、電子放出しきい値以上の電圧を、
電子ビームを放出しない素子行には、電子放出しきい値
以下の電圧を印加する。各素子行間の共通配線Dx2〜
Dx9は、例えばDx2、Dx3を同一配線とすること
もできる。
Next, the ladder-type arrangement of the electron source and the image forming apparatus will be described with reference to FIGS. FIG.
FIG. 3 is a schematic diagram illustrating an example of an electron source having a ladder-type arrangement. In FIG. 13, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. 112, Dx1 to Dx10 are common wirings for connecting the electron-emitting devices 111. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to the element row where the electron beam is to be emitted.
A voltage lower than the electron emission threshold is applied to the element rows that do not emit an electron beam. Common wiring Dx2 between each element row
For Dx9, for example, Dx2 and Dx3 can be made the same wiring.

【0105】図14は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。120はグリッド電極、121は電子が通過する
ため空孔、122はDox1、Dox2、・・・ 、Dox
mよりなる容器外端子である。123は、グリッド電極
120と接続されたG1、G2、・・・ 、Gnからなる容
器外端子、124は各素子行間の共通配線を同一配線と
した電子源基板である。
FIG. 14 is a schematic diagram showing an example of a panel structure in an image forming apparatus having a ladder-type electron source. 120 is a grid electrode, 121 is a hole for passing electrons, 122 is Dox1, Dox2, ..., Dox
m outside the container. Reference numeral 123 denotes an external terminal composed of G1, G2,..., Gn connected to the grid electrode 120, and reference numeral 124 denotes an electron source substrate in which the common wiring between the element rows is the same.

【0106】図14においては、図10、図13に示し
た部位と同じ部位には、これらの図に付したのと同一の
符号を付している。ここに示した画像形成装置と、図1
0に示した単純マトリクス配置の画像形成装置との大き
な違いは、電子源基板110とフェースプレート86の
間にグリッド電極120を備えているか否かである。
In FIG. 14, the same portions as those shown in FIGS. 10 and 13 are denoted by the same reference numerals as those shown in these drawings. The image forming apparatus shown here and FIG.
A major difference from the image forming apparatus having the simple matrix arrangement shown in FIG. 0 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.

【0107】図14においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型放出素子か
ら放出された電子ビームを変調するためのものであり、
はしご型配置の素子行と直交して設けられたストライプ
状の電極に電子ビームを通過させるため、各素子に対応
して1個ずつ円形の開口121が設けられている。グリ
ッドの形状や設置位置は図14に示したものに限定され
るものではない。例えば、開口としてメッシュ状に多数
の通過口を設けることもでき、グリッドを表面伝導型放
出素子の周囲や近傍に設けることもできる。
In FIG. 14, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device,
One circular opening 121 is provided for each element in order to allow an electron beam to pass through a striped electrode provided orthogonal to the ladder-shaped element rows. The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as openings, and a grid may be provided around or near the surface conduction electron-emitting device.

【0108】容器外端子122及びグリッド容器外端子
123は、不図示の制御回路と電気的に接続されてい
る。
The outer container terminal 122 and the grid outer terminal 123 are electrically connected to a control circuit (not shown).

【0109】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)していくのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.

【0110】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
The image forming apparatus of the present invention can be used not only as a display device for a television broadcast, a display device such as a video conference system or a computer, but also as an image forming device as an optical printer using a photosensitive drum or the like. Can be used.

【0111】[0111]

【実施例】【Example】

[実施例1]本実施例の電子放出素子として図4(a)
(素子平面図)、(b)(素子断面図)に示すタイプの
電子放出素子を形成した。その作製方法を図15を用い
て以下で述べる。
[Embodiment 1] FIG. 4A shows an electron-emitting device of this embodiment.
Electron-emitting devices of the type shown in (device plan view) and (b) (device cross-sectional view) were formed. The manufacturing method is described below with reference to FIGS.

【0112】絶縁性基板151として石英基板を用い、
これを有機溶剤により充分に洗浄後、該基体151面上
に、電極152、153を形成した(図15のa)。電
極の材料として、金を用いた。電極間隔Lは10ミクロ
ンメータとし、電極の長さWを500ミクロンメータ、
その厚さdを1000オングストロームとした。
Using a quartz substrate as the insulating substrate 151,
After this was sufficiently washed with an organic solvent, electrodes 152 and 153 were formed on the surface of the substrate 151 (FIG. 15A). Gold was used as the electrode material. The electrode interval L is 10 micrometers, the electrode length W is 500 micrometers,
The thickness d was 1000 angstroms.

【0113】次にバブルジェット(BJ)法による液滴
付与手段を用いて上記電極間に有機パラジウム薄膜を塗
布した後、350℃で10分間の加熱処理をして、酸化
パラジウム(PdO)微粒子(平均粒径:20オングス
トローム)からなる微粒子膜(導電性薄膜)154を形
成した。このとき、導電性薄膜154の半径を80ミク
ロンメータとして電極152、153のほぼ中央部に配
置した(図15のb)。なお、この導電性薄膜154の
シート抵抗値は3×104 Ω/□であった。
Next, an organic palladium thin film was applied between the electrodes using a droplet applying means by a bubble jet (BJ) method, and then heated at 350 ° C. for 10 minutes to form palladium oxide (PdO) fine particles (PdO). A fine particle film (conductive thin film) 154 having an average particle diameter of 20 Å was formed. At this time, the radius of the conductive thin film 154 was set to 80 μm, and the thin film was disposed almost at the center of the electrodes 152 and 153 (FIG. 15B). The sheet resistance of the conductive thin film 154 was 3 × 10 4 Ω / □.

【0114】ここで前記バブルジェット法による有機パ
ラジウム薄膜は、液滴濃度や、重ね打ち回数、吐出条件
によって膜厚、形状を制御するのであるが、上記加熱処
理後、液滴の形状から図15(b)に示した様にドット
形状となり、中心からドット周囲に向かって膜厚分布を
持つことが多かった。膜厚は、中心が15nmで、周囲
にいくほど薄くなっていた。
Here, the thickness and the shape of the organic palladium thin film formed by the bubble jet method are controlled by the droplet concentration, the number of overstrikes, and the ejection conditions. As shown in (b), the dots were shaped like dots, and often had a film thickness distribution from the center toward the periphery of the dots. The film thickness was 15 nm at the center and became thinner toward the periphery.

【0115】(3)続いて本発明の特徴であるフォーミ
ング工程について図15を用いて説明する。通電フォー
ミングと呼ばれる通電処理は、素子電極152、153
間に、不図示の電源より、通電し、導電性薄膜154の
一部に、構造の変化した部分155を形成するもの(図
15(c))で、通電フォーミングの電圧波形の例を図
2に示す。
(3) Next, a forming step which is a feature of the present invention will be described with reference to FIG. The energization process called energization forming includes the device electrodes 152 and 153.
In the meantime, power is supplied from a power supply (not shown) to form a portion 155 having a changed structure in a part of the conductive thin film 154 (FIG. 15C). Shown in

【0116】図2におけるT1およびT2は、電圧波形
のパルス幅とパルス間隔であり、T1を1ミリ秒、T2
を10ミリ秒とし、三角波の波高値(通電フォーミング
パルスのピーク電圧)は、0.1Vステップづつ、増加
させ、10-6Torrの真空雰囲気下で印加した。な
お、三角波の波高値と波高値での電流値を図3に示し
た。電流の波高値のピーク値Imaxは8mA、この時
の電圧Vmaxは8Vとなった。フォーミングの終了は
Imaxに対して25%の2mAになったところとし
た。ここで後述する還元処理時に導電性薄膜の抵抗値を
モニタするための未フォーミング素子を残しておく。
T1 and T2 in FIG. 2 are the pulse width and pulse interval of the voltage waveform, where T1 is 1 millisecond, T2
Was set to 10 milliseconds, and the peak value of the triangular wave (peak voltage of the energizing forming pulse) was increased in steps of 0.1 V and applied in a vacuum atmosphere of 10 -6 Torr. The peak value of the triangular wave and the current value at the peak value are shown in FIG. The peak value Imax of the peak value of the current was 8 mA, and the voltage Vmax at this time was 8 V. Forming was terminated when the current reached 2 mA, 25% of Imax. Here, an unformed element for monitoring the resistance value of the conductive thin film at the time of the reduction process described later is left.

【0117】(4)そして次に還元ガス雰囲気、ここで
は窒素希釈の2%水素大気圧雰囲気で30分間還元処理
を行った。これは密閉された還元処理容器157に素子
を装着し、導電性薄膜154の全面が完全に還元される
まで処理を行うもので(図15d)、前述したモニタ素
子はシート抵抗で3×102 Ω/□となった。
(4) Then, a reduction treatment was performed for 30 minutes in a reducing gas atmosphere, here, a 2% hydrogen atmospheric pressure atmosphere diluted with nitrogen. In this method, an element is mounted in a sealed reduction processing container 157, and processing is performed until the entire surface of the conductive thin film 154 is completely reduced (FIG. 15D). The above-described monitor element has a sheet resistance of 3 × 10 2. Ω / □.

【0118】(5)そして最後に図15(e)に示した
様に還元後の導電性薄膜を、再度通電フォーミングす
る。工程の内容は第1回目と同様にして行う。三角波の
最大電圧印加時の電流値がピークパルス間隔T2中に、
導電性薄膜154を局所的に破壊、変形しない程度の電
圧、例えば0.1V程度の電圧で、素子電流を測定し、
抵抗値を求め、1Mオーム以上の抵抗を示した時、通電
フォーミングを終了した。ここで還元により膜厚が薄く
抵抗の比較的高かった部分が低抵抗化し、電流が流れる
様になるため電圧波高値のピークVmax5Vという低
電圧、電流波高値のピークImax10mAでフォーミ
ングが終了した。フォーミング後、該導電性薄膜154
を観察すると電子放出部となる亀裂155が該導電性薄
膜を横断するかたちで端から端まで形成されていた(図
15(e))。
(5) Finally, as shown in FIG. 15 (e), the conductive thin film after reduction is subjected to energization forming again. The contents of the process are performed in the same manner as the first time. The current value when the maximum voltage of the triangular wave is applied during the peak pulse interval T2,
The device current is measured at a voltage that does not locally destroy or deform the conductive thin film 154, for example, a voltage of about 0.1 V,
The resistance value was determined, and when the resistance was 1 M ohm or more, the energization forming was terminated. Here, the portion where the film thickness was thin and the resistance was relatively high was reduced by the reduction, and the current flowed. Therefore, the forming was completed at the low voltage of the peak voltage Vmax of 5 V and the peak of the current peak value Imax of 10 mA. After forming, the conductive thin film 154 is formed.
When observed, a crack 155 serving as an electron-emitting portion was formed across the conductive thin film from end to end (FIG. 15E).

【0119】以上のようにして作製された素子につい
て、その素子間に素子電圧を印加して、その時に流れる
素子電流Ifおよび放出電流Ieを測定し、無効電流
(%)を求めた。その結果、素子電圧が16Vの時、素
子電流は2.5mA、放出電流は4.0μAとなり、電
子放出効率ηは0.16%、無効電流は1%であった。
再現性も良く100個製造して無効電流はすべて2%以
下に抑えられていた。
With respect to the device fabricated as described above, a device voltage was applied between the devices, and a device current If and an emission current Ie flowing at that time were measured to obtain a reactive current (%). As a result, when the device voltage was 16 V, the device current was 2.5 mA, the emission current was 4.0 μA, the electron emission efficiency η was 0.16%, and the reactive current was 1%.
100 pieces were manufactured with good reproducibility and all the reactive currents were suppressed to 2% or less.

【0120】なお、測定方法は以下のようである。 (測定方法) 図7は測定評価装置の概略構成図である。図7におい
て、1は絶縁性基体、2および3は電極、5は電子放出
領域、4は電気的接続を得るための導電膜、51は素子
に電圧を印加するための電源、50は素子電流Ifを測
定するための電流計、54は素子により発生する放出電
流Ieを測定するためのアノード電極、53はアノード
電極54に電圧を印加するための高圧電源、52は放出
電流を測定するための電流計である。ここで、上記素子
電流とは、電流計50によって測定される電流量であ
り、また、上記放出電流とは、電流計52により測定さ
れる電流量である。電子放出素子の上記素子電流、放出
電流の測定にあたっては、素子電流2、3に電源51と
電流計50とを接続し、該電子放出素子の上方に電源5
3と電流計52とを接続したアノード電極54を配置
し、真空度1×10-5torrの環境下で該測定を行
う。測定結果から、無効電流は、図16に示すように、
無効電流=(1x/If’)×100[%]算出され
る。ここで、If’は駆動電圧Vdにおける素子電流値
であり、Ixは、素子電圧がゼロのときの素子電流値と
素子放出し始める素子電圧Veでの素子電流値とを結ぶ
直線の駆動電圧Vdでの外挿値である。
The measuring method is as follows. (Measurement Method) FIG. 7 is a schematic configuration diagram of a measurement evaluation device. In FIG. 7, 1 is an insulating substrate, 2 and 3 are electrodes, 5 is an electron emission region, 4 is a conductive film for obtaining electrical connection, 51 is a power supply for applying a voltage to the device, and 50 is a device current. An ammeter for measuring If, 54 is an anode electrode for measuring the emission current Ie generated by the element, 53 is a high-voltage power supply for applying a voltage to the anode electrode 54, and 52 is for measuring the emission current. It is an ammeter. Here, the element current is a current amount measured by the ammeter 50, and the emission current is a current amount measured by the ammeter 52. In measuring the device current and the emission current of the electron-emitting device, a power supply 51 and an ammeter 50 are connected to the device currents 2 and 3, and a power supply 5 is provided above the electron-emitting device.
The anode electrode 54 connected to the current meter 3 and the ammeter 52 is arranged, and the measurement is performed in an environment with a degree of vacuum of 1 × 10 −5 torr. From the measurement results, the reactive current is, as shown in FIG.
It is calculated by the reactive current = (1x / If ') × 100 [%]. Here, If 'is an element current value at the drive voltage Vd, and Ix is a linear drive voltage Vd connecting the element current value when the element voltage is zero and the element current value at the element voltage Ve at which element emission starts. Is the extrapolated value at.

【0121】[実施例2]第1の実施例の表面伝導型電
子放出素子を用いた画像形成装置を以下に図を用いて説
明する。電子源の一部の平面図を図17に示す。また、
図中のA−A’断面図を図18に示す。ただし、図1
7、図18、図19で、同じ記号を示したものは、同じ
ものを示す。ここで71は基板、72は実施形態で説明
した画像形成装置図10のDxmに対応するX方向配線
(下配線とも呼ぶ)、73は図10のDynに対応する
Y方向配線(上配線とも呼ぶ)、4は導電性薄膜、2、
3は素子電極、181は層間絶縁層、182は素子電極
5と下配線72と電気的接続のためのコンタクトホール
である。本実施例ではX方向配線を300、Y方向配線
を100形成し、30000個の表面伝導型電子放出素
子を設けた構成とした。次に製造方法を図19により工
程順に従って具体的に説明する。
[Embodiment 2] An image forming apparatus using the surface conduction electron-emitting device of the first embodiment will be described below with reference to the drawings. FIG. 17 shows a plan view of a part of the electron source. Also,
FIG. 18 shows a cross-sectional view taken along the line AA ′ in the figure. However, FIG.
7, the same symbols in FIGS. 18 and 19 indicate the same symbols. Here, reference numeral 71 denotes a substrate, 72 denotes an image forming apparatus described in the embodiment, X-direction wiring (also referred to as lower wiring) corresponding to Dxm in FIG. 10, and 73 denotes Y-direction wiring (also referred to as upper wiring) corresponding to Dyn in FIG. ), 4 is a conductive thin film, 2,
3 is a device electrode, 181 is an interlayer insulating layer, and 182 is a contact hole for electrical connection between the device electrode 5 and the lower wiring 72. In this embodiment, 300 X-directional wirings and 100 Y-directional wirings are formed, and 30,000 surface conduction electron-emitting devices are provided. Next, the manufacturing method will be specifically described with reference to FIG.

【0122】工程−a 清浄化した青板ガラス上に厚さ0.5ミクロンのシリコ
ン酸化膜をスパッタ法で形成した基板71上に、真空蒸
着により厚さ50ÅのCr、厚さ6000ÅのAuを順
次積層した後、フォトレジスト(AZ1370ヘキスト
社製)をスピンナーにより回転塗布、ベークした後、フ
ォトマスク像を露光、現像して、下配線72のレジスト
パターンを形成し、Au/Cr堆積膜をウェットエッチ
ングして、所望の形状の下配線72を形成した(図19
(a))。
Step-a On a substrate 71 in which a 0.5 μm thick silicon oxide film is formed on a cleaned blue plate glass by a sputtering method, 50 ° Cr thick and 6000 ° thick Au are sequentially deposited by vacuum evaporation. After lamination, a photoresist (AZ1370 Hoechst) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the lower wiring 72, and the Au / Cr deposited film is wet-etched. Thus, the lower wiring 72 having a desired shape was formed (FIG. 19).
(A)).

【0123】工程−b 次に厚さ1.0ミクロンのシリコン酸化膜からなる層間
絶縁層181をRFスパッタ法により堆積した(図19
(b))。
Step-b Next, an interlayer insulating layer 181 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering (FIG. 19).
(B)).

【0124】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
82を形成するためのフォトレジストパターンを作り、
これをマスクとして層間絶縁層181をエッチングして
コンタクトホール182を形成した(図19(c))。
エッチングはCF4 とH2 ガスを用いたRIE(Rea
ctive Ion Etching)法によった。
Step-c The contact hole 1 was formed in the silicon oxide film deposited in the step b.
Create a photoresist pattern to form 82,
Using this as a mask, the interlayer insulating layer 181 was etched to form a contact hole 182 (FIG. 19C).
Etching is performed using RIE (Rea) using CF 4 and H 2 gas.
active ion etching) method.

【0125】工程−d その後、素子電極2と素子電極間ギャップGとなるべき
パターンをフォトレジスト(RD−2000N−41日
立化成社製)形成し、真空蒸着法により、厚さ50Åの
Ti、厚さ1000ÅのNiを順次堆積した。フォトレ
ジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜
をリフトオンし、素子電極間隔Gは20ミクロンとし、
素子電極の幅Wを300ミクロン、となるよう素子電極
2、3を形成した(図19(d))。
Step-d Thereafter, a photoresist (RD-2000N-41 manufactured by Hitachi Chemical Co., Ltd.) is formed with a pattern to be a gap G between the device electrode 2 and the device electrode. 1000 Ni of Ni was sequentially deposited. The photoresist pattern is dissolved with an organic solvent, the Ni / Ti deposited film is lifted on, the element electrode interval G is set to 20 microns,
The device electrodes 2 and 3 were formed so that the width W of the device electrode was 300 microns (FIG. 19D).

【0126】工程−e 素子電極2、3の上に上配線73のフォトレジストパタ
ーンを形成した後、厚さ50ÅのTi、厚さ5000Å
のAuを順次真空蒸着により堆積し、リフトオフにより
不要の部分を除去して、所望の形状の上配線73を形成
した(図20(e))。
Step-e After forming a photoresist pattern of the upper wiring 73 on the device electrodes 2 and 3, the thickness of Ti is set to 50 ° and the thickness is set to 5000 °.
Are sequentially deposited by vacuum evaporation, and unnecessary portions are removed by lift-off to form an upper wiring 73 having a desired shape (FIG. 20E).

【0127】工程−f 次に、不図示のマスクを用いて、導電性薄膜4を形成し
た(図20(f))。すなわち、素子間電極ギャップG
およびこの近傍に開口を有するマスクであり、このマス
クにより膜厚1000ÅのCr膜191を真空蒸着によ
り堆積・パターニングし、そのうえに有機Pd(ccp
4230奥野製薬(株)社製)をスピンナーにより回転
塗布、300℃で10分間の加熱焼成処理をした。ま
た、こうして形成されたPdOxを主成分とした微粒子
からなる導電性薄膜4の膜厚は100オングストロー
ム、シート抵抗値は5×10の4乗Ω/□であった。な
おここで述べる微粒子膜とは、上述したように、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接、あるいは、重なり合った状態(島状も含む)の
膜を指し、その粒径とは、前記状態で粒子形状が認識可
能な微粒子についての径をいう。
Step-f Next, a conductive thin film 4 was formed using a mask (not shown) (FIG. 20 (f)). That is, the inter-element electrode gap G
And a mask having an opening in the vicinity thereof. A Cr film 191 having a thickness of 1000 Å is deposited and patterned by vacuum evaporation using this mask, and organic Pd (ccp
4230 Okuno Pharmaceutical Co., Ltd.) was spin-coated with a spinner and heated and baked at 300 ° C. for 10 minutes. The thus formed conductive thin film 4 composed of fine particles containing PdOx as a main component had a thickness of 100 angstroms and a sheet resistance value of 5 × 10 4 Ω / □. The fine particle film described here is, as described above, a film in which a plurality of fine particles are aggregated, and as its fine structure, not only a state in which the fine particles are individually dispersed and arranged, but also the fine particles are adjacent to each other or overlap each other. It refers to a film in a state (including an island shape), and the particle size refers to the diameter of fine particles whose particle shape can be recognized in the state.

【0128】工程−g Cr膜191および焼成後の導電性薄膜4を酸エッチャ
ントによりエッチングして所望のパターンを形成した
(図20(g))。
Step-g The Cr film 191 and the baked conductive thin film 4 were etched with an acid etchant to form a desired pattern (FIG. 20 (g)).

【0129】工程−h コンタクトホール182部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ50Åの
Ti、厚さ5000ÅのAuを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール182を埋め込んだ(図20(h))。
Step-h A pattern was formed such that a resist was applied to portions other than the contact hole 182, and a Ti film having a thickness of 50 ° and a Au film having a thickness of 5000 ° were sequentially deposited by vacuum evaporation. Unnecessary portions were removed by lift-off to bury the contact holes 182 (FIG. 20H).

【0130】以上の工程により絶縁性基板71上に下配
線72、層間絶縁層181、上配線73、素子電極2、
3、導電性薄膜4等を形成した。
Through the above steps, the lower wiring 72, the interlayer insulating layer 181, the upper wiring 73, the element electrode 2,
3. Conductive thin film 4 and the like were formed.

【0131】次に、以上のようにして作製した電子源を
用いて表示装置を構成した例を、図10と図11を用い
て説明する。以上のようにして多数の平面型の表面伝導
型電子放出素子を作製した基板71をリアプレート81
上に固定した後、基板71の5mm上方に、フェースプ
レート86(ガラス基板83の内面に蛍光膜84とメタ
ルバック85が形成されて構成される)を支持枠82を
介し配置し、フェースプレート86、支持枠82、リア
プレート81の接合部にフリットガラスを塗布し、大気
中で400℃で15分間焼成することで封着した(図1
0)。またリアプレート81への基板71の固定もフリ
ットガラスで行った。図10において、74は電子放出
素子、72、73はそれぞれX方向およびY方向の配線
である。
Next, an example in which a display device is configured using the electron source manufactured as described above will be described with reference to FIGS. The substrate 71 on which a large number of planar surface-conduction electron-emitting devices are manufactured as described above is mounted on the rear plate 81.
After being fixed on the upper surface, a face plate 86 (formed by forming a fluorescent film 84 and a metal back 85 on the inner surface of a glass substrate 83) is disposed 5 mm above the substrate 71 via a support frame 82. , A frit glass is applied to the joint between the support frame 82 and the rear plate 81 and sealed by baking at 400 ° C. for 15 minutes in the atmosphere (FIG. 1).
0). The fixing of the substrate 71 to the rear plate 81 was also performed with frit glass. In FIG. 10, 74 is an electron-emitting device, and 72 and 73 are wirings in the X and Y directions, respectively.

【0132】蛍光膜84は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜84を作製した。ブ
ラックストライプの材料として通常良く用いられている
黒鉛を主成分とする材料を用いた。ガラス基板83に蛍
光体を塗布する方法はスラリー法を用いた。
The phosphor film 84 is made of only a phosphor in the case of monochrome, but in this embodiment, the phosphor is formed in a stripe shape, a black stripe is formed first, and each color phosphor is applied to the gap. Then, a fluorescent film 84 was manufactured. As the material for the black stripe, a material mainly containing graphite, which is generally used, was used. A slurry method was used to apply the phosphor onto the glass substrate 83.

【0133】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバックは、蛍光膜作製
後、蛍光膜84の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作製した。
A metal back 85 is usually provided on the inner side of the fluorescent film 84. The metal back was prepared by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after the fluorescent film was formed, and then performing vacuum deposition of Al.

【0134】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
The face plate 86 is further provided with a fluorescent film 8.
In some cases, a transparent electrode (not shown) is provided on the outer surface of the fluorescent film 84 in order to increase the conductivity of No. 4, but was omitted in this embodiment because sufficient conductivity was obtained only with the metal back.

【0135】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
When the above-mentioned sealing was performed, in the case of color, the phosphors of each color had to correspond to the electron-emitting devices, so that sufficient alignment was performed.

【0136】以上のようにして完成したガラス容器内の
雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dox1〜D
oxmとDoy1〜Doynを通じ電子放出素子74の
電極2、3間に電圧を印加し、実施例1と同様、電子放
出部(図15の155)を、導電性薄膜(図15の15
4)をフォーミング処理することにより作製した。フォ
ーミング処理の電圧波形を図2に示す。
The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dox1 to Dox1 to D4
A voltage is applied between the electrodes 2 and 3 of the electron-emitting device 74 through oxm and Doy1 to Doyn, and the electron-emitting portion (155 in FIG. 15) is connected to the conductive thin film (15 in FIG. 15) as in the first embodiment.
4) was produced by forming processing. FIG. 2 shows a voltage waveform of the forming process.

【0137】図2におけるT1およびT2は、電圧波形
のパルス幅とパルス間隔であり、T1を1ミリ秒、T2
を10ミリ秒とし、三角波の波高値(通電フォーミング
パルスのピーク電圧)は、0.1Vステップづつ、増加
させ、10-6torrの真空雰囲気下で印加した。
In FIG. 2, T1 and T2 are the pulse width and pulse interval of the voltage waveform, where T1 is 1 millisecond, T2
Was set to 10 milliseconds, and the peak value of the triangular wave (the peak voltage of the energizing forming pulse) was increased in steps of 0.1 V and applied under a vacuum atmosphere of 10 -6 torr.

【0138】なお、三角波の波高値と波高値での電流値
を図3に示した。1素子あたりの電流の波高値のピーク
値Imaxは10mA、この時の電圧Vmaxは12V
となった。フォーミングの終了はImaxに対して20
%の1.4mAになったところとした。ここで後述する
還元処理時に導電性薄膜の抵抗値をモニタするための未
フォーミング素子を残しておく。
FIG. 3 shows the peak value of the triangular wave and the current value at the peak value. The peak value Imax of the peak value of the current per element is 10 mA, and the voltage Vmax at this time is 12 V
It became. The end of forming is 20 for Imax
% Of 1.4 mA. Here, an unformed element for monitoring the resistance value of the conductive thin film at the time of the reduction process described later is left.

【0139】そして次に還元ガス雰囲気として窒素希釈
の2%水素を大気圧までガラス容器内に導入し、30分
間還元処理を行った。前述したモニタ素子はシート抵抗
で3×102 Ω/□となった。
Then, as a reducing gas atmosphere, 2% hydrogen diluted with nitrogen was introduced into the glass container to atmospheric pressure, and a reduction treatment was performed for 30 minutes. The above-mentioned monitor element had a sheet resistance of 3 × 10 2 Ω / □.

【0140】そして最後に還元後の導電性薄膜を、再度
通電フォーミングした。工程の内容は第1回目同様であ
る。三角波の最大電圧印加時の電流値がピークパルス間
隔T2中に、導電性薄膜4を局所的に破壊、変形しない
程度の電圧、例えば0.1V程度の電圧で、素子電流を
測定し、抵抗値を求め、1Mオーム以上の抵抗を示した
時、通電フォーミングを終了とした。
Then, finally, the conductive thin film after reduction was subjected to energization forming again. The content of the process is the same as the first time. The element current is measured at a voltage at which the current value when the maximum voltage of the triangular wave is applied during the peak pulse interval T2 does not locally destroy or deform the conductive thin film 4, for example, a voltage of about 0.1 V, and the resistance value is measured. Was determined, and when the resistance was 1 M ohm or more, the energization forming was terminated.

【0141】還元処理前は電子放出部を含むPdO微粒
子膜自体の抵抗が20kΩ、還元処理後はPdO微粒子
膜の抵抗が1.45kΩとなり膜厚が薄く抵抗の比較的
高かった部分が低抵抗化し、電流が流れる様になるため
電圧波高値のピークVmax6Vという低電圧、電流波
高値の1素子あたりのピークImax3.3mAでフォ
ーミングが終了した。
Before the reduction treatment, the resistance of the PdO fine particle film including the electron-emitting portion itself was 20 kΩ, and after the reduction treatment, the resistance of the PdO fine particle film was 1.45 kΩ. Since the current starts to flow, the forming is completed at a low voltage of a peak voltage Vmax of 6 V and a peak Imax of 3.3 mA per element of the current peak value.

【0142】以上のようにして還元を行った後フォーミ
ングを再度行い、電子放出素子74を作製した。
After the reduction was performed as described above, the forming was performed again, and the electron-emitting device 74 was manufactured.

【0143】次に10のマイナス6乗トール程度の真空
度で、不図示の排気管をガスバーナーで熱することで溶
着し外囲器の封止を行った。
Next, an exhaust pipe (not shown) was welded by heating with a gas burner at a degree of vacuum of about 10 −6 Torr, and the envelope was sealed.

【0144】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは、封止を行う直前に、高
周波加熱等の加熱法により、画像形成装置内の所定の位
置(不図示)に配置されたゲッターを加熱し、蒸着膜を
形成処理した。ゲッターはBa等を主成分とした。
Finally, in order to maintain the degree of vacuum after sealing,
Getter processing was performed. In this method, a getter disposed at a predetermined position (not shown) in the image forming apparatus was heated by a heating method such as high-frequency heating or the like just before sealing to form a deposited film. The getter was mainly composed of Ba or the like.

【0145】また、上述の工程で作製した平面型の表面
伝導型電子放出素子の特性を把握するために、同時に、
図1に示した平面型の表面伝導型電子放出素子のL、W
等のものと同様にした標準的な比較サンプルを作製し、
その電子放出特性の測定を上述の図7の測定評価装置を
用いて行った。なお比較サンプルの測定条件は、アノー
ド電極と電子放出素子間の距離を4mm、アノード電極
の電位を1kV、電子放出特性測定時の真空装置内の真
空度を1×10のマイナス6乗torrとした。比較サ
ンプルの電極5および6の間に素子電圧を印加し、その
時に流れる素子電流Ifおよび放出電流Ieを測定した
ところ、図8に示したような電流−電圧特性が得られ
た。
In order to grasp the characteristics of the flat surface-conduction type electron-emitting device manufactured in the above steps,
L and W of the plane type surface conduction electron-emitting device shown in FIG.
Prepare a standard comparative sample similar to that of
The measurement of the electron emission characteristics was performed using the above-described measurement and evaluation apparatus of FIG. The measurement conditions of the comparative sample were as follows: the distance between the anode electrode and the electron-emitting device was 4 mm, the potential of the anode electrode was 1 kV, and the degree of vacuum in the vacuum device when measuring the electron emission characteristics was 1 × 10 −6 torr. . When a device voltage was applied between the electrodes 5 and 6 of the comparative sample and the device current If and emission current Ie flowing at that time were measured, current-voltage characteristics as shown in FIG. 8 were obtained.

【0146】本素子では、素子電圧9V程度から急激に
放出電流Ieが認められ、素子電圧16Vでは素子電流
Ifが2.0mA、放出電流Ieが3.6μAとなり、
Ie,Ifの素子間での変動範囲は10%以下であっ
た。また、無効電流は30000個の素子すべて2%以
下に抑えられていた。
In this device, an emission current Ie is rapidly observed from an element voltage of about 9 V. At an element voltage of 16 V, the element current If becomes 2.0 mA and the emission current Ie becomes 3.6 μA.
The variation range of Ie and If between the devices was 10% or less. In addition, the reactive current was suppressed to 2% or less for all 30,000 elements.

【0147】次に、上述の単純マトリクス配置の電子源
を用いて構成した表示パネル121を、NTSC方式の
TV信号に応じて表示を行うため、前述の図12の駆動
回路を用いてテレビジョンの表示を行った。なお、本実
施例における表示画像の変調方式には、パルス幅変調方
式を用いた。
Next, in order to display the display panel 121 formed by using the electron sources having the simple matrix arrangement described above in accordance with the TV signal of the NTSC system, the driving circuit of FIG. Displayed. Note that the pulse width modulation method was used as the modulation method of the display image in the present embodiment.

【0148】以上のようにして完成した本発明に好適な
画像形成装置において、各電子放出素子(図10参照)
に、容器外端子Dox1ないしDoxm、Doy1ない
しDoynを通じ、電圧を印加することにより、電子放
出させ、高圧端子Hvを通じ、メタルバック85、ある
いは透明電極(不図示)に10kVの高圧を印加し、電
子ビームを加速し、蛍光膜84に衝突させ、励起・発光
させることで、低電圧駆動、低消費電力で、良好な画像
を表示した。
In the image forming apparatus suitable for the present invention completed as described above, each electron-emitting device (see FIG. 10)
By applying a voltage through the external terminals Dox1 to Doxm and Doy1 to Doyn, electrons are emitted, and a high voltage of 10 kV is applied to the metal back 85 or a transparent electrode (not shown) through the high voltage terminal Hv. By accelerating the beam, colliding with the fluorescent film 84, and exciting and emitting light, a good image was displayed with low voltage driving and low power consumption.

【0149】以上述べた様に本発明の還元処理前後フォ
ーミングにより、低消費電力で駆動可能な電子源およ
び、これを用いた輝度分布の少ない均一画像形成装置が
実現できた。
As described above, by the forming before and after the reduction treatment of the present invention, an electron source that can be driven with low power consumption and a uniform image forming apparatus with a small luminance distribution using the same can be realized.

【0150】[実施例3]図21は、本発明による表面
伝導型放出素子を電子ビーム源として用いたディスプレ
イパネルに、例えばテレビジョン放送をはじめとする種
々の画像情報源より提供される画像情報を表示できるよ
うに構成した表示装置の一例を示すための図である。図
中、200はディスプレイパネル、201はディスプレ
イパネルの駆動回路、202はディスプレイコントロー
ラ、203はマルチプレクサ、204はデコーダ、20
5は入出力インターフェース回路、206はCPU、2
07は画像生成回路、208および209および210
は画像メモリーインターフェース回路、211は画像入
力インターフェース回路、212および213はTV信
号受信回路、214は入力部である。なお、本表示装置
は、例えばテレビジョン信号のように映像情報と音声情
報の両方を含む信号を受信する場合には、当然映像の表
示と同時に音声を再生するものであるが、本発明の特徴
と直接関係しない音声情報の受信、分離、再生、処理、
記憶などに関する回路やスピーカーなどについては説明
を省略する。以下、画像信号の流れに沿って各部の機能
を説明していく。
[Embodiment 3] FIG. 21 shows image information provided from various image information sources such as television broadcasting on a display panel using a surface conduction electron-emitting device according to the present invention as an electron beam source. FIG. 3 is a diagram showing an example of a display device configured to display a character string. In the figure, 200 is a display panel, 201 is a display panel driving circuit, 202 is a display controller, 203 is a multiplexer, 204 is a decoder, 20
5 is an input / output interface circuit, 206 is a CPU, 2
07 is an image generation circuit, 208, 209 and 210
Is an image memory interface circuit, 211 is an image input interface circuit, 212 and 213 are TV signal receiving circuits, and 214 is an input unit. When the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Receiving, separating, playing, processing,
A description of a circuit related to storage, a speaker, and the like is omitted. Hereinafter, the function of each unit will be described along the flow of the image signal.

【0151】まず、TV信号受信回路213は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路213で受信されたTV
信号は、デコーダ204に出力される。
First, the TV signal receiving circuit 213 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. TV received by the TV signal receiving circuit 213
The signal is output to the decoder 204.

【0152】TV信号受信回路212は、例えば同軸ケ
ーブルや光ファイバーなどのような有線伝送系を用いて
伝送されるTV画像信号を受信するための回路である。
前記TV信号受信回路213と同様に、受信するTV信
号の方式は特に限られるものではなく、また本回路で受
信されたTV信号もデコーダ204に出力される。画像
入力インターフェース回路211は、例えばTVカメラ
や画像読み取りスキャナーなどの画像入力装置から供給
される画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ204に出力される。画像メモリー
インターフェース回路210は、ビデオテープレコーダ
ー(以下VTRと略す)に記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
204に出力される。画像メモリーインターフェース回
路209は、ビデオディスクに記憶されている画像信号
を取り込むための回路で、取り込まれた画像信号はデコ
ーダ204に出力される。画像メモリーインターフェー
ス回路208は、いわゆる静止画ディスクのように、静
止画像データを記憶している装置から画像信号を取り込
むための回路で、取り込まれた静止画像データはデコー
ダ204に入力される。
The TV signal receiving circuit 212 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber.
As with the TV signal receiving circuit 213, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 204. The image input interface circuit 211 is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 204. The image memory interface circuit 210 is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to the decoder 204. The image memory interface circuit 209 is a circuit for capturing an image signal stored in a video disk, and the captured image signal is output to the decoder 204. The image memory interface circuit 208 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk, and the taken still image data is input to the decoder 204.

【0153】入出力インターフェース回路205は、本
表示装置と、外部のコンピュータもしくはコンピュータ
ネットワークもしくはプリンターなどの出力装置とを接
続するための回路である。画像データや文字・図形情報
の入出力を行うのはもちろんのこと、場合によっては本
表示装置の備えるCPU206と外部との間で制御信号
や数値データの入出力などを行うことも可能である。
The input / output interface circuit 205 is a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 206 included in the display device and the outside in some cases.

【0154】画像生成回路207は、前記入出力インタ
ーフェース回路205を介して外部から入力される画像
データや文字・図形情報や、あるいはCPU206より
出力される画像データや文字・図形情報に基づき表示画
像データを生成するための回路である。本回路の内部に
は、例えば画像データや文字・図形情報を蓄積するため
の書き換え可能メモリーや、文字コードに対応する画像
パターンが記憶されている読出し専用メモリーや、画像
処理を行うためのプロセッサなどをはじめとして画像の
生成に必要な回路が組み込まれている。本回路により生
成された表示用画像データは、デコーダ204に出力さ
れるが、場合によっては前記入出力インターフェース回
路205を介して外部のコンピュータネットワークやプ
リンターに出力することも可能である。
The image generating circuit 207 displays image data and character / graphic information input from the outside via the input / output interface circuit 205 or display image data based on image data or character / graphic information output from the CPU 206. Is a circuit for generating. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, etc. And other circuits necessary for generating an image. The display image data generated by this circuit is output to the decoder 204, but may be output to an external computer network or printer via the input / output interface circuit 205 in some cases.

【0155】CPU206は、主として本表示装置の動
作制御や、表示画像の生成や選択や編集に関わる作業を
行う。例えば、マルチプレクサ203に制御信号を出力
し、ディスプレイパネルに表示する画像信号を適宜選択
したり組み合わせたりする。また、その際には表示する
画像信号に応じてディスプレイパネルコントローラ20
2に対して制御信号を発生し、画面表示周波数や走査方
法(例えばインターレースかノンインターレースか)や
一画面の走査線の数など表示装置の動作を適宜制御す
る。また、前記画像生成回路207に対して画像データ
や文字・図形情報を直接出力したり、あるいは前記入出
力インターフェース回路205を介して外部のコンピュ
ータやメモリーをアクセスして画像データや文字・図形
情報を入力する。なお、CPU206は、むろんこれ以
外の目的の作業にも関わるものであって良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
いあるいは、前述したように入出力インターフェース回
路205を介して外部のコンピュータネットワークと接
続し、例えば数値計算などの作業を外部機器と協同して
行っても良い。
The CPU 206 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image. For example, a control signal is output to the multiplexer 203, and image signals to be displayed on the display panel are appropriately selected or combined. In this case, the display panel controller 20 is controlled according to the image signal to be displayed.
A control signal is generated for the display device 2 to appropriately control the operation of the display device such as a screen display frequency, a scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen. Further, image data or character / graphic information is directly output to the image generation circuit 207, or an external computer or memory is accessed via the input / output interface circuit 205 to output image data or character / graphic information. input. The CPU 206 may, of course, be involved in work for other purposes. For example,
It may be directly related to the function of generating and processing information, such as a personal computer or a word processor, or may be connected to an external computer network via the input / output interface circuit 205 as described above, for example, to perform numerical calculations. The work may be performed in cooperation with an external device.

【0156】入力部214は、前記CPU206に使用
者が命令やプログラム、あるいはデータなどを入力する
ためのものであり、例えばキーボードやマウスのほか、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。
The input unit 214 is used by a user to input commands, programs, data, and the like to the CPU 206. For example, in addition to a keyboard and a mouse,
Various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【0157】デコーダ204は、前記207ないし21
3より入力される種々の画像信号を3原色信号、または
輝度信号とI信号、Q信号に逆変換するための回路であ
る。なお、同図中に点線で示すように、デコーダ204
は内部に画像メモリーを備えるのが望ましい。これは、
例えばMUSE方式をはじめとして、逆変換するに際し
て画像メモリーを必要とするようなテレビ信号を扱うた
めである。また、画像メモリーを備えることにより、静
止画の表示が容易になる、あるいは前記画像生成回路2
07およびCPU206と協同して画像の間引き、補
間、拡大、縮小、合成をはじめとする画像処理や編集が
容易に行えるようになるという利点が生まれるからであ
る。
The decoder 204 is provided with
This is a circuit for inversely converting various image signals input from 3 into three primary color signals, or luminance signals and I signals and Q signals. As shown by a dotted line in FIG.
It is desirable to provide an image memory inside. this is,
This is because, for example, a television signal that requires an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or the image generation circuit 2
This is because there is an advantage that image processing and editing including image thinning, interpolation, enlargement, reduction, and composition can be easily performed in cooperation with the image processing unit 07 and the CPU 206.

【0158】マルチプレクサ203は、前記CPU20
6より入力される制御信号に基づき表示画像を適宜選択
するものである。すなわち、マルチプレクサ203はデ
コーダ204から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路201に出力
する。その場合には、一画面表示時間内で画像信号を切
り替えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
The multiplexer 203 is connected to the CPU 20.
The display image is appropriately selected based on the control signal input from the control unit 6. That is, the multiplexer 203 selects a desired image signal from the inversely converted image signals input from the decoder 204 and outputs the selected image signal to the drive circuit 201. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0159】また、ディスプレイパネルコントローラ2
02は、前記CPU206より入力される制御信号に基
づき駆動回路201の動作を制御するための回路であ
る。まず、ディスプレイパネルの基本的な動作に関わる
ものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路201に対して出力する。また、ディスプレイ
パネルの駆動方法に関わるものとして、例えば画面表示
周波数や走査方法(例えばインターレースかノンインタ
ーレースか)を制御するための信号を駆動回路201に
対して出力する。また、場合によっては表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路201に対して出力する
場合もある。また、駆動回路201は、ディスプレイパ
ネル200に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ203から入力される画像信
号と、前記ディスプレイパネルコントローラ202より
入力される制御信号に基づいて動作するものである。
The display panel controller 2
Reference numeral 02 denotes a circuit for controlling the operation of the drive circuit 201 based on a control signal input from the CPU 206. First, as a signal related to the basic operation of the display panel, a signal for controlling an operation sequence of a power supply (not shown) for driving the display panel is output to the drive circuit 201. In addition, as a signal related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 201. In some cases, a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 201. The drive circuit 201 is a circuit for generating a drive signal to be applied to the display panel 200, and operates based on an image signal input from the multiplexer 203 and a control signal input from the display panel controller 202. Is what you do.

【0160】以上、各部の機能を説明したが、図21に
例示した構成により、本表示装置においては多様な画像
情報源により入力される画像情報をディスプレイパネル
200に表示することが可能である。すなわち、テレビ
ジョン放送をはじめとする各種の画像信号はデコーダ2
04において逆変換された後、マルチプレクサ203に
おいて適宜選択され、駆動回路201に入力される。一
方、ディスプレイコントローラ202は、表示する画像
信号に応じて駆動回路201の動作を制御するための制
御信号を発生する。駆動回路201は、上記画像信号と
制御信号に基づいてディスプレイパネル200に駆動信
号を印加する。これにより、ディスプレイパネル200
において画像が表示される。これらの一連の動作は、C
PU206により統括的に制御される。
The function of each section has been described above. With the configuration illustrated in FIG. 21, in the present display device, image information input from various image information sources can be displayed on the display panel 200. That is, various image signals including television broadcasting are transmitted to the decoder 2.
After the inverse conversion in 04, the signal is appropriately selected in the multiplexer 203 and input to the drive circuit 201. On the other hand, the display controller 202 generates a control signal for controlling the operation of the drive circuit 201 according to the image signal to be displayed. The drive circuit 201 applies a drive signal to the display panel 200 based on the image signal and the control signal. Thereby, the display panel 200
Displays an image. A series of these operations is C
It is totally controlled by the PU 206.

【0161】また、本表示装置においては、前記デコー
ダ204に内蔵する画像メモリや、画像生成回路207
および情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ換え、はめ込みなどをはじめとする画像
編集を行うことも可能である。また、本実施例の説明で
は特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。したがって、本表示装置は、テレビ
ジョン放送の表示機器、テレビ会議の端末機器、静止画
像および動画像を扱う画像編集機器、コンピュータの端
末機器、ワードプロセッサをはじめとする事務用端末機
器、ゲーム機などの機能を一台で兼ね備えることが可能
で、産業用あるいは民生用として極めて応用範囲が広
い。
In the present display device, the image memory built in the decoder 204 and the image generation circuit 207
In addition to displaying the information selected from among the information, the image information to be displayed, such as enlargement, reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc. It is also possible to perform image editing such as image processing such as combining, erasing, connecting, exchanging, and fitting. Although not specifically described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing. Therefore, the present display device can be used as a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device including a word processor, a game machine, and the like. It is possible to have a single function, and it has a very wide range of applications for industrial or consumer use.

【0162】なお、上記図21は、表示伝導型電子放出
素子を電子ビーム源とするディスプレイパネルを用いた
表示装置の構成の一例を示したにすぎず、これのみに限
定されるものでないことは言うまでもない。例えば、図
21の構成要素のうち使用目的上必要のない機能に関わ
る回路は省いても差し支えない。またこれとは逆に、使
用目的によってはさらに構成要素を追加しても良い。例
えば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ、音声マイク、照明機、モデムを含む
送受信回路などを構成要素に追加するのが好適である。
FIG. 21 shows only an example of the configuration of a display device using a display panel using a display conduction electron-emitting device as an electron beam source, and the present invention is not limited to this. Needless to say. For example, among the components shown in FIG. 21, circuits relating to functions that are unnecessary for the intended purpose may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0163】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子ビーム源とするディスプレイパネ
ルの薄形化が容易なため、表示装置の奥行きを小さくす
ることができる。それに加えて、表面伝導型電子放出素
子を電子ビーム源とするディスプレイパネルは輝度が高
く視野角特性にも優れるため、本表示装置は臨場感にあ
ふれた画像を視認性良く表示することが可能である。ま
た、本発明の製造方法により均一な電子放出特性と、低
消費電力駆動が実現されたビーム源を製造可能となった
ため、低消費電力で、均一なで明るい高品位なカラーフ
ラットテレビが、実現され、さらに表面伝導型電子放出
素子を製造する際、膜厚分布が比較的大きい印刷法や、
インクジェット法バブルジョット法等の大面積、および
大量生産技術が利用可能となったため、臨場感にあふれ
迫力に富んだ大画面画像形成装置が容易に製造可能とな
った。
In the present display device, the depth of the display device can be reduced particularly because the display panel using the surface conduction electron-emitting device as an electron beam source can be easily made thin. In addition, since the display panel using the surface conduction electron-emitting device as the electron beam source has high brightness and excellent viewing angle characteristics, this display device can display an image full of a sense of reality with good visibility. is there. In addition, since the manufacturing method of the present invention makes it possible to manufacture a beam source that realizes uniform electron emission characteristics and low power consumption driving, a uniform, bright, high-quality color flat TV with low power consumption is realized. In addition, when manufacturing a surface conduction electron-emitting device, a printing method having a relatively large film thickness distribution,
Since large-area and mass-production techniques such as the ink-jet method and bubble jet method have become available, a large-screen image forming apparatus which is full of realism and powerful can be easily manufactured.

【0164】[0164]

【発明の効果】以上説明したように、本発明によれば、
電子放出素子の製造歩留まりおよび消費電力を小さくす
ることが可能となり、低消費電力な電子源およびこれを
用いた高品位な画像表示装置が実現可能となる。更に、
素子を構成する導電性薄膜の形成を印刷、バブルジェッ
ト法、インクジェット法、スプレー塗布法などを用いた
大量生産も可能になる。
As described above, according to the present invention,
The production yield and power consumption of the electron-emitting device can be reduced, and a low-power-consumption electron source and a high-quality image display device using the same can be realized. Furthermore,
The formation of the conductive thin film that constitutes the element can be mass-produced by printing, bubble jet method, ink jet method, spray coating method and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の基本的な表面伝導型電子放出素子の
製造方法を示す模式的断面図である。
FIG. 1 is a schematic sectional view showing a method for manufacturing a basic surface conduction electron-emitting device according to the present invention.

【図2】 本発明に好適な通電フォーミングの電圧波形
の例を示す図である。
FIG. 2 is a diagram showing an example of a voltage waveform of energization forming suitable for the present invention.

【図3】 本発明に好適な通電フォーミングの電圧波高
値と電流波高値の関係を示す図である。
FIG. 3 is a diagram showing a relationship between a voltage peak value and a current peak value of energization forming suitable for the present invention.

【図4】 本発明に好適な基本的な表面伝導型電子放出
素子の構成を示す模式的平面図および断面図である。
FIGS. 4A and 4B are a schematic plan view and a sectional view showing a configuration of a basic surface conduction electron-emitting device suitable for the present invention.

【図5】 本発明に好適な基本的な垂直型表面伝導型電
子放出素子の構成を示す模式的断面図であ
FIG. 5 is a schematic sectional view showing the configuration of a basic vertical surface conduction electron-emitting device suitable for the present invention.

【図6】 本発明の一実施形態に係る製造方法を示す図
である。
FIG. 6 is a diagram illustrating a manufacturing method according to an embodiment of the present invention.

【図7】 電子放出特性を測定するための測定評価装置
の概略構成図である。
FIG. 7 is a schematic configuration diagram of a measurement evaluation device for measuring electron emission characteristics.

【図8】 本発明の表面伝導型電子放出素子の放出電流
Ieおよび素子電流Ifと素子電圧Vfの関係の典型的
な例を示すグラフである。
FIG. 8 is a graph showing a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf of the surface conduction electron-emitting device of the present invention.

【図9】 本発明が適用しうる単純マトリクス配置の電
子源を説明する模式図である。
FIG. 9 is a schematic diagram illustrating an electron source having a simple matrix arrangement to which the present invention can be applied.

【図10】 本発明が適用しうる単純マトリクス配置の
電子源を用いた画像形成装置の表示パネルの概略構成図
である。
FIG. 10 is a schematic configuration diagram of a display panel of an image forming apparatus using an electron source having a simple matrix arrangement to which the present invention can be applied.

【図11】 図10のパネルに適用しうる蛍光膜を示す
図である。
11 is a diagram showing a fluorescent film applicable to the panel of FIG.

【図12】 本発明が適用しうる画像形成装置をNTS
C方式のテレビ信号に応じて表示を行なう例の駆動回路
のブロック図である。
FIG. 12 illustrates an image forming apparatus to which the present invention can be applied.
It is a block diagram of the drive circuit of the example which performs a display according to the television signal of C system.

【図13】 本発明が適用しうる梯子配置の電子源を示
す図である。
FIG. 13 is a view showing an electron source having a ladder arrangement to which the present invention can be applied.

【図14】 本発明が適用しうる梯子配置の電子源を用
いた画像形成装置の表示パネルの概略構成図である。
FIG. 14 is a schematic configuration diagram of a display panel of an image forming apparatus using an electron source having a ladder arrangement to which the present invention can be applied.

【図15】 本発明が適用しうる本発明に好適な表面伝
導型電子放出素子の製造方法の一例を示す図である。
FIG. 15 is a diagram showing an example of a method for manufacturing a surface conduction electron-emitting device suitable for the present invention to which the present invention can be applied.

【図16】 本発明の表面伝導型電子放出素子の放出電
流Ieおよび素子電流Ifと素子電圧Vfの関係の典型
的な例を示すグラフである。
FIG. 16 is a graph showing a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf of the surface conduction electron-emitting device of the present invention.

【図17】 本発明が適用しうる単純マトリクス配置の
電子源の一部の平面図である。
FIG. 17 is a plan view of a part of an electron source having a simple matrix arrangement to which the present invention can be applied.

【図18】 図15中のA−A’断面図である。18 is a sectional view taken along line A-A 'in FIG.

【図19】 本発明が適用しうる単純マトリクス配置の
電子源の製造方法を示す図である。
FIG. 19 is a diagram illustrating a method of manufacturing an electron source having a simple matrix arrangement to which the present invention can be applied.

【図20】 本発明が適用しうる単純マトリクス配置の
電子源の製造方法を示す図である。
FIG. 20 is a diagram showing a method of manufacturing an electron source having a simple matrix arrangement to which the present invention can be applied.

【図21】 本発明が適用しうる画像形成装置を用いた
表示装置の例を示す図である。
FIG. 21 is a diagram illustrating an example of a display device using an image forming apparatus to which the present invention can be applied.

【図22】 従来の表面伝導型電子放出素子のフォーミ
ングによる形態の平面図およびフォーミング時の素子等
価回路図である。
FIG. 22 is a plan view of a conventional surface conduction electron-emitting device formed by forming and an equivalent circuit diagram of the device during forming.

【図23】 従来の表面伝導型電子放出素子を示す図で
ある。
FIG. 23 is a view showing a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1:基板、2,3:素子電極、4:導電性薄膜、5:電
子放出部、21:段さ形成部、50:素子電極2、3間
の導電性薄膜4を流れる素子電流Ifを測定するための
電流計、51:電子放出素子に素子電圧Vfを印加する
ための電源、52:素子の電子放出部より放出される放
出電流Ieを測定するための電流計、53:アノード電
極74に電圧を印加するための高圧電源、54:素子の
電子放出部より放出される放出電流Ieを捕捉するため
のアノード電極、55:真空装置、56:排気ポンプ、
71:電子源基板、72:X方向配線、73:Y方向配
線、74:表面伝導型電子放出素子、75:結線、8
1:リアプレート、82:支持枠、83:ガラス基板、
84:蛍光膜、85:メタルバック、86:フェースプ
レート、87:高圧端子、88:外囲器、91:黒色導
電材、92:蛍光体、101:表示パネル、102:走
査回路、103:制御回路、104:シフトレジスタ、
105:ラインメモリ、106:同期信号分離回路、1
07:変調信号発生器、110:電子源基板、111:
電子放出素子、112:電子放出素子を配線するための
共通配線、120:グリッド電極、121:電子が通過
するため空孔、122:Dox1、Dox2、・・・ 、D
oxmよりなる容器外端子、123:グリッド電極12
0と接続されたG1、G2、・・・ 、Gnからなる容器外
端子、124:電子源基板、151:基板、152,1
53:素子電極、154:導電性薄膜、155:電子放
出部、157:還元装置、181:層間絶縁層、18
2:コンタクトホール、191:Cr膜、200:ディ
スプレイパネル、201:ディスプレイパネルの駆動回
路、202:ディスプレイコントローラ、203:マル
チプレクサ、204:デコーダ、205:入出力インタ
ーフェース回路、206:CPU、207:画像生成回
路、208,209,210:画像メモリーインターフ
ェース回路、211:画像入力インターフェース回路、
212,213:TV信号受信回路、214:入力部、
217:導電性薄膜の中央部、218,219:導電性
薄膜の端部、221:基板、223:電子放出部、22
4:導電性薄膜。
1: Substrate, 2, 3: Device electrode, 4: Conductive thin film, 5: Electron emitting portion, 21: Step formation portion, 50: Device current If flowing through conductive thin film 4 between device electrodes 2, 3 is measured. 51: a power supply for applying the device voltage Vf to the electron-emitting device, 52: an ammeter for measuring the emission current Ie emitted from the electron-emitting portion of the device, 53: to the anode electrode 74 A high-voltage power supply for applying a voltage, 54: an anode electrode for capturing an emission current Ie emitted from an electron emission portion of the element, 55: a vacuum device, 56: an exhaust pump,
71: electron source substrate, 72: X direction wiring, 73: Y direction wiring, 74: surface conduction electron-emitting device, 75: connection, 8
1: rear plate, 82: support frame, 83: glass substrate,
84: fluorescent film, 85: metal back, 86: face plate, 87: high voltage terminal, 88: envelope, 91: black conductive material, 92: phosphor, 101: display panel, 102: scanning circuit, 103: control Circuit, 104: shift register,
105: line memory, 106: synchronization signal separation circuit, 1
07: modulation signal generator, 110: electron source substrate, 111:
Electron-emitting devices, 112: common wiring for wiring the electron-emitting devices, 120: grid electrode, 121: holes for passing electrons, 122: Dox1, Dox2,.
oxm, terminal outside the container, 123: grid electrode 12
, Gn connected to 0, external terminals composed of Gn, 124: electron source substrate, 151: substrate, 152, 1
53: device electrode, 154: conductive thin film, 155: electron emitting portion, 157: reduction device, 181: interlayer insulating layer, 18
2: contact hole, 191: Cr film, 200: display panel, 201: display panel drive circuit, 202: display controller, 203: multiplexer, 204: decoder, 205: input / output interface circuit, 206: CPU, 207: image Generation circuit, 208, 209, 210: image memory interface circuit, 211: image input interface circuit,
212, 213: TV signal receiving circuit, 214: input unit,
217: Central portion of conductive thin film, 218, 219: End portion of conductive thin film, 221: Substrate, 223: Electron emitting portion, 22
4: Conductive thin film.

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電極間に電子放出部が形成された導電性
膜を有する電子放出素子の製造方法において、前記電子
放出部の形成工程が、酸化物あるいは金属と酸化物とで
構成された導電性膜への第1の通電工程と、該通電工程
後の導電性膜の還元工程と、該還元工程後の導電性膜へ
第2の通電工程とを有することを特徴とする電子放出
素子の製造方法。
1. A method of manufacturing an electron-emitting device having a conductive film having an electron-emitting portion formed between electrodes, wherein the step of forming the electron-emitting portion comprises an oxide or a conductive film formed of a metal and an oxide. First energizing step for the conductive film , and the energizing step
A method for manufacturing an electron-emitting device, comprising: a reducing step of a conductive film after the step; and a second energizing step to the conductive film after the reducing step.
【請求項2】 前記還元工程前の導電性膜が、PdO、
SnO2、In23、PbO、Sb23、MoO、Mo
2から選ばれる酸化物、あるいはPd、Pt、Ru、
Ag、Au、Ti、In、Mo、Cu、Cr、Fe、Z
n、Sn、Ta、W、Pbから選ばれる金属と前記酸化
物との混合物で構成されていることを特徴とする請求項
1記載の電子放出素子の製造方法。
2. The method according to claim 1, wherein the conductive film before the reduction step is made of PdO,
SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , MoO, Mo
Oxides selected from O 2 , or Pd, Pt, Ru,
Ag, Au, Ti, In, Mo, Cu, Cr, Fe, Z
2. The method for manufacturing an electron-emitting device according to claim 1, wherein the method comprises a mixture of a metal selected from n, Sn, Ta, W, and Pb and the oxide.
【請求項3】 前記第1の通電工程は、前記導電性膜に
流れる電流が所定の電流値以下になったところで終了す
ることを特徴とする請求項1または2記載の電子放出素
子の製造方法。
3. The method for manufacturing an electron-emitting device according to claim 1, wherein the first energizing step ends when a current flowing through the conductive film becomes equal to or less than a predetermined current value. .
【請求項4】 基体上に、複数の電子放出素子が配置さ
れた電子源の製造方法において、前記電子放出素子が、
請求項1〜3のいずれかの方法にて製造されることを特
徴とする電子源の製造方法。
4. A method for manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting devices are:
A method for manufacturing an electron source, wherein the method is manufactured by the method according to claim 1.
【請求項5】 基体上に、複数の電子放出素子が配置さ
れた電子源と、前記電子源からの電子の照射により画像
を形成する画像形成部材とを有する画像形成装置の製造
方法において、前記電子放出素子が、請求項1〜3のい
ずれかの方法にて製造されることを特徴とする画像形成
装置の製造方法。
5. A method for manufacturing an image forming apparatus, comprising: an electron source having a plurality of electron-emitting devices arranged on a substrate; and an image forming member for forming an image by irradiating electrons from the electron source. A method for manufacturing an image forming apparatus, wherein the electron-emitting device is manufactured by the method according to claim 1.
JP5255196A 1996-02-16 1996-02-16 Electron emitting element, electron source, and method of manufacturing image forming apparatus Expired - Fee Related JP3320299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5255196A JP3320299B2 (en) 1996-02-16 1996-02-16 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5255196A JP3320299B2 (en) 1996-02-16 1996-02-16 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH09223459A JPH09223459A (en) 1997-08-26
JP3320299B2 true JP3320299B2 (en) 2002-09-03

Family

ID=12917950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5255196A Expired - Fee Related JP3320299B2 (en) 1996-02-16 1996-02-16 Electron emitting element, electron source, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3320299B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960677A (en) * 1987-08-14 1990-10-02 E. I. Du Pont De Nemours And Company Dry nonelectroscopic toners surface coated with organofunctional substituted fluorocarbon compounds
DE69909538T2 (en) 1998-02-16 2004-05-13 Canon K.K. Method of manufacturing an electron emitting device, an electron source and an image forming apparatus

Also Published As

Publication number Publication date
JPH09223459A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
JP2967334B2 (en) Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH0982214A (en) Electron emitting device, electron source, and image forming apparatus
JP3069956B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3320299B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3287699B2 (en) Electron beam device and image forming device
JP3302258B2 (en) Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus
JP3320310B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2000082387A (en) Electron source, manufacturing method and driving method thereof, image forming apparatus using the electron source and driving method thereof
JP3091965B2 (en) Method of manufacturing electron source and image forming apparatus
JPH09330654A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3122879B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JPH09330647A (en) Electron-emitting device, electron source using the electron-emitting device, image forming apparatus using the electron source, and method for manufacturing the electron-emitting device
JPH1012135A (en) Electron emitting element, electron source, display panel, and method of manufacturing image forming apparatus
JPH10188854A (en) Image forming apparatus and method of manufacturing the same
JPH1012132A (en) Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2000195428A (en) Image forming apparatus manufacturing method and manufacturing apparatus
JPH1055751A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2000243258A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH1012140A (en) Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2000243248A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JPH0945222A (en) Electron emitting device, electron source using the same, and image forming apparatus
JPH1012130A (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH11339662A (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130621

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees