[go: up one dir, main page]

JP3330104B2 - 多数個取りセラミック配線基板の製造方法 - Google Patents

多数個取りセラミック配線基板の製造方法

Info

Publication number
JP3330104B2
JP3330104B2 JP21485099A JP21485099A JP3330104B2 JP 3330104 B2 JP3330104 B2 JP 3330104B2 JP 21485099 A JP21485099 A JP 21485099A JP 21485099 A JP21485099 A JP 21485099A JP 3330104 B2 JP3330104 B2 JP 3330104B2
Authority
JP
Japan
Prior art keywords
ceramic
wiring board
molded body
mother substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21485099A
Other languages
English (en)
Other versions
JP2001044599A (ja
Inventor
源太 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP21485099A priority Critical patent/JP3330104B2/ja
Publication of JP2001044599A publication Critical patent/JP2001044599A/ja
Application granted granted Critical
Publication of JP3330104B2 publication Critical patent/JP3330104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、それぞれがLS
I,IC等の半導体素子や水晶振動子等の電子部品を搭
載するための配線基板となる多数の配線基板領域を、セ
ラミック母基板中に縦横に一体的に配列形成してなる多
数個取りセラミック配線基板の製造方法に関する。
【0002】
【従来の技術】従来、半導体素子や水晶振動子等の電子
部品を搭載するためのセラミック配線基板は、例えばそ
の上面等の一主面の中央部に電子部品が収容される凹部
を有するセラミック製の絶縁基体と、この絶縁基体の凹
部の内側から外部に導出するメタライズ配線導体と、絶
縁基体の上面外周部に凹部を取り囲むように形成された
枠状の封止用メタライズ層とを具備している。
【0003】そして、絶縁基体の凹部内に電子部品を収
容するとともに、この電子部品の各電極を凹部内のメタ
ライズ配線導体に電気的に接続し、しかる後、封止用メ
タライズ層に例えば金属からなる蓋体を接合させ、絶縁
基体と蓋体とからなる容器の内部に電子部品を気密に封
止することによって製品としての電子装置となる。
【0004】ところで、このようなセラミック配線基板
は、近時における電子装置の小型化の要求に伴い、その
大きさが数mm角程度の極めて小さなものとなってきて
いる。そして、このような小型化したセラミック配線基
板は、その取り扱いを容易とするために、またセラミッ
ク配線基板および電子装置の製作効率をよくするため
に、多数個のセラミック配線基板を1枚の広面積のセラ
ミック母基板から同時集約的に得るようになした、いわ
ゆる多数個取りセラミック配線基板の形態で製作されて
いる。
【0005】このような多数個取りセラミック配線基板
は、板状の広面積のセラミック母基板中にそれぞれがセ
ラミック配線基板に対応する凹部およびメタライズ配線
導体ならびに封止用メタライズ層を有する多数の配線基
板領域が縦横に一体的に配列形成されているとともに、
このセラミック母基板の上面に各配線基板領域を区分す
る分割溝が縦横に形成されている。そして、各配線基板
領域の凹部に電子部品を収容するとともに、封止用メタ
ライズ層に蓋体を接合した後、セラミック母基板を分割
溝に沿って分割すれば多数個の電子装置が同時集約的に
製作されるのである。
【0006】尚、このような多数個取りセラミック配線
基板は、セラミックグリーンシート積層法によって製作
されており、具体的には、まずセラミック母基板を形成
するための複数枚のセラミックグリーンシートを準備
し、次に、これらのセラミックグリーンシートに凹部を
形成するための貫通孔等を穿孔するとともにメタライズ
配線導体や封止用メタライズ層となる金属ペーストを印
刷塗布し、しかる後これらのセラミックグリーンシート
を積層して未焼成セラミック成形体となし、この未焼成
セラミック成形体の上面にカッター刃やプレス金型によ
り分割溝となる切れ込みを入れ、最後にこの未焼成セラ
ミック成形体を高温で焼成することによって製作され
る。
【0007】
【発明が解決しようとする課題】しかしながら、この従
来の多数個取りセラミック配線基板によると、セラミッ
ク母基板用の未焼成セラミック成形体を焼成する際に、
未焼成セラミック成形体の有する弾力等により分割溝用
の切り込みが閉じてしまい、その結果分割溝が癒着して
しまい、セラミック母基板を分割溝に沿って分割する際
に分割が困難となるとともに、得られるセラミック配線
基板にばりや割れが発生し易く正確に分割できないとい
う問題点を有していた。
【0008】本発明は上記事情に鑑み完成されたもので
あり、その目的は、セラミック母基板となる未焼成セラ
ミック成形体を焼成する際に、この未焼成セラミック成
形体に形成した分割溝用の切り込みが閉じて分割溝が癒
着することがなく、セラミック母基板を分割溝に沿って
容易かつ正確に分割することが可能な多数個取りセラミ
ック配線基板の製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明の多数個取りセラ
ミック配線基板の製造方法は、各々主面外周部に枠状の
封止用メタライズ層が形成された複数の配線基板領域を
セラミック母基板の主面に配列形成するとともに、該セ
ラミック母基板の主面に配線基板領域を個々に区切る分
割溝を形成した多数個取りセラミック配線基板の製造方
法であって、前記セラミック母基板用の未焼成セラミッ
ク成形体の主面に、該未焼成セラミック成形体より大き
な焼成収縮率を有する封止用メタライズ層用の金属ペー
ストを塗布する工程と、前記未焼成セラミック成形体の
主面に分割溝用の切込みを形成する工程と、前記未焼成
セラミック成形体および前記金属ペーストを焼成する工
程とを含むことを特徴とする。
【0010】本発明の多数個取りセラミック配線基板の
製造方法によれば、封止用メタライズ層となる金属ペー
ストの焼成収縮率が、セラミック母基板となる未焼成セ
ラミック成形体の焼成収縮率より大きなことから、これ
らを焼成する際に、封止用メタライズ層となる金属ペー
ストの方が大きく収縮し、その結果分割溝となる切り込
みが封止用メタライズ層となる金属ペーストの収縮によ
り広げられ、分割溝が癒着するようなことがない。
【0011】
【発明の実施の形態】本発明の多数個取りセラミック配
線基板の製造方法について以下に説明する。図1は、本
発明の製造方法が適用される多数個取りセラミック配線
基板の実施形態の一例を示す斜視図であり、1はセラミ
ック母基板、2は配線基板領域である。
【0012】セラミック母基板1は、例えば酸化アルミ
ニウム(Al2 3 )質焼結体や窒化アルミニウム(A
lN)質焼結体,ムライト(3Al2 3 ・2Si
2 )質焼結体,窒化珪素(Si3 4 )質焼結体,炭
化珪素(SiC)質焼結体,ガラス−セラミックス等の
セラミック材料から成る絶縁層1a,1bが2層積層さ
れてなる略四角形の平板であり、その中央領域に各々が
セラミック配線基板となる多数の配線基板領域2が縦横
に一体的に配列形成されており、さらにその主面(例え
ば上面)であって封止用メタライズ層5が形成された側
の主面に、各配線基板領域2を区切る分割溝3が縦横に
形成されている。勿論、分割溝3は、さらに前記主面
(例えば上面)と反対側の主面(下面)側に形成されて
いても良い。
【0013】セラミック母基板1に配列形成された各配
線基板領域2は、その上面中央部に電子部品が収容され
る凹部2aを有しているとともに、凹部2aの底面から
図示しないビアホールを介して下面に導出するメタライ
ズ配線導体4を有している。そして、凹部2aの内側に
は半導体素子や水晶振動子等の電子部品が収容されると
ともに、メタライズ配線導体4には半導体素子や電子部
品の各電極がボンディングワイヤーや半田バンプ等の電
気的接続手段を介して接続される。
【0014】各配線基板領域2は、さらにその上面外周
部に凹部2aを取り囲むようにして封止用メタライズ層
5を有しており、この封止用メタライズ層5には、例え
ば鉄(Fe)−ニッケル(Ni)−コバルト(Co)合
金等の金属からなる蓋体が金属ろう材(以下、ろう材と
もいう)や半田等の封止材を介して接合される。そし
て、凹部2a内に電子部品等が収容された各配線基板領
域の封止用メタライズ層5に、蓋体を接合することによ
り電子部品が気密に封止される。
【0015】尚、これらのメタライズ配線導体4および
封止用メタライズ層5は、例えばタングステン(W),
モリブデン(Mo),銅(Cu),銀(Ag)等の金属
粉末メタライズからなり、絶縁層1a,1bが酸化アル
ミニウム質焼結体,窒化アルミニウム質焼結体,ムライ
ト質焼結体,炭化珪素質焼結体,窒化珪素質焼結体等の
高温焼成セラミックスからなる場合であれば、W,Mo
からなる金属粉末メタライズが採用され、他方絶縁層1
a,1bがガラス−セラミックス等の低温焼成セラミッ
クスから成る場合であれば、Cu,Agからなる金属粉
末メタライズが採用される。
【0016】また、セラミック母基板1の上面に形成さ
れた分割溝3は、その断面形状が略V字状であり、セラ
ミック母基板1の厚さや材質などにより異なるが、その
深さは0.05〜1.5mm程度が良く、その開口幅は
0.01〜0.3mm程度が良い。深さが0.05mm
未満では、セラミック母基板1を分割するのが困難であ
り、深さが1.5mmを超えると、セラミック母基板1
が不用意に割れ易くなりその取り扱いが難しくなる。ま
た、セラミック母基板1の厚さが薄く、例えば1.5m
m未満では、分割溝3の深さはセラミック母基板1の厚
さの半分以下とするのが、上記理由で好ましい。分割溝
3の開口幅が0.01mm未満では、分割溝3が閉じて
しまい易く、0.3mmを超えると、セラミック母基板
1が不用意に割れ易くなる。
【0017】また、分割溝3の断面形状は略V字状に限
らず、略U字状、略凹型等の形状であっても良い。
【0018】そして、各配線基板領域2の凹部2a内に
電子部品が気密に封止されたセラミック母基板1を分割
溝3に沿って分割することにより、多数の電子装置が集
約的に製造される。
【0019】次に、この多数個取りセラミック配線基板
を製造する本発明方法について説明する。
【0020】まず、図2(a)に示すように、2枚のセ
ラミックグリーンシート11a,11bを準備する。各セラ
ミックグリーンシート11a,11bは、それぞれ上述の多
数個取りセラミック配線基板の絶縁層1a,1bに対応
するものであり、絶縁層1aとなるセラミックグリーン
シート11aには凹部2aを形成するための貫通孔Aが穿
孔されており、絶縁層1bとなるセラミックグリーンシ
ート11bにはメタライズ配線導体4を各配線基板領域2
の下面に導出させるためのビアホールとなる貫通孔Bが
穿孔されている。
【0021】これらのセラミックグリーンシート11a,
11bは、例えば絶縁層1a,1bが酸化アルミニウム質
焼結体からなる場合であれば、酸化アルミニウム,酸化
珪素,酸化カルシウム(CaO),酸化マグネシウム
(MgO)等の原料粉末に適当な有機バインダーおよび
溶剤を添加混合して泥漿状となすとともに、公知のドク
タブレード法を採用してシート状に形成し、これに例え
ば打ち抜き加工を施すことにより、それぞれ貫通孔A,
Bを有する所定形状に形成される。
【0022】次に、図2(b)に示すように、セラミッ
クグリーンシート11aの上面に封止用メタライズ層5と
なる金属ペースト15を、スクリーン印刷法等により印刷
塗布するとともに、セラミックグリーンシート11bの上
下面および貫通孔B内にメタライズ配線導体4となる金
属ペースト14を、スクリーン印刷法等により印刷塗布す
る。
【0023】これらの金属ペースト14,15は、例えばメ
タライズ配線導体4および封止用メタライズ層5がタン
グステンからなる場合であれば、タングステン粉末に適
当な有機バインダー,溶剤を添加混合して所望の粘度に
調整したものを用いればよく、公知のスクリーン印刷法
によってセラミックグリーンシート11a,11bの所定の
位置に所定のパターンに印刷塗布する。
【0024】次に、図2(c)に示すように、セラミッ
クグリーンシート11a,11bを積層して、セラミック母
基板1となる未焼成セラミック成形体11を成形する。
【0025】セラミックグリーンシート11a,11bの積
層については、各セラミックグリーンシート11a,11b
に印刷した金属ペースト14,15を、例えば温風乾燥や赤
外線乾燥等により乾燥させた後、セラミックグリーンシ
ート11aの下面に樹脂バインダーおよび溶剤を含有する
接着剤を塗布するとともに、セラミックグリーンシート
11b上にセラミックグリーンシート11aを重ね、これら
を例えば加熱装置を備えた油圧プレス装置により上下か
ら加熱しながらプレスして圧着する方法が採用し得る。
【0026】最後に、図2(d)に示すように、この未
焼成セラミック成形体11の上下面にカッター刃やプレス
金型により分割溝3となる切り込み13を形成し、これを
高温で焼成することによって図1に示すような多数個取
りセラミック配線基板が製作される。
【0027】尚、本発明においては、封止用メタライズ
層5となる金属ペースト15の焼成収縮率を、この金属ペ
ースト15が印刷された未焼成セラミック成形体11の焼成
収縮率よりも大きいものとする。金属ペースト15の焼成
収縮率を、未焼成セラミック成形体11の焼成収縮率より
も大きくすることで、図3の要部拡大断面図に示すよう
に、金属ペースト15が印刷された未焼成セラミック成形
体11を焼成する際に、金属ペースト15の方が大きく収縮
して、未焼成セラミック成形体11の上面側が金属ペース
ト15の収縮により貫通孔Aの中心方向に引っ張られ、こ
れにより切り込み13が広げられて分割溝3の癒着が有効
に防止される。
【0028】このように、金属ペースト15の焼成収縮率
を未焼成セラミック成形体11の焼成収縮率よりも大きく
しておくことで、セラミック母基板1の上面側に癒着の
ない分割溝3が形成され、その結果セラミック母基板1
を分割溝3に沿って分割する際に、セラミック母基板1
が分割溝3に沿って容易かつ正確に分割されるのであ
る。
【0029】但し、金属ペースト15の焼成収縮率が未焼
成セラミック成形体11の焼成収縮率よりも大きいため、
焼成時に金属ペースト15の方が大きく収縮することか
ら、封止用メタライズ層5の各辺が下方に反ってしま
う。そして、金属ペースト15と未焼成セラミック成形体
11との焼成収縮率の差が大き過ぎると、封止用メタライ
ズ層5の各辺の反りが例えば100 μmを超える程度に大
きなものとなってしまい、その結果封止用メタライズ層
5に蓋体を封止材を介して接合させる際に、気密性高く
かつ強固に接合させることが困難となってしまう。従っ
て、金属ペースト15の焼成収縮率と未焼成セラミック成
形体11の焼成収縮率との差は、封止用メタライズ層5の
各辺の反りが100 μmを超えない程度とすることが好ま
しい。
【0030】尚、封止用メタライズ層5となる金属ペー
スト15の焼成収縮率を、セラミック母基板1となる未焼
成セラミック成形体11の焼成収縮率よりも大きいものと
するには、金属ペースト15に含有される金属粉末の粒径
やバインダー,溶剤の種類,それらの含有量等を調整し
たり、あるいは未焼成セラミック成形体11となるセラミ
ックグリーンシートに含有される原料粉末の粒径やバイ
ンダー,溶剤の種類,それらの含有量等を適宜調整する
ことで実行できる。
【0031】上記実施形態では、セラミック母基板1が
2層の絶縁層1a,1bから成る場合について説明した
が、1層の絶縁層から成るものでも良く、また3層以上
の多層構成であっても構わない。複数層から成る場合、
各層に分割溝を形成しても良く、さらに各層の表裏面
(両主面)に分割溝を形成することもできる。
【0032】かくして、本発明は、分割溝3に癒着がな
く、セラミック母基板1をこの分割溝3に沿って容易か
つ正確に分割することが可能な多数個取りセラミック配
線基板を提供することができる。
【0033】尚、本発明は上記実施形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更を行うことは何等差し支えない。
【0034】
【発明の効果】本発明は、多数個取りセラミック配線基
板としてのセラミック母基板用の未焼成セラミック成形
体の主面に、未焼成セラミック成形体より大きな焼成収
縮率を有する封止用メタライズ層用の金属ペーストを塗
布する工程と、未焼成セラミック成形体の主面に分割溝
用の切込みを形成する工程と、未焼成セラミック成形体
および金属ペーストを焼成する工程とを含むことによ
り、これらを焼成する際に、封止用メタライズ層となる
金属ペーストの方が未焼成セラミック成形体よりも大き
く収縮し、その結果分割溝となる切り込みが金属ペース
トの収縮によりその幅方向(分割溝に直交する方向)に
広げられ、分割溝が癒着するようなことがない。従っ
て、セラミック母基板を分割溝に沿って容易かつ正確に
分割することが可能な多数個取りセラミックス配線基板
を提供することが可能となった。
【図面の簡単な説明】
【図1】本発明の製造方法により製造される多数個取り
セラミック配線基板の斜視図である。
【図2】(a)〜(d)は本発明の多数個取りセラミッ
ク配線基板の製造方法を説明するための工程毎の斜視図
である。
【図3】本発明の多数個取りセラミック配線基板の製造
方法を説明するための要部拡大断面図である。
【符号の説明】
1:セラミック母基板 2:配線基板領域 3:分割溝 4:メタライズ配線導体 5:封止用メタライズ層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】各々主面外周部に枠状の封止用メタライズ
    層が形成された複数の配線基板領域をセラミック母基板
    の主面に配列形成するとともに、該セラミック母基板の
    主面に配線基板領域を個々に区切る分割溝を形成した多
    数個取りセラミック配線基板の製造方法であって、前記
    セラミック母基板用の未焼成セラミック成形体の主面
    に、該未焼成セラミック成形体より大きな焼成収縮率を
    有する封止用メタライズ層用の金属ペーストを塗布する
    工程と、前記未焼成セラミック成形体の主面に分割溝用
    の切込みを形成する工程と、前記未焼成セラミック成形
    体および前記金属ペーストを焼成する工程とを含むこと
    を特徴とする多数個取りセラミック配線基板の製造方
    法。
JP21485099A 1999-07-29 1999-07-29 多数個取りセラミック配線基板の製造方法 Expired - Fee Related JP3330104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21485099A JP3330104B2 (ja) 1999-07-29 1999-07-29 多数個取りセラミック配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21485099A JP3330104B2 (ja) 1999-07-29 1999-07-29 多数個取りセラミック配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001044599A JP2001044599A (ja) 2001-02-16
JP3330104B2 true JP3330104B2 (ja) 2002-09-30

Family

ID=16662590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21485099A Expired - Fee Related JP3330104B2 (ja) 1999-07-29 1999-07-29 多数個取りセラミック配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3330104B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2514576A1 (en) 2011-04-19 2012-10-24 NGK Insulators, Ltd. A method of producing ceramic substrates

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353573A (ja) * 2001-05-28 2002-12-06 Kyocera Corp 多数個取りセラミック配線基板
JP2006253199A (ja) * 2005-03-08 2006-09-21 Sumitomo Metal Electronics Devices Inc メタライズ組成物とこれを用いて行う配線基板の製造方法
EP2023701B1 (en) 2006-05-29 2010-12-08 Murata Manufacturing Co. Ltd. Method for manufacturing ceramic multilayer substrate
CN105357876B (zh) * 2015-10-29 2018-05-18 东莞市五株电子科技有限公司 锣板模具及pcb板的锣板方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6155280B2 (ja) 2011-12-27 2017-06-28 バイオ−ファーム ソリューションズ カンパニー リミテッド フェニルアルキルカルバメート誘導体化合物およびこれを含む薬学組成物

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6155280B2 (ja) 2011-12-27 2017-06-28 バイオ−ファーム ソリューションズ カンパニー リミテッド フェニルアルキルカルバメート誘導体化合物およびこれを含む薬学組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2514576A1 (en) 2011-04-19 2012-10-24 NGK Insulators, Ltd. A method of producing ceramic substrates

Also Published As

Publication number Publication date
JP2001044599A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
WO2018216801A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP4476064B2 (ja) 多数個取り電子部品収納用パッケージおよび電子装置
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
JP2002043701A (ja) 多数個取りセラミック配線基板およびセラミック配線基板
JP2004055985A (ja) セラミックパッケージ及び電子装置
JP4486440B2 (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP2005317590A (ja) 多数個取り配線基板
JP2000114441A (ja) 多層金属板およびその製造方法
JP4345971B2 (ja) セラミックパッケージの製造方法
JP4392138B2 (ja) 多数個取りセラミック配線基板の製造方法
JP2004063501A (ja) 多数個取りセラミック基板およびその製造方法
JPH0785496B2 (ja) セラミツク配線基板の製造法
JPS6316644A (ja) 半導体素子収納用パツケ−ジの製造法
JP2002289746A (ja) 多数個取り電子部品搭載用基板および電子装置
JP2004023051A (ja) 多数個取り配線基板
JP2678489B2 (ja) 半導体素子収納用パッケージの製造方法
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP2728583B2 (ja) 半導体素子収納用パッケージの製造方法
JPS6175596A (ja) スルホール多層回路基板の製造方法
JPS6316645A (ja) 半導体素子収納用パツケ−ジの製造法
JP2003198074A (ja) 多数個取りセラミック配線基板の分割方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3330104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees