JP3558965B2 - 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 - Google Patents
受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 Download PDFInfo
- Publication number
- JP3558965B2 JP3558965B2 JP2000177658A JP2000177658A JP3558965B2 JP 3558965 B2 JP3558965 B2 JP 3558965B2 JP 2000177658 A JP2000177658 A JP 2000177658A JP 2000177658 A JP2000177658 A JP 2000177658A JP 3558965 B2 JP3558965 B2 JP 3558965B2
- Authority
- JP
- Japan
- Prior art keywords
- constraint length
- viterbi decoding
- receiving
- transmitting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/005—Control of transmission; Equalising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
- H04L1/0017—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy where the mode-switching is based on Quality of Service requirement
- H04L1/0018—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy where the mode-switching is based on Quality of Service requirement based on latency requirement
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0075—Transmission of coding parameters to receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マルチパスフェージングによる歪みの補償と誤り訂正とを行う受信装置及びこの受信装置に対してデータ送信する送信装置に関する。
【０００２】
【従来の技術】
移動体通信分野では、マルチパスフェージングの克服と伝送品質の改善とが不可欠である。マルチパスフェージングに対しては等化器が有効であることが知られており、伝送品質の改善に対しては誤り訂正符号、特に畳み込み符号をビタビ復号器で復号する方法が有効である。
【０００３】
従来の伝送装置は、マルチパスフェージングの歪みをＭＬＳＥ（Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ Ｓｅｑｕｅｎｃｅ Ｅｓｔｉｍａｔｏｒ）またはＤＦＥ（Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）などの等化器で補償し、補償しきれなかった誤りをビタビ復号などの誤り訂正処理で訂正して良好な品質のデータ伝送を実現している。
【０００４】
しかし、上記従来の伝送装置では、等化器による回線の歪み補償とビタビ復号器による誤り訂正処理とが独立に行われていたため、等化器で一度シンボルの判定を行ってから誤り訂正復号を行うため、等化器での判定誤りによって性能が劣化するという問題があった。
【０００５】
この問題を解決する手段として、特開平１０−３２２２５３号公報に「受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置」が開示されている。上記特開平１０−３２２２５３号公報に記載の発明は、回線のモデルと畳み込み符号化器とを融合した仮想的な符号化器（ＵＤＭＶ：Ｕｎｉｔｅｄ Ｄｅｍｏｄｕｌａｔｏｒ ｏｆ ＭＬＳＥ ａｎｄ Ｖｉｔｅｒｂｉ Ｄｅｃｏｄｅｒ）を想定し、これを用いてビタビ復号を行うことで、ＭＬＳＥによる等化と畳み込み符号に対するビタビ復号とを同時に行い、これによって誤り訂正能力を向上させるものである。
【０００６】
【発明が解決しようとする課題】
上記ＵＤＭＶにおいて、誤り訂正能力を向上させるための手段として遅延器数を増やすことによりビタビ復号の拘束長を長くすることが考えられる。しかしながら、従来のＵＤＭＶでは、装置規模の制限から一定数以上に遅延器を増やすことができないので、誤り訂正能力に一定の限界がある。
【０００７】
本発明は、上記観点に鑑みてなされたものであり、装置規模を拡大することなく誤り訂正能力を改善することができるＵＤＭＶ、及びこのＵＤＭＶを備えた通信装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の送信装置は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段を備えた通信相手と無線通信を行う送信装置であって、前記復調手段において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する拘束長決定手段と、前記拘束長決定手段により決定された拘束長を用いて送信データを畳み込み符号化する符号化手段と、を具備する構成を採る。
【０００９】
本発明の送信装置は、上記送信装置において、回線の遅延波の最大遅延時間を推定する回線推定手段を具備し、拘束長決定手段は、通信相手に備えられた復調手段において前記回線推定手段により推定された最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する構成を採る。
【００１０】
本発明の送信装置は、上記送信装置において、拘束長決定手段において決定された拘束長を通信相手に伝達する伝達手段を具備する構成を採る。
【００１１】
本発明の送信装置は、上記送信装置において、符号化手段は、通信相手より伝達される拘束長で送信データを畳み込み符号化する構成を採る。
【００１２】
これらの構成によれば、通信相手において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように送信データを符号化して送信するので、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う通信相手において、装置規模を拡大することなく誤り訂正能力を改善することができる。
【００１３】
本発明の送信装置は、上記送信装置において、符号化手段は、送信データと既知信号とをともに畳み込み符号化する構成を採る。
【００１４】
この構成によれば、既知信号も畳み込み符号化して送信することにより、拘束長によって復調の際に生成するレプリカのパターンが変化するので、通信相手は拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００１５】
本発明の送信装置は、上記送信装置において、符号化手段は、遅延させた送信データを線形演算により符号化する構成を採る。
【００１６】
この構成によれば、線形演算により送信データを符号化するので、通信相手は符号化する過程を回線状態とみなすことにより、回線のマルチパスにおける歪みの等化と符号化の際の線形演算に対する等化をともに行うことができる。したがって、通信相手は拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００１７】
本発明の受信装置は、上記送信装置より送信された信号を受信する受信手段と、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、を具備し、前記復調手段は、前記受信手段が受信する前記送信装置より送信された信号を前記送信装置が用いた拘束長でビタビ復号を行う構成を採る。
【００１８】
本発明の受信装置は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、回線の遅延波の最大遅延時間を推定する回線推定手段と、前記復調手段において前記回線推定手段により推定された最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する拘束長決定手段と、前記拘束長決定手段において決定された拘束長を通信相手に伝達する伝達手段と、を具備する構成を採る。
【００１９】
これらの構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う際に装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２０】
本発明の受信装置は、上記送信装置より送信された信号を受信する受信手段と、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、前記受信手段において受信された受信信号に含まれる既知信号の畳み込みパターンを参照して前記送信装置が用いた拘束長を推定する拘束長推定手段と、を具備し、前記復調手段は、前記拘束長推定手段において推定された拘束長でビタビ復号を行う構成を採る。
【００２１】
この構成によれば、拘束長によって復調の際に生成するレプリカのパターンが変化するので、このレプリカのパターンを参照することにより拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００２２】
本発明の受信装置は、上記送信装置より送信された信号を受信する受信手段と、前記送信装置の送信アンテナから自装置の受信アンテナに至るマルチパスにおける歪みを補償するとともに符号化の際の線形演算に対する等化を行う復調手段と、を具備する構成を採る。
【００２３】
この構成によれば、符号化する過程を回線状態とみなすことにより、回線のマルチパスにおける歪みの等化と符号化の際の線形演算に対する等化をともに行うことができるので、拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００２４】
本発明の基地局装置は、上記送信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた通信端末装置が本発明の基地局装置と通信を行う際に、通信端末装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２５】
本発明の通信端末装置は、上記送信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた基地局装置が本発明の通信端末装置と通信を行う際に、基地局装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２６】
本発明の基地局装置は、上記受信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた基地局装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２７】
本発明の通信端末装置は、上記受信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた移動局装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２８】
本発明の送信方法は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信側において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定し、決定した拘束長を用いて送信データを畳み込み符号して受信側に送信するようにした。
【００２９】
この方法によれば、通信相手において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように送信データを符号化して送信するので、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信側において、装置規模を拡大することなく誤り訂正能力を改善することができる。
【００３０】
【発明の実施の形態】
畳み込み符号化器とＭＬＳＥ等化器とを融合させたＵＤＭＶのうち等化器と同じフィルタ構造を持つ部分は、候補信号を遅延器により遅延させたものを遅延波とみなして受信信号のレプリカを生成し、この生成したレプリカと実際の受信信号とを比較して実際の受信信号に最も似ているレプリカを生成する候補信号を送信された信号と判定する。
【００３１】
本発明者は、上記ＵＤＭＶに融合された畳み込み符号化器と等化器はともにレプリカを生成するための遅延器を備えていること、及び遅延波の最大遅延時間によっては等化の際に使用する遅延器の一部が使用されなくなることに着目し、この使用されなくなる遅延器を畳み込み符号化の際の遅延器として使用することにより、畳み込み符号の拘束長を長くすることができるため、装置規模を一定にしたままでビタビ復号の誤り訂正能力を向上させることができることを見出して本発明をするに至った。
【００３２】
すなわち、本発明の骨子は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行うＵＤＭＶにおいて、推定したマルチパスの最大遅延時間の遅延波を等化できる範囲で畳み込み符号及びビタビ復号の拘束長が最大になるようにデータの符号及び復号を行うことにより、ＵＤＭＶの装置規模を一定に保ったままで誤り訂正能力を向上させることである。
【００３３】
以下、添付図面を参照して本発明の各実施の形態について説明する。
（実施の形態１）
本実施の形態においては、送信側は遅延波の最大遅延時間を推定し、推定した最大遅延時間に基づいて適応的に決定した拘束長で送信データを畳み込み符号化して送信するとともに、畳み込み符号の拘束長を示す情報を受信側に通知する。受信側は、送信側より通知される拘束長に応じてＵＤＭＶ（Ｕｎｉｔｅｄ Ｄｅｃｏｄｅｒ ｗｉｔｈ ＭＬＳＥ ａｎｄ Ｖｉｔｅｒｂｉ ｄｅｃｏｄｅｒ）で受信信号に対してビタビ復号と等化とを同時に行って受信データを得る。
【００３４】
図１に本発明の実施の形態１に係る通信装置１００及びＵＤＭＶを備えた通信装置１５０の概略構成を示している。本実施の形態に係る通信装置１００は、符号化部１０１において送信データｄ１を遅延波の最大遅延時間に基づいて決定した拘束長で畳み込み符号化する。また、通信装置１００は、符号化部１０１で行う畳み込み符号の拘束長を示す拘束長指示信号を送信データ及び既知信号とともにフレーム構成し、変調部１０２で変調した後、送信アンテナ１０３から送信する。
【００３５】
通信装置１５０は、受信アンテナ１５１で受信した受信信号を復調部１５２を介してＵＤＭＶ１５３に入力し、マルチパスフェージングに対する歪みの補償とビタビ復号による誤り訂正とを同時に行って受信データｄ２を取得する。ＵＤＭＶ１５３は、ＭＬＳＥ等化器とビタビ復号器を融合した復号器であり、受信した拘束長指示信号により指示される拘束長に応じたビタビ復号と等化とを行う。
【００３６】
また、通信装置１５０は、送信データｄ３及び既知信号を変調部１５４で変調した後、送信アンテナ１５５から送信する。通信装置１００は、受信アンテナ１０４で受信した受信信号を復調部１０５で復調して受信データｄ４を得る。チャネル推定部１０６は、受信信号に含まれる既知信号に基づいてマルチパスによる遅延波の最大遅延時間を推定する。最大遅延時間はマルチパスに存在する遅延波のなかで最も長い遅延時間である。拘束長を決定する具体的な制御については後に詳述する。符号化部１０１は、チャネル推定部１０６で求めたマルチパスの最大遅延時間に基づいて畳み込み符号の拘束長を適応的に決定し、決定した拘束長で送信データｄ１を畳み込み符号化する。
【００３７】
図２は符号化部１０１の機能ブロックの構成を示している。
符号化器制御部２０１は、チャネル推定部１０６において求めたマルチパスの最大遅延時間に基づいて畳み込み符号化器２０２の畳み込み符号の際の拘束長を決定し、決定した拘束長で畳み込み符号が行われるように畳み込み符号化器２０２を制御する。一方、符号化器制御部２０１は、畳み込み符号化器２０２の畳み込み符号の際の拘束長を示す拘束長指示信号をフレーム構成部２０３に出力する。フレーム構成部２０３は、畳み込み符号化器２０２より出力された畳み込み符号化された送信データ及び符号化器制御部２０１より出力された拘束長指示信号並びに既知信号をフレーム構成して変調部１０２へ出力する。
【００３８】
図３は、畳み込み符号化器２０２の構成を示すブロック図である。この図に示すように畳み込み符号化器２０２は、３０１−０〜３０１−（Ｍ−１）のＭ個の遅延器と、３０２−０〜３０２−Ｍの（Ｍ＋１）個の複素ゲイン付加器と、複素排他的論理和回路３０３と、を備えて構成される。
【００３９】
畳み込み符号化器２０２では、送信データが１ビット入るごとに、過去の数ビットの状態と合わせて複数のビットを生成する。例えば、符号化率が１／２であれば送信データが１ビット入るごとに２ビットが生成される。この様子を示したものが図３である。送信データが遅延器３０１−０〜３０１−（Ｍ−１）で遅延され、複素ゲイン付加器３０２−０〜３０２−Ｍで複素ゲインがつけられ複素排他的論理和回路３０３でその複素排他的論理和が取られて畳み込み符号化された信号が得られる。畳み込み符号化器の場合は、ビット演算のみであるため複素ゲイン付加器３０２−０〜３０２−Ｍに設定される複素ゲイン係数（ｃ）は０，１，ｊのいずれかの値をとる。この複素ゲイン付加器３０２−０〜３０２−Ｍには、符号化器制御部２０１において決定された拘束長に対応する複素ゲイン係数（ｃ）が設定される。例えば、拘束長がＫの場合には、複素ゲイン付加器３０２−Ｋ〜３０２−Ｍには０を設定することにより拘束長Ｋの畳み込み符号を実現する。このように、畳み込み符号化器２０２は、複素ゲイン付加器３０２−０〜３０２−Ｍに設定する複素ゲイン係数（ｃ）を符号化器制御部２０１で決定された拘束長に応じて適応的に設定することにより、マルチパスの最大遅延時間に応じ拘束長で送信データを畳み込み符号化することができる。このように構成された畳み込み符号化器２０２は、最大（Ｍ＋１）の拘束長で送信データｄ１を畳み込み符号化することができる。各複素ゲイン付加器３０２−０〜３０２−Ｍに設定される複素ゲイン係数（ｃ）は、拘束長に応じて畳み込み符号の際の符号間距離を最大にするように設定される。
【００４０】
ＵＤＭＶ１５３は、畳み込み符号化器２０２の構成を予め知っており、畳み込み符号の拘束長も通信装置１００より通知される拘束長指示信号を参照して知ることができるので、畳み込み符号の際の拘束長と同じ拘束長でビタビ復号を行う。
【００４１】
図４は、通信装置１５０に備えられたＵＤＭＶ１５３の機能ブロックの構成を示している。符号化器制御部３５６は、受信信号に含まれる拘束長指示信号が示す拘束長でビタビ復号が行われるように仮想畳み込み符号化器３５１を制御する。仮想畳み込み符号化器３５１は、畳み込み符号化器２０２と回線の歪みとを融合した状態を持つように構成されるデジタルフィルタである。仮想畳み込み符号化器３５１の詳細は後述する。チャネル推定部３５２は、受信信号中に挿入された既知信号（ユニークワード）を用いて複素ゲイン係数（ｐ）を推定して仮想畳み込み符号化器３５１へ設定する。複素ゲイン係数（ｐ）は、回線の歪みを補償するための係数である。状態推定部３５３は、受信信号のビット数に対応した候補信号を変調部３５４に出力し、変調部３５４は、候補信号に変調部１０２と同じ変調を加えて仮想畳み込み符号化器３５１へ入力する。その一方で、状態推定部３５３は、仮想畳み込み符号化器３５１からのレプリカと実際の受信信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を復号データとして出力する。
【００４２】
図５に符号化率が１／２で変調にＱＰＳＫ変調を用いた場合の仮想畳み込み符号化器３５１の構成を示している。この図において、Ｍは仮想畳み込み符号化器３５１に備えられた遅延器の数である。Ｎは、マルチパスの最大遅延時間のうち予め想定される最も長い遅延時間を、ＵＤＭＶ１５３に備えられた遅延器一つ当たりの遅延時間で除したものである。
【００４３】
同図に示す仮想畳み込み符号化器３５１は、畳み込み符号化器２０２に備えられた遅延器３０１−０〜３０１−（Ｍ−１）と同じＭ個の遅延器４０１−０〜４０１−（Ｍ−１）が直列接続された遅延器列と、想定されるマルチパスの最大遅延時間に応じた数（＝Ｎ＋１）の複素ゲインブロックと、各複素ゲインブロックに対応して設けられた複素排他的論理和回路４０３−０〜４０３−Ｎと、複素排他的論理和回路４０３−０〜４０３−Ｎの出力に回線の歪を補償する複素ゲイン係数（ｐ）を掛ける複素ゲイン回路４０４−０〜４０４−Ｎと、各複素ゲイン回路４０４−０〜４０４−Ｎの出力を加算する複素加算器４０５とから構成されている。
【００４４】
初段の複素ゲインブロックは、畳み込み符号化器２０２の複素ゲイン付加器３０２−０〜３０２−Ｍと同じ数（＝Ｍ＋１）の複素ゲイン付加器４０２−０−０〜４０２−０−Ｍからなる。各複素ゲインブロックは、初段のブロックから１段下がる毎に複素ゲイン付加器の数が一つずつ減るように構成される。例えば、初段から１段下がったブロックはＭ個の複素ゲイン付加器４０２−１−０〜４０２−１−（Ｍ−１）からなり、Ｎ段下がった最下段のブロックは（Ｍ−Ｎ＋１）個の複素ゲイン付加器４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）からなる。
【００４５】
これらの複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ、４０２−１−０〜４０２−１−（Ｍ−１）、……４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）は、符号化器制御部３５６の制御により、図３に示す複素ゲイン付加器３０２−０〜３０２−Ｍに設定される複素ゲイン係数（ｃ）に対応する０、１、ｊのいずれかの値をとる。対応としては、０〜Ｎの間の任意の整数をＸ、０〜（Ｍ−Ｘ）の間の任意の整数をＹとすると、４０２−Ｘ−Ｙ＝３０２−Ｙである。これらの複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ、４０２−１−０〜４０２−１−（Ｍ−１）、……４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）に設定される複素ゲイン係数（ｃ）は、拘束長に応じて適宜変更して設定される。
【００４６】
初段の複素ゲインブロックを構成する複素ゲイン付加器４０２−０−０〜４０２−０−Ｍには、遅延器列において最初の遅延器４０１−０に入力する候補信号４００及び遅延器４０１−０〜４０１−（Ｍ−１）の遅延データが各々順番に応じて並列に入力され、これら複素ゲイン付加器４０２−０−０〜４０２−０−Ｍでは複素ゲイン係数（ｃ）が乗じられる。複素排他的論理和回路４０３−０では、複素ゲイン付加器４０２−０−０〜４０２−０−Ｍの出力の複素排他的論理和を計算する。２段目以降の複素ゲインブロックも同様の処理を行う。
【００４７】
すなわち、仮想畳み込み符号化器３５１における遅延器４０１−０〜４０１−（Ｍ−１）、初段の複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ、及び複素排他的論理和回路４０３−０は、図３に示す畳み込み符号化器２０２と同じフィルタ構造になっている。２段目以降の遅延器〜複素ゲイン付加器〜複素排他的論理和回路も畳み込み符号化器２０２と同様のフィルタ構造になっている。
【００４８】
仮想畳み込み符号化器３５１において、各複素ゲインブロックに入力する遅延データ群は初段のブロックから最下段のブロックにかけてブロック単位で１遅延ずつシフトしている。遅延器４０１−０〜４０１−Ｎによる各遅延をＮ個の遅延波に対応した各伝搬経路の遅延とみなすことにより、遅延器４０１−０〜４０１−Ｎ、複素ゲイン回路４０４−０〜４０４−Ｎ、及び複素加算器４０５は、Ｎ個の遅延波を等化する等化器と同じフィルタ構造になっている。ＵＤＭＶ１５３では、チャネル推定部３５２が既知信号に基づいて現在の各伝搬経路の状態に応じて歪を補償するフィルタ係数を推定して仮想畳み込み符号化器３５１の複素ゲイン回路４０４−０〜４０４−Ｎの複素ゲイン（ｐ）を設定する。
【００４９】
以上のように構成されたデータ伝送装置の動作を説明する。
まず、通信装置１５０において送信データｄ３が変調部１５４で変調され、送信アンテナ１５５より送信される。通信装置１００では、この信号の直接波及び遅延波が受信アンテナ１０４で受信される。この受信信号は、復調部１０５で復調されて受信データｄ４が得られるとともに、チャネル推定部１０６でチャネル推定されてマルチパスの最大遅延時間が推定される。符号化部１０１ではチャネル推定部１０６において推定されたマルチパスの最大遅延時間に基づいて拘束長が決められ、この拘束長で送信データｄ１が畳み込み符号化される。この畳み込み符号化された送信データは拘束長指示信号及び既知信号とともにフレーム構成される。このフレーム構成された信号は変調部１０２で変調された後、送信アンテナ１０３から送信される。
【００５０】
通信装置１５０では、通信装置１００から送信された信号にマルチパスの歪みが加わったものを受信アンテナ１５１で受信する。この受信信号は、復調部１５２で復調された後、拘束長指示信号により指示される拘束長でビタビ復号が行われて受信データｄ２が得られる。
【００５１】
符号化部１０１の動作について説明する。
符号化器制御部２０１において、チャネル推定部１０６で推定したマルチパスの最大遅延時間と予め知っているＵＤＭＶ１５３に備えられた遅延器数に応じて畳み込み符号化器２０２の拘束長が決定される。符号化器制御部２０１では、チャネル推定部１０６において推定されたマルチパスの最大遅延時間を仮想畳み込み符号化器３５１に備えられた遅延器一つ当たりの遅延時間で除すことにより、推定したマルチパスの遅延波を等化するのに必要な遅延器の数Ｊ（１≦Ｊ≦Ｎ）を求める。
【００５２】
マルチパスの遅延波を等化するのに必要な遅延器の数がＪの場合には、仮想畳み込み符号化器３５１では、初段から第Ｊ＋１段までの複素ゲインブロックを使用して受信信号のレプリカを生成する。つまり、仮想畳み込み符号化器３５１に備えられたＭ個の遅延器４０１−０〜４０１−（Ｍ−１）のうちのＪ個の遅延器が初段から第（Ｊ＋１）段の複素ゲインブロックへ遅延データ列を出力するために必要となる。したがって、残されたＭ−Ｊ個の遅延器をビタビ復号の遅延器として用いることができる。このように、符号化器制御部２０１において求められたマルチパスの遅延波を等化するのに必要な遅延器の数がＪの場合には、畳み込み符号の拘束長ＫはＫ＝Ｍ−Ｊ＋１と決定される。すなわち、Ｋ＋Ｊ＝Ｍ＋１（一定）となるから、畳み込み符号の拘束長Ｋと等化に必要な遅延器の数Ｊの和が一定となるように制御される。このようにして拘束長を決めることにより、符号化部１０１では、推定された回線状態における最も長い拘束長で畳み込み符号を行うことができる。なお、拘束長を決める際の具体的な制御は、上述した制御に限られない。
【００５３】
一方、符号化器制御部２０１は、拘束長がＫ＝Ｍ−Ｊ＋１になるように複素ゲイン付加器３０２−（Ｍ−Ｊ＋１）〜３０２−Ｍに複素ゲイン係数（ｃ）＝０を設定し、複素ゲイン付加器３０２−０〜３０２−（Ｍ−Ｊ）には畳み込み符号をするための適当な複素ゲイン係数（ｃ）を設定する。また、符号化器制御部２０１では、決定した拘束長（＝Ｋ）を示す拘束長指示信号が生成されてフレーム構成部２０３に出力される。
【００５４】
畳み込み符号化器２０２では、送信データｄ１が遅延器３０１−０〜３０１−（Ｍ−１）において遅延され、複素ゲイン付加器３０２−０〜３０２−Ｍに出力される。出力された遅延データ列は、複素ゲイン付加器３０２−０〜３０２−Ｍにおいて符号化器制御部２０１により設定された複素ゲイン係数（ｃ）が乗じられ、複素排他的論理和回路３０３で複素排他的論理和をとられて畳み込み符号化された信号が得られる。この場合、複素ゲイン付加器３０２−Ｋ〜３０２−（Ｍ＋Ｎ）では０が乗じられ、複素ゲイン付加器３０２−Ｋ〜３０２−（Ｍ＋Ｎ）の出力は加算結果に影響を与えないので、畳み込み符号化器２０２は、拘束長Ｋの畳み込み符号化器として機能する。畳み込み符号化された符号化信号はフレーム構成部２０３で拘束長指示信号及び既知信号とフレーム構成された後、変調部１０２で変調されて、通信装置１５０に送信される。
【００５５】
次に、ＵＤＭＶ１５３の動作を説明する。
ＵＤＭＶ１５３は、畳み込み符号化器２０２と回線の歪みを融合した状態を持って、ＭＬＳＥによる等化とビタビ復号による誤り訂正を同時に行う。ＵＤＭＶ１５３では、符号化器制御部３５６が、受信した拘束長指示信号が示す拘束長（Ｋ＝Ｍ−Ｊ＋１）でビタビ復号するように仮想畳み込み符号化器３５１の複素ゲイン付加器４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ）を制御する。すなわち、拘束長指示信号が示す拘束長（Ｋ＝Ｍ−Ｊ＋１）に応じて、複素ゲイン付加器（４０２−０−Ｋ〜４０２−０−Ｍ）……（４０２−Ｎ−Ｋ〜４０２−Ｎ−Ｍ）には全て０が設定され、複素ゲイン付加器（４０２−０−０〜４０２−０−（Ｋ−１））……（４０２−Ｋ−０〜４０２−Ｋ−（Ｋ−１））には畳み込み符号化器２０２の複素ゲイン付加器３０２−０〜３０２−（Ｋ−１）に対応する複素ゲイン係数（ｃ）が設定される。また、Ｊ＋１段以降の複素ゲイン付加器４０２−（Ｊ＋１）−０〜４０２−（Ｊ＋１）−Ｍには全て０が設定される。このように複素ゲイン係数（ｃ）を設定することにより、仮想畳み込み符号化器３５１の遅延器〜各段の複素ゲイン付加器〜各段の複素排他的論理和回路は、それぞれ畳み込み符号化器２０２を同じフィルタ構造を持つので、拘束長Ｋで畳み込み符合化された信号をビタビ復号することができる。
【００５６】
このように複素ゲイン係数（ｃ）が設定されたＵＤＭＶ１５３では、状態推定部３５３から与えられる候補信号４００が変調器３５４を経由して遅延器列の初段の遅延器４０１−０に入力され、遅延器４０１−０〜４０１−（Ｍ−１）で順次遅延される。これに対してまず複素ゲイン付加器４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ）で複素ゲイン（ｃ）が乗じられた後に、複素排他的論理和回路４０３−０〜４０３−Ｎで実部、虚部各々の複素排他的論理和が取られる。複素ゲイン付加器４０２−０−０〜４０２−Ｊ−（Ｍ−Ｊ）は複素ゲイン付加器３０２−０〜３０２−Ｍに対応しており、０、１、ｊのいずれかの値のみとる。また、対応としては、０〜Ｊの間の任意の整数をＺ、０〜Ｍ−Ｚの間の任意の整数をＹとすると、４０２−Ｘ−Ｙ＝３０２−Ｙである。
複素排他的論理和回路４０３−０〜４０３−Ｎは、複素ゲイン付加器４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ）の出力に対して、以下のような演算を行う。
【００５７】
４０３−０：４０２−０−０〜４０２−０−Ｍの複素排他的論理和
４０３−１：４０２−１−０〜４０２−１−Ｍ−１の複素排他的論理和
：
：
４０３−Ｎ：４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）の複素排他的論理和
なお、複素排他的論理和回路４０３−（Ｊ＋１）〜４０３−Ｎは、複素ゲイン付加器から０のみが出力されるので、演算を行わなくともよい。
【００５８】
複素排他的論理和回路４０３−０〜４０３−Ｎの出力は、次に複素ゲイン回路４０４−０〜４０４−Ｎで更にゲイン（ｐ）を乗じられる。
複素ゲイン回路４０４−０〜４０４−Ｎの出力は全て複素加算器４０５で加えられて受信信号（レプリカ）４０６となる。
【００５９】
このように、本実施の形態によれば、符号化部１０１において推定したマルチパスの最大遅延時間よりＵＤＭＶ１５３に備えられた遅延器のうち等化に使用する遅延器の数を求め、その残りの遅延器を畳み込み符号の際の遅延器とすることにより、畳み込み符号の拘束長を求める。よって、推定したマルチパスの最大遅延時間に応じて、一定の遅延器数のもとで等化に必要な遅延器以外の遅延器を全て畳み込み符号の遅延器として制御するので、ＵＤＭＶ１５３で復号可能な最大の拘束長で畳み込み符号を行うことができる。また、このようにして通信装置１００で求めた拘束長は通信装置１５０に通知されるので、通信装置１５０に備えられたＵＤＭＶ１５３は畳み込み符号の際の拘束長でのビタビ復号と推定された遅延時間の等化を同時に行うことができる。
【００６０】
なお、上記実施の形態１では、符号化率が１／２で変調にＱＰＳＫ変調を用いるの場合の例であるが、それ以外の場合でも同様な考えで仮想符号化器が構築できる。
【００６１】
（実施の形態２）
実施の形態１においては、ＵＤＭＶを備えた通信装置からＵＤＭＶを備えない通信装置への送信信号に基づいてマルチパスの最大遅延時間を推定し、ＵＤＭＶを備えない通信装置からＵＤＭＶを備えた通信装置へ送信する信号を畳み込み符号化する拘束長を求めていた。したがって、符号化を行う通信装置１００からＵＤＭＶを備えた通信装置１５０へ拘束長を通知する必要がある。
【００６２】
そこで、本実施の形態においては、受信側は、遅延波の最大遅延時間を推定し、推定した最大遅延時間に基づいてビタビ復号の拘束長を決定し、ＵＤＭＶにおいて受信信号をこの決定した拘束長でビタビ復号して受信データを得る。また、受信側は、ビタビ復号の拘束長を示す情報を送信側に通知する。送信側は受信側より通知されたビタビ復号の拘束長で送信データを畳み込み符号化して送信する。すなわち、本実施の形態は、ＵＤＭＶを備えた側の通信装置で拘束長を決定する点で実施の形態１と異なる。したがって、符号化を行う通信装置からＵＤＭＶを備えた通信装置へ拘束長を通知する必要が無い点で実施の形態１と異なる。以下、図６〜図８を参照して本実施の形態に係る伝送装置について説明する。なお、図６〜図８において図１〜図５と同じ部分については同じ符号を付して詳しい説明を省略する。
【００６３】
図６に本発明の実施の形態２に係る通信装置５００及びＵＤＭＶを備えた通信装置５５０の概略構成を示している。本実施の形態に係る通信装置５００は、受信アンテナ１０４で受信した受信信号を復調部１０５で復調して受信データｄ４を得る。また、符号化部５０１において受信信号に含まれる畳み込み符号の際の拘束長を示す信号を参照して送信データｄ１を畳み込み符号化する。
【００６４】
通信装置５５０は、受信アンテナ１５１で受信した受信信号を復調部１５２を介してＵＤＭＶ５５３に入力し、ＵＤＭＶ５５３において受信信号に含まれる既知信号に基づいてマルチパスによる遅延波の最大遅延時間を推定する。そして、推定した最大遅延時間をＵＤＭＶ５５３に備えられた遅延器一つ当たりの遅延時間で除すことにより、ＵＤＭＶでの等化に必要な遅延器の数を求め、その等化に必要な遅延器の数に応じてビタビ復号の拘束長を決定する。ＵＤＭＶ５５３は、決定した拘束長に従ってマルチパスフェージングに対する歪の補償とビタビ復号による誤り訂正とを同時に行って受信データｄ２を取得する。また、通信装置５５０は、符号化部５０１で行う畳み込み符号の拘束長を示す拘束長指示信号を送信データ及び既知信号とともにフレーム構成し、変調部１５４で変調した後、送信アンテナ１５５から送信する。
【００６５】
図７は、通信装置５５０に備えられたＵＤＭＶ５５３の機能ブロックの構成を示している。チャネル推定部６５２は、受信信号中に挿入された既知信号（ユニークワード）を用いて複素ゲイン係数（ｐ）を推定して仮想畳み込み符号化器３５１へ設定するとともに、マルチパスの最大遅延時間を推定する。符号化器制御部６５６は、チャネル推定部６５２において求めたマルチパスの最大遅延時間を参照して仮想畳み込み符号化器３５１のビタビ復号の際の拘束長を決定し、決定した拘束長で畳み込み符号が行われるように仮想畳み込み符号化器３５１を制御する。一方、符号化器制御部６５６は、仮想畳み込み符号化器３５１の拘束長を示す拘束長指示信号を送信系列の変調部１５４に出力する。状態推定部３５３は、受信信号のビット数に対応した候補信号を変調部３５４に出力し、変調部３５４は、候補信号に変調部１０２と同じ変調を加えて仮想畳み込み符号化器３５１へ入力する。その一方で、状態推定部３５３は、仮想畳み込み符号化器３５１からのレプリカと実際の受信信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を復調データとして出力する。このように、ＵＤＭＶ５５３は、受信信号に含まれる既知信号に基づいてマルチパスの最大遅延時間を推定し、この推定した遅延時間に基づいてビタビ復号の拘束長を決定するとともに決定した拘束長を示す拘束長指示信号を生成し、変調部１５４に出力する。拘束長指示信号は、変調部１５４で変調された後、送信アンテナ１５５より通信装置５００に送信される。
【００６６】
図８は符号化部５０１の機能ブロックの構成を示している。
符号化器制御部７０１は、復調部１０５において復調された受信信号に含まれる拘束長指示信号により指示される拘束長で畳み込み符号が行われるように畳み込み符号化器２０２を制御する。畳み込み符号化器２０２は、実施の形態１と同様に符号化器制御部７０１の制御に従った拘束長で送信データｄ１を畳み込み符号化し、フレーム構成部２０３に出力する。フレーム構成部２０３は、畳み込み符号化器２０２より出力された畳み込み符号化された送信データ及び既知信号をフレーム構成して変調部１０２へ出力する。ＵＤＭＶ５５３は、このように畳み込み符号化された信号に対してビタビ復号と等化とを同時に行って復号データを得る。
【００６７】
このように、本実施の形態によれば、ＵＤＭＶ５５３を備えた側の通信装置５５０においてマルチパスの最大遅延時間を推定し、その推定した遅延時間に応じてビタビ復号の拘束長を求める。したがって、通信装置５００より拘束長の通知を受けなくとも、ＵＤＭＶで受信信号を復調することができる。
【００６８】
（実施の形態３）
本実施の形態に係る通信装置は、実施の形態１と略同じ構成をとるが、符号化部において遅延波の最大遅延時間を推定し、推定した最大遅延時間に基づいて適応的に決定した拘束長で送信データだけでなく既知信号も畳み込み符号化する点で実施の形態１と異なる。以下、図９及び図１０を参照して本実施の形態に係る伝送装置について説明する。なお、図９及び図１０において図１〜図５と同じ部分については同じ符号を付して詳しい説明を省略する。
【００６９】
図９は実施の形態３に係る符号化部１０１の機能ブロックの構成を示している。
符号化器制御部８０１は、チャネル推定部１０６において求めたマルチパスの最大遅延時間を参照して畳み込み符号化器８０３の拘束長を決定し、決定した拘束長で畳み込み符号が行われるように畳み込み符号化器８０３を制御する。フレーム構成部８０２は、送信データｄ１と既知信号とをフレーム構成して畳み込み符号化器８０３へ出力する。畳み込み符号化器８０３は、符号化器制御部８０１の制御に従った拘束長でフレーム構成部８０２より入力される送信データ及び既知信号を畳み込み符号化し、畳み込み符号化した信号を変調部１０２へ出力する。
【００７０】
図１０は、実施の形態３に係るＵＤＭＶ１５３の機能ブロックの構成を示している。まず、状態推定部８５３は、送信信号に含まれる既知信号の候補信号を変調部３５４に出力し、変調部３５４は、候補信号に変調部１０２と同じ変調を加えて仮想畳み込み符号化器３５１へ入力する。符号化器制御部８５６は、仮想畳み込み符号化器３５１に候補信号が入力される毎に、拘束長を１〜Ｍまで順次変更する制御を行う。仮想畳み込み符号化器３５１は、符号化器制御部８５６の制御に応じた拘束長で候補信号のレプリカを候補信号が入力される毎に順次生成する。状態推定部８５３は、仮想畳み込み符号化器３５１からの既知信号のレプリカと実際の受信信号に含まれる既知信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を生成する際の拘束長を畳み込み符号化器８０３での拘束長と推定する。状態推定部８５３は、推定した拘束長を示す信号を拘束長指示信号として符号化器制御部８５６に出力するとともに受信信号のビット数に対応した候補信号を変調部３５４を介して仮想畳み込み符号化器３５１に出力する。符号化器制御部８５６は、拘束長指示信号が示す拘束長に従って仮想畳み込み符号化器３５１のビタビ復号の際の拘束長を制御する。仮想畳み込み符号化器３５１は、符号化器制御部８５６の制御に従って受信信号の候補信号のレプリカを生成する。状態推定部８５３は、仮想畳み込み符号化器３５１からのレプリカと実際の受信信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を復号データとして出力する。
【００７１】
このように、本実施の形態によれば、送信側で既知信号も畳み込み符号化して送信するので、受信側では、拘束長を順次変更して既知信号のレプリカを生成し、生成したレプリカと受信信号に含まれる既知信号とを比較して最も似ているレプリカを生成する際の拘束長を畳み込み符号の際の拘束長と推定する。したがって、本実施の形態においては、送信側で拘束長を変更して畳み込み符号を行った場合であっても、送信側から受信側へ拘束長の情報を通知することなく畳み込み符号の際の拘束長を知って、ＵＤＭＶでのビタビ復号及び等化を行うことができる。
【００７２】
（実施の形態４）
本実施の形態に係る通信装置は、実施の形態１と略同じ構成をとるが、畳み込み符号化器２０２において、遅延データ列の複素排他的論理和（ｅｘｃｌｕｓｉｖｅ−ｏｒ演算）をとるのではなく、通常の論理和（ｉｎｃｌｕｓｉｖｅ−ｏｒ演算）をとる点で実施の形態１と異なる。また、ゲイン係数も１，０，ｊ以外の値を取りうる。通信装置９５０は、実施の形態１におけるＵＤＭＶに代えて等化器９０２を備えている。等化器９０２としてはＭＬＳＥが好適である。
【００７３】
図１１に本発明の実施の形態４に係る通信装置９００及び等化器９０２を備えた通信装置９５０の概略構成を示している。通信装置９００では、送信データｄ１を符号化部１０１に備えられた符号化器９０１で符号化して、通信装置９５０に送信する。通信装置９５０では、受信信号を等化器９０２で等化して受信データｄ２を得る。
【００７４】
図１２は、符号化率が１／２である符号化器９０１の構成を示すブロック図である。符号化器９０１では、送信データが遅延器３０１−０〜３０１−（Ｍ−１）で遅延され、複素ゲイン付加器３０２−０〜３０２−Ｍで複素ゲインがつけられ論理和回路９０３でその論理和（ｉｎｃｌｕｓｉｖｅ−ｏｒ演算）が取られて符号化された信号が得られる。複素ゲイン係数は、負の値も含む１，０，ｊ以外の値を取り得て、複素数の実部と虚部に両方に値を持っても良く、符号間距離が大きくなるように設定される。遅延器３０１−０〜３０１−（Ｍ−１）による遅延を回線における遅延とみなし、複素ゲイン付加器３０２−０〜３０２−Ｍで乗じる複素ゲイン係数を回線において送信信号に付加される歪みとみなし、論理和回路９０３による論理和演算を各遅延波の重ね合わせとみなすことができるので、符号化器９０１は、実際のマルチパスの遅延モデルと同じとなる。
【００７５】
これにより、等化器９０２は、実際の回線と符号化器９０１とを一つの回線とみなして伝達関数を推定することができる。伝達関数は、既知信号を用いて回線推定を行うことにより推定する。等化器９０２は、このようにして推定した伝達関数を用いてマルチパスの歪みを補償し受信信号を等化することができる。
【００７６】
このように、本実施の形態によれば、符号化器９０１において回線の状態により符号化の際に使用する遅延器の数を変更しても、符号化器９０１を含めた伝達関数を推定して受信信号を等化し、受信データを得ることができる。すなわち、等化器９０２の構成を変更することなく、符号化器において遅延数を適宜変更して符号化された受信信号を等化することができる。
【００７７】
本実施の形態に係る符号化器９０１を基地局に搭載し、等化器９０２を通信端末に搭載した場合には、基地局の設置場所の特性に応じて遅延数を変更して符号化した信号の通信を行うことができ、通信品質の向上を図ることができる。
【００７８】
（実施の形態５）
本実施の形態に係る通信装置は、実施の形態４と略同じ構成を採るが、符号化部１０１において符号化された送信データｄ１と既知であるトレーニング系列をともにフレーム構成する点で実施の形態４と異なる。
【００７９】
図１３に、送信データｄ１とトレーニング系列のフレーム構成例を示す。トレーニング系列は、各フレームの先頭に挿入されている。通信装置９００は、このようにフレーム構成された送信信号を通信装置９５０に送信する。
【００８０】
等化器９０２は、トレーニング系列に対応する候補信号を用いてレプリカを生成し、受信信号に挿入されているトレーニング系列と比較することにより回線の伝達関数を推定する。
【００８１】
このように、本実施の形態においては、既知のトレーニング系列を送信信号に挿入して伝達関数を推定することにより、誤りの無い判定結果に基づいて正確に伝達関数を推定することができる。したがって、正確に推定した伝達関数により受信信号を等化することができるので、より正確に回線の歪みを補償してマルチパスフェージングによる遅延波の影響を除去した通信を行うことができる。
【００８２】
なお、上記実施の形態４及び実施の形態５においては、等化器９０２の変わりにＵＤＭＶを用いてもよい。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、推定したマルチパスの最大遅延時間の遅延波を等化できる範囲でビタビ復号の際の拘束長を最大してマルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行うので、ＵＤＭＶにおいて装置規模を拡大することなく誤り訂正能力を改善することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る通信装置の概略構成を示す図
【図２】本発明の実施の形態１に係る符号化部の機能ブロックの構成を示す図
【図３】本発明の実施の形態１に係る畳み込み符号化器の構成を示すブロック図
【図４】本発明の実施の形態１に係る通信装置に備えられたＵＤＭＶの機能ブロックの構成を示す図
【図５】本発明の実施の形態１に係る仮想畳み込み符号化器の構成を示す図
【図６】本発明の実施の形態２に係る通信装置の概略構成を示す図
【図７】本発明の実施の形態２に係るＵＤＭＶの機能ブロックの構成を示す図
【図８】本発明の実施の形態２に係る符号化部の機能ブロックの構成を示す図
【図９】本発明の実施の形態３に係る符号化部の機能ブロックの構成を示す図
【図１０】本発明の実施の形態３に係るＵＤＭＶの機能ブロックの構成を示す図
【図１１】本発明の実施の形態４に係る通信装置の概略構成を示す図
【図１２】本発明の実施の形態４に係る符号化器の構成を示すブロック図
【図１３】本発明の実施の形態５に係る送信データとトレーニング系列のフレーム構成例
【符号の説明】
１００、１５０、５００、５５０、９００、９５０ 通信装置
１０１ 符号化部
１０６、３５２、６５２ チャネル推定部
１５３、５５３ ＵＤＭＶ
２０１、３５６、６５６、７０１、８０１、８５６ 符号化器制御部
２０２、８０３ 畳み込み符号化器
２０３、８０２ フレーム構成部
３０１−０〜３０１−（Ｍ−１）、４０１−０〜４０１−（Ｍ−１） 遅延器
３０２−０〜３０２−（Ｍ）、４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ） 複素ゲイン付加器
３０３、４０３−０〜４０３−Ｎ 複素排他的論理和回路
３５１ 仮想畳み込み符号化器
３５３、８５３ 状態推定部
４０４−０〜４０４−Ｎ 複素ゲイン回路
４０５ 複素加算器
９０１ 符号化器
９０２ 等化器
９０３ 論理和回路
【発明の属する技術分野】
本発明は、マルチパスフェージングによる歪みの補償と誤り訂正とを行う受信装置及びこの受信装置に対してデータ送信する送信装置に関する。
【０００２】
【従来の技術】
移動体通信分野では、マルチパスフェージングの克服と伝送品質の改善とが不可欠である。マルチパスフェージングに対しては等化器が有効であることが知られており、伝送品質の改善に対しては誤り訂正符号、特に畳み込み符号をビタビ復号器で復号する方法が有効である。
【０００３】
従来の伝送装置は、マルチパスフェージングの歪みをＭＬＳＥ（Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ Ｓｅｑｕｅｎｃｅ Ｅｓｔｉｍａｔｏｒ）またはＤＦＥ（Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）などの等化器で補償し、補償しきれなかった誤りをビタビ復号などの誤り訂正処理で訂正して良好な品質のデータ伝送を実現している。
【０００４】
しかし、上記従来の伝送装置では、等化器による回線の歪み補償とビタビ復号器による誤り訂正処理とが独立に行われていたため、等化器で一度シンボルの判定を行ってから誤り訂正復号を行うため、等化器での判定誤りによって性能が劣化するという問題があった。
【０００５】
この問題を解決する手段として、特開平１０−３２２２５３号公報に「受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置」が開示されている。上記特開平１０−３２２２５３号公報に記載の発明は、回線のモデルと畳み込み符号化器とを融合した仮想的な符号化器（ＵＤＭＶ：Ｕｎｉｔｅｄ Ｄｅｍｏｄｕｌａｔｏｒ ｏｆ ＭＬＳＥ ａｎｄ Ｖｉｔｅｒｂｉ Ｄｅｃｏｄｅｒ）を想定し、これを用いてビタビ復号を行うことで、ＭＬＳＥによる等化と畳み込み符号に対するビタビ復号とを同時に行い、これによって誤り訂正能力を向上させるものである。
【０００６】
【発明が解決しようとする課題】
上記ＵＤＭＶにおいて、誤り訂正能力を向上させるための手段として遅延器数を増やすことによりビタビ復号の拘束長を長くすることが考えられる。しかしながら、従来のＵＤＭＶでは、装置規模の制限から一定数以上に遅延器を増やすことができないので、誤り訂正能力に一定の限界がある。
【０００７】
本発明は、上記観点に鑑みてなされたものであり、装置規模を拡大することなく誤り訂正能力を改善することができるＵＤＭＶ、及びこのＵＤＭＶを備えた通信装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の送信装置は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段を備えた通信相手と無線通信を行う送信装置であって、前記復調手段において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する拘束長決定手段と、前記拘束長決定手段により決定された拘束長を用いて送信データを畳み込み符号化する符号化手段と、を具備する構成を採る。
【０００９】
本発明の送信装置は、上記送信装置において、回線の遅延波の最大遅延時間を推定する回線推定手段を具備し、拘束長決定手段は、通信相手に備えられた復調手段において前記回線推定手段により推定された最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する構成を採る。
【００１０】
本発明の送信装置は、上記送信装置において、拘束長決定手段において決定された拘束長を通信相手に伝達する伝達手段を具備する構成を採る。
【００１１】
本発明の送信装置は、上記送信装置において、符号化手段は、通信相手より伝達される拘束長で送信データを畳み込み符号化する構成を採る。
【００１２】
これらの構成によれば、通信相手において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように送信データを符号化して送信するので、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う通信相手において、装置規模を拡大することなく誤り訂正能力を改善することができる。
【００１３】
本発明の送信装置は、上記送信装置において、符号化手段は、送信データと既知信号とをともに畳み込み符号化する構成を採る。
【００１４】
この構成によれば、既知信号も畳み込み符号化して送信することにより、拘束長によって復調の際に生成するレプリカのパターンが変化するので、通信相手は拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００１５】
本発明の送信装置は、上記送信装置において、符号化手段は、遅延させた送信データを線形演算により符号化する構成を採る。
【００１６】
この構成によれば、線形演算により送信データを符号化するので、通信相手は符号化する過程を回線状態とみなすことにより、回線のマルチパスにおける歪みの等化と符号化の際の線形演算に対する等化をともに行うことができる。したがって、通信相手は拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００１７】
本発明の受信装置は、上記送信装置より送信された信号を受信する受信手段と、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、を具備し、前記復調手段は、前記受信手段が受信する前記送信装置より送信された信号を前記送信装置が用いた拘束長でビタビ復号を行う構成を採る。
【００１８】
本発明の受信装置は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、回線の遅延波の最大遅延時間を推定する回線推定手段と、前記復調手段において前記回線推定手段により推定された最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する拘束長決定手段と、前記拘束長決定手段において決定された拘束長を通信相手に伝達する伝達手段と、を具備する構成を採る。
【００１９】
これらの構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う際に装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２０】
本発明の受信装置は、上記送信装置より送信された信号を受信する受信手段と、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、前記受信手段において受信された受信信号に含まれる既知信号の畳み込みパターンを参照して前記送信装置が用いた拘束長を推定する拘束長推定手段と、を具備し、前記復調手段は、前記拘束長推定手段において推定された拘束長でビタビ復号を行う構成を採る。
【００２１】
この構成によれば、拘束長によって復調の際に生成するレプリカのパターンが変化するので、このレプリカのパターンを参照することにより拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００２２】
本発明の受信装置は、上記送信装置より送信された信号を受信する受信手段と、前記送信装置の送信アンテナから自装置の受信アンテナに至るマルチパスにおける歪みを補償するとともに符号化の際の線形演算に対する等化を行う復調手段と、を具備する構成を採る。
【００２３】
この構成によれば、符号化する過程を回線状態とみなすことにより、回線のマルチパスにおける歪みの等化と符号化の際の線形演算に対する等化をともに行うことができるので、拘束長の情報の通知を受けることなくビタビ復号の際の拘束長を知って、ビタビ復号及び等化を同時に行うことができる。
【００２４】
本発明の基地局装置は、上記送信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた通信端末装置が本発明の基地局装置と通信を行う際に、通信端末装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２５】
本発明の通信端末装置は、上記送信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた基地局装置が本発明の通信端末装置と通信を行う際に、基地局装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２６】
本発明の基地局装置は、上記受信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた基地局装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２７】
本発明の通信端末装置は、上記受信装置を具備する構成を採る。
この構成によれば、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信装置を備えた移動局装置において装置規模を拡大することなく誤り訂正能力を改善することができる。
【００２８】
本発明の送信方法は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信側において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定し、決定した拘束長を用いて送信データを畳み込み符号して受信側に送信するようにした。
【００２９】
この方法によれば、通信相手において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように送信データを符号化して送信するので、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信側において、装置規模を拡大することなく誤り訂正能力を改善することができる。
【００３０】
【発明の実施の形態】
畳み込み符号化器とＭＬＳＥ等化器とを融合させたＵＤＭＶのうち等化器と同じフィルタ構造を持つ部分は、候補信号を遅延器により遅延させたものを遅延波とみなして受信信号のレプリカを生成し、この生成したレプリカと実際の受信信号とを比較して実際の受信信号に最も似ているレプリカを生成する候補信号を送信された信号と判定する。
【００３１】
本発明者は、上記ＵＤＭＶに融合された畳み込み符号化器と等化器はともにレプリカを生成するための遅延器を備えていること、及び遅延波の最大遅延時間によっては等化の際に使用する遅延器の一部が使用されなくなることに着目し、この使用されなくなる遅延器を畳み込み符号化の際の遅延器として使用することにより、畳み込み符号の拘束長を長くすることができるため、装置規模を一定にしたままでビタビ復号の誤り訂正能力を向上させることができることを見出して本発明をするに至った。
【００３２】
すなわち、本発明の骨子は、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行うＵＤＭＶにおいて、推定したマルチパスの最大遅延時間の遅延波を等化できる範囲で畳み込み符号及びビタビ復号の拘束長が最大になるようにデータの符号及び復号を行うことにより、ＵＤＭＶの装置規模を一定に保ったままで誤り訂正能力を向上させることである。
【００３３】
以下、添付図面を参照して本発明の各実施の形態について説明する。
（実施の形態１）
本実施の形態においては、送信側は遅延波の最大遅延時間を推定し、推定した最大遅延時間に基づいて適応的に決定した拘束長で送信データを畳み込み符号化して送信するとともに、畳み込み符号の拘束長を示す情報を受信側に通知する。受信側は、送信側より通知される拘束長に応じてＵＤＭＶ（Ｕｎｉｔｅｄ Ｄｅｃｏｄｅｒ ｗｉｔｈ ＭＬＳＥ ａｎｄ Ｖｉｔｅｒｂｉ ｄｅｃｏｄｅｒ）で受信信号に対してビタビ復号と等化とを同時に行って受信データを得る。
【００３４】
図１に本発明の実施の形態１に係る通信装置１００及びＵＤＭＶを備えた通信装置１５０の概略構成を示している。本実施の形態に係る通信装置１００は、符号化部１０１において送信データｄ１を遅延波の最大遅延時間に基づいて決定した拘束長で畳み込み符号化する。また、通信装置１００は、符号化部１０１で行う畳み込み符号の拘束長を示す拘束長指示信号を送信データ及び既知信号とともにフレーム構成し、変調部１０２で変調した後、送信アンテナ１０３から送信する。
【００３５】
通信装置１５０は、受信アンテナ１５１で受信した受信信号を復調部１５２を介してＵＤＭＶ１５３に入力し、マルチパスフェージングに対する歪みの補償とビタビ復号による誤り訂正とを同時に行って受信データｄ２を取得する。ＵＤＭＶ１５３は、ＭＬＳＥ等化器とビタビ復号器を融合した復号器であり、受信した拘束長指示信号により指示される拘束長に応じたビタビ復号と等化とを行う。
【００３６】
また、通信装置１５０は、送信データｄ３及び既知信号を変調部１５４で変調した後、送信アンテナ１５５から送信する。通信装置１００は、受信アンテナ１０４で受信した受信信号を復調部１０５で復調して受信データｄ４を得る。チャネル推定部１０６は、受信信号に含まれる既知信号に基づいてマルチパスによる遅延波の最大遅延時間を推定する。最大遅延時間はマルチパスに存在する遅延波のなかで最も長い遅延時間である。拘束長を決定する具体的な制御については後に詳述する。符号化部１０１は、チャネル推定部１０６で求めたマルチパスの最大遅延時間に基づいて畳み込み符号の拘束長を適応的に決定し、決定した拘束長で送信データｄ１を畳み込み符号化する。
【００３７】
図２は符号化部１０１の機能ブロックの構成を示している。
符号化器制御部２０１は、チャネル推定部１０６において求めたマルチパスの最大遅延時間に基づいて畳み込み符号化器２０２の畳み込み符号の際の拘束長を決定し、決定した拘束長で畳み込み符号が行われるように畳み込み符号化器２０２を制御する。一方、符号化器制御部２０１は、畳み込み符号化器２０２の畳み込み符号の際の拘束長を示す拘束長指示信号をフレーム構成部２０３に出力する。フレーム構成部２０３は、畳み込み符号化器２０２より出力された畳み込み符号化された送信データ及び符号化器制御部２０１より出力された拘束長指示信号並びに既知信号をフレーム構成して変調部１０２へ出力する。
【００３８】
図３は、畳み込み符号化器２０２の構成を示すブロック図である。この図に示すように畳み込み符号化器２０２は、３０１−０〜３０１−（Ｍ−１）のＭ個の遅延器と、３０２−０〜３０２−Ｍの（Ｍ＋１）個の複素ゲイン付加器と、複素排他的論理和回路３０３と、を備えて構成される。
【００３９】
畳み込み符号化器２０２では、送信データが１ビット入るごとに、過去の数ビットの状態と合わせて複数のビットを生成する。例えば、符号化率が１／２であれば送信データが１ビット入るごとに２ビットが生成される。この様子を示したものが図３である。送信データが遅延器３０１−０〜３０１−（Ｍ−１）で遅延され、複素ゲイン付加器３０２−０〜３０２−Ｍで複素ゲインがつけられ複素排他的論理和回路３０３でその複素排他的論理和が取られて畳み込み符号化された信号が得られる。畳み込み符号化器の場合は、ビット演算のみであるため複素ゲイン付加器３０２−０〜３０２−Ｍに設定される複素ゲイン係数（ｃ）は０，１，ｊのいずれかの値をとる。この複素ゲイン付加器３０２−０〜３０２−Ｍには、符号化器制御部２０１において決定された拘束長に対応する複素ゲイン係数（ｃ）が設定される。例えば、拘束長がＫの場合には、複素ゲイン付加器３０２−Ｋ〜３０２−Ｍには０を設定することにより拘束長Ｋの畳み込み符号を実現する。このように、畳み込み符号化器２０２は、複素ゲイン付加器３０２−０〜３０２−Ｍに設定する複素ゲイン係数（ｃ）を符号化器制御部２０１で決定された拘束長に応じて適応的に設定することにより、マルチパスの最大遅延時間に応じ拘束長で送信データを畳み込み符号化することができる。このように構成された畳み込み符号化器２０２は、最大（Ｍ＋１）の拘束長で送信データｄ１を畳み込み符号化することができる。各複素ゲイン付加器３０２−０〜３０２−Ｍに設定される複素ゲイン係数（ｃ）は、拘束長に応じて畳み込み符号の際の符号間距離を最大にするように設定される。
【００４０】
ＵＤＭＶ１５３は、畳み込み符号化器２０２の構成を予め知っており、畳み込み符号の拘束長も通信装置１００より通知される拘束長指示信号を参照して知ることができるので、畳み込み符号の際の拘束長と同じ拘束長でビタビ復号を行う。
【００４１】
図４は、通信装置１５０に備えられたＵＤＭＶ１５３の機能ブロックの構成を示している。符号化器制御部３５６は、受信信号に含まれる拘束長指示信号が示す拘束長でビタビ復号が行われるように仮想畳み込み符号化器３５１を制御する。仮想畳み込み符号化器３５１は、畳み込み符号化器２０２と回線の歪みとを融合した状態を持つように構成されるデジタルフィルタである。仮想畳み込み符号化器３５１の詳細は後述する。チャネル推定部３５２は、受信信号中に挿入された既知信号（ユニークワード）を用いて複素ゲイン係数（ｐ）を推定して仮想畳み込み符号化器３５１へ設定する。複素ゲイン係数（ｐ）は、回線の歪みを補償するための係数である。状態推定部３５３は、受信信号のビット数に対応した候補信号を変調部３５４に出力し、変調部３５４は、候補信号に変調部１０２と同じ変調を加えて仮想畳み込み符号化器３５１へ入力する。その一方で、状態推定部３５３は、仮想畳み込み符号化器３５１からのレプリカと実際の受信信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を復号データとして出力する。
【００４２】
図５に符号化率が１／２で変調にＱＰＳＫ変調を用いた場合の仮想畳み込み符号化器３５１の構成を示している。この図において、Ｍは仮想畳み込み符号化器３５１に備えられた遅延器の数である。Ｎは、マルチパスの最大遅延時間のうち予め想定される最も長い遅延時間を、ＵＤＭＶ１５３に備えられた遅延器一つ当たりの遅延時間で除したものである。
【００４３】
同図に示す仮想畳み込み符号化器３５１は、畳み込み符号化器２０２に備えられた遅延器３０１−０〜３０１−（Ｍ−１）と同じＭ個の遅延器４０１−０〜４０１−（Ｍ−１）が直列接続された遅延器列と、想定されるマルチパスの最大遅延時間に応じた数（＝Ｎ＋１）の複素ゲインブロックと、各複素ゲインブロックに対応して設けられた複素排他的論理和回路４０３−０〜４０３−Ｎと、複素排他的論理和回路４０３−０〜４０３−Ｎの出力に回線の歪を補償する複素ゲイン係数（ｐ）を掛ける複素ゲイン回路４０４−０〜４０４−Ｎと、各複素ゲイン回路４０４−０〜４０４−Ｎの出力を加算する複素加算器４０５とから構成されている。
【００４４】
初段の複素ゲインブロックは、畳み込み符号化器２０２の複素ゲイン付加器３０２−０〜３０２−Ｍと同じ数（＝Ｍ＋１）の複素ゲイン付加器４０２−０−０〜４０２−０−Ｍからなる。各複素ゲインブロックは、初段のブロックから１段下がる毎に複素ゲイン付加器の数が一つずつ減るように構成される。例えば、初段から１段下がったブロックはＭ個の複素ゲイン付加器４０２−１−０〜４０２−１−（Ｍ−１）からなり、Ｎ段下がった最下段のブロックは（Ｍ−Ｎ＋１）個の複素ゲイン付加器４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）からなる。
【００４５】
これらの複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ、４０２−１−０〜４０２−１−（Ｍ−１）、……４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）は、符号化器制御部３５６の制御により、図３に示す複素ゲイン付加器３０２−０〜３０２−Ｍに設定される複素ゲイン係数（ｃ）に対応する０、１、ｊのいずれかの値をとる。対応としては、０〜Ｎの間の任意の整数をＸ、０〜（Ｍ−Ｘ）の間の任意の整数をＹとすると、４０２−Ｘ−Ｙ＝３０２−Ｙである。これらの複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ、４０２−１−０〜４０２−１−（Ｍ−１）、……４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）に設定される複素ゲイン係数（ｃ）は、拘束長に応じて適宜変更して設定される。
【００４６】
初段の複素ゲインブロックを構成する複素ゲイン付加器４０２−０−０〜４０２−０−Ｍには、遅延器列において最初の遅延器４０１−０に入力する候補信号４００及び遅延器４０１−０〜４０１−（Ｍ−１）の遅延データが各々順番に応じて並列に入力され、これら複素ゲイン付加器４０２−０−０〜４０２−０−Ｍでは複素ゲイン係数（ｃ）が乗じられる。複素排他的論理和回路４０３−０では、複素ゲイン付加器４０２−０−０〜４０２−０−Ｍの出力の複素排他的論理和を計算する。２段目以降の複素ゲインブロックも同様の処理を行う。
【００４７】
すなわち、仮想畳み込み符号化器３５１における遅延器４０１−０〜４０１−（Ｍ−１）、初段の複素ゲイン付加器４０２−０−０〜４０２−０−Ｍ、及び複素排他的論理和回路４０３−０は、図３に示す畳み込み符号化器２０２と同じフィルタ構造になっている。２段目以降の遅延器〜複素ゲイン付加器〜複素排他的論理和回路も畳み込み符号化器２０２と同様のフィルタ構造になっている。
【００４８】
仮想畳み込み符号化器３５１において、各複素ゲインブロックに入力する遅延データ群は初段のブロックから最下段のブロックにかけてブロック単位で１遅延ずつシフトしている。遅延器４０１−０〜４０１−Ｎによる各遅延をＮ個の遅延波に対応した各伝搬経路の遅延とみなすことにより、遅延器４０１−０〜４０１−Ｎ、複素ゲイン回路４０４−０〜４０４−Ｎ、及び複素加算器４０５は、Ｎ個の遅延波を等化する等化器と同じフィルタ構造になっている。ＵＤＭＶ１５３では、チャネル推定部３５２が既知信号に基づいて現在の各伝搬経路の状態に応じて歪を補償するフィルタ係数を推定して仮想畳み込み符号化器３５１の複素ゲイン回路４０４−０〜４０４−Ｎの複素ゲイン（ｐ）を設定する。
【００４９】
以上のように構成されたデータ伝送装置の動作を説明する。
まず、通信装置１５０において送信データｄ３が変調部１５４で変調され、送信アンテナ１５５より送信される。通信装置１００では、この信号の直接波及び遅延波が受信アンテナ１０４で受信される。この受信信号は、復調部１０５で復調されて受信データｄ４が得られるとともに、チャネル推定部１０６でチャネル推定されてマルチパスの最大遅延時間が推定される。符号化部１０１ではチャネル推定部１０６において推定されたマルチパスの最大遅延時間に基づいて拘束長が決められ、この拘束長で送信データｄ１が畳み込み符号化される。この畳み込み符号化された送信データは拘束長指示信号及び既知信号とともにフレーム構成される。このフレーム構成された信号は変調部１０２で変調された後、送信アンテナ１０３から送信される。
【００５０】
通信装置１５０では、通信装置１００から送信された信号にマルチパスの歪みが加わったものを受信アンテナ１５１で受信する。この受信信号は、復調部１５２で復調された後、拘束長指示信号により指示される拘束長でビタビ復号が行われて受信データｄ２が得られる。
【００５１】
符号化部１０１の動作について説明する。
符号化器制御部２０１において、チャネル推定部１０６で推定したマルチパスの最大遅延時間と予め知っているＵＤＭＶ１５３に備えられた遅延器数に応じて畳み込み符号化器２０２の拘束長が決定される。符号化器制御部２０１では、チャネル推定部１０６において推定されたマルチパスの最大遅延時間を仮想畳み込み符号化器３５１に備えられた遅延器一つ当たりの遅延時間で除すことにより、推定したマルチパスの遅延波を等化するのに必要な遅延器の数Ｊ（１≦Ｊ≦Ｎ）を求める。
【００５２】
マルチパスの遅延波を等化するのに必要な遅延器の数がＪの場合には、仮想畳み込み符号化器３５１では、初段から第Ｊ＋１段までの複素ゲインブロックを使用して受信信号のレプリカを生成する。つまり、仮想畳み込み符号化器３５１に備えられたＭ個の遅延器４０１−０〜４０１−（Ｍ−１）のうちのＪ個の遅延器が初段から第（Ｊ＋１）段の複素ゲインブロックへ遅延データ列を出力するために必要となる。したがって、残されたＭ−Ｊ個の遅延器をビタビ復号の遅延器として用いることができる。このように、符号化器制御部２０１において求められたマルチパスの遅延波を等化するのに必要な遅延器の数がＪの場合には、畳み込み符号の拘束長ＫはＫ＝Ｍ−Ｊ＋１と決定される。すなわち、Ｋ＋Ｊ＝Ｍ＋１（一定）となるから、畳み込み符号の拘束長Ｋと等化に必要な遅延器の数Ｊの和が一定となるように制御される。このようにして拘束長を決めることにより、符号化部１０１では、推定された回線状態における最も長い拘束長で畳み込み符号を行うことができる。なお、拘束長を決める際の具体的な制御は、上述した制御に限られない。
【００５３】
一方、符号化器制御部２０１は、拘束長がＫ＝Ｍ−Ｊ＋１になるように複素ゲイン付加器３０２−（Ｍ−Ｊ＋１）〜３０２−Ｍに複素ゲイン係数（ｃ）＝０を設定し、複素ゲイン付加器３０２−０〜３０２−（Ｍ−Ｊ）には畳み込み符号をするための適当な複素ゲイン係数（ｃ）を設定する。また、符号化器制御部２０１では、決定した拘束長（＝Ｋ）を示す拘束長指示信号が生成されてフレーム構成部２０３に出力される。
【００５４】
畳み込み符号化器２０２では、送信データｄ１が遅延器３０１−０〜３０１−（Ｍ−１）において遅延され、複素ゲイン付加器３０２−０〜３０２−Ｍに出力される。出力された遅延データ列は、複素ゲイン付加器３０２−０〜３０２−Ｍにおいて符号化器制御部２０１により設定された複素ゲイン係数（ｃ）が乗じられ、複素排他的論理和回路３０３で複素排他的論理和をとられて畳み込み符号化された信号が得られる。この場合、複素ゲイン付加器３０２−Ｋ〜３０２−（Ｍ＋Ｎ）では０が乗じられ、複素ゲイン付加器３０２−Ｋ〜３０２−（Ｍ＋Ｎ）の出力は加算結果に影響を与えないので、畳み込み符号化器２０２は、拘束長Ｋの畳み込み符号化器として機能する。畳み込み符号化された符号化信号はフレーム構成部２０３で拘束長指示信号及び既知信号とフレーム構成された後、変調部１０２で変調されて、通信装置１５０に送信される。
【００５５】
次に、ＵＤＭＶ１５３の動作を説明する。
ＵＤＭＶ１５３は、畳み込み符号化器２０２と回線の歪みを融合した状態を持って、ＭＬＳＥによる等化とビタビ復号による誤り訂正を同時に行う。ＵＤＭＶ１５３では、符号化器制御部３５６が、受信した拘束長指示信号が示す拘束長（Ｋ＝Ｍ−Ｊ＋１）でビタビ復号するように仮想畳み込み符号化器３５１の複素ゲイン付加器４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ）を制御する。すなわち、拘束長指示信号が示す拘束長（Ｋ＝Ｍ−Ｊ＋１）に応じて、複素ゲイン付加器（４０２−０−Ｋ〜４０２−０−Ｍ）……（４０２−Ｎ−Ｋ〜４０２−Ｎ−Ｍ）には全て０が設定され、複素ゲイン付加器（４０２−０−０〜４０２−０−（Ｋ−１））……（４０２−Ｋ−０〜４０２−Ｋ−（Ｋ−１））には畳み込み符号化器２０２の複素ゲイン付加器３０２−０〜３０２−（Ｋ−１）に対応する複素ゲイン係数（ｃ）が設定される。また、Ｊ＋１段以降の複素ゲイン付加器４０２−（Ｊ＋１）−０〜４０２−（Ｊ＋１）−Ｍには全て０が設定される。このように複素ゲイン係数（ｃ）を設定することにより、仮想畳み込み符号化器３５１の遅延器〜各段の複素ゲイン付加器〜各段の複素排他的論理和回路は、それぞれ畳み込み符号化器２０２を同じフィルタ構造を持つので、拘束長Ｋで畳み込み符合化された信号をビタビ復号することができる。
【００５６】
このように複素ゲイン係数（ｃ）が設定されたＵＤＭＶ１５３では、状態推定部３５３から与えられる候補信号４００が変調器３５４を経由して遅延器列の初段の遅延器４０１−０に入力され、遅延器４０１−０〜４０１−（Ｍ−１）で順次遅延される。これに対してまず複素ゲイン付加器４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ）で複素ゲイン（ｃ）が乗じられた後に、複素排他的論理和回路４０３−０〜４０３−Ｎで実部、虚部各々の複素排他的論理和が取られる。複素ゲイン付加器４０２−０−０〜４０２−Ｊ−（Ｍ−Ｊ）は複素ゲイン付加器３０２−０〜３０２−Ｍに対応しており、０、１、ｊのいずれかの値のみとる。また、対応としては、０〜Ｊの間の任意の整数をＺ、０〜Ｍ−Ｚの間の任意の整数をＹとすると、４０２−Ｘ−Ｙ＝３０２−Ｙである。
複素排他的論理和回路４０３−０〜４０３−Ｎは、複素ゲイン付加器４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ）の出力に対して、以下のような演算を行う。
【００５７】
４０３−０：４０２−０−０〜４０２−０−Ｍの複素排他的論理和
４０３−１：４０２−１−０〜４０２−１−Ｍ−１の複素排他的論理和
：
：
４０３−Ｎ：４０２−Ｎ−０〜４０２−Ｎ−（Ｍ−Ｎ）の複素排他的論理和
なお、複素排他的論理和回路４０３−（Ｊ＋１）〜４０３−Ｎは、複素ゲイン付加器から０のみが出力されるので、演算を行わなくともよい。
【００５８】
複素排他的論理和回路４０３−０〜４０３−Ｎの出力は、次に複素ゲイン回路４０４−０〜４０４−Ｎで更にゲイン（ｐ）を乗じられる。
複素ゲイン回路４０４−０〜４０４−Ｎの出力は全て複素加算器４０５で加えられて受信信号（レプリカ）４０６となる。
【００５９】
このように、本実施の形態によれば、符号化部１０１において推定したマルチパスの最大遅延時間よりＵＤＭＶ１５３に備えられた遅延器のうち等化に使用する遅延器の数を求め、その残りの遅延器を畳み込み符号の際の遅延器とすることにより、畳み込み符号の拘束長を求める。よって、推定したマルチパスの最大遅延時間に応じて、一定の遅延器数のもとで等化に必要な遅延器以外の遅延器を全て畳み込み符号の遅延器として制御するので、ＵＤＭＶ１５３で復号可能な最大の拘束長で畳み込み符号を行うことができる。また、このようにして通信装置１００で求めた拘束長は通信装置１５０に通知されるので、通信装置１５０に備えられたＵＤＭＶ１５３は畳み込み符号の際の拘束長でのビタビ復号と推定された遅延時間の等化を同時に行うことができる。
【００６０】
なお、上記実施の形態１では、符号化率が１／２で変調にＱＰＳＫ変調を用いるの場合の例であるが、それ以外の場合でも同様な考えで仮想符号化器が構築できる。
【００６１】
（実施の形態２）
実施の形態１においては、ＵＤＭＶを備えた通信装置からＵＤＭＶを備えない通信装置への送信信号に基づいてマルチパスの最大遅延時間を推定し、ＵＤＭＶを備えない通信装置からＵＤＭＶを備えた通信装置へ送信する信号を畳み込み符号化する拘束長を求めていた。したがって、符号化を行う通信装置１００からＵＤＭＶを備えた通信装置１５０へ拘束長を通知する必要がある。
【００６２】
そこで、本実施の形態においては、受信側は、遅延波の最大遅延時間を推定し、推定した最大遅延時間に基づいてビタビ復号の拘束長を決定し、ＵＤＭＶにおいて受信信号をこの決定した拘束長でビタビ復号して受信データを得る。また、受信側は、ビタビ復号の拘束長を示す情報を送信側に通知する。送信側は受信側より通知されたビタビ復号の拘束長で送信データを畳み込み符号化して送信する。すなわち、本実施の形態は、ＵＤＭＶを備えた側の通信装置で拘束長を決定する点で実施の形態１と異なる。したがって、符号化を行う通信装置からＵＤＭＶを備えた通信装置へ拘束長を通知する必要が無い点で実施の形態１と異なる。以下、図６〜図８を参照して本実施の形態に係る伝送装置について説明する。なお、図６〜図８において図１〜図５と同じ部分については同じ符号を付して詳しい説明を省略する。
【００６３】
図６に本発明の実施の形態２に係る通信装置５００及びＵＤＭＶを備えた通信装置５５０の概略構成を示している。本実施の形態に係る通信装置５００は、受信アンテナ１０４で受信した受信信号を復調部１０５で復調して受信データｄ４を得る。また、符号化部５０１において受信信号に含まれる畳み込み符号の際の拘束長を示す信号を参照して送信データｄ１を畳み込み符号化する。
【００６４】
通信装置５５０は、受信アンテナ１５１で受信した受信信号を復調部１５２を介してＵＤＭＶ５５３に入力し、ＵＤＭＶ５５３において受信信号に含まれる既知信号に基づいてマルチパスによる遅延波の最大遅延時間を推定する。そして、推定した最大遅延時間をＵＤＭＶ５５３に備えられた遅延器一つ当たりの遅延時間で除すことにより、ＵＤＭＶでの等化に必要な遅延器の数を求め、その等化に必要な遅延器の数に応じてビタビ復号の拘束長を決定する。ＵＤＭＶ５５３は、決定した拘束長に従ってマルチパスフェージングに対する歪の補償とビタビ復号による誤り訂正とを同時に行って受信データｄ２を取得する。また、通信装置５５０は、符号化部５０１で行う畳み込み符号の拘束長を示す拘束長指示信号を送信データ及び既知信号とともにフレーム構成し、変調部１５４で変調した後、送信アンテナ１５５から送信する。
【００６５】
図７は、通信装置５５０に備えられたＵＤＭＶ５５３の機能ブロックの構成を示している。チャネル推定部６５２は、受信信号中に挿入された既知信号（ユニークワード）を用いて複素ゲイン係数（ｐ）を推定して仮想畳み込み符号化器３５１へ設定するとともに、マルチパスの最大遅延時間を推定する。符号化器制御部６５６は、チャネル推定部６５２において求めたマルチパスの最大遅延時間を参照して仮想畳み込み符号化器３５１のビタビ復号の際の拘束長を決定し、決定した拘束長で畳み込み符号が行われるように仮想畳み込み符号化器３５１を制御する。一方、符号化器制御部６５６は、仮想畳み込み符号化器３５１の拘束長を示す拘束長指示信号を送信系列の変調部１５４に出力する。状態推定部３５３は、受信信号のビット数に対応した候補信号を変調部３５４に出力し、変調部３５４は、候補信号に変調部１０２と同じ変調を加えて仮想畳み込み符号化器３５１へ入力する。その一方で、状態推定部３５３は、仮想畳み込み符号化器３５１からのレプリカと実際の受信信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を復調データとして出力する。このように、ＵＤＭＶ５５３は、受信信号に含まれる既知信号に基づいてマルチパスの最大遅延時間を推定し、この推定した遅延時間に基づいてビタビ復号の拘束長を決定するとともに決定した拘束長を示す拘束長指示信号を生成し、変調部１５４に出力する。拘束長指示信号は、変調部１５４で変調された後、送信アンテナ１５５より通信装置５００に送信される。
【００６６】
図８は符号化部５０１の機能ブロックの構成を示している。
符号化器制御部７０１は、復調部１０５において復調された受信信号に含まれる拘束長指示信号により指示される拘束長で畳み込み符号が行われるように畳み込み符号化器２０２を制御する。畳み込み符号化器２０２は、実施の形態１と同様に符号化器制御部７０１の制御に従った拘束長で送信データｄ１を畳み込み符号化し、フレーム構成部２０３に出力する。フレーム構成部２０３は、畳み込み符号化器２０２より出力された畳み込み符号化された送信データ及び既知信号をフレーム構成して変調部１０２へ出力する。ＵＤＭＶ５５３は、このように畳み込み符号化された信号に対してビタビ復号と等化とを同時に行って復号データを得る。
【００６７】
このように、本実施の形態によれば、ＵＤＭＶ５５３を備えた側の通信装置５５０においてマルチパスの最大遅延時間を推定し、その推定した遅延時間に応じてビタビ復号の拘束長を求める。したがって、通信装置５００より拘束長の通知を受けなくとも、ＵＤＭＶで受信信号を復調することができる。
【００６８】
（実施の形態３）
本実施の形態に係る通信装置は、実施の形態１と略同じ構成をとるが、符号化部において遅延波の最大遅延時間を推定し、推定した最大遅延時間に基づいて適応的に決定した拘束長で送信データだけでなく既知信号も畳み込み符号化する点で実施の形態１と異なる。以下、図９及び図１０を参照して本実施の形態に係る伝送装置について説明する。なお、図９及び図１０において図１〜図５と同じ部分については同じ符号を付して詳しい説明を省略する。
【００６９】
図９は実施の形態３に係る符号化部１０１の機能ブロックの構成を示している。
符号化器制御部８０１は、チャネル推定部１０６において求めたマルチパスの最大遅延時間を参照して畳み込み符号化器８０３の拘束長を決定し、決定した拘束長で畳み込み符号が行われるように畳み込み符号化器８０３を制御する。フレーム構成部８０２は、送信データｄ１と既知信号とをフレーム構成して畳み込み符号化器８０３へ出力する。畳み込み符号化器８０３は、符号化器制御部８０１の制御に従った拘束長でフレーム構成部８０２より入力される送信データ及び既知信号を畳み込み符号化し、畳み込み符号化した信号を変調部１０２へ出力する。
【００７０】
図１０は、実施の形態３に係るＵＤＭＶ１５３の機能ブロックの構成を示している。まず、状態推定部８５３は、送信信号に含まれる既知信号の候補信号を変調部３５４に出力し、変調部３５４は、候補信号に変調部１０２と同じ変調を加えて仮想畳み込み符号化器３５１へ入力する。符号化器制御部８５６は、仮想畳み込み符号化器３５１に候補信号が入力される毎に、拘束長を１〜Ｍまで順次変更する制御を行う。仮想畳み込み符号化器３５１は、符号化器制御部８５６の制御に応じた拘束長で候補信号のレプリカを候補信号が入力される毎に順次生成する。状態推定部８５３は、仮想畳み込み符号化器３５１からの既知信号のレプリカと実際の受信信号に含まれる既知信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を生成する際の拘束長を畳み込み符号化器８０３での拘束長と推定する。状態推定部８５３は、推定した拘束長を示す信号を拘束長指示信号として符号化器制御部８５６に出力するとともに受信信号のビット数に対応した候補信号を変調部３５４を介して仮想畳み込み符号化器３５１に出力する。符号化器制御部８５６は、拘束長指示信号が示す拘束長に従って仮想畳み込み符号化器３５１のビタビ復号の際の拘束長を制御する。仮想畳み込み符号化器３５１は、符号化器制御部８５６の制御に従って受信信号の候補信号のレプリカを生成する。状態推定部８５３は、仮想畳み込み符号化器３５１からのレプリカと実際の受信信号との誤差を示す誤差信号を加算器３５５から取り込んで、誤差の小さい候補につながるパスを選択し、選択パスで連結されたデータ列を復号データとして出力する。
【００７１】
このように、本実施の形態によれば、送信側で既知信号も畳み込み符号化して送信するので、受信側では、拘束長を順次変更して既知信号のレプリカを生成し、生成したレプリカと受信信号に含まれる既知信号とを比較して最も似ているレプリカを生成する際の拘束長を畳み込み符号の際の拘束長と推定する。したがって、本実施の形態においては、送信側で拘束長を変更して畳み込み符号を行った場合であっても、送信側から受信側へ拘束長の情報を通知することなく畳み込み符号の際の拘束長を知って、ＵＤＭＶでのビタビ復号及び等化を行うことができる。
【００７２】
（実施の形態４）
本実施の形態に係る通信装置は、実施の形態１と略同じ構成をとるが、畳み込み符号化器２０２において、遅延データ列の複素排他的論理和（ｅｘｃｌｕｓｉｖｅ−ｏｒ演算）をとるのではなく、通常の論理和（ｉｎｃｌｕｓｉｖｅ−ｏｒ演算）をとる点で実施の形態１と異なる。また、ゲイン係数も１，０，ｊ以外の値を取りうる。通信装置９５０は、実施の形態１におけるＵＤＭＶに代えて等化器９０２を備えている。等化器９０２としてはＭＬＳＥが好適である。
【００７３】
図１１に本発明の実施の形態４に係る通信装置９００及び等化器９０２を備えた通信装置９５０の概略構成を示している。通信装置９００では、送信データｄ１を符号化部１０１に備えられた符号化器９０１で符号化して、通信装置９５０に送信する。通信装置９５０では、受信信号を等化器９０２で等化して受信データｄ２を得る。
【００７４】
図１２は、符号化率が１／２である符号化器９０１の構成を示すブロック図である。符号化器９０１では、送信データが遅延器３０１−０〜３０１−（Ｍ−１）で遅延され、複素ゲイン付加器３０２−０〜３０２−Ｍで複素ゲインがつけられ論理和回路９０３でその論理和（ｉｎｃｌｕｓｉｖｅ−ｏｒ演算）が取られて符号化された信号が得られる。複素ゲイン係数は、負の値も含む１，０，ｊ以外の値を取り得て、複素数の実部と虚部に両方に値を持っても良く、符号間距離が大きくなるように設定される。遅延器３０１−０〜３０１−（Ｍ−１）による遅延を回線における遅延とみなし、複素ゲイン付加器３０２−０〜３０２−Ｍで乗じる複素ゲイン係数を回線において送信信号に付加される歪みとみなし、論理和回路９０３による論理和演算を各遅延波の重ね合わせとみなすことができるので、符号化器９０１は、実際のマルチパスの遅延モデルと同じとなる。
【００７５】
これにより、等化器９０２は、実際の回線と符号化器９０１とを一つの回線とみなして伝達関数を推定することができる。伝達関数は、既知信号を用いて回線推定を行うことにより推定する。等化器９０２は、このようにして推定した伝達関数を用いてマルチパスの歪みを補償し受信信号を等化することができる。
【００７６】
このように、本実施の形態によれば、符号化器９０１において回線の状態により符号化の際に使用する遅延器の数を変更しても、符号化器９０１を含めた伝達関数を推定して受信信号を等化し、受信データを得ることができる。すなわち、等化器９０２の構成を変更することなく、符号化器において遅延数を適宜変更して符号化された受信信号を等化することができる。
【００７７】
本実施の形態に係る符号化器９０１を基地局に搭載し、等化器９０２を通信端末に搭載した場合には、基地局の設置場所の特性に応じて遅延数を変更して符号化した信号の通信を行うことができ、通信品質の向上を図ることができる。
【００７８】
（実施の形態５）
本実施の形態に係る通信装置は、実施の形態４と略同じ構成を採るが、符号化部１０１において符号化された送信データｄ１と既知であるトレーニング系列をともにフレーム構成する点で実施の形態４と異なる。
【００７９】
図１３に、送信データｄ１とトレーニング系列のフレーム構成例を示す。トレーニング系列は、各フレームの先頭に挿入されている。通信装置９００は、このようにフレーム構成された送信信号を通信装置９５０に送信する。
【００８０】
等化器９０２は、トレーニング系列に対応する候補信号を用いてレプリカを生成し、受信信号に挿入されているトレーニング系列と比較することにより回線の伝達関数を推定する。
【００８１】
このように、本実施の形態においては、既知のトレーニング系列を送信信号に挿入して伝達関数を推定することにより、誤りの無い判定結果に基づいて正確に伝達関数を推定することができる。したがって、正確に推定した伝達関数により受信信号を等化することができるので、より正確に回線の歪みを補償してマルチパスフェージングによる遅延波の影響を除去した通信を行うことができる。
【００８２】
なお、上記実施の形態４及び実施の形態５においては、等化器９０２の変わりにＵＤＭＶを用いてもよい。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、推定したマルチパスの最大遅延時間の遅延波を等化できる範囲でビタビ復号の際の拘束長を最大してマルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行うので、ＵＤＭＶにおいて装置規模を拡大することなく誤り訂正能力を改善することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る通信装置の概略構成を示す図
【図２】本発明の実施の形態１に係る符号化部の機能ブロックの構成を示す図
【図３】本発明の実施の形態１に係る畳み込み符号化器の構成を示すブロック図
【図４】本発明の実施の形態１に係る通信装置に備えられたＵＤＭＶの機能ブロックの構成を示す図
【図５】本発明の実施の形態１に係る仮想畳み込み符号化器の構成を示す図
【図６】本発明の実施の形態２に係る通信装置の概略構成を示す図
【図７】本発明の実施の形態２に係るＵＤＭＶの機能ブロックの構成を示す図
【図８】本発明の実施の形態２に係る符号化部の機能ブロックの構成を示す図
【図９】本発明の実施の形態３に係る符号化部の機能ブロックの構成を示す図
【図１０】本発明の実施の形態３に係るＵＤＭＶの機能ブロックの構成を示す図
【図１１】本発明の実施の形態４に係る通信装置の概略構成を示す図
【図１２】本発明の実施の形態４に係る符号化器の構成を示すブロック図
【図１３】本発明の実施の形態５に係る送信データとトレーニング系列のフレーム構成例
【符号の説明】
１００、１５０、５００、５５０、９００、９５０ 通信装置
１０１ 符号化部
１０６、３５２、６５２ チャネル推定部
１５３、５５３ ＵＤＭＶ
２０１、３５６、６５６、７０１、８０１、８５６ 符号化器制御部
２０２、８０３ 畳み込み符号化器
２０３、８０２ フレーム構成部
３０１−０〜３０１−（Ｍ−１）、４０１−０〜４０１−（Ｍ−１） 遅延器
３０２−０〜３０２−（Ｍ）、４０２−０−０〜４０２−Ｎ−（Ｍ−Ｎ） 複素ゲイン付加器
３０３、４０３−０〜４０３−Ｎ 複素排他的論理和回路
３５１ 仮想畳み込み符号化器
３５３、８５３ 状態推定部
４０４−０〜４０４−Ｎ 複素ゲイン回路
４０５ 複素加算器
９０１ 符号化器
９０２ 等化器
９０３ 論理和回路
Claims (15)
- マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段を備えた通信相手と無線通信を行う送信装置であって、前記復調手段において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する拘束長決定手段と、前記拘束長決定手段により決定された拘束長を用いて送信データを畳み込み符号化する符号化手段と、を具備することを特徴とする送信装置。
- 回線の遅延波の最大遅延時間を推定する回線推定手段を具備し、拘束長決定手段は、通信相手に備えられた復調手段において前記回線推定手段により推定された最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定することを特徴とする請求項１記載の送信装置。
- 拘束長決定手段において決定された拘束長を通信相手に伝達する伝達手段を具備することを特徴とする請求項１又は請求項２に記載の送信装置。
- 符号化手段は、通信相手より伝達される拘束長で送信データを畳み込み符号化することを特徴とする請求項１又は請求項２に記載の送信装置。
- 符号化手段は、送信データと既知信号とをともに畳み込み符号化することを特徴とする請求項１又は請求項２に記載の送信装置。
- 符号化手段は、遅延させた送信データを線形演算により符号化することを特徴とする請求項１又は請求項２に記載の送信装置。
- 請求項１記載の送信装置より送信された信号を受信する受信手段と、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、を具備し、前記復調手段は、前記受信手段が受信する前記送信装置より送信された信号を前記送信装置が用いた拘束長でビタビ復号を行うことを特徴とする受信装置。
- マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、回線の遅延波の最大遅延時間を推定する回線推定手段と、前記復調手段において前記回線推定手段により推定された最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定する拘束長決定手段と、前記拘束長決定手段において決定された拘束長を通信相手に伝達する伝達手段と、を具備する受信装置。
- 請求項５記載の送信装置より送信された信号を受信する受信手段と、マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う復調手段と、前記受信手段において受信された受信信号に含まれる既知信号の畳み込みパターンを参照して前記送信装置が用いた拘束長を推定する拘束長推定手段と、を具備し、前記復調手段は、前記拘束長推定手段において推定された拘束長でビタビ復号を行うことを特徴とする受信装置。
- 請求項６記載の送信装置より送信された信号を受信する受信手段と、前記送信装置の送信アンテナから自装置の受信アンテナに至るマルチパスにおける歪みを補償するとともに符号化の際の線形演算に対する等化を行う復調手段と、を具備することを特徴とする受信装置。
- 請求項１から請求項６のいずれかに記載の送信装置を具備することを特徴とする基地局装置。
- 請求項１から請求項６のいずれかに記載の送信装置を具備することを特徴とする通信端末装置。
- 請求項７から請求項１０のいずれかに記載の受信装置を具備することを特徴とする基地局装置。
- 請求項７から請求項１０のいずれかに記載の受信装置を具備することを特徴とする通信端末装置。
- マルチパスフェージングによる歪みを補償する等化と畳み込み符号化されたデータのビタビ復号とを同時に行う受信側において最大遅延時間の遅延波による歪みを等化することができる範囲でビタビ復号の際の拘束長が最大となるように畳み込み符号の拘束長を決定し、決定した拘束長を用いて送信データを畳み込み符号して受信側に送信することを特徴とする送信方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177658A JP3558965B2 (ja) | 2000-06-13 | 2000-06-13 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 |
| KR1020027001843A KR20020019125A (ko) | 2000-06-13 | 2001-06-08 | 수신 장치, 송신 장치, 이들을 이용한 기지국 장치, 통신단말 장치 및 송신 방법 |
| EP01936927A EP1199815A4 (en) | 2000-06-13 | 2001-06-08 | RECEIVING DEVICE, TRANSMITTER AND BASE STATION AND COMMUNICATION TERMINAL USING THIS RECEIVING AND TRANSMITTING DEVICE |
| US10/048,836 US20020106033A1 (en) | 2000-06-13 | 2001-06-08 | Receiver apparatus, transmitter apparatus, and base station and communication terminal apparatuses using those receiver and transmitter apparatuses |
| AU62728/01A AU6272801A (en) | 2000-06-13 | 2001-06-08 | Receiver apparatus, transmitter apparatus, and base station and communication terminal apparatuses using those receiver and transmitter apparatuses |
| CNB018016200A CN1156091C (zh) | 2000-06-13 | 2001-06-08 | 接收装置、发送装置以及使用它们的基站装置和通信终端装置 |
| PCT/JP2001/004865 WO2001097404A1 (en) | 2000-06-13 | 2001-06-08 | Receiver apparatus, transmitter apparatus, and base station and communication terminal apparatuses using those receiver and transmitter apparatuses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177658A JP3558965B2 (ja) | 2000-06-13 | 2000-06-13 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358620A JP2001358620A (ja) | 2001-12-26 |
| JP3558965B2 true JP3558965B2 (ja) | 2004-08-25 |
Family
ID=18679211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000177658A Expired - Fee Related JP3558965B2 (ja) | 2000-06-13 | 2000-06-13 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20020106033A1 (ja) |
| EP (1) | EP1199815A4 (ja) |
| JP (1) | JP3558965B2 (ja) |
| KR (1) | KR20020019125A (ja) |
| CN (1) | CN1156091C (ja) |
| AU (1) | AU6272801A (ja) |
| WO (1) | WO2001097404A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7260154B1 (en) * | 2002-12-30 | 2007-08-21 | Altera Corporation | Method and apparatus for implementing a multiple constraint length Viterbi decoder |
| US10355825B2 (en) | 2004-07-21 | 2019-07-16 | Qualcomm Incorporated | Shared signaling channel for a communication system |
| EP1790105B1 (en) * | 2004-09-17 | 2009-10-07 | Panasonic Corporation | Wireless transmission system and wireless transmission method and wireless station for use therein |
| US7756218B2 (en) * | 2004-09-17 | 2010-07-13 | Panasonic Corporation | Wireless transmission system and wireless transmission method and wireless station and transmitting station for use therein |
| JP4815228B2 (ja) * | 2006-02-09 | 2011-11-16 | 富士通株式会社 | ビタビ復号回路および無線機 |
| KR100789140B1 (ko) | 2006-09-22 | 2007-12-28 | 한국과학기술원 | 여러 입력 여러 출력 시스템에 알맞은 새로운 가장 비슷함복호 방식 |
| US8379851B2 (en) * | 2008-05-12 | 2013-02-19 | Microsoft Corporation | Optimized client side rate control and indexed file layout for streaming media |
| US8265020B2 (en) * | 2008-11-12 | 2012-09-11 | Microsoft Corporation | Cognitive error control coding for channels with memory |
| US8249005B2 (en) * | 2009-02-11 | 2012-08-21 | Qualcomm Incorporated | Systems and methods for reducing power consumption using a variable constraint length convolutional encoder |
| JP5622404B2 (ja) * | 2010-02-22 | 2014-11-12 | シャープ株式会社 | 無線通信システム、および通信装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432818A (en) * | 1993-02-16 | 1995-07-11 | Lou; Yuang | Method and apparatus of joint adaptive channel encoding, adaptive system filtering, and maximum likelihood sequence estimation process by means of an unknown data training |
| JP2669350B2 (ja) * | 1994-07-07 | 1997-10-27 | 日本電気株式会社 | 状態数可変最尤系列推定器 |
| JP3271250B2 (ja) * | 1995-03-16 | 2002-04-02 | ソニー株式会社 | 最尤復調方法および受信機 |
| US5825807A (en) * | 1995-11-06 | 1998-10-20 | Kumar; Derek D. | System and method for multiplexing a spread spectrum communication system |
| JP2838994B2 (ja) * | 1995-12-27 | 1998-12-16 | 日本電気株式会社 | データ信号受信装置 |
| US5699365A (en) * | 1996-03-27 | 1997-12-16 | Motorola, Inc. | Apparatus and method for adaptive forward error correction in data communications |
| JP3437411B2 (ja) * | 1997-05-20 | 2003-08-18 | 松下電器産業株式会社 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 |
| US6690750B1 (en) * | 1999-12-23 | 2004-02-10 | Texas Instruments Incorporated | Flexible Viterbi decoder for wireless applications |
-
2000
- 2000-06-13 JP JP2000177658A patent/JP3558965B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-08 AU AU62728/01A patent/AU6272801A/en not_active Abandoned
- 2001-06-08 US US10/048,836 patent/US20020106033A1/en not_active Abandoned
- 2001-06-08 EP EP01936927A patent/EP1199815A4/en not_active Withdrawn
- 2001-06-08 WO PCT/JP2001/004865 patent/WO2001097404A1/ja not_active Ceased
- 2001-06-08 KR KR1020027001843A patent/KR20020019125A/ko not_active Abandoned
- 2001-06-08 CN CNB018016200A patent/CN1156091C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020019125A (ko) | 2002-03-09 |
| CN1156091C (zh) | 2004-06-30 |
| US20020106033A1 (en) | 2002-08-08 |
| CN1383625A (zh) | 2002-12-04 |
| AU6272801A (en) | 2001-12-24 |
| EP1199815A4 (en) | 2005-07-27 |
| JP2001358620A (ja) | 2001-12-26 |
| EP1199815A1 (en) | 2002-04-24 |
| WO2001097404A1 (en) | 2001-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6944242B2 (en) | Apparatus for and method of converting soft symbol information to soft bit information | |
| US6529559B2 (en) | Reduced soft output information packet selection | |
| EP1290821B1 (en) | Methods and systems for decoding a received signal having a transmitter or channel induced coupling between bits | |
| US7817753B2 (en) | Reception quality estimating apparatus, wireless communication system, and reception quality estimating method | |
| US7903728B2 (en) | Equalize training method using re-encoded bits and known training sequences | |
| US20040085917A1 (en) | Channel estimation apparatus and methods | |
| JP3437411B2 (ja) | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 | |
| US8385450B2 (en) | Metrics calculations utilizing pre-stored values | |
| US6269124B1 (en) | Data transmission system, receiver, and recording medium | |
| JP3558965B2 (ja) | 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 | |
| US20030115061A1 (en) | MPSK equalizer | |
| JP5289672B2 (ja) | 信号の非パイロット部分を使用してチャネル推定値を生成するための方法および装置 | |
| EP1204218A1 (en) | Receiving device and transmitting device | |
| US7457377B2 (en) | Device for estimating a sequence of N bits corresponding to a received sequence of M digital data and associated methods | |
| CN102648607B (zh) | 序列估计器中的软比特值生成 | |
| WO2002023787A9 (en) | Method and apparatus for soft information generation in joint demodulation of co-channel signals | |
| JPH0888656A (ja) | 送信装置及び受信装置及びディジタル移動通信方式 | |
| KR100204593B1 (ko) | 이동통신 페이딩 채널에서의 디코딩 장치 | |
| JP3356329B2 (ja) | 受信装置 | |
| JP3827588B2 (ja) | 軟判定復号装置及び無線通信装置 | |
| JP2003309497A (ja) | 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置 | |
| JP2009200839A (ja) | 送信装置、受信装置および通信システム | |
| US20050141651A1 (en) | Method and system for modifying branch metric of Viterbi decoder for uncorrelated signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |