JP3610915B2 - 処理実行装置及びプログラム - Google Patents
処理実行装置及びプログラム Download PDFInfo
- Publication number
- JP3610915B2 JP3610915B2 JP2001078561A JP2001078561A JP3610915B2 JP 3610915 B2 JP3610915 B2 JP 3610915B2 JP 2001078561 A JP2001078561 A JP 2001078561A JP 2001078561 A JP2001078561 A JP 2001078561A JP 3610915 B2 JP3610915 B2 JP 3610915B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- memory area
- priority
- program
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0715—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a system implementing multitasking
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
- G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0781—Error filtering or prioritizing based on a policy defined by the user or on a policy defined by a hardware/software module, e.g. according to a severity level
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/86—Event-based monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Debugging And Monitoring (AREA)
- Control By Computers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、実行単位となる複数の処理プログラムを当該処理プログラム毎に設定される優先度に基づき実行する処理実行装置、および当該処理実行装置にて実行されるプログラムに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
車両に搭載される電子制御装置（以下「ＥＣＵ」という。）に用いられる制御プログラムでは、制御応答性や安全性の確保等から所定の処理をリアルタイムに実行する必要がある。そのため、優先度の設定されたタスク毎に処理プログラムを記述している。具体的には言えば、実行単位となる複数の処理プログラムを、高優先度のタスクに属するもの、中優先度のタスクに属するもの、低優先度のタスクに属するものというように分けて記述するという具合である。これによって、実質的に処理プログラム毎に実行の優先度を設定しておき、タスクの単位で切り換えを行って該当する処理プログラムを実行することにより、相対的に優先度の高い処理プログラムが相対的に優先度の低い処理プログラムに優先して実行される（割り込む）ようにして、リアルタイム性を確保している。
【０００３】
ここで問題となるのが、優先度の異なる処理プログラムが同一のメモリ領域を操作する場合である。このとき、低優先度の処理プログラム（以下「下位プログラム」という。）に高優先度の処理プログラム（以下「上位プログラム」という。）が割り込むとメモリ領域の情報に不具合が生じることがある。この不具合を以下「干渉」という。
【０００４】
例えば、下位プログラムにてメモリ領域の値を書き換える場合を考える。ここでは、ステップＡにて１バイト（８ビット）のメモリ領域を読み出し、その後、読み出したデータの特定のビットを操作して、ステップＢにてその値を再びそのメモリ領域へ書き込むものとする。このとき、上位プログラムが割り込むと図５に示すような状況が生じる可能性がある。なお、上位プログラムによる処理も下位プログラムと同様に、ステップＣにて１バイトの同一のメモリ領域を読み出し、その後、読み出したデータの特定のビットを操作して、ステップＤにて再びそのメモリ領域へ書き込むものとする。
【０００５】
図５から分かるように、下位プログラムによるステップＡの終了後、上位プログラムが割り込んでステップＣ→Ｄと実行され、その後、下位プログラムによるステップＢが実行されると、上位プログラムによるビット操作は、無効になってしまう。つまり、下位プログラムでは、ステップＡで読み出した８ビットのデータの第２ビットを「１」にセットして、ステップＢで書き込みを行う。したがって、上位プログラムにてステップＤで書き込まれた、第１ビットがセットされた８ビットのデータは上書きされ、第１ビットが「０」にリセットされてしまうのである。
【０００６】
なお、同一メモリ領域を操作することによる干渉は、このようなものに限られず、様々な形で起こり得る。例えば、下位プログラムにてあるメモリ領域の値を連続して複数回読み出そうとする時、上位プログラムにてそのメモリ領域が書き換えられると、読み出される値が途中で変わってしまうという具合である。つまり、同一メモリ領域に対して上位又は下位のいずれか一方のプログラムにて書き込み操作を行う場合には、干渉が起きる可能性がある。
【０００７】
ところで、車両制御用のコンピュータシステムでは、自己診断機能を備えることにより、コンピュータ部やセンサ類の動作状態を適当な周期で自動的にチェックし、故障時には、その故障内容が修理担当者などに分かるよう故障情報を記憶するのが一般的である。
【０００８】
そしてこのときの故障検出の対象は、クランク角センサ、カム角センサ、水温センサなどの各種センサをはじめ、現在では約２００にも及ぶ。したがって、故障情報をビット単位で割り付けるのが好ましい。バイト単位で割り付けると単純計算して８倍の記憶領域が必要になるからである。一方、命令数を少なくして高速処理を行うという思想で設計されたビット操作命令を持たないＲＩＳＣマイコンでは、バイト単位でメモリを操作するのが一般的である。このようなことから、車両における故障検出では、ビット単位で故障情報を割り付けておきバイト単位で故障情報を操作する状況が生じ、複数の処理プログラムで同一のメモリ領域を操作する可能性が特に高くなり、処理プログラムの干渉が生じる可能性も高くなっている。
【０００９】
このようなタスク干渉を解決するための手法として、下位プログラムによるメモリ領域操作の前後で上位プログラムによる割り込みを禁止することが考えられるが、特に干渉を生じない上位プログラムの処理も一律に禁止されてしまう。したがって、このような割り込み禁止が頻発すると、リアルタイム性の高い処理である上位プログラムの実行が遅れてしまうことになり、制御応答性や安全性が確保されなくなるなど、制御性能を悪化させる可能性がある。
【００１０】
本発明は、優先度の異なる処理プログラムにおいて同一のメモリ領域を操作対象とする場合に、プログラムの干渉を防止し、しかも、リアルタイム性の高い処理を遅延させないことを目的とする。
【００１１】
【課題を解決するための手段及び発明の効果】
上述した目的を達成するためになされた請求項１に記載の処理実行装置は、実行単位となる複数のタスクを、当該タスク毎に設定される優先度に基づき実行して、一連の機能を実現する。上述したように処理プログラムは、タスクというまとまりで記述され、このタスクに対しては、タスクレベルと呼ばれる優先度が設定されている。
【００１２】
この処理実行装置では、優先度の異なるタスクが同一のメモリ領域を操作対象とすることによって、前記一連の機能が実現される。このため、本発明では、メモリ領域の操作を実現するためのタスクを、前記同一のメモリ領域を操作対象とすることがある各タスクとは独立して用意しておく。
前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、同一のメモリ領域を操作対象とする前記各タスクからメモリ領域の操作指示があると、操作指示元のタスクの優先度によらず同一の優先度で起動されて、メモリ領域を操作する。この際、前記独立したタスクは、同一のメモリ領域を操作対象とする前記各タスクの優先度よりも低い優先度で起動される。
【００１３】
つまり、本発明では、優先度の異なるタスクとは別に、メモリ領域の操作を行う専用のタスクを用意した。そして、このメモリ領域の操作を行う専用のタスクを、同一のメモリ領域を操作対象とすることがある前記各タスクの優先度によらない同一の優先度であって、それら各タスクの優先度より低い優先度で、起動するようにした。同一の優先度でメモリ操作が行われるということは、メモリ操作の途中で別のメモリ操作が割り込むことがないことを意味する。これによって、プログラムの干渉を防止することができる。また、割り込み処理を禁止しないため、リアルタイム性の高い処理が遅延することもない。
【００１４】
なお、前記独立したタスクは、同一のメモリ領域を操作対象とすることがある前記各タスクが操作対象とするメモリ領域を、操作指示があった順序で操作することが考えられる（請求項２）。例えば、処理プログラムからの操作指示があると処理要求がキューに保存される仕組みとし、ＯＳがこのキューに基づくタスクの切り換えを行って、前記独立したタスクを起動することで実現される。なお、処理要求のキューへの記憶及びキューからの取得は、当然にＦＩＦＯと呼ばれる方式で行われる。ＦＩＦＯは、ある場所に格納したデータを、古く格納した順に取り出すようにする方式である。操作指示の順序で処理要求を取り出すためである。
【００１５】
ところで、上述した処理実行装置による一連の機能は、車両機器の故障診断に係る機能とすることが考えられる（請求項３）。この場合、前記独立したタスクは、同一のメモリ領域を操作対象とすることがある前記各タスクからの操作指示に基づき、故障診断に関連する故障情報を操作するものである。特に、故障情報がビット単位で定義されており、前記独立したタスクが故障情報の記憶されたメモリ領域をバイト単位で操作する構成（請求項４）を採用する場合、上述したように処理プログラムで同一のメモリ領域を操作対象とする可能性が高くなるため、本発明の効果が際だつ。
【００１６】
なお、前記独立したタスクは、処理プログラムに対応させて複数用意してもよいが、処理プログラムに共通な一つのプログラムとすることが好ましい。
このような場合には、前記タスクの操作指示に、操作指示元のプログラムを特定可能な識別情報を含めるようにするとよい（請求項５）。このようにすれば、前記独立したタスクでメモリ領域の操作を要求した処理プログラムを特定できるため、当該処理プログラムに応じた動作を、前記独立したタスクで行うことができる。例えば、前記独立したタスクが、識別情報に基づき、操作指示元のプログラムを特定することによって、当該操作指示元のプログラムを有するタスクが操作対象とするメモリ領域を特定するようにしてもよい（請求項６）。これによって、処理プログラムの設計において、操作対象とするメモリ領域を作業者が意識する必要がなくなる。
【００１７】
以上は処理実行装置の発明として説明してきたが、プログラムの発明として実現することもできる（請求項７）。このようなプログラムの場合、例えば、ＦＤ、ＭＯ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ハードディスク等のコンピュータ読み取り可能な記録媒体に記録し、必要に応じて処理実行装置にロードして起動することにより用いることができる。この他、ＲＯＭやバックアップＲＡＭをコンピュータ読み取り可能な記録媒体としてプログラムを記録しておき、このＲＯＭあるいはバックアップＲＡＭを処理実行装置に組み込んで用いてもよい。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した一実施例を図面を参照して説明する。
図１は、本発明の「処理実行装置」を具体化したエンジン制御装置（以下「ＥＣＵ」という。）１の構成を表すブロック図である。ＥＣＵ１は、車両に搭載された内燃機関型エンジンの制御を行う。
【００１９】
ＥＣＵ１は、エンジンのクランク軸が所定角度回転する毎にパルス状の信号を出力する回転角センサ、エンジンの特定の気筒のピストンが所定位置（例えば上死点：ＴＤＣ）にくる度にパルス状の信号を出力する基準位置センサ、エンジンの冷却水の温度を検出する水温センサ、及び酸素濃度を計測する酸素濃度センサ等、エンジンの運転状態を検出する様々なセンサ３０からの信号を入力して波形整形やＡ／Ｄ変換を行う入力回路２１と、入力回路２１からのセンサ信号に基づき、エンジンを制御するための様々な処理を実行するマイコン１０と、マイコン１０からの制御データに応じて、エンジンに取付けられたインジェクタ（燃料噴射装置）及びイグナイタ（点火装置）等のアクチュエータ４０を駆動する出力回路２２とを、備えている。
【００２０】
そして、マイコン１０には、プログラムを実行する周知のＣＰＵ１１と、ＣＰＵ１１によって実行されるプログラムを記憶するＲＯＭ１２と、ＣＰＵ１１による演算結果等を記憶するためのＲＡＭ１３と、入力回路２１及び出力回路２２との間で信号をやり取りするためのＩ／Ｏ１４と、各種レジスタやフリーランカウンタ等（図示省略）とが備えられている。
【００２１】
このように構成されたＥＣＵ１は、各種センサ３０から入力回路２１を介して入力される信号に基づき、出力回路２２に接続されたアクチュエータ４０を駆動する、エンジン制御処理を行う。
このようなＥＣＵ１のエンジン制御プログラムは、上述したようにＲＯＭ１２に記憶されており、図２に示すような、ＲＴＯＳ（リアルタイムオペレーティングシステム）５１を含むプラットフォーム（以下「ＰＦ」という。）５０と、ＲＴＯＳ５１によって切り換えて実行されるタスク６１，６２，６３とを備えている。なお、このエンジン制御プログラムが「プログラム」に相当する。
【００２２】
タスク６１，６２，６３にはそれぞれ、タスクレベルと呼ばれる優先度が設定されており、相対的に優先度の高いタスクが低いタスクに優先して実行される。以下、高優先度のタスク６１をＡタスク６１と記述し、中優先度のタスク６２をＢタスク６２と記述し、低優先度のタスク６３をＣタスク６３と記述して区別する。そして、各タスク６１，６２，６３は、実行単位となる複数の処理プログラムで構成されている。なお、本実施例では、エンジン制御プログラムの一部である故障検出の機能を具体例として述べる。したがって、図２中には、Ａタスク６１にａ故障検出処理が含まれており、Ｂタスク６２にｂ故障検出処理が含まれており、Ｃタスク６３に故障情報を記憶するためのメモリ操作処理が含まれている様子を示した。
【００２３】
次に、処理プログラムの実行に至る流れを、図３に基づき簡単に説明する。なお、ここでは適宜図２をも参照されたい。
まずＰＦ５０は、イベントの発生を検知すると、イベントテーブル７０を参照して、そのイベントに対応する処理の記述されたいずれかのタスク６１，６２，６３を特定する。そして、特定されたタスク６１，６２，６３の対応するキュー８１，８２，８３へ処理要求を保存する。例えばＡタスク６１のａ故障検出処理がイベントに対応する処理であれば、Ａタスク６１の優先度に応じたキュー８１へ処理要求を保存するという具合である。なお、イベントの発生は、上述したセンサ群３０からの信号に基づいて検知することが考えられる。また、マイコン１０内部のフリーランカウンタによって検知することが考えられる。さらに、後述するように、処理プログラムから発行されることもある。
【００２４】
一方、ＲＴＯＳ５１は、キュー８１，８２，８３を参照して、優先度に基づくタスク６１，６２，６３の起床を行い、キュー８１，８２，８３に保存された処理要求に含まれるパラメータを、起床したタスク６１，６２，６３へ渡す。
これによって、タスク６１，６２，６３の中の該当する処理プログラムが実行される。
【００２５】
ところで、従来技術の欄に詳しく記載したように、Ａタスク６１のａ故障検出処理とＢタスク６２のｂ故障検出処理とで同一のメモリ領域を操作する場合、ｂ故障検出処理の実行中にイベントの発生によってａ故障検出処理が割り込むと、メモリ領域のデータに不具合が発生することがある。すなわち、ａ故障検出処理とｂ故障検出処理とのメモリ領域操作において干渉が生じる場合がある。
【００２６】
そこで、本実施例では、従来と異なり、ａ故障検出処理に記述されていたメモリ操作に関する処理及びｂ故障検出処理に記述されていたメモリ操作に関する処理を、Ｃタスク６３に、メモリ操作処理として独立させた。このメモリ操作処理のプログラムが「同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスク」に相当する。
【００２７】
そして、ａ及びｂの故障検出処理ではそれぞれ、メモリ操作を必要とする場合、それに応じたイベントを発行するようにした。これが「操作指示」に相当する。そして、この操作指示には、「識別情報」として、イベント発行元を特定可能な識別ＩＤが含まれている。
【００２８】
ＰＦ５０は、ａ又はｂの故障検出処理からのイベント発行を検知すると、上述したように、イベントテーブル７０を参照して、該当するキュー８１，８２，８３へ処理要求を保存する。上述したようなメモリ操作の処理要求は、Ｃタスク６３のキュー８３に保存される。
【００２９】
例えば図４（ａ）に示すように、最初にｂ故障検出処理からのイベント発行があると、このイベントに対応する処理要求としてｂメモリ操作処理要求が保存される。そして次にａ故障検出処理からのイベント発行があると、このイベントに対応する処理要求としてａメモリ操作処理要求が保存される。これら処理要求にはそれぞれ、イベント発行元のａ故障検出処理あるいはｂ故障検出処理を特定可能な識別ＩＤが処理要求のパラメータとして含まれる。
【００３０】
ＲＴＯＳ５１は、Ｃタスク６３が起床されておらず、かつ、相対的に優先度の高いＡ，Ｂのタスク６１，６２が起床されていない場合には、Ｃタスク６３のキュー８３に記憶された処理要求を一つずつ読み出し、Ｃタスク６３を起床する。そして、処理要求のパラメータをＣタスク６３へ渡す。これによって、まずｂ故障検出処理からのイベントによるメモリ操作処理が実行され、次にａ故障検出処理からのイベントによるメモリ操作処理が実行される。
【００３１】
各メモリ操作処理では、パラメータとして渡された識別ＩＤによって、イベント発行元のａ又はｂの故障検出処理を特定し、操作対象のメモリ領域を特定してメモリ領域の操作を行う。このメモリ領域の操作は、ビット単位の故障情報をバイト単位で操作するものであり、メモリ領域から１バイトのデータの読み出して、その読み出したデータの特定のビットをセットして、再びそのデータを書き込むものである。なお、どのビットをセットするかの情報やビットをセットするのかそれともリセットするのかといった情報を、識別ＩＤと同様に、処理要求のパラメータとしてもよい。
【００３２】
以上説明したように本実施例では、優先度の異なるａ及びｂの故障検出処理におけるメモリ操作を、Ｃタスク６３のメモリ操作処理によって実現する。これによって、ａやｂの故障検出処理の優先度によらず同一の優先度でメモリ操作処理が実行される。すなわち、ａ及びｂの故障検出処理から短時間のうちにイベント発行がなされても、一方のイベントに対するメモリ操作処理の実行途中で、他方のイベントに対するメモリ操作処理が割り込むことはない。
【００３３】
例えば図４（ａ）に示したように、Ｃタスク６３のキュー８３に、最初にｂメモリ操作処理要求が保存され、次にａメモリ操作処理要求が保存された場合、図４（ｂ）に示すように、最初にｂ故障検出処理のイベントによるメモリ操作が実行され、その処理の終了後に、ａ故障検出処理のイベントによるメモリ操作が実行される。
【００３４】
しかも、このメモリ操作処理はＣタスク６３に記述されているため、ａタスク６１やｂタスク６２に記述された処理プログラムは、メモリ操作処理に割り込んで実行される。つまり、割り込みを一律に禁止する構成と異なり、リアルタイム性の高い処理の実行が遅延することもない。
【００３５】
さらに、本実施例では、ＥＣＵ１のエンジン制御プログラムにおける故障検出処理の故障情報操作を対象としている。具体的には、ビット単位で割り付けられた故障情報をバイト単位で操作する。したがって、必然的に、故障検出処理が同一のメモリ領域を操作する可能性が高く、上述した構成が極めて大きな効果を奏する。逆に言えば、上述した構成を採用することによって、バイト単位のメモリ操作命令しかもたないＲＩＳＣマイコンを用いて、故障情報をビット単位で定義することができる。すなわち、限られたリソースの有効的な活用を図ることができる。
【００３６】
また、処理要求のパラメータに識別ＩＤを含めるようにしたため、メモリ操作処理では、イベント発行元の故障検出処理を特定することができ、これによって操作対象とするメモリ領域を特定することができる。したがって、本実施例の構成によれば、複数の故障検出処理に対し、一つのメモリ操作処理を用意すれば事足りる。その結果、エンジン制御プログラムがコンパクトになるというメリットを享受できる。もちろん、あまり現実的ではないが、故障検出処理にそれぞれ対応させて、Ｃタスク６３に複数のメモリ操作処理を用意してもよい。この場合は、上述の識別ＩＤは特に必要なくなる。
【００３７】
以上、本発明はこのような実施例に何等限定されるものではなく、本発明の主旨を逸脱しない範囲において種々なる形態で実施し得る。
上記実施例では、Ｃタスク６３にメモリ操作処理のプログラムを記述したが、例えばＢタスク６２やＡタスク６１に記述してもよい。メモリ操作処理が同一の優先度で実行されればよいためである。ただし、一般的にメモリ操作処理のリアルタイム性が低いこと、また、メモリ操作処理に優先させて実行すべきリアルタイム性の高い処理が存在することを前提とすれば、上述したように、低優先度のＣタスク６３に記述することが好ましい。
【００３８】
また、上記実施例は、イベントの発行順に、メモリ操作処理を実行するものであった。ただし、メモリ操作処理の中にもリアルタイム性の相対的に高い処理と低い処理が存在する場合がないとは言えない。その場合には、ＰＦ５０が所定の条件を判断して、Ｃタスク６３のキュー８３に保存された処理要求の順序を必要に応じて前後させるようにしてもよい。
【図面の簡単な説明】
【図１】実施例のエンジン制御装置の構成を表すブロック図である。
【図２】制御プログラムの構造を模式的に示す説明図である。
【図３】イベントを検知して処理要求を保存する様子を示す説明図である。
【図４】（ａ）はメモリ操作処理の要求が保存された様子を示す説明図であり、（ｂ）は処理要求に基づくメモリ操作の順序を示す説明図である。
【図５】同一のメモリ領域操作における干渉を示す説明図である。
【符号の説明】
１…ＥＣＵ
１０…マイコン
１１…ＣＰＵ
１２…ＲＯＭ
１３…ＲＡＭ
１４…Ｉ／Ｏ
２１…入力回路
２２…出力回路
３０…センサ
４０…アクチュエータ
５０…ＰＦ
５１…ＲＴＯＳ
６１，６２，６３…タスク
７０…イベントテーブル
８１，８２，８３…キュー
【発明の属する技術分野】
本発明は、実行単位となる複数の処理プログラムを当該処理プログラム毎に設定される優先度に基づき実行する処理実行装置、および当該処理実行装置にて実行されるプログラムに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
車両に搭載される電子制御装置（以下「ＥＣＵ」という。）に用いられる制御プログラムでは、制御応答性や安全性の確保等から所定の処理をリアルタイムに実行する必要がある。そのため、優先度の設定されたタスク毎に処理プログラムを記述している。具体的には言えば、実行単位となる複数の処理プログラムを、高優先度のタスクに属するもの、中優先度のタスクに属するもの、低優先度のタスクに属するものというように分けて記述するという具合である。これによって、実質的に処理プログラム毎に実行の優先度を設定しておき、タスクの単位で切り換えを行って該当する処理プログラムを実行することにより、相対的に優先度の高い処理プログラムが相対的に優先度の低い処理プログラムに優先して実行される（割り込む）ようにして、リアルタイム性を確保している。
【０００３】
ここで問題となるのが、優先度の異なる処理プログラムが同一のメモリ領域を操作する場合である。このとき、低優先度の処理プログラム（以下「下位プログラム」という。）に高優先度の処理プログラム（以下「上位プログラム」という。）が割り込むとメモリ領域の情報に不具合が生じることがある。この不具合を以下「干渉」という。
【０００４】
例えば、下位プログラムにてメモリ領域の値を書き換える場合を考える。ここでは、ステップＡにて１バイト（８ビット）のメモリ領域を読み出し、その後、読み出したデータの特定のビットを操作して、ステップＢにてその値を再びそのメモリ領域へ書き込むものとする。このとき、上位プログラムが割り込むと図５に示すような状況が生じる可能性がある。なお、上位プログラムによる処理も下位プログラムと同様に、ステップＣにて１バイトの同一のメモリ領域を読み出し、その後、読み出したデータの特定のビットを操作して、ステップＤにて再びそのメモリ領域へ書き込むものとする。
【０００５】
図５から分かるように、下位プログラムによるステップＡの終了後、上位プログラムが割り込んでステップＣ→Ｄと実行され、その後、下位プログラムによるステップＢが実行されると、上位プログラムによるビット操作は、無効になってしまう。つまり、下位プログラムでは、ステップＡで読み出した８ビットのデータの第２ビットを「１」にセットして、ステップＢで書き込みを行う。したがって、上位プログラムにてステップＤで書き込まれた、第１ビットがセットされた８ビットのデータは上書きされ、第１ビットが「０」にリセットされてしまうのである。
【０００６】
なお、同一メモリ領域を操作することによる干渉は、このようなものに限られず、様々な形で起こり得る。例えば、下位プログラムにてあるメモリ領域の値を連続して複数回読み出そうとする時、上位プログラムにてそのメモリ領域が書き換えられると、読み出される値が途中で変わってしまうという具合である。つまり、同一メモリ領域に対して上位又は下位のいずれか一方のプログラムにて書き込み操作を行う場合には、干渉が起きる可能性がある。
【０００７】
ところで、車両制御用のコンピュータシステムでは、自己診断機能を備えることにより、コンピュータ部やセンサ類の動作状態を適当な周期で自動的にチェックし、故障時には、その故障内容が修理担当者などに分かるよう故障情報を記憶するのが一般的である。
【０００８】
そしてこのときの故障検出の対象は、クランク角センサ、カム角センサ、水温センサなどの各種センサをはじめ、現在では約２００にも及ぶ。したがって、故障情報をビット単位で割り付けるのが好ましい。バイト単位で割り付けると単純計算して８倍の記憶領域が必要になるからである。一方、命令数を少なくして高速処理を行うという思想で設計されたビット操作命令を持たないＲＩＳＣマイコンでは、バイト単位でメモリを操作するのが一般的である。このようなことから、車両における故障検出では、ビット単位で故障情報を割り付けておきバイト単位で故障情報を操作する状況が生じ、複数の処理プログラムで同一のメモリ領域を操作する可能性が特に高くなり、処理プログラムの干渉が生じる可能性も高くなっている。
【０００９】
このようなタスク干渉を解決するための手法として、下位プログラムによるメモリ領域操作の前後で上位プログラムによる割り込みを禁止することが考えられるが、特に干渉を生じない上位プログラムの処理も一律に禁止されてしまう。したがって、このような割り込み禁止が頻発すると、リアルタイム性の高い処理である上位プログラムの実行が遅れてしまうことになり、制御応答性や安全性が確保されなくなるなど、制御性能を悪化させる可能性がある。
【００１０】
本発明は、優先度の異なる処理プログラムにおいて同一のメモリ領域を操作対象とする場合に、プログラムの干渉を防止し、しかも、リアルタイム性の高い処理を遅延させないことを目的とする。
【００１１】
【課題を解決するための手段及び発明の効果】
上述した目的を達成するためになされた請求項１に記載の処理実行装置は、実行単位となる複数のタスクを、当該タスク毎に設定される優先度に基づき実行して、一連の機能を実現する。上述したように処理プログラムは、タスクというまとまりで記述され、このタスクに対しては、タスクレベルと呼ばれる優先度が設定されている。
【００１２】
この処理実行装置では、優先度の異なるタスクが同一のメモリ領域を操作対象とすることによって、前記一連の機能が実現される。このため、本発明では、メモリ領域の操作を実現するためのタスクを、前記同一のメモリ領域を操作対象とすることがある各タスクとは独立して用意しておく。
前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、同一のメモリ領域を操作対象とする前記各タスクからメモリ領域の操作指示があると、操作指示元のタスクの優先度によらず同一の優先度で起動されて、メモリ領域を操作する。この際、前記独立したタスクは、同一のメモリ領域を操作対象とする前記各タスクの優先度よりも低い優先度で起動される。
【００１３】
つまり、本発明では、優先度の異なるタスクとは別に、メモリ領域の操作を行う専用のタスクを用意した。そして、このメモリ領域の操作を行う専用のタスクを、同一のメモリ領域を操作対象とすることがある前記各タスクの優先度によらない同一の優先度であって、それら各タスクの優先度より低い優先度で、起動するようにした。同一の優先度でメモリ操作が行われるということは、メモリ操作の途中で別のメモリ操作が割り込むことがないことを意味する。これによって、プログラムの干渉を防止することができる。また、割り込み処理を禁止しないため、リアルタイム性の高い処理が遅延することもない。
【００１４】
なお、前記独立したタスクは、同一のメモリ領域を操作対象とすることがある前記各タスクが操作対象とするメモリ領域を、操作指示があった順序で操作することが考えられる（請求項２）。例えば、処理プログラムからの操作指示があると処理要求がキューに保存される仕組みとし、ＯＳがこのキューに基づくタスクの切り換えを行って、前記独立したタスクを起動することで実現される。なお、処理要求のキューへの記憶及びキューからの取得は、当然にＦＩＦＯと呼ばれる方式で行われる。ＦＩＦＯは、ある場所に格納したデータを、古く格納した順に取り出すようにする方式である。操作指示の順序で処理要求を取り出すためである。
【００１５】
ところで、上述した処理実行装置による一連の機能は、車両機器の故障診断に係る機能とすることが考えられる（請求項３）。この場合、前記独立したタスクは、同一のメモリ領域を操作対象とすることがある前記各タスクからの操作指示に基づき、故障診断に関連する故障情報を操作するものである。特に、故障情報がビット単位で定義されており、前記独立したタスクが故障情報の記憶されたメモリ領域をバイト単位で操作する構成（請求項４）を採用する場合、上述したように処理プログラムで同一のメモリ領域を操作対象とする可能性が高くなるため、本発明の効果が際だつ。
【００１６】
なお、前記独立したタスクは、処理プログラムに対応させて複数用意してもよいが、処理プログラムに共通な一つのプログラムとすることが好ましい。
このような場合には、前記タスクの操作指示に、操作指示元のプログラムを特定可能な識別情報を含めるようにするとよい（請求項５）。このようにすれば、前記独立したタスクでメモリ領域の操作を要求した処理プログラムを特定できるため、当該処理プログラムに応じた動作を、前記独立したタスクで行うことができる。例えば、前記独立したタスクが、識別情報に基づき、操作指示元のプログラムを特定することによって、当該操作指示元のプログラムを有するタスクが操作対象とするメモリ領域を特定するようにしてもよい（請求項６）。これによって、処理プログラムの設計において、操作対象とするメモリ領域を作業者が意識する必要がなくなる。
【００１７】
以上は処理実行装置の発明として説明してきたが、プログラムの発明として実現することもできる（請求項７）。このようなプログラムの場合、例えば、ＦＤ、ＭＯ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ハードディスク等のコンピュータ読み取り可能な記録媒体に記録し、必要に応じて処理実行装置にロードして起動することにより用いることができる。この他、ＲＯＭやバックアップＲＡＭをコンピュータ読み取り可能な記録媒体としてプログラムを記録しておき、このＲＯＭあるいはバックアップＲＡＭを処理実行装置に組み込んで用いてもよい。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した一実施例を図面を参照して説明する。
図１は、本発明の「処理実行装置」を具体化したエンジン制御装置（以下「ＥＣＵ」という。）１の構成を表すブロック図である。ＥＣＵ１は、車両に搭載された内燃機関型エンジンの制御を行う。
【００１９】
ＥＣＵ１は、エンジンのクランク軸が所定角度回転する毎にパルス状の信号を出力する回転角センサ、エンジンの特定の気筒のピストンが所定位置（例えば上死点：ＴＤＣ）にくる度にパルス状の信号を出力する基準位置センサ、エンジンの冷却水の温度を検出する水温センサ、及び酸素濃度を計測する酸素濃度センサ等、エンジンの運転状態を検出する様々なセンサ３０からの信号を入力して波形整形やＡ／Ｄ変換を行う入力回路２１と、入力回路２１からのセンサ信号に基づき、エンジンを制御するための様々な処理を実行するマイコン１０と、マイコン１０からの制御データに応じて、エンジンに取付けられたインジェクタ（燃料噴射装置）及びイグナイタ（点火装置）等のアクチュエータ４０を駆動する出力回路２２とを、備えている。
【００２０】
そして、マイコン１０には、プログラムを実行する周知のＣＰＵ１１と、ＣＰＵ１１によって実行されるプログラムを記憶するＲＯＭ１２と、ＣＰＵ１１による演算結果等を記憶するためのＲＡＭ１３と、入力回路２１及び出力回路２２との間で信号をやり取りするためのＩ／Ｏ１４と、各種レジスタやフリーランカウンタ等（図示省略）とが備えられている。
【００２１】
このように構成されたＥＣＵ１は、各種センサ３０から入力回路２１を介して入力される信号に基づき、出力回路２２に接続されたアクチュエータ４０を駆動する、エンジン制御処理を行う。
このようなＥＣＵ１のエンジン制御プログラムは、上述したようにＲＯＭ１２に記憶されており、図２に示すような、ＲＴＯＳ（リアルタイムオペレーティングシステム）５１を含むプラットフォーム（以下「ＰＦ」という。）５０と、ＲＴＯＳ５１によって切り換えて実行されるタスク６１，６２，６３とを備えている。なお、このエンジン制御プログラムが「プログラム」に相当する。
【００２２】
タスク６１，６２，６３にはそれぞれ、タスクレベルと呼ばれる優先度が設定されており、相対的に優先度の高いタスクが低いタスクに優先して実行される。以下、高優先度のタスク６１をＡタスク６１と記述し、中優先度のタスク６２をＢタスク６２と記述し、低優先度のタスク６３をＣタスク６３と記述して区別する。そして、各タスク６１，６２，６３は、実行単位となる複数の処理プログラムで構成されている。なお、本実施例では、エンジン制御プログラムの一部である故障検出の機能を具体例として述べる。したがって、図２中には、Ａタスク６１にａ故障検出処理が含まれており、Ｂタスク６２にｂ故障検出処理が含まれており、Ｃタスク６３に故障情報を記憶するためのメモリ操作処理が含まれている様子を示した。
【００２３】
次に、処理プログラムの実行に至る流れを、図３に基づき簡単に説明する。なお、ここでは適宜図２をも参照されたい。
まずＰＦ５０は、イベントの発生を検知すると、イベントテーブル７０を参照して、そのイベントに対応する処理の記述されたいずれかのタスク６１，６２，６３を特定する。そして、特定されたタスク６１，６２，６３の対応するキュー８１，８２，８３へ処理要求を保存する。例えばＡタスク６１のａ故障検出処理がイベントに対応する処理であれば、Ａタスク６１の優先度に応じたキュー８１へ処理要求を保存するという具合である。なお、イベントの発生は、上述したセンサ群３０からの信号に基づいて検知することが考えられる。また、マイコン１０内部のフリーランカウンタによって検知することが考えられる。さらに、後述するように、処理プログラムから発行されることもある。
【００２４】
一方、ＲＴＯＳ５１は、キュー８１，８２，８３を参照して、優先度に基づくタスク６１，６２，６３の起床を行い、キュー８１，８２，８３に保存された処理要求に含まれるパラメータを、起床したタスク６１，６２，６３へ渡す。
これによって、タスク６１，６２，６３の中の該当する処理プログラムが実行される。
【００２５】
ところで、従来技術の欄に詳しく記載したように、Ａタスク６１のａ故障検出処理とＢタスク６２のｂ故障検出処理とで同一のメモリ領域を操作する場合、ｂ故障検出処理の実行中にイベントの発生によってａ故障検出処理が割り込むと、メモリ領域のデータに不具合が発生することがある。すなわち、ａ故障検出処理とｂ故障検出処理とのメモリ領域操作において干渉が生じる場合がある。
【００２６】
そこで、本実施例では、従来と異なり、ａ故障検出処理に記述されていたメモリ操作に関する処理及びｂ故障検出処理に記述されていたメモリ操作に関する処理を、Ｃタスク６３に、メモリ操作処理として独立させた。このメモリ操作処理のプログラムが「同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスク」に相当する。
【００２７】
そして、ａ及びｂの故障検出処理ではそれぞれ、メモリ操作を必要とする場合、それに応じたイベントを発行するようにした。これが「操作指示」に相当する。そして、この操作指示には、「識別情報」として、イベント発行元を特定可能な識別ＩＤが含まれている。
【００２８】
ＰＦ５０は、ａ又はｂの故障検出処理からのイベント発行を検知すると、上述したように、イベントテーブル７０を参照して、該当するキュー８１，８２，８３へ処理要求を保存する。上述したようなメモリ操作の処理要求は、Ｃタスク６３のキュー８３に保存される。
【００２９】
例えば図４（ａ）に示すように、最初にｂ故障検出処理からのイベント発行があると、このイベントに対応する処理要求としてｂメモリ操作処理要求が保存される。そして次にａ故障検出処理からのイベント発行があると、このイベントに対応する処理要求としてａメモリ操作処理要求が保存される。これら処理要求にはそれぞれ、イベント発行元のａ故障検出処理あるいはｂ故障検出処理を特定可能な識別ＩＤが処理要求のパラメータとして含まれる。
【００３０】
ＲＴＯＳ５１は、Ｃタスク６３が起床されておらず、かつ、相対的に優先度の高いＡ，Ｂのタスク６１，６２が起床されていない場合には、Ｃタスク６３のキュー８３に記憶された処理要求を一つずつ読み出し、Ｃタスク６３を起床する。そして、処理要求のパラメータをＣタスク６３へ渡す。これによって、まずｂ故障検出処理からのイベントによるメモリ操作処理が実行され、次にａ故障検出処理からのイベントによるメモリ操作処理が実行される。
【００３１】
各メモリ操作処理では、パラメータとして渡された識別ＩＤによって、イベント発行元のａ又はｂの故障検出処理を特定し、操作対象のメモリ領域を特定してメモリ領域の操作を行う。このメモリ領域の操作は、ビット単位の故障情報をバイト単位で操作するものであり、メモリ領域から１バイトのデータの読み出して、その読み出したデータの特定のビットをセットして、再びそのデータを書き込むものである。なお、どのビットをセットするかの情報やビットをセットするのかそれともリセットするのかといった情報を、識別ＩＤと同様に、処理要求のパラメータとしてもよい。
【００３２】
以上説明したように本実施例では、優先度の異なるａ及びｂの故障検出処理におけるメモリ操作を、Ｃタスク６３のメモリ操作処理によって実現する。これによって、ａやｂの故障検出処理の優先度によらず同一の優先度でメモリ操作処理が実行される。すなわち、ａ及びｂの故障検出処理から短時間のうちにイベント発行がなされても、一方のイベントに対するメモリ操作処理の実行途中で、他方のイベントに対するメモリ操作処理が割り込むことはない。
【００３３】
例えば図４（ａ）に示したように、Ｃタスク６３のキュー８３に、最初にｂメモリ操作処理要求が保存され、次にａメモリ操作処理要求が保存された場合、図４（ｂ）に示すように、最初にｂ故障検出処理のイベントによるメモリ操作が実行され、その処理の終了後に、ａ故障検出処理のイベントによるメモリ操作が実行される。
【００３４】
しかも、このメモリ操作処理はＣタスク６３に記述されているため、ａタスク６１やｂタスク６２に記述された処理プログラムは、メモリ操作処理に割り込んで実行される。つまり、割り込みを一律に禁止する構成と異なり、リアルタイム性の高い処理の実行が遅延することもない。
【００３５】
さらに、本実施例では、ＥＣＵ１のエンジン制御プログラムにおける故障検出処理の故障情報操作を対象としている。具体的には、ビット単位で割り付けられた故障情報をバイト単位で操作する。したがって、必然的に、故障検出処理が同一のメモリ領域を操作する可能性が高く、上述した構成が極めて大きな効果を奏する。逆に言えば、上述した構成を採用することによって、バイト単位のメモリ操作命令しかもたないＲＩＳＣマイコンを用いて、故障情報をビット単位で定義することができる。すなわち、限られたリソースの有効的な活用を図ることができる。
【００３６】
また、処理要求のパラメータに識別ＩＤを含めるようにしたため、メモリ操作処理では、イベント発行元の故障検出処理を特定することができ、これによって操作対象とするメモリ領域を特定することができる。したがって、本実施例の構成によれば、複数の故障検出処理に対し、一つのメモリ操作処理を用意すれば事足りる。その結果、エンジン制御プログラムがコンパクトになるというメリットを享受できる。もちろん、あまり現実的ではないが、故障検出処理にそれぞれ対応させて、Ｃタスク６３に複数のメモリ操作処理を用意してもよい。この場合は、上述の識別ＩＤは特に必要なくなる。
【００３７】
以上、本発明はこのような実施例に何等限定されるものではなく、本発明の主旨を逸脱しない範囲において種々なる形態で実施し得る。
上記実施例では、Ｃタスク６３にメモリ操作処理のプログラムを記述したが、例えばＢタスク６２やＡタスク６１に記述してもよい。メモリ操作処理が同一の優先度で実行されればよいためである。ただし、一般的にメモリ操作処理のリアルタイム性が低いこと、また、メモリ操作処理に優先させて実行すべきリアルタイム性の高い処理が存在することを前提とすれば、上述したように、低優先度のＣタスク６３に記述することが好ましい。
【００３８】
また、上記実施例は、イベントの発行順に、メモリ操作処理を実行するものであった。ただし、メモリ操作処理の中にもリアルタイム性の相対的に高い処理と低い処理が存在する場合がないとは言えない。その場合には、ＰＦ５０が所定の条件を判断して、Ｃタスク６３のキュー８３に保存された処理要求の順序を必要に応じて前後させるようにしてもよい。
【図面の簡単な説明】
【図１】実施例のエンジン制御装置の構成を表すブロック図である。
【図２】制御プログラムの構造を模式的に示す説明図である。
【図３】イベントを検知して処理要求を保存する様子を示す説明図である。
【図４】（ａ）はメモリ操作処理の要求が保存された様子を示す説明図であり、（ｂ）は処理要求に基づくメモリ操作の順序を示す説明図である。
【図５】同一のメモリ領域操作における干渉を示す説明図である。
【符号の説明】
１…ＥＣＵ
１０…マイコン
１１…ＣＰＵ
１２…ＲＯＭ
１３…ＲＡＭ
１４…Ｉ／Ｏ
２１…入力回路
２２…出力回路
３０…センサ
４０…アクチュエータ
５０…ＰＦ
５１…ＲＴＯＳ
６１，６２，６３…タスク
７０…イベントテーブル
８１，８２，８３…キュー
Claims (7)
- 実行単位となる複数のタスクに当該タスク毎に優先度が設定され、優先度の異なるタスクが同一のメモリ領域を操作対象とすることによって、一連の機能を実現する処理実行装置において、
前記同一のメモリ領域を操作対象とする各タスクの優先度よりも優先度が低く設定され、前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、前記各タスクから前記メモリ領域の操作指示があると、当該操作指示元のタスクの優先度によらず同一の優先度で起動されて、前記メモリ領域を操作すること
を特徴とする処理実行装置。 - 請求項１に記載の処理実行装置において、
前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、前記各タスクの操作対象とするメモリ領域を、前記操作指示があった順序で操作すること
を特徴とする処理実行装置。 - 請求項１又は２に記載の処理実行装置において、
前記一連の機能は、車両機器の故障診断に係る機能であり、
前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、前記各タスクからの操作指示に基づき、前記故障診断に関連する故障情報を操作するものであること
を特徴とする処理実行装置。 - 請求項３に記載の処理実行装置において、
前記故障情報はビット単位で定義されており、
前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、前記故障情報の記憶されたメモリ領域をバイト単位で操作するものであること
を特徴とする処理実行装置。 - 請求項１〜４のいずれかに記載の処理実行装置において、
前記タスクの操作指示には、操作指示元のプログラムを特定可能な識別情報が含まれていること
を特徴とする処理実行装置。 - 請求項５に記載の処理実行装置において、
前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、前記識別情報に基づき、前記操作指示元のプログラムを特定することによって、当該操作指示元のプログラムを有するタスクが、操作対象とするメモリ領域を特定すること
を特徴とする処理実行装置。 - 実行単位となる複数のタスクに当該タスク毎に優先度が設定され、優先度の異なるタスクが同一のメモリ領域を操作対象とすることによって、一連の機能を実現するプログラムにおいて、
前記同一のメモリ領域を操作対象とする各タスクの優先度よりも優先度が低く設定され、前記同一のメモリ領域を操作対象とする各タスクとは独立した、メモリ領域の操作を実現するためのタスクは、前記各タスクによる前記メモリ領域の操作指示があると、当該操 作指示元のタスクの優先度によらず同一の優先度で起動されて、前記メモリ領域を操作すること
を特徴とするプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078561A JP3610915B2 (ja) | 2001-03-19 | 2001-03-19 | 処理実行装置及びプログラム |
| US10/097,834 US7086056B2 (en) | 2001-03-19 | 2002-03-15 | Processor unit for executing event processes in real time without causing process interference |
| DE10211889.2A DE10211889B4 (de) | 2001-03-19 | 2002-03-18 | Verarbeitungseinheit zur Ausführung von Ereignisprozessen in Echtzeit ohne Verursachung einer Prozessstörung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078561A JP3610915B2 (ja) | 2001-03-19 | 2001-03-19 | 処理実行装置及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002278779A JP2002278779A (ja) | 2002-09-27 |
| JP3610915B2 true JP3610915B2 (ja) | 2005-01-19 |
Family
ID=18935159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001078561A Expired - Fee Related JP3610915B2 (ja) | 2001-03-19 | 2001-03-19 | 処理実行装置及びプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7086056B2 (ja) |
| JP (1) | JP3610915B2 (ja) |
| DE (1) | DE10211889B4 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004051758A1 (de) * | 2004-10-23 | 2006-04-27 | Daimlerchrysler Ag | Planung von Prozessabläufen in Fahrsystemeinrichtungen |
| US8020141B2 (en) * | 2004-12-06 | 2011-09-13 | Microsoft Corporation | Operating-system process construction |
| US7882317B2 (en) | 2004-12-06 | 2011-02-01 | Microsoft Corporation | Process isolation using protection domains |
| US7600232B2 (en) | 2004-12-07 | 2009-10-06 | Microsoft Corporation | Inter-process communications employing bi-directional message conduits |
| US7702742B2 (en) * | 2005-01-18 | 2010-04-20 | Fortinet, Inc. | Mechanism for enabling memory transactions to be conducted across a lossy network |
| US8849968B2 (en) * | 2005-06-20 | 2014-09-30 | Microsoft Corporation | Secure and stable hosting of third-party extensions to web services |
| US8074231B2 (en) | 2005-10-26 | 2011-12-06 | Microsoft Corporation | Configuration of isolated extensions and device drivers |
| US20070094495A1 (en) * | 2005-10-26 | 2007-04-26 | Microsoft Corporation | Statically Verifiable Inter-Process-Communicative Isolated Processes |
| US8032898B2 (en) * | 2006-06-30 | 2011-10-04 | Microsoft Corporation | Kernel interface with categorized kernel objects |
| US8789063B2 (en) | 2007-03-30 | 2014-07-22 | Microsoft Corporation | Master and subordinate operating system kernels for heterogeneous multiprocessor systems |
| JP4624448B2 (ja) * | 2008-07-30 | 2011-02-02 | 株式会社オートネットワーク技術研究所 | 制御装置、制御システム及びコンピュータプログラム |
| US9921712B2 (en) | 2010-12-29 | 2018-03-20 | Mako Surgical Corp. | System and method for providing substantially stable control of a surgical tool |
| US9119655B2 (en) | 2012-08-03 | 2015-09-01 | Stryker Corporation | Surgical manipulator capable of controlling a surgical instrument in multiple modes |
| RU2569127C2 (ru) * | 2011-09-12 | 2015-11-20 | Тойота Дзидося Кабусики Кайся | Устройство управления для двигателя внутреннего сгорания |
| DE202012013193U1 (de) * | 2012-06-26 | 2015-05-06 | INTER CONTROL Hermann Köhler Elektrik GmbH & Co KG | Vorrichtung für eine sicherheitskritische Anwendung |
| US9820818B2 (en) | 2012-08-03 | 2017-11-21 | Stryker Corporation | System and method for controlling a surgical manipulator based on implant parameters |
| US9226796B2 (en) | 2012-08-03 | 2016-01-05 | Stryker Corporation | Method for detecting a disturbance as an energy applicator of a surgical instrument traverses a cutting path |
| EP3620121B1 (en) | 2012-08-03 | 2024-01-31 | Stryker Corporation | Systems for robotic surgery |
| US10430577B2 (en) | 2014-05-30 | 2019-10-01 | Apple Inc. | Method and apparatus for inter process privilige transfer |
| US9348645B2 (en) | 2014-05-30 | 2016-05-24 | Apple Inc. | Method and apparatus for inter process priority donation |
| US9396089B2 (en) | 2014-05-30 | 2016-07-19 | Apple Inc. | Activity tracing diagnostic systems and methods |
| EP3554414A1 (en) | 2016-12-16 | 2019-10-23 | MAKO Surgical Corp. | Techniques for modifying tool operation in a surgical robotic system based on comparing actual and commanded states of the tool relative to a surgical site |
| WO2021015739A1 (en) * | 2019-07-23 | 2021-01-28 | Hitachi Vantara Llc | Systems and methods for collecting and sending real-time data |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3530438A (en) * | 1965-12-13 | 1970-09-22 | Sperry Rand Corp | Task control |
| US4126893A (en) * | 1977-02-17 | 1978-11-21 | Xerox Corporation | Interrupt request controller for data processing system |
| US4255789A (en) * | 1978-02-27 | 1981-03-10 | The Bendix Corporation | Microprocessor-based electronic engine control system |
| GB8329509D0 (en) * | 1983-11-04 | 1983-12-07 | Inmos Ltd | Computer |
| US4615001A (en) * | 1984-03-29 | 1986-09-30 | At&T Bell Laboratories | Queuing arrangement for initiating execution of multistage transactions |
| US4805095A (en) * | 1985-12-23 | 1989-02-14 | Ncr Corporation | Circuit and a method for the selection of original data from a register log containing original and modified data |
| EP0297339B1 (en) * | 1987-06-12 | 1996-02-28 | BMC Software, Inc. | Supervisory method for a computer operating system |
| JPH02128267A (ja) * | 1988-11-09 | 1990-05-16 | Fujitsu Ltd | 共有メモリによる通信方式 |
| US5491631A (en) * | 1991-12-25 | 1996-02-13 | Honda Giken Kogyo Kabushiki Kaisha | Fault diagnostic system for vehicles using identification and program codes |
| JPH05224958A (ja) | 1992-02-12 | 1993-09-03 | Nec Corp | プロセス間通信システム |
| JPH05289949A (ja) * | 1992-04-09 | 1993-11-05 | Nippondenso Co Ltd | 車両制御装置 |
| US5339442A (en) * | 1992-09-30 | 1994-08-16 | Intel Corporation | Improved system of resolving conflicting data processing memory access requests |
| JPH06161779A (ja) * | 1992-11-17 | 1994-06-10 | Fujitsu Ltd | データ処理装置の割込み制御方式 |
| US5903752A (en) * | 1994-10-13 | 1999-05-11 | Intel Corporation | Method and apparatus for embedding a real-time multi-tasking kernel in a non-real-time operating system |
| US6466962B2 (en) * | 1995-06-07 | 2002-10-15 | International Business Machines Corporation | System and method for supporting real-time computing within general purpose operating systems |
| JP3832517B2 (ja) * | 1996-07-05 | 2006-10-11 | セイコーエプソン株式会社 | ロボット用コントローラ及びその制御方法 |
| US5832205A (en) * | 1996-08-20 | 1998-11-03 | Transmeta Corporation | Memory controller for a microprocessor for detecting a failure of speculation on the physical nature of a component being addressed |
| US6199152B1 (en) * | 1996-08-22 | 2001-03-06 | Transmeta Corporation | Translated memory protection apparatus for an advanced microprocessor |
| US5905889A (en) * | 1997-03-20 | 1999-05-18 | International Business Machines Corporation | Resource management system using next available integer from an integer pool and returning the integer thereto as the next available integer upon completion of use |
| US6772419B1 (en) * | 1997-09-12 | 2004-08-03 | Hitachi, Ltd. | Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS |
| JPH1196022A (ja) | 1997-09-16 | 1999-04-09 | Hitachi Ltd | リアルタイム処理計算機 |
| US6128713A (en) * | 1997-09-24 | 2000-10-03 | Microsoft Corporation | Application programming interface enabling application programs to control allocation of physical memory in a virtual memory system |
| US6199127B1 (en) * | 1997-12-24 | 2001-03-06 | Intel Corporation | Method and apparatus for throttling high priority memory accesses |
| JP3376906B2 (ja) | 1998-02-18 | 2003-02-17 | トヨタ自動車株式会社 | 計算機の負荷率計測システム |
| US6182196B1 (en) * | 1998-02-20 | 2001-01-30 | Ati International Srl | Method and apparatus for arbitrating access requests to a memory |
| JP2000034948A (ja) | 1998-07-17 | 2000-02-02 | Denso Corp | 電子制御装置 |
| US6661427B1 (en) * | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Graphics display system with video scaler |
| JP2000199450A (ja) * | 1998-12-28 | 2000-07-18 | Denso Corp | エンジン制御装置 |
| US6349361B1 (en) * | 2000-03-31 | 2002-02-19 | International Business Machines Corporation | Methods and apparatus for reordering and renaming memory references in a multiprocessor computer system |
| US6691023B2 (en) * | 2000-05-26 | 2004-02-10 | Yamaha Marine Kabushiki Kaisha | Diagnostic system for engine |
| JP4350931B2 (ja) * | 2002-02-12 | 2009-10-28 | 株式会社デンソー | 車両の異常診断装置及び異常診断方法 |
-
2001
- 2001-03-19 JP JP2001078561A patent/JP3610915B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-15 US US10/097,834 patent/US7086056B2/en not_active Expired - Lifetime
- 2002-03-18 DE DE10211889.2A patent/DE10211889B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10211889B4 (de) | 2014-07-03 |
| DE10211889A1 (de) | 2002-10-10 |
| US7086056B2 (en) | 2006-08-01 |
| US20020133531A1 (en) | 2002-09-19 |
| JP2002278779A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610915B2 (ja) | 処理実行装置及びプログラム | |
| JP3578082B2 (ja) | 処理実行装置及び記録媒体 | |
| JPH04169350A (ja) | イベント駆動型車両制御用コンピュータ | |
| JP4241462B2 (ja) | 制御ユニットおよびマイクロコンピュータ | |
| JP2000047883A (ja) | タスク制御方法および記録媒体 | |
| JP5533789B2 (ja) | 車載電子制御装置 | |
| US7930523B2 (en) | Inter-CPU data transfer device | |
| JP3783553B2 (ja) | 情報処理装置 | |
| JP3879514B2 (ja) | 電子制御装置及びプログラム | |
| JPS5853650A (ja) | 内燃機関の回転数制御装置 | |
| JP3755415B2 (ja) | 処理実行装置、当該処理実行装置に搭載される処理プログラム、及び記録媒体 | |
| JP6654230B2 (ja) | 車両制御装置 | |
| JP3617445B2 (ja) | 情報処理装置 | |
| JP7476638B2 (ja) | マルチプロセッサシステム | |
| JP2021152338A (ja) | 制御装置 | |
| JP6466269B2 (ja) | 電子制御装置及びスタック領域の使用監視方法 | |
| JP7498845B2 (ja) | 制御装置及び制御方法 | |
| CN107710162B (zh) | 电子控制装置及栈使用方法 | |
| JP6877475B2 (ja) | 電子制御装置及びスタック使用方法 | |
| JP2025094570A (ja) | データ処理装置 | |
| JP2020070730A (ja) | 電子制御装置 | |
| JP2001195253A (ja) | マイクロコンピュータ及び記録媒体 | |
| JP2000034947A (ja) | 電子制御装置 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPH02304634A (ja) | プロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3610915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |