JP3615154B2

JP3615154B2 - Image conversion apparatus and image conversion method

Info

Publication number: JP3615154B2
Application number: JP2001087837A
Authority: JP
Inventors: 元佐々木
Original assignee: MegaChips Corp
Current assignee: MegaChips Corp
Priority date: 2001-03-26
Filing date: 2001-03-26
Publication date: 2005-01-26
Anticipated expiration: 2021-03-26
Also published as: JP2002290983A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像データを点順次データから面順次データに変換する画像変換装置および画像変換方法に関する。
【０００２】
【従来の技術】
デジタル・ビデオ・カメラやデジタル・スチル・カメラなどの撮影デバイスでは、各種レンズからなる光学系で結像した光はＣＣＤやＣＭＯＳなどの固体撮像素子からなる撮像センサで検出されデジタル信号（画像データ）に変換された後に、色空間変換や画素補間、輪郭強調などのデジタル画像処理を施される。その画像データの色成分の配列には、点順次や面順次などがある。図８は、幅がｗ画素、高さｈ画素からなる画像の画素データを点順次で配列した点順次データ、図９は、その画素データを面順次で配列した面順次データを示す説明図である。図８および図９中、Ｒ（赤色成分），Ｇ（緑色成分），Ｂ（青色成分）の各色成分は”Ｒ［ｉ，ｊ］”，”Ｇ［ｉ，ｊ］”，”Ｂ［ｉ，ｊ］”（ｉ：０以上の水平ライン番号、ｊ：０以上の垂直ライン番号）で表示されている。図８に示す通り点順次データは、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，…のように、１画素を構成する各色成分を画素単位で配列したものである。また図９に示す通り面順次データは、Ｒ，Ｒ，Ｒ，…，Ｇ，Ｇ，Ｇ，…，Ｂ，Ｂ，Ｂ，…のように、各色成分をフレーム単位で配列したものである。
【０００３】
一般に、ＣＣＤやＣＭＯＳなどの撮像デバイスから出力される画像データは点順次データであるが、面順次データを表示する面順次型ディスプレイを用いる場合はその点順次データを面順次データに変換する必要がある。
【０００４】
図１０は、点順次データから面順次データへの変換方法の一例を示す説明図である。撮像デバイスで撮像され出力された点順次データ１０１は一旦、フレーム・バッファ１００に格納され、その後、ＣＰＵなどの制御により、このフレーム・バッファ１００から、Ｒ成分のみからなるＲフィールド（ＣｏｌｏｒＦｉｅｌｄ０）１０２Ｒ、Ｇ成分のみからなるＧフィールド（ＣｏｌｏｒＦｉｅｌｄ１）１０２ＧおよびＢ成分のみからなるＢフィールド（ＣｏｌｏｒＦｉｅｌｄ２）１０２Ｂが順次読み出され面順次型ディスプレイで表示される。しかし、面順次型ディスプレイは、各色フィールドを時系列的に取り込むため、被写体が動いている場合に当該被写体が各色フィールド毎に異なる位置に表示される、所謂「色ずれ」と称する現象が起こる。図１１はこの種の色ずれの例を示す説明図である。同図に示す通り、白一色の画像１０５から、黒色長方形１０７を含む画像１０６Ａへと変化する動画像を表示する場合、Ｒフィールドは書込位置１０８で終了し、Ｇフィールドは書込位置１０９で終了することが起こり得る。かかる場合、面順次型ディスプレイでは、表示画像１０６Ｂのように黒色長方形１０７は、境界線１０８ａ，１０９ａを境にして、Ｒ，Ｇ，Ｂの全色成分が完全に暗い第１領域１０７ａと、Ｇ，Ｂの各色成分のみが暗い赤色の第２領域１０７ｂと、Ｂ成分のみが暗い黄色の第３領域１０７ｃとなって表示されてしまう。
【０００５】
【発明が解決しようとする課題】
上記した色ずれを防ぐには、図１２に示すように、連続して入力する点順次データをフレーム単位で交互に格納する第１フレーム・バッファ１１０Ａと第２フレーム・バッファ１１０Ｂとを用意すればよい。すなわち、入力する点順次データ１１２が切替器１１１Ｒを介して第１フレーム・バッファ１１０Ａに書き込まれる間、第２フレーム・バッファ１１０Ｂに記憶されている点順次データが面順次に読み出され、Ｒ成分からなるＲフィールド（ＣｏｌｏｒＦｉｅｌｄ０）１１５Ｒ、Ｇ成分からなるＧフィールド（ＣｏｌｏｒＦｉｅｌｄ１）１１５ＧおよびＢ成分からなるＢフィールド（ＣｏｌｏｒＦｉｅｌｄ２）１１５Ｂの順に切替器１１１Ｆを介して出力される。また、入力する点順次データ１１４が切替器１１１Ｒを介して第２フレーム・バッファ１１０Ｂに書き込まれる間は、第１フレーム・バッファ１１０Ａに記憶されている画像データが面順次に読み出され、Ｒフィールド１１３Ｒ，Ｇフィールド１１３ＧおよびＢフィールド１１３Ｂの順に切替器１１１Ｆを介して出力される。
【０００６】
しかしながら、図１２に示す構成では、切替器１１１Ｒ，１１１Ｆにおける切替制御が複雑であり、２フレーム分のバッファ領域が回路構成の大規模化、回路の電力消費量の増大および高コスト化を招くという問題が生じる。
【０００７】
以上の問題に鑑みて本発明が解決しようとするところは、１フレーム分のバッファ領域を用いるだけで色ずれの発生しない面順次データを出力できる画像変換装置および画像変換方法を提供する点にある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、画像データを点順次データから面順次データへ変換する画像変換装置であって、入力する前記点順次データの奇数番目ラインからなる奇数フィールドと前記点順次データの偶数番目ラインからなる偶数フィールドとの一方のフィールドを記憶する第１のバッファ領域と、他方のフィールドを記憶する第２のバッファ領域とを有する画像記憶部と、前記第１および第２のバッファ領域の一方に入力する前記点順次データを書き込む期間に、他方の前記バッファ領域に記憶された前記偶数フィールドまたは奇数フィールドの画素データを面順次に読出すように制御するデータ転送制御回路と、を備えることを特徴とするものである。
【０００９】
また請求項２に係る発明は、請求項１記載の画像変換装置であって、前記バッファ領域から読み出された面順次データの各ライン間に内挿補間を施した画素補間データを生成出力する画素補間回路を備えたものである。
【００１０】
また請求項３に係る発明は、請求項１または２記載の画像変換装置であって、入力する前記点順次データを色空間変換する色空間変換回路と、該色空間変換回路から出力された点順次データをサブサンプリングして前記画像記憶部に出力するサブサンプリング回路とを備えたものである。
【００１１】
また請求項４に係る発明は、請求項１〜３の何れか１項に記載の画像変換装置であって、前記画像記憶部から読み出された面順次データをオーバサンプリングするオーバサンプリング回路と、該オーバサンプリング回路から出力された面順次データに対して色空間変換を施す第２の色空間変換回路とを備えたものである。
【００１２】
また請求項５に係る発明は、請求項１〜４の何れか１項に記載の画像変換装置であって、前記画像記憶部に記憶済みの点順次データと当該画像記憶部に入力する点順次データとの間でフレーム単位で一致または不一致を判定するフレーム内判定回路と、前記フレーム内判定回路の判定結果に基づいて前記データ転送制御回路を制御する動作モード制御回路と、を備え、前記データ転送制御回路は、前記動作モード制御回路の制御により、前記フレーム内判定回路が不一致を判定したときは、前記第１および第２のバッファ領域の一方に前記奇数フィールドまたは偶数フィールドを書き込む期間に、他方のバッファ領域に記憶された前記偶数フィールドまたは奇数フィールドを面順次に読出すように制御する動画表示モードに移行し、前記フレーム内判定回路が一致を判定したときは、前記第１および第２のバッファ領域に記憶された前記偶数フィールドおよび奇数フィールドをフレーム単位で面順次に読み出すように制御する静止画表示モードに移行するものである。
【００１３】
次に、請求項６に係る発明は、画像データを点順次データから面順次データへ変換する画像変換方法であって、（ａ）入力する前記点順次データの奇数番目ラインからなる奇数フィールドと、前記点順次データの偶数番目ラインからなる偶数フィールドとをそれぞれ第１および第２のバッファ領域に交互に記憶する工程と、（ｂ）前記工程（ａ）で一方の前記バッファ領域に前記奇数フィールドまたは偶数フィールドを書き込む期間に、他方の前記バッファ領域に記憶された前記偶数フィールドまたは奇数フィールドの画素データを面順次に読出す工程と、を備えることを特徴とするものである。
【００１４】
また請求項７に係る発明は、請求項６記載の画像変換方法であって、（ｃ）前記工程（ｂ）で前記バッファ領域から読み出された面順次データに対して内挿補間を施した画素補間データを生成出力する工程、を備える。
【００１５】
また請求項８に係る発明は、請求項６または７記載の画像変換方法であって、前記工程（ａ）は、（ａ−１）入力する前記点順次データを色空間変換した後にサブサンプリングして前記バッファ領域に記憶する工程、を備える。
【００１６】
また請求項９に係る発明は、請求項６〜８の何れか１項に記載の画像変換方法であって、前記工程（ｃ）は、（ｃ−１）前記バッファ領域から読み出された面順次データをオーバサンプリングした後に第２の色空間変換を施す工程、を備える。
【００１７】
そして請求項１０に係る発明は、請求項６〜９の何れか１項に記載の画像変換方法であって、前記工程（ａ）は、（ａ−２）入力する前記点順次データと前記バッファ領域に記憶済みの点順次データとの間でフレーム単位で一致または不一致を判定する工程と、（ａ−３）前記工程（ａ−２）で不一致と判定したときは、前記工程（ｂ）を実行する動画表示モードに移行する工程と、（ａ−４）前記工程（ａ−２）で一致と判定したときは、前記第１および第２のバッファ領域に記憶された前記偶数フィールドおよび奇数フィールドをフレーム単位で面順次に読出す静止画表示モードに移行する工程と、を備えたものである。
【００１８】
【発明の実施の形態】
以下、本発明の種々の実施の形態係る画像変換装置および画像変換方法について説明する。
【００１９】
実施の形態１．
図１および図２は、本発明の実施の形態１に係る画像変換装置１の概略構成を示すブロック図である。この画像変換装置１は、Ｒ，Ｇ，Ｂの色成分からなる点順次データを記憶する画像記憶部２と、この画像記憶部２に点順次データを転送して記憶させ且つこの画像記憶部２に記憶した点順次データを面順次で読み出して転送するように制御するデータ転送制御回路７と、この画像記憶部２から転送された面順次データ５または６を画素補間する画素補間回路３とを備えている。またこのような画像変換装置１は集積回路化されている。
【００２０】
前記画像記憶部２は略１フレーム分のバッファ領域を有し、１フレームを構成する偶数番目ラインからなる偶数フィールドと奇数番目ラインからなる奇数フィールドとの何れか一方の第１フィールドを格納する第１バッファ領域２Ｏｄと、他方の第２フィールドを格納する第２バッファ領域２Ｅｖとを備えている。この点順次データは、ＣＣＤやＣＭＯＳなどの撮像センサで撮像した画像データをＡ／Ｄ変換した後に、所定のデジタル画像処理などを施したものであり、図８に示したような配列で画像変換装置１に順次入力する。
【００２１】
上記データ転送制御回路７はアドレス・コントローラ（図示せず）を備え、入力する点順次データの第１フィールドを第１バッファ領域２Ｏｄに記憶するように、またその第２フィールドを第２バッファ領域２Ｅｖに記憶するように転送先アドレスを制御する。またデータ転送制御回路７は、入力する点順次データの第１フィールドが第１バッファ領域２Ｏｄに書き込まれる期間には、第２バッファ領域２Ｅｖに記憶した第２フィールドを読出すように、また第２フィールドが第２バッファ領域２Ｅｖに書き込まれる期間は、第１バッファ領域２Ｏｄに記憶した第１フィールドを読出すように転送元アドレスを制御する。
【００２２】
また前記画素補間回路３は、画像記憶部２から転送される面順次データをライン・メモリ（図示せず）に複数ライン分記憶しておき、線形補間法などにより、奇数フィールドを画素補間するときは偶数番目ライン上の画素データに基づいて欠けている奇数番目ラインを内挿補間し、偶数フィールドを画素補間するときは奇数番目ライン上の画素データに基づいて偶数番目ラインを内挿補間する。このように画素補間回路３は、画像記憶部２から転送された面順次データをプログレッシブ・データに解像度変換して出力することとなる。
【００２３】
以上の構成を有する画像変換装置１による画像変換処理の例を、図３のフローチャートを参照しつつ以下に詳説する。
【００２４】
先ず、図１に示すように、画像変換装置１には、ｎ番目フレーム（ｎ：１以上の整数）を構成する点順次データ４_ｎが入力する（Ｓ１）。次いで、入力した点順次データ４_ｎの第１フィールドの画素データが、上記データ転送制御回路７の制御により上記第１バッファ領域２Ｏｄに書き込まれる（Ｓ２）。次のステップＳ３で第１フィールドの画素データの入力が終了したか否かが判定され、当該画素データの入力が終了しない間は、前記ステップＳ１に処理が戻り、前記ステップＳ１，Ｓ２の処理が繰り返し実行される。他方、ステップＳ３で当該画素データの入力が終了した旨が判定されたときは、次のステップＳ７に処理が移行する。
【００２５】
一方、前記ステップＳ１〜Ｓ３の処理と同期してステップＳ４〜Ｓ６の処理が実行される。ステップＳ４では、図１に示すように、上記データ転送制御回路７の制御により、上記第２バッファ領域２Ｅｖに記憶済みのｎ−１番目フレームを構成する第２フィールドが面順次データ５として読み出され、画素補間回路３に出力される。その面順次データ５は、図９に示したような、Ｒ成分からなるＲフィールド５Ｒ、Ｇ成分からなるＧフィールド５ＧおよびＢ成分からなるＢフィールド５Ｂの順で読み出される。またステップＳ５で画素補間回路３は、入力する各面順次データ５Ｒ，５Ｇ，５Ｂの各ライン間に補間ラインを内挿したプログレッシブ・データ（面順次データ）を生成出力する。そしてステップＳ６で第２フィールドの全画素データの読出しが終了したか否かが判定され、その読出しが終了しない間は上記ステップＳ４に処理が戻り、上記ステップＳ４〜Ｓ６の処理が繰り返し実行される。他方、ステップＳ６で当該読出しが終了した旨が判定された場合は、次のステップＳ１０に処理が移行する。
【００２６】
上記ステップＳ１〜Ｓ６の後の次のステップＳ７では、図２に示すように、次のｎ＋１番目フレームを構成する点順次データ４_ｎ＋１が入力する。次いで、その点順次データ４_ｎ＋１の第２フィールドの画素データが、上記データ転送制御回路７の制御により上記第２バッファ領域２Ｅｖに書き込まれる（Ｓ８）。そしてステップＳ９で第２フィールドの画素データの入力が終了したか否かが判定され、当該画素データの入力が終了しない間は、前記ステップＳ７，Ｓ８の処理が繰り返し実行される。他方、ステップＳ９で当該画素データの入力が終了した旨が判定されたときは、次にステップＳ１３に処理が移行する。
【００２７】
一方、前記ステップＳ７〜Ｓ９の処理と同期してステップＳ１０〜Ｓ１２の処理が実行される。ステップＳ１０では、上記ステップＳ２で第１バッファ領域２Ｏｄに記憶された第１フィールドの画素データが面順次に読み出され、Ｒフィールド６Ｒ，Ｇフィールド６ＧおよびＢフィールド６Ｂの順に画素補間回路３に出力される。またステップＳ１１では、画素補間回路３は、入力する面順次データ６の各ライン間に補間ラインを内挿したプログレッシブ・データを生成出力する。そして、ステップＳ１２で第１フィールドの全画素データの読出しが終了したか否かが判定され、その読出しが終了しない間は上記ステップＳ１０に処理が戻り、上記ステップＳ１０〜Ｓ１２の処理が繰り返し実行される。他方、ステップＳ１２で当該読出しが終了した旨が判定された場合は、次のステップＳ１３に処理が移行する。
【００２８】
ステップＳ１３では画像変換装置１へのデータ入力が終了したか否かが判定され、データ入力が終了しない間は上記ステップＳ１に処理が戻り、上記ステップＳ１〜Ｓ１３の処理が繰り返し実行される。他方、ステップＳ１３でデータ入力が終了した旨が判定された場合、以上の画像変換処理は終了する。
【００２９】
このように上記画像変換装置１は、入力する点順次データを面順次データに変換するために１フレーム分のバッファ領域をもてば足りるため、従来の２フレーム分のバッファ領域を用意していた場合と比べると、回路の小規模化や電力消費量の低減、製造コストの削減が可能となる。また図１に示すように第１バッファ領域２Ｏｄに点順次データ（第１フィールド）が書き込まれている間は、第２バッファ領域２Ｅｖに記憶済みの第２フィールドが面順次に読み出され（Ｓ１〜Ｓ６）、図２に示すように第２バッファ領域２Ｅｖに点順次データ（第２フィールド）が書き込まれている間は、第１バッファ領域２Ｏｄに記憶済みの第１フィールドが面順次に読み出される（Ｓ７〜Ｓ１２）。このように図１に示す状態と図２に示す状態とが交互に切り替わるため、面順次型ディスプレイにおける上述の色ずれを確実に防止することが可能である。更に、画像記憶部２から読み出される面順次データは画素補間を施されプログレッシブ・データとして出力されるから、画質の低下を抑えつつ色ずれを確実に防止できる。
【００３０】
尚、本実施の形態１では、好ましい形態として画像変換装置１を集積回路化しているが、本発明では、集積回路化する代わりに記画像記憶部２の第２バッファ領域２Ｅｖと第１バッファ領域２Ｏｄとを主メモリに設け、上記データ転送制御回路７の代わりにＤＭＡ（ダイレクト・メモリ・アクセス）コントローラを採用してもよい。すなわち、画像記憶部２に記憶した点順次データを面順次に読み出す際、ＤＭＡコントローラは、ＣＰＵなどのシステム・プロセッサ（図示せず）から転送元アドレスやデータ転送長などの初期値を指定されて、上記第１バッファ領域２Ｏｄに上記第１フィールドが書き込まれている間は第２バッファ領域２Ｅｖに記憶された第２フィールドの画素データを面順次に読出し、上記第２バッファ領域２Ｅｖに上記第２フィールドが書き込まれている間は上記第１バッファ領域２Ｏｄに記憶された第１フィールドの画素データを読み出して画素補間回路３にＤＭＡ転送することとなる。
【００３１】
実施の形態２．
次に、本発明の実施の形態２について説明する。図４は、本発明の実施の形態２に係る画像変換装置１０の概略構成を示すブロック図である。
【００３２】
この画像変換装置１０は、上記実施の形態１に係る画像変換装置１の構成に加えて更に、入力する点順次データを色空間変換する第１色空間変換回路１１と、第１色空間変換回路１１で色空間変換を施された点順次データに対してサブサンプリングを行うサブサンプリング回路１２と、画像記憶部２から読み出された面順次データ１６に対してサブサンプリングの逆変換（以下、オーバサンプリングと呼ぶ。）を行うオーバサンプリング回路１３と、第１色空間変換回路１１で変換された色空間を元に戻す第２色空間変換回路１４と、を備えている。
【００３３】
前記色空間変換回路１１は、入力する点順次データを、ＲＧＢ色空間から、例えば輝度信号Ｌ、色差信号ａ，ｂから構成されるＬａｂ色空間に変換する。本実施の形態ではＬａｂ色空間としてＹＣｂＣｒ色空間を採用する。またサブサンプリング回路１２は、人間の眼が輝度に敏感で色差に鈍感であるという事実を利用して、前記色差信号ａ，ｂを減らす処理を行う。例えば、隣り合う２つの色差データの平均値をとり、色差データの量を１／２に減少させる。このようにしてサブサンプリング回路１２は、輝度信号Ｌ、色差信号ａ，ｂの比率をＬ：ａ：ｂ＝４：２：２や４：１：１などに変換できる。
【００３４】
図５は、以上の構成を有する画像変換装置１０による画像変換処理の例を示すフローチャートである。図５中、図３に示したステップ番号と同じ番号を付したステップについては略同一の処理を実行するものとして詳細な説明を省略する。
【００３５】
図５に示すように、ステップＳ１〜Ｓ６においてはステップＳ１とＳ２との間に、第１色空間変換回路１１において点順次データをＲＧＢ色空間からＹＣｂＣｒ空間に変換する工程（Ｓ２０Ａ）と、サブサンプリング回路１２においてＹＣｂＣｒの比率を４：４：４から、例えば４：２：２に減少させる工程（Ｓ２１Ａ）とが介在し、またステップＳ４とＳ５の間には、ＹＣｂＣｒ色空間の面順次データ１６をオーバサンプリングしてＹＣｂＣｒの比率を４：４：４に戻す工程（Ｓ２２Ａ）と、面順次データをＹＣｂＣｒ色空間からＲＧＢ色空間に戻す工程（Ｓ２３Ａ）とが介在する。またステップＳ７〜Ｓ１２においては、ステップＳ７とＳ８との間に、前記ステップＳ２０Ａと同じ色空間変換を行う工程（Ｓ２０Ｂ）と、前記ステップＳ２１Ａと同じサブサンプリングを行う工程（Ｓ２１Ｂ）とが介在し、またステップＳ１０とＳ１１との間には、前記ステップＳ２２Ａと同じオーバサンプリングを行う工程（Ｓ２２Ｂ）と、前記ステップＳ２３Ａと同じ色空間変換を行う工程（Ｓ２３Ｂ）とが介在する。
【００３６】
このように入力する点順次データはＲＧＢ色空間からＹＣｂＣｒ色空間に変換され、サブサンプリングによりデータ量を減少された後に第１バッファ領域２Ｏｄと第２バッファ領域２Ｅｖとに格納されることから、ＹＣｂＣｒの比率に応じて画像記憶部２のバッファ領域を削減できる。よって、更なる回路の小規模化や電力消費量の低減、製造コストの削減を達成することが可能となる。
【００３７】
実施の形態３．
次に、本発明の実施の形態３について説明する。図６は、本実施の形態３に係る画像変換装置２０の概略構成を示すブロック図である。
【００３８】
この画像変換装置２０は、上記実施の形態１に係る画像変換装置１の構成に加えて更に、入力する点順次データ１７と画像記憶部２に記憶された点順次データとを比較する比較回路２１と、この比較回路２１が出力した比較信号に基づいて入力する点順次データと画像記憶部２に記憶された点順次データとがフレーム単位で一致するか否かを判定するフレーム内判定回路２２と、このフレーム内判定回路２２が出力した判定信号に基づいて後述する動画表示モードと静止画表示モードとの一方に切り替える切替制御信号を出力する動作モード制御回路２３と、を備えている。データ転送制御回路７は、その切替制御信号により動画表示モードと静止画表示モードとの一方から他方に切り替えられる。
【００３９】
前記比較回路２１は、入力するｎ番目フレームの点順次データと、画像記憶部２から読み出されたｎ−１番目フレームの点順次データとを画素毎に比較し、双方が一致したときに「Ｈ」レベルの比較信号を出力し、双方が不一致のときには「Ｌ」レベルの比較信号を出力する。
【００４０】
前記比較信号のレベルが「Ｌ」のときは、動画像データが入力するものとして、画像変換装置２０は上記実施の形態１に係る画像変換方法に従って動作する。この動作時の状態を動画表示モードと呼ぶ。また、前記比較信号のレベルが「Ｌ」から「Ｈ」に変化し、フレーム内判定回路２２が１フレーム内の全画素データについて一致する旨の判定信号を出力したときに、動作モード制御回路２３がその旨の切替制御信号をデータ転送制御回路７と画素補間回路３とに出力することで、画像変換装置２０は動画表示モードから静止画表示モードに移行する。
【００４１】
図７は、静止画表示モードと動画表示モードとの間の切り替え処理の例を示すフローチャートである。動画表示モード時では画像変換装置２０に点順次データ１７が入力すると、上記実施の形態１に示した処理（Ｓ１〜Ｓ１３）が実行され、第１および第２バッファ領域２Ｏｄ，２Ｅｖに点順次データが書き込まれる（Ｓ３０）。またステップＳ３１では点順次データ１７は分岐して比較回路２１にも入力する。比較回路２１は、入力する画素データ（点順次データ）と画像記憶部２に格納された画素データとを比較し、上記比較信号を出力する。フレーム内判定回路２２は、その比較信号のレベルが「Ｌ」のときは双方の画素データは不一致である旨の判定信号を動作モード制御回路２３に出力し、この時、動作モード制御回路２３は動画表示モードを維持する。次のステップＳ３３の判定処理で、点順次データの入力が終了した場合は以上の処理は終了し、点順次データの入力が続行する場合は上記ステップＳ３０〜Ｓ３３の処理が繰り返し実行される。
【００４２】
他方、前記ステップＳ３１で、前記比較信号のレベルが「Ｈ」のときにフレーム内判定回路２２は双方の画素データが一致している旨の判定信号を動作モード制御回路２３に出力する。次のステップＳ３２で動作モード制御回路２３は１フレーム分の画素データが一致したか否かを判定し、１フレーム分の画素データが一致した場合、静止画表示モードにおけるステップＳ４０に処理が移行する。他方、１フレーム分の画素データが一致していない場合は、上記したステップＳ３３に処理が移行する。
【００４３】
静止画表示モード時には、画像変換装置２０に入力する点順次データ１７はフレーム単位で画像記憶部２に書き込まれる（Ｓ４０）。この時、データ転送制御回路７は画像記憶部２に対して、入力する点順次データを第１バッファ領域２Ｏｄと第２バッファ領域２Ｅｖとにフレーム単位で記憶するように制御すると同時に、双方のバッファ領域２Ｏｄ，２Ｅｖに格納した点順次データを面順次にフレーム単位で読み出すように制御する。また画素補間回路３も、Ｒフィールド１８Ｒ，Ｇフィールド１８Ｇ，Ｂフィールド１８Ｂの順に入力する面順次データ１８を内挿補間せずに出力する。このように出力された面順次データ（プログレッシブ・データ）は、面順次型ディスプレイに出力されデコード処理などをされた後に静止画表示される。またステップＳ４１でフレーム内判定回路２２は、比較回路２１から出力された比較信号に基づいて、入力する画素データ（点順次データ）と画像記憶部２に格納された画素データとが一致するか否かを判定する。前記比較信号のレベルが「Ｈ」の間は、フレーム内判定回路２２は動作モード制御回路２３に静止画動作モードを維持させる判定信号を出力し続け、次のステップＳ４２で点順次データの入力が終了したと判定されるまで、上記ステップＳ４０〜Ｓ４２が繰り返し実行される。他方、前記ステップＳ４１において、フレーム内判定回路２２は「Ｌ」レベルの比較信号を受けた時点で、動作モード制御回路２３に動画表示モードに移行させる判定信号を出力し、動作モード制御回路２３は動画表示モードに切り替える切替制御信号をデータ転送制御回路７と画素補間回路３とに出力する。これにより、動画表示モードにおけるステップＳ３０に処理が移行する。ここで、画像記憶部２に格納された点順次データと入力する点順次データとの間の位相が揃うまで、静止画表示モードから動画表示モードへの切り替えを遅らせてもよい。
【００４４】
尚、上記実施の形態２に係る画像変換装置１０と同様に、入力する点順次データに対して色空間変換処理やサブサンプリング処理を施し、画像記憶部２から読み出された面順次データに対してオーバサンプリング処理や色空間変換処理を施してもよい。
【００４５】
このように、画像変換装置２０は動画表示モードと静止画表示モードとをもつため、動画表示モード時には、第１バッファ領域２Ｏｄと第２バッファ領域２Ｅｖとから交互に読出され内挿補間を施された動画像データを出力し、面順次型ディスプレイにおいて色ずれの無い高精細な動画像を表示でき、静止画表示モード時には、内挿補間を施されない静止画データを出力できる。
【００４６】
【発明の効果】
以上の如く、本発明の請求項１に係る画像変換装置および請求項６に係る画像変換方法によれば、１フレーム分のバッファ領域をもつ画像記憶部を用いることで点順次データを面順次データに変換できるため、２フレーム分のバッファ領域を用いていた従来の場合と比べると、回路の小規模化や電力消費量の低減、製造コストの削減が可能となる。
【００４７】
また請求項２および請求項７によれば、奇数フィールドに内挿補間を施して得られる面順次データと、偶数フィールドに内挿補間を施して得られる面順次データとを交互に出力できるため、動画像再生時において色ずれの発生しない高精細な動画像データの出力が可能となる。
【００４８】
また請求項３および請求項８によれば、上記画像記憶部に記憶させる点順次データの容量を減らすことが可能となる。例えば点順次データをＲＧＢ色空間からＹＣｂＣｒ色空間に変換し、サブサンプリングでＹＣｂＣｒの比率を４：２：２に変換すると、バッファ領域を実質２／３に減らすことが可能である。
【００４９】
また請求項４および請求項９によれば、色空間変換やサブサンプリングを施された画像データを元の色空間に戻して出力できる。
【００５０】
また請求項５および請求項１０によれば、動画表示モード時には、第１および第２のバッファ領域から交互に面順次データを読出して内挿補間を施したフレームを出力し、色ずれの発生しない高精細な動画像データを出力でき、静止画表示モード時には、内挿補間を施されない静止画データを出力できる。また動画表示モードと静止画表示モードとをＣＰＵなどを用いずに自動的に切り替えられるため、ＣＰＵの処理負荷を軽減できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る画像変換装置の概略構成を示すブロック図である。
【図２】実施の形態１に係る画像変換装置の概略を示すブロック図である。
【図３】実施の形態１に係る画像変換方法の処理例を示すフローチャートである。
【図４】本発明の実施の形態２に係る画像変換装置の概略構成を示すブロック図である。
【図５】実施の形態２に係る画像変換方法を示すフローチャートである。
【図６】本発明の実施の形態３に係る画像変換装置の概略構成を示すブロック図である。
【図７】実施の形態３に係る画像変換方法の処理例を示すフローチャートである。
【図８】点順次データの色成分の配列を示す説明図である。
【図９】面順次データの色成分の配列を示す説明図である。
【図１０】点順次データから面順次データへの変換方法を説明するための図である。
【図１１】面順次データを動画表示する際に発生する色ずれを説明するための図である。
【図１２】図１１に示した色ずれの解決方法を示す説明図である。
【符号の説明】
１，１０，２０画像変換装置
２画像記憶部
２Ｏｄ第１バッファ領域
２Ｅｖ第２バッファ領域
３画素補間回路
７データ転送制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image conversion apparatus and an image conversion method for converting image data from dot sequential data to frame sequential data.
[0002]
[Prior art]
In imaging devices such as digital video cameras and digital still cameras, light imaged by an optical system consisting of various lenses is detected by an imaging sensor consisting of a solid-state imaging device such as a CCD or CMOS, and digital signals (image data) Then, digital image processing such as color space conversion, pixel interpolation, and edge enhancement is performed. The arrangement of the color components of the image data includes dot sequential and plane sequential. FIG. 8 is a dot-sequential data in which pixel data of an image having a width of w pixels and a height of h pixels is arranged in dot-sequential manner, and FIG. is there. 8 and 9, R (red component), G (green component), and B (blue component) color components are “R [i, j]”, “G [i, j]”, “B [i , J] "(i: horizontal line number greater than or equal to 0, j: vertical line number greater than or equal to 0). As shown in FIG. 8, the dot-sequential data is obtained by arranging each color component constituting one pixel in units of pixels such as R, G, B, R, G, B, R, G, B,. Further, as shown in FIG. 9, the surface sequential data is obtained by arranging each color component in units of frames such as R, R, R,..., G, G, G,.
[0003]
In general, image data output from an imaging device such as a CCD or CMOS is dot sequential data. However, when using a frame sequential display for displaying frame sequential data, it is necessary to convert the dot sequential data into frame sequential data. is there.
[0004]
FIG. 10 is an explanatory diagram showing an example of a conversion method from dot sequential data to plane sequential data. The dot-sequential data 101 imaged and output by the imaging device is temporarily stored in the frame buffer 100, and then the R field (Color Field 0) consisting only of the R component from the frame buffer 100 under the control of the CPU or the like. 102R, G field (Color Field 1) 102G consisting of only the G component and B field (Color Field 2) 102B consisting of only the B component are sequentially read and displayed on the frame sequential display. However, since the field sequential display captures each color field in time series, when the subject is moving, a so-called “color shift” phenomenon occurs in which the subject is displayed at a different position for each color field. FIG. 11 is an explanatory diagram showing an example of this type of color misregistration. As shown in the figure, when displaying a moving image that changes from a solid white image 105 to an image 106A including a black rectangle 107, the R field ends at the writing position 108 and the G field ends at the writing position 109. It can happen to end. In such a case, in the field sequential display, the black rectangle 107 as in the display image 106B has the first region 107a in which all color components of R, G, and B are completely dark with the boundary lines 108a and 109a as boundaries. , B are displayed as dark red second area 107b and only B component is displayed as dark yellow third area 107c.
[0005]
[Problems to be solved by the invention]
In order to prevent the above-described color misregistration, as shown in FIG. 12, a first frame buffer 110A and a second frame buffer 110B that alternately store dot sequential data that are continuously input in units of frames are prepared. Good. That is, while the point-sequential data 112 to be input is written to the first frame buffer 110A via the switch 111R, the point-sequential data stored in the second frame buffer 110B is read out frame-sequentially, and the R component R field (Color Field 0) 115R consisting of G, G field (Color Field 1) 115G consisting of G component and B field (Color Field 2) 115B consisting of B component are output in this order via switch 111F. In addition, while the input dot sequential data 114 is written to the second frame buffer 110B via the switch 111R, the image data stored in the first frame buffer 110A is read out in frame order, and the R field. 113R, G field 113G and B field 113B are output in this order via switch 111F.
[0006]
However, in the configuration shown in FIG. 12, the switching control in the switches 111R and 111F is complicated, and the buffer area for two frames leads to a large circuit configuration, an increase in circuit power consumption, and an increase in cost. Problems arise.
[0007]
In view of the above problems, the present invention intends to provide an image conversion apparatus and an image conversion method capable of outputting frame sequential data that does not cause color misregistration by using a buffer area for one frame. .
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to claim 1 is an image conversion device for converting image data from dot sequential data to frame sequential data, and an odd field composed of odd-numbered lines of the input dot sequential data. An image storage unit having a first buffer area for storing one field of an even field composed of even-numbered lines of the dot sequential data, and a second buffer area for storing the other field; Data transfer control for controlling the pixel data of the even field or odd field stored in the other buffer area to be read out in a frame sequential manner during the period of writing the dot sequential data input to one of the second buffer areas And a circuit.
[0009]
The invention according to claim 2 is the image conversion apparatus according to claim 1, wherein pixel interpolation data obtained by interpolating between each line of the frame sequential data read from the buffer area is generated and output. A pixel interpolation circuit is provided.
[0010]
The invention according to claim 3 is the image conversion apparatus according to claim 1 or 2, wherein the input point-sequential data is color space converted, and the points output from the color space conversion circuit. A sub-sampling circuit that sequentially sub-samples the data and outputs it to the image storage unit.
[0011]
The invention according to claim 4 is the image conversion apparatus according to any one of claims 1 to 3, wherein an oversampling circuit that oversamples the frame sequential data read from the image storage unit; And a second color space conversion circuit that performs color space conversion on the frame sequential data output from the oversampling circuit.
[0012]
The invention according to claim 5 is the image conversion apparatus according to any one of claims 1 to 4, wherein the dot sequential data stored in the image storage unit and the point sequential input to the image storage unit are provided. An intra-frame determination circuit that determines whether data matches or does not match with data, and an operation mode control circuit that controls the data transfer control circuit based on a determination result of the intra-frame determination circuit. When the intra-frame determination circuit determines a mismatch by the control of the operation mode control circuit, the transfer control circuit is configured to write the odd field or even field in one of the first and second buffer areas. The mode shifts to a moving image display mode in which the even field or the odd field stored in the other buffer area is controlled to be read out in a frame sequential manner. When the in-frame determination circuit determines coincidence, the mode shifts to a still image display mode in which the even field and odd field stored in the first and second buffer areas are controlled to be read out frame by frame. Is.
[0013]
Next, the invention according to claim 6 is an image conversion method for converting image data from dot sequential data to frame sequential data, (a) an odd field composed of odd-numbered lines of the input dot sequential data; Alternately storing even-numbered fields consisting of even-numbered lines of the dot-sequential data in the first and second buffer areas, respectively; (b) in the step (a), the odd fields or And reading the pixel data of the even field or odd field stored in the other buffer area in a frame sequential manner during a period in which the even field is written.
[0014]
The invention according to claim 7 is the image conversion method according to claim 6, wherein (c) interpolation is performed on the frame sequential data read from the buffer area in the step (b). Generating and outputting pixel interpolation data.
[0015]
The invention according to claim 8 is the image conversion method according to claim 6 or 7, wherein the step (a) (a-1) performs sub-sampling after color space conversion of the input point sequential data. And storing in the buffer area.
[0016]
The invention according to claim 9 is the image conversion method according to any one of claims 6 to 8, wherein the step (c) includes (c-1) a surface read from the buffer area. Performing a second color space conversion after sequentially oversampling the data.
[0017]
The invention according to a tenth aspect is the image conversion method according to any one of the sixth to ninth aspects, wherein the step (a) includes: (a-2) the input point sequential data and the buffer. A step of determining coincidence or disagreement with the point sequential data stored in the area in units of frames; and (a-3) when it is determined that there is a disagreement in the step (a-2), the step (b) A step of moving to the moving image display mode to be executed, and (a-4) when it is determined that the match is found in the step (a-2), the even field and the odd field stored in the first and second buffer areas And a step of shifting to a still image display mode for reading out frame by frame sequentially.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, image conversion apparatuses and image conversion methods according to various embodiments of the present invention will be described.
[0019]
Embodiment 1 FIG.
1 and 2 are block diagrams showing a schematic configuration of an image conversion apparatus 1 according to Embodiment 1 of the present invention. The image conversion apparatus 1 includes an image storage unit 2 that stores point-sequential data including R, G, and B color components, and transfers and stores the dot-sequential data in the image storage unit 2 and the image storage unit 2. A data transfer control circuit 7 that controls to read out and transfer the dot-sequential data stored in the frame-sequential data, and a pixel interpolation circuit 3 that interpolates the frame-sequential data 5 or 6 transferred from the image storage unit 2. I have. Such an image conversion apparatus 1 is integrated into an integrated circuit.
[0020]
The image storage unit 2 has a buffer area for approximately one frame, and stores a first field of either an even field composed of even-numbered lines or an odd field composed of odd-numbered lines constituting one frame. 1 buffer area 2Od and a second buffer area 2Ev for storing the other second field. This dot-sequential data is obtained by subjecting image data captured by an image sensor such as a CCD or CMOS to A / D conversion and then performing predetermined digital image processing. Input sequentially to the device 1.
[0021]
The data transfer control circuit 7 includes an address controller (not shown), and stores the first field of the input dot sequential data in the first buffer area 2Od and the second field in the second buffer area 2Ev. The transfer destination address is controlled so as to be stored in. Further, the data transfer control circuit 7 reads the second field stored in the second buffer area 2Ev during the period in which the first field of the input dot sequential data is written to the first buffer area 2Od, and the second field During the period when the field is written in the second buffer area 2Ev, the transfer source address is controlled so as to read the first field stored in the first buffer area 2Od.
[0022]
In addition, the pixel interpolation circuit 3 stores frame sequential data transferred from the image storage unit 2 in a line memory (not shown) for a plurality of lines, and by linear interpolation or the like, Odd number When interpolating fields, interpolate missing odd lines based on pixel data on even lines, Even number When the field is interpolated, the even-numbered lines are interpolated based on the pixel data on the odd-numbered lines. In this way, the pixel interpolation circuit 3 converts the frame sequential data transferred from the image storage unit 2 into progressive data and outputs the converted data.
[0023]
An example of image conversion processing by the image conversion apparatus 1 having the above configuration will be described in detail below with reference to the flowchart of FIG.
[0024]
First, as shown in FIG. 1, the image conversion apparatus 1 includes dot sequential data 4 constituting an nth frame (n: an integer of 1 or more). _n Is input (S1). Next, the input point sequential data 4 _n The first field pixel data is written into the first buffer area 2Od under the control of the data transfer control circuit 7 (S2). In the next step S3, it is determined whether or not the input of the pixel data of the first field is completed. While the input of the pixel data is not completed, the process returns to the step S1, and the processes of the steps S1 and S2 are performed. It is executed repeatedly. On the other hand, when it is determined in step S3 that the input of the pixel data has been completed, the process proceeds to the next step S7.
[0025]
On the other hand, the processes of steps S4 to S6 are executed in synchronization with the processes of steps S1 to S3. In step S4, as shown in FIG. 1, the second field constituting the (n-1) th frame stored in the second buffer area 2Ev is read as frame sequential data 5 under the control of the data transfer control circuit 7. And output to the pixel interpolation circuit 3. The frame sequential data 5 is read in the order of an R field 5R composed of R components, a G field 5G composed of G components, and a B field 5B composed of B components as shown in FIG. Further, in step S5, the pixel interpolation circuit 3 generates and outputs progressive data (plane sequential data) in which interpolation lines are interpolated between the lines of the input sequential surface data 5R, 5G, and 5B. In step S6, it is determined whether or not reading of all pixel data in the second field has been completed. The process returns to step S4 while the reading is not completed, and the processes in steps S4 to S6 are repeatedly executed. . On the other hand, if it is determined in step S6 that the reading has been completed, the process proceeds to the next step S10.
[0026]
In the next step S7 after the above steps S1 to S6, as shown in FIG. 2, the dot sequential data 4 constituting the next n + 1th frame is shown. _{n + 1} Enter. Next, the point sequential data 4 _{n + 1} The pixel data of the second field is written into the second buffer area 2Ev under the control of the data transfer control circuit 7 (S8). Then, in step S9, it is determined whether or not the input of the pixel data of the second field is completed. While the input of the pixel data is not completed, the processes of steps S7 and S8 are repeatedly executed. On the other hand, when it is determined in step S9 that the input of the pixel data has been completed, the process proceeds to step S13.
[0027]
On the other hand, the processes of steps S10 to S12 are executed in synchronization with the processes of steps S7 to S9. In step S10, the pixel data of the first field stored in the first buffer area 2Od in step S2 is read out in frame order and output to the pixel interpolation circuit 3 in the order of R field 6R, G field 6G and B field 6B. Is done. In step S11, the pixel interpolation circuit 3 generates and outputs progressive data in which interpolation lines are interpolated between the lines of the input frame sequential data 6. Then, in step S12, it is determined whether or not reading of all the pixel data of the first field is completed. The process returns to step S10 while the reading is not completed, and the processes of steps S10 to S12 are repeatedly executed. The On the other hand, if it is determined in step S12 that the reading has been completed, the process proceeds to the next step S13.
[0028]
In step S13, it is determined whether or not the data input to the image conversion apparatus 1 is completed. The process returns to step S1 while the data input is not completed, and the processes of steps S1 to S13 are repeatedly executed. On the other hand, when it is determined in step S13 that the data input has been completed, the above image conversion process ends.
[0029]
As described above, since the image conversion apparatus 1 only needs a buffer area for one frame in order to convert the input point sequential data into the frame sequential data, the conventional buffer area for two frames has been prepared. Compared to the case, the circuit can be reduced in size, the power consumption can be reduced, and the manufacturing cost can be reduced. Further, as shown in FIG. 1, while the dot sequential data (first field) is written in the first buffer area 2Od, the second field stored in the second buffer area 2Ev is read out in frame order (S1). To S6), while the dot sequential data (second field) is written in the second buffer area 2Ev as shown in FIG. 2, the first field stored in the first buffer area 2Od is read out in frame sequential order. (S7 to S12). As described above, since the state shown in FIG. 1 and the state shown in FIG. 2 are alternately switched, it is possible to reliably prevent the above-described color shift in the frame sequential display. Further, since the frame sequential data read from the image storage unit 2 is subjected to pixel interpolation and output as progressive data, color shift can be reliably prevented while suppressing deterioration in image quality.
[0030]
In the first embodiment, the image conversion apparatus 1 is integrated as a preferred form. However, in the present invention, the second buffer area 2Ev and the first buffer area of the image storage unit 2 are used instead of the integrated circuit. 2 Od may be provided in the main memory, and a DMA (direct memory access) controller may be employed instead of the data transfer control circuit 7. That is, when the point-sequential data stored in the image storage unit 2 is read out in plane order, the DMA controller is designated with initial values such as a transfer source address and a data transfer length from a system processor (not shown) such as a CPU. While the first field is written in the first buffer area 2Od, the pixel data of the second field stored in the second buffer area 2Ev is read out in the frame order, and the second buffer area 2Ev reads the second data in the second buffer area 2Ev. While the field is being written, the pixel data of the first field stored in the first buffer area 2Od is read out and DMA-transferred to the pixel interpolation circuit 3.
[0031]
Embodiment 2. FIG.
Next, a second embodiment of the present invention will be described. FIG. 4 is a block diagram showing a schematic configuration of the image conversion apparatus 10 according to Embodiment 2 of the present invention.
[0032]
In addition to the configuration of the image conversion apparatus 1 according to the first embodiment, the image conversion apparatus 10 further includes a first color space conversion circuit 11 that performs color space conversion on input point sequential data, and a first color space conversion circuit. 11, subsampling circuit 12 that performs subsampling on the dot sequential data that has undergone color space conversion, and inverse subsampling conversion (hereinafter referred to as oversampling) on frame sequential data 16 read from image storage unit 2. An oversampling circuit 13 that performs sampling), and a second color space conversion circuit 14 that restores the color space converted by the first color space conversion circuit 11.
[0033]
The color space conversion circuit 11 converts the input point sequential data from the RGB color space to a Lab color space composed of, for example, a luminance signal L and color difference signals a and b. In this embodiment, the YCbCr color space is adopted as the Lab color space. The sub-sampling circuit 12 performs processing for reducing the color difference signals a and b by utilizing the fact that the human eye is sensitive to luminance and insensitive to color differences. For example, an average value of two adjacent color difference data is taken, and the amount of color difference data is reduced to ½. In this way, the sub-sampling circuit 12 can convert the ratio of the luminance signal L and the color difference signals a and b to L: a: b = 4: 2: 2, 4: 1: 1, or the like.
[0034]
FIG. 5 is a flowchart showing an example of image conversion processing by the image conversion apparatus 10 having the above configuration. In FIG. 5, steps denoted by the same numbers as the step numbers shown in FIG.
[0035]
As shown in FIG. 5, in steps S1 to S6, between step S1 and step S2, the first color space conversion circuit 11 converts the point sequential data from the RGB color space to the YCbCr space (S20A); The sampling circuit 12 includes a step (S21A) of reducing the YCbCr ratio from 4: 4: 4 to, for example, 4: 2: 2, and the step-sequential data in the YCbCr color space is interposed between steps S4 and S5. 16 is oversampled to return the YCbCr ratio to 4: 4: 4 (S22A), and the frame sequential data is returned from the YCbCr color space to the RGB color space (S23A). In Steps S7 to S12, a step (S20B) for performing the same color space conversion as Step S20A and a step (S21B) for performing the same subsampling as Step S21A are interposed between Steps S7 and S8. Further, between steps S10 and S11, there are a step of performing oversampling (S22B) same as step S22A and a step of performing color space conversion (S23B) same as step S23A.
[0036]
Since the dot sequential data input in this way is converted from the RGB color space to the YCbCr color space and the data amount is reduced by sub-sampling, the data is stored in the first buffer area 2Od and the second buffer area 2Ev. The buffer area of the image storage unit 2 can be reduced according to the ratio. Accordingly, it is possible to achieve further circuit scale reduction, power consumption reduction, and manufacturing cost reduction.
[0037]
Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described. FIG. 6 is a block diagram showing a schematic configuration of the image conversion apparatus 20 according to the third embodiment.
[0038]
In addition to the configuration of the image conversion apparatus 1 according to the first embodiment, the image conversion apparatus 20 further compares the input dot sequential data 17 with the dot sequential data stored in the image storage unit 2. And an intra-frame determination circuit 22 that determines whether or not the dot-sequential data input based on the comparison signal output from the comparison circuit 21 matches the dot-sequential data stored in the image storage unit 2 in units of frames. And an operation mode control circuit 23 that outputs a switching control signal for switching between a moving image display mode and a still image display mode, which will be described later, based on the determination signal output by the intra-frame determination circuit 22. The data transfer control circuit 7 is switched from one of the moving image display mode and the still image display mode to the other by the switching control signal.
[0039]
The comparison circuit 21 compares the input point sequential data of the nth frame with the dot sequential data of the (n−1) th frame read from the image storage unit 2 for each pixel. An “H” level comparison signal is output, and if they do not match, an “L” level comparison signal is output.
[0040]
When the level of the comparison signal is “L”, it is assumed that moving image data is input, and the image conversion apparatus 20 operates according to the image conversion method according to the first embodiment. This state at the time of operation is called a moving image display mode. Further, when the level of the comparison signal changes from “L” to “H” and the in-frame determination circuit 22 outputs a determination signal indicating that all pixel data in one frame match, the operation mode control circuit 23 However, by outputting a switching control signal to that effect to the data transfer control circuit 7 and the pixel interpolation circuit 3, the image conversion device 20 shifts from the moving image display mode to the still image display mode.
[0041]
FIG. 7 is a flowchart illustrating an example of switching processing between the still image display mode and the moving image display mode. When the dot sequential data 17 is input to the image conversion apparatus 20 in the moving image display mode, the processing (S1 to S13) shown in the first embodiment is executed, and the dot sequential data is stored in the first and second buffer areas 2Od and 2Ev. Is written (S30). In step S31, the dot sequential data 17 is branched and input to the comparison circuit 21. The comparison circuit 21 compares the input pixel data (dot sequential data) with the pixel data stored in the image storage unit 2 and outputs the comparison signal. When the level of the comparison signal is “L”, the intra-frame determination circuit 22 outputs a determination signal indicating that the two pixel data do not match to the operation mode control circuit 23. At this time, the operation mode control circuit 23 Maintain video display mode. In the determination process of the next step S33, when the input of the dot sequential data is completed, the above process is completed, and when the input of the dot sequential data is continued, the processes of the above steps S30 to S33 are repeatedly executed.
[0042]
On the other hand, in step S31, when the level of the comparison signal is “H”, the intra-frame determination circuit 22 outputs a determination signal to the operation mode control circuit 23 indicating that both pieces of pixel data match. In the next step S32, the operation mode control circuit 23 determines whether or not the pixel data for one frame match, and if the pixel data for one frame matches, the process proceeds to step S40 in the still image display mode. . On the other hand, if the pixel data for one frame do not match, the process proceeds to step S33 described above.
[0043]
In the still image display mode, the dot sequential data 17 input to the image conversion device 20 is written in the image storage unit 2 in units of frames (S40). At this time, the data transfer control circuit 7 controls the image storage unit 2 to store the input dot sequential data in the first buffer area 2Od and the second buffer area 2Ev in units of frames, and at the same time, both buffers Control is performed so that the dot sequential data stored in the areas 2Od and 2Ev is read out frame by frame in frame order. The pixel interpolation circuit 3 also outputs the surface sequential data 18 input in the order of the R field 18R, the G field 18G, and the B field 18B without interpolation. The frame sequential data (progressive data) output in this way is output to a frame sequential display and subjected to decoding processing, and then displayed as a still image. In step S41, the in-frame determination circuit 22 determines whether the input pixel data (dot sequential data) matches the pixel data stored in the image storage unit 2 based on the comparison signal output from the comparison circuit 21. Determine whether. While the level of the comparison signal is “H”, the in-frame determination circuit 22 continues to output a determination signal for causing the operation mode control circuit 23 to maintain the still image operation mode, and in the next step S42, the dot sequential data is input. The above steps S40 to S42 are repeatedly executed until it is determined that the process has been completed. On the other hand, in step S41, when the intra-frame determination circuit 22 receives the “L” level comparison signal, the operation mode control circuit 23 outputs a determination signal for causing the operation mode control circuit 23 to shift to the moving image display mode. A switching control signal for switching to the moving image display mode is output to the data transfer control circuit 7 and the pixel interpolation circuit 3. Thereby, a process transfers to step S30 in moving image display mode. Here, switching from the still image display mode to the moving image display mode may be delayed until the phases between the dot sequential data stored in the image storage unit 2 and the input dot sequential data are aligned.
[0044]
Similar to the image conversion apparatus 10 according to the second embodiment, color space conversion processing and subsampling processing are performed on the input point sequential data, and the surface sequential data read from the image storage unit 2 is processed. Thus, oversampling processing or color space conversion processing may be performed.
[0045]
As described above, since the image conversion apparatus 20 has the moving image display mode and the still image display mode, in the moving image display mode, the image conversion device 20 is alternately read from the first buffer area 2Od and the second buffer area 2Ev and subjected to interpolation. In the still image display mode, still image data that is not interpolated can be output in the still image display mode.
[0046]
【The invention's effect】
As described above, according to the image conversion apparatus according to claim 1 and the image conversion method according to claim 6 of the present invention, dot sequential data is converted into frame sequential data by using an image storage unit having a buffer area for one frame. Therefore, as compared with the conventional case where the buffer area for two frames is used, it is possible to reduce the circuit scale, reduce the power consumption, and reduce the manufacturing cost.
[0047]
Further, according to claim 2 and claim 7, since it is possible to alternately output frame sequential data obtained by interpolating the odd field and frame sequential data obtained by interpolating the even field, It is possible to output high-definition moving image data that does not cause color misregistration during moving image reproduction.
[0048]
According to claim 3 and claim 8, it is possible to reduce the capacity of the dot sequential data stored in the image storage unit. For example, if the dot sequential data is converted from the RGB color space to the YCbCr color space and the YCbCr ratio is converted to 4: 2: 2 by sub-sampling, the buffer area can be reduced to substantially 2/3.
[0049]
According to the fourth and ninth aspects, the image data subjected to the color space conversion and subsampling can be returned to the original color space and output.
[0050]
According to the fifth and tenth aspects, in the moving image display mode, the frame sequential data is alternately read from the first and second buffer areas and the interpolated frame is output, and no color shift occurs. High-definition moving image data can be output, and still image data not subjected to interpolation can be output in the still image display mode. Further, since the moving image display mode and the still image display mode can be automatically switched without using a CPU or the like, the processing load on the CPU can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of an image conversion apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a block diagram showing an outline of the image conversion apparatus according to the first embodiment.
FIG. 3 is a flowchart showing a processing example of an image conversion method according to the first embodiment.
FIG. 4 is a block diagram showing a schematic configuration of an image conversion apparatus according to Embodiment 2 of the present invention.
FIG. 5 is a flowchart showing an image conversion method according to the second embodiment.
FIG. 6 is a block diagram showing a schematic configuration of an image conversion apparatus according to Embodiment 3 of the present invention.
FIG. 7 is a flowchart showing a processing example of an image conversion method according to the third embodiment.
FIG. 8 is an explanatory diagram showing an arrangement of color components of dot sequential data.
FIG. 9 is an explanatory diagram showing an arrangement of color components of frame sequential data.
FIG. 10 is a diagram for explaining a conversion method from dot sequential data to plane sequential data.
FIG. 11 is a diagram for explaining color misregistration that occurs when frame-sequential data is displayed as a moving image.
12 is an explanatory diagram showing a method of solving the color misregistration shown in FIG.
[Explanation of symbols]
1,10,20 image converter
2 Image storage
2Od first buffer area
2Ev second buffer area
3 pixel interpolation circuit
7 Data transfer control circuit

Claims

An image conversion device for converting image data from point sequential data to plane sequential data,
A first buffer area for storing one field of an odd field composed of odd-numbered lines of the dot sequential data to be input and an even field composed of even-numbered lines of the dot sequential data, and a second buffer for storing the other field An image storage unit having a buffer area;
Control is performed so that the pixel data of the even field or the odd field stored in the other buffer area is read out in a frame sequential manner during a period in which the dot sequential data input to one of the first and second buffer areas is written. A data transfer control circuit for
An image conversion apparatus comprising:

2. The image conversion apparatus according to claim 1, further comprising a pixel interpolation circuit that generates and outputs pixel interpolation data obtained by interpolating between each line of the frame sequential data read from the buffer area. .

3. The image conversion apparatus according to claim 1, wherein a color space conversion circuit that performs color space conversion on the input point sequential data, and the image obtained by subsampling the point sequential data output from the color space conversion circuit. An image conversion apparatus comprising: a sub-sampling circuit that outputs to a storage unit.

4. The image conversion apparatus according to claim 1, wherein an oversampling circuit that oversamples the plane sequential data read from the image storage unit, and a plane output from the oversampling circuit. 5. An image conversion apparatus comprising: a second color space conversion circuit that performs color space conversion on sequential data.

5. The image conversion apparatus according to claim 1, wherein the point-sequential data stored in the image storage unit and the point-sequential data input to the image storage unit match in frame units. Or an in-frame determination circuit for determining mismatch,
An operation mode control circuit for controlling the data transfer control circuit based on a determination result of the intra-frame determination circuit,
The data transfer control circuit writes the odd field or even field into one of the first and second buffer areas when the in-frame determination circuit determines a mismatch under the control of the operation mode control circuit. When the transition to the moving image display mode in which the even-numbered field or the odd-numbered field stored in the other buffer area is controlled to be read out in a frame sequential manner and the in-frame determination circuit determines a match, An image conversion apparatus that shifts to a still image display mode that controls to read out the even and odd fields stored in the second buffer area in a frame-sequential manner in a frame unit.

An image conversion method for converting image data from dot sequential data to plane sequential data,
(A) alternately storing an odd field composed of odd-numbered lines of the input point sequential data and an even field composed of even-numbered lines of the dot sequential data in the first and second buffer areas, respectively.
(B) The pixel data of the even field or odd field stored in the other buffer area is sequentially read out in a period in which the odd field or even field is written in one of the buffer areas in the step (a). Process,
An image conversion method comprising:

The image conversion method according to claim 6, comprising:
(C) An image conversion method comprising: generating and outputting pixel interpolation data obtained by performing interpolation on the frame sequential data read from the buffer area in the step (b).

The image conversion method according to claim 6 or 7, wherein the step (a) includes:
(A-1) An image conversion method comprising: subsampling the input point-sequential data after color space conversion and storing it in the buffer area.

The image conversion method according to any one of claims 6 to 8, wherein the step (c) includes: (c-1) a second step after oversampling the frame sequential data read from the buffer area. And a step of performing color space conversion.

The image conversion method according to any one of claims 6 to 9, wherein the step (a) includes:
(A-2) determining a match or mismatch for each frame between the input point sequential data and the point sequential data stored in the buffer area;
(A-3) When it is determined that there is a mismatch in the step (a-2), a step of moving to a moving image display mode in which the step (b) is executed;
(A-4) When it is determined in step (a-2) that they match, the still image that reads the even field and odd field stored in the first and second buffer areas in a frame-by-frame manner frame by frame Transition to display mode;
An image conversion method comprising: