[go: up one dir, main page]

JP3617896B2 - Liquid crystal display device and driving method - Google Patents

Liquid crystal display device and driving method Download PDF

Info

Publication number
JP3617896B2
JP3617896B2 JP02774797A JP2774797A JP3617896B2 JP 3617896 B2 JP3617896 B2 JP 3617896B2 JP 02774797 A JP02774797 A JP 02774797A JP 2774797 A JP2774797 A JP 2774797A JP 3617896 B2 JP3617896 B2 JP 3617896B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
potential
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02774797A
Other languages
Japanese (ja)
Other versions
JPH10221675A (en
Inventor
肇 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02774797A priority Critical patent/JP3617896B2/en
Publication of JPH10221675A publication Critical patent/JPH10221675A/en
Application granted granted Critical
Publication of JP3617896B2 publication Critical patent/JP3617896B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ポータブルコンピュータ等で用いられる低消費電力液晶表示装置に関する。
【0002】
【従来の技術】
従来例による液晶表示装置として例えば特公平1−37911があげられる。図11は前記従来例による液晶表示装置の等価回路図を示し、マトリクス状に配線された複数の信号線、走査線、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有しており、前記画素電極は対向電極との間に液晶セルを形成するとともに、補助容量線との間に補助容量を形成している。各画素電極には信号線、スイッチ素子を介してフレーム周期でビデオ信号が供給されている。液晶分子は直流電圧に対して分極を生じ表示品位を低下させるため、前記ビデオ信号はフレーム周期毎に極性が反転する交流信号を用いている。
【0003】
OA機器の表示装置として用いる場合には、例えばワープロ作業の場合など、大部分の時間が静止画表示となっている。液晶表示装置の場合、前記従来例に示すようにビデオ信号は画素容量にホールドされるので、静止画表示が続く限り原理的には画素電極へのビデオ信号の供給は必要なく、この期間液晶表示装置の走査を止めることができる。走査を行うための消費電力は液晶表示装置全体の消費電力の約4割に及ぶため、走査を止めることによって消費電力を大幅に下げることができる。
【0004】
しかし、実際には、静止画表示の場合にも走査を止める事はできない。これは、スイッチ素子を通してリーク電流が流れ、画素電極電位が時間とともに変化してしまうためである。このためフレームレートを60フレーム/秒とし、1フレーム毎に極性反転を行う駆動法が用いられている。
【0005】
これに対して、画素電極内にデジタルメモリセルを構成し、スイッチ素子のリーク電流による画素電位の影響を無くした例が特開昭58−23091に示されている。図12は前記従来例による液晶表示装置の画素部の等価回路図を示し、スイッチ素子の後段に2個のインバータ素子によるデジタルメモリが形成されておりデータはハイ又はローレベルに保持されている。前記デジタルメモリのデータ値とVcom 信号とのエクスクルーシブOR信号を画素電極に印加することで、液晶セルを交流駆動している。このため、X、Yドライバを走査することなく静止画表示が行える。このようにして従来例は静止画表示時に走査を止めることができ、静止画表示時の消費電力を大幅に低減している。
【0006】
【発明が解決しようとする課題】
前記従来例は、静止画表示時に走査を止め消費電力を低減することができるものの、表示画像として2値画像しか対応できないという問題がある。
従って本発明は、上記従来例の問題点である表示画像として2値画像しか対応できないという問題を解決し、中間調表示が可能で中間調の静止画表示を行う場合にも表示時に走査を止めることができる、高性能、低消費電力液晶表示装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上述の課題は、互いにマトリクス状に配線された複数の信号線及び走査線と、前記信号線及び走査線を駆動する信号線及び走査線駆動回路と、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記第1の電極基板及び第2の電極基板との間に挟持された液晶層とを有する液晶表示装置において、画像フレーム間で表示画像が変化した場合と変化しない場合で前記信号線及び走査線駆動回路の駆動方法を切り替える制御手段を有し、該制御手段は、前記フレーム間で表示画像が変化しない場合に、前記走査線を前記スイッチ素子がオフとなる電位に保持し、前記信号線の電位を一定周期毎に切り替える手段を有することを特徴とする液晶表示装置を用いることで解決することができる。
【0008】
前記フレーム間で表示画像が変化しない静止画を表示する場合には、全てのスイッチ素子がオフとなるように、走査線の電位がローレベルに保持される。信号線にはスイッチ素子の光リーク電流を補償するために白レベル及び黒レベルの信号線電位が交互に一定周期で供給される。従って静止画表示中、走査は行われない。
【0009】
前記信号線電位の切り替え周期は、1/60秒以下とする。あるいは前記一定期間毎に切り替えられる信号線の電位の位相を隣接信号線間で逆相とする。各画素の輝度は1/60秒以下の周期で変化し輝度平均値が略一定となるか、又は隣接画素の輝度変化の方向が逆方向で平均値が略一定となる。
前記スイッチ素子には薄膜トランジスタを用いる。特に前記薄膜トランジスタの活性層にポリSi膜を用いた時に効果がある。
【0010】
【発明の実施の形態】
以下、この発明の液晶表示装置及び駆動方法の実施の形態を図面を参照して説明する。図1は本発明による液晶表示装置の第1の構成を示す等価回路図である。
【0011】
複数の信号線20及び走査線21がマトリクス状に配列され、前記信号線20と走査線21との交差部にスイッチ素子22を介して画素電極23が形成されている。又、前記画素電極23と、画素電極と対向して形成された対向電極との間に液晶を挿入することで液晶セル24を形成している。
【0012】
前記信号線20はXドライバ25で制御されるアナログスイッチ26を介してビデオバス27cに接続される。前記ビデオバス27cには、デジタルビデオ信号27aをD/A変換回路28でアナログ信号に変換し、極性反転回路29aで液晶セル24を駆動するための交流信号(通常はフレーム毎)に変換されたビデオ信号が送られる。図1では簡単のためにビデオバス27cを一本としているが、カラー表示を行う場合にはR、G、Bそれぞれに対応するビデオバスを別途用意する。前記走査線21はYドライバ30に接続されている。
【0013】
外部入力としては、前記デジタルビデオ信号27aのほか、水平同期信号32、垂直同期信号33、M/S信号34が用意され、フレーム間で表示画像が変化した場合と変化しない場合での駆動方法の切り替えは入力段に挿入されたコントロール回路31で行っている。このコントロール回路31はゲートアレイ(G/A)で構成されている。M/S信号34は、送信されるビデオ信号が動画か静止画かを識別するための制御信号で、例えばパーソナルコンピューターの場合にはフレームバッファの書き換えの有無を検出することで発生させることができる。
【0014】
次に本発明による液晶表示装置及び駆動方法の動作原理を説明する。
図1の画素スイッチ22には、透明絶縁基板であるガラス基板上に形成可能な薄膜トランジスタ(Thin Film Transistor:以下TFTと略す)が用いられる。TFTの活性層としては600℃以下の低温プロセスで形成可能なアモルファスSiやポリSiが用いられるが、中でもポリSiTFTは移動度が100cm /Vs前後とアモルファスSiに対して2〜3桁大きく周辺駆動回路をガラス基板上に一体で形成でき、外付けLSIの実装ピッチによる制約がないので、高精細の液晶表示装置に必須となっている。
【0015】
ポリSiTFTのリーク電流には、熱あるいは電界により発生する暗時リーク電流と、光照射時に発生する光リーク電流がある。このうち前者については、水素パッシベーションやLDD(Lightly Doped Drain )構造を用いることで画素電位変動に対する影響を十分小さくすることができる。一方、後者の光リーク電流については、光シールド層の挿入で低減が可能だが、適当な光シールド層がない、或いは多重散乱を考慮すると光シールド層に十分な大きさが必要となり、そのため開口率が低下し現実的ではない等の問題がある。このため、スイッチ素子のリーク電流は前記光リーク電流が主要な要因となっており、問題解決のためには光リーク電流による画素電極電位の変動を抑えることが必要となる。
【0016】
図2は画素スイッチ22の構成を示す断面図である。90はゲート、91はソース、92はドレイン、93は空乏層、94は活性層、95は拡散電流の発生領域である。光リーク電流は逆バイアスされたドレイン接合部の空乏層93内及び空乏層93端から拡散長程度の距離で発生する光生成キャリア(少数キャリア)による電流で、移動度の高いポリSiTFTでは空乏層93長に比べて拡散長が長く、拡散長はドレイン電圧によらず一定長なので、光リーク電流のドレイン電圧依存性は小さい。又、同様の理由でゲート電圧に対する依存性もほとんど見られない。このため、光リーク電流はTFTのバイアス条件に関わらずほぼ一定と見なせる。ゆえに、前記スイッチ素子22を構成するTFTの前記信号線20側の電位を一定時間毎に画素電極23の電位に対して上下に振ると、それぞれの周期でほぼ等量の電流が逆向きに流れることになり、1周期後の画素電極電位は1周期前の時点での画素電極電位と同等となり、画素電位変動が起こらない。
【0017】
この動作を図3を用いて説明する。図3は液晶セルへの印加電圧と透過率との関係を示す説明図で、ツイストネマティック型のセルをノーマリーホワイトモードで動作させた時の例を示している。
【0018】
スイッチ素子22がOFFのとき、画素電極23の画素電位が初期状態でA点にあり、その時に信号線20の信号線電位がVb(黒レベル)だとすると一定期間Tの後画素電位はB点に来る。この時A−B間の電位差ΔV1 は、画素容量をCpix 、リーク電流をIとすると、
ΔV1 =I*T/Cpix
となる。次に信号線電位をVw(白レベル)とし一定期間T保持した後の画素電位を考えると、Tの間逆方向の電流−Iが流れることになるのでこの間の画素電位の変化量ΔV2 は、
ΔV2 =−I*T/Cpix
となり、最終的な画素電位変動は、
ΔV1 +ΔV2 =0
となる。
【0019】
上記動作において、画素電位は2T周期で変動することになる。このためΔV1 が一定以上の大きさになると人間の目にフリッカとして検出されてしまう。ただし、この場合でも信号線電位の極性反転の周波数を上げて2T<1/60(sec)とするか、あるいは後述するように隣接画素間で極性反転の位相を変えて、一方の画素が透過率が増加する方向に動くときに隣接画素は透過率が減少する方向に動くようにし、結果的に隣接画素間でフリッカ成分をキャンセルするようにすればよい。
【0020】
静止画像表示中に前記動作を行う場合、画素部のスイッチ素子22は常にOFF状態であり、信号線20の極性反転周期はフレーム周波数あるいはフレーム周波数の2倍程度とすれば十分なので、液晶表示装置の駆動回路はYドライバ30については静止させ(スイッチ素子22をOFFに保つ)、Xドライバ25については1フレームに1回又は2回程度走査すればいいことになる。このため、駆動回路の消費電力をYドライバ30についてはDC成分のみに、Xドライバ25についてもAC成分は通常動作と比較し3桁近く小さくすることができる。このため駆動回路の構成をCMOS構成とする等DC動作時に電流を流さない構成とすることで駆動回路による消費電力を大幅に低減する事ができる。
【0021】
フレーム間で表示画像が変化した場合と変化しない場合について駆動方法を変え、変化した場合には通常の走査を行い、変化しない場合には前記の駆動方法に切り替えることで中間調表示が可能な低消費電力液晶表示装置を実現することができる。
【0022】
次に本実施例による図1の液晶駆動回路の動作を図4及び5のタイミングチャートを用いて説明する。図4は図1の液晶駆動回路の総合的動作を示すフローチャートである。垂直同期信号33(Vsyn )は1フレーム毎に1パルス、x駆動信号35(φx)は1画素毎に1パルス、y駆動信号38(φy)は1走査ライン毎に1パルス発生される信号である。図中斜線で示した領域は、信号電圧が斜線部内で変化していることを示している。
【0023】
フレーム間で表示画像が変化する動画表示の場合、即ち通常動作時はM/S信号がハイレベルとなっており通常の走査を行っている。この場合、Xドライバへはビデオ信号のデータレートと同期したクロック信号35、36、及び水平同期信号Hsyn と同期したスタート信号37が供給され、Yドライバには水平同期信号32と同期したクロック信号38、39、及び垂直同期信号33と同期したスタート信号40がコントロール回路31から供給されている。この時、ビデオバス27cにはデータレート(VGAの場合には30MHz前後)でアナログビデオ信号が供給され、このアナログビデオ信号は極性反転回路29で1フレーム毎に対向電極電位(Vcom )に対して交流駆動となるように極性反転されている。
【0024】
信号線20についてはビデオバス27cの信号を1水平走査期間に1回アナログスイッチ26でサンプリングした信号が供給され、さらに画素電極23については画素スイッチ22が1垂直走査期間に1回ONとなり、この時の信号線電位が画素電極23に書き込まれ保持される。
【0025】
図5はこの通常動作時のXドライバ25の動作を示すタイミングチャートである。水平同期信号Hsyn に同期したxスタート信号φxST がハイレベルになると、x駆動信号φx1、φx2、…、φxnが画素クロックφxに同期して順に1画素クロック期間ハイレベルになる。x駆動信号φx1、φx2、…、φxnがハイレベルの間、アナログスイッチ26はONし、そのときのビデオ信号電圧が信号線20に供給される。
【0026】
一方Yドライバ30の走査線信号φy1〜φynの各信号は、1ライン走査中ハイレベルを維持する。即ち1ライン目走査中はφy1がハイレベルで、2ライン目走査中はφy2がハイレベルというように変化する。
【0027】
フレーム間で表示画像が変化しない静止画表示となると、M/S信号がローレベルに変わる。この時Yドライバ30は停止し、Xドライバ25については1/2フレーム毎(1/120秒毎)に1ライン分(φx1〜φxn)走査が行われる。又、コントロール信号41、42が交代にハイレベルになるため、NOR回路出力は常にローレベルとなり、D/A回路28は出力がハイインピーダンス状態となる。コントロール信号41及び42により、2つのスイッチ素子101、102が交代に導通する。スイッチ素子101は3つの抵抗で構成される分圧器のノード97に接続され、スイッチ素子102はノード98に接続されている。ノード97の電位は白レベル、ノード98の電位は黒レベルである。従って、ビデオバス27bには黒レベル及び白レベルの信号がフレーム周期で供給される。ビデオバス27b上の信号は極性反転回路29aにより、反転信号P/Nに応じて極性が反転してビデオバス27c上に供給される。
【0028】
図6は極性反転回路29aの具体的回路構成例を示す。オペアンプ50の出力には信号Vcom と信号27bの加算値に対応する信号が発生し、オペアンプ51には信号Vcom から信号27bを減算した減算値に対応する信号が発生する。オペアンプ50、51の出力は、アナログスイッチ52により、反転信号P/Nに応じてどちらかが選択され、信号27cとして出力される。
【0029】
上記動作によって信号線20にはフレーム周期で黒レベル及び白レベルの信号が供給されることになり、画素電極23の電位は図4に示すように信号線20の電位に応じて変化するが、リーク電流量が一定であるため平均的には一定値となっている。画素電圧変動の周期はフレーム周期となり1/60秒となっているので、画素電圧変動によるフリッカ成分は人間の目には感じられない。
【0030】
本実施例では1/2フレーム後の電圧変動は十分小さいと仮定して特に補正は行っていないが、平均値を初期書き込み値と一致させるには、初回のDCレベル印加時間を通常の1/2にすることが効果的である。
【0031】
静止画表示期間が長期に渡る場合には、静止画表示期間中の任意のフレームでビデオ信号27cを極性反転させて通常の駆動を行い、その後引き続き前記静止画時の駆動を行う。これは液晶を長時間DC駆動させると分極を生じ、焼き付き等の表示不良をおこすためである。一定期間としては、例えば10フレーム毎あるいは1秒毎等の時間を用いればよい。又、前記駆動法を用いる場合には、正極性の信号と負極性の信号を印加する時間を均一にすることが望ましい。長時間にわたり静止画駆動を行う場合には問題ないが、頻繁に動画表示と静止画表示が入れ替わる場合等には正極性印加時間と負極性印加時間が均一になるようにコントロール回路31で調整することが必要となる。これは、例えばコントロール回路内31にスタック型のカウンタ(即ちアップ・ダウンカウンタ)を設け、静止画表示時の正負極性の各印加期間をカウンタの値に従って同一になるよう調整すればよい。
【0032】
本実施例の画素部の平面及び断面図を図7(a)及び7(b)に示す。図1と同一の構成要素には同一の参照符号が付されている。
第1の電極基板53上には複数の信号線20及び走査線21がマトリクス状に形成され、前記信号線20と走査線21との交差部には一端が信号線20に接続し、走査線21の一部をゲート電極として用いている薄膜トランジスタによるスイッチ素子22が形成されている。ビデオ信号は信号線20から供給され、コンタクトホール54を介して薄膜トランジスタに達し、さらにコンタクトホール55を介して透明導電膜による画素電極23に達する。図7(b)において信号線20はコンタクトホール54の上部に位置する。第2の電極基板59上に形成された対向電極60と前記画素電極23との間に液晶61が挿入され液晶セルを形成している。
【0033】
走査電極の一部56は層間絶縁膜63を介して前記画素電極23と対向し補助容量を形成している。前記画素電極23の一部は前記信号線20及び走査線21と重なっており、画素電極以外の部分から透過する光は前記信号線20及び走査線21によって遮光される。画素電極23下には、赤、緑、青のカラーフィルター57R、57G、57Bがあり、カラー表示が可能になっている。
【0034】
前記スイッチ素子22としてはポリSiTFTを用いている。ポリSiTFTの活性層は、シランガスを用いたプラズマCVD法でa−Si膜を堆積し、前記a−Si膜にエキシマレーザを照射し、溶融、再結晶化させることで作製した。活性層の膜厚は500オングストロームである。ポリSi膜の形成方法としては、上記方法のほかに、減圧CVD法を用いて直接ポリSi膜を成膜する方法、600℃前後のアニール炉中でa−Si膜を固相成長させる方法等を用いることが出来る。
【0035】
ゲート絶縁膜にはプラズマCVD法で形成したシリコン酸化膜62を用いた。ゲート電極は大型パネルにおいても走査線21の信号遅延による画質への影響が無いように低抵抗のモリブデン・タングステン合金を用いた。モリブデン・タングステン合金はスパッタ法で形成した。ソース/ドレイン領域はゲート電極をマスクにイオンドーピング法でリンを打ち込むことで形成した。層間絶縁膜63にはプラズマCVD法によるシリコン酸化膜を用い、ドライエッチング法でコンタクトホールを形成後、Mo/Al膜によるソース/ドレイン電極をスパッタ法で形成した。モリブデン膜はITO膜による画素電極とオーミック接合を取るために挿入した。
【0036】
ポリシリコン薄膜トランジスタはa−Si薄膜トランジスタに比べて2桁程度移動度が高いため周辺駆動回路も同時にガラス基板上に作製する事ができる。周辺回路については、高速化、低消費電力化を図るためにCMOS構成とすることが望ましい。その場合には前記不純物ドーピング工程をレジストマスクを用いてP型及びN型不純物ドーピング工程の2回に分けて行う。
【0037】
ポリシリコン薄膜トランジスタをスイッチ素子として用いるためにはリーク電流をpAレベル以下まで落とすことが必要となる。これを実現するためには、サイドウォールあるいはレジストマスク等でLDD構造を形成し、ドレイン電界によるトンネル電流を防いだ。
【0038】
図7(b)の断面構成で光源光を第1の電極基板側から入射させた場合、ポリSiTFTの活性層に直接光源光が入射することになる。開口率が80%の前記液晶表示装置の表面輝度をOA用途として標準的な70nitとした場合、標準駆動条件では光リーク電流による画質への影響は見られなかったが、フレーム周期を長くすると光リーク電流によるコントラストの低下が見られた。TFTの下に遮光層を形成することで光リーク電流による影響を抑える方法も考えられるが、最高プロセス温度が活性化工程の600℃であったため適当な遮光膜がなかった。そのため前記光リーク電流の影響を抑える駆動法を用いることによって光リーク電流の影響をキャンセルした。
【0039】
前記実施例では、図4のように静止画表示時に信号線20に印加する電位の切り替え周期を1/60秒とし、そのためにXドライバを1/120秒毎に1ライン分ずつ駆動させた。これは、輝度変調の周期が1/60秒以下となると人間の目にはフリッカとして感じなくなるという特性を考慮した方法だが、一方、隣接画素間で輝度変調の方向を逆(一方を黒側に一方を白側にシフトさせる)にし、平均輝度を一定に保つことでフリッカを感じなくすることもできる。特に、画素ピッチが人間の視角の解像度と同程度の高精細ディスプレイの場合にはこの方法が効果的である。
【0040】
前記隣接画素間で輝度変調の方向を逆にするには、隣接信号線間で白レベルと黒レベルを印加するタイミングを逆にすればよい。図8はその駆動回路を示す。図8に示すように、これはビデオバスを複数本用意し、それぞれのビデオバス27d、27eに印加する白黒レベルのタイミングを逆相とし、隣接信号線をアナログスイッチを介してそれぞれ別のビデオバスに接続すれば良い。図9はこの逆相の隣接信号を発生するための回路構成を示す。この場合、ビデオ信号は分割駆動されることになるのでXドライバ駆動周波数を落とすことができるというメリットもある。
【0041】
前記実施例では、静止画表示時に信号線20に印加する電位を黒レベル及び白レベルとしていたが、例えばHライン反転等を用いて駆動したときのように、1垂直走査期間後に1本の信号線20に接続する画素の電位が正負両極性にまたがる時は、前記の2つのDCレベルとして正極性及び負極性の黒レベル(ノーマリーホワイトモードの場合)を用いればよい。
【0042】
前記実施例は点順次駆動方法の液晶表示装置の例だったが、本発明を用いることにより線順次駆動方式の液晶表示装置についても同様の効果を得ることができる。線順次駆動方式の液晶表示装置の実施例の等価回路図を図10に示す。図中、図1と同一の構成要素については同一の番号で示した。
【0043】
本実施例では、Xドライバ70内にデジタルビデオ信号を転送するためのシフトレジスタ71、デジタルラッチ72、D/A変換回路73及び極性反転回路74が各信号線20に対応して設置されている。1水平期間の間にシフトレジスタ71によって転送されたビデオ信号がデジタルラッチ72で保持され、D/A変換回路73及び極性反転回路74で交流アナログ信号に変換されて信号線20に出力される。
【0044】
外部入力としては、前記デジタルビデオ信号27のほか、水平同期信号32、垂直同期信号33、M/S信号34が用意され、フレーム間で表示画像が変化した場合と変化しない場合での駆動方法の切り替えは、入力段に挿入されたコントロール回路75で行っている。M/S信号は、送信されるビデオ信号が動画か静止画かを識別するための制御信号で、例えばパーソナルコンピューターの場合にはフレームバッファの書き換えの有無を検出することで発生させている。
【0045】
フレーム間で表示画像が変化しない静止画表示の場合、Yドライバ30を停止させるとともに、Xドライバ70についてもデジタルビデオ信号27及びシフトレジスタ71への入力信号78、79、80を止め、コントロール信号76、77のみを動作させる。コントロール信号によるDCレベルの変換周期は1/60秒以下にすることが望ましい。あるいは、スイッチ素子81、82のDC信号側の接続を隣接信号線間で逆転させることで、隣接画素で輝度変化の方向を逆転させ、平均輝度を一定にする方法を用いることもできる。
【0046】
【発明の効果】
以上、本発明による液晶表示装置を用いることにより、中間調を含む静止画表示の場合にも大幅に消費電力を低減する駆動方式を適用した高性能、低消費電力液晶表示装置を提供できる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の第1の構成を示す等価回路図。
【図2】画素スイッチの構成を示す断面図。
【図3】本発明の動作原理を説明するための図。
【図4】図1の液晶駆動回路の動作をタイミングチャート。
【図5】図1の液晶駆動回路の動作をタイミングチャート。
【図6】図1の極性反転回路の具体的回路構成例を示す図。
【図7】図7(a)は液晶セルの画素部の平面図、図7(b)は液晶セルの画素部を示す断面図。
【図8】隣接画素間で輝度変調の方向を逆にするための回路の構成を示す図。
【図9】逆相の隣接信号を発生するための回路の構成を示す図。
【図10】本発明による液晶表示装置の他の実施例を表す等価回路図
【図11】従来例による液晶表示装置の実施例を示す等価回路図
【図12】従来例による液晶表示装置の実施例を示す等価回路図
【符号の説明】
20…信号線
21…走査線
22…スイッチ素子
23…画素電極
24…液晶セル
25…Xドライバ
26…アナログスイッチ
28…デジタル・アナログ変換器
29a、29b…極性反転回路
30…Yドライバ
31…コントロール回路
50、51…オペアンプ
72…ラッチ回路
90…ゲート
91…ソース領域
92…ドレイン領域
93…空乏層
94…活性層
95…拡散長
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a low power consumption liquid crystal display device used in a portable computer or the like.
[0002]
[Prior art]
An example of a liquid crystal display device according to a conventional example is Japanese Patent Publication No. 1-37911. FIG. 11 shows an equivalent circuit diagram of the liquid crystal display device according to the conventional example, which is formed by a plurality of signal lines, scanning lines, and intersections between the signal lines and the scanning lines arranged in a matrix form via switch elements. The pixel electrode has a liquid crystal cell between the pixel electrode and the counter electrode, and an auxiliary capacitor between the pixel electrode and the auxiliary capacitor line. A video signal is supplied to each pixel electrode in a frame cycle via a signal line and a switch element. Since the liquid crystal molecules are polarized with respect to a DC voltage to lower the display quality, the video signal uses an AC signal whose polarity is inverted every frame period.
[0003]
When used as a display device for office automation equipment, most of the time is still image display, for example, in the case of word processing. In the case of a liquid crystal display device, as shown in the conventional example, since the video signal is held in the pixel capacity, in principle, it is not necessary to supply the video signal to the pixel electrode as long as the still image display continues. The scanning of the device can be stopped. Since the power consumption for scanning is about 40% of the power consumption of the entire liquid crystal display device, the power consumption can be greatly reduced by stopping the scanning.
[0004]
However, in practice, scanning cannot be stopped even in the case of still image display. This is because a leak current flows through the switch element and the pixel electrode potential changes with time. For this reason, a driving method is used in which the frame rate is 60 frames / second and the polarity is inverted every frame.
[0005]
On the other hand, Japanese Patent Application Laid-Open No. 58-23091 discloses an example in which a digital memory cell is formed in a pixel electrode and the influence of the pixel potential due to the leakage current of the switch element is eliminated. FIG. 12 shows an equivalent circuit diagram of a pixel portion of the liquid crystal display device according to the conventional example. A digital memory is formed by two inverter elements after the switch element, and data is held at a high or low level. The liquid crystal cell is AC driven by applying an exclusive OR signal of the data value of the digital memory and the Vcom signal to the pixel electrode. For this reason, still image display can be performed without scanning the X and Y drivers. In this way, the conventional example can stop scanning when still images are displayed, and power consumption during still image display is greatly reduced.
[0006]
[Problems to be solved by the invention]
Although the conventional example can stop scanning and reduce power consumption when displaying a still image, there is a problem that only a binary image can be handled as a display image.
Therefore, the present invention solves the problem that only a binary image can be handled as a display image, which is a problem of the conventional example, and stops scanning at the time of display even when halftone display is possible and halftone still image display is performed. An object of the present invention is to provide a high-performance, low power consumption liquid crystal display device.
[0007]
[Means for Solving the Problems]
The above-described problems are caused by crossing a plurality of signal lines and scanning lines wired in a matrix, signal lines and scanning line driving circuits for driving the signal lines and scanning lines, and the signal lines and scanning lines. A first electrode substrate having a pixel electrode formed through a switch element; a second electrode substrate having a counter electrode formed opposite to the pixel electrode; the first electrode substrate and the second electrode substrate; In a liquid crystal display device having a liquid crystal layer sandwiched between electrode substrates, a control means for switching a driving method of the signal line and scanning line driving circuit depending on whether or not a display image changes between image frames. And the control means includes means for holding the scanning line at a potential at which the switch element is turned off and switching the potential of the signal line at a certain period when the display image does not change between the frames. It can be solved by using a liquid crystal display device comprising and.
[0008]
When displaying a still image whose display image does not change between the frames, the potential of the scanning line is held at a low level so that all the switch elements are turned off. In order to compensate for the light leakage current of the switch element, the signal lines of the white level and the black level are alternately supplied to the signal lines at a constant cycle. Therefore, scanning is not performed during still image display.
[0009]
The switching cycle of the signal line potential is 1/60 second or less. Alternatively, the phase of the potential of the signal line that is switched for each predetermined period is reversed between adjacent signal lines. The luminance of each pixel changes with a period of 1/60 seconds or less and the average luminance value becomes substantially constant, or the direction of luminance change of adjacent pixels is reverse and the average value becomes substantially constant.
A thin film transistor is used for the switch element. This is particularly effective when a poly-Si film is used for the active layer of the thin film transistor.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a liquid crystal display device and a driving method according to the present invention will be described below with reference to the drawings. FIG. 1 is an equivalent circuit diagram showing a first configuration of a liquid crystal display device according to the present invention.
[0011]
A plurality of signal lines 20 and scanning lines 21 are arranged in a matrix, and pixel electrodes 23 are formed at intersections of the signal lines 20 and the scanning lines 21 via switch elements 22. A liquid crystal cell 24 is formed by inserting a liquid crystal between the pixel electrode 23 and a counter electrode formed to face the pixel electrode.
[0012]
The signal line 20 is connected to a video bus 27 c via an analog switch 26 controlled by an X driver 25. In the video bus 27c, the digital video signal 27a is converted into an analog signal by the D / A conversion circuit 28, and converted into an AC signal (usually for each frame) for driving the liquid crystal cell 24 by the polarity inversion circuit 29a. A video signal is sent. In FIG. 1, only one video bus 27c is shown for simplicity. However, when color display is performed, video buses corresponding to R, G, and B are separately prepared. The scanning line 21 is connected to a Y driver 30.
[0013]
As the external input, in addition to the digital video signal 27a, a horizontal synchronizing signal 32, a vertical synchronizing signal 33, and an M / S signal 34 are prepared, and a driving method according to whether the display image changes between frames or not changes. Switching is performed by the control circuit 31 inserted in the input stage. The control circuit 31 includes a gate array (G / A). The M / S signal 34 is a control signal for identifying whether the transmitted video signal is a moving image or a still image. For example, in the case of a personal computer, the M / S signal 34 can be generated by detecting whether or not the frame buffer is rewritten. .
[0014]
Next, the operation principle of the liquid crystal display device and the driving method according to the present invention will be described.
For the pixel switch 22 in FIG. 1, a thin film transistor (hereinafter abbreviated as TFT) that can be formed on a glass substrate which is a transparent insulating substrate is used. As the active layer of the TFT, amorphous Si or poly-Si that can be formed by a low-temperature process of 600 ° C. or lower is used. Among them, the mobility of the poly-Si TFT is 100 cm. 2 Peripheral drive circuits can be integrally formed on a glass substrate by about 2 to 3 orders of magnitude larger than / Vs and amorphous Si, and are not limited by the mounting pitch of external LSIs. Yes.
[0015]
The leakage current of the poly-Si TFT includes a dark leakage current generated by heat or an electric field and a light leakage current generated during light irradiation. Among these, the influence on the pixel potential fluctuation can be sufficiently reduced by using the hydrogen passivation or the LDD (Lightly Doped Drain) structure for the former. On the other hand, the latter light leakage current can be reduced by inserting a light shielding layer, but there is no appropriate light shielding layer, or a sufficient size is required for the light shielding layer in view of multiple scattering, so that the aperture ratio is However, there are problems such as being unrealistic. For this reason, the leakage current of the switch element is mainly caused by the optical leakage current, and in order to solve the problem, it is necessary to suppress the fluctuation of the pixel electrode potential due to the optical leakage current.
[0016]
FIG. 2 is a cross-sectional view showing the configuration of the pixel switch 22. 90 is a gate, 91 is a source, 92 is a drain, 93 is a depletion layer, 94 is an active layer, and 95 is a region where a diffusion current is generated. The light leakage current is a current caused by photogenerated carriers (minority carriers) generated in the depletion layer 93 at the drain-biased drain junction and at the distance of the diffusion length from the end of the depletion layer 93. In a poly-Si TFT having high mobility, the depletion layer Since the diffusion length is longer than the length 93 and the diffusion length is constant regardless of the drain voltage, the dependence of the light leakage current on the drain voltage is small. For the same reason, there is almost no dependency on the gate voltage. For this reason, the light leakage current can be regarded as almost constant regardless of the bias condition of the TFT. Therefore, if the potential of the TFT constituting the switch element 22 on the signal line 20 side is swung up and down with respect to the potential of the pixel electrode 23 at regular intervals, substantially equal amounts of current flow in opposite directions in each cycle. In other words, the pixel electrode potential after one cycle is equivalent to the pixel electrode potential at the time before one cycle, and the pixel potential does not fluctuate.
[0017]
This operation will be described with reference to FIG. FIG. 3 is an explanatory diagram showing the relationship between the voltage applied to the liquid crystal cell and the transmittance, and shows an example when a twisted nematic cell is operated in a normally white mode.
[0018]
When the switch element 22 is OFF, the pixel potential of the pixel electrode 23 is at point A in the initial state, and if the signal line potential of the signal line 20 is Vb (black level) at that time, the pixel potential is at point B after a certain period T. come. At this time, the potential difference ΔV1 between A and B is expressed as follows, assuming that the pixel capacitance is Cpix and the leakage current is I.
ΔV1 = I * T / Cpix
It becomes. Next, considering the pixel potential after the signal line potential is set to Vw (white level) and held for a certain period T, a current -I in the reverse direction flows during T, so the change amount ΔV2 of the pixel potential during this period is
ΔV2 = −I * T / Cpix
And the final pixel potential fluctuation is
ΔV1 + ΔV2 = 0
It becomes.
[0019]
In the above operation, the pixel potential varies in a 2T cycle. For this reason, if ΔV1 is larger than a certain level, flicker is detected by human eyes. However, even in this case, the frequency of polarity inversion of the signal line potential is increased to 2T <1/60 (sec), or the polarity inversion phase is changed between adjacent pixels as described later, and one pixel is transmitted. When moving in the direction in which the rate increases, the adjacent pixels may move in the direction in which the transmittance decreases, and as a result, the flicker component may be canceled between the adjacent pixels.
[0020]
When the above operation is performed during still image display, the switch element 22 of the pixel portion is always in the OFF state, and it is sufficient that the polarity inversion period of the signal line 20 is about twice the frame frequency or the frame frequency. In this case, the Y driver 30 is kept stationary (the switch element 22 is kept OFF), and the X driver 25 only needs to be scanned once or twice per frame. For this reason, the power consumption of the drive circuit can be reduced by almost three orders of magnitude compared to the normal operation for the Y driver 30 and the AC component for the X driver 25 as compared with the normal operation. For this reason, the power consumption by the drive circuit can be significantly reduced by adopting a configuration in which no current flows during DC operation, such as a CMOS configuration of the drive circuit.
[0021]
The driving method is changed between the case where the display image changes between frames and the case where the display image does not change. When the display image changes, normal scanning is performed. A power consumption liquid crystal display device can be realized.
[0022]
Next, the operation of the liquid crystal driving circuit of FIG. 1 according to this embodiment will be described with reference to the timing charts of FIGS. FIG. 4 is a flowchart showing the overall operation of the liquid crystal driving circuit of FIG. The vertical synchronizing signal 33 (Vsyn) is a signal generated for each pulse, the x driving signal 35 (φx) is generated for one pulse for each pixel, and the y driving signal 38 (φy) is generated for one pulse for each scanning line. is there. A region indicated by hatching in the figure indicates that the signal voltage changes within the hatched portion.
[0023]
In the case of moving image display in which the display image changes between frames, that is, during normal operation, the M / S signal is at a high level and normal scanning is performed. In this case, clock signals 35 and 36 synchronized with the data rate of the video signal and a start signal 37 synchronized with the horizontal synchronizing signal Hsyn are supplied to the X driver, and a clock signal 38 synchronized with the horizontal synchronizing signal 32 is supplied to the Y driver. , 39 and a start signal 40 synchronized with the vertical synchronization signal 33 is supplied from the control circuit 31. At this time, an analog video signal is supplied to the video bus 27c at a data rate (around 30 MHz in the case of VGA). The analog video signal is supplied to the counter electrode potential (Vcom) for each frame by the polarity inversion circuit 29. The polarity is inverted so as to be AC driven.
[0024]
For the signal line 20, a signal obtained by sampling the signal of the video bus 27c by the analog switch 26 once in one horizontal scanning period is supplied, and for the pixel electrode 23, the pixel switch 22 is turned on once in one vertical scanning period. The signal line potential at that time is written and held in the pixel electrode 23.
[0025]
FIG. 5 is a timing chart showing the operation of the X driver 25 during this normal operation. When the x start signal φxST synchronized with the horizontal synchronizing signal Hsyn becomes high level, the x drive signals φx1, φx2,..., Φxn sequentially become high level for one pixel clock period in synchronization with the pixel clock φx. While the x drive signals φx1, φx2,..., φxn are at a high level, the analog switch 26 is turned on, and the video signal voltage at that time is supplied to the signal line 20.
[0026]
On the other hand, each of the scanning line signals φy1 to φyn of the Y driver 30 maintains a high level during one line scanning. That is, φy1 changes to high level during the first line scan, and φy2 changes to high level during the second line scan.
[0027]
When the still image display is performed in which the display image does not change between frames, the M / S signal changes to a low level. At this time, the Y driver 30 stops, and the X driver 25 is scanned for one line (φx1 to φxn) every ½ frame (every 1/120 second). Further, since the control signals 41 and 42 are alternately at a high level, the NOR circuit output is always at a low level, and the output of the D / A circuit 28 is in a high impedance state. By the control signals 41 and 42, the two switch elements 101 and 102 are alternately conducted. The switch element 101 is connected to a node 97 of a voltage divider composed of three resistors, and the switch element 102 is connected to a node 98. The potential of the node 97 is white level, and the potential of the node 98 is black level. Accordingly, black level and white level signals are supplied to the video bus 27b in a frame cycle. The polarity of the signal on the video bus 27b is inverted by the polarity inversion circuit 29a in accordance with the inversion signal P / N and supplied to the video bus 27c.
[0028]
FIG. 6 shows a specific circuit configuration example of the polarity inverting circuit 29a. A signal corresponding to the addition value of the signal Vcom and the signal 27b is generated at the output of the operational amplifier 50, and a signal corresponding to a subtraction value obtained by subtracting the signal 27b from the signal Vcom is generated at the operational amplifier 51. One of the outputs of the operational amplifiers 50 and 51 is selected by the analog switch 52 according to the inverted signal P / N, and is output as the signal 27c.
[0029]
With the above operation, black level and white level signals are supplied to the signal line 20 in the frame period, and the potential of the pixel electrode 23 changes according to the potential of the signal line 20 as shown in FIG. Since the amount of leakage current is constant, the average value is constant. Since the period of the pixel voltage fluctuation is a frame period and is 1/60 second, the flicker component due to the pixel voltage fluctuation is not perceived by human eyes.
[0030]
In this embodiment, no particular correction is performed on the assumption that the voltage fluctuation after 1/2 frame is sufficiently small. However, in order to make the average value coincide with the initial writing value, the first DC level application time is set to the normal 1/1 time. 2 is effective.
[0031]
When the still image display period is long, the video signal 27c is inverted in polarity at an arbitrary frame during the still image display period, and normal driving is performed. Thereafter, the still image driving is performed. This is because when the liquid crystal is DC-driven for a long time, polarization occurs and display defects such as image sticking occur. As the fixed period, for example, a time such as every 10 frames or every 1 second may be used. When the driving method is used, it is desirable to make the time for applying the positive signal and the negative signal uniform. There is no problem when the still image is driven for a long time, but when the moving image display and the still image display are frequently switched, the control circuit 31 adjusts the positive polarity application time and the negative polarity application time to be uniform. It will be necessary. For example, a stack-type counter (that is, an up / down counter) may be provided in the control circuit 31 so that the positive and negative polarity application periods during still image display are adjusted to be the same according to the counter value.
[0032]
FIGS. 7A and 7B show a plan view and a cross-sectional view of the pixel portion of this embodiment. The same components as those in FIG. 1 are denoted by the same reference numerals.
A plurality of signal lines 20 and scanning lines 21 are formed in a matrix on the first electrode substrate 53, and one end is connected to the signal line 20 at the intersection of the signal lines 20 and the scanning lines 21. A switch element 22 is formed of a thin film transistor using a part of 21 as a gate electrode. The video signal is supplied from the signal line 20, reaches the thin film transistor through the contact hole 54, and further reaches the pixel electrode 23 made of a transparent conductive film through the contact hole 55. In FIG. 7B, the signal line 20 is located above the contact hole 54. A liquid crystal 61 is inserted between the counter electrode 60 formed on the second electrode substrate 59 and the pixel electrode 23 to form a liquid crystal cell.
[0033]
A part 56 of the scanning electrode is opposed to the pixel electrode 23 through the interlayer insulating film 63 to form an auxiliary capacitance. A part of the pixel electrode 23 overlaps the signal line 20 and the scanning line 21, and light transmitted from a part other than the pixel electrode is shielded by the signal line 20 and the scanning line 21. Under the pixel electrode 23, there are red, green, and blue color filters 57R, 57G, and 57B, which enable color display.
[0034]
As the switch element 22, a poly-Si TFT is used. The active layer of the poly-Si TFT was produced by depositing an a-Si film by a plasma CVD method using silane gas, irradiating the a-Si film with an excimer laser, melting and recrystallizing. The thickness of the active layer is 500 angstroms. As a method for forming a poly-Si film, in addition to the above method, a method for directly forming a poly-Si film using a low pressure CVD method, a method for solid-phase growth of an a-Si film in an annealing furnace at around 600 ° C., etc. Can be used.
[0035]
A silicon oxide film 62 formed by a plasma CVD method was used as the gate insulating film. The gate electrode is made of a low resistance molybdenum / tungsten alloy so that the image quality is not affected by the signal delay of the scanning line 21 even in a large panel. Molybdenum / tungsten alloy was formed by sputtering. The source / drain regions were formed by implanting phosphorus by ion doping using the gate electrode as a mask. A silicon oxide film formed by a plasma CVD method was used as the interlayer insulating film 63, contact holes were formed by a dry etching method, and source / drain electrodes formed by a Mo / Al film were formed by a sputtering method. The molybdenum film was inserted to make ohmic contact with the pixel electrode made of ITO.
[0036]
Since the polysilicon thin film transistor has a mobility about two orders of magnitude higher than that of the a-Si thin film transistor, the peripheral driver circuit can be formed on the glass substrate at the same time. The peripheral circuit preferably has a CMOS configuration in order to increase speed and reduce power consumption. In this case, the impurity doping process is performed in two steps using a resist mask, a P-type impurity process and an N-type impurity doping process.
[0037]
In order to use the polysilicon thin film transistor as a switching element, it is necessary to reduce the leakage current to the pA level or lower. In order to realize this, an LDD structure was formed with a sidewall or a resist mask to prevent a tunnel current due to a drain electric field.
[0038]
When light source light is incident from the first electrode substrate side in the cross-sectional configuration of FIG. 7B, the light source light is directly incident on the active layer of the poly-Si TFT. When the surface brightness of the liquid crystal display device with an aperture ratio of 80% is set to 70 nit which is a standard for OA applications, the light leakage current does not affect the image quality under the standard driving conditions. A decrease in contrast was observed due to leakage current. Although a method of suppressing the influence of the light leakage current by forming a light shielding layer under the TFT is conceivable, there is no appropriate light shielding film because the maximum process temperature is 600 ° C. in the activation process. Therefore, the influence of the light leakage current was canceled by using a driving method that suppresses the influence of the light leakage current.
[0039]
In the embodiment, as shown in FIG. 4, the switching period of the potential applied to the signal line 20 at the time of still image display is set to 1/60 seconds. For this purpose, the X driver is driven by one line every 1/120 seconds. This is a method that takes into account the characteristic that human eyes do not feel flicker when the luminance modulation period is 1/60 seconds or less. On the other hand, the direction of luminance modulation is reversed between adjacent pixels (one is set to the black side). By shifting one side to the white side) and keeping the average luminance constant, flicker can be eliminated. In particular, this method is effective in the case of a high-definition display whose pixel pitch is about the same as the resolution of the human viewing angle.
[0040]
In order to reverse the luminance modulation direction between the adjacent pixels, the timing of applying the white level and the black level between the adjacent signal lines may be reversed. FIG. 8 shows the drive circuit. As shown in FIG. 8, this is provided with a plurality of video buses, the black and white level timing applied to the video buses 27d and 27e is reversed, and the adjacent signal lines are connected to different video buses via analog switches. Connect to. FIG. 9 shows a circuit configuration for generating the adjacent signal of the opposite phase. In this case, since the video signal is divided and driven, there is an advantage that the X driver driving frequency can be lowered.
[0041]
In the above embodiment, the potential applied to the signal line 20 at the time of displaying a still image is set to the black level and the white level. However, one signal is output after one vertical scanning period, for example, when driving using the H line inversion. When the potential of the pixel connected to the line 20 has both positive and negative polarities, positive and negative black levels (in the case of normally white mode) may be used as the two DC levels.
[0042]
The above embodiment is an example of a liquid crystal display device of a dot sequential driving method, but the same effect can be obtained for a liquid crystal display device of a line sequential driving method by using the present invention. FIG. 10 shows an equivalent circuit diagram of an embodiment of a line sequential drive type liquid crystal display device. In the figure, the same components as those in FIG. 1 are indicated by the same numbers.
[0043]
In this embodiment, a shift register 71, a digital latch 72, a D / A conversion circuit 73, and a polarity inversion circuit 74 for transferring a digital video signal are installed in the X driver 70 corresponding to each signal line 20. . The video signal transferred by the shift register 71 during one horizontal period is held by the digital latch 72, converted to an AC analog signal by the D / A conversion circuit 73 and the polarity inversion circuit 74, and output to the signal line 20.
[0044]
As the external input, in addition to the digital video signal 27, a horizontal synchronizing signal 32, a vertical synchronizing signal 33, and an M / S signal 34 are prepared, and a driving method according to whether the display image changes between frames or not changes. Switching is performed by a control circuit 75 inserted in the input stage. The M / S signal is a control signal for identifying whether the transmitted video signal is a moving image or a still image. For example, in the case of a personal computer, the M / S signal is generated by detecting whether or not the frame buffer is rewritten.
[0045]
In the case of still image display in which the display image does not change between frames, the Y driver 30 is stopped, and the X driver 70 also stops the digital video signal 27 and the input signals 78, 79, 80 to the shift register 71, and the control signal 76. , 77 only. The DC level conversion cycle by the control signal is preferably 1/60 second or less. Alternatively, it is also possible to use a method in which the average luminance is made constant by reversing the direction of luminance change in adjacent pixels by reversing the connection on the DC signal side of the switch elements 81 and 82 between adjacent signal lines.
[0046]
【The invention's effect】
As described above, by using the liquid crystal display device according to the present invention, it is possible to provide a high-performance and low-power consumption liquid crystal display device to which a driving method for greatly reducing power consumption is applied even in the case of still image display including halftone.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram showing a first configuration of a liquid crystal display device according to the present invention.
FIG. 2 is a cross-sectional view illustrating a configuration of a pixel switch.
FIG. 3 is a diagram for explaining the operating principle of the present invention.
4 is a timing chart illustrating the operation of the liquid crystal driving circuit of FIG.
FIG. 5 is a timing chart illustrating the operation of the liquid crystal driving circuit of FIG.
6 is a diagram showing a specific circuit configuration example of the polarity inversion circuit of FIG. 1;
7A is a plan view of a pixel portion of the liquid crystal cell, and FIG. 7B is a cross-sectional view showing the pixel portion of the liquid crystal cell.
FIG. 8 is a diagram illustrating a configuration of a circuit for reversing the direction of luminance modulation between adjacent pixels.
FIG. 9 is a diagram showing a configuration of a circuit for generating an adjacent signal of opposite phase.
FIG. 10 is an equivalent circuit diagram showing another embodiment of the liquid crystal display device according to the present invention.
FIG. 11 is an equivalent circuit diagram showing an embodiment of a conventional liquid crystal display device.
FIG. 12 is an equivalent circuit diagram showing an embodiment of a liquid crystal display device according to a conventional example.
[Explanation of symbols]
20 ... Signal line
21 ... Scanning line
22 ... Switch element
23. Pixel electrode
24 ... Liquid crystal cell
25 ... X driver
26 ... Analog switch
28 ... Digital-to-analog converter
29a, 29b ... polarity inversion circuit
30 ... Y driver
31 ... Control circuit
50, 51 ... operational amplifier
72. Latch circuit
90 ... Gate
91 ... Source region
92 ... Drain region
93 ... Depletion layer
94: Active layer
95 ... Diffusion length

Claims (8)

互いにマトリクス状に配線された複数の信号線及び走査線と、前記信号線及び走査線を駆動する信号線及び走査線駆動回路と、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記第1の電極基板及び第2の電極基板との間に挟持された液晶層とを有する液晶表示装置において、
画像フレーム間で表示画像が変化した場合と変化しない場合で前記信号線及び走査線駆動回路の駆動方法を切り替える制御手段を有し、該制御手段は、前記フレーム間で表示画像が変化しない場合に、前記走査線を前記スイッチ素子がオフとなる電位に保持し、前記信号線の電位を一定周期毎に切り替える手段を有することを特徴とする液晶表示装置。
A plurality of signal lines and scanning lines wired in a matrix, signal line and scanning line driving circuits for driving the signal lines and scanning lines, and switching elements at intersections of the signal lines and scanning lines Between the first electrode substrate having the formed pixel electrode, the second electrode substrate having the counter electrode formed to face the pixel electrode, and the first electrode substrate and the second electrode substrate In a liquid crystal display device having a liquid crystal layer sandwiched between
Have a control means for switching the driving method of the signal line and the scan line driver circuit in the case where the display image between the image frame does not change when changed, the control unit, when the display image does not change between the frame a liquid crystal display device, characterized in that said scanning lines the switching element is held at a potential which turns off to have a means for switching a potential of the signal line at fixed intervals.
前記信号線の電位は白及び黒表示電位であることを特徴とする請求項第1項記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the potential of the signal line is a white and black display potential. 前記信号線電位の切り替え周期が、1/60秒以下であることを特徴とする請求項第1項記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein a switching cycle of the signal line potential is 1/60 second or less. 前記一定期間毎に切り替えられる信号線の電位の位相が、隣接信号線間で逆相となっていることを特徴とする請求項第1項記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the phase of the potential of the signal line switched every predetermined period is opposite between adjacent signal lines. 互いにマトリクス状に配線された複数の信号線及び走査線と、前記信号線及び走査線を駆動する信号線及び走査線駆動回路と、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記第1の電極基板及び第2の電極基板との間に挟持された液晶層とを有する液晶表示装置において、画像フレーム間で表示画像が変化した場合と変化しない場合で駆動方法を切り替えることを特徴とし、前記フレーム間で表示画像が変化しない場合の駆動方法は、前記走査線を前記スイッチ素子がオフとなる電位に保持し、前記信号線の電位を一定周期毎に切り替える駆動方法を含むことを特徴とする液晶表示装置の駆動方法。A plurality of signal lines and scanning lines wired in a matrix, signal line and scanning line driving circuits for driving the signal lines and scanning lines, and switching elements at intersections of the signal lines and scanning lines Between the first electrode substrate having the formed pixel electrode, the second electrode substrate having the counter electrode formed to face the pixel electrode, and the first electrode substrate and the second electrode substrate In a liquid crystal display device having a liquid crystal layer sandwiched between, a driving method is switched between a case where a display image changes between image frames and a case where a display image does not change, and driving when the display image does not change between the frames The method includes a driving method of holding a scanning line at a potential at which the switch element is turned off, and switching the potential of the signal line at regular intervals. 前記信号線の電位は白及び黒表示電位であることを特徴とする請求項第5項記載の液晶表示装置の駆動方法。6. The method of driving a liquid crystal display device according to claim 5, wherein the signal lines have white and black display potentials. 前記信号線電位の切り替え周期が、1/60秒以下であることを特徴とする請求項第5項記載の液晶表示装置の駆動方法。6. The method of driving a liquid crystal display device according to claim 5, wherein a switching cycle of the signal line potential is 1/60 second or less. 前記一定期間毎に切り替えられる信号線の電位の位相が、隣接信号線間で逆相となっていることを特徴とする請求項第5項記載の液晶表示装置の駆動方法。6. The method for driving a liquid crystal display device according to claim 5, wherein the phase of the potential of the signal line switched every predetermined period is opposite between adjacent signal lines.
JP02774797A 1997-02-12 1997-02-12 Liquid crystal display device and driving method Expired - Lifetime JP3617896B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02774797A JP3617896B2 (en) 1997-02-12 1997-02-12 Liquid crystal display device and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02774797A JP3617896B2 (en) 1997-02-12 1997-02-12 Liquid crystal display device and driving method

Publications (2)

Publication Number Publication Date
JPH10221675A JPH10221675A (en) 1998-08-21
JP3617896B2 true JP3617896B2 (en) 2005-02-09

Family

ID=12229635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02774797A Expired - Lifetime JP3617896B2 (en) 1997-02-12 1997-02-12 Liquid crystal display device and driving method

Country Status (1)

Country Link
JP (1) JP3617896B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4975114B2 (en) * 2000-08-23 2012-07-11 株式会社半導体エネルギー研究所 Portable information device
JP2002244610A (en) * 2001-02-15 2002-08-30 Nec Mitsubishi Denki Visual Systems Kk Display device
KR100429880B1 (en) * 2001-09-25 2004-05-03 삼성전자주식회사 Circuit and method for controlling LCD frame ratio and LCD system having the same
JP5086524B2 (en) * 2005-01-13 2012-11-28 ルネサスエレクトロニクス株式会社 Controller / driver and liquid crystal display device using the same
KR101839931B1 (en) 2009-11-30 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device, method for driving the same, and electronic device including the same
WO2011089834A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
KR101975140B1 (en) * 2010-03-12 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
JP6462208B2 (en) * 2013-11-21 2019-01-30 ラピスセミコンダクタ株式会社 Drive device for display device
CN109581774B (en) * 2019-01-03 2021-11-30 京东方科技集团股份有限公司 Display driving method, gate driver and display device

Also Published As

Publication number Publication date
JPH10221675A (en) 1998-08-21

Similar Documents

Publication Publication Date Title
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
US6771247B2 (en) Display and method of driving display
KR100507544B1 (en) Display device and driving method thereof
JP3980167B2 (en) TFT electrode substrate
US6618033B2 (en) Liquid crystal display device
KR100864420B1 (en) How to Drive a Display Driver and an LCD / LCOS Display
CN108319049B (en) Liquid crystal display and driving method thereof
KR101743853B1 (en) Display device and electronic device
JP4537526B2 (en) Liquid crystal display device and driving method thereof
JP3617896B2 (en) Liquid crystal display device and driving method
KR100406454B1 (en) Display device and method of driving the same
JPH11109923A (en) Driving method of liquid crystal display device
JPH11352521A (en) Liquid crystal display
TW201035960A (en) Method of driving a liquid crystal display device and liquid crystal display device
JP2004340981A (en) Liquid crystal display
KR102283919B1 (en) Liquid crystal display
JP4619522B2 (en) Liquid crystal display device
JP4469469B2 (en) Flat panel display
JP4726291B2 (en) Flat panel display
JP3411496B2 (en) Image display device
JP4843247B2 (en) Liquid crystal display
JPH08304853A (en) Liquid crystal display
JP2001083945A (en) Liquid crystal display
JP2003140109A (en) Liquid crystal display
KR20060083714A (en) Liquid crystal display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041105

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term