[go: up one dir, main page]

JP3625378B2 - Multistage amplifier - Google Patents

Multistage amplifier Download PDF

Info

Publication number
JP3625378B2
JP3625378B2 JP15624498A JP15624498A JP3625378B2 JP 3625378 B2 JP3625378 B2 JP 3625378B2 JP 15624498 A JP15624498 A JP 15624498A JP 15624498 A JP15624498 A JP 15624498A JP 3625378 B2 JP3625378 B2 JP 3625378B2
Authority
JP
Japan
Prior art keywords
stage
hbt
input
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15624498A
Other languages
Japanese (ja)
Other versions
JPH11354709A (en
Inventor
一富 森
裕之 植田
直 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15624498A priority Critical patent/JP3625378B2/en
Publication of JPH11354709A publication Critical patent/JPH11354709A/en
Application granted granted Critical
Publication of JP3625378B2 publication Critical patent/JP3625378B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、衛星通信、地上マイクロ波通信、移動体通信等に使用するマイクロ波・ミリ波の半導体素子例えばＨＢＴ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子を含む半導体装置を用いた多段増幅器に関するものである。
【０００２】
【従来の技術】
一般にマイクロ波高出力増幅器は、ＦＥＴ、ＨＢＴといった半導体デバイスを用いて構成されるが、多段増幅器モジュールを作製する場合、半導体デバイスを作製する半導体基板のチップサイズを小さくすることによってモジュールの低価格化を図ることができる。また、モジュール自身を小型化することも重要である。
【０００３】
図５は、例えば、従来例として、ＩＥＥＥ １９９６ Ｍｉｃｒｏｗａｖｅ ａｎｄ Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｃｉｒｃｕｉｔｓ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｐｐ．１３−１６に記述されている増幅素子がＦＥＴの場合の半導体基板上に作製されたＦＥＴ（図５ａ）と、それを用いて作製された２段増幅器モジュール（図５ｂ）の例である。
図５において、１は例えばＧａＡｓといった半導体基板、２は前段用ＦＥＴ、３は前段用ＦＥＴの入力パッド、４は前段用ＦＥＴの出力パッド、５は後段用ＦＥＴ、６は後段用ＦＥＴの入力パッド、７は後段用ＦＥＴの出力パッド、８は例えばセラミックで作製されたＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板、９は入力整合回路、１０は段間整合回路、１１は出力整合回路、１２は入力端子、１３は出力端子、１４は接続用ワイヤである。
【０００４】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＦＥＴの入力パッド３、そして、前段用ＦＥＴ２に入力する。入力された信号は前段用ＦＥＴ２で増幅された後、前段用ＦＥＴの出力パッド４、接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＦＥＴの入力パッド６を介して後段用ＦＥＴ５へ入力される。入力された信号は後段用ＦＥＴ５で増幅された後、後段用ＦＥＴの出力パッド７から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【０００５】
図５に示すように、半導体基板１上には増幅素子である前段用ＦＥＴ２と後段用ＦＥＴ５のみが作製されており、半導体基板１のチップサイズは小さくすることができている。また、半導体基板１は１チップで構成されているため、金属キャリア等に行う半田づけも１回で済み低価格を実現することができる。また、図５のように、前段用ＦＥＴ２と後段用ＦＥＴ５が入出力の向きを逆にして作製されているため、半導体基板外のＭＩＣ基板８上に小さなサイズで入力整合回路９、段間整合回路１０、出力整合回路１１を形成でき、増幅器モジュール自体を小型に構成することができる。
【０００６】
【発明が解決しようとする課題】
ところで、上述の従来例のＦＥＴ素子を用いた場合、前段ＦＥＴの入力パッドと、後段ＦＥＴの出力パッドが極めて近接しており、また、それぞれのパッドとＭＩＣ基板を接続するワイヤも近接しているため、両パッド間もしくはワイヤ間で信号が結合する可能性がある。また、前段ＦＥＴの入力パッドから、後段ＦＥＴの出力パッドに至るまでに信号は２段のＦＥＴにより増幅されているため２０〜３０ｄＢ程度増幅されている。したがって、両パッド間もしくはワイヤ間で信号が結合した場合に、その結合によって生じる閉ループにおいて発振条件を満足し、そのために不安定になる可能性があるという問題点があった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、小型で安定な半導体装置を用いた多段増幅器を得ることを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る多段増幅器は、半導体基板上に前段用半導体素子及び後段用半導体素子を入出力の向きが逆方向となるように並べて配置した半導体装置と、該半導体装置に接続され、上記前段用半導体素子及び上記後段用半導体素子のそれぞれに入出力される信号の整合をとる整合手段とを備えた多段増幅器であって、上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えたものである。
【０００９】
請求項２の発明に係る多段増幅器は、請求項１の発明において、上記グランドラインの代わりにグランドライン用の伝送線路を用いるものである。
【００１０】
請求項３の発明に係る多段増幅器は、請求項１の発明において、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるものである。
【００１１】
請求項４の発明に係る多段増幅器は、請求項１〜３のいずれかに記載の発明において、上記半導体素子がＨＢＴ素子であるものである。
【００１３】
請求項５の発明に係る多段増幅器は、請求項１〜４のいずれかに記載の発明において、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したものである。
【００１４】
請求項６の発明に係る多段増幅器は、請求項１〜４のいずれかに記載の発明において、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したものである。
【００１５】
【発明の実施の形態】
以下、この発明の一実施の形態を、半導体素子としてＨＢＴ素子を用いた場合を例にとり、図を参照して説明する。
実施の形態１．
図１はこの発明に係わる実施の形態１を示す構成図である。
図において、１Ａは例えばＧａＡｓといった半導体基板、１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、１９は後段用ＨＢＴの入力パッド、２０は後段用ＨＢＴの出力パッド、２１は前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された１本以上のグランドライン、２２は半導体基板１上に設けられたスルーホール（バイアホール）、２３は半導体基板１を半田付けした金属キャリア２３、２４はグランドライン２１を金属キャリア２３に接地するためのワイヤである。
【００１６】
次に、動作について説明する。
図１（ａ）に示すＨＢＴ素子においては、前段用ＨＢＴの入力パッド１６に入力した信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７より、半導体基板１の外部に形成された段間整合回路を介して、再び、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から出力される。
【００１７】
なお、グランドライン２１の接地方法については、図１（ｂ）に示すように半導体基板１上に作製したスルーホール（バイアホール）２２を介して、半導体基板１の裏面の導体に接地する方法や、図１（ｃ）に示すように、半導体基板１を半田付けした金属キャリア２３上にワイヤ２４を用いて接地する方法などがある。
【００１８】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン２１が１本以上挿入されているため、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができる。
【００１９】
実施の形態２．
図２はこの発明に係わる実施の形態２を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いてＨＢＴ２段増幅器を構成する場合である。図２において、図１および図５と対応する部分には同一符号を付し、その詳細説明を省略する。
ここでは、半導体基板１Ａ上の前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、同様にはワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０を出力整合回１１の入力側に接続する。
【００２０】
次に動作について説明する。入力端子１２に入力した信号は、ＭＩＣ基板８上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２１】
このように、本実施の形態では、 前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間にグランドライン２１が１本以上挿入されているため、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な２段ＨＢＴ増幅器を得ることができる。
なお、グランドラインの接地方法については実施の形態１と同様である。
【００２２】
実施の形態３．
図３はこの発明に係わる実施の形態３を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いて実施の形態２と同様にＨＢＴ２段増幅器を構成する場合である。図３において、図２と対応する部分には同一符号を付し、その詳細説明を省略する。
図において、１Ｂは例えばＧａＡｓといった半導体基板、８Ｂは例えばセラミックで作製されたＭＩＣ基板、２５はグランドライン用伝送線路、２６はグランドライン用パッド、２７はＭＩＣ基板上のグランド端子である。
そして、実施の形態２と同様にワイヤ１４を介して半導体基板１Ｂの前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、ワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０をは出力整合回１１の入力側に接続する。また、ワイヤ１４を介してグランドライン用パッド２６とＭＩＣ基板上のグランド端子２７を接続する。
【００２３】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８Ａ上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８Ａ上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２４】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入されたグランドライン用伝送線路２５はグランドライン用パッド２６から接続用ワイヤ１４を介してＭＩＣ基板上のグランド２７へと接地されている。したがって、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ２段増幅器を得ることができる。
【００２５】
実施の形態４．
図４はこの発明に係わる実施の形態４を示す構成図である。
本実施の形態は、図１のＨＢＴ素子を用いて実施の形態２同様ＨＢＴ２段増幅器を構成する場合である。図４において、図２と対応する部分には同一符号を付し、その詳細説明を省略する。
図において、１Ｃは例えばＧａＡｓといった半導体基板、８Ｂは例えばセラミックで作製されたＭＩＣ基板、１５は前段用ＨＢＴ、１６は前段用ＨＢＴの入力パッド、１７は前段用ＨＢＴの出力パッド、１８は後段用ＨＢＴ、２８は前段用ＨＢＴ用定電圧ベースバイアス回路、２９は後段用ＨＢＴ用定電圧ベースバイアス回路、３０はＭＩＣ基板上のバイアス印加端子ある。
【００２６】
そして、実施の形態２と同様にワイヤ１４を介して半導体基板１Ｃの前段用ＨＢＴの入力パッド１６を入力整合回路９の出力側に接続するとともに、その出力パッド１７を段間整合回路１０の入力側に接続し、ワイヤ１４を介して段間整合回路１０の出力側を後段用ＨＢＴの入力パッド１９に接続するとともに、その後段用ＨＢＴの出力パッド２０をは出力整合回１１の入力側に接続する。また、ワイヤ１４を介して前段用ＨＢＴ用定電圧ベースバイアス回路２８および後段用ＨＢＴ用定電圧ベースバイアス回路２９とＭＩＣ基板上のバイアス印加端子３０を接続する。
【００２７】
次に動作について説明する。
入力端子１２に入力した信号は、ＭＩＣ基板８Ｂ上に形成された入力整合回路９、接続用ワイヤ１４を介して、前段用ＨＢＴの入力パッド１６、そして、前段用ＨＢＴ１５に入力する。入力された信号は、前段用ＨＢＴ１５で増幅された後、前段用ＨＢＴの出力パッド１７、接続用ワイヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された段間整合回路１０によって整合された後、接続用ワイヤ１４、後段用ＨＢＴの入力パッド１９を介して後段用ＨＢＴ１８へ入力される。入力された信号は、後段用ＨＢＴ１８で増幅された後、後段用ＨＢＴの出力パッド２０から接続用ワイヤ１４を介して、ＭＩＣ基板８Ｂ上に形成された出力整合回路１１によって整合された後、出力端子１３より出力される。
【００２８】
このように、本実施の形態では、前段用ＨＢＴ１５と後段用前段ＨＢＴ１８の間に挿入された前段用ＨＢＴ用定電圧バイアス回路２８と、後段用ＨＢＴ用定電圧ベースバイアス回路２９は接続用ワイヤ１４を介してＭＩＣ基板上のバイアス印加端子に接続されている。したがって、前段用ＨＢＴの入力パッド１６と、後段ＨＢＴの出力パッド２０との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ２段増幅器を得ることができる。
【００２９】
なお、実施の形態１〜４においてはＧａＡｓ基板上に作製したＨＢＴ素子の例を示したが、ＳｉＧｅなどの他の半導体基板上に作製したＨＢＴ素子に対しても適用可能である。また、半導体素子もＨＢＴ素子に限定されることなく、その他の半導体素子でもよい。
【００３０】
【発明の効果】
以上のように、請求項１の発明によれば、半導体基板上に入出力の向きが逆方向である前段用半導体素子及び後段用半導体素子を並べて配置した半導体装置において、上記前段用半導体素子及び後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。さらに、該半導体装置に接続され、上記前段用半導体素子及び後段用半導体素子に入出力される信号の整合をとる整合手段とを備えたので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な増幅器が得られ、特にＨＢＴ多段増幅器を構成する場合には有用であるという効果がある。
【００３１】
請求項２の発明によれば、上記グランドラインの代わりにグランドライン用の伝送線路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。
【００３２】
請求項３の発明によれば、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。
【００３３】
請求項４の発明によれば、上記半導体素子がＨＢＴ素子であるので、モジュールの低価格化および小型化を目論む多段増幅器モジュール等に用いて有用であるという効果がある。
【００３５】
請求項５の発明によれば、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができるという効果がある。
【００３６】
請求項６の発明によれば、上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なＨＢＴ増幅器を得ることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す構成図である。
【図２】この発明の実施の形態２を示す構成図である。
【図３】この発明の実施の形態３を示す構成図である。
【図４】この発明の実施の形態４を示す構成図である。
【図５】従来のＨＢＴ２段増幅器を示す構成図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ 半導体基板、 ８，８Ａ，８Ｂ ＭＩＣ基板、 ９ 入力整合回路、 １０ 段間整合回路、 １１ 出力整合回路 、 １４，２４ ワイヤ、、 １５ 前段用ＨＢＴ、 １６ 前段用ＨＢＴの入力パッド、 １７前段用ＨＢＴの出力パッド、 １８ 後段用ＨＢＴ、 １９ 後段用ＨＢＴの入力パッド、 ２０ 後段用ＨＢＴの出力パッド、 ２１ グランドライン、 ２２ スルーホール（バイアホール）、 ２３ 金属キャリア、 ２５ グランドライン用伝送線路、 ２６ グランドライン用パッド、 ２７ ＭＩＣ基板上のグランド端子、 ２８ 前段用ＨＢＴ用定電圧ベースバイアス回路、 ２９ 後段用ＨＢＴ用定電圧ベースバイアス回路、 ３０ ＭＩＣ基板上のバイアス印加端子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multistage amplifier using a semiconductor device including a microwave / millimeter wave semiconductor element, such as an HBT (Hetero-junction Bipolar Transistor) element, used for satellite communication, ground microwave communication, mobile communication, and the like. .
[0002]
[Prior art]
In general, microwave high-power amplifiers are configured using semiconductor devices such as FETs and HBTs. However, when manufacturing a multi-stage amplifier module, it is possible to reduce the cost of the module by reducing the chip size of the semiconductor substrate on which the semiconductor device is manufactured. Can be planned. It is also important to downsize the module itself.
[0003]
FIG. 5 shows, for example, a conventional example of IEEE 1996 Microwave and Millimeter-Wave Monolithic Circuits Symposium Digest pp. This is an example of an FET (FIG. 5a) manufactured on a semiconductor substrate when the amplifying element described in 13-16 is an FET, and a two-stage amplifier module (FIG. 5b) manufactured using the FET.
In FIG. 5, 1 is a semiconductor substrate such as GaAs, 2 is a front-stage FET, 3 is a front-stage FET input pad, 4 is a front-stage FET output pad, 5 is a rear-stage FET, and 6 is a rear-stage FET input pad. 7 is an output pad of a post-stage FET, 8 is a MIC (Microwave Integrated Circuit) substrate made of, for example, ceramic, 9 is an input matching circuit, 10 is an interstage matching circuit, 11 is an output matching circuit, 12 is an input terminal, Reference numeral 13 denotes an output terminal, and reference numeral 14 denotes a connection wire.
[0004]
Next, the operation will be described.
A signal input to the input terminal 12 is input to the input pad 3 of the front-stage FET and the front-stage FET 2 via the input matching circuit 9 formed on the MIC substrate 8 and the connection wire 14. The input signal is amplified by the pre-stage FET 2 and then matched by the inter-stage matching circuit 10 formed on the MIC substrate 8 via the output pad 4 and the connection wire 14 of the pre-stage FET, and then connected. The signal is input to the post-stage FET 5 via the wire 14 and the post-stage FET input pad 6. The input signal is amplified by the post-stage FET 5, matched from the output pad 7 of the post-stage FET via the connection wire 14 by the output matching circuit 11 formed on the MIC substrate 8, and then output terminal 13 is output.
[0005]
As shown in FIG. 5, only the front-stage FET 2 and the rear-stage FET 5 which are amplification elements are formed on the semiconductor substrate 1, and the chip size of the semiconductor substrate 1 can be reduced. Further, since the semiconductor substrate 1 is composed of one chip, soldering to a metal carrier or the like can be performed only once, and a low price can be realized. Further, as shown in FIG. 5, since the front-stage FET 2 and the rear-stage FET 5 are manufactured with the input / output directions reversed, the input matching circuit 9 and the inter-stage matching are formed on the MIC substrate 8 outside the semiconductor substrate with a small size. The circuit 10 and the output matching circuit 11 can be formed, and the amplifier module itself can be configured in a small size.
[0006]
[Problems to be solved by the invention]
By the way, when the above-described conventional FET element is used, the input pad of the front stage FET and the output pad of the rear stage FET are very close to each other, and the wires connecting the respective pads and the MIC substrate are also close to each other. Therefore, there is a possibility that signals are coupled between both pads or between wires. Further, since the signal is amplified by the two-stage FET from the input pad of the front stage FET to the output pad of the rear stage FET, it is amplified by about 20 to 30 dB. Therefore, when signals are coupled between both pads or between wires, there is a problem that the oscillation condition is satisfied in a closed loop caused by the coupling, which may cause instability.
[0007]
The present invention has been made to solve the above-described problems, and an object thereof is to obtain a multistage amplifier using a small and stable semiconductor device.
[0008]
[Means for Solving the Problems]
The multistage amplifier according to the invention of claim 1 is connected to a semiconductor device in which a front-end semiconductor element and a rear-stage semiconductor element are arranged on a semiconductor substrate so that the input / output directions are opposite to each other, and the semiconductor device, A multi-stage amplifier comprising a matching means for matching signals input / output to / from each of the front-stage semiconductor element and the rear-stage semiconductor element, wherein the multistage amplifier is provided between the front-stage semiconductor element and the rear-stage semiconductor element. It comprises at least one ground line provided on the semiconductor substrate.
[0009]
A multistage amplifier according to a second aspect of the invention is the multistage amplifier according to the first aspect of the invention, wherein a ground line transmission line is used instead of the ground line.
[0010]
A multistage amplifier according to a third aspect of the present invention is the multistage amplifier according to the first aspect, wherein a bias circuit for supplying a constant voltage to the base of the semiconductor element is used instead of the ground line.
[0011]
A multistage amplifier according to a fourth aspect of the present invention is the multistage amplifier according to any one of the first to third aspects, wherein the semiconductor element is an HBT element.
[0013]
A multistage amplifier according to a fifth aspect of the present invention is the multistage amplifier according to any one of the first to fourth aspects, wherein the multistage amplifier is provided on the semiconductor substrate between the front-stage semiconductor element and the rear-stage semiconductor element of the semiconductor device. The transmission line for at least one ground line is connected to the ground terminal provided on the substrate of the matching means.
[0014]
A multistage amplifier according to a sixth aspect of the present invention is the multistage amplifier according to any one of the first to fourth aspects, wherein the multistage amplifier is provided on the semiconductor substrate between the front-stage semiconductor element and the rear-stage semiconductor element of the semiconductor device. The bias circuit is connected to a bias application terminal provided on the substrate of the matching means.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings, taking as an example a case where an HBT element is used as a semiconductor element.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing Embodiment 1 according to the present invention.
In the figure, 1A is a semiconductor substrate such as GaAs, 15 is a front stage HBT, 16 is an input pad of a front stage HBT, 17 is an output pad of a front stage HBT, 18 is a rear stage HBT, 19 is an input pad of a rear stage HBT, 20 is an output pad of the rear stage HBT, 21 is one or more ground lines inserted between the front stage HBT 15 and the rear stage front stage HBT 18, 22 is a through hole (via hole) provided on the semiconductor substrate 1, 23 The metal carriers 23 and 24 to which the semiconductor substrate 1 is soldered are wires for grounding the ground line 21 to the metal carrier 23.
[0016]
Next, the operation will be described.
In the HBT element shown in FIG. 1A, a signal input to the input pad 16 of the front-stage HBT is amplified by the front-stage HBT 15 and then formed outside the semiconductor substrate 1 from the output pad 17 of the front-stage HBT. The signal is input again to the rear-stage HBT 18 via the input pad 19 of the rear-stage HBT through the interstage matching circuit. The input signal is amplified by the post-stage HBT 18 and then output from the output pad 20 of the post-stage HBT.
[0017]
As for the grounding method of the ground line 21, as shown in FIG. 1B, a method of grounding the conductor on the back surface of the semiconductor substrate 1 through a through hole (via hole) 22 formed on the semiconductor substrate 1. As shown in FIG. 1C, there is a method of grounding using a wire 24 on a metal carrier 23 to which the semiconductor substrate 1 is soldered.
[0018]
Thus, in this embodiment, since one or more ground lines 21 are inserted between the front-stage HBT 15 and the rear-stage front-stage HBT 18, the input pad 16 of the front-stage HBT, the output pad 20 of the rear-stage HBT, Can be increased, and when a signal is coupled between both pads, oscillation that occurs in the closed loop can be suppressed, and a stable HBT amplifier can be obtained.
[0019]
Embodiment 2. FIG.
FIG. 2 is a block diagram showing Embodiment 2 according to the present invention.
In this embodiment, an HBT two-stage amplifier is configured using the HBT element of FIG. 2, parts corresponding to those in FIGS. 1 and 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
Here, the input pad 16 of the front-stage HBT on the semiconductor substrate 1A is connected to the output side of the input matching circuit 9, and the output pad 17 is connected to the input side of the inter-stage matching circuit 10. Similarly, the wire 14 The output side of the interstage matching circuit 10 is connected to the input pad 19 of the post-stage HBT via the, and the output pad 20 of the post-stage HBT is connected to the input side of the output matching circuit 11.
[0020]
Next, the operation will be described. The signal input to the input terminal 12 is input to the input pad 16 of the front-stage HBT and the front-stage HBT 15 via the input matching circuit 9 formed on the MIC substrate 8 and the connection wire 14. The input signal is amplified by the front-stage HBT 15 and then matched by the interstage matching circuit 10 formed on the MIC substrate 8 via the output pad 17 and the connection wire 14 of the front-stage HBT. The signal is input to the rear stage HBT 18 via the connection wire 14 and the input pad 19 of the rear stage HBT. The input signal is amplified by the post-stage HBT 18 and then matched from the output pad 20 of the post-stage HBT via the connecting wire 14 by the output matching circuit 11 formed on the MIC substrate 8 and then output. Output from the terminal 13.
[0021]
Thus, in this embodiment, since one or more ground lines 21 are inserted between the front-stage HBT 15 and the rear-stage front-stage HBT 18, the input pad 16 of the front-stage HBT, the output pad 20 of the rear-stage HBT, Isolation between the two pads can be increased, and when a signal is coupled between both pads, oscillation that occurs in a closed loop can be suppressed, and a stable two-stage HBT amplifier can be obtained.
The ground line is grounded in the same manner as in the first embodiment.
[0022]
Embodiment 3 FIG.
FIG. 3 is a block diagram showing Embodiment 3 according to the present invention.
In the present embodiment, an HBT two-stage amplifier is configured using the HBT element of FIG. 1 as in the second embodiment. 3, parts corresponding to those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
In the figure, 1B is a semiconductor substrate such as GaAs, 8B is an MIC substrate made of ceramic, for example, 25 is a transmission line for ground line, 26 is a pad for ground line, and 27 is a ground terminal on the MIC substrate.
Similarly to the second embodiment, the input pad 16 of the front stage HBT of the semiconductor substrate 1B is connected to the output side of the input matching circuit 9 through the wire 14, and the output pad 17 is connected to the input of the interstage matching circuit 10. The output side of the interstage matching circuit 10 is connected to the input pad 19 of the rear stage HBT via the wire 14, and the output pad 20 of the rear stage HBT is connected to the input side of the output matching circuit 11. To do. Further, the ground line pad 26 and the ground terminal 27 on the MIC substrate are connected via the wire 14.
[0023]
Next, the operation will be described.
The signal input to the input terminal 12 is input to the input pad 16 of the front-stage HBT and the front-stage HBT 15 via the input matching circuit 9 formed on the MIC substrate 8A and the connection wire 14. The input signal is amplified by the front-stage HBT 15 and then matched by the interstage matching circuit 10 formed on the MIC substrate 8A via the output pad 17 and the connection wire 14 of the front-stage HBT. The signal is input to the rear stage HBT 18 via the connection wire 14 and the input pad 19 of the rear stage HBT. The input signal is amplified by the post-stage HBT 18 and then matched from the output pad 20 of the post-stage HBT via the connecting wire 14 by the output matching circuit 11 formed on the MIC substrate 8 and then output. Output from the terminal 13.
[0024]
Thus, in this embodiment, the ground line transmission line 25 inserted between the front stage HBT 15 and the rear stage front HBT 18 is connected to the ground 27 on the MIC substrate from the ground line pad 26 via the connection wire 14. Is grounded. Therefore, the isolation between the input pad 16 of the front-stage HBT and the output pad 20 of the rear-stage HBT can be increased, and further, the isolation between the connection wires can be increased. Therefore, when a signal is coupled between both pads or between both connecting wires, oscillation that occurs in a closed loop can be suppressed, and a stable HBT two-stage amplifier can be obtained.
[0025]
Embodiment 4 FIG.
FIG. 4 is a block diagram showing Embodiment 4 according to the present invention.
In the present embodiment, an HBT two-stage amplifier is configured using the HBT element of FIG. 1 as in the second embodiment. 4, parts corresponding to those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
In the figure, 1C is a semiconductor substrate such as GaAs, 8B is an MIC substrate made of, for example, ceramic, 15 is a front-stage HBT, 16 is a front-stage HBT input pad, 17 is a front-stage HBT output pad, and 18 is a rear-stage HBT. HBT, 28 is a front-stage HBT constant voltage base bias circuit, 29 is a rear-stage HBT constant voltage base bias circuit, and 30 is a bias application terminal on the MIC substrate.
[0026]
Similarly to the second embodiment, the input pad 16 of the front stage HBT of the semiconductor substrate 1C is connected to the output side of the input matching circuit 9 through the wire 14, and the output pad 17 is connected to the input of the interstage matching circuit 10. The output side of the interstage matching circuit 10 is connected to the input pad 19 of the rear stage HBT via the wire 14, and the output pad 20 of the rear stage HBT is connected to the input side of the output matching circuit 11. To do. Further, the HBT constant voltage base bias circuit 28 for the front stage and the constant voltage base bias circuit 29 for the rear stage HBT are connected to the bias application terminal 30 on the MIC substrate through the wire 14.
[0027]
Next, the operation will be described.
The signal input to the input terminal 12 is input to the input pad 16 of the front-stage HBT and the front-stage HBT 15 via the input matching circuit 9 formed on the MIC substrate 8B and the connection wire 14. The input signal is amplified by the front stage HBT 15 and then matched by the interstage matching circuit 10 formed on the MIC substrate 8B via the output pad 17 of the front stage HBT and the connection wire 14, The signal is input to the rear stage HBT 18 via the connection wire 14 and the input pad 19 of the rear stage HBT. The input signal is amplified by the post-stage HBT 18 and then matched from the output pad 20 of the post-stage HBT via the connection wire 14 by the output matching circuit 11 formed on the MIC substrate 8B, and then output. Output from the terminal 13.
[0028]
Thus, in the present embodiment, the front-stage HBT constant voltage bias circuit 28 inserted between the front-stage HBT 15 and the rear-stage front-stage HBT 18, and the rear-stage HBT constant-voltage base bias circuit 29 are connected to the connection wire 14. To the bias application terminal on the MIC substrate. Therefore, the isolation between the input pad 16 of the front-stage HBT and the output pad 20 of the rear-stage HBT can be increased, and further, the isolation between the connection wires can be increased. Therefore, when a signal is coupled between both pads or between both connecting wires, oscillation that occurs in a closed loop can be suppressed, and a stable HBT two-stage amplifier can be obtained.
[0029]
In the first to fourth embodiments, an example of an HBT element manufactured on a GaAs substrate is shown, but the present invention can also be applied to an HBT element manufactured on another semiconductor substrate such as SiGe. Further, the semiconductor element is not limited to the HBT element, and may be other semiconductor elements.
[0030]
【The invention's effect】
As described above, according to the first aspect of the present invention, in a semiconductor device orientation of the input and output on a semiconductor substrate is arranged a semiconductor device and a semiconductor device for subsequent use front are opposite, the semiconductor elements and for the preceding stage Since at least one ground line provided on the semiconductor substrate between the semiconductor elements for the subsequent stage is provided, the isolation between the input / output pads of the semiconductor element can be increased, and the signal is coupled between the two pads. In some cases, there is an effect that oscillation occurring in the generated closed loop can be suppressed. In addition, since there is provided a matching means for matching signals input / output to / from the preceding semiconductor element and the subsequent semiconductor element connected to the semiconductor device, the isolation between the input / output pads of the semiconductor element is increased. When a signal is coupled between both pads, oscillation that occurs in the closed loop that occurs can be suppressed, and a stable amplifier can be obtained, which is particularly useful when configuring an HBT multistage amplifier. is there.
[0031]
According to the invention of claim 2, since the transmission line for the ground line is used instead of the ground line, the isolation between the input / output pads of the semiconductor element can be increased, and the signal is coupled between the two pads. In some cases, there is an effect that oscillation occurring in the generated closed loop can be suppressed.
[0032]
According to the invention of claim 3, since the bias circuit for supplying a constant voltage to the base of the semiconductor element is used instead of the ground line, the isolation between the input / output pads of the semiconductor element can be increased. When a signal is coupled between the pads, there is an effect that oscillation that occurs in a closed loop that occurs can be suppressed.
[0033]
According to the invention of claim 4, since the semiconductor element is an HBT element, there is an effect that the semiconductor element is useful for use in a multi-stage amplifier module or the like that aims to reduce the cost and size of the module.
[0035]
According to the invention of claim 5 , at least one ground line transmission line provided on the semiconductor substrate between the front-stage semiconductor element and the rear-stage semiconductor element of the semiconductor device, and the matching means Since the ground terminal provided on the substrate is connected, the isolation between the connecting wires can be increased, and the oscillation that occurs in the closed loop that occurs when signals are coupled between both connecting wires can be suppressed. Therefore, there is an effect that a stable HBT amplifier can be obtained.
[0036]
According to a sixth aspect of the present invention, there is provided a bias circuit provided on the semiconductor substrate between the front-stage semiconductor element and the rear-stage semiconductor element of the semiconductor device, and a bias provided on the substrate of the matching means. Since the application terminal is connected, the isolation between the connecting wires can be increased, and when a signal is coupled between the two connecting wires, the oscillation that occurs in the closed loop can be suppressed, and a stable HBT amplifier. There is an effect that can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing Embodiment 1 of the present invention.
FIG. 2 is a configuration diagram showing a second embodiment of the present invention.
FIG. 3 is a block diagram showing Embodiment 3 of the present invention.
FIG. 4 is a block diagram showing Embodiment 4 of the present invention.
FIG. 5 is a block diagram showing a conventional HBT two-stage amplifier.
[Explanation of symbols]
1A, 1B, 1C Semiconductor substrate, 8, 8A, 8B MIC substrate, 9 input matching circuit, 10 stage matching circuit, 11 output matching circuit, 14, 24 wires, 15 HBT for the previous stage, 16 Input pad for the HBT for the previous stage , 17 Output pad for HBT for the previous stage, 18 HBT for the subsequent stage, 19 Input pad for the HBT for the subsequent stage, 20 Output pad for the HBT for the subsequent stage, 21 Ground line, 22 Through hole (via hole), 23 Metal carrier, 25 For ground line Transmission line, 26 Ground line pad, 27 Ground terminal on MIC substrate, 28 Constant voltage base bias circuit for HBT for front stage, 29 Constant voltage base bias circuit for HBT for back stage, 30 Bias application terminal on MIC board.

Claims (6)

半導体基板上に前段用半導体素子及び後段用半導体素子を入出力の向きが逆方向となるように並べて配置した半導体装置と、
該半導体装置に接続され、上記前段用半導体素子及び上記後段用半導体素子のそれぞれに入出力される信号の整合をとる整合手段と
を備えた多段増幅器において、
上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドラインを備えたことを特徴とする多段増幅器。A semiconductor device in which a front-stage semiconductor element and a rear-stage semiconductor element are arranged on a semiconductor substrate so that the input / output directions are opposite to each other;
A multistage amplifier connected to the semiconductor device and provided with matching means for matching signals inputted to and outputted from each of the front-stage semiconductor element and the rear-stage semiconductor element;
A multi-stage amplifier comprising at least one ground line provided on the semiconductor substrate between the front-stage semiconductor element and the rear-stage semiconductor element. 上記グランドラインの代わりにグランドライン用の伝送線路を用いることを特徴とする請求項１記載の多段増幅器。2. The multistage amplifier according to claim 1, wherein a transmission line for a ground line is used instead of the ground line. 上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いることを特徴とする請求項１記載の多段増幅器。2. The multistage amplifier according to claim 1, wherein a bias circuit for supplying a constant voltage to the base of the semiconductor element is used instead of the ground line. 上記半導体素子がＨＢＴ素子であることを特徴とする請求項１〜３のいずれかに記載の多段増幅器。4. The multistage amplifier according to claim 1, wherein the semiconductor element is an HBT element. 上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられた少なくとも１本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したことを特徴とする請求項１〜４のいずれかに記載の多段増幅器。At least one transmission line for the ground line provided on the semiconductor substrate between the semiconductor element for the front stage and the semiconductor element for the rear stage of the semiconductor device, and a ground terminal provided on the substrate of the matching means The multistage amplifier according to claim 1, wherein the multistage amplifier is connected to each other. 上記半導体装置の上記前段用半導体素子及び上記後段用半導体素子の間の上記半導体基板上に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したことを特徴とする請求項１〜４のいずれかに記載の多段増幅器。A bias circuit provided on the semiconductor substrate between the front-stage semiconductor element and the rear-stage semiconductor element of the semiconductor device is connected to a bias application terminal provided on the substrate of the matching means. The multistage amplifier according to claim 1.
JP15624498A 1998-06-04 1998-06-04 Multistage amplifier Expired - Fee Related JP3625378B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15624498A JP3625378B2 (en) 1998-06-04 1998-06-04 Multistage amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15624498A JP3625378B2 (en) 1998-06-04 1998-06-04 Multistage amplifier

Publications (2)

Publication Number Publication Date
JPH11354709A JPH11354709A (en) 1999-12-24
JP3625378B2 true JP3625378B2 (en) 2005-03-02

Family

ID=15623537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15624498A Expired - Fee Related JP3625378B2 (en) 1998-06-04 1998-06-04 Multistage amplifier

Country Status (1)

Country Link
JP (1) JP3625378B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4018312B2 (en) 2000-02-21 2007-12-05 株式会社ルネサステクノロジ Wireless communication device
JP4828644B2 (en) * 2010-06-10 2011-11-30 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH11354709A (en) 1999-12-24

Similar Documents

Publication Publication Date Title
US6812794B1 (en) Multistage amplifier
US11581241B2 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
US12224713B2 (en) Multiple-stage Doherty power amplifiers implemented with multiple semiconductor technologies
JPH11261351A (en) Power amplifier MMIC
US7221228B2 (en) Radio frequency power amplifier module
US6768381B2 (en) Semiconductor power amplifier and multistage monolithic integrated circuit
CN1853343B (en) Amplifier
JPWO2002056461A1 (en) High frequency semiconductor device
EP1397836B1 (en) Mmic with off-chip bias feed system
JP4498595B2 (en) High frequency circuit equipment
JP3625378B2 (en) Multistage amplifier
JP2000244264A (en) High frequency power amplifier
JP2002171143A (en) High frequency power amplifier
US7368996B2 (en) High frequency power amplifier
JPH09260412A (en) Semiconductor integrated circuit
JP3062358B2 (en) Microwave integrated circuit device
JP7740601B2 (en) Power amplifier
JPH0575314A (en) Microwave integrated circuit element
JP2002171144A (en) High frequency amplifier
JP2878900B2 (en) High power semiconductor amplifier
JP3151813B2 (en) Analog amplifier circuit
JP3667136B2 (en) RF power amplifier module
KR100286811B1 (en) Dual Band High Frequency Power Amplifier
JPH09139630A (en) Power amplification device in portable communication device and portable communication device
JP2001144395A (en) High frequency circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees