[go: up one dir, main page]

JP3639812B2 - Etching method and etching apparatus - Google Patents

Etching method and etching apparatus Download PDF

Info

Publication number
JP3639812B2
JP3639812B2 JP2001369877A JP2001369877A JP3639812B2 JP 3639812 B2 JP3639812 B2 JP 3639812B2 JP 2001369877 A JP2001369877 A JP 2001369877A JP 2001369877 A JP2001369877 A JP 2001369877A JP 3639812 B2 JP3639812 B2 JP 3639812B2
Authority
JP
Japan
Prior art keywords
substrate
vapor
etching
hydrofluoric acid
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001369877A
Other languages
Japanese (ja)
Other versions
JP2003174009A (en
Inventor
篤史 大澤
眞人 田中
健一 横内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2001369877A priority Critical patent/JP3639812B2/en
Publication of JP2003174009A publication Critical patent/JP2003174009A/en
Application granted granted Critical
Publication of JP3639812B2 publication Critical patent/JP3639812B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、基板表面に形成された高誘電率材料を含む薄膜(ゲート絶縁膜など)を選択的にエッチングするためのエッチング方法およびエッチング装置に関する。処理対象となる基板には、半導体ウエハ、液晶表示装置用ガラス基板、プラズマディスプレイ用ガラス基板等が含まれる。
【0002】
【従来の技術】
半導体集積回路素子の高集積化および微細化に伴って、ゲート長が短縮され、それに応じてゲート絶縁膜が薄膜化されてきた。しかし、ゲート絶縁膜の薄膜化とゲートからのリーク電流の増加とはトレードオフの関係にあり、もはやゲート絶縁膜の薄膜化は限界に達している。
そこで、従来からゲート絶縁膜の材料として用いられてきた酸化シリコンに代えて、この酸化シリコンよりも誘電率の高い高誘電率材料(いわゆるhigh−k材料)を用いて厚いゲート絶縁膜を形成することが提案されている。このような高誘電率材料の候補としては、ハフニア(HfO2)、アルミナ(Al23)、ジルコニア(ZrO2)などが挙げられている。
【0003】
【発明が解決しようとする課題】
ところが、これらの高誘電率材料は、従来からの薬液を用いたエッチングにおいては、シリコン半導体素子の基本構成材料とも言えるポリシリコンおよび酸化シリコンに対する選択性がない。したがって、基板上で高誘電率材料の薄膜をパターニングすることができない。そのため、このような高誘電率材料をゲート絶縁膜やキャパシタとして用いた半導体集積回路素子の実用的な製造方法は存在しない。
【0004】
そこで、この発明の目的は、上述の技術的課題を解決し、基板上の高誘電率材料を含む薄膜を選択的にエッチングすることができるエッチング方法およびエッチング装置を提供することである。
【0005】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項1記載の発明は、酸化シリコン膜またはポリシリコン膜が形成された基板(W)の表面から高誘電率材料としてのハフニアまたはアルミナを含む薄膜(1)をエッチング除去するエッチング方法であって、基板を所定の温度に加熱する基板加熱工程と、この基板加熱工程と並行して、上記基板の表面にふっ酸を含む蒸気を供給することによって、当該基板の表面のハフニアまたはアルミナを含む薄膜を当該基板上の酸化シリコン膜またはポリシリコン膜に対して選択的にエッチング除去する蒸気供給工程とを含むことを特徴とするエッチング方法である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
【0006】
ふっ酸を含む蒸気とは、ふっ酸水溶液の蒸気(ふっ酸蒸気)であってもよいし、このふっ酸蒸気を不活性ガスなどのキャリアガス中に混合させたものであってもよい。また、上記ふっ酸を含む蒸気は、ふっ酸に、過酸化水素水やオゾン等の酸化剤、またはメタノール等の有機溶剤を加えた混合液の蒸気であってもよい
【0007】
また、上記ふっ酸を含む蒸気は、無水ふっ酸ガスを含む蒸気であってもよい。なお、無水ふっ酸ガスを含む蒸気とは、無水ふっ酸ガスと水蒸気とが混合されたものであってもよいし、無水ふっ酸ガスとメタノールなどの有機溶剤の蒸気とが混合されたものであってもよく、また、これらをさらに不活性ガスなどのキャリアガス中に混合させたものであってもよい。
【0008】
このようなふっ酸水溶液の蒸気または無水ふっ酸ガスを含む蒸気によるエッチングでは、エッチングレートの温度依存性が極めて大きい。そこで、高誘電率材料としてのハフニアまたはアルミナのエッチングレートが大きく、基板表面に形成された酸化シリコン膜またはポリシリコン膜のエッチングレートが小さくなるように基板を所定の温度に加熱した状態で、ふっ酸を含む蒸気を基板表面に導くことよって、ハフニアまたはアルミナを含む薄膜を酸化シリコン膜またはポリシリコン膜に対して選択的にエッチング除去することができる。
【0009】
これにより、高誘電率材料としてのハフニアまたはアルミナを含む薄膜を用いた半導体集積回路素子等の装置の実用的な製造方法を実現することができ、そのような装置の量産が可能になる。
請求項2記載の発明は、上記基板加熱工程における上記所定の温度が50℃以上160℃以下であることを特徴とする請求項1記載のエッチング方法である。
このような温度条件を設定することによって、高誘電率材料としてのハフニアまたはアルミナを含む薄膜を良好な選択性でエッチング除去できる。
【0010】
請求項3記載の発明は、上記蒸気供給工程と並行して、上記基板が置かれた空間を所定の気圧(たとえば、100〜300Torr)に減圧する減圧工程をさらに含むことを特徴とする請求項1または2記載のエッチング方法である。
ふっ酸を含む蒸気によるエッチングにおけるエッチングレートは、温度依存性が高いばかりでなく、基板が置かれる空間の気圧に対する依存性も大きい。そこで、ふっ酸を含む蒸気を用いたエッチングを行う際に、基板が置かれた空間を所定の気圧に減圧することによって、エッチング選択性をより高めることができる。
【0012】
請求項記載の発明は、上記薄膜は、ゲート絶縁膜またはキャパシタであることを特徴とする請求項1ないしのいずれかに記載のエッチング方法である。
【0013】
ゲート絶縁膜に適用可能な高誘電率材料には、ハフニア(HfO2またはアルミナ(Al23 )などがある。
ゲート電極等の配線用の金属膜としては、銅、アルミニウム、タングステンなどが使用可能である。
請求項記載の発明は、酸化シリコン膜またはポリシリコン膜が形成された基板(W)の表面から高誘電率材料としてのハフニアまたはアルミナを含む薄膜(1)をエッチング除去するエッチング装置であって、基板を所定の温度で加熱するための基板加熱手段(45)と、上記基板の表面のハフニアまたはアルミナを含む薄膜を当該基板上の酸化シリコン膜またはポリシリコン膜に対して選択的にエッチング除去するために、上記基板加熱手段によって所定の温度に加熱されている当該基板の表面にふっ酸を含む蒸気を供給する蒸気供給手段(31〜34,36,37,43,52〜54)とを含むことを特徴とするエッチング装置である。
【0014】
この構成により、請求項1の発明に関して述べた効果と同様な効果を達成できる。
請求項記載の発明は、上記基板が置かれた空間を所定の気圧に減圧する減圧手段をさらに含み上記蒸気供給手段は、上記減圧手段によって所定の気圧に減圧された空間に置かれ、かつ、上記基板加熱手段によって所定の温度に加熱されている上記基板の表面にふっ酸を含む蒸気を供給するものであることを特徴とする請求項5記載のエッチング装置である。
【0015】
この構成により、請求項の発明に関して述べたのと同様な作用効果を実現できる。
【0016】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る気相エッチング装置によって、基板の一例である半導体ウエハ(以下、単に「ウエハ」という。)Wが処理される様子を示す断面図である。ウエハW上には、図1(a)に示すように、ゲート絶縁膜1が形成されており、このゲート絶縁膜1上にゲート電極2が形成されている。その他、図示は省略するが、ウエハWの表面には、ポリシリコン膜や酸化シリコン膜のパターンが形成されている。
【0017】
この状態のウエハWに対して気相エッチング処理が施されることによって、ゲート電極2の直下領域以外の領域におけるゲート絶縁膜1が選択的に除去されて、ゲート絶縁膜1のパターニングが行われる。
ゲート絶縁膜1には、いわゆるHigh−k(高誘電率)絶縁膜が適用されており、ゲート電極2は、銅、アルミニウムまたはタングステンなどの金属膜からなっている。
【0018】
High−k絶縁膜は、ゲート絶縁膜として従来から用いられてきた酸化シリコン膜よりも誘電率が高い材料からなる絶縁膜であり、ハフニア(HfO2)、またはアルミナ(Al23 からなる膜が該当する。
この発明の一実施形態では、気相エッチングによって、ウエハW上の酸化シリコン膜やポリシリコン膜の損傷を最小限に抑制しつつ、ウエハW上のゲート絶縁膜1が選択的に除去される。
【0019】
図2は、この発明の一実施形態に係る気相エッチング装置の構成を説明するための図解的な断面図である。この装置は、ウエハWの表面からHigh−k絶縁膜を選択的にエッチング除去するための装置である。
この装置は、ハウジング41内に、ふっ酸水溶液42を密閉状態で貯留するふっ酸蒸気発生容器43を備えている。このふっ酸蒸気発生容器43の下方には、ふっ酸蒸気を下方に向かって放出するための貫通孔が多数形成されたパンチングプレート44が設けられている。
【0020】
パンチングプレート44の下方に、処理対象のウエハWをパンチングプレート44に対向させた状態で水平に保持するホットプレート45が配置されている。このホットプレート45は、モータ等を含む回転駆動機構46によって鉛直軸線まわりに回転される回転軸47の上端に固定されている。
ホットプレート45の平面視における外方側には、ハウジング41の底面41aに対して上下に収縮するベローズ48が設けられている。このベローズ48は、上端縁をパンチングプレート44の周囲に当接させて、ホットプレート45の周縁の空間を密閉して処理チャンバを形成する密閉位置(図2において実線で示す位置)と、その上端縁がホットプレート45の上面45aによりも下方に退避した退避位置(図2において破線で示す位置)との間で、図示しない駆動機構によって伸長/収縮駆動されるようになっている。
【0021】
ベローズ48の内部空間は、ハウジング41の底面41aに接続された排気配管49を介して、排気手段55により排気されるようになっている。この排気手段55は、排気ブロワまたはエジェクタなどの強制排気機構であってもよいし、当該基板表面処理装置が設置されるクリーンルームに備えられた排気設備であってもよい。
ホットプレート45の側方には、ウエハWを搬入するための搬入用開口21、およびウエハWを排出するための搬出用開口22が、ハウジング41の側壁に形成されている。これらの開口21,22には、それぞれシャッタ38,39が配置されている。ウエハWの搬入時には、ベローズ48が退避位置(図2の破線の位置)に下降させられるとともに、シャッタ38が開成され、図示しない搬送ロボットによって、ホットプレート45にウエハWが受け渡される。また、ウエハWの搬出時には、ベローズ48が退避位置とされるとともに、シャッタ39が開成されて、ホットプレート45上のウエハWが別の搬送ロボット(図示せず)に受け渡されて搬出される。
【0022】
ふっ酸蒸気発生容器43には、ふっ酸水溶液42の液面の上方の空間35に、キャリアガスとしての窒素ガスを供給する窒素ガス供給配管54が接続されている。また、この空間35は、バルブ37を介して、パンチングプレート44へとふっ酸蒸気を導くためのふっ酸蒸気供給路36に接続することができるようになっている。ふっ酸蒸気供給路36には、窒素ガス供給源31からの窒素ガスが、流量コントローラ(MFC)32、バルブ33および窒素ガス供給配管34を介して供給されるようになっている。
【0023】
また、窒素ガス供給源31からの窒素ガスは、流量コントローラ52およびバルブ53を介して、窒素ガス供給配管54に与えられるようになっている。
ふっ酸蒸気発生容器43内に貯留されるふっ酸水溶液42は、いわゆる擬似共弗組成となる濃度(たとえば、1気圧、室温(20℃)のもとで、約39.6%)に調製されている。この擬似共弗組成のふっ酸水溶液42は、水とふっ化水素との蒸発速度が等しく、そのため、バルブ37からふっ酸蒸気供給路36を介してパンチングプレート44にふっ酸蒸気が導かれることによってふっ酸蒸気発生容器43内のふっ酸水溶液42が減少したとしても、ふっ酸蒸気供給路36に導かれるふっ酸蒸気の濃度は不変に保持される。
【0024】
ウエハWの表面のHigh−k絶縁膜を選択除去する時には、ベローズ48はパンチングプレート44の周縁に密着した密着位置(図2の実線の位置)まで上昇させられるとともに、バルブ33,53,37が開かれる。これによって、ふっ酸蒸気発生容器43内の空間35において生成されたふっ酸蒸気は、窒素ガス供給配管54からの窒素ガスによって、バルブ37を介し、ふっ酸蒸気供給路36へと押し出される。このふっ酸蒸気は、さらに、窒素ガス供給配管34からの窒素ガスによって、パンチングプレート44へと運ばれる。そして、このパンチングプレート44に形成された貫通孔を介して、ウエハWの表面へと供給される。
【0025】
図3は、ふっ酸水溶液の蒸気を用いた気相エッチングにおける、酸化シリコン(SiO2:熱酸化シリコン)膜、ハフニア(HfO2)膜およびアルミナ(Al23)膜のエッチングレートの温度依存性を示す特性図である。酸化シリコンのエッチングレートはウエハWの温度を上げていくと急激に減少するのに対して、ハフニアおよびアルミナのエッチングレートはウエハWの温度が高くなるに従って上昇し、さらにウエハWの温度が高くなるに従って緩やかに下降することがわかる。
【0026】
とくに、ウエハWの温度が45℃以上の領域では、酸化シリコンのエッチングレートとハフニアおよびアルミナのエッチングレートとが逆転している。そして、ウエハWの温度が50℃以上の領域では、酸化シリコンとハフニアおよびアルミナのエッチングレートに顕著な差があり、この温度領域において気相エッチングを行えば、ウエハW上のハフニアおよびアルミナを良好な選択性でエッチング除去できることが理解される。温度範囲の上限は、ホットプレート45の仕様によって定まるが、概ね160℃程度である。
【0027】
一方、気相エッチング処理におけるエッチングレートは、ウエハWが置かれた空間の気圧にも依存する。具体的には、約200Torrの減圧雰囲気下においては、ウエハW上のHigh−k絶縁膜を選択除去することができる。
そこで、この実施形態においては、ホットプレート45は、たとえば、ウエハWの温度を約60℃に保持することができるように制御される。また、排気手段55は、ホットプレート45上の空間のウエハWの周囲の気圧が約200Torrの減圧雰囲気となるように制御される。この状態で、ウエハWの表面に、ふっ酸水溶液の蒸気が導かれる。これによって、ウエハW上の酸化シリコン膜およびポリシリコン膜の損傷を最小限に抑制しつつ、ウエハW上のHigh−k絶縁膜からなるゲート絶縁膜1を選択的に除去することができる。これにより、High−k絶縁膜をゲート絶縁膜として用いた半導体集積回路素子等の装置の実用的な生産手段を提供でき、このような装置の量産が可能になる。
【0028】
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上述の実施形態では、ふっ酸水溶液を用いた気相エッチング処理によってウエハW上のHigh−k絶縁膜を選択除去する工程について説明したが、気相エッチング処理のために使用される薬液は、ふっ酸に、過酸化水素水、オゾン等の酸化剤、またはメタノール等の有機溶剤を加えた混合液であってもよい。
【0029】
また、上述の実施形態では、ふっ酸水溶液の蒸気を用いた気相エッチング処理について説明したが、無水ふっ酸ガスを含む蒸気を用いてもよく、無水ふっ酸ガス、アンモニアガス、塩化水素ガス、二酸化窒素ガス、およびSO3ガスのうちのいずれか1つ、あるいはこれらのうちの2以上のガスの混合ガスを含む蒸気を用いてもよい。なお、無水ふっ酸ガスを含む蒸気とは、無水ふっ酸ガスと水蒸気とが混合されたものであってもよいし、無水ふっ酸ガスとメタノールなどの有機溶剤の蒸気とが混合されたものであってもよく、また、これらをさらに不活性ガスなどのキャリアガス中に混合させたものであってもよい。
【0030】
なお、混合組成の薬液(ふっ酸を含むもの)やケミカルガス(無水ふっ酸ガスを含むもの)を用いる代わりに、このような薬液やケミカルガスの各成分ごとの蒸気源を設け、各蒸気源からの蒸気をウエハWの表面に導くようにして、ウエハW近傍において複数の蒸気を混合させてもよい。
蒸気源には、薬液やケミカルガスを補充したり、薬液やケミカルガスの濃度を維持したりするために薬液やケミカルガスの供給機構が付設されることが好ましい。
【0031】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る気相エッチング装置による処理の一例を説明するための断面図である。
【図2】この発明の一実施形態に係る気相エッチング装置の構成を示す図解的な断面図である。
【図3】ふっ酸水溶液の蒸気を用いた気相エッチング処理における各種の膜のエッチグレートの温度依存性を示す特性図である。
【符号の説明】
1 ゲート絶縁膜
2 ゲート電極
31 窒素ガス供給源
36 ふっ酸蒸気供給路
41 ハウジング
42 ふっ酸水溶液
43 ふっ酸蒸気発生容器
44 パンチングプレート
45 ホットプレート
46 回転駆動機構
48 ベローズ
49 排気配管
55 排気手段
W ウエハ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an etching method and an etching apparatus for selectively etching a thin film (such as a gate insulating film) containing a high dielectric constant material formed on a substrate surface. Substrates to be processed include semiconductor wafers, glass substrates for liquid crystal display devices, glass substrates for plasma displays, and the like.
[0002]
[Prior art]
With the high integration and miniaturization of semiconductor integrated circuit elements, the gate length has been shortened, and the gate insulating film has been made thinner accordingly. However, the thinning of the gate insulating film and the increase in leakage current from the gate are in a trade-off relationship, and the thinning of the gate insulating film has reached its limit.
Therefore, a thick gate insulating film is formed using a high dielectric constant material (so-called high-k material) having a dielectric constant higher than that of silicon oxide instead of silicon oxide which has been conventionally used as a material for the gate insulating film. It has been proposed. Examples of such a high dielectric constant material include hafnia (HfO 2 ), alumina (Al 2 O 3 ), zirconia (ZrO 2 ), and the like.
[0003]
[Problems to be solved by the invention]
However, these high dielectric constant materials do not have selectivity for polysilicon and silicon oxide, which can be said to be basic constituent materials of silicon semiconductor elements, in conventional etching using a chemical solution. Therefore, it is impossible to pattern a thin film of a high dielectric constant material on the substrate. Therefore, there is no practical method for manufacturing a semiconductor integrated circuit device using such a high dielectric constant material as a gate insulating film or a capacitor.
[0004]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an etching method and an etching apparatus that can selectively etch a thin film containing a high dielectric constant material on a substrate, solving the above technical problem.
[0005]
[Means for Solving the Problems and Effects of the Invention]
In order to achieve the above object, the invention according to claim 1 is characterized in that a thin film (1) containing hafnia or alumina as a high dielectric constant material is formed from the surface of a substrate (W) on which a silicon oxide film or a polysilicon film is formed. An etching method for etching and removing a substrate by heating a substrate to a predetermined temperature and supplying a vapor containing hydrofluoric acid to the surface of the substrate in parallel with the substrate heating step. A vapor supply step of selectively removing the thin film containing hafnia or alumina on the surface of the silicon oxide film or the polysilicon film on the substrate by etching. The alphanumeric characters in parentheses indicate corresponding components in the embodiments described later. The same applies hereinafter.
[0006]
The vapor containing hydrofluoric acid may be a vapor of a hydrofluoric acid aqueous solution (hydrofluoric acid vapor), or may be a mixture of this hydrofluoric acid vapor in a carrier gas such as an inert gas. In addition, the vapor containing hydrofluoric acid may be a vapor of a mixed solution obtained by adding an oxidizing agent such as hydrogen peroxide water or ozone, or an organic solvent such as methanol to hydrofluoric acid .
[0007]
Further, the steam containing the hydrofluoric acid may be a vapor containing anhydrous hydrofluoric acid gas. Note that the vapor containing anhydrous hydrofluoric acid gas, may be one which is mixed with hydrofluoric acid gas and water vapor anhydride, in which a vapor of an organic solvent such as hydrofluoric acid gas and anhydrous methanol is mixed They may also be mixed with a carrier gas such as an inert gas.
[0008]
In etching using such a vapor of a hydrofluoric acid solution or a vapor containing anhydrous hydrofluoric acid gas, the temperature dependence of the etching rate is extremely large. Therefore, a high dielectric constant increases the etching rate of the hafnia or alumina as the material, while heating the substrate to a predetermined temperature such that the etch rate of the silicon oxide film or a polysilicon film formed on the substrate surface is reduced, fluoride By introducing the vapor containing the acid to the substrate surface, the thin film containing hafnia or alumina can be selectively etched away with respect to the silicon oxide film or the polysilicon film .
[0009]
Thereby, a practical manufacturing method of a device such as a semiconductor integrated circuit element using a thin film containing hafnia or alumina as a high dielectric constant material can be realized, and mass production of such a device becomes possible.
The invention according to claim 2 is the etching method according to claim 1, wherein the predetermined temperature in the substrate heating step is 50 ° C. or more and 160 ° C. or less.
By setting such temperature conditions, a thin film containing hafnia or alumina as a high dielectric constant material can be etched away with good selectivity.
[0010]
The invention described in claim 3 further includes a depressurizing step of depressurizing the space in which the substrate is placed to a predetermined atmospheric pressure (for example, 100 to 300 Torr) in parallel with the vapor supplying step. The etching method according to 1 or 2.
The etching rate in etching with vapor containing hydrofluoric acid is not only highly temperature-dependent, but also highly dependent on the pressure of the space in which the substrate is placed. Therefore, when performing etching using vapor containing hydrofluoric acid , the etching selectivity can be further increased by reducing the space in which the substrate is placed to a predetermined pressure.
[0012]
The invention according to claim 4 is the etching method according to any one of claims 1 to 3 , wherein the thin film is a gate insulating film or a capacitor.
[0013]
The high dielectric constant material that can be applied to the gate insulating film, there are etc. hafnia (HfO 2) or alumina (Al 2 O 3).
As a metal film for wiring such as a gate electrode, copper, aluminum, tungsten or the like can be used.
The invention described in claim 5 is an etching apparatus for etching and removing a thin film (1) containing hafnia or alumina as a high dielectric constant material from the surface of a substrate (W) on which a silicon oxide film or a polysilicon film is formed. The substrate heating means (45) for heating the substrate at a predetermined temperature and the thin film containing hafnia or alumina on the surface of the substrate are selectively removed by etching with respect to the silicon oxide film or the polysilicon film on the substrate. In order to do so, vapor supply means (31-34, 36, 37, 43, 52-54) for supplying vapor containing hydrofluoric acid to the surface of the substrate heated to a predetermined temperature by the substrate heating means An etching apparatus including the etching apparatus.
[0014]
With this configuration, it is possible to achieve an effect similar to the effect described with respect to the invention of claim 1.
According to a sixth aspect of the invention further comprises a decompression means to decompress the said substrate is placed space to a predetermined pressure, the steam supply means is placed in the vacuum spaces to a predetermined pressure by the pressure reducing means 6. The etching apparatus according to claim 5 , wherein vapor containing hydrofluoric acid is supplied to the surface of the substrate heated to a predetermined temperature by the substrate heating means .
[0015]
With this configuration, it is possible to achieve the same operation and effect as described for the invention of claim 3 .
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional view showing a state in which a semiconductor wafer (hereinafter simply referred to as “wafer”) W, which is an example of a substrate, is processed by a vapor phase etching apparatus according to an embodiment of the present invention. As shown in FIG. 1A, a gate insulating film 1 is formed on the wafer W, and a gate electrode 2 is formed on the gate insulating film 1. In addition, although not shown, a pattern of a polysilicon film or a silicon oxide film is formed on the surface of the wafer W.
[0017]
By performing the vapor phase etching process on the wafer W in this state, the gate insulating film 1 in a region other than the region immediately below the gate electrode 2 is selectively removed, and the gate insulating film 1 is patterned. .
A so-called High-k (high dielectric constant) insulating film is applied to the gate insulating film 1, and the gate electrode 2 is made of a metal film such as copper, aluminum or tungsten.
[0018]
The high-k insulating film is an insulating film made of a material having a dielectric constant higher than that of a silicon oxide film conventionally used as a gate insulating film, and is made of hafnia (HfO 2 ) or alumina (Al 2 O 3 ). Applicable to membranes.
In one embodiment of the present invention, the gate insulating film 1 on the wafer W is selectively removed by vapor phase etching while minimizing damage to the silicon oxide film or the polysilicon film on the wafer W.
[0019]
FIG. 2 is a schematic cross-sectional view for explaining the configuration of a vapor phase etching apparatus according to an embodiment of the present invention. This apparatus is an apparatus for selectively removing the High-k insulating film from the surface of the wafer W by etching.
This device, in a housing 41, a acid vapor generating vessel 43 hydrofluoric storing aqueous acid 42 Tsu Fu in a sealed state. Below the hydrofluoric acid vapor generating container 43, a punching plate 44 having a number of through-holes for releasing the hydrofluoric acid vapor downward is provided.
[0020]
A hot plate 45 that holds the wafer W to be processed horizontally with the punching plate 44 facing the punching plate 44 is disposed below the punching plate 44. The hot plate 45 is fixed to the upper end of a rotary shaft 47 that is rotated around a vertical axis by a rotary drive mechanism 46 including a motor and the like.
A bellows 48 that contracts up and down with respect to the bottom surface 41 a of the housing 41 is provided on the outer side of the hot plate 45 in plan view. The bellows 48 has a sealed position (a position indicated by a solid line in FIG. 2) in which a processing chamber is formed by sealing the peripheral space of the hot plate 45 with an upper end edge abutting the periphery of the punching plate 44, and an upper end thereof. The edge is driven to extend / shrink by a drive mechanism (not shown) between a retracted position (a position indicated by a broken line in FIG. 2) retracted downward from the upper surface 45a of the hot plate 45.
[0021]
The internal space of the bellows 48 is exhausted by the exhaust means 55 via the exhaust pipe 49 connected to the bottom surface 41 a of the housing 41. The exhaust means 55 may be a forced exhaust mechanism such as an exhaust blower or an ejector, or may be exhaust equipment provided in a clean room where the substrate surface treatment apparatus is installed.
On the side of the hot plate 45, a loading opening 21 for loading the wafer W and a loading opening 22 for discharging the wafer W are formed on the side wall of the housing 41. Shutters 38 and 39 are disposed in these openings 21 and 22, respectively. When the wafer W is loaded, the bellows 48 is lowered to the retracted position (the position indicated by the broken line in FIG. 2), the shutter 38 is opened, and the wafer W is delivered to the hot plate 45 by a transfer robot (not shown). Further, when the wafer W is unloaded, the bellows 48 is set to the retracted position, and the shutter 39 is opened, and the wafer W on the hot plate 45 is transferred to another transfer robot (not shown) and unloaded. .
[0022]
A nitrogen gas supply pipe 54 for supplying nitrogen gas as a carrier gas is connected to the hydrofluoric acid vapor generating container 43 in a space 35 above the liquid surface of the hydrofluoric acid aqueous solution 42. The space 35 can be connected to a hydrofluoric acid vapor supply path 36 for guiding the hydrofluoric acid vapor to the punching plate 44 via the valve 37. Nitrogen gas from a nitrogen gas supply source 31 is supplied to the hydrofluoric acid vapor supply path 36 via a flow rate controller (MFC) 32, a valve 33, and a nitrogen gas supply pipe 34.
[0023]
The nitrogen gas from the nitrogen gas supply source 31 is supplied to the nitrogen gas supply pipe 54 via the flow rate controller 52 and the valve 53.
The hydrofluoric acid aqueous solution 42 stored in the hydrofluoric acid vapor generating container 43 is prepared to a concentration (for example, about 39.6% under 1 atm and room temperature (20 ° C.)) so as to have a so-called pseudo eutectic composition. ing. In the hydrofluoric acid aqueous solution 42 having the pseudo-zeotropic composition, water and hydrogen fluoride have the same evaporation rate. Therefore, the hydrofluoric acid vapor is guided from the valve 37 to the punching plate 44 through the hydrofluoric acid vapor supply path 36. Even if the hydrofluoric acid aqueous solution 42 in the hydrofluoric acid vapor generating container 43 decreases, the concentration of the hydrofluoric acid vapor led to the hydrofluoric acid vapor supply path 36 is maintained unchanged.
[0024]
When the high-k insulating film on the surface of the wafer W is selectively removed, the bellows 48 is raised to a close contact position (solid line position in FIG. 2) in close contact with the peripheral edge of the punching plate 44, and the valves 33, 53, and 37 are be opened. Thus, the hydrofluoric acid vapor generated in the space 35 in the hydrofluoric acid vapor generating container 43 is pushed out by the nitrogen gas from the nitrogen gas supply pipe 54 to the hydrofluoric acid vapor supply path 36 through the valve 37. The hydrofluoric acid vapor is further carried to the punching plate 44 by the nitrogen gas from the nitrogen gas supply pipe 34. Then, it is supplied to the surface of the wafer W through a through hole formed in the punching plate 44.
[0025]
FIG. 3 shows the temperature dependence of the etching rate of a silicon oxide (SiO 2 : thermal silicon oxide) film, a hafnia (HfO 2 ) film, and an alumina (Al 2 O 3 ) film in vapor phase etching using a vapor of an aqueous hydrofluoric acid solution. It is a characteristic view which shows property. The etching rate of silicon oxide decreases rapidly as the temperature of the wafer W is increased, whereas the etching rates of hafnia and alumina increase as the temperature of the wafer W increases, and the temperature of the wafer W further increases. It turns out that it descends slowly according to.
[0026]
In particular, in the region where the temperature of the wafer W is 45 ° C. or higher, the etching rate of silicon oxide and the etching rates of hafnia and alumina are reversed. In the region where the temperature of the wafer W is 50 ° C. or more, there is a significant difference in the etching rates of silicon oxide, hafnia and alumina. If vapor phase etching is performed in this temperature region, the hafnia and alumina on the wafer W are good. It will be understood that the etch can be removed with great selectivity. The upper limit of the temperature range is determined by the specifications of the hot plate 45, but is approximately 160 ° C.
[0027]
On the other hand, the etching rate in the vapor phase etching process also depends on the atmospheric pressure of the space where the wafer W is placed. Specifically, the High-k insulating film on the wafer W can be selectively removed under a reduced pressure atmosphere of about 200 Torr.
Therefore, in this embodiment, the hot plate 45 is controlled so that the temperature of the wafer W can be maintained at about 60 ° C., for example. Further, the exhaust means 55 is controlled so that the atmospheric pressure around the wafer W in the space on the hot plate 45 becomes a reduced pressure atmosphere of about 200 Torr. In this state, the vapor of the hydrofluoric acid aqueous solution is guided to the surface of the wafer W. Thereby, the gate insulating film 1 made of the High-k insulating film on the wafer W can be selectively removed while minimizing damage to the silicon oxide film and the polysilicon film on the wafer W. As a result, it is possible to provide a practical means for producing a device such as a semiconductor integrated circuit element using a high-k insulating film as a gate insulating film, and mass production of such a device becomes possible.
[0028]
As mentioned above, although one Embodiment of this invention was described, this invention can also be implemented with another form. For example, in the above-described embodiment, the step of selectively removing the High-k insulating film on the wafer W by the vapor phase etching process using the hydrofluoric acid aqueous solution has been described. However, the chemical solution used for the vapor phase etching process is as follows. Further, it may be a mixed solution obtained by adding an oxidizing agent such as hydrogen peroxide, ozone, or an organic solvent such as methanol to hydrofluoric acid .
[0029]
In the above embodiments have been described vapor-phase etching process using a vapor of hydrofluoric acid aqueous solution, rather it may also be used vapor containing anhydrous hydrofluoric acid gas, and anhydrous hydrofluoric acid gas, ammonia gas, hydrogen chloride gas, it may be used vapor containing nitrogen dioxide gas, and SO 3 any one of gas, or a mixed gas of two or more gases of these. Note that the vapor containing anhydrous hydrofluoric acid gas, may be one which is mixed with hydrofluoric acid gas and water vapor anhydride, in which a vapor of an organic solvent such as hydrofluoric acid gas and anhydrous methanol is mixed They may also be mixed with a carrier gas such as an inert gas.
[0030]
Instead of using a chemical solution (containing hydrofluoric acid) or chemical gas (containing hydrofluoric acid gas) with a mixed composition, a vapor source is provided for each component of such chemical solution or chemical gas. A plurality of vapors may be mixed in the vicinity of the wafer W such that the vapor from the wafer W is guided to the surface of the wafer W.
The vapor source is preferably provided with a chemical solution or chemical gas supply mechanism in order to replenish the chemical solution or chemical gas or maintain the concentration of the chemical solution or chemical gas.
[0031]
In addition, various design changes can be made within the scope of matters described in the claims.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining an example of processing by a vapor phase etching apparatus according to an embodiment of the present invention.
FIG. 2 is a schematic sectional view showing a configuration of a vapor phase etching apparatus according to an embodiment of the present invention.
FIG. 3 is a characteristic diagram showing the temperature dependence of the etch rate of various films in a vapor phase etching process using vapor of a hydrofluoric acid aqueous solution.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Gate insulating film 2 Gate electrode 31 Nitrogen gas supply source 36 Hydrofluoric acid vapor supply path 41 Housing 42 Hydrofluoric acid aqueous solution 43 Hydrofluoric acid vapor generation container 44 Punching plate 45 Hot plate 46 Rotation drive mechanism 48 Bellows 49 Exhaust piping 55 Exhaust means W Wafer

Claims (6)

酸化シリコン膜またはポリシリコン膜が形成された基板の表面から高誘電率材料としてのハフニアまたはアルミナを含む薄膜をエッチング除去するエッチング方法であって、
基板を所定の温度に加熱する基板加熱工程と、
この基板加熱工程と並行して、上記基板の表面にふっ酸を含む蒸気を供給することによって、当該基板の表面のハフニアまたはアルミナを含む薄膜を当該基板上の酸化シリコン膜またはポリシリコン膜に対して選択的にエッチング除去する蒸気供給工程とを含むことを特徴とするエッチング方法。
An etching method for etching and removing a thin film containing hafnia or alumina as a high dielectric constant material from the surface of a substrate on which a silicon oxide film or a polysilicon film is formed ,
A substrate heating step of heating the substrate to a predetermined temperature;
In parallel with this substrate heating step, by supplying a vapor containing hydrofluoric acid to the surface of the substrate, a thin film containing hafnia or alumina on the surface of the substrate is made to a silicon oxide film or a polysilicon film on the substrate. And a vapor supplying step of selectively removing the etching.
上記基板加熱工程における上記所定の温度が50℃以上160℃以下であることを特徴とする請求項1記載のエッチング方法。  The etching method according to claim 1, wherein the predetermined temperature in the substrate heating step is 50 ° C. or higher and 160 ° C. or lower. 上記蒸気供給工程と並行して、上記基板が置かれた空間を所定の気圧に減圧する減圧工程をさらに含むことを特徴とする請求項1または2記載のエッチング方法。  3. The etching method according to claim 1, further comprising a depressurizing step of depressurizing a space in which the substrate is placed to a predetermined pressure in parallel with the vapor supplying step. 上記薄膜は、ゲート絶縁膜またはキャパシタであることを特徴とする請求項1ないしのいずれかに記載のエッチング方法。The thin film is etching method according to any one of claims 1 to 3, characterized in that a gate insulating film or a capacitor. 酸化シリコン膜またはポリシリコン膜が形成された基板の表面から高誘電率材料としてのハフニアまたはアルミナを含む薄膜をエッチング除去するエッチング装置であって、
基板を所定の温度で加熱するための基板加熱手段と、
上記基板の表面のハフニアまたはアルミナを含む薄膜を当該基板上の酸化シリコン膜またはポリシリコン膜に対して選択的にエッチング除去するために、上記基板加熱手段によって所定の温度に加熱されている当該基板の表面にふっ酸を含む蒸気を供給する蒸気供給手段とを含むことを特徴とするエッチング装置。
An etching apparatus for etching and removing a thin film containing hafnia or alumina as a high dielectric constant material from the surface of a substrate on which a silicon oxide film or a polysilicon film is formed ,
A substrate heating means for heating the substrate at a predetermined temperature;
The substrate heated to a predetermined temperature by the substrate heating means in order to selectively remove the thin film containing hafnia or alumina on the surface of the substrate with respect to the silicon oxide film or the polysilicon film on the substrate. And a vapor supply means for supplying a vapor containing hydrofluoric acid to the surface of the etching apparatus.
上記基板が置かれた空間を所定の気圧に減圧する減圧手段をさらに含み
上記蒸気供給手段は、上記減圧手段によって所定の気圧に減圧された空間に置かれ、かつ、上記基板加熱手段によって所定の温度に加熱されている上記基板の表面にふっ酸を含む蒸気を供給するものであることを特徴とする請求項5記載のエッチング装置。
Further comprising a vacuum means to vacuum the substrate is placed space to a predetermined pressure,
The vapor supply means supplies vapor containing hydrofluoric acid to the surface of the substrate which is placed in a space whose pressure is reduced to a predetermined pressure by the pressure reduction means and which is heated to a predetermined temperature by the substrate heating means. 6. The etching apparatus according to claim 5, wherein the etching apparatus is a thing.
JP2001369877A 2001-12-04 2001-12-04 Etching method and etching apparatus Expired - Fee Related JP3639812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001369877A JP3639812B2 (en) 2001-12-04 2001-12-04 Etching method and etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001369877A JP3639812B2 (en) 2001-12-04 2001-12-04 Etching method and etching apparatus

Publications (2)

Publication Number Publication Date
JP2003174009A JP2003174009A (en) 2003-06-20
JP3639812B2 true JP3639812B2 (en) 2005-04-20

Family

ID=19179192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001369877A Expired - Fee Related JP3639812B2 (en) 2001-12-04 2001-12-04 Etching method and etching apparatus

Country Status (1)

Country Link
JP (1) JP3639812B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103964371A (en) * 2013-01-29 2014-08-06 无锡华润上华半导体有限公司 Corrosion method of silicon wafer passivation layer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013374A1 (en) 2003-08-05 2005-02-10 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
FR2876863B1 (en) * 2004-10-19 2007-01-12 Saint Gobain DEVICE FOR ETCHING A CONDUCTIVE LAYER AND ETCHING METHOD
JP4851740B2 (en) * 2005-06-30 2012-01-11 株式会社東芝 Semiconductor device and manufacturing method thereof
JP4787038B2 (en) * 2006-03-03 2011-10-05 大日本スクリーン製造株式会社 Substrate processing apparatus and substrate processing method
KR102724850B1 (en) * 2018-01-05 2024-10-31 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. Surface treatment composition and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103964371A (en) * 2013-01-29 2014-08-06 无锡华润上华半导体有限公司 Corrosion method of silicon wafer passivation layer
CN103964371B (en) * 2013-01-29 2016-07-06 无锡华润上华半导体有限公司 The caustic solution of the passivation layer of silicon wafer

Also Published As

Publication number Publication date
JP2003174009A (en) 2003-06-20

Similar Documents

Publication Publication Date Title
US20210143001A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
KR100316721B1 (en) Method of manufacturing semiconductor device having a silicide layer
JP4871444B2 (en) Oxide film removing method and semiconductor manufacturing apparatus for removing oxide film
US7220461B2 (en) Method and apparatus for forming silicon oxide film
US7815739B2 (en) Vertical batch processing apparatus
TWI331364B (en)
US20130014785A1 (en) Substrate processing method and substrate processing apparatus
JP2009016815A (en) Method for forming fine pattern
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
WO2019171670A1 (en) Substrate treatment method and substrate treatment device
EP1928011A2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
JP2001267536A (en) Method for manufacturing semiconductor device having hemispherical particle film
JP2004091829A (en) Etching method and etching apparatus
US20050142885A1 (en) Method of etching and etching apparatus
JP3578155B2 (en) Oxidation method of the object
JP3639812B2 (en) Etching method and etching apparatus
KR101078581B1 (en) Method for forming high dielectric film and method for manufacturing semiconductor device
JP2020155603A (en) Substrate processing method and substrate processing equipment
JP2003059899A (en) Substrate processing equipment
JP2009238899A (en) Substrate processing apparatus and method
JP2002075955A (en) Substrate surface processing method and substrate surface processor
JP2003174018A (en) Method and device for removing polymer
JP4312198B2 (en) Thin film forming apparatus cleaning method, thin film forming apparatus, and program
KR20210124909A (en) Cleaning method and heat treatment apparatus
JP4112591B2 (en) Semiconductor device manufacturing method and substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees