JP3886642B2

JP3886642B2 - High frequency gain variable amplifier circuit

Info

Publication number: JP3886642B2
Application number: JP16634698A
Authority: JP
Inventors: 均安藤
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1998-05-29
Filing date: 1998-05-29
Publication date: 2007-02-28
Anticipated expiration: 2018-05-29
Also published as: JPH11346131A

Description

【０００１】
【発明の属する技術分野】
本発明は高周波利得可変増幅回路、特に超短波から準マイクロ波等の信号を対象とした利得可変機能を持つ増幅回路の構成に関する。
【０００２】
【従来の技術】
従来から、超短波から準マイクロ波等の信号を扱う通信装置等において、高周波信号の利得を可変制御する増幅回路が用いられており、この種の増幅回路としては、例えば図８に示されるものがある。
図８において、高周波信号を印加する入力端子Ｔ1には、デュアルゲート構造の第１の電界効果トランジスタ（以下ＦＥＴとする）１が入力整合回路６を介して接続され、増幅処理を施した高周波信号を出力する出力端子Ｔ2には、利得可変時に上記第１のＦＥＴ１の出力反射特性の劣化を後段に影響させないようにするために、第２のＦＥＴ２が入力整合回路７を介して接続される。
【０００３】
上記第１のＦＥＴ１にはその動作を確保するために、図示の位置に抵抗素子（以下抵抗とする）９，１０及び容量素子（以下容量とする）１１、他方のＦＥＴ２には抵抗１２，１３及び容量１４が配置されており、この容量１１，１４は各ＦＥＴ１，２のソース電極（以下ソースとする）を高周波的に接地する役目をする。また、第１のＦＥＴ１ドレイン（以下ドレインとする）と第２のＦＥＴ２のゲート電極（以下ゲートとする）との間には、ＤＣカットとインピーダンス整合のために、容量１５が接続される。
【０００４】
そして、上記のデュアル構造の第１のＦＥＴ１の第２ゲートに、抵抗１６を介して利得制御電圧を与えるための端子Ｔ3 が配置され、この利得制御電圧に基づいて第２のＦＥＴ２から出力される信号の利得が制御される。また、これら第１のＦＥＴ１及び第２のＦＥＴ２のドレインと電源端子Ｔ4との間に、インダクタ１８及び１９が配置され、これらのインダクタ１８，１９により、各ＦＥＴ１と２のドレイン間の高周波的なアイソレーションが高くなる。なお、上記電源端子Ｔ4は容量２０を介して高周波的に接地される。
【０００５】
このような構成の利得可変増幅回路によれば、第２のＦＥＴ２により第１のＦＥＴ１の出力反射特性の劣化を後段に影響させない形で、所定の利得範囲での安定な動作を実現することができる。即ち、上記第２のＦＥＴ２を使用しない場合は、上記第１のＦＥＴ１の第２ゲート電極に利得制御電圧を印加して利得を変化させると、第１のＦＥＴ１の出力反射特性の変化が大きいため、第１のＦＥＴ１の後段に接続するフィルタや増幅器に影響を与え、通信装置系等の特性の悪化や不安定な動作を招くことになる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記図８のような従来の回路では、付加した上記第２のＦＥＴ２を動作させるための新たな電流が必要になり、低消費電流動作を実現できないという問題があった。
【０００７】
また、上記第２のＦＥＴ２を配置した場合でも、増幅利得を変化させる場合に出力反射特性の劣化を十分に抑えることができず、しかも広帯域で動作させると、特定の周波数で入力反射特性の劣化が生じるという不具合もある。
更には、上記利得の可変幅を広くする回路構成にすると、総合利得可変特性の傾斜の直線性等を考慮した安定な動作が確保し難くなるという問題もある。
【０００８】
本発明は上記間題点に鑑みてなされたものであり、その目的は、低消費電流で動作させることができ、利得を変化させても入出力反射特性の劣化が小さくなり、かつ可変利得幅を広くする場合でも安定した動作が確保できる高周波利得可変増幅回路構造を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、高周波信号をゲート電極に入力する第１のトランジスタと、当該高周波信号をドレイン電極から出力する第２のトランジスタと、上記第１のトランジスタのドレイン電極と上記第２のトランジスタのソース電極との間に接続され、上記電極間の高周波的なアイソレーションを大きくするためのインダクタ素子又は抵抗素子と、上記第２のトランジスタのソース電極での高周波的なインピーダンスを低くする容量素子と、を含み、上記第１及び第２のトランジスタが電源からの電流を直列に共有する構成とした高周波利得可変増幅回路であって、上記第１及び第２のトランジスタで得られる利得を変化させる可変抵抗素子として、第３のトランジスタ及びこの第３のトランジスタのドレイン・ソース電極間に配置した抵抗素子を、上記第１と第２のトランジスタ間の上記インダクタ素子又は抵抗素子に対し直列に接続したことを特徴とする。
請求項２記載の発明は、上記第１のトランジスタのドレイン電極と上記第２のトランジスタのゲート電極の間に接続され、信号減衰器として動作する第４のトランジスタを設け、上記第１及び第２のトランジスタから得られる利得を可変する上記第３のトランジスタのゲート電極に印加される利得可変制御電圧を、上記第４のトランジスタのゲート電極にも接続し、上記第４のトランジスタのドレイン電極と上記電源の間、この第４のトランジスタのドレイン電極と接地電位の間、上記第４のトランジスタのソース電極と上記電源又は接地電位の間に、上記第３のトランジスタによる利得可変特性を加味した上記第４のトランジスタによる信号減衰特性の利得可変制御電圧に対する総合利得可変特性の傾斜の直線性を補正するためのバイアス抵抗素子を接続したことを特徴とする。
【００１０】
請求項３記載の発明は、上記第４のトランジスタのソース電極側に配置した上記バイアス抵抗素子を、上記第２のトランジスタのゲート電極のバイアス抵抗も兼ねるように構成したことを特徴とする。
請求項４記載の発明は、上記第１のトランジスタ及び第２のトランジスタのそれぞれのドレイン・ゲート電極間に直列に抵抗素子及び容量素子を接続し、上記第１のトランジスタ及び第２のトランジスタを広帯域増幅器として構成し、上記入力端子と上記第１のトランジスタのゲート電極の間に、この入力端子から見て特定の周波数における入力反射特性を補正するためのインダクタ素子を接続したことを特徴とする。
請求項５記載の発明は、上記構成の利得可変増幅回路を集積回路として形成したことを特徴とする。
【００１１】
上記請求項１の構成によれば、第１及び第２のトランジスタが従来のように電源電流を並列ではなく直列に共有することになるので、低電流で動作させることができる。また、可変抵抗機能を持つ第３のトランジスタ及び抵抗素子により、利得可変制御が実行され、かつ容量素子により第２のトランジスタのソースが高周波的に接地されるので、利得可変時の出力反射性の劣化を良好に抑制することができる。
【００１２】
上記請求項２の構成によれば、第４のトランジスタを信号減衰器として機能させることにより、利得可変幅を大きくすることができ、バイアス抵抗素子の値を適宜選択することにより総合利得可変特性の傾斜の直線性を改善することができる。
上記請求項３の構成によれば、第４のトランジスタのソース電極側のバイアス抵抗素子と第２のトランジスタのゲート電極のバイアス抵抗素子を共用したので、抵抗素子の数が減ると共に、これらトランジスタ間に配置していたＤＣカットの容量素子も不要となる。
【００１３】
上記請求項４の構成によれば、広帯域利得可変増幅回路となるが、この場合の特定周波数の入力反射特性の補正が行われるので、広帯域で利得可変させる動作において入力反射特性の劣化を小さく維持することができる。
上記請求項５の構成によれば、集積回路化しない場合に比べて端子数を減らすことができる。
【００１４】
【発明の実施の形態】
図１には、実施形態の第１例に係る高周波利得可変増幅回路の構成が示されており、図１において、高周波信号の入力端子Ｔ1と当該高周波信号の出力端子Ｔ2との間に、デュアル構造の第１のＦＥＴ１、出力反射特性を改善するための第２のＦＥＴ２、可変抵抗機能（詳細は後述）を担う第３のＦＥＴ３が配置されるが、これらのＦＥＴ１〜３は電源に対して直列に配置される。即ち、電源端子Ｔ4とグランド（ＧＮＤ）との間に、図示されるように第２のＦＥＴ２のドレイン電極（以下ドレインとする）→そのソース電極（以下ソースとする）→第３のＦＥＴ３のドレイン→そのソース→第１のＦＥＴ１のドレイン（容量３８でＤＣカットされる）→そのソースの順に接続される。これにより、これらのＦＥＴ１〜３は電源電流を直列に共有することになる。
【００１５】
上記第１のＦＥＴ１は、自己バイアス方式の増幅器であり、そのソースは抵抗１０により自己バイアスされ、ゲート電極（以下ゲートとする）は抵抗９により接地電位にバイアスされる。この第１のＦＥＴ１のソースは、容量１１によって高周波的なインピーダンスが下げられており、このソースと接地電位との間のインピーダンスが高周波的に影響を与えないようになっている。そして、このＦＥＴ１の第２ゲートはそのソースへ短絡させる。また、この第１のＦＥＴ１のドレイン・ゲート電極間に直列に、抵抗２２及び容量２３が接続され、これによって負帰還を構成して当該ＦＥＴ１を広帯域増幅器として動作させている。
【００１６】
上記第２のＦＥＴ２は、固定バイアス方式の増幅器であり、そのゲートは抵抗２４と抵抗２５で電源電圧を分割した電圧にバイアスされ、この第２のＦＥＴ２においても、そのドレイン・ゲート電極間に直列に配置した抵抗２６及び容量２７によって負帰還を構成し、広帯域増幅器として動作させる。
【００１７】
そして、この第２のＦＥＴ２のソースと上記第１のＦＥＴ１のドレインとの間に、この両者間の高周波的なアイソレーションを高くするためのインダクタ１８（このインダクタの代りに抵抗を配置する場合もある）が配置されるが、このインダクタ１８と第２のＦＥＴ２のソースとの間に、利得可変時の可変抵抗機能を果たすため、上記第３のＦＥＴ３と抵抗２９（これは第３のＦＥＴ３のドレイン・ソース電極間に配置）を並列に接続する。この第３のＦＥＴ３のゲートに、抵抗３０を介して利得可変制御電圧端子Ｔ3が配置される。この可変抵抗機能によれば、ここで発生する電圧降下を利用し、上記第１のＦＥＴ１のドレインにかかる電圧を変えることによって、上記第１のＦＥＴ１の利得を変化させることができる。
【００１８】
また、この第２のＦＥＴ２のソース電極は容量３２で高周波的にGNDへ接地しており、このソース電極での直流電圧が利得可変時に変化しなければ増幅器の特性は大きく変らないため、利得可変時の当該第２のＦＥＴ２の出力反射特性の劣化は小さくなる。
【００１９】
更に、上記の第１のＦＥＴ１と第２のＦＥＴ２の間に、第４のＦＥＴ４を接続し、これをＦＥＴ１，２から構成される広帯域増幅器の段間における高周波減衰器として動作させている。即ち、この第４のＦＥＴ４のドレインのバイアス電圧として、抵抗３３と抵抗３４で電源電圧を分圧した電圧を設定し、この第４のＦＥＴ４のソースのバイアス電圧は、抵抗３５で電源電圧にプルアップされる。そして、この第４のＦＥＴ４のゲートは抵抗３６を介して上述した制御電圧端子Ｔ3に接続される。
【００２０】
この高周波減衰器としての第４のＦＥＴ４は、減衰特性が最小のとき、当該ＦＥＴ４のドレイン・ソース間が導通状態となり、このとき、上記第４のＦＥＴ４のドレインとソースには、上記抵抗３３と抵抗３５の並列合成抵抗と上記抵抗３４で電源電圧を分圧したバイアスがかかる。そして、これらの抵抗値で第４のＦＥＴ４のドレインとソースに異なるバイアスを印加することにより、減衰特性の傾斜を調整し、第３のＦＥＴ３が持つ利得可変特性を含んだ形での上記第４のＦＥＴ４による信号減衰特性の利得可変制御電圧に対する総合利得可変特性の傾斜の直線性を改善することができる。
【００２１】
また、図示されるように、上記第２のＦＥＴ２のゲートと第４のＦＥＴ４のソースとの間には、ＤＣ（直流）カットをするための容量３７が配置され、この第４のＦＥＴ４のドレインと第１のＦＥＴ１のドレインとの間にも、ＤＣカット用の容量３８が設けられる。
更に、上記入力端子Ｔ1と第１のＦＥＴ１のゲートとの間には、容量３９を介して、入力反射特性を改善するためのインダクタ４０が接続されており、詳細は後述するが、このインダクタ４０によって、広帯域で利得可変をする増幅器において特定周波数の入力反射特性の向上を図ることができる。
【００２２】
このような第１例の構成によれば、上述したように、第１のＦＥＴ１〜第３のＦＥＴ３が電源電流を直列に共有することになるので、低電流で動作させることができる。
また、第２のＦＥＴ２のソースとインダクタ１８との間に、可変抵抗機能を持つ第３のＦＥＴ３及び抵抗２９を配置したので、従来のように第１のＦＥＴ１の第２ゲートに制御電圧を与えるのではなく、第１のＦＥＴ１と第２のＦＥＴ２の間の可変抵抗機能で利得可変制御を行うことができる。
【００２３】
即ち、上記端子Ｔ3に印加される利得可変制御電圧Ｖｃは、抵抗３０を介して上記第３のＦＥＴ３のゲートに与えられ、この制御電圧Ｖｃが上記第２のＦＥＴ２のソース電圧Ｖｓより高い程、可変抵抗部分の抵抗値は小さくなり、上記第１のＦＥＴ１の利得は大きくなる。一方、当該利得可変制御電圧Ｖｃが上記第２のＦＥＴ２のソース電圧Ｖｓより低い程、可変抵抗部分の抵抗値は大きくなり、上記第１のＦＥＴ１の利得は小さくなる。
そして、このような利得可変制御において、上記の第２のＦＥＴ２のソースが容量３２によって高周波的に接地されるので、このソース電極の電圧は変化せず、出力反射特性の劣化が小さくなる。
【００２４】
図４には、利得を変化させた場合の上記第２のＦＥＴ２のソース電圧、第１のＦＥＴ１のドレイン電圧及びソース電圧の変化が示されている。このグラフは、第１乃至第３のＦＥＴ１〜３として、ピンチオフ電圧が−１ＶのＧａＡｓ（ガリウム砒素）ＭＥＳ（Metal Semiconductor）の電界効果トランジスタを用い、電源電圧（Ｖ_DD）を３Ｖとし、利得可変制御電圧（Ｖｃ）を０〜３Ｖまで変えたときの各電圧の特性である。この図４に示されるように、第２のＦＥＴ２のソース電圧は、利得が変わってもほとんど変化しておらず、第２のＦＥＴ２の各電極の直流バイアスには変化がないことになり、出力反射特性の劣化が小さいことが理解される。
【００２５】
図５には、上記実施形態の第１例の高周波利得可変回路において、第１乃至第４のＦＥＴ１〜４に、上記と同様にピンチオフ電圧が−１ＶのＧａＡｓＭＥＳＦＥＴを用い、電源電圧を３Ｖとして利得可変制御電圧（Ｖｃ）を０〜３Ｖまで変えたときの第４のＦＥＴ４のドレイン電圧とソース電圧の特性が示されている。
【００２６】
図示されるように、当該第１例の第４のＦＥＴ４のドレイン電圧とソース電圧は、制御電圧が１Ｖよりも低くなるときに、異なる電圧が印加されるように設定されており、これによって、総合利得可変特性の傾斜をほぼ直線に維持することができる。この傾斜の直線性については、他の実施形態例と比較して後述する。
【００２７】
図２には、実施形態の第２例の構成が示されており、この高周波利得可変増幅回路でも、上記第１例と同様に、入力端子Ｔ1と出力端子Ｔ2との間に、第１のＦＥＴ１、第２のＦＥＴ２及び第３のＦＥＴ３が電源端子Ｔ4から接地電位を見て、電源電流を直列に共用するように接続し、この第１のＦＥＴ１と第２のＦＥＴ２の間には、第４のＦＥＴ４を接続し、これを広帯域増幅器（第１及び第２のＦＥＴ１，２で構成される）の段間における高周波減衰器として動作させる。
【００２８】
そして、この第２例では、上記第４のＦＥＴ４のドレインのバイアス電圧が図の抵抗３３で電源電圧にプルアップし、上記第４のＦＥＴ４のソースのバイアス電圧が図の抵抗２４と抵抗２５で電源電圧を分圧した電圧で設定されるようにし、上記第２のＦＥＴのゲートのバイアス抵抗である抵抗２４，２５を、第４のＦＥＴ４のバイアス抵抗としても用いる。
【００２９】
即ち、この第４のＦＥＴ４のドレインとソースは同一の特性を示すので、第１例の第４のＦＥＴ４のドレイン側の抵抗３３，３４をソース側へ、一方ソース側の抵抗３５をドレイン側へ配置することが可能である。そこで、第２例は第１例の抵抗３３と３４を抵抗２４と２５で代用し、抵抗３５を抵抗３３で代用することにより、第２のＦＥＴ２のゲートのバイアス抵抗と第４のＦＥＴ４のソースのバイアス抵抗を共用することができる。
この第２例によれば、抵抗素子の数を減らすことができると共に、ＤＣカットの役目をする容量３７も不要となり、部品点数の削減が図られるという利点がある。
【００３０】
図３には、実施形態の第３例の構成が示されており、この第３例の場合も、上述した第１のＦＥＴ１乃至第４のＦＥＴ４及びそれに付属する接続構成は、第１例と同様となる。そして、この第３例では、上記第４のＦＥＴのドレインとソースに、電源電圧を抵抗４２と抵抗４３で分圧した電圧に対し更に抵抗４４と抵抗４５を介して設定された電圧が与えられる。
【００３１】
このような第３例によっても、一つの電源ラインに第１のＦＥＴ１から第３のＦＥＴ３をシリーズに接続して低電流で動作させることができ、第３のＦＥＴ３及び抵抗２９の可変抵抗機能と高周波的接地のための容量３２を設けることによって、出力反射特性の劣化を小さく維持することができるという利点がある。
【００３２】
図６には、上記第１例、第２例及び第３例のそれぞれの回路での周波数の利得可変特性（第１例を実線、第２例を点線、第３例を鎖線で表す）が示される。この図６は、１．５ＧＨｚの周波数についての特性であり、この図から理解されるように、全ての例で４０ｄＢ以上の範囲において利得可変が可能となっている。そして、第１例と第２例の回路は、上記第３例の回路よりも利得可変特性の傾斜の直線性が改善されている。
【００３３】
即ち、第１例及び第２例は、第４のＦＥＴ４の各電極のバイアス抵抗２４，２５，３３〜３５の値を調整することにより、第３のＦＥＴ３によって与えられる利得可変特性を加味した総合利得可変特性傾斜の直線性が改善されているのに対し、この第３例の場合は、第４のＦＥＴ４のドレインとソースが常に同じ電圧となるので、上記第４のＦＥＴ４の信号減衰特性が与えられた状態での利得可変制御電圧に対する総合利得可変特性の傾斜の直線性が補償されないためである。
【００３４】
更に、上記実施形態の第１例乃至第３例の高周波利得可変回路では、上述したように、入力端子Ｔ1と第１のＦＥＴ１との間にインダクタ４０を設けており、このインダクタ４０によって、広帯域の利得可変増幅回路として構成したものを狭帯域周波数で動作させる場合に、利得可変時の特定の周波数における入力反射特性を改善することができる。
【００３５】
図７には、上記第１例の回路において８５０ＭＨｚの特定周波数につき、利得可変制御電圧で利得可変制御を実行したときの入力VSWR（電圧定在波比）特性（実線）及び出力VSWR特性（点線）と、この第１例回路から上記インダクタ４０を除いたときの入力VSWR特性（鎖線）が示される。この図７によれば、実線の第１例の特性が鎖線のインダクタ４０を含まない場合の特性に比べて良好になっていることが分る。
【００３６】
また、上記の各例の回路は集積回路化することが好ましく、これによれば端子数を少なくすることができる。即ち、従来の図８で集積回路化しない場合を考えると、インダクタ１８に対する電源端子が必要で、これとＧＮＤ端子を加えると、６本の端子を設けなければならない。これに対し、本発明では、各図に示されるように、入出力端子Ｔ1，Ｔ2、利得制御電圧端子Ｔ3、電源端子Ｔ4にＧＮＤ端子を加えた５本となり、端子数が減ることになる。
【００３７】
【発明の効果】
以上説明したように、請求項１の発明によれば、高周波利得可変増幅回路の入力側の第１トランジスタと出力側の第２トランジスタを電源端子から接地電位を見て、この電源電流を直列に共有する構成としたので、低電流での動作が可能となり、省電力化に貢献することができる。また、直列配置の第１と第２のトランジスタの間に、利得可変用の第３のトランジスタ及び抵抗素子を配置すると共に、第２のトランジスタのソース・接地電位間に高周波的接地のための容量素子を接続したので、第２のトランジスタの高周波的な出力インピーダンスを変えない状態で上記第１のトランジスタの利得を変化させ、利得可変時の出力反射性の劣化を抑制することが可能となる。
【００３８】
請求項２と請求項３の発明によれば、当該増幅回路の利得可変幅を大きくするために、第４のトランジスタを上記第１と第２のトランジスタの信号ラインの間に配設し、高周波信号減衰器の機能を付加すると共に、バイアス抵抗素子を設けたので、第３のトランジスタと第４のトランジスタが一つの利得可変制御電圧で連動する高周波利得可変増幅器が構成される。また、第４のトランジスタの信号減衰特性をバイアス電圧で調整することにより、第３のトランジスタによって与えられる利得可変特性を加味した、上記第４のトランジスタによる信号減衰特性の利得可変制御電圧に対する総合利得可変特性の傾斜の直線性を改善することが可能となる。
【００３９】
しかも、この請求項３の発明によれば、第２のトランジスタのゲート側のバイアス抵抗と、第４のトランジスタのソース側のバイアス抵抗を共用したので、バイアス抵抗及びＤＣカットのための容量素子が不要となり、回路素子の点数を減らすことができるという利点がある。
【００４０】
請求項４の発明によれば、上記第１と第２のトランジスタに負帰還回路を付加して広帯域の利得可変増幅回路とした場合で、この第１のトランジスタのゲートと入力端子の間にインダクタを配置し、所定帯域内の特定周波数における入力反射特性を良好にしたので、利得可変時の入力反射特性の劣化を改善することが可能となる。
【００４１】
請求項５の発明によれば、上記請求項１乃至請求項４の増幅器を集積回路とすることにより、少ない端子で安定した動作する増幅回路が得られるという利点がある。
【図面の簡単な説明】
【図１】本発明の実施形態の第１例に係る高周波利得可変増幅回路の構成を示す図である。
【図２】実施形態の第２例に係る高周波利得可変増幅回路の構成を示す図である。
【図３】実施形態の第３例に係る高周波利得可変増幅回路の構成を示す図である。
【図４】第１例の回路において、利得可変制御電圧を変えたときの第１のＦＥＴのソース電極電圧及びドレイン電極電圧、第２のＦＥＴのソース電極電圧の特性を示すグラフである。
【図５】第１例の回路において、利得可変制御電圧を変えたときの第４のＦＥＴのドレイン電極電圧及びソース電極電圧の特性を示すグラフである。
【図６】第１例、第２例及び第３例の回路において、利得可変制御電圧を変えたときの利得特性（第１例を実線、第２例を点線、第３例を鎖線で表す）を示すグラフである。
【図７】第１例の回路において、利得可変制御電圧を変えたときの入力VSWR特性（実線）及び出力VSWR特性（点線）、第１例回路からインダクタ素子を取り除いた場合の入力VSWR特性（鎖線）を示すグラフである。
【図８】従来の高周波利得可変増幅回路の構成を示す図である。
【符号の説明】
Ｔ1 … 入力端子、Ｔ2 … 出力端子、
Ｔ3 … 利得可変制御電圧端子、Ｔ4 … 電源端子、
１ … 第１のＦＥＴ、２ … 第２のＦＥＴ、
３ … 第３のＦＥＴ、４ … 第４のＦＥＴ、
６ … 入力整合回路、７ … 出力整合回路、
９，１０，１３，１６，２２，２４，２５，２６，２９，３０，３３〜３６，４２〜４５ … 抵抗素子、
１１，１４，２０，２１，２３，２７，３２，３７〜３９ … 容量素子、
１８，１９，４０ … インダクタ素子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency gain variable amplifier circuit, and more particularly to a configuration of an amplifier circuit having a variable gain function for signals from ultrashort to quasi-microwave.
[0002]
[Prior art]
Conventionally, an amplifier circuit that variably controls the gain of a high-frequency signal has been used in a communication apparatus or the like that handles signals such as ultra-short waves to quasi-microwaves. As this type of amplifier circuit, for example, the one shown in FIG. is there.
In FIG. 8, a dual-gate first field effect transistor (hereinafter referred to as FET) 1 is connected to an input terminal T1 to which a high-frequency signal is applied via an input matching circuit 6, and subjected to amplification processing. The second FET 2 is connected to the output terminal T2 through the input matching circuit 7 in order to prevent the deterioration of the output reflection characteristic of the first FET 1 from affecting the subsequent stage when the gain is variable.
[0003]
In order to ensure the operation of the first FET 1, resistance elements (hereinafter referred to as resistance) 9 and 10 and a capacitance element (hereinafter referred to as capacitance) 11 are provided at the illustrated positions, and resistances 12 and 13 are provided in the other FET 2. The capacitors 11 and 14 serve to ground the source electrodes (hereinafter referred to as sources) of the FETs 1 and 2 at high frequency. A capacitor 15 is connected between the drain of the first FET 1 (hereinafter referred to as the drain) and the gate electrode (hereinafter referred to as the gate) of the second FET 2 for DC cut and impedance matching.
[0004]
A terminal T3 for providing a gain control voltage via the resistor 16 is arranged at the second gate of the first FET 1 having the above dual structure, and output from the second FET 2 based on the gain control voltage. The gain of the signal is controlled. Further, inductors 18 and 19 are arranged between the drains of the first FET 1 and the second FET 2 and the power supply terminal T4, and these inductors 18 and 19 enable high frequency transmission between the drains of the FETs 1 and 2. Increases isolation. The power supply terminal T4 is grounded at a high frequency via the capacitor 20.
[0005]
According to the variable gain amplifying circuit having such a configuration, the second FET 2 can realize a stable operation in a predetermined gain range without causing deterioration of the output reflection characteristic of the first FET 1 to the subsequent stage. it can. That is, when the second FET 2 is not used, if the gain is changed by applying a gain control voltage to the second gate electrode of the first FET 1, the change in the output reflection characteristic of the first FET 1 is large. This affects the filters and amplifiers connected to the subsequent stage of the first FET 1, leading to deterioration in characteristics of the communication device system and unstable operation.
[0006]
[Problems to be solved by the invention]
However, the conventional circuit as shown in FIG. 8 requires a new current for operating the added second FET 2 and has a problem that a low current consumption operation cannot be realized.
[0007]
Further, even when the second FET 2 is arranged, when the amplification gain is changed, the deterioration of the output reflection characteristic cannot be sufficiently suppressed, and when operating in a wide band, the input reflection characteristic is deteriorated at a specific frequency. There is also a problem that occurs.
Furthermore, if the circuit configuration is made to widen the variable gain range, there is a problem that it is difficult to ensure a stable operation considering the linearity of the slope of the overall variable gain characteristic.
[0008]
The present invention has been made in view of the above problems, and its purpose is to enable operation with low current consumption, to reduce deterioration of input / output reflection characteristics even when the gain is changed, and to provide a variable gain width. An object of the present invention is to provide a high-frequency gain variable amplifier circuit structure that can ensure a stable operation even when widening is performed.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the invention described in claim 1 includes a first transistor that inputs a high-frequency signal to a gate electrode, a second transistor that outputs the high-frequency signal from a drain electrode, and the first transistor. Between the drain electrode of the second transistor and the source electrode of the second transistor, an inductor element or a resistance element for increasing high-frequency isolation between the electrodes, and a source electrode of the second transistor includes a capacitor element to lower the high-frequency impedance, and a high frequency variable gain amplifier circuit which is configured to share the current in series from the first and second transistors are power, the first and second upper Symbol As a variable resistance element that changes the gain obtained by the second transistor, the third transistor and the drain of the third transistor A resistance element disposed between the source electrode, characterized in that connected in series to the inductor element or resistive element between said first and second transistors.
According to a second aspect of the present invention, there is provided a fourth transistor which is connected between the drain electrode of the first transistor and the gate electrode of the second transistor and operates as a signal attenuator. The variable gain control voltage applied to the gate electrode of the third transistor that changes the gain obtained from the transistor is connected to the gate electrode of the fourth transistor, and the drain electrode of the fourth transistor and the gate electrode of the fourth transistor The third transistor, taking into account the variable gain characteristics of the third transistor, between the power source, between the drain electrode of the fourth transistor and the ground potential, and between the source electrode of the fourth transistor and the power source or the ground potential. Bias for correcting the linearity of the slope of the overall variable gain characteristic with respect to the variable gain control voltage of the signal attenuation characteristic of the transistor 4 Characterized in that connecting the anti element.
[0010]
According to a third aspect of the present invention, the bias resistance element disposed on the source electrode side of the fourth transistor is configured to also serve as a bias resistance of the gate electrode of the second transistor.
According to a fourth aspect of the present invention, a resistor element and a capacitor element are connected in series between the drain and gate electrodes of the first transistor and the second transistor, and the first transistor and the second transistor are connected in a wide band. It is configured as an amplifier, and an inductor element for correcting input reflection characteristics at a specific frequency when viewed from the input terminal is connected between the input terminal and the gate electrode of the first transistor.
The invention described in claim 5 is characterized in that the variable gain amplifier circuit having the above-described configuration is formed as an integrated circuit.
[0011]
According to the configuration of the first aspect, since the first and second transistors share the power supply current in series instead of in parallel as in the prior art, they can be operated with a low current. Further, since the variable gain control is executed by the third transistor and the resistive element having the variable resistance function, and the source of the second transistor is grounded at a high frequency by the capacitive element, the output reflectivity when the gain is variable can be obtained. Degradation can be satisfactorily suppressed.
[0012]
According to the configuration of the second aspect, the variable gain width can be increased by causing the fourth transistor to function as a signal attenuator, and the total gain variable characteristic can be increased by appropriately selecting the value of the bias resistance element. The linearity of the slope can be improved.
According to the third aspect of the present invention, since the bias resistance element on the source electrode side of the fourth transistor and the bias resistance element on the gate electrode of the second transistor are shared, the number of resistance elements is reduced and the number of resistance elements is reduced. The DC-cut capacitive element arranged in the above is also unnecessary.
[0013]
According to the configuration of the fourth aspect, the wideband gain variable amplifier circuit is provided. In this case, the input reflection characteristic of a specific frequency is corrected, so that the deterioration of the input reflection characteristic is kept small in the operation of varying the gain in a wide band. can do.
According to the configuration of the fifth aspect, the number of terminals can be reduced as compared with the case where the circuit is not integrated.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a configuration of a high-frequency gain variable amplifier circuit according to a first example of the embodiment. In FIG. 1, a dual is provided between an input terminal T1 for a high-frequency signal and an output terminal T2 for the high-frequency signal. A first FET 1 having a structure, a second FET 2 for improving output reflection characteristics, and a third FET 3 for performing a variable resistance function (details will be described later) are arranged. Arranged in series. That is, between the power supply terminal T4 and the ground (GND), the drain electrode (hereinafter referred to as the drain) of the second FET 2 → the source electrode (hereinafter referred to as the source) → the drain of the third FET 3 as shown in the figure. The source is connected in the order of the source → the drain of the first FET 1 (DC cut by the capacitor 38) → the source. Thus, these FET1~3 will share the supply current to series.
[0015]
The first FET 1 is a self-bias type amplifier, its source is self-biased by a resistor 10, and its gate electrode (hereinafter referred to as gate) is biased to a ground potential by a resistor 9. The high-frequency impedance of the source of the first FET 1 is lowered by the capacitor 11 so that the impedance between the source and the ground potential does not affect the high-frequency. The second gate of the FET 1 is short-circuited to its source. In addition, a resistor 22 and a capacitor 23 are connected in series between the drain and gate electrodes of the first FET 1, thereby constituting a negative feedback and operating the FET 1 as a broadband amplifier.
[0016]
The second FET 2 is a fixed bias type amplifier, and its gate is biased to a voltage obtained by dividing the power supply voltage by a resistor 24 and a resistor 25. Also in the second FET 2, a series connection between the drain and gate electrodes is provided. A negative feedback is constituted by the resistor 26 and the capacitor 27 arranged in the above, and it is operated as a broadband amplifier.
[0017]
An inductor 18 for increasing high-frequency isolation between the source of the second FET 2 and the drain of the first FET 1 (a resistor may be disposed instead of the inductor). However, the third FET 3 and the resistor 29 (which are the third FET 3) are provided between the inductor 18 and the source of the second FET 2 in order to perform a variable resistance function when the gain is variable. Connected in parallel between the drain and source electrodes. A gain variable control voltage terminal T3 is disposed at the gate of the third FET 3 via a resistor 30. According to this variable resistance function, the gain of the first FET 1 can be changed by using the voltage drop generated here and changing the voltage applied to the drain of the first FET 1.
[0018]
Further, the source electrode of the second FET 2 is grounded to GND in a high frequency with a capacitor 32, and if the DC voltage at the source electrode does not change when the gain is variable, the characteristics of the amplifier do not change greatly. The deterioration of the output reflection characteristic of the second FET 2 at the time becomes small.
[0019]
Further, a fourth FET 4 is connected between the first FET 1 and the second FET 2, and this is operated as a high-frequency attenuator between the stages of the broadband amplifier composed of FETs 1 and 2. That is, a voltage obtained by dividing the power supply voltage by the resistor 33 and the resistor 34 is set as the drain bias voltage of the fourth FET 4, and the bias voltage of the source of the fourth FET 4 is pulled to the power supply voltage by the resistor 35. Is up. The gate of the fourth FET 4 is connected to the above-described control voltage terminal T3 via the resistor 36.
[0020]
The fourth FET 4 as the high-frequency attenuator is in a conductive state between the drain and source of the FET 4 when the attenuation characteristic is minimum. At this time, the resistor 33 and the drain and source of the fourth FET 4 are connected to the fourth FET 4. A bias obtained by dividing the power supply voltage by the parallel combined resistor of the resistor 35 and the resistor 34 is applied. Then, by applying different biases to the drain and the source of the fourth FET 4 with these resistance values, the slope of the attenuation characteristic is adjusted, and the fourth FET in the form including the gain variable characteristic of the third FET 3. The linearity of the slope of the overall variable gain characteristic with respect to the variable gain control voltage of the signal attenuation characteristic of the FET 4 can be improved.
[0021]
As shown in the figure, a capacitor 37 for DC (direct current) cutting is disposed between the gate of the second FET 2 and the source of the fourth FET 4, and the drain of the fourth FET 4. And a capacitor 38 for DC cut is also provided between the first FET 1 and the drain of the first FET 1.
Further, an inductor 40 for improving input reflection characteristics is connected between the input terminal T1 and the gate of the first FET 1 via a capacitor 39. Although details will be described later, this inductor 40 will be described later. As a result, it is possible to improve the input reflection characteristics at a specific frequency in an amplifier with variable gain in a wide band.
[0022]
According to such a configuration of the first example, as described above, the first FET 1 to the third FET 3 share the power supply current in series, and thus can be operated with a low current.
Further, since the third FET 3 and the resistor 29 having a variable resistance function are arranged between the source of the second FET 2 and the inductor 18, a control voltage is applied to the second gate of the first FET 1 as in the prior art. Instead, variable gain control can be performed with a variable resistance function between the first FET 1 and the second FET 2.
[0023]
That is, the variable gain control voltage Vc applied to the terminal T3 is applied to the gate of the third FET 3 via the resistor 30, and the higher the control voltage Vc is, the higher the source voltage Vs of the second FET 2 is. The resistance value of the variable resistance portion is reduced, and the gain of the first FET 1 is increased. On the other hand, as the variable gain control voltage Vc is lower than the source voltage Vs of the second FET 2, the resistance value of the variable resistance portion increases and the gain of the first FET 1 decreases.
In such variable gain control, the source of the second FET 2 is grounded at a high frequency by the capacitor 32, so that the voltage of the source electrode does not change and the deterioration of the output reflection characteristic is reduced.
[0024]
FIG. 4 shows changes in the source voltage of the second FET 2, the drain voltage of the first FET 1, and the source voltage when the gain is changed. This graph uses a field effect transistor of GaAs (gallium arsenide) MES (Metal Semiconductor) with a pinch-off voltage of -1 V as the first to third FETs 1 to 3, and the power supply voltage (V _DD ) is 3 V, and the gain is variable. This is a characteristic of each voltage when the control voltage (Vc) is changed from 0 to 3V. As shown in FIG. 4, the source voltage of the second FET 2 hardly changes even if the gain changes, and the DC bias of each electrode of the second FET 2 does not change, and the output It is understood that the deterioration of the reflection characteristics is small.
[0025]
In FIG. 5, in the high frequency gain variable circuit of the first example of the above embodiment, GaAs MESFETs having a pinch-off voltage of -1V are used for the first to fourth FETs 1 to 4 as in the above, and the power supply voltage is 3V. The characteristics of the drain voltage and the source voltage of the fourth FET 4 when the variable control voltage (Vc) is changed from 0 to 3V are shown.
[0026]
As shown in the figure, the drain voltage and the source voltage of the fourth FET 4 of the first example are set so that different voltages are applied when the control voltage is lower than 1 V. The slope of the overall gain variable characteristic can be maintained almost linear. This linearity of inclination will be described later in comparison with other embodiments.
[0027]
FIG. 2 shows the configuration of the second example of the embodiment. In this high-frequency gain variable amplifier circuit as well, the first example is provided between the input terminal T1 and the output terminal T2, as in the first example. The FET1, the second FET2, and the third FET3 are connected so as to share the power supply current in series when the ground potential is seen from the power supply terminal T4, and between the first FET1 and the second FET2, 4 FETs 4 are connected, and this is operated as a high-frequency attenuator between the stages of the broadband amplifier (comprising the first and second FETs 1 and 2).
[0028]
In the second example, the drain bias voltage of the fourth FET 4 is pulled up to the power supply voltage by the resistor 33 shown in the figure, and the source bias voltage of the fourth FET 4 is shown by the resistor 24 and the resistor 25 shown in the figure. The power supply voltage is set to a divided voltage, and the resistors 24 and 25 that are bias resistors of the gate of the second FET are also used as the bias resistors of the fourth FET 4.
[0029]
That is, since the drain and the source of the fourth FET 4 exhibit the same characteristics, the resistors 33 and 34 on the drain side of the fourth FET 4 of the first example are on the source side, and the resistor 35 on the source side is on the drain side. It is possible to arrange. Therefore, in the second example, the resistors 33 and 34 of the first example are substituted with the resistors 24 and 25, and the resistor 35 is substituted with the resistor 33, whereby the bias resistance of the gate of the second FET 2 and the source of the fourth FET 4 are substituted. Can be shared.
According to the second example, the number of resistance elements can be reduced, and the capacitor 37 serving as a DC cut is not necessary, and there is an advantage that the number of parts can be reduced.
[0030]
FIG. 3 shows the configuration of the third example of the embodiment, and also in the case of the third example, the first to fourth FETs 4 to 4 and the connection configuration attached thereto are the same as those of the first example. It becomes the same. In this third example, a voltage set via a resistor 44 and a resistor 45 is applied to the drain and source of the fourth FET with respect to the voltage obtained by dividing the power supply voltage by the resistor 42 and the resistor 43. .
[0031]
According to the third example, the first FET 1 to the third FET 3 can be connected in series to one power supply line and operated at a low current, and the variable resistance function of the third FET 3 and the resistor 29 can be achieved. By providing the capacitor 32 for high frequency grounding, there is an advantage that the deterioration of the output reflection characteristic can be kept small.
[0032]
FIG. 6 shows frequency gain variable characteristics (the first example is represented by a solid line, the second example is represented by a dotted line, and the third example is represented by a chain line) in each of the circuits of the first example, the second example, and the third example. Indicated. FIG. 6 shows the characteristics for a frequency of 1.5 GHz. As can be understood from this figure, the gain can be varied in a range of 40 dB or more in all examples. In the circuits of the first and second examples, the linearity of the slope of the variable gain characteristic is improved as compared with the circuit of the third example.
[0033]
That is, in the first example and the second example, the values of the bias resistors 24, 25, and 33 to 35 of the respective electrodes of the fourth FET 4 are adjusted so that the gain variable characteristic provided by the third FET 3 is taken into consideration. While the linearity of the gain variable characteristic slope is improved, in the case of the third example, the drain and source of the fourth FET 4 are always at the same voltage, so that the signal attenuation characteristic of the fourth FET 4 is This is because the linearity of the slope of the overall variable gain characteristic with respect to the variable gain control voltage in a given state is not compensated.
[0034]
Furthermore, in the high-frequency gain variable circuits of the first to third examples of the above-described embodiment, as described above, the inductor 40 is provided between the input terminal T1 and the first FET 1, and this inductor 40 allows a wide band. When the circuit configured as a variable gain amplifier circuit is operated at a narrow band frequency, the input reflection characteristic at a specific frequency when the gain is variable can be improved.
[0035]
FIG. 7 shows an input VSWR (voltage standing wave ratio) characteristic (solid line) and an output VSWR characteristic (dotted line) when variable gain control is executed with a variable gain control voltage for a specific frequency of 850 MHz in the circuit of the first example. ) And the input VSWR characteristic (dashed line) when the inductor 40 is removed from the first example circuit. According to FIG. 7, it can be seen that the characteristic of the first example of the solid line is better than the characteristic when the inductor 40 of the chain line is not included.
[0036]
Moreover, it is preferable that the circuits of the above examples are integrated circuits, and according to this, the number of terminals can be reduced. That is, considering the case where the conventional integrated circuit is not used in FIG. 8, a power supply terminal for the inductor 18 is necessary, and if this and the GND terminal are added, six terminals must be provided. On the other hand, in the present invention, as shown in each figure, the number of terminals is reduced by adding five GND terminals to the input / output terminals T1, T2, the gain control voltage terminal T3, and the power supply terminal T4.
[0037]
【The invention's effect】
As described above, according to the first aspect of the present invention, the first transistor on the input side and the second transistor on the output side of the high frequency gain variable amplifier circuit are viewed from the power supply terminal and the power supply current is connected in series. Since the configuration is shared, it is possible to operate at a low current and contribute to power saving. In addition, a third transistor for variable gain and a resistance element are arranged between the first and second transistors arranged in series, and a capacitor for high-frequency grounding is provided between the source and ground potential of the second transistor. Since the elements are connected, it is possible to change the gain of the first transistor without changing the high frequency output impedance of the second transistor, and to suppress the deterioration of output reflectivity when the gain is variable.
[0038]
According to the second and third aspects of the invention, in order to increase the gain variable width of the amplifier circuit, the fourth transistor is disposed between the signal lines of the first and second transistors, Since the function of the signal attenuator is added and the bias resistance element is provided, a high-frequency gain variable amplifier in which the third transistor and the fourth transistor are interlocked with one gain variable control voltage is configured. Further, by adjusting the signal attenuation characteristic of the fourth transistor with the bias voltage, the total gain with respect to the gain variable control voltage of the signal attenuation characteristic of the fourth transistor, taking into account the variable gain characteristic given by the third transistor. It becomes possible to improve the linearity of the slope of the variable characteristic.
[0039]
Moreover, according to the third aspect of the present invention, since the bias resistance on the gate side of the second transistor and the bias resistance on the source side of the fourth transistor are shared, the bias resistance and the capacitive element for DC cut are provided. There is an advantage that it becomes unnecessary and the number of circuit elements can be reduced.
[0040]
According to a fourth aspect of the present invention, when a negative feedback circuit is added to the first and second transistors to form a wide-band gain variable amplifier circuit, an inductor is provided between the gate and the input terminal of the first transistor. Since the input reflection characteristics at a specific frequency within a predetermined band are improved, it is possible to improve the deterioration of the input reflection characteristics when the gain is variable.
[0041]
According to the invention of claim 5, by using the amplifier of claims 1 to 4 as an integrated circuit, there is an advantage that an amplifier circuit that operates stably with a small number of terminals can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of a high-frequency gain variable amplifier circuit according to a first example of an embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration of a high-frequency gain variable amplifier circuit according to a second example of the embodiment.
FIG. 3 is a diagram illustrating a configuration of a high-frequency gain variable amplifier circuit according to a third example of the embodiment.
4 is a graph showing the characteristics of the source electrode voltage and drain electrode voltage of the first FET and the source electrode voltage of the second FET when the variable gain control voltage is changed in the circuit of the first example. FIG.
FIG. 5 is a graph showing the characteristics of the drain electrode voltage and the source electrode voltage of the fourth FET when the gain variable control voltage is changed in the circuit of the first example.
6 shows gain characteristics when the variable gain control voltage is changed in the circuits of the first example, the second example, and the third example (the first example is represented by a solid line, the second example is represented by a dotted line, and the third example is represented by a chain line). ).
7 shows input VSWR characteristics (solid line) and output VSWR characteristics (dotted line) when the variable gain control voltage is changed in the circuit of the first example, and input VSWR characteristics when the inductor element is removed from the circuit of the first example ( It is a graph which shows a dashed line.
FIG. 8 is a diagram showing a configuration of a conventional high-frequency gain variable amplifier circuit.
[Explanation of symbols]
T1 ... input terminal, T2 ... output terminal,
T3: Variable gain control voltage terminal, T4: Power supply terminal,
1 ... 1st FET, 2 ... 2nd FET,
3 ... 3rd FET, 4 ... 4th FET,
6 ... Input matching circuit, 7 ... Output matching circuit,
9, 10, 13, 16, 22, 24, 25, 26, 29, 30, 33 to 36, 42 to 45 ... resistance elements,
11, 14, 20, 21, 23, 27, 32, 37 to 39 ... capacitive elements,
18, 19, 40: Inductor element.

Claims

A first transistor that inputs a high-frequency signal to the gate electrode, a second transistor that outputs the high-frequency signal from the drain electrode, and a drain electrode of the first transistor and a source electrode of the second transistor An inductor element or resistor element connected to increase the high-frequency isolation between the electrodes, and a capacitor element reducing the high-frequency impedance at the source electrode of the second transistor, The first and second transistors share the current from the power supply in series ,
As a variable resistance element for changing the gain obtained above Symbol first and second transistors, the third transistor and a resistor element disposed between the drain and source electrode of the third transistor, the first and second A high-frequency gain variable amplifier circuit, wherein the inductor element or resistor element is connected in series between the transistors.

A fourth transistor connected between the drain electrode of the first transistor and the gate electrode of the second transistor and operating as a signal attenuator is provided, and the gain obtained from the first and second transistors is variable. A variable gain control voltage applied to the gate electrode of the third transistor is also connected to the gate electrode of the fourth transistor;
Between the drain electrode of the fourth transistor and the power source, between the drain electrode of the fourth transistor and the ground potential, and between the source electrode of the fourth transistor and the power source or the ground potential, The bias resistor element for correcting the linearity of the slope of the overall variable gain characteristic with respect to the variable gain control voltage of the signal attenuation characteristic of the fourth transistor in consideration of the variable gain characteristic of the transistor is connected. Item 5. A high-frequency gain variable amplifier circuit according to Item 1.

3. The high frequency gain according to claim 1, wherein the bias resistance element arranged on the source electrode side of the fourth transistor is configured to also serve as a bias resistance of the gate electrode of the second transistor. Variable amplifier circuit.

A resistor element and a capacitor element are connected in series between the drain and gate electrodes of the first transistor and the second transistor, respectively, and the first transistor and the second transistor are configured as a broadband amplifier,
4. An inductor element for correcting an input reflection characteristic at a specific frequency when viewed from the input terminal is connected between the input terminal and the gate electrode of the first transistor. The high-frequency gain variable amplifier circuit described.

5. The high frequency gain variable amplifier circuit according to claim 1, wherein the variable gain amplifier circuit having the above configuration is formed as an integrated circuit.