[go: up one dir, main page]

JP3889311B2 - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
JP3889311B2
JP3889311B2 JP2002143609A JP2002143609A JP3889311B2 JP 3889311 B2 JP3889311 B2 JP 3889311B2 JP 2002143609 A JP2002143609 A JP 2002143609A JP 2002143609 A JP2002143609 A JP 2002143609A JP 3889311 B2 JP3889311 B2 JP 3889311B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
solder
solid pattern
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002143609A
Other languages
Japanese (ja)
Other versions
JP2003338666A5 (en
JP2003338666A (en
Inventor
剛 羽立
高宏 長嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002143609A priority Critical patent/JP3889311B2/en
Publication of JP2003338666A publication Critical patent/JP2003338666A/en
Publication of JP2003338666A5 publication Critical patent/JP2003338666A5/ja
Application granted granted Critical
Publication of JP3889311B2 publication Critical patent/JP3889311B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体チップ搭載パッケージ、特に小型多ピン化を図った構造のＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を搭載するプリント配線板に関するものである。
【０００２】
【従来の技術】
図５は従来のパッケージ実装後のプリント配線板を示す断面図、図６はパッケージ実装後のプリント配線板のＢ部詳細を示す断面図であり、図において、１はケース、２は半導体チップが搭載されたパッケージ、３はプリント配線板となるマザー基板である。４はマザー基板側ランド、５はパッケージ側ランド、６はマザー基板側ランド４およびパッケージ側ランド５を接合する半田ボール、７はマザー基板３上に形成されたベタパターン、８はベタパターン７を被覆するソルダレジストである。
【０００３】
次に動作について説明する。
図５および図６において、半導体チップが搭載されたパッケージ２は、半田ボール６によりマザー基板側ランド４およびパッケージ側ランド５を接合することによってマザー基板３上に配置される。
また、マザー基板３上において、パッケージ側ランド５が配置されない中央部は、信号配線領域として使用されるか、または、グランド領域として使用される。グランド領域として使用される場合には、マザー基板３上にベタパターン７が形成され、表面をソルダレジスト８によって被覆することが一般的である。また、マザー基板３の剛性向上を目的として、ベタパターン７を形成する場合も同様にソルダレジスト８によって被覆することが一般的である。
【０００４】
【発明が解決しようとする課題】
従来のプリント配線板は以上のように構成されているので、マザー基板３の剛性向上を目的として、マザー基板３上のパッケージ側ランド５が配置されない中央部にベタパターン７を形成する場合においてもソルダレジスト８によって被覆される。
図７はマザー基板の裏面から外力が加わった状態を示す説明図であり、従来のプリント配線板では、この図７に示すように、マザー基板３の裏面から外力Ｗが加わった場合、パッケージ２は、ケース１との間に挟まれて、マザー基板３が変形することになる。この変形を繰り返し受けることにより、最内周に設けられる半田ボール６に応力疲労が発生し、マザー基板側ランド４およびパッケージ側ランド５の接合部が破断してしまう課題があった。
なお、この接合部の破断を解決するために、マザー基板３を厚板化したり、マザー基板３およびパッケージ２間の隙間に樹脂を注入する等の手段も考えられたが、工程が多くなってしまう等、製造コストが増大してしまう課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、曲げ剛性を向上したプリント配線板を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るプリント配線板は、開口されたソルダレジストのベタパターン上に施されたニッケル／金メッキを備えたものである。
【０００７】
この発明に係るプリント配線板は、ニッケル／金メッキ上に施されたクリーム半田を備えたものである。
【０００８】
この発明に係るプリント配線板は、開口されたソルダレジストのベタパターン上に施された半田コートを備えたものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるプリント配線板を示す平面図、図２はパッケージ実装後のプリント配線板のＡＡ矢視部詳細を示す断面図であり、図において、２は半導体チップが搭載されたパッケージ（半導体チップ搭載パッケージ）、３はプリント配線板となるマザー基板である。４はマザー基板側ランド（半田付けランド）、６はマザー基板側ランド４およびパッケージ２側を接合する半田ボール、７はマザー基板側ランド４が配置されないマザー基板３上に形成されたベタパターン、１１はベタパターン７を被覆すると共に、上部が開口されたソルダレジスト、１２は開口されたソルダレジスト１１のベタパターン７に施されたＮｉ／Ａｕメッキ（ニッケル／金メッキ）である。１３は絶縁基板である。
【００１０】
次に動作について説明する。
図１において、マザー基板側ランド４は、パターン形成した導体パターンを、ソルダレジスト１１の開口によって表面に露出させる。絶縁基板１３としては、ガラスエポキシ等の樹脂基板を用いる。ソルダレジスト１１としては、液体ソルダレジストまたは熱硬化型等を用いる。マザー基板側ランド４は、銅箔の祖面化表面のアンカー効果によって絶縁基板１３に接着している。
マザー基板側ランド４は、表面の酸化腐食防止および半田付けの媒体として、Ｎｉ／Ａｕメッキ１２の処理、またはフラックス塗布が施される。
【００１１】
半導体チップが搭載されたパッケージ２のマザー基板３上への実装は、図２に示すように、マザー基板側ランド４上に、例えば、クリーム半田を塗布した後、半田ボール６が接触するようにパッケージ２を載置する。次いで、これを加熱溶融炉に入れてクリーム半田と半田ボール６とを溶融する。これにより、マザー基板側ランド４上に、半田ボール６が接合される。
また、マザー基板３上において、パッケージ２の接続端子が存在せず、マザー基板側ランド４が配置されない中央部に、ベタパターン７をマザー基板側ランド４と同一形成にて設ける。また、ソルダレジスト１１によって、ベタパターン７を被覆すると共に、上部を開口し、開口されたソルダレジスト１１のベタパターン７にＮｉ／Ａｕメッキ１２を施す。
【００１２】
以上のように、この実施の形態１によれば、ソルダレジスト１１に比較して硬度の高いＮｉ（ニッケル）がベタパターン７上に施されるので、マザー基板３の曲げ剛性を向上させることができる。これにより、マザー基板３の裏面からの外力に対してマザー基板３の曲がり量が抑制され、パッケージ２の最内周に設けられる半田ボール６の発生応力を低減することができ、半田ボール６による接合信頼性を向上させることができる。
また、絶縁基板１３上に、ベタパターン７とマザー基板側ランド４とを同一形成にて設け、次いでソルダレジスト１１を設け、さらにベタパターン７およびマザー基板側ランド４上にＮｉ／Ａｕメッキ１２を一括して施すことにより、製造工程が増えることなく、製造コストの増大を抑えることができる。
なお、ソルダレジスト１１から露出したベタパターン７の表面処理として、Ｎｉ／Ａｕメッキ１２とフラックス塗布とを選択的に施す場合においても例外ではない。
【００１３】
実施の形態２．
図３はこの発明の実施の形態２によるパッケージ実装後のプリント配線板の詳細を示す断面図であり、図において、１４はパッケージ２の実装時に、マザー基板側ランド４上およびＮｉ／Ａｕメッキ１２上に施されたクリーム半田である。
その他の構成については、図２と同一である。
【００１４】
次に動作について説明する。
上記実施の形態１では、ベタパターン７の表面処理として、Ｎｉ／Ａｕメッキ１２を施したものを示したが、この実施の形態２では、パッケージ２の実装時に、マザー基板側ランド４上にクリーム半田を供給すると共に、Ｎｉ／Ａｕメッキ１２上にクリーム半田を供給し、溶融させるものである。
【００１５】
以上のように、この実施の形態２によれば、ベタパターン７上にＮｉ／Ａｕメッキ１２を施し、さらに、クリーム半田を溶融させることにより、さらなる剛性の向上を図ることができる。
また、このクリーム半田の供給および溶融は、マザー基板側ランド４上と一括して処理できるので、製造工程が増えることなく、製造コストの増大を抑えることができる。
【００１６】
実施の形態３．
図４はこの発明の実施の形態３によるパッケージ実装後のプリント配線板の詳細を示す断面図であり、図において、１５は開口されたソルダレジスト１１のベタパターン７上およびマザー基板側ランド４上に施された半田コートである。
その他の構成については、図２と同一である。
【００１７】
次に動作について説明する。
上記実施の形態１では、ベタパターン７およびマザー基板側ランド４上に、Ｎｉ／Ａｕメッキ１２を施したものを示したが、この実施の形態３では、そのＮｉ／Ａｕメッキ１２の代わりに半田コート１５を施したものである。
【００１８】
以上のように、この実施の形態３によれば、ソルダレジスト１１に比較して硬度の高い半田コート１５がベタパターン７上に施されるので、マザー基板３の曲げ剛性を向上させることができる。これにより、マザー基板３の裏面からの外力に対してマザー基板３の曲がり量が抑制され、パッケージ２の最内周に設けられる半田ボール６の発生応力を低減することができ、半田ボール６による接合信頼性を向上させることができる。
また、絶縁基板１３上に、ベタパターン７とマザー基板側ランド４とを同一形成にて設け、次いでソルダレジスト１１を設け、さらにベタパターン７およびマザー基板側ランド４上に半田コート１５を一括して施すことにより、製造工程が増えることなく、製造コストの増大を抑えることができる。
【００１９】
【発明の効果】
以上のように、この発明によれば、開口されたソルダレジストのベタパターン上に施されたニッケル／金メッキを備えるように構成したので、ニッケル／金メッキを施すことにより、ソルダレジストと比較して硬質のニッケルが表面に存在することになり、曲げ剛性を得ることができる。したがって、半導体チップ搭載パッケージを半田ボールでプリント配線板に接続する場合において、プリント配線板側の半田付けランドが配置されない中央部にこの構造を適用することで、この部分へのプリント配線板の裏面からの外力に対して曲げ剛性が上昇し、近傍の接合部への応力緩和を実現することができる効果がある。
【００２０】
この発明によれば、ニッケル／金メッキ上に施されたクリーム半田を備えるように構成したので、ニッケル／金メッキ上にクリーム半田を施すことで、外力に対してさらに曲げ剛性が上昇し、近傍の接合部へのさらなる応力緩和を実現することができる。
また、クリーム半田のニッケル／金メッキ上への供給は、半田付けランドへの供給時に行われるので、製造工程が増えることなく、したがって、製造コストの増大を抑えることができる効果がある。
【００２１】
この発明によれば、開口されたソルダレジストのベタパターン上に施された半田コートを備えるように構成したので、半田コートを施すことにより、ソルダレジストと比較して硬質の半田コートが表面に存在することになり、曲げ剛性を得ることができる。したがって、半導体チップ搭載パッケージを半田ボールでプリント配線板に接続する場合において、プリント配線板側の半田付けランドが配置されない中央部にこの構造を適用することで、この部分へのプリント配線板の裏面からの外力に対して曲げ剛性が上昇し、近傍の接合部への応力緩和を実現することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるプリント配線板を示す平面図である。
【図２】 パッケージ実装後のプリント配線板のＡＡ矢視部詳細を示す断面図である。
【図３】 この発明の実施の形態２によるパッケージ実装後のプリント配線板の詳細を示す断面図である。
【図４】 この発明の実施の形態３によるパッケージ実装後のプリント配線板の詳細を示す断面図である。
【図５】 従来のパッケージ実装後のプリント配線板を示す断面図である。
【図６】 パッケージ実装後のプリント配線板のＢ部詳細を示す断面図である。
【図７】 マザー基板の裏面から外力が加わった状態を示す説明図である。
【符号の説明】
２ パッケージ（半導体チップ搭載パッケージ）、３ マザー基板（プリント配線板）、４ マザー基板側ランド（半田付けランド）、６ 半田ボール、７ ベタパターン、１１ ソルダレジスト、１２ Ｎｉ／Ａｕメッキ（ニッケル／金メッキ）、１３ 絶縁基板、１４ クリーム半田、１５ 半田コート。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor chip mounting package, and more particularly, to a printed wiring board on which a CSP (Chip Scale Package) having a structure with a small size and a large number of pins is mounted.
[0002]
[Prior art]
FIG. 5 is a cross-sectional view showing a conventional printed wiring board after package mounting. FIG. 6 is a cross-sectional view showing details of a B portion of the printed wiring board after package mounting. In the figure, 1 is a case and 2 is a semiconductor chip. The package 3 is a mother board that becomes a printed wiring board. 4 is a mother substrate side land, 5 is a package side land, 6 is a solder ball for joining the mother substrate side land 4 and the package side land 5, 7 is a solid pattern formed on the mother substrate 3, and 8 is a solid pattern 7. Solder resist to be coated.
[0003]
Next, the operation will be described.
5 and 6, the package 2 on which the semiconductor chip is mounted is arranged on the mother substrate 3 by joining the mother substrate side land 4 and the package side land 5 with solder balls 6.
On the mother board 3, the central portion where the package-side land 5 is not disposed is used as a signal wiring area or a ground area. When used as a ground region, a solid pattern 7 is generally formed on the mother substrate 3 and the surface is generally covered with a solder resist 8. For the purpose of improving the rigidity of the mother substrate 3, the solid pattern 7 is generally covered with the solder resist 8 in the same manner.
[0004]
[Problems to be solved by the invention]
Since the conventional printed wiring board is configured as described above, for the purpose of improving the rigidity of the mother board 3, even when the solid pattern 7 is formed in the center portion where the package-side land 5 on the mother board 3 is not disposed. Covered with solder resist 8.
FIG. 7 is an explanatory view showing a state in which an external force is applied from the back surface of the mother board. In the conventional printed wiring board, when an external force W is applied from the back surface of the mother board 3, as shown in FIG. Is sandwiched between the case 1 and the mother substrate 3 is deformed. By repeatedly receiving this deformation, there is a problem that stress fatigue occurs in the solder ball 6 provided on the innermost periphery, and the joint portion between the mother substrate side land 4 and the package side land 5 is broken.
In order to solve the breakage of the joint portion, means such as increasing the thickness of the mother substrate 3 or injecting resin into the gap between the mother substrate 3 and the package 2 have been considered, but the number of steps is increased. For example, the manufacturing cost increases.
[0005]
The present invention has been made to solve the above-described problems, and an object thereof is to obtain a printed wiring board with improved bending rigidity.
[0006]
[Means for Solving the Problems]
The printed wiring board according to the present invention is provided with nickel / gold plating applied on the solid pattern of the opened solder resist.
[0007]
The printed wiring board according to the present invention is provided with cream solder applied on nickel / gold plating .
[0008]
The printed wiring board according to the present invention is provided with a solder coat applied on the solid pattern of the opened solder resist.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
FIG. 1 is a plan view showing a printed wiring board according to Embodiment 1 of the present invention, FIG. 2 is a cross-sectional view showing details of the printed wiring board after mounting the package, taken along the line AA, and in FIG. A package (semiconductor chip mounting package) 3 is a mother substrate that becomes a printed wiring board. 4 is a mother board side land (soldering land), 6 is a solder ball for joining the mother board side land 4 and the package 2 side, 7 is a solid pattern formed on the mother board 3 where the mother board side land 4 is not disposed, 11 is a solder resist that covers the solid pattern 7 and has an upper opening, and 12 is a Ni / Au plating (nickel / gold plating) applied to the solid pattern 7 of the opened solder resist 11. Reference numeral 13 denotes an insulating substrate.
[0010]
Next, the operation will be described.
In FIG. 1, the mother substrate side land 4 exposes the patterned conductor pattern to the surface through the opening of the solder resist 11. As the insulating substrate 13, a resin substrate such as glass epoxy is used. As the solder resist 11, a liquid solder resist or a thermosetting type is used. The mother substrate-side land 4 is bonded to the insulating substrate 13 by the anchor effect of the surface of the copper foil.
The mother substrate side land 4 is subjected to Ni / Au plating 12 treatment or flux coating as a medium for preventing oxidative corrosion of the surface and soldering.
[0011]
As shown in FIG. 2, the package 2 on which the semiconductor chip is mounted is mounted on the mother substrate 3 such that, for example, cream solder is applied onto the land 4 on the mother substrate, and then the solder balls 6 come into contact with each other. The package 2 is placed. Next, this is put in a heating and melting furnace to melt the cream solder and the solder balls 6. As a result, the solder balls 6 are bonded onto the mother substrate side lands 4.
Further, on the mother substrate 3, the solid pattern 7 is provided in the same manner as the mother substrate side land 4 in the central portion where the connection terminal of the package 2 does not exist and the mother substrate side land 4 is not disposed. Further, the solid pattern 7 is covered with the solder resist 11 and the upper portion is opened, and the Ni / Au plating 12 is applied to the solid pattern 7 of the opened solder resist 11.
[0012]
As described above, according to the first embodiment, since Ni (nickel) having a higher hardness than that of the solder resist 11 is applied onto the solid pattern 7, the bending rigidity of the mother substrate 3 can be improved. it can. Thereby, the bending amount of the mother substrate 3 is suppressed with respect to the external force from the back surface of the mother substrate 3, and the generated stress of the solder ball 6 provided on the innermost periphery of the package 2 can be reduced. Bonding reliability can be improved.
Further, the solid pattern 7 and the mother substrate side land 4 are provided in the same formation on the insulating substrate 13, then the solder resist 11 is provided, and the Ni / Au plating 12 is further provided on the solid pattern 7 and the mother substrate side land 4. By applying them collectively, an increase in manufacturing cost can be suppressed without increasing manufacturing steps.
The surface treatment of the solid pattern 7 exposed from the solder resist 11 is no exception even when Ni / Au plating 12 and flux coating are selectively performed.
[0013]
Embodiment 2. FIG.
FIG. 3 is a cross-sectional view showing details of the printed wiring board after package mounting according to the second embodiment of the present invention. In FIG. 3, reference numeral 14 denotes a pattern on the mother substrate side land 4 and Ni / Au plating 12 when the package 2 is mounted. It is cream solder applied on the top.
Other configurations are the same as those in FIG.
[0014]
Next, the operation will be described.
In the first embodiment, the surface treatment of the solid pattern 7 is performed with Ni / Au plating 12. However, in the second embodiment, when the package 2 is mounted, the cream is placed on the mother substrate side land 4. In addition to supplying solder, cream solder is supplied onto the Ni / Au plating 12 and melted.
[0015]
As described above, according to the second embodiment, the Ni / Au plating 12 is applied on the solid pattern 7 and the cream solder is melted to further improve the rigidity.
Further, since the supply and melting of the cream solder can be processed together with the mother substrate side land 4, the increase in the manufacturing cost can be suppressed without increasing the manufacturing process.
[0016]
Embodiment 3 FIG.
4 is a cross-sectional view showing details of the printed wiring board after package mounting according to the third embodiment of the present invention. In the figure, reference numeral 15 denotes a solid pattern 7 of the opened solder resist 11 and a land 4 on the mother substrate side. This is a solder coat applied to
Other configurations are the same as those in FIG.
[0017]
Next, the operation will be described.
In the first embodiment, the Ni / Au plating 12 is applied on the solid pattern 7 and the mother substrate side land 4. In the third embodiment, solder is used instead of the Ni / Au plating 12. A coat 15 is applied.
[0018]
As described above, according to the third embodiment, since the solder coat 15 having a higher hardness than the solder resist 11 is applied on the solid pattern 7, the bending rigidity of the mother substrate 3 can be improved. . Thereby, the bending amount of the mother substrate 3 is suppressed with respect to the external force from the back surface of the mother substrate 3, and the generated stress of the solder ball 6 provided on the innermost periphery of the package 2 can be reduced. Bonding reliability can be improved.
Further, the solid pattern 7 and the mother substrate side land 4 are provided in the same formation on the insulating substrate 13, then the solder resist 11 is provided, and the solder coat 15 is collectively applied to the solid pattern 7 and the mother substrate side land 4. As a result, the increase in manufacturing cost can be suppressed without increasing the number of manufacturing steps.
[0019]
【The invention's effect】
As described above, according to the present invention, since the nickel / gold plating provided on the solid pattern of the opened solder resist is provided, it is harder than the solder resist by applying the nickel / gold plating. Therefore, the bending rigidity can be obtained. Therefore, when connecting a semiconductor chip mounting package to a printed wiring board with solder balls, this structure is applied to the central portion where the soldering land on the printed wiring board side is not arranged, so that the back surface of the printed wiring board to this portion As a result, the bending rigidity is increased with respect to the external force, and the stress relaxation to the nearby joint can be realized.
[0020]
According to the present invention, since the cream solder applied on the nickel / gold plating is provided, the bending rigidity is further increased with respect to the external force by applying the cream solder on the nickel / gold plating. Further stress relaxation to the part can be realized.
Further, the supply of the cream solder onto the nickel / gold plating is performed at the time of supply to the soldering land, so that there is an effect that the manufacturing process is not increased, and therefore the increase in the manufacturing cost can be suppressed.
[0021]
According to the present invention, since the solder coat applied on the solid pattern of the opened solder resist is provided, a hard solder coat is present on the surface as compared with the solder resist by applying the solder coat. Therefore, bending rigidity can be obtained. Therefore, when connecting a semiconductor chip mounting package to a printed wiring board with solder balls, this structure is applied to the central portion where the soldering land on the printed wiring board side is not arranged, so that the back surface of the printed wiring board to this portion As a result, the bending rigidity is increased with respect to the external force, and the stress relaxation to the nearby joint can be realized.
[Brief description of the drawings]
FIG. 1 is a plan view showing a printed wiring board according to Embodiment 1 of the present invention.
FIG. 2 is a cross-sectional view showing details of the printed circuit board after mounting the package, taken along the line AA.
FIG. 3 is a cross-sectional view showing details of a printed wiring board after package mounting according to Embodiment 2 of the present invention;
FIG. 4 is a sectional view showing details of a printed wiring board after package mounting according to a third embodiment of the present invention;
FIG. 5 is a cross-sectional view showing a printed wiring board after a conventional package mounting.
FIG. 6 is a cross-sectional view showing details of a B portion of the printed wiring board after package mounting.
FIG. 7 is an explanatory diagram showing a state in which an external force is applied from the back surface of the mother board.
[Explanation of symbols]
2 package (semiconductor chip mounting package), 3 mother board (printed wiring board), 4 mother board side land (soldering land), 6 solder ball, 7 solid pattern, 11 solder resist, 12 Ni / Au plating (nickel / gold plating) ), 13 insulating substrate, 14 cream solder, 15 solder coat.

Claims (3)

半導体チップ搭載パッケージが配置され、半田付けランドが配置されない中央部の絶縁基板上に形成されたベタパターンと、
上記ベタパターンを被覆すると共に、上部が開口されたソルダレジストと、
上記開口されたソルダレジストのベタパターン上に施されたニッケル／金メッキとを備えたプリント配線板。A solid pattern formed on the insulating substrate in the center where the semiconductor chip mounting package is disposed and the soldering land is not disposed;
A solder resist that covers the solid pattern and is opened at the top;
The printed wiring board provided with the nickel / gold plating given on the solid pattern of the said soldering resist opened. ニッケル／金メッキ上に施されたクリーム半田を備えたことを特徴とするプリント配線板。A printed wiring board comprising a cream solder applied on nickel / gold plating . 半導体チップ搭載パッケージが配置され、半田付けランドが配置されない中央部の絶縁基板上に形成されたベタパターンと、
上記ベタパターンを被覆すると共に、上部が開口されたソルダレジストと、
上記開口されたソルダレジストのベタパターン上に施された半田コートとを備えたプリント配線板。A solid pattern formed on the insulating substrate in the center where the semiconductor chip mounting package is disposed and the soldering land is not disposed;
A solder resist that covers the solid pattern and is opened at the top;
A printed wiring board comprising: a solder coat applied on the solid pattern of the solder resist that is opened.
JP2002143609A 2002-05-17 2002-05-17 Printed wiring board Expired - Fee Related JP3889311B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002143609A JP3889311B2 (en) 2002-05-17 2002-05-17 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002143609A JP3889311B2 (en) 2002-05-17 2002-05-17 Printed wiring board

Publications (3)

Publication Number Publication Date
JP2003338666A JP2003338666A (en) 2003-11-28
JP2003338666A5 JP2003338666A5 (en) 2005-08-11
JP3889311B2 true JP3889311B2 (en) 2007-03-07

Family

ID=29703566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002143609A Expired - Fee Related JP3889311B2 (en) 2002-05-17 2002-05-17 Printed wiring board

Country Status (1)

Country Link
JP (1) JP3889311B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5186741B2 (en) 2006-08-18 2013-04-24 富士通セミコンダクター株式会社 Circuit board and semiconductor device
DE102008054932B4 (en) * 2008-12-18 2011-12-01 Infineon Technologies Ag Power semiconductor module with stiffened base plate
KR102059478B1 (en) * 2017-09-15 2019-12-26 스템코 주식회사 Printed circuit boards and fabricating method of the same

Also Published As

Publication number Publication date
JP2003338666A (en) 2003-11-28

Similar Documents

Publication Publication Date Title
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
KR100445072B1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US6836011B2 (en) Semiconductor chip mounting structure with movable connection electrodes
JP4308608B2 (en) Semiconductor device
KR100541649B1 (en) Tape wiring board and semiconductor chip package using same
JP3679199B2 (en) Semiconductor package equipment
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
WO2009130958A1 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
JP2003007902A (en) Electronic component mounting substrate and mounting structure
JP2001250876A (en) Semiconductor device and its manufacturing method
JP2000068328A (en) Wiring board for flip-chip mounting
CN101866889B (en) Substrateless chip package and manufacturing method thereof
JP3889311B2 (en) Printed wiring board
TWI387067B (en) Substrateless chip package and fabricating method
JP3801188B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4045708B2 (en) Semiconductor device, electronic circuit device and manufacturing method
WO2017043480A1 (en) Semiconductor package
JP2005183868A (en) Semiconductor device and its mounting structure
JP2000031630A (en) Connection structure between semiconductor integrated circuit device and wiring board
JP3417292B2 (en) Semiconductor device
JP2000164786A (en) Semiconductor package and semiconductor device
KR100749592B1 (en) Semiconductor device and method for manufacturing the same
JP2006128429A (en) Circuit board and semiconductor device
JP3692810B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
KR100246848B1 (en) Land grid array and a semiconductor package having a same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061129

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees