[go: up one dir, main page]

JP3832313B2 - Nitride semiconductor growth method and nitride semiconductor - Google Patents

Nitride semiconductor growth method and nitride semiconductor Download PDF

Info

Publication number
JP3832313B2
JP3832313B2 JP2001338456A JP2001338456A JP3832313B2 JP 3832313 B2 JP3832313 B2 JP 3832313B2 JP 2001338456 A JP2001338456 A JP 2001338456A JP 2001338456 A JP2001338456 A JP 2001338456A JP 3832313 B2 JP3832313 B2 JP 3832313B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
protective film
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001338456A
Other languages
Japanese (ja)
Other versions
JP2003142414A (en
Inventor
雅俊 阿部
陽 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2001338456A priority Critical patent/JP3832313B2/en
Publication of JP2003142414A publication Critical patent/JP2003142414A/en
Application granted granted Critical
Publication of JP3832313B2 publication Critical patent/JP3832313B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光ダイオード、レーザダイオード等の発光素子を有する窒化物半導体、およびその成長方法に関する。
【0002】
【従来の技術】
近年、窒化物半導体基板を用いた青色から紫外領域にかけての短波長、また発光ダイオード(LED)やレーザダイオード(LD)が注目されている。レーザダイオードは、DVDなど、大容量・高密度の情報記録・再生が可能なディスクシステムへの利用に対する要求が高まりを見せている。そのため、必須条件と考えられている結晶性の良い窒化物半導体基板を得る様々な方法が検討されている。
【0003】
一般に、半導体を基板上に成長させる際、成長させる半導体と格子整合した基板を用いると半導体中の転位が少なくなり結晶性が向上することが知られているが、窒化物半導体は格子整合する基板が現在世の中に存在しないことから、一般にサファイア、スピネル、炭化ケイ素のような窒化物半導体と格子整合しない異種基板の上に成長されている。
【0004】
一方、窒化物半導体と格子整合するGaNバルク単結晶を作製する試みは、様々な研究機関において成されているが、未だに数ミリ程度のものを得られたという報告しかされておらず、実用化にはほど遠い状態である。
【0005】
GaN基板を作製する技術として、例えば特開平7−202265号公報、特開平7−165498号にサファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に窒化物半導体を成長させても良質の窒化物半導体結晶を得ることは難しい。さらに、薄膜のZnOよりなるバッファ層の上に、基板となるような厚膜の窒化物半導体を連続して成長させることも難しい。
【0006】
LED素子、LD素子、受光素子等の数々の光・電子デバイスに使用される窒化物半導体素子を作製する際、転位の少ない窒化物半導体よりなる基板を作製することができれば、その基板上に新たな窒化物半導体を成長させて、格子欠陥が少ない窒化物半導体が成長できるため、素子の結晶性が飛躍的に良くなり、従来実現されていなかった素子が実現できるようになる。
【0007】
しかし一般に、異種基板上に形成された窒化物半導体には、異種基板との格子不整合や熱膨張係数差のために両者の界面に貫通転位が発生する。この貫通転位は、窒化物半導体に連続的に伝播を続け、窒化物半導体の成長の段階で消滅することがない。
【0008】
そこで、窒化物半導体の成長方向を制御し、転位の伝播を抑制する方法が、幾つか報告されている。例えば、異種基板上に、窒化物半導体層を成長させた後、窒化物半導体の縦方向の成長を抑制するために、窒化物半導体が縦の方向に成長可能な平面(例えば窒化物半導体の平面や異種基板面)に開口部を有する保護膜を形成し、窒化物半導体の成長方向を制御した後、再び保護膜の開口部より窒化物半導体層を形成させることにより、窒化物半導体層に伝播する転位を低減させた結晶性の良好な窒化物半導体を得ることができる。
【0009】
この理由として、窒化物半導体が保護膜上に成長しにくいため、窒化物半導体が選択的に保護膜の開口部から成長し、さらに保護膜上で横方向成長を始める。このとき保護膜の下部に存在する転位は保護膜によって上へ伝播するのが阻止され、保護膜上部で転位が減少するものである。また、窒化物半導体が保護膜上部で横方向成長する際に開口部の転位の一部は横方向に曲げられ、転位同士がループをつくる等により、上への伝播が阻止される。
【0010】
【発明が解決しようとする課題】
しかし、上記の方法により保護膜を形成すると、保護膜が形成されていない部分においての転位は伝播し続け、保護膜上で横方向成長して隣接する窒化物半導体同士が合体し、平坦な層となる際においても、接合面がある部分の窒化物半導体層の上面に転位が残存する。そのため全体的に均等な転位の減少は望めず、保護膜の開口部上には転位が多く残るため基板全面を利用することは困難であり、全面発光である高出力LED用基板等への利用は期待できない。
【0011】
そこで本発明は、上記の問題点を解決し、窒化物半導体層に生じる転位を効率的にストップさせ、また成長面全体に均等に転位を低減させるものである。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板上に積層した第1の窒化物半導体層の上面に、エッチングによって直径が0.5μm以上10μm以下の範囲であるピットを形成する第1の工程と、前記ピットの内部に、保護膜を成膜する第2の工程と、前記第1の窒化物半導体層を核とし、この上に、第2の窒化物半導体層を成長させる第3の工程とを備えたことを特徴とする窒化物半導体の成長方法である。
【0013】
前記窒化物半導体の成長方法において、第1の工程後、第1の窒化物半導体層上にピットを埋めることなく第3の窒化物半導体層を成長させる第4の工程を備えたことを特徴とする窒化物半導体の成長方法である。
【0014】
前記窒化物半導体の成長方法は、第3の窒化物半導体層がIII族原料に対するV族原料のモル比(V/III比)を500以上3000以下とすることを特徴とする。
【0015】
前記窒化物半導体の成長方法は、前記エッチングが50Å/sec以上200Å/sec以下で行われることを特徴とする。
【0016】
前記窒化物半導体の成長方法は、前記保護膜がSiO、SiN、W、Moの少なくとも1つ以上が含まれることを特徴とする。
【0017】
前記窒化物半導体の成長方法は、前記保護膜が2層以上からなる多層膜であることを特徴とする。
【0018】
前記第2の窒化物半導体層は、III族原料に対するV族原料のモル比(V/III比)を6000以上とすることを特徴とする。
【0019】
本発明は、基板と、前記基板上に第1の窒化物半導体層と第2の窒化物半導体層とを順に有する窒化物半導体であって、前記第1の窒化物半導体層の上面には、直径が0.5μm以上10μm以下の範囲であるピットが形成されており、前記ピットの内部には保護膜を有し、前記第1の窒化物半導体層及び保護膜上には、第2の窒化物半導体層を有することを特徴とする窒化物半導体である。
【0020】
以上に示したように本発明は、エッチングを行うことによって基板上に積層した第1の窒化物半導体層上に生じる転位部にエッチピットを形成し、あるいはエッチピットが小さい場合は前記エッチピットを大きくし、エッチピット内部に前記に示す保護膜を形成することにより、転位部や転位集中部上に選択的に保護膜を形成することが可能となる。
【0021】
これは、第1の窒化物半導体層上まで伝播した、転位が複数集中した部分の結晶性が悪いため、選択的にエッチングによってエッチピットとなるため、前記エッチピット内部に保護膜を形成することで、第2の窒化物半導体層を第1の窒化物半導体層上に積層する際、第1の窒化物半導体層中に存在していた複数の転位が第2の窒化物半導体層へ伝播するのを防ぐことが可能となり、第2の窒化物半導体層の転位を低減し、より効果的に且つ均一に結晶性の良い窒化物半導体層が得られるものである。
【0022】
本発明の成長方法により得られる、結晶性の良好な第2の窒化物半導体層を基板として用いて窒化物半導体素子を作製すると、この上に積層成長させた窒化物半導体素子も同様に、転位が著しく低減された、結晶性の良好な素子となり、転位が原因となる窒化物半導体の劣化を著しく防止できる。また、LEDでは静電耐圧が著しく上昇し、寿命特性の良好な窒化物半導体を提供することが可能となり、LDにおいても応用できる。
【0023】
また、サファイア基板上にHVPE(Hydride Vapor Phase Epitaxy)等により窒化物半導体を厚く積層した後、本発明を用いることで、厚膜基板とすることができる他、サファイア基板上に成長させる層に本発明を用い、その後HVPE等により厚く積層することも可能であり、得られた窒化物半導体層を、サファイア基板を剥離して取り除くことで、単体の窒化物半導体にすることで、光・電子デバイスの分野においても応用できる。
【0024】
【発明の実施の形態】
本発明の窒化物半導体の成長方法において、実施の形態1は、第1の窒化物半導体層上をエッチング後、エッチピット内部にSiO膜を形成し第2の窒化物半導体層を成長させるものである。また実施の形態2は、第1の窒化物半導体層上をエッチング後、ここで生じたエッチピットをさらに大きくするため、第1の窒化物半導体層上に第3の窒化物半導体層を成長させた後、エッチピット内部にSiO膜を形成し、第3の窒化物半導体層上に第2の窒化物半導体層を成長させる方法であり、実施の形態1および2は、第3の窒化物半導体層を設けるか否かという点において異なる。以下に本発明の実施形態について詳細に説明する。
【0025】
[実施の形態1]図1に示すように、基板1上に成長させたバッファ層上に第1の窒化物半導体層2を成長させる。本発明では、基板1にC面、R面、およびA面のいずれかを主面とするサファイアやスピネル(MgAl)、のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si等の基板材料を用いることができる。
【0026】
またバッファ層(図面には図示されていない)としては、AlN、GaN、AlGaN、InGaN等が用いられる。バッファ層は、300℃以上900℃以下の温度で、膜厚を10Å以上0.5μm以下で成長させる。このように基板1上にバッファ層を900℃以下の温度で形成すると、基板1と第1の窒化物半導体層2との格子不整合を緩和し、第1の窒化物半導体層2の転位が少なくなる。
【0027】
第1の窒化物半導体層2は、キャリアガスとして水素や窒素を用い、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、アンモニア(NH)等を原料とし、MOCVD(MetalOrganic Chemical Vapor Deposition)等の装置を用いて成長させる。第1の窒化物半導体層2を成長させる際、III族原料であるTMGに対するV族原料であるNHのモル比(V/III比)を500以上6000未満の低V/III比の条件で行う。以上に示す条件下で成長させると、転位の低減された窒化物半導体層を得ることができ、好ましくは、転位密度5×10個cm−2以下を有する第1の窒化物半導体層2を形成する。
【0028】
次に図2に示すように、第1の窒化物半導体層2の上面をエッチングすることによって、第1の窒化物半導体層上にまで伝播した転位部にエッチピットを形成する。第1の窒化物半導体層2をエッチングする方法には、ドライエッチング、ウエットエッチング、研磨、研削、ブラスト加工、エキシマレーザの照射等がある。ドライエッチングには、反応性イオンエッチング(RIE)、反応性イオンビームエッチング(RIBE)、電子サイクロトロンエッチング(ECR)、プラズマエッチング等があり、好ましくは、RIEを用いてエッチング速度が50Å/sec〜200Å/secの高速で行うものである。高速でエッチングを行うことで、表面に凹凸を形成することができる。これがエッチピットであり、転位集中領域に形成される。これは転位領域の結晶性が悪いためと考えられる。エッチピットの大きさとしては直径が約0.5μm〜10μmのものであり、深さも直径と同じ程度である。以上が第1の工程である。
【0029】
図3に示す第2の工程において、第1の窒化物半導体層2上全域に保護膜を形成し、平坦部の保護膜を取り除くため、RIEなどを用いて第1の窒化物半導体層2の表面までエッチングを行い、エッチピットの内部のみに保護膜3を形成する。保護膜3はSiO、SiN、W、Mo等からなり、WやMoなどの金属からなる保護膜であると、電流が窒化物半導体を流れる際、発熱や抵抗が低くなるため好ましい。また、保護膜3は前記材質からなる多層膜であってもよく、多層膜とすることで、ピット内での保護膜の剥がれ等を抑えられる。
【0030】
成膜方法としては、CVDやスパッタ、蒸着法等を用いる。平坦部の保護膜を取り除くエッチングの方法としては、RIEなどのドライエッチング、ウエットエッチング、研磨、研削、ブラスト加工、エキシマレーザの照射等を用いる。
【0031】
図4に示す第3の工程において、第1の窒化物半導体層2上に第2の窒化物半導体層4を成長させる。第2の窒化物半導体層4の成長条件は、保護膜3を埋め込むため、横方向成長を促進させるための条件を用いることが好ましく、そのための条件として、V/III比を6000以上とするなど、第1の窒化物半導体層2を成長させる際と比較し、NHの割合を高くして成長させる、等が挙げられ、この条件下で行うことで、保護膜3を埋め込むように第2の窒化物半導体層4を形成することができる。他の横方向成長を促進させる条件としては、キャリアガスを窒素にする。その他に、成長圧力を減圧する。また、MgとSiのいずれか又は両方をドープする、などが挙げられる。
【0032】
前記第1の窒化物半導体および第2の窒化物半導体は、InAlGa1−X−YN(0≦X≦1、0≦Y≦1、0≦X+Y≦1)で表すことができる。さらには、ノンドープの他にSiやGe等のn型不純物やMgやZn等のp型不純物をドープした物を用いてもよい。例えば、第2の窒化物半導体層はn型不純物をドープすることで、LEDにおいてn型コンタクト層とすることができる。また、本発明で得た転位密度の低い良質な窒化物半導体層をLEDのnコンタクト層として用いることで、静電耐圧特性を著しく向上させ、リーク電流を著しく減少させることができる。さらに、特に紫外域で発光するLEDについては、出力を大幅に増加させることができる。
【0033】
[実施の形態2] 実施の形態1と同様に、サファイアなどからなる基板1上に第1の窒化物半導体層2を積層し、エッチング等によるエッチピットの形成を実施の形態1と同様の工程および条件で行う。
【0034】
次に第1の工程により、図5に示すように第1の窒化物半導体層上に直径が0.5μm未満のエッチピットが形成された場合、図6の第4の工程として、前記エッチピットを直径0.5μm以上10μm以下の大きさにするため、第3の窒化物半導体層5を第1の窒化物半導体層上に形成し、エッチピットを大きくする。
【0035】
形成されたエッチピットが、直径0.5μm未満の大きさのものであると、SiO2などの保護膜をエッチピットの内部に形成することができない、あるいは困難であるため、エッチング等により形成されたエッチピットの大きさが不十分である場合に行う。
【0036】
第3の窒化物半導体層5の形成は、窒化物半導体の縦方向成長を促進させる条件、あるいはエッチピットを埋めないように成長させる条件の下で行う。条件としては、例えば第1の窒化物半導体層2の成長条件と同様に、V/III比を500以上3000以下とする、などが挙げられる。
【0037】
次に、第4の工程において、実施例1の第1の工程と同様に、直径0.5μm以上10μm以下となったエッチピットの内部に保護膜3を形成し、前記保護膜3を埋め込むように、第2の窒化物半導体層4を、最初に保護膜3上に横方向成長させた後、縦方向成長させることで積層する工程を、実施例1と同様の条件において行ない、第2の窒化物半導体層4中の転位が著しく低減された窒化物半導体を得る。
【0038】
以上、第1の工程後、第4の工程によってエッチピットを上記したように十分な大きさとした後、第2の工程および第3の工程を行うものを実施の形態2とする。
【0039】
[実施例] 基板1としてC面を主面、A面をオリフラ面とするサファイア基板を用い、MOCVD装置にセットし、温度1050℃で10分間サーマルクリーニングを行い水分や表面の付着物を除去した。
【0040】
次に、温度を510℃にして、キャリアガスに水素、原料ガスにNHとTMG、TMAを用い、Al0.1Ga0.9Nよりなるバッファ層を200Åの膜厚で成長させた。
【0041】
次に、GaNよりなる第1の窒化物半導体層2を、温度を1150℃、キャリアガスに水素、原料ガスにNHとTMGをV/III比=5070とし、成長速度を2.67μm/hの条件下で膜厚4μmまで成長させた。
【0042】
第1の窒化物半導体層2の成長後、RIEを用い、エッチング速度を125Å/secとして、前記第1の窒化物半導体層2を2μm、表面からエッチングを行った。RIEを行った後、図7に示すように試料の表面を光学顕微鏡で観察すると、RIEによって形成された直径が約2μmであり、密度が約6×10個cm−2のエッチピットが観察された。
【0043】
次に、前記エッチピット内部にSiO保護膜3を埋め込むため、まず0.6μmのOCD(液状SiO)成膜を回転数5000rpmで行った。その後160℃で20分と300℃で30分の2度、アニールを行い、その上に360℃で10分間CVD法により、SiOを0.5μm成膜した。
【0044】
次に第1の窒化物半導体層2の表面側からRIEを行い、エッチピット内部以外の平坦部上のSiOを除去することにより、エッチピット部のみにSiO膜3を残存させた。
【0045】
次に第1の窒化物半導体層2上にGaNよりなる第2の窒化物半導体層4を、温度を1150℃、キャリアガスに窒素、原料ガスにNHとTMGをV/III比=6637とし、成長速度を2.67μm/hの条件下で、膜厚6μmまで成長させた。前記第2の窒化物半導体層4の成長条件は、後に示す比較例において、第2の窒化物半導体成長時にエッチピット上のSiO膜を埋め込むことができなかったため、SiO膜を埋め込むために好ましいと考えられる、横方向成長を促進するための条件である。
【0046】
第2の窒化物半導体層4の成長後、窒化物半導体の表面は平坦となり、エッチピット内のSiO膜3はほとんど埋め込まれたことが、図8のSEM(Scanning Electron Microscopy)および図9の光学顕微鏡像より観測でき、第2の窒化物半導体層4表面のピット密度は約1×10個cm−2であった。第1の窒化物半導体層2表面のエッチピット密度が約6×10cm−2であったことから、成長条件の最適化によって、エッチピット上に形成されたSiO膜上に横方向成長し、SiO膜を埋め込むことにより、ピット数が約6分の1まで減少したことになる。また、同じ試料でCL(Cathode Luminescence)測定を行った際、エッチピットの上部で発光強度の強い傾向が見られ、図10の断面TEM(TransmissionElectron Microscopy)像では、第2の窒化物半導体によって埋め込まれたエッチピット上部に低転位領域が形成されており、最も少ないところでは、断面TEM観察視野2μmにおいて無転位の領域が確認された。前記低転位領域での転位密度は、1×10個cm−2以下であり、第1の窒化物半導体の転位密度が9×10個cm−2であったことから、本発明が転位の低減に有効であることが確認された。
【0047】
また、エッチピットの上部が低転位領域となることから、結晶中の深さ方向に1つでもエッチピットが存在すれば、その上部は転位密度が低い結晶を得ることができるため、本発明の方法を複数回繰り返すことにより、全面において、1×10cm−2以下の転位密度を実現することも可能であるため、さらに転位密度を均等に低減させることもできる。さらに、1回の工程で、エッチピットを埋めるために必要な膜厚は4〜6μm程度であることから、従来の窒化物半導体の横方向成長による転位の低減の方法と比較して、薄膜で目的を達成できる点においても有効である。
【0048】
〔比較例〕 サファイア基板1上に第1の窒化物半導体層2を積層し、RIEによるエッチングとその後エッチピット内部のみにSiO膜3を成膜する工程までは、実施例1と同様の方法および条件で行った。
【0049】
次に第1の窒化物半導体層2上に第2の窒化物半導体層4を、温度を1150℃、キャリアガスに水素、原料ガスにNHとTMGをV/III比=5070とし、成長速度を2.67μm/hの条件下で、膜厚2μmまで成長させ、エッチピット部上のSiO膜の埋め込みを行った。
【0050】
前記の工程により得られた窒化物半導体層の断面TEM像を観察した結果、エッチピットの上部でGaNが横(水平)方向に屈折しており、エッチピット上部が低転位領域となっていることが確認できたが、図11に示すようにエッチピットを完全に埋め込むことはできず、第2の窒化物半導体層表面には5×10個cm−2の密度でピットが観察された。
【0051】
【発明の効果】
本発明の窒化物半導体の成長方法により、窒化物半導体層に生じた転位を窒化物半導体層の全面において、均等に低減させ、結晶性の良好な窒化物半導体を提供することができる。また、本発明により、寿命特性等の良好なLEDやLDが期待できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図2】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図3】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図4】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図5】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図6】本発明の一実施の形態を示す窒化物半導体の模式断面図である。
【図7】本発明の実施例および比較例における第1の窒化物半導体層の光学顕微鏡写真である。
【図8】本発明の実施例における第2の窒化物半導体層のSEM写真である。
【図9】本発明の実施例における第2の窒化物半導体層の光学顕微鏡写真である。
【図10】本発明の実施例における第1および第2の窒化物半導体層の断面TEM写真である。
【図11】本発明の比較例における第1および第2の窒化物半導体層の断面TEM写真である。
【符号の簡単な説明】
1・・・基板
2・・・第1の窒化物半導体層
3・・・保護膜
4・・・第2の窒化物半導体層
5・・・第3の窒化物半導体層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor having a light emitting element such as a light emitting diode or a laser diode, and a method for growing the nitride semiconductor.
[0002]
[Prior art]
In recent years, attention has been paid to light emitting diodes (LEDs) and laser diodes (LDs), which have a short wavelength from blue to ultraviolet using a nitride semiconductor substrate. Laser diodes are increasingly demanded for use in disk systems capable of recording / reproducing large capacity and high density information such as DVDs. Therefore, various methods for obtaining a nitride semiconductor substrate with good crystallinity, which is considered as an essential condition, have been studied.
[0003]
In general, when a semiconductor is grown on a substrate, it is known that if a substrate lattice-matched with the semiconductor to be grown is used, dislocations in the semiconductor are reduced and crystallinity is improved. Is currently not present in the world, it is generally grown on dissimilar substrates that do not lattice match with nitride semiconductors such as sapphire, spinel, and silicon carbide.
[0004]
On the other hand, attempts to fabricate GaN bulk single crystals that are lattice-matched with nitride semiconductors have been made by various research institutions, but only a few millimeters have been reported yet, and they have been put to practical use. It's far away.
[0005]
As a technique for producing a GaN substrate, for example, in JP-A-7-202265 and JP-A-7-165498, a buffer layer made of ZnO is formed on a sapphire substrate, and a nitride semiconductor is grown on the buffer layer. A technique for dissolving and removing the buffer layer after the treatment is described. However, the crystallinity of the ZnO buffer layer grown on the sapphire substrate is poor, and it is difficult to obtain a good quality nitride semiconductor crystal even if a nitride semiconductor is grown on the buffer layer. Furthermore, it is difficult to continuously grow a nitride semiconductor having a thick film as a substrate on a buffer layer made of thin ZnO.
[0006]
When manufacturing a nitride semiconductor element used in various optical and electronic devices such as LED elements, LD elements, light receiving elements, etc., if a substrate made of a nitride semiconductor with few dislocations can be manufactured, a new one will be formed on the substrate. Since a nitride semiconductor with few lattice defects can be grown by growing a simple nitride semiconductor, the crystallinity of the device is remarkably improved, and a device that has not been realized conventionally can be realized.
[0007]
However, generally, in a nitride semiconductor formed on a different substrate, threading dislocations are generated at the interface between the two due to lattice mismatch with the different substrate and a difference in thermal expansion coefficient. This threading dislocation continues to propagate to the nitride semiconductor and does not disappear at the stage of growth of the nitride semiconductor.
[0008]
Thus, several methods have been reported for controlling the growth direction of nitride semiconductors and suppressing dislocation propagation. For example, after a nitride semiconductor layer is grown on a heterogeneous substrate, in order to suppress the vertical growth of the nitride semiconductor, a plane on which the nitride semiconductor can grow in the vertical direction (for example, a plane of the nitride semiconductor) After forming a protective film having an opening on the surface of a different substrate and controlling the growth direction of the nitride semiconductor, the nitride semiconductor layer is formed again from the opening of the protective film, thereby propagating to the nitride semiconductor layer. Thus, a nitride semiconductor with good crystallinity with reduced dislocations can be obtained.
[0009]
This is because the nitride semiconductor is difficult to grow on the protective film, so that the nitride semiconductor selectively grows from the opening of the protective film and further starts lateral growth on the protective film. At this time, dislocations existing under the protective film are prevented from propagating upward by the protective film, and dislocations are reduced above the protective film. Further, when the nitride semiconductor grows in the lateral direction on the protective film, some of the dislocations in the opening are bent in the lateral direction, and the dislocations are prevented from propagating upward by forming a loop.
[0010]
[Problems to be solved by the invention]
However, when the protective film is formed by the above-described method, dislocations continue to propagate in the portion where the protective film is not formed, and the nitride semiconductors adjacent to each other grow in the lateral direction on the protective film to form a flat layer. Even in this case, dislocations remain on the upper surface of the nitride semiconductor layer where there is a bonding surface. For this reason, it is not possible to expect a uniform reduction in dislocations as a whole, and it is difficult to use the entire surface of the substrate because many dislocations remain on the opening of the protective film. Cannot be expected.
[0011]
Accordingly, the present invention solves the above problems, efficiently stops dislocations generated in the nitride semiconductor layer, and reduces dislocations evenly over the entire growth surface.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a first step of forming pits having a diameter in a range of 0.5 μm or more and 10 μm or less by etching on an upper surface of a first nitride semiconductor layer stacked on a substrate. And a second step of forming a protective film inside the pit, and a third step of growing the second nitride semiconductor layer on the first nitride semiconductor layer as a nucleus. And a method for growing a nitride semiconductor.
[0013]
The nitride semiconductor growth method includes a fourth step of growing a third nitride semiconductor layer without filling pits on the first nitride semiconductor layer after the first step. This is a method for growing a nitride semiconductor.
[0014]
The nitride semiconductor growth method is characterized in that the third nitride semiconductor layer has a molar ratio (V / III ratio) of a group V source to a group III source of 500 or more and 3000 or less.
[0015]
The nitride semiconductor growth method is characterized in that the etching is performed at 50 Å / sec or more and 200 Å / sec or less.
[0016]
The nitride semiconductor growth method is characterized in that the protective film includes at least one of SiO 2 , SiN, W, and Mo.
[0017]
The nitride semiconductor growth method is characterized in that the protective film is a multilayer film composed of two or more layers.
[0018]
The second nitride semiconductor layer is characterized in that the molar ratio (V / III ratio) of the group V material to the group III material is 6000 or more.
[0019]
The present invention is a nitride semiconductor having a substrate, and a first nitride semiconductor layer and a second nitride semiconductor layer in order on the substrate, the upper surface of the first nitride semiconductor layer being A pit having a diameter in the range of 0.5 μm or more and 10 μm or less is formed, and a protective film is provided inside the pit, and a second nitride is formed on the first nitride semiconductor layer and the protective film. A nitride semiconductor comprising a semiconductor layer.
[0020]
As described above, the present invention forms etch pits in the dislocations generated on the first nitride semiconductor layer stacked on the substrate by etching, or if the etch pits are small, the etch pits are formed. By increasing the size and forming the protective film described above inside the etch pit, it is possible to selectively form the protective film on the dislocations and the dislocation concentration part.
[0021]
This is because the crystallinity of a portion where a plurality of dislocations are concentrated and propagated to the first nitride semiconductor layer is poor, so that an etch pit is selectively formed by etching, and thus a protective film is formed inside the etch pit. Thus, when the second nitride semiconductor layer is stacked on the first nitride semiconductor layer, a plurality of dislocations existing in the first nitride semiconductor layer propagate to the second nitride semiconductor layer. Therefore, the dislocation of the second nitride semiconductor layer can be reduced, and a nitride semiconductor layer having better crystallinity can be obtained more effectively and uniformly.
[0022]
When a nitride semiconductor device is produced using the second nitride semiconductor layer having good crystallinity obtained by the growth method of the present invention as a substrate, the nitride semiconductor device grown on the same is also dislocations. Thus, an element with excellent crystallinity is significantly reduced, and the deterioration of the nitride semiconductor caused by dislocation can be remarkably prevented. In addition, the electrostatic breakdown voltage of the LED is remarkably increased, and a nitride semiconductor with good lifetime characteristics can be provided, and can be applied to an LD.
[0023]
Further, after the nitride semiconductor is thickly stacked on the sapphire substrate by HVPE (Hydride Vapor Phase Epitaxy) or the like, the present invention can be used to make a thick film substrate, and the layer grown on the sapphire substrate It is also possible to use the invention, and then to make a thick layer by HVPE or the like. By removing the obtained nitride semiconductor layer by peeling off the sapphire substrate, a single nitride semiconductor is obtained. It can also be applied to other fields.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
In the method for growing a nitride semiconductor according to the present invention, the first embodiment grows a second nitride semiconductor layer by forming an SiO 2 film inside the etch pit after etching the first nitride semiconductor layer. It is. In the second embodiment, after etching the first nitride semiconductor layer, a third nitride semiconductor layer is grown on the first nitride semiconductor layer in order to further increase the etch pits generated here. Then, a SiO 2 film is formed inside the etch pit, and a second nitride semiconductor layer is grown on the third nitride semiconductor layer. The first and second embodiments are the third nitride It differs in whether or not a semiconductor layer is provided. Hereinafter, embodiments of the present invention will be described in detail.
[0025]
[First Embodiment] As shown in FIG. 1, a first nitride semiconductor layer 2 is grown on a buffer layer grown on a substrate 1. In the present invention, the substrate 1 includes an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) whose main surface is any one of the C-plane, R-plane, and A-plane, SiC (6H, 4H, 3C). ), ZnS, ZnO, GaAs, Si, or other substrate material can be used.
[0026]
As the buffer layer (not shown in the drawing), AlN, GaN, AlGaN, InGaN or the like is used. The buffer layer is grown at a temperature of 300 ° C. or higher and 900 ° C. or lower and a film thickness of 10 to 0.5 μm. Thus, when the buffer layer is formed on the substrate 1 at a temperature of 900 ° C. or lower, the lattice mismatch between the substrate 1 and the first nitride semiconductor layer 2 is relaxed, and the dislocation of the first nitride semiconductor layer 2 is reduced. Less.
[0027]
The first nitride semiconductor layer 2 uses hydrogen or nitrogen as a carrier gas, trimethylgallium (TMG), trimethylaluminum (TMA), trimethylindium (TMI), ammonia (NH 3 ) or the like as a raw material, and MOCVD (Metal Organic) The growth is performed using an apparatus such as Chemical Vapor Deposition. When the first nitride semiconductor layer 2 is grown, the molar ratio (V / III ratio) of NH 3 as a group V material to TMG as a group III material is a low V / III ratio of 500 or more and less than 6000. Do. When grown under the conditions described above, a nitride semiconductor layer with reduced dislocations can be obtained, and preferably, the first nitride semiconductor layer 2 having a dislocation density of 5 × 10 8 cm −2 or less is formed. Form.
[0028]
Next, as shown in FIG. 2, by etching the upper surface of the first nitride semiconductor layer 2, etch pits are formed in the dislocations that have propagated to the first nitride semiconductor layer. Examples of the method for etching the first nitride semiconductor layer 2 include dry etching, wet etching, polishing, grinding, blasting, and excimer laser irradiation. Examples of dry etching include reactive ion etching (RIE), reactive ion beam etching (RIBE), electron cyclotron etching (ECR), plasma etching, and the like. Preferably, the etching rate is 50 Å / sec to 200 て using RIE. / Sec is performed at a high speed. By etching at a high speed, irregularities can be formed on the surface. This is an etch pit and is formed in the dislocation concentration region. This is presumably because the dislocation region has poor crystallinity. The size of the etch pit is about 0.5 μm to 10 μm in diameter, and the depth is about the same as the diameter. The above is the first step.
[0029]
In the second step shown in FIG. 3, a protective film is formed over the entire area of the first nitride semiconductor layer 2, and the protective film in the flat portion is removed to remove the protective film of the first nitride semiconductor layer 2 using RIE or the like. Etching is performed to the surface, and the protective film 3 is formed only inside the etch pit. The protective film 3 is made of SiO 2 , SiN, W, Mo, or the like, and is preferably a protective film made of a metal such as W or Mo because heat generation and resistance are reduced when a current flows through the nitride semiconductor. Further, the protective film 3 may be a multilayer film made of the above material, and by using the multilayer film, peeling of the protective film in the pits can be suppressed.
[0030]
As a film forming method, CVD, sputtering, vapor deposition or the like is used. As an etching method for removing the protective film on the flat portion, dry etching such as RIE, wet etching, polishing, grinding, blasting, excimer laser irradiation, or the like is used.
[0031]
In the third step shown in FIG. 4, the second nitride semiconductor layer 4 is grown on the first nitride semiconductor layer 2. As the growth conditions for the second nitride semiconductor layer 4, it is preferable to use conditions for accelerating the lateral growth in order to embed the protective film 3, and for this purpose, the V / III ratio is set to 6000 or more. Compared with the growth of the first nitride semiconductor layer 2, the NH 3 is grown at a higher ratio, and the second film is formed so as to embed the protective film 3 under this condition. The nitride semiconductor layer 4 can be formed. As another condition for promoting the lateral growth, the carrier gas is nitrogen. In addition, the growth pressure is reduced. In addition, doping either or both of Mg and Si can be mentioned.
[0032]
The first nitride semiconductor and the second nitride semiconductor be represented by In X Al Y Ga 1-X -Y N (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ X + Y ≦ 1) it can. Further, in addition to non-doping, an n-type impurity such as Si or Ge or a p-type impurity such as Mg or Zn may be used. For example, the second nitride semiconductor layer can be an n-type contact layer in the LED by doping an n-type impurity. Further, by using the high-quality nitride semiconductor layer having a low dislocation density obtained in the present invention as the n-contact layer of the LED, the electrostatic withstand voltage characteristic can be remarkably improved and the leakage current can be remarkably reduced. Furthermore, the output can be greatly increased particularly for LEDs that emit light in the ultraviolet region.
[0033]
Second Embodiment Similar to the first embodiment, the first nitride semiconductor layer 2 is laminated on the substrate 1 made of sapphire or the like, and the formation of etch pits by etching or the like is the same process as the first embodiment. And under the conditions.
[0034]
Next, in the first step, when an etch pit having a diameter of less than 0.5 μm is formed on the first nitride semiconductor layer as shown in FIG. 5, as the fourth step in FIG. In order to make the diameter 0.5 μm or more and 10 μm or less, the third nitride semiconductor layer 5 is formed on the first nitride semiconductor layer to increase the etch pits.
[0035]
If the formed etch pit has a diameter of less than 0.5 μm, it is difficult or difficult to form a protective film such as SiO 2 inside the etch pit. This is performed when the size of the etched pit is insufficient.
[0036]
The formation of the third nitride semiconductor layer 5 is performed under the conditions for promoting the vertical growth of the nitride semiconductor or the conditions for growing so as not to fill the etch pits. As the conditions, for example, the V / III ratio is set to 500 or more and 3000 or less similarly to the growth conditions of the first nitride semiconductor layer 2.
[0037]
Next, in the fourth step, as in the first step of Example 1, the protective film 3 is formed inside the etch pit having a diameter of 0.5 μm or more and 10 μm or less, and the protective film 3 is embedded. The second nitride semiconductor layer 4 is first grown in the lateral direction on the protective film 3 and then stacked in the vertical direction under the same conditions as in the first embodiment. A nitride semiconductor in which dislocations in the nitride semiconductor layer 4 are significantly reduced is obtained.
[0038]
As described above, after the first step, the second step and the third step are performed after making the etch pits sufficiently large as described above by the fourth step, and the second embodiment is referred to as the second embodiment.
[0039]
[Example] A sapphire substrate having a C surface as a principal surface and an A surface as an orientation flat surface as a substrate 1 was set in an MOCVD apparatus and subjected to thermal cleaning at a temperature of 1050 ° C. for 10 minutes to remove moisture and deposits on the surface. .
[0040]
Next, the temperature was set to 510 ° C., hydrogen was used as the carrier gas, NH 3 , TMG, and TMA were used as the source gas, and a buffer layer made of Al 0.1 Ga 0.9 N was grown to a thickness of 200 mm.
[0041]
Next, the first nitride semiconductor layer 2 made of GaN has a temperature of 1150 ° C., a carrier gas of hydrogen, a source gas of NH 3 and TMG of V / III ratio = 5070, and a growth rate of 2.67 μm / h. The film was grown to a thickness of 4 μm under the conditions described above.
[0042]
After the growth of the first nitride semiconductor layer 2, the first nitride semiconductor layer 2 was etched from the surface by 2 μm using RIE at an etching rate of 125 sec / sec. After performing RIE, when the surface of the sample is observed with an optical microscope as shown in FIG. 7, etch pits having a diameter of about 2 μm and a density of about 6 × 10 6 cm −2 are observed. It was done.
[0043]
Next, in order to embed the SiO 2 protective film 3 in the etch pit, first, an OCD (liquid SiO 2 ) film having a thickness of 0.6 μm was formed at a rotational speed of 5000 rpm. Thereafter, annealing was performed twice at 160 ° C. for 20 minutes and 300 ° C. for 30 minutes, and a SiO 2 film having a thickness of 0.5 μm was formed thereon by CVD at 360 ° C. for 10 minutes.
[0044]
Next, RIE was performed from the surface side of the first nitride semiconductor layer 2 to remove SiO 2 on the flat portion other than the inside of the etch pit, thereby leaving the SiO 2 film 3 only in the etch pit portion.
[0045]
Next, a second nitride semiconductor layer 4 made of GaN is formed on the first nitride semiconductor layer 2 at a temperature of 1150 ° C., nitrogen as a carrier gas, NH 3 and TMG as source gases, and a V / III ratio = 6637. The film was grown to a film thickness of 6 μm under a growth rate of 2.67 μm / h. Growth conditions of the second nitride semiconductor layer 4, in the comparative example shown later, it was not possible to embed the SiO 2 film on the etch pits at the time of the second nitride semiconductor growth, in order to embed the SiO 2 film This is a preferable condition for promoting lateral growth.
[0046]
After the growth of the second nitride semiconductor layer 4, the surface of the nitride semiconductor becomes flat, and the SiO 2 film 3 in the etch pit is almost buried, as shown in SEM (Scanning Electron Microscopy) of FIG. 8 and FIG. It was observable from an optical microscope image, and the pit density on the surface of the second nitride semiconductor layer 4 was about 1 × 10 6 cm −2 . Since the etch pit density on the surface of the first nitride semiconductor layer 2 was about 6 × 10 6 cm −2 , lateral growth was performed on the SiO 2 film formed on the etch pits by optimizing the growth conditions. Then, by embedding the SiO 2 film, the number of pits is reduced to about 1/6. Further, when CL (Cathode Luminescence) measurement was performed on the same sample, a tendency of strong emission intensity was observed at the upper part of the etch pit, and in the cross-sectional TEM (Transmission Electron Microscopy) image of FIG. 10, it was embedded by the second nitride semiconductor. A low dislocation region was formed on the upper part of the etched pit, and a dislocation-free region was confirmed in the cross-sectional TEM observation visual field of 2 μm at the smallest portion. The dislocation density in the low dislocation region is 1 × 10 8 pieces cm −2 or less, and the dislocation density of the first nitride semiconductor is 9 × 10 8 pieces cm −2. It was confirmed that it was effective in reducing
[0047]
In addition, since the upper part of the etch pit becomes a low dislocation region, if even one etch pit exists in the depth direction in the crystal, a crystal having a low dislocation density can be obtained on the upper part. By repeating the method a plurality of times, it is possible to realize a dislocation density of 1 × 10 8 cm −2 or less on the entire surface, so that the dislocation density can be further reduced evenly. Furthermore, since the film thickness required to fill the etch pits in one step is about 4 to 6 μm, compared with the conventional method of reducing dislocations by lateral growth of nitride semiconductor, it is a thin film. It is also effective in achieving the purpose.
[0048]
[Comparative Example] The same method as in Example 1 until the step of laminating the first nitride semiconductor layer 2 on the sapphire substrate 1, etching by RIE, and then forming the SiO 2 film 3 only inside the etch pit. And performed under conditions.
[0049]
Next, the second nitride semiconductor layer 4 is formed on the first nitride semiconductor layer 2, the temperature is 1150 ° C., the carrier gas is hydrogen, the source gas is NH 3 and TMG, and the V / III ratio is 5070, and the growth rate is increased. Was grown to a film thickness of 2 μm under the condition of 2.67 μm / h, and the SiO 2 film was embedded on the etch pit portion.
[0050]
As a result of observing a cross-sectional TEM image of the nitride semiconductor layer obtained by the above process, GaN is refracted in the horizontal (horizontal) direction at the upper part of the etch pit, and the upper part of the etch pit is a low dislocation region. However, as shown in FIG. 11, the etch pits could not be completely embedded, and pits were observed at a density of 5 × 10 6 cm −2 on the surface of the second nitride semiconductor layer.
[0051]
【The invention's effect】
By the nitride semiconductor growth method of the present invention, dislocations generated in the nitride semiconductor layer can be uniformly reduced over the entire surface of the nitride semiconductor layer, and a nitride semiconductor with good crystallinity can be provided. In addition, according to the present invention, LEDs and LDs having good life characteristics can be expected.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a nitride semiconductor showing an embodiment of the present invention.
FIG. 4 is a schematic cross-sectional view of a nitride semiconductor showing one embodiment of the present invention.
FIG. 5 is a schematic cross-sectional view of a nitride semiconductor showing one embodiment of the present invention.
FIG. 6 is a schematic cross-sectional view of a nitride semiconductor showing one embodiment of the present invention.
FIG. 7 is an optical micrograph of a first nitride semiconductor layer in examples and comparative examples of the present invention.
FIG. 8 is an SEM photograph of a second nitride semiconductor layer in an example of the present invention.
FIG. 9 is an optical micrograph of a second nitride semiconductor layer in an example of the present invention.
FIG. 10 is a cross-sectional TEM photograph of first and second nitride semiconductor layers in an example of the present invention.
FIG. 11 is a cross-sectional TEM photograph of first and second nitride semiconductor layers in a comparative example of the present invention.
[Brief description of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... 1st nitride semiconductor layer 3 ... Protective film 4 ... 2nd nitride semiconductor layer 5 ... 3rd nitride semiconductor layer

Claims (8)

基板上に積層した第1の窒化物半導体層の上面に、エッチングによって直径が0.5μm以上10μm以下の範囲であるピットを形成する第1の工程と、前記ピットの内部に、保護膜を成膜する第2の工程と、前記第1の窒化物半導体層を核とし、この上に、第2の窒化物半導体層を成長させる第3の工程とを備えたことを特徴とする窒化物半導体の成長方法。A first step of forming pits having a diameter in the range of 0.5 μm or more and 10 μm or less by etching on the upper surface of the first nitride semiconductor layer laminated on the substrate; and a protective film is formed inside the pits. A nitride semiconductor comprising: a second step of forming a film; and a third step of growing the second nitride semiconductor layer on the first nitride semiconductor layer as a nucleus. Growth method. 前記窒化物半導体の成長方法において、第1の工程後、第1の窒化物半導体層上にピットを埋めることなく第3の窒化物半導体層を成長させる第4の工程を備えたことを特徴とする請求項1に記載の窒化物半導体の成長方法。  The nitride semiconductor growth method includes a fourth step of growing a third nitride semiconductor layer without filling pits on the first nitride semiconductor layer after the first step. The method for growing a nitride semiconductor according to claim 1. 前記第3の窒化物半導体層は、III族原料に対するV族原料のモル比(V/III比)を500以上3000以下で成長させることを特徴とする請求項2に記載の窒化物半導体の成長方法。  3. The nitride semiconductor growth according to claim 2, wherein the third nitride semiconductor layer is grown at a molar ratio of a group V source to a group III source (V / III ratio) of 500 or more and 3000 or less. Method. 前記エッチングは50Å/sec以上200Å/sec以下で行われることを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体の成長方法。The etch the nitride semiconductor method of growing according to any one of claims 1 to 3, characterized in that is carried out in the following 50 Å / sec or more 200 Å / sec. 前記保護膜はSiO、SiN、W、Moの少なくとも1つ以上からなることを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体の成長方法。The protective layer SiO 2, SiN, W, a nitride semiconductor method of growing according to any one of claims 1 to 4, characterized in that it consists of at least one Mo. 前記保護膜は、2層以上からなる多層膜であることを特徴とする請求項1乃至5のいずれか1項に記載の窒化物半導体の成長方法。 The protective layer, a nitride semiconductor method of growing according to any one of claims 1 to 5, characterized in that a multilayer film composed of two or more layers. 前記第2の窒化物半導体層は、III族原料に対するV族原料のモル比(V/III比)を6000以上で成長させることを特徴とする請求項1乃至6のいずれか1項に記載の窒化物半導体の成長方法。The second nitride semiconductor layer, according to any one of claims 1 to 6, characterized in that growing the molar ratio of the group V material for group III raw material (V / III ratio) is more than 6000 Nitride semiconductor growth method. 基板と、前記基板上に第1の窒化物半導体層と第2の窒化物半導体層とを順に有する窒化物半導体であって、A nitride semiconductor having a substrate, and a first nitride semiconductor layer and a second nitride semiconductor layer in order on the substrate;
前記第1の窒化物半導体層の上面には、直径が0.5μm以上10μm以下の範囲であるピットが形成されており、On the upper surface of the first nitride semiconductor layer, pits having a diameter in the range of 0.5 μm to 10 μm are formed,
前記ピットの内部には保護膜を有し、Inside the pit has a protective film,
前記第1の窒化物半導体層及び保護膜上には、第2の窒化物半導体層を有することを特徴とする窒化物半導体。A nitride semiconductor comprising a second nitride semiconductor layer on the first nitride semiconductor layer and the protective film.
JP2001338456A 2001-11-02 2001-11-02 Nitride semiconductor growth method and nitride semiconductor Expired - Fee Related JP3832313B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001338456A JP3832313B2 (en) 2001-11-02 2001-11-02 Nitride semiconductor growth method and nitride semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001338456A JP3832313B2 (en) 2001-11-02 2001-11-02 Nitride semiconductor growth method and nitride semiconductor

Publications (2)

Publication Number Publication Date
JP2003142414A JP2003142414A (en) 2003-05-16
JP3832313B2 true JP3832313B2 (en) 2006-10-11

Family

ID=19152948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001338456A Expired - Fee Related JP3832313B2 (en) 2001-11-02 2001-11-02 Nitride semiconductor growth method and nitride semiconductor

Country Status (1)

Country Link
JP (1) JP3832313B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4559190B2 (en) * 2003-11-06 2010-10-06 昭和電工株式会社 Compound semiconductor device
JP4552516B2 (en) * 2004-06-01 2010-09-29 住友電気工業株式会社 Method for producing AlN single crystal
KR100887067B1 (en) * 2006-02-14 2009-03-04 삼성전기주식회사 Method for manufacturing a semiconductor light emitting device having a nano pattern structure
KR100624449B1 (en) * 2004-12-08 2006-09-18 삼성전기주식회사 Light emitting device including an uneven structure and method of manufacturing the same
JP4784922B2 (en) * 2004-12-14 2011-10-05 株式会社リコー Group III nitride crystal production method
JP4363415B2 (en) * 2006-06-08 2009-11-11 ソニー株式会社 Crystal film, crystal substrate and semiconductor device
KR100818452B1 (en) * 2006-10-31 2008-04-01 삼성전기주식회사 Group III nitride semiconductor thin film manufacturing method and nitride semiconductor device manufacturing method using the same
JP2008153285A (en) * 2006-12-14 2008-07-03 Rohm Co Ltd Nitride semiconductor device and nitride semiconductor manufacturing method
KR101146819B1 (en) * 2008-09-23 2012-05-21 일진머티리얼즈 주식회사 Method for Manufacturing of Crystalline Substrate, Crystalline Substrate Manufactured Thereby, Light Emitting Device Including Crystalline Substrate and Manufacturing Method Thereof
KR101810609B1 (en) * 2011-02-14 2017-12-20 삼성전자주식회사 Semiconductor device and method of manufacturing the same
KR101803570B1 (en) * 2011-06-09 2017-11-30 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
KR101982626B1 (en) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 Light emitting device and lighting device having the same
KR102237137B1 (en) * 2014-11-06 2021-04-07 엘지이노텍 주식회사 Light emitting device and light emitting device package thereof
US11767609B2 (en) 2018-02-09 2023-09-26 Sixpoint Materials, Inc. Low-dislocation bulk GaN crystal and method of fabricating same
JP2021512838A (en) * 2018-02-09 2021-05-20 シックスポイント マテリアルズ, インコーポレイテッド Low dislocation bulk GaN crystal and method for manufacturing it
JP7457932B2 (en) * 2019-06-17 2024-03-29 パナソニックIpマネジメント株式会社 Method for manufacturing nitride semiconductor crystal and nitride semiconductor crystal substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (en) * 2001-01-18 2007-10-10 ソニー株式会社 Crystal film, crystal substrate and semiconductor device
JP4644942B2 (en) * 2001-01-18 2011-03-09 ソニー株式会社 Crystal film, crystal substrate, and method of manufacturing semiconductor device
JP4631214B2 (en) * 2001-06-05 2011-02-16 ソニー株式会社 Manufacturing method of nitride semiconductor film

Also Published As

Publication number Publication date
JP2003142414A (en) 2003-05-16

Similar Documents

Publication Publication Date Title
JP5406871B2 (en) Method of manufacturing nitride semiconductor structure and light emitting diode
JP3987660B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP5187610B2 (en) Nitride semiconductor wafer or nitride semiconductor device and manufacturing method thereof
JP3587081B2 (en) Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device
JP4581490B2 (en) III-V group nitride semiconductor free-standing substrate manufacturing method and III-V group nitride semiconductor manufacturing method
JP3690326B2 (en) Method for producing group III nitride compound semiconductor
JP3832313B2 (en) Nitride semiconductor growth method and nitride semiconductor
JP4055304B2 (en) Method for producing gallium nitride compound semiconductor
US9105755B2 (en) Method of manufacturing a nitride semiconductor epitaxial substrate
WO2022145454A1 (en) Semiconductor substrate, semiconductor device and electronic device
JP5979547B2 (en) Epitaxial wafer and method for manufacturing the same
JPH11354846A (en) Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor
JP5051455B2 (en) Method of manufacturing nitride semiconductor substrate for epitaxial growth
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP5056299B2 (en) Nitride semiconductor base substrate, nitride semiconductor multilayer substrate, and method of manufacturing nitride semiconductor base substrate
JP3841537B2 (en) Gallium nitride compound semiconductor and manufacturing method thereof
JP5581777B2 (en) Group III nitride semiconductor growth method
JP4016062B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP4055303B2 (en) Gallium nitride compound semiconductor and semiconductor device
JP4583523B2 (en) III-V nitride semiconductor light emitting device and method for manufacturing the same
WO2003056073A1 (en) Group iii nitride semiconductor substrate and its manufacturing method
JP3987879B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5080820B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP3950471B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP2005020026A (en) Gallium nitride based compound semiconductor and semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060710

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3832313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees